CA2420308A1 - Micro-composant electronique incorporant une structure capacitive, et procede de realisation - Google Patents

Micro-composant electronique incorporant une structure capacitive, et procede de realisation Download PDF

Info

Publication number
CA2420308A1
CA2420308A1 CA002420308A CA2420308A CA2420308A1 CA 2420308 A1 CA2420308 A1 CA 2420308A1 CA 002420308 A CA002420308 A CA 002420308A CA 2420308 A CA2420308 A CA 2420308A CA 2420308 A1 CA2420308 A1 CA 2420308A1
Authority
CA
Canada
Prior art keywords
electrode
layer
micro
deposit
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
CA002420308A
Other languages
English (en)
Inventor
Lionel Girardie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memscap SA
Original Assignee
Memscap SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memscap SA filed Critical Memscap SA
Publication of CA2420308A1 publication Critical patent/CA2420308A1/fr
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Abstract

Micro-composant électronique (1) réalisé à partir d'un substrat (2), et incorporant une structure capacitive réalisée au-dessus du dernier niveau de métallisati on (3) apparent réalisé dans le substrat, ladite structure capacitive comportant de ux électrodes (31,45), caractérisé en ce qu'une des électrodes (31) comporte un ensemble de lamelles (25,26) superposées et décalées de l'une à l'autre par rapport à un tronc central (27), l'autre électrode (45) comportant deux ensembles de lamelles (40,41), les lamelles (40,41) de chacun de ces ensembles étant intercalées entre les lamelles (25,26) de la première électrode (31) en étant reliées entre elles par une paroi commune (42,43), les deux parois commune (42,43) étant elles- mêmes reliées (44) par dessus la première électrode (31).

Description

MICRO-COMPOSANT ELECTRONIQUE INCORPORANT UNE
STRUCTURE CAPACITIVE= ET PROCEDE DE REALISATION
Domaine technique L'invention se rattache au domaine technique de la micro-électronique. Elle vise plus précisément des micro-composants électroniques incorporant une ou plusieurs structures capacüives formant des micro-condensateurs. Ces composants peuvent notamment être utilisés dans le cadre d'applications radiofréquence par exemple, et peuvent notamment servir de capacités de découplage.
L'invention vise plus précisément la structure d'une telle capacité en vue d'en augmenter trés fortement sa "capacitance", c'est-à-dire sa capacité par unité
de surface, et ce sans augmenter trop fortement les coûts de fabrication.
1 S Techniques antérieures La réalisation de micro-condensateurs ou de structures capacitives sur des substrats semi-conducteurs a déjà fait l'objet de certains développements.
Différentes technologies ont déjà vu le, jour, et notamment celles qui permettent de réaliser des structures capacitives constituées de deux électrodes formées par des couches métalliques, séparées par une couche de matériau isolant ou diélectrique. Ce type de capacités est généralement qualifié de structure "MIM"
pour "Métal Isolant Métal". L'invention se rattache à ce type de structure capacitive.
Parmi les solutions existantes, celle décrite dans le document FR 2 801 425 concerne un micro-condensateur dont les deux électrodes sont formées par des couches métalliques planes. Dans ce cas, Ia valeur de la capacité du condensateur est essentiellement fonction du type de matériau diélectrique utilisé, ainsi que de la surface en regaxd des deux électrodes métalliques. Autrement dit, la "capacitance", ou la capacité par unité de surface, est fixée de façon prépondérante par (épaisseur de Ia couche isolante et sa permittivité relative. Ainsi, pour augmenter Ia valeur de
2 capacitance, il est nécessaire soit de choisir des matériaux de très forte permittivité
relative, soit de réduire Ies distmces entre les électrodes, avec le risque d'apparition de phénomènes de claquage voire d'effets tunnels. Autrement, les condensateurs réalisés selon la structure décrite dans ce document sont limités en tempe de capacitance.
Le Déposant a décrit dans Ia demande de brevet français n°
02.01618, non encore publiée à la date de dépôt de la présente demande, une nouvelle strucW
re de capacité réalisée sur un niveau de métallisation d'un composant électronique.
Chaque électrode de cette structure capacitive comporte une pluralité de lamelles métalliques qui sont perpendiculaïres au plan principal du substrat.
Une autre structure capacitive a été décrite dans le document US 5834 357.
Cet type de structure comporte une pluralité de lamelles conductrices,;
typiquement en dioxyde de ruthénium (Ru02), empilées les unes au dessus des autres, et séparées par des zones réalisées en un matériau différent, et par exemple en uuthénium (Ru). Plus précisément, on réalise un empilement des couches alternées de RuOz et de Ru, puis on procède à une gravure des couches de Ru, de manière à ne conserver ces dernières qu'au niveau du tronc central. Ce type de structure capacitive présente donc l'inconvénient que les électrodes combinent des couches de matériaux différents, avec des incidences électriques, et des complications en termes de procédé de fabrication.
Un des objectifs de (invention est de proposer une structure capacitive qui puisse être réalisée sur un dernier niveau de métallisation apparent d'un rnicro-composant électronique, qui soit aisée à réaliser, et qui possède une valeur de capacité par unité de surface qui soit nettement plus élevée que les valeurs habituellement observées.
Exposé de l'invention L'invention concerne donc un micro-composant électronique réalisé à partir d'un substrat semi-conducteur, et qui incorpore une stnicture capacitive réalisée au-
3 dessus du dernier niveau de métallisation apparent du substrat. Cette structure capacitive comporte deux électrodes dont, conformément à l'invention ~ une des électrodes comporte un ensemble de lamelles superposées parallèlement au plan du substrat, et décalée de l'une à l'autre par rapport à un tronc central ;
~ l'autre électrode comporte deux ensembles de lamelles, les lamelles de chaque ensemble étant intercalées entre les lamelles de la première électrode en étant reliées entre elles par une paroi commune, les deux parois communes étant elles-mêmes reliées par dessus la premiëre électrode.
Autrement dit, la première électrode forme une structure arborescente dont le tronc est formée par la superposition des portions en recouvrement de chacune des lamelles. La seconde électrode recouvre la première en formant une pluralité
de lamelles qui sont intercalées entre les lamelles de la première électrode situées de part et d'autre du tronc central. La surface en regard de chacune des électrodes est donc particulièrement élevée.
Pour une même surface occupée sur le substrat, cette surface en regard peut être accrue en augmentant le nombre de lamelles de chaque électrode, ce qui permet donc d'augmenter la capacitance à souhait.
En pratique, les électrodes sont séparées par une couche diélectrique réalisée à partir de matériaux qui sont avantageusement choisis dans le groupe des oxydes ferro-électriques et pyroélectriques. Parmi ces oxydes ferroélectriques, on connaît le dioxyde d'Hafnium, le pentoxyde de Tantale, le dioxyde de Zirconium, les oxydes de Lanthane, le trioxyde de di-Yttrium, (alumine, le dioxyde de Titane, ainsi que les titanates et tantalates de Strontium (STO), les titanates de Strontium et Baryum (BST), les Tantalates de Strontium et Bismuth (SBT), ainsi que les titanates de Plomb et de zirconate de Plomb (PZT) , Ies titanates et zirconates de Plomb dopées avec des Lanthanides (PLZT), les nobiates de Strontium et Bismuth (SBN), les tantalates et niobates de Strontium et Bismuth (SBTN), les cuprates de Baryum et Yttrium, les Alcalinoxydes de Manganèse Me2Mn03 Ce matériau diélectrique peut être déposé soit en couche homogène d'un même matériau, ou d'un alliage de plusieurs de ces matériaux.
Néanmoins, dans une forme préférée, la couche diélectrique peut également être constituée de la superposition de couches élémentaires de matériaux différents formant une structure nanolaminée. Dans ce cas, chacune des couches est de très faible épaisseur, de l'ordre de quelques Angstrêm à quelques centaines d' Angstr~m.
Dans une forme préférée, la stcechiométrie des matériaux varie d'une couche élémentaire à (autre dans la structure nanolaminée. Ainsi, en faisant varier la stoechioméirie de chaque couche, on crée des gradiénts de concentration d'oxygène (et des autres matériaux utilisés} à travers quelques couches atomiques. La variation de structure de bandes de chaque couche élémentaire de la structure nanolaminée a pour conséquence de modifier la structure de bande globale des alliages et des composés d'oxydes ferro et pyroélectriques à travers seulement quelques couches atomiques.
On obtient de la sorte des valeurs de permittivité relative particulièrement importantes, ce qui agit en faveur de l'augmentation de 1a capacitance.
En pratique, on préférera que la surface de chaque électrode soit recouverte d'une couche de matériau barrière â la diffusion de (oxygène, typiquement à
base de nitrure de titane, de nitrure de tungstène, de nitrure de tantale, ou bien encore (un des matériaux suivants : TaAIN, TiAIN, MoN, CoW ou TaSiN.
Avantageusement, Ies différentes lamelles faisant partie de chacune des électrodes sont réalisées à partir du même matériau, ce qui améliore le comportement électrique du condensateur, en éliminant notamment certains risques de défectivité.
En pratique, le matériau utilisé pour former les électrodes peut être du 5 tungstè:~e, ou plus généralement tout matériau conducteur possédant une bonne conductivité électrique. Les électrodes peuvent ainsi être réalisées en cuivre, ce qui permet d'utiliser des méthodes de dépôt électrolytique.
L'invention concerne également un procédé de fabrication d'une telle IO structure capacitive. Cette structure capacitive est fabriquée sur un micro-composant, au-dessus du dernier niveau de métallisation apparent réalisé dans le substrat du micro-composant.
Conformément à l'invention, le procédé comporte les étapes suivantes consistant à
~ déposer au-dessus du niveau de métallisation, une couche métallique destinée à former la partie basse d'une des deux électrodes de la structure capacitive ;
déposer au-dessus de la couche métallique une couche structurante de maniëre à définir un canal destiné à accueillir un dépôt métallique ;
~ déposer dans le canal ainsi formé un dépôt métallique ;
~ renouveler les deux étapes précédentes autant de fois que nécessaire, en fonction de la géométrie souhaitée de la capacité, en décalant d'une fois sur (autre la position de la couche structurante pour ne couvrir qu'une partie de la couche métallique sous jacente, de manière à également décaler les futurs dépôts métalliques, et obtenir ainsi une structure arborescente formant la première électrode ;
déposer au-dessus de la première électrode une couche de matériau diélectrique selon les compositions décrites ci-avant et notamment en ce qui concerne les structures nanolaminées ;

~ déposer par dessus la première électrode un matériau conducteur venant s'insérer encre les différentes couches métalliques de la première électrode.
Descriution sommaire des figures La manière de réaliser l'invention ainsi que les avantages qui en découlent ressortiront bien de la description du mode de réalisation qui suit, à (appui des figures annexées numérotées 1 à 19, représentant une vue en coupe du micro-composant conforme à l'invention au niveau de la structure capacitive caractéristique, et ce au fur et à mesure des étapes de fabrication.
Pour des raisons de simplifications, les figures 4 â 18 ne représentent que la partie supérieure du composant, dans la zone oü est réalisée la structure capacitive.
De façon gënërale, les dimensions des différentes couches et éléments réels peuvent différer de celles des couches et éléments qui sont représentés aux figures uniquement dans le but de faire comprendre l'invention.
Manière de réaliser l'invention Comme déjà évoqué, (invention concerne un micro-composant. incorporant un micro-condensateur réalisé selon une structure spécifique, particulièrement avantageuse en termes de capacitance, c'est-à-dire de capacité par unité de surface.
Un tel micro-condensateur peut être réalisé sur un micro-composant ( 1 ) tel qu'illustré à la figure 1. Pour illustrer la possibilité de réaliser le micro-condensateur à différents niveaux du micro-composant, le substrat (2) illustré
à Ia figure 1 comprend plusieurs niveaux de métallisation (3, 4, 5). Le substrat (2) comporte également un plot d'interconnexion (6) débouchant sur la face supérieure (7) du substrat. Plus précisément, cette face supérieure (7) est recouverte d'une couche de passivation (8), typiquement en Si02 ou SION. Néanmoins, (invention ne se limite pas à cette seule forme de gamme de micro-composants présentant une .
structure interne à plusieurs niveaux de métallisation.

On décrit par la suite un procédë particulier de réalisation qui permet d'obtenir la structure de micro-capacités conforme à l'invention. Certaines étapes du procédé peuvent néanmoins être considérées comme accessoires ou simplement utiles et avantageuses pour améliorer certaines performances, sans être absolument obligatoires pour rester dans le cadre de (invention.
Ainsi, dans une première étape illustrée à Ia figure 2, on procède à la gravure de la couche de passivation (8), de manière à laisser apparaître le niveau de métallisation (3) sous-jacent. La gravure de la couche de passivation (8) peut, I0 lorsque cette dernière est réalisée en SION, être effectuée par un procédé
classique de gravure chimique utilisant un mélange CF4:02 ou CF4:H2 ou bien encore une technique de type "Reactive Ion Etching" (RIE), voire encore en utilisant un plasma. radiofréquence.
On procède par la suite à une étape de nettoyage permettant d'éliminer toute trace restante de SION ou des produits utilisés pour sa gravure. Ce nettoyage peut par exemple être réalisé en utilisant une sôlution commercialisée sous la référence ACT 970 par la Société ASHLAND. Ce nettoyage peut être suivi d'un pré-rinçage avec dissolution de dioxyde de carbone ou d'ozone par bullage, avec un acide hydroxyle carboxylique tel que de (acide citrique ou encore de (acide oxalique.
Par la suite, on procède au dépôt de la couche barrière à diffusion de (oxygène ( 10) tel qu'illustré à ia figure 2. Cette couche barrière à la diffusion fera office de couche amorce pour le dépôt des couches supérieures. Cette couche sert également à améliorer la résistance à félectrô-migration et à la diffusion de (oxygène. Cette couche peut être déposée par une technique de dépôt de couches atoniques également appelée ALD pour "Atomic Layer Deposition". Une telle technique confère une très bonne uniformité d'épaisseur et une excellente intégrité
à cette couche barrière à diffusion ( 10). Les matériaux susceptibles d'être utilisés pour réaliser cette couche baxrière à la diffusion peuvent être du nitrure de titane ou du nitrure de tungstène, du nitrure de tantale, ou encore un des matériaux suivants : TaAlN, TiAIN, MoN, CoW ou TaSiN.

Par la suite, et comme illustré à la figure 3, on procède au dépôt d'une couche conductrice destinée à former la lamelle inférieure de l'électrode cents ale.
Cette couche ( 11 ) peut être déposée par différentes techniques classiques, parmi ces S techniques, on peut citer les techniques connues sous les abréviations PVD, E-BEAIVI, CVD, ALD, ainsi que les procédés de croissance électrolytique.
Les matériaux aptes à être employés pour former cette couche formant la base de l'électrode (11) peuvent être choisis dans le groupe comprenant : le tungstène, le molybdène, le ruthénium, l'aluminium, le titane, le nickel, le gallium, 1e palladium, le platine, I'or, l'argent, le niobium, l'irïdium, le dioxyde de iridium, le dioxyde de ruthénium, (yttrium, le dioxyde d'yttrium ainsi que le cuivre.
L'épaisseur ainsi déposée est typiquement supérieure à 100 nanomètres.
Par la suite, on procède comme illustré aux figures 4 à 7 à différentes étapes de gravure permettant de délimiter dans le plan du substrat la position de l'électrode centrale de la micro-capacité. Ces différentes étapes se décomposent tout d'abord comme illusiré à la figure 4 par le dépôt d'une couche de résine (12) recouvrant le dépôt métallique (11). Cette couche (12) est ensuite insolée puis éliminée dans les zones pét-iphériques poux ne demeurer que dans Ia zone (13) située à f aplomb de la première électrode, comme illustré à la figure 5.
On procède par la suite comme illustré à la figure 6 à la gravure de la couche imétallique (I l) en dehors de la zone protégée par la couche de résine (13).
Cette dernière est ensuite éliminée comme illustrée à la figure 7 poux laisser apparaître la partie inférieure { 14) qui formera la base de la première électrode. Par la suite, et comme illustré â la figure 8, on proeéde au dépôt d'une couche structurante (15) qui permettra par la suite de définir différents canaux dans lesquels seront effectués des dëpôts métalliques qui permettront la construction de Ia première ëlectrode. On choisira un matériau métallique susceptible d'être gravé en définissant des parois relativement planes et perpendiculaires au substrat.
Panmi ces matériaux, on pourra choisir une résine photosensible, telle que notamment les résines commercialisées sous les références SJR 57-40 ou SU 8 par les sociétés SHIPLEY et CLARIANT.
On peut également utiliser un polyimide, et notamment ceux commercialisés par la société DUPONTt DE NEMOURS, ou du benzocyclobutène (BCB) photosensible fabriqué par la société DOW CHEMICAL. Il est également possible d'utiliser un matériau commercialisé sous la référence CYCLOTENE DRYETCH
série 3 par la société DOW CHEMICAL. On peut également déposer une couche de SOG (SPIN ON GLASS), ou bien encore de polysilicium, ou bien encore de l'oxyde de silicium (Si02) ou de foxynitrure de silicium (SION) qui peuvent être déposés par différentes techniques de dépôt chimique en phase vapeur PECVD
(Plasma Enhanced Chemical Vapor Deposition), LPCVD (Low Pressure Chemical Vapor Deposition), ou APCVD (Atmosphere Pressure Chemical Vapor Deposition}.
On procède par la suite et comme toujours illustré à la figure 8, à la définition d'une , tranchée centrale ( 16} réalisée au niveau médian de la première lamelle métallique (14). Cette tranchée centrale est obtenue par lithographie et/ou grawre de manière .à éliminer la couche structurante {15) jusqu'à laisser apparaître la couche (14) formant la partie basse de féiectrode.
Par la suite, on procède comme illustré à la figure 9 à un dépôt métallique dans ta tranchée ( 16), de manière à définir un plat ( 17} au-dessus de la base métallique (14). Ce plot (17) est ensuite protégé par le dépôt d'une résine photosensible ( 18). Par la suite, on procède à un nouveau dépôt d'une résine analogue à celle utilisée pour former la couche structurante (15). Cette nouvelle couche structurante est éliminée à (exception de la zone (19), située d'un côté du plot métallique (17), comme illustré à la figure 10 Par la suite, on procède comme illustré à la figure 11 au dépôt d'une nouvelle couche métallique formant une lamelle (20} s'étendant depuis le plot central (17) jusqu'à un côtë de Ia première électrode. Ce dépôt métallique est effectué
selon une épaisseur sensiblement égaie à celle de la couche structurante (19) déposëe du côté

opposé de (électrode. La lamelle (20) illustrée à la figure 11 est obtenue après que le dépôt métallique ait subi une étape de gravure par une technique de "lift off'. La lamelle métallique (20} ainsi obtenue est ensuite protégée par le dépôt d'une couche de résine photosensible (2-1) recouvrant sa face supérieure.

On procède ensuite comme illustré à la figure 12 à l'élimination de la couche de résine (2 i ) puis au dépôt d'une couche structurante qui n'est conservée que dans Ia zone (22) située d'un côté de l'électrode, en dehors du tronc central (23).
Par la suite, on procède en enchaînant Ies différentes étapes de dépôt métallique, puis de 10 dépôt de couche structurante, de maniére à obtenir la structure illustrée à
la figure 13. L'électrode possède donc alors une structure arborescente formée des différentes lamelles (25, 26} s'étendant autour du franc central (27). On obtient ainsi une superposition de différentes lamelles présentant chacune une épaisseur de (ordre de 150 Angstrôms. Bien entendu, ces dimensions sont données à titre d'exemple, et peuvent être modifiées en fonction des valeurs des capacités ou de capacitance souhaitée.
Par la suite on procède, à Yélimination de la couche structurante (15) et des différentes portions de couches structurantes (19, 22) restant entre les lamelles (25, 26), pour obtenir Ia structure illustrée à la figure 14. Cette élimination a lieu en employant un solvant dédié à la formulation de Ia couche structurante.
Par la suite, comme illustré â Ia figure 15, on procède au dépôt d'une nouvelle couche structurante (30) permettant de protéger la zone du micro-composant située en dehors de la première électrode vis à vis des futures diffusions ou dépôts ultérieurs.
On procède par la suite comme illustré à la figure 16 au dépôt d'une couche barrière (32) recouvrant fintégraüté de la surface extérieure de la première électrode (31), y compris dans les espaces définis entre les lamelles successives (25, 26).

On procède par la suite comme illustré à la figure 17, au dépôt d'une strucW
re nano-laminée (33) réalisée à partir de différentes couches d'oxyde fe1-roélectrique et/ou pyroélectrique. Dans un exemple particulier de réalisation, la structure nano-laminée (33) peut comporter un empilement de huit couches différentes.
~ La première couche, possédant une épaisseur de 5 à 10 ~ est réalisée à
partir de A1~0~_X, avec x compris entre O.et 3.
~ La seconde couche présente une épaisseur de l'ordre de 10 à 15 ä, et est réalisée à partir de TaZ_20s-ZAlzOX ,avec z compris entre Oet 2.
~ La troisième couche d'une épaisseur de (ordre de 15 à 20 ä réalisée à
partir de Ti02 AlX O3+y , avec y compris entre Oet3.
~ La quatrième couche d'une épaisseur de l'ordre de 40 â 100 ä est réalisée à partir de TiOy_XTaZ_ZOs+Z.
~ La cinquième couche, d'une épaisseur de GO à 200 A est réalisée à
partir de TiOyTa3_ZOZ.
~ Les sixième, septième et huitième couches sont identiques respectivement aux troisième, deuxième et première couches.
La strvicture nano-laminée ainsi obtenue présente une épaisseur comprise entre 200 et 400 A . La permittivité relative de cette couche est de l'ordre de 23.
Bien entendu, la structure nano-laminée décrite ci-avant est un exemple non limitatif dans laquelle certains éléments peuvent être substitués sans sortir du cadre de l'invention.
Par la suite, comme illustré à Ia figure 18, on procède au dépôt d'une nouvelle couche structurante (36), qui est typiquement obtenue en BCB, en polyimide, en Parylène'~' ou en cyclotène~' Cette couche structurante (36) est gravée pour définir une tranchée (37) à
l'aplomb du plot d'interconnexion (6) ainsi que dans la zone entourant l'électrode (31). L'ensemble de la couche structurante (36) et de (électrode (31) reçoit le dépôt d'une couche barrière (34) à diffusion typiquement réalisée en nitntre de titane.
Dans le cas où f on souhaite réaliser la seconde électrode en cuivre électrolytique, on procède également au dépôt d'une couche amorce de cuivre. Çette couche amorce est ensuite recouverte sur les faces supérieures des portions de couches structurantes (36), de max~iêre à empêcher la croissance ultérieure du cuivre électrolytique.
Par la suite, on procède comme illustré à la figure 19 au 'dépôt électrolytique de cuivre de manière à remplir la tranchée (37) reliée au point d'interconnexion (6), et à combler l'espace défini autour de la première électrode (3I).
La portion (3 8) de cuivre déposée à l'aplomb d'interconnexion (6) permet de rendre accessible au niveau supérieur du composant le plot d'interconnexion (6) mais également le niveau de métallisation (3) auquel est reliée la première électrode (31).
Le dépôt de cuivre électrolytique permet également de former la seconde électrode remplissant les espaces situés entre les différentes lamelles (25, 26) de la première électrode. Ce dépôt définit donc des lamelles (40, 41) de part et d'autre de la première électrode. Certaïnes de ces lamelles (40) sont reliées à une paroi commune (42), les autres lamelles (41) étant reliées à une autre paroi commune (43).
Les parois communes (42, 43) sont elles-mêmes reliées au niveau supërieur par une portion transversale (44) formant également le plot de connexion de (électrode supérieure (45). On peut procéder par la suite comme illustré à la figure 19, au dépôt d'une couche de passivation typiquement en chrome, ou en Nitrure de Tantale, Nitl-ure de Titane, Molybdène, recouvrant à la fois la portion (38) de liaison à la première électrode et la seconde électrode (45).
A titre d'exemple, on peut ainsi réaliser des micros-capacités ayant une capacitance supérieure à 25 nanoFarad par millimètre carré, en définissant des épaisseurs de lamelles de l'ordre du micromètre, chacune des lamelles possédant sensiblement une longueur de (ordre de 5 micromètres, (épaisseur du tronc central étant voisine de 2,5 micromètres. Il est possible d'empiler un nombre important de lamelles, typiquement un nombre supérieur à 10. Bien entendu, les chiffres donnés ne le sont qu'à titre d'exemple non limitatif, et (invention couvre de nombreuses variantes de réalisation.
Il ressort de ce qui précède que les capacités conformes à (invention peuvent être obtenues avec des valeurs de capacitance très élevées sans engendrer de coûts importants en ce qui concerne leur procédure de réalisation.
En outre, ces micro capacités possèdent l'avantage de pouvoir être utilisées pour des opérations ultérieures, réalisées directement sur le circuit intégré, puisque Ies deux électrodes de la capacité sont accessibles sur la face supérieure des micra-composants équipés du micro-condensateur.

Claims (8)

1/ Micro-composant électronique (1) réalisé à partir d'un substrat (2), et incorporant une structure capacitive réalisée au-dessus du dernier niveau de métallisation (3) apparent réalisé dans le substrat, ladite structure capacitive comportant deux électrodes (31,45), caractérisé en ce qu'une des électrodes (31) comporte un ensemble de lamelles (25,26) superposées et décalées de l'une à
l'autre par rapport à un tronc centrai (27), l'autre électrode (45) comportant deux ensembles de lamelles (40,41), les lamelles (40,41) de chacun de ces ensembles étant intercalées entre les lamelles (25,26) de la première électrode (31) en étant reliées entre elles par une paroi commune (42,43), les deux parois commune (42,43) étant elles-mêmes reliées (44) par dessus la première électrode (31).
2/ Micro-composant selon la revendication 1, caractérisé en ce que les électrodes (31,45) sont séparées par une couche diélectrique (33) réalisée à partir de matériaux choisis dans le groupe des oxydes ferro-électriques et/ou pyroélectriques.
3/ Micro-composant selon la revendication 2, caractérisé en ce que la couche de matériaux diélectrique (33) est réalisée par une superposition de couches élémentaires de matériaux différents formant une structure nanolaminée.
4/ Micro-composant selon la revendication 3, caractérisé en ce que la stoechiométrie des matériaux varie d'une couche élémentaire à l'autre de la structure nanolaminée (33).
5/ Micro-composant selon 1a revendication 1, caractérisé en ce que la surface de chaque électrode (31,45) est recouverte d'une couche (32,34) d'un matériau barrière à la diffusion de l'oxygène.
6/ Micro-composant selon la revendication 1, caractérisé en ce que pour chaque électrode (31,45), les différentes lamelles (25,26,40,41) sont réalisées à
partir du même matériau.
7/ Micro-composant selon la revendication 6, caractérisé en ce que les électrodes sons réalisées à partir de cuivre.
8/ Procédé de fabrication d'une structure capacitive sur un micro-composant (1) réalisé à partir d'un substrat, ladite structure capacitive étant fabriquée au-dessus du dernier niveau de métallisation apparent (3) réalisé sur le substrat, caractérisé en ce qu'il comporte les étapes suivantes consistant à :
~ déposer au-dessus du niveau de métallisation (3), une couche métallique (11) destinée à former la partie basse (14) d'une des deux électrodes (31) de la structure capacitive ;
~ déposer au-dessus de la couche métallique (11) une couche structurante (12) de manière à définir un canal destiné à accueillir un dépôt métallique ;
~ déposer dans le canal ainsi formé un dépôt métallique (20);
~ renouveler les deux étapes précédentes en décalant une fois sur l'autre la position de la couche structurante pour ne couvrir qu'une partie de la couche métallique sous-jacente, de manière à également décaler la position des dépôts métalliques (25,26), et obtenir une structure arborescente formant la première électrode (31);
~ déposer au-dessus de la première électrode (31) une couche de matériau diélectrique (33);
~ déposer par dessus la première électrode (31) un matériau conducteur venant s'insérer entre les couches métalliques (25,26) de la première électrode, de manière à former la seconde électrode (45).
CA002420308A 2002-02-27 2003-02-25 Micro-composant electronique incorporant une structure capacitive, et procede de realisation Abandoned CA2420308A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0202461 2002-02-27
FR0202461A FR2836597B1 (fr) 2002-02-27 2002-02-27 Micro-composant electronique incorporant une structure capacitive, et procede de realisation

Publications (1)

Publication Number Publication Date
CA2420308A1 true CA2420308A1 (fr) 2003-08-27

Family

ID=27676110

Family Applications (1)

Application Number Title Priority Date Filing Date
CA002420308A Abandoned CA2420308A1 (fr) 2002-02-27 2003-02-25 Micro-composant electronique incorporant une structure capacitive, et procede de realisation

Country Status (5)

Country Link
US (1) US20030161081A1 (fr)
EP (1) EP1351314A3 (fr)
JP (1) JP2003282727A (fr)
CA (1) CA2420308A1 (fr)
FR (1) FR2836597B1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
KR100644046B1 (ko) * 2004-12-29 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 제조방법
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP4470831B2 (ja) * 2005-08-01 2010-06-02 株式会社デンソー Ｅｌ素子およびその製造方法
US10601794B2 (en) 2016-08-01 2020-03-24 Google Llc Providing online media content via a satellite broadcast system
JP6956106B2 (ja) 2016-11-07 2021-10-27 東京エレクトロン株式会社 ハードマスク及びハードマスクを製造する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173176A (ja) * 1989-11-30 1991-07-26 Sharp Corp 半導体記憶装置
KR0155785B1 (ko) * 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
US5926718A (en) * 1996-08-20 1999-07-20 Micron Technology, Inc. Method for forming a capacitor
FR2801425B1 (fr) * 1999-11-18 2004-05-28 St Microelectronics Sa Capacite integree a dielectrique hybride
US6420267B1 (en) * 2000-04-18 2002-07-16 Infineon Technologies Ag Method for forming an integrated barrier/plug for a stacked capacitor

Also Published As

Publication number Publication date
US20030161081A1 (en) 2003-08-28
JP2003282727A (ja) 2003-10-03
FR2836597A1 (fr) 2003-08-29
EP1351314A2 (fr) 2003-10-08
EP1351314A3 (fr) 2005-08-17
FR2836597B1 (fr) 2005-03-04

Similar Documents

Publication Publication Date Title
FR2834387A1 (fr) Composant electronique incorporant un circuit integre et un micro-condensateur
US5489548A (en) Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
EP2044474B1 (fr) Structure matricielle de filtrage optique et capteur d'images associé
FR2548439A1 (fr) Condensateur a couches minces de cout reduit
FR2676143A1 (fr) Procede pour fabriquer une electrode metallique dans un dispositif semi-conducteur.
FR2780199A1 (fr) Procede de fabrication d'un dispositif de memorisation ferroelectrique et dispositif obtenu par ce procede
KR20010014838A (ko) 실리콘상의 비결정성 유전체 커패시터
KR19980032122A (ko) 반도체 장치와 그 제조 방법 및 스퍼터링 장치
CA2420308A1 (fr) Micro-composant electronique incorporant une structure capacitive, et procede de realisation
EP1351315A2 (fr) Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication
EP2772943B1 (fr) Procédé de réalisation d'un dispositif microélectronique et dispositif correspondant
KR100529429B1 (ko) 반도체장치 및 그 제조방법
US20020113314A1 (en) Method of forming iridium conductive electrode/barrier structure
FR2808919A1 (fr) Microcomposant electronique du type capacite variable ou microswitch, ou procede de fabrication d'un tel composant
US5645976A (en) Capacitor apparatus and method of manufacture of same
US8298909B2 (en) Semiconductor device and method for fabricating the same
KR19990071375A (ko) 반도체 장치 및 그 제조 방법
EP1102328A1 (fr) Capacité intégrée à diélectrique hybride
KR20010067373A (ko) 반도체장치 및 그 제조방법
JP2002151654A (ja) 誘電体キャパシタ素子及びその製造方法
KR100632526B1 (ko) 구조화된 재료층의 제조 방법
FR2837623A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
FR2837622A1 (fr) Micro-composant electronique integrant une structure capacitive, et procede de fabrication
WO2003088328A2 (fr) Procede de fabrication d'une structure capacitive d'un composant electronique
EP3125293A2 (fr) Electrode pour structure métal-isolant-métal, capacité de type métal- isolant-métal, et procédé de réalisation d'une telle électrode et d'une telle capacité

Legal Events

Date Code Title Description
FZDE Discontinued