CN100339996C - 强电介质材料、其膜、电容器及它们的制法、强电介质存储器 - Google Patents

强电介质材料、其膜、电容器及它们的制法、强电介质存储器 Download PDF

Info

Publication number
CN100339996C
CN100339996C CNB2004100317944A CN200410031794A CN100339996C CN 100339996 C CN100339996 C CN 100339996C CN B2004100317944 A CNB2004100317944 A CN B2004100317944A CN 200410031794 A CN200410031794 A CN 200410031794A CN 100339996 C CN100339996 C CN 100339996C
Authority
CN
China
Prior art keywords
strong dielectric
ferro
electric materials
materials capacitor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100317944A
Other languages
English (en)
Other versions
CN1610116A (zh
Inventor
滨田泰彰
木岛健
柄泽润一
大桥幸司
名取荣治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1610116A publication Critical patent/CN1610116A/zh
Application granted granted Critical
Publication of CN100339996C publication Critical patent/CN100339996C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead based oxides
    • H10N30/8554—Lead zirconium titanate based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Abstract

一种强电介质材料，在以通式ABO3表示的复合氧化物的原料中含有补偿A部位缺损的A部位补偿成分和补偿B部位缺损的B部位补偿成分；该原料含有钛酸锆酸铅；添加有至少取2价状态的元素和至少取3价状态的元素作为A部位补偿成分；添加有至少取5价状态的元素作为B部位补偿成分；取2价状态的元素的添加量是相对A部位的构成元素的1摩尔%～30摩尔%；取3价状态的元素的添加量是相对所述A部位的构成元素的1摩尔%～30摩尔%；取5价状态的元素的添加量是相对B部位的构成元素的1摩尔%～30摩尔%；取2价状态的添加量、取3价状态的添加量、取5价状态的添加量的合计是对A部位和B部位的全部构成元素的5摩尔%～40摩尔%。

Description

强电介质材料、其膜、电容器及它们的制法、强电介质存储器
技术领域
本发明涉及强电介质材料、强电介质膜及其制造方法、强电介质电容器及其制造方法、强电介质存储器和压电元件
背景技术
现在作为IC存储器就有强电介质存储器的提案。强电介质存储器具有强电介质膜，一对电极夹住该强电介质膜而构成，由自发极化来保持数据的。有在一个强电介质存储器上不具备单元晶体管，只利用强电介质电容器的、单纯的矩阵型的强电介质存储器。单纯矩阵型的强电介质存储器，因为具有非常简单的结构并可以获得高的集成度，期待着其开发研究。
在单纯矩阵型的强电介质存储器中，因为必须对非选择存储器施加工作电压的1/2～1/3的电压，有串音和干扰等的问题。为了防止这样的问题，最好是适用在电阻电压以下(“以下”含义为“等于小于”，下同)中，几乎不带残留极化，而在电阻电压以上(“以上”含义为“大于等于”，下同)的工作电压中是尽量低的电压中饱和残留极化的矩形性的良好的强电介质膜。
发明内容
本发明的目的在于提供一种可以适用在如上所述的单纯矩阵型的强电介质存储器的、具有矩形性良好的磁滞特性的、用于形成强电介质膜的强电介质材料。本发明的另一个目的在于提供具有矩形性良好的磁滞特性的强电介质膜及其制造方法。并且，本发明的其他目的在于提供具有矩形性良好的磁滞特性的强电介质电容器及其制造方法。
本发明的提供一种强电介质材料，在以通式ABO3表示的复合氧化物的原料中含有补偿A部位缺损的A部位补偿成分和补偿B部位缺损的B部位补偿成分；所述原料含有钛酸锆酸铅；添加有至少取2价状态的元素和至少取3价状态的元素作为所述A部位补偿成分；添加有至少取5价状态的元素作为所述B部位补偿成分；所述取2价状态的元素的添加量是相对所述A部位的构成元素的1摩尔％～30摩尔％；所述取3价状态的元素的添加量是相对所述A部位的构成元素的1摩尔％～30摩尔％；所述取5价状态的元素的添加量是相对所述B部位的构成元素的1摩尔％～30摩尔％；所述取2价状态的添加量、所述取3价状态的添加量、所述取5价状态的添加量的合计是对所述A部位和所述B部位的全部构成元素的5摩尔％～40摩尔％。。
附图说明
图1A～图1E是表示涉及本实施方式强电介质电容器的制造工序的截面图。
图2是表示涉及实施例的强电介质电容器的磁滞特性的图。
图3是表示涉及比较例1的强电介质电容器的磁滞特性的图。
图4是表示涉及比较例2的强电介质电容器的磁滞特性的图。
图5是表示涉及比较例3的强电介质电容器的磁滞特性的图。
图6是表示涉及比较例4的强电介质电容器的磁滞特性的图。
图7是表示涉及实施例和比较例1～4的强电介质电容器的极化值的曲线。
图8是表示涉及比较例5的强电介质电容器的磁滞特性的图。
图9是表示涉及实施例和比较例6的强电介质电容器的疲劳特性的图。
图10是表示涉及实施例和比较例6的强电介质电容器的疲劳特性的图。
图11是表示涉及实施例和比较例7和比较例8的强电介质电容器的疲劳特性的图。
图12是表示涉及本实施方式强电介质存储器的图。
图13是表示涉及本实施方式强电介质存储器的图。
图14是表示涉及本实施方式强电介质存储器的图。
图15是表示涉及本实施方式强电介质存储器的图。
图16是表示涉及本实施方式强电介质存储器的图。
图17是表示涉及本实施方式强电介质存储器的图。
图18是表示涉及本实施方式强电介质存储器的图。
图19是表示涉及本实施方式强电介质存储器的图。
图20是表示涉及本实施方式记录磁头的分解立体图。
图21A是表示涉及本实施方式记录磁头的平面图。图21B是表示涉及本实施方式记录磁头的截面图。
图22是表示涉及本实施方式压电元件的层结构的概略图。
图23是表示涉及本实施方式喷墨式记录装置一例的概略图。
具体实施方式
本实施方式的强电介质材料是在以通式ABO3表示的复合氧化物的原料中含有补偿A部位缺损的A部位补偿成分和补偿B部位缺损的B部位补偿成分。
根据本实施方式的强电介质材料，共同含有A部位补偿成分和B部位补偿成分。因此，在A部位和B部位的双方添加有补偿晶格化等的热处理中由于构成成分的蒸发而产生缺损的成分。其结果，利用本实施方式的强电介质材料来形成强电介质膜的方法，可以制造出具有良好的结晶状态的强电介质膜。
本实施方式还可以采取如下的方式。
在本实施方式的强电介质材料中，所述A部位补偿成分和所述补偿B部位补偿成分可以是构成元素中含有Si或Ge的氧化物，或是构成元素中含有Si和Ge的氧化物。
根据该方式，在复合氧化物的结晶化过程中，复合氧化物的一部分构成元素取代含有Si或Ge的氧化物、或取代含有Si和Ge的氧化物的构成元素，而可以降低结晶化温度。并且，作为其他的优点，通常，如果添加可以充分补偿强电介质膜构成成分缺损的补偿成分，则会提高结晶化的温度，但是，根据本实施方式，通过添加充分量的补偿成分，可以在低温下结晶。其结果，可以提供形成具有更好的结晶结构的强电介质膜用的强电介质材料。
在本实施方式的强电介质材料中，作为所述原料，含有钛酸锆酸铅，作为A部位补偿成分可以添加至少取2价状态的元素和至少取3价状态的元素。
根据该实施方式，在钛酸锆酸铅中，可以补偿A部位的铅的缺损。并且，2价的元素起补偿A部位的缺损(铅的缺损)的作用，同时，使强电介质膜表面平坦化，因此，可以提供可以形成与电极的界面良好的强电介质膜的强电介质材料。
在本实施方式的强电介质材料中，作为B部位补偿成分，可以添加至少取5价状态的元素。
在本实施方式的强电介质材料中，作为所述至少取3价状态的元素，可以添加镧系元素。
本实施方式的强电介质膜的制造方法，包括：利用上述的强电介质材料来层叠多个原材料，而形成强电介质材料膜的工序；和在上述原材料体的形成中，进行为了形成初期晶核的热处理的工序。
根据本实施方式的强电介质膜的制造方法，形成原材料体，并对该原材料体进行为了形成初期晶核的热处理之后，进行其他原材料体的形成的方法来形成强电介质材料膜。因此，和在多个原材料体层叠的强电介质材料膜上总括进行初期晶核的成长相比，在下层的原材料体中也可以良好地形成初期晶核。其结果，在之后的热处理中，可以使结晶成长良好，可以制造出具有良好结晶结构的强电介质膜。
本实施方式还可以采取如下的实施方式。
在本实施方式的强电介质膜的制造方法中，所述热处理是可以利用快速加热退火法来进行。
根据本实施方式，进行大约50℃/秒以上的急速加热的、快速加热退火法来进行热处理的方法，可以获得结晶取向性高的强电介质膜。
在本实施方式的强电介质膜的制造方法中，通过不进行所述强电介质材料膜的热处理的结晶化，可以形成强电介质膜。
本实施方式的强电介质电容器的制造方法，是在基体的上面形成下部电极、强电介质膜和上部电极的强电介质电容器的制造方法，它包括：而形成强电介质材料膜的工序，以利用上述的强电介质材料，层叠多个原材料体；和进行热处理的工序，以在原材料体的形成时，以便在各原材料体中形成初期晶核。
根据本发明，在强电介质膜形成中，形成原材料体，并对该原材料体进行为了形成初期晶核的热处理之后，形成另一原材料体的方法来形成强电介质材料膜。因此，和在多个原材料体层叠的强电介质材料膜上总括进行初期晶核的成长相比，在下层的原材料体中也可以良好地形成初期晶核。其结果，在之后的热处理中，可以使结晶成长良好，可以制造具有良好结晶结构的强电介质膜。
本实施方式还可以采取如下的实施方式。
在本实施方式的强电介质电容器的制造方法中，所述热处理可以是通过快速加热退火法来进行。
根据该实施方式，进行大约50℃/秒以上的急速加热的、快速加热退火法来进行热处理的方法，可以形成获得结晶的定向性高的强电介质膜。
在本实施方式的强电介质电容器的制造方法中，不进行所述强电介质材料膜的热处理的结晶化方法，也可以形成强电介质膜。
本实施方式的强电介质电容器是通过上述的强电介质电容器的制造方法来制造的电容器。因此，可以提供具有良好特性的强电介质电容器。
本实施方式的强电介质存储器是含有上述的强电介质电容器的存储器。因此，可以提供可靠性高的强电介质存储器。
本实施方式的压电元件是含有上述的强电介质电容器的压电元件。因此，可以提供可靠性高的强电介质压电元件。
下面，结合附图更详细地说明本发明的实施方式的一例。
1、强电介质材料
本实施方式的强电介质材料含有由ABO系氧化物来组成的原料液、补偿A部位缺损的A部位补偿成分和补偿B部位缺损的B部位补偿成分。
所谓A部位补偿成分是指利用本实施方式的强电介质材料制造强电介质膜时，含有补偿A部位缺损作用的元素的物质。例如，ABO系氧化物为钛酸锆酸铅时，A部位补偿成分里含有至少取2价状态的元素和至少取3价状态的元素。
A部位补偿成分中，取3价状态的元素是起补偿A部位中的缺损例如补偿铅的作用。作为这样的3价的元素可以有镧系元素，例如，可以利用La、Nd、Sm等。该3价元素的添加量最好是对A部位构成元素添加1摩尔％～30摩尔％的比例，更为理想的是1摩尔％～20摩尔％。当3价的元素的添加量低于1摩尔％时，作为补偿铅的量不够充分；当超过30摩尔％时，破坏材料系的平衡，而不能获得稳定的结晶状态。
A部位补偿成分中，取2价状态的元素和上述的3价元素同样，是起补偿A部位中的缺损(例如补偿铅)的作用，同时，起平滑结晶结构平面的作用。因此，形成强电介质电容器时，与电极的界面可以变为良好。作为这样的2价的元素，具体地，可以利用Ca、Sr、Ba、Be等元素。该2价元素的添加量最好是对A部位构成元素添加1摩尔％～30摩尔％的比例。当2价的元素的添加量小于1摩尔％时，作为补偿铅的量和平滑平面的作用不够充分；当超过30摩尔％时，破坏材料系的平衡，不能获得稳定的结晶状态。
B部位补偿成分是指利用本实施方式的强电介质材料来制造强电介质膜时，含有补偿B部位缺损作用的元素的物质。例如，ABO系氧化物为钛酸锆酸铅时，可以补偿B部位的Ti的消失的元素，可以是原子半径近似等于钛的原子半径的元素。具体地，可以举出Ta、Nb等。这样，通过Nb(5价)来补偿B部位的Ti的消失，可以在A部位的Pb消失时，可以补偿电荷的作用。另外，W、Mo、V也可以获得和Nb同样的效果。再有，Mn也可以获得同样的效果。B部位补偿成分的添加量最好是对B部位构成元素添加1摩尔％～30摩尔％的比例。当B部位补偿成分的添加量小于1摩尔％时，不能充分起补偿B部位缺损的作用；当超过30摩尔％时，破坏材料系的平衡，不能获得稳定的结晶状态。
另外，A部位补偿成分和B部位补偿成分的添加量的合计，最好是其添加量对强电介质膜的全构成元素的5摩尔％～40摩尔％。
当添加量的合计过少时，对本发明的效果的可靠性不能获得大的效果。当Pb量大量加入化学计量组成时，因为自发极化小而虽然可靠性变为良好，但不能获得所期望的极化量。因此，A部位取代元素的添加量合计有必要限制在小于30摩尔％。这对B部位补偿成分也是同样的。如果添加元素量过多，就有添加元素之间生成氧化物的可能性，此时，夹住常电介质层而联系到特性的降低。因此，添加过多反而不好。
如上所述，在涉及本实施方式的强电介质材料中，添加2价元素和3价元素的A部位补偿成分和至少取5价状态元素的B部位补偿成分。因此，可以同时谋求A部位中的缺损的补偿和B部位中的缺损的补偿。其结果，可以提供可以形成具有良好的结晶结构的强电介质膜的强电介质材料。并且，作为A部位补偿成分被利用的2价元素起补偿A部位缺损(比如铅的补偿)的作用，同时，对强电介质膜的表面平坦化，也起作用，因此，可以提供可以形成与电极的界面良好的强电介质膜的强电介质材料。
另外，A部位补偿成分和B部位补偿成分最好是添加构成元素中含有Si或Ge的氧化物、或是构成元素中含有Si和Ge的氧化物。作为如上所述的作为含有Si或Ge的氧化物、或是含有Si和Ge的氧化物的例子，作为A部位补偿成分可以举出CaSiO3、SrSiO3、BaSiO3、BeSiO3、CaGeO3、SrGeO3、LaGe2O5等。作为B部位补偿成分可以举出：TaSiO4、NbSiO4等。
如该实施方式，利用含有构成元素中含有Si或Ge的氧化物、或是构成元素中含有Si和Ge的氧化物的强电介质材料的方法，在制造强电介质膜时，可以在低温下进行结晶化。另外，用以往的方法添加如上所述的A部位补偿成分或B部位补偿成分的原料来形成强电介质膜时，如果只添加补偿缺损所必要的量，就会结晶化温度变高。可是，根据本实施方式，因为Si或Ge的复合氧化物来添加，即使以补偿缺损的充分的量补偿成分的添加量，也可以进行低温的结晶化。因此，可以含有为了补偿缺损的足够量的补偿成分，可以提供可形成具有良好的结晶结构的强电介质膜的强电介质材料。
2.强电介质电容器的制造方法
其次，结合图1A～图1E说明利用本实施方式的强电介质材料来制造强电介质电容器的制造工序。
首先，如图1A所示，在基体10的上面，形成下部电极20。下部电极20是例如，用Pt、Ir、Al、Au、Ag、Ru、Sr等的金属或氧化物导电体(例如IrOx)或氮化物导电体(例如TiN等)等作为材料，可以利用溅射法形成。另外，下部电极20可以是单层膜，也可以是叠层的多层膜。
其次，如图1B所示，在下部电极20的上面，利用上述的强电介质材料而形成强电介质材料膜30。作为形成强电介质材料膜30的方法有涂布法、LSMCD法。作为涂布法有如：旋转涂布法、浸涂法。在该强电介质材料膜30中可以利用溶胶凝胶和MOD原料的混合原料。溶胶凝胶最好是选择比MOD原料结晶化温度低、晶核的形成速度和结晶成长速度快的原料。
另外，分多次进行强电介质材料膜30的形成时，可以如下进行。如图1C所示，形成第一层原材料体30a之后，进行干燥和临时烧结。然后，进行以在后面要叙述的热处理中良好地生长结晶的初期晶核的形成。晶核的形成，可以利用如RTA法进行。接着，在已进行形成晶核的原材料体30a的上面，形成第二层原材料体30b之后，进行原材料体30b的晶核的形成。同样，形成第三原材料体30c、第四层原材料体30d，获得层叠30a～30d的、所要膜厚的强电介质材料膜30。在强电介质材料膜30的形成中，根据需要设定层叠的次数。
接着，如图1D所示，对强电介质材料膜30进行热处理的方法，使强电介质材料膜30结晶化而形成强电介质膜40。热处理如可以利用快速加热退火法。
接着，如图1E所示，通过在强电介质膜40的上面，形成上部电极50而获得强电介质电容器。该上部电极50的材料或形成方法可以适用和下部电极20同样的材料和方法。
根据本实施方式的强电介质电容器的制造方法，利用同时含有A部位补偿成分和B部位补偿成分的强电介质材料来制造强电介质电容器。因此，可以形成具有良好的结晶状态的强电介质膜，可以制造出磁滞特性良好的强电介质电容器。
并且，通过图1C所示的工序，可以形成强电介质材料膜30。因此，在下层的原材料体上可以形成更多形成初期晶核的强电介质材料膜30。总之，强电介质材料膜30对膜厚方向具有初期晶核浓度梯度。因此，在下层的强电介质材料膜30中，形成有在后续热处理中良好地生长结晶所充分的初期晶核；可以使强电介质膜全体均匀结晶化。其结果，可以制造出磁滞特性良好的强电介质电容器。
另外，在本实施方式的强电介质电容器的制造方法中，在基体10上面，形成上部电极50为止的每一个层之后，作为后退火，可以在加压成大于或等于2大气压的状态下，进行为了恢复强电介质特性的热处理。由此，改善强电介质膜40与上部电极50和下部电极20之间的界面状态。可以谋求强电介质的特性的恢复。
再有，本实施方式的强电介质电容器的制造方法中，在基体10上面，形成上部电极50为止的每一个层之后，利用蚀刻法等的方法，进行强电介质电容器的图案形成，然后，作为后退火，可以在加压成大于或等于2大气压的状态下，进行为了恢复强电介质特性的热处理。这样，可以恢复蚀刻工序中的工序损伤。
另外，这些后退火可以利用炉退火法(FA)缓慢加热来进行，也可以利用快速加热退火法来进行。
另外，上述的各种热处理是可以在对构成复合氧化物的金属材料的蒸汽发生惰性的气体如氮气、氩、氙等的气氛中进行。通过在涉及气氛中进行热处理的方法，更能提高抑制构成复合氧化物的金属材料的蒸汽发生的效果。
另外，上述的各种热处理的升温过程和降温过程的至少一个过程中，可以进行分段加压。
下面，说明涉及本实施方式的制造方法的详细的实施例。
(实施例1)
首先，作为下部电极，准备形成有Pt电极的基体。其次，作为强电介质材料，利用了在PZT(120/20/80)中含有：作为A部位补偿成分，对A部位构成成分的2摩尔％的2价的Ca；对A部位构成成分的1.25摩尔％的3价La；和作为B部位补偿成分，对B部位构成成分的1.25摩尔％的Nb的物质。利用旋转涂布法形成第一层原材料体之后，在150℃中2分钟、在250℃中5分钟的加热处理而进行干燥。接着，通过RTA法，在650℃中进行10分钟的加热，形成了初期晶核。重复四次该工序来形成膜厚为200nm的强电介质膜。最后，进行用于结晶化的热处理，形成强电介质膜。然后，作为上部电极，进行Pt电极的形成，制造出涉及本实施例的强电介质电容器。在图2中，表示了本实施例的强电介质电容器的磁滞特性，在图7中，表示了饱和特性的结果。
(比较例1)
作为强电介质材料，利用在PZT(120/20/80)中没有添加补偿成分的物质。制造强电介质电容器的工序和实施例1同样进行。在图3中，表示了本比较例1的强电介质电容器的磁滞特性，在图7中，表示了饱和特性的结果。
(比较例2)
作为强电介质材料，利用了在PZT(120/20/80)中，作为A部位补偿成分，对A部位构成成分的5摩尔％的2价的Ca的物质。制造强电介质电容器的工序和实施例1同样进行。在图4中，表示了本比较例2的强电介质电容器的磁滞特性，在图7中，表示了饱和特性的结果。
(比较例3)
作为强电介质材料，利用了在PZT(120/20/80)中，含有作为A部位补偿成分，对A部位构成成分的3.3％的2价的Ca和对A部位构成成分的1.7％的3价La的物质。制造强电介质电容器的工序和实施例1同样进行。在图5中表示了本比较例3的强电介质电容器的磁滞特性，在图7中，表示了饱和特性的结果。
(比较例4)
作为强电介质材料，利用了在PZT(120/20/80)中，含有作为A部位补偿成分，对A部位构成成分的3.3％的2价的Ca；作为B部位补偿成分，对B部位构成成分的1.7％的Nb的物质。制造强电介质电容器的工序和实施例1同样进行。在图6中，表示了本比较例4的强电介质电容器的磁滞特性，在图7中，表示了饱和特性的结果。
(比较例5)
首先，作为下部电极，准备了形成有Pt电极的基体。其次，作为强电介质材料，利用了在PZT(120/20/80)中，含有作为A部位补偿成分，对A部位构成成分的2.5摩尔％的2价的Ca、对A部位构成成分的1.25摩尔％的3价La；作为B部位补偿成分，对B部位构成成分的1.25摩尔％的Nb的物质。重复四次利用旋转涂布法形成膜厚为200nm的原材料体。然后，作为上部电极，进行Pt电极的形成，形成了涉及比较例6的强电介质电容器。在图8中，表示了本实施例的强电介质电容器的磁滞特性，在图9中，表示了饱和特性的结果。
(比较例6)
作为强电介质材料，利用了在PZT(120/20/80)中，含有作为A部位补偿成分，对A部位构成成分的0.5摩尔％的2价的Ca、对A部位构成成分的0.25摩尔％的3价La；作为B部位补偿成分，对B部位构成成分的0.25摩尔％的Nb的物质。此时，A部位补偿成分和B部位补偿成分的合计小于PZT的1摩尔％。制造强电介质电容器的工序和实施例1同样进行。在图10中，同时表示了本比较例的强电介质电容器的疲劳特性的测定结果和实施例的疲劳特性的测定结果。
(评价)
比较表示本实施例磁滞特性的图1和表示比较例1～4的磁滞特性的图3～6，就清楚：利用本实施例的制造方法获得的强电介质电容器，可以获得矩形性良好的磁滞形状。另外，图7是表示实施例和比较例1～4的饱和特性的曲线，如图7清楚，实施例的强电介质电容器是在低于或等于2V的低电压中饱和，可以确认表示良好的特性。
另外，从图8和9中清楚，在形成强电介质材料膜工序中，在第一层的原材料体的形成与第二层原材料体形成之间，不进行为了初期晶核形成的热处理时，强电介质膜的特性降低。认为，这是因为强电介质材料膜上没有形成初期晶核的浓度梯度而不能形成均匀的结晶结构的缘故。
并且，从图10中清楚地确认：即使添加A部位补偿成分和B部位补偿的全部元素，如果添加量少，就不能获得良好的磁滞特性，为了获得良好特性的强电介质膜，A部位补偿成分和B部位补偿成分的添加量合计最好是对PZT全体的5摩尔％。
(实施例2)
在本实施例中，确认了对PZT同时添加3价元素和5价元素的方法，对可靠性特性有何影响的问题。
首先，在本实施例中，作为强电介质材料，在PZT(120/20/80)中，含有作为A部位补偿成分，对Pb含有量添加La成分量为5原子％的La；作为B部位补偿成分，对Zr和Ti含有量之和添加Nb成分量为20at％的Nb；的试验料来确认了疲劳特性。另外，作为比较例，在PZT(120/20/80)中，含有作为A部位补偿成分，对于只添加本实施例相同量的La成分(比较例7)的试验料；作为B部位补偿成分，只添加与本实施例相同量的Nb成分(比较例8)的试验料，也确认了疲劳特性。图11中，表示了此时的每一个试验料的疲劳特性的研究结果。根据图11，确认了涉及本实施例试验料的疲劳特性好于比较例7、8的疲劳特性，适用在元件的情形时，可以确保可靠性。
另外，本实施例中，采用了PZT系强电介质材料的试验料，上述的可靠性提高效果是在具有Bi层状钙钛矿结构的强电介质材料(例如，BIT等)中，也可以同样获得。
3.强电介质存储器
3.1第一强电介质存储器
下面，说明对具有上述的实施方式的强电介质电容器的强电介质存储器。
图12是模式性地表示强电介质存储器1000的截面图。该强电介质存储器装置1000具有进行强电介质存储器控制的晶体管形成区域。该晶体管形成区域相当于基体100。
基体100是在半导体基板11上具有晶体管12。晶体管12可以适用众所周知的构成，可以利用薄膜晶体管(TFT)或MOSFET。在图示的例中是利用MOSFET；晶体管12具有漏极和源极14、16和栅电极18。在漏极和源极的一方14的上面，形成电极15，在漏极和源极的另一方的16上，形成插头电极26。根据需要，插头电极26是通过绝缘层连接在强电介质电容器C100的第一电极20。并且，每一个存储器单元是利用LOCOS或绝缘电缆沟等的元件分离区域17来分离的。在形成晶体管12的半导体基板10的上面，形成由氧化硅等的绝缘物形成的层间绝缘膜19。
在上述的构成中，低于强电介质电容器C100下面的结构体来构成作为基体100的晶体管形成区域。具体地，该晶体管形成区域是由形成在半导体基板10的晶体管12、电极15、26、层间绝缘膜19等的结构体所组成。在这样的基体100的上面，形成由上述实施方式的制造方法制造的强电介质电容器C100。
该强电介质存储器1000和DRAM元件同样，在积累容量里具有：存下作为信息的电荷的结构。即，如图13和图14所示，存储单元是由晶体管和强电介质电容器所构成。
图13表示具有存储单元为一个晶体管12和一个强电介质电容器C100的所谓1T1C单元方式。该存储器单元位于字线WL和比特线BL之间的交点的位置，强电介质电容器C100的一端是通过接通和切断(开·关)比特线BL之间连接的晶体管12，连接在比特线。并且，强电介质电容器C100的另一端是连接在板线PL上。并且，晶体管12的栅极连接在字线WL上。比特线BL连接在放大信号电荷的读出放大器200。
下面，简单说明1T1C单元的工作例。
在读出工作中，比特线BL固定在0V之后，在字线WL上施加电压的方法，使晶体管12接合。然后，板线PL上施加从0V到电源电压Vcc程度为止的方法，使对应于强电介质电容器C100存储信息的极化电荷量传递到比特线BL。用差动式读出放大器200来放大该极化电荷量所产生的微小电位变化的方法，作为Vcc或0V的两个信息可以读出存储信息。
在写入工作中，在字线WL上施加电压，使晶体管12处于接合状态之后，在比特线BL与字线WL之间施加电压的方法，变更决定强电介质电容器C100的极化状态。
图14是表示具有两个晶体管12和两个强电介质电容器C100的所谓2T2C单元的图。该2T2C单元是组合两个上述的1T1C单元，具有保持相辅型信息的结构。即，在2T2C单元中，作为读出放大器200的两个差动输入，从已写入相辅型数据的两个存储单元输入相辅信号，并检测数据。因此，2T2C单元内的两个强电介质电容器C100、C100是进行相同次数的写入，强电介质电容器C100的强电介质膜的降低状态变为相同，可以进行稳定工作。
3.2第二强电介质存储器
图15和图16是表示具有MIS晶体管型存储单元的强电介质存储器2000。该强电介质存储器2000具有：在栅极绝缘层13上，直接连接强电介质电容器C100的结构。具体地，在半导体基板10上，形成源极14和漏极16，并且，在栅极绝缘层13上连接有层叠浮栅电极(第一电极)20、涉及本发明的强电介质膜40和栅电极(第二电极)50层叠的强电介质电容器C100。强电介质膜40是利用本实施方式中已经说明的制造方法来形成的强电介质膜。该强电介质存储器2000中，半导体基板11、源极和漏极14、16和栅极绝缘层13相当于上述的基体100。
另外，如图16所示，该强电介质存储器2000的字线WL连接在每一个单元的栅电极50，漏极连接在比特线BL。在该强电介质存储器中，数据写入工作是在所选择单元的字线WL与井(源极)之间施加电场的方法来进行的。另外，读出工作是选择对应于所选择单元的字线WL，通过连接在所选择单元的比特线BL的读出放大器200，检测流过每一个晶体管的电流量来进行。
3.3第三强电介质存储器
图17是模式性地表示第三强电介质存储器的图，图18是放大表示存储单元数组一部分的平面图，图19是沿图17的A-A线剖面图。在平面图中，()内的数字表示低于最上层的下面的层。
如图17所示，该例的强电介质存储器3000包括：存储器单元120单纯矩阵状排列的存储器单元数组100A；和对存储器单元120(强电介质电容器C100)选择性地写入或读出信息用的各种电路、如选择性地控制第一信号电极(第一电极)20用的第一驱动电路150；选择性地控制第二信号电极(第二电极)50用的第二驱动电路152；读出放大器等的信号检测电路(图中未示)。
存储器单元数组100A排列成使行选择用的第一信号电极(字线)20与第二信号电极(比特线)50正交。即，沿着X方向以规定的间隔排列第一信号电极20，沿着垂直于X方向的Y方向以所定的间隔排列第二信号电极50。另外，信号电极也可以和上述相反，也可以第一信号电极为比特线、第二信号电极为字线。
如图18和图19所示，涉及本实施方式的存储器单元数组100A是在绝缘性的基体100上，层叠第一信号电极20、本发明的强电介质膜40和第二信号电极50；由第一信号电极20、适用上述强电介质电容器的制造方法来形成的强电介质膜40和第二信号电极50来构成强电介质电容器120。即，在第一信号电极20与第二信号电极50之间交叉区域中，构成由各自强电介质电容器120所构成的存储单元。
另外，在强电介质膜40和第二信号电极50所组成的层叠体的相互上，形成有电介质层38，以使覆盖基体100和第一信号电极20的露出面。该电介质层38最好是具有小于强电介质膜40的介电常数。在这样的强电介质膜40和第二信号电极50所组成的层叠体的相互之间，介入小于强电介质膜40的介电常数的电介质层38的方法，可以使第一、第二信号电极20、50的杂散电容变小。其结果，更高速进行强电介质存储器3000的写入和读出工作成为可能。
其次，叙述强电介质存储器3000的写入和读出工作的一例。
首先，在读出工作中，对选择单元的电容器施加读出电压「V0」。这同时兼有‘0’的写入工作。此时，利用读出放大器来读出流过被选择的比特线的电流或使比特线变为高阻抗时的电位。并且此时，为了防止读出时的串音，在非选择单元的电容器上，施加所定的电压。
在写入工作中，写入‘1’时，对选择单元的电容器施加电压「-V0」。写入‘0’的工作时，对选择单元的电容器施加该选择单元极化没有反转的电压，保持读出工作时写入的‘0’状态。此时，为了防止写入时的串音，所定的电压施加在非选择电容器上。
如上所述的强电介质存储器具有：含有结晶结构良好的强电介质膜的强电介质电容器。因此，在本实施方式中，可以提供可靠性高的强电介质电容器。
如上，叙述了存贮电容型、MIS晶体管型和单纯矩阵型的强电介质存储器的例子，但是本发明的强电介质存储器不限于这些，可以适用其他型的存储器晶体管。
4.压电元件和喷墨式记录头
下面，说明本实施方式的强电介质膜适用在压电元件时的例子。另外，在本实施方式中，举出适用在喷墨式记录头的压电元件的情形的例子来说明。
由振动板来构成与喷出墨滴的喷嘴孔连通的压力产生室，通过压电元件来变形该振动板，对压力产生室的墨水施加压力而从喷嘴孔喷出墨滴的喷墨式记录头中，实用化的有：利用压电元件的轴方向伸长、收缩的纵向振动模式压电执行元件和利用挠度振动模式的压电执行元件的两种种类。
并且，作为利用挠度振动模式的压电执行元件的喷墨式记录头，众所周知，通过成膜技术在振动板的表面全体上形成均匀的压电体层，通过平板印刷法把该压电体层切断分割为对应于压力产生量的形状，对每一个压力产生室独立形成的压电元件。
图20是大体表示本实施方式的喷墨式记录头的分解立体图，图21A是图20的俯视图，图21B是图21A的剖面图。图22是表示压电元件300截面结构的概略图。如图所示，在本实施方式中，流道形成基板10是由面方位(110)的单晶硅基板所组成，在其一方的面上形成有由预先熟氧化而形成的二氧化硅组成的、厚度1～2μm的弹性膜150。在流道形成基板10上，多个压力产生室112在其宽度方向并列设置。另外，在流道形成基板10的压力产生室112的长度方向外侧的区域里，形成连通部113，通过设在各压力产生室112的墨水供给路114，连通着连通部113和各压力产生室112。另外，连通部113与后面要叙述的封闭基板130的容器部132连通，构成每一个压力产生室112的成为共同的墨水室的容器100的一部分。墨水供给路114形成为窄于压力产生室112的宽度，一定地保持从连通部113流入到压力产生室112的墨水的流路阻力。
另外，在流道形成基板111的开口面一侧上，通过粘接剂或热熔粘接薄膜等而固接有连通相反于每一个压力产生室112的墨水供给路114的端部附近的、穿设喷嘴孔121的喷嘴板122。
另一方面，在这些流道形成基板111的开口面的相反侧上，如上所述，形成厚度例如约为1.0μm的弹性膜150，在该弹性膜150上面，形成厚度例如约为0.4μm的绝缘体膜155。并且，在该绝缘体膜155的上面，在后面要叙述的工序中层叠形成厚度为，例如约0.2μm的下电极膜20、厚度例如约1.0μm的压电体层70、厚度例如约为0.05μm的上电极膜50，而构成压电元件300。在此，压电元件300是指包括下电极膜20、压电体层70和上电极膜50的部分。一般地，把压电元件300的任意一方的电极作为共同电极，对每一个压力产生室112中图案形成另一方的电极和压电体层70。于是，在这里是将由图案形成的任意一方的电极和压电体层70而构成、并通过两个电极施加电压而产生压电形变的部分，叫做压电体能动部。在本实施方式中，下电极膜20作为压电元件300的共同电极，把上电极膜50作为压电元件300的个别电极；但是，根据驱动电路或配线的情况，做成相反的构成，也是无所谓。不管是任何情况下，每一个压力产生室里形成有压电体能动部。另外，在这里，把压电元件300和由于该当压电元件300的驱动而产生变位的振动板加起来叫做压电执行元件。另外，如图22所示，压电体层70对每一个压力产生室112独立设置，并由多层的强电介质膜40(40a～40f)来所构成。
喷墨式记录头构成具备与墨盒连通的墨水流路的、记录头部件的一部分；装载在喷墨式记录装置。图23是表示其喷墨式记录装置一例的概略图。如图23所示，具有喷墨式记录头的记录头部件1A和1B上，可拆卸地安装构成墨水供给机构的墨盒2A和2B；装载该记录头部件1A和1B的输送架3，轴向移动自在地设置在装置主体4上安装的输送架轴5上。该记录头部件1A和1B是喷出如黑墨水组合物或彩色墨水组合物的部件。并且，驱动电动机6的驱动力通过图中未示的多个齿轮和齿形带7传递到输送架3的方法，装载记录头部件1A和1B的输送架3沿着输送架轴5移动。另一方面，在装置主体4上面，沿着输送架轴5设有压板8，由图中未示的供纸轮等来被输送过来的纸等的记录介质的记录板S，就输送到压板8的上面。
另外，作为液体喷射头一例说明了喷出墨水的喷墨式记录头，但是，本发明是利用压电元件的液体喷射头和整个液体喷射装置作为对象的。作为液体喷射头可以举出如：利用在打印机等的图像记录装置的记录头、利用在制造液晶显示板的彩色滤光器用的色彩喷射头、有机EL显示板、FED(面发光显示板)等的利用在电极形成的电极材料喷射头、利用在制造生物芯片的生物体有机物喷射头等。
因为本实施方式的压电元件是在压电体层上利用了上述实施方式的PZTN膜，可以获得如下的效果。
(1)因为提高了压电体层中的共价键性，能够提高压电系数。
(2)因为可以抑制压电体层中的PbO的损失，可以抑制与压电体层的电极界面的不同相位，而容易施加电场，能够提高作为压电元件的效率。
(3)因为可以抑制压电体层的漏泄电流，能够使压电体层薄膜化。
另外，因为本实施方式的液体喷射头和液体喷射装置是利用了上述的压电元件，特别地可以获得如下效果。
(4)因为可以减轻压电体层的疲劳破坏，可以抑制压电体层的变位量的随时间的变化，能够提高可靠性。

Claims (13)

1、一种强电介质材料，其特征在于：在以通式ABO3表示的复合氧化物的原料中含有补偿A部位缺损的A部位补偿成分和补偿B部位缺损的B部位补偿成分；
所述原料含有钛酸锆酸铅；
添加有至少取2价状态的元素和至少取3价状态的元素作为所述A部位补偿成分；
添加有至少取5价状态的元素作为所述B部位补偿成分；
所述取2价状态的元素的添加量是相对所述A部位的构成元素的1摩尔％～30摩尔％；
所述取3价状态的元素的添加量是相对所述A部位的构成元素的1摩尔％～30摩尔％；
所述取5价状态的元素的添加量是相对所述B部位的构成元素的1摩尔％～30摩尔％；
所述取2价状态的添加量、所述取3价状态的添加量、所述取5价状态的添加量的合计是对所述A部位和所述B部位的全部构成元素的5摩尔％～40摩尔％。
2、根据权利要求1所述的强电介质材料，其特征在于：所述A部位补偿成分和所述B部位补偿成分是在构成元素中含有Si或Ge的氧化物，或是在构成元素中含有Si和Ge的氧化物。
3、根据权利要求1或2所述的强电介质材料，其特征在于：作为所述至少取3价状态的元素，添加有镧系元素。
4、一种强电介质膜的制造方法，其特征在于：利用权利要求1至3中的任意一项所述的强电介质材料。
5、根据权利要求4所述的强电介质膜的制造方法，其特征在于包括：利用所述强电介质材料层叠多个原材料体而形成强电介质膜的工序；在形成所述各原材料体时，包括进行该原材料体上形成初期晶核用的热处理工序。
6、根据权利要求5所述的强电介质膜的制造方法，其特征在于：所述热处理是通过快速加热退火法来进行。
7、根据权利要求5或6所述的强电介质膜的制造方法，其特征在于：通过所述强电介质材料膜上进行热处理的结晶化，以形成强电介质膜。
8、一种强电介质电容器的制造方法，是在基体上形成下部电极、强电介质膜和上部电极，其特征在于包括：利用权利要求1-3中的任意一项所述的强电介质材料，以层叠多个原材料体而形成强电介质材料膜的工序；并包括在形成所述各原材料体时，进行该原材料体上形成初期晶核用的热处理工序。
9、根据权利要求8所述的强电介质电容器的制造方法，其特征在于：所述热处理是通过快速加热退火法来进行。
10、根据权利要求8或9所述的强电介质电容器的制造方法，其特征在于：通过所述强电介质材料膜的进行热处理的结晶化的方法来形成强电介质电容器。
11、一种强电介质电容器，其特征在于：根据权利要求8-10中的任意一项所述的强电介质电容器的制造方法来制造的。
12、一种强电介质存储器，其特征在于：包括权利要求11所述的强电介质电容器。
13、一种压电元件，其特征在于：包括权利要求11所述的强电介质电容器。
CNB2004100317944A 2003-03-28 2004-03-25 强电介质材料、其膜、电容器及它们的制法、强电介质存储器 Expired - Fee Related CN100339996C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003091721 2003-03-28
JP2003091721 2003-03-28
JP2003302902 2003-08-27
JP2003302902 2003-08-27
JP2004002123 2004-01-07
JP2004002123A JP4572361B2 (ja) 2003-03-28 2004-01-07 強誘電体膜の製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子

Publications (2)

Publication Number Publication Date
CN1610116A CN1610116A (zh) 2005-04-27
CN100339996C true CN100339996C (zh) 2007-09-26

Family

ID=33493915

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100317944A Expired - Fee Related CN100339996C (zh) 2003-03-28 2004-03-25 强电介质材料、其膜、电容器及它们的制法、强电介质存储器

Country Status (3)

Country Link
US (1) US7187025B2 (zh)
JP (1) JP4572361B2 (zh)
CN (1) CN100339996C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720969B2 (ja) * 2003-03-28 2011-07-13 セイコーエプソン株式会社 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
US7057877B2 (en) * 2003-08-27 2006-06-06 Seiko Epson Corporation Capacitor, method of manufacture thereof and semiconductor device
JP4823895B2 (ja) * 2004-05-28 2011-11-24 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7497962B2 (en) * 2004-08-06 2009-03-03 Canon Kabushiki Kaisha Method of manufacturing liquid discharge head and method of manufacturing substrate for liquid discharge head
US20070132065A1 (en) * 2005-12-08 2007-06-14 Su Jae Lee Paraelectric thin film structure for high frequency tunable device and high frequency tunable device with the same
US20070243882A1 (en) * 2006-04-12 2007-10-18 Qualcomm Incorporated Method and apparatus for locating a wireless local area network associated with a wireless wide area network
EP1973177B8 (en) * 2007-03-22 2015-01-21 FUJIFILM Corporation Ferroelectric film, process for producing the same, ferroelectric device, and liquid discharge device
JP2010214841A (ja) * 2009-03-18 2010-09-30 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びにアクチュエーター装置
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
JP2014088030A (ja) * 2013-12-19 2014-05-15 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びにアクチュエーター装置
US10109350B2 (en) * 2016-07-29 2018-10-23 AP Memory Corp., USA Ferroelectric memory device
JP7009758B2 (ja) * 2017-03-23 2022-01-26 セイコーエプソン株式会社 印刷装置および印刷装置用回路基板
US11101274B2 (en) 2019-12-05 2021-08-24 Micron Technology, Inc. Ferroelectric capacitor, a ferroelectric memory cell, an array of ferroelectric memory cells, and a method of forming a ferroelectric capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571495A (en) * 1994-08-11 1996-11-05 Japan As Represented By Director General Of Agency Of Industrial Science And Technology Dielectric thin film of substituted lead titanate
JPH09148538A (ja) * 1995-11-27 1997-06-06 Mitsubishi Materials Corp （Ｂａ，Ｓｒ）ＴｉＯ３薄膜コンデンサ及びその製造方法
WO2002032809A1 (fr) * 2000-10-17 2002-04-25 Sharp Kabushiki Kaisha Compose oxyde, procede de preparation d'une couche mince d'oxyde et element comprenant ce compose

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06191941A (ja) * 1992-12-25 1994-07-12 Sumitomo Metal Ind Ltd 圧電材料
US5378382A (en) * 1993-12-09 1995-01-03 Mitsubishi Kasei Corporation Piezoelectric ceramic composition for actuator
JPH07267733A (ja) * 1994-03-28 1995-10-17 Daishinku Co 圧電性磁器組成物
EP1039525A4 (en) * 1997-11-10 2002-02-06 Hitachi Ltd DIELECTRIC ELEMENT AND METHOD OF MANUFACTURE
JP2001181034A (ja) * 1999-12-28 2001-07-03 Tdk Corp 圧電セラミック組成物
DE10101188A1 (de) * 2001-01-12 2002-08-01 Bosch Gmbh Robert Piezoelektrisches keramisches Material, Verfahren zu dessen Herstellung und elektrokeramisches Mehrlagenbauteil
JP4720969B2 (ja) * 2003-03-28 2011-07-13 セイコーエプソン株式会社 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571495A (en) * 1994-08-11 1996-11-05 Japan As Represented By Director General Of Agency Of Industrial Science And Technology Dielectric thin film of substituted lead titanate
JPH09148538A (ja) * 1995-11-27 1997-06-06 Mitsubishi Materials Corp （Ｂａ，Ｓｒ）ＴｉＯ３薄膜コンデンサ及びその製造方法
WO2002032809A1 (fr) * 2000-10-17 2002-04-25 Sharp Kabushiki Kaisha Compose oxyde, procede de preparation d'une couche mince d'oxyde et element comprenant ce compose

Also Published As

Publication number Publication date
JP2005097073A (ja) 2005-04-14
US20040245492A1 (en) 2004-12-09
US7187025B2 (en) 2007-03-06
CN1610116A (zh) 2005-04-27
JP4572361B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
CN100339996C (zh) 强电介质材料、其膜、电容器及它们的制法、强电介质存储器
CN1295790C (zh) 强电介体薄膜及其制造方法、强电介体存储器、压电元件
KR100813348B1 (ko) 강유전체 캐패시터, 강유전체 메모리 장치, 압전 소자,압전 액츄에이터, 액체 분사 헤드의 제조 방법
CN1296210C (zh) 压电元件和液体排放记录头的结构、及其制造方法
CN102044628B (zh) 压电材料及压电元件
US8820898B2 (en) Droplet-ejecting head, droplet-ejecting apparatus, and piezoelectric element
CN1645617A (zh) 铁电体膜、铁电存储器、以及压电元件
US7520038B2 (en) Piezoelectric element, method of manufacturing the same, liquid-jet head, method of manufacturing the same, and liquid-jet apparatus
US20040229384A1 (en) Ferroelectric capacitor, method of manufacturing the same, ferroelectric memory, and piezoelectric device
CN101051669A (zh) 驱动装置、液体喷头及液体喷射装置
CN1873926A (zh) 铁电体层的制造方法及电子设备的制造方法
EP2287001B1 (en) Droplet ejecting head, droplet ejecting apparatus, piezoelectric device, and ceramic
CN107949480A (zh) 压电装置、液体喷射头、液体喷射设备及压电装置的制造方法
US7498724B2 (en) Piezoelectric element, liquid-jet head and liquid-jet apparatus
JP2011091234A (ja) 液体噴射ヘッド、液体噴射装置及びアクチュエーター装置
CN100449688C (zh) 强电介质电容器的制造方法
US10173422B2 (en) Liquid ejecting head and liquid ejecting apparatus
US7056750B2 (en) Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
US20100212129A1 (en) Method for manufacturing liquid ejecting head and method for manufacturing actuator device
CN1838444A (zh) 压电元件，液体喷射头和液体喷射设备
CN106994825A (zh) 压电设备以及压电设备的驱动方法
CN100442455C (zh) 前驱体组合物及制造方法、强电介质膜的制造方法及应用
JP2006019513A (ja) 圧電素子の製造方法及び液体噴射ヘッドの製造方法
JP2023114083A (ja) 圧電素子、液滴吐出ヘッド、アクチュエーター、および振動子
JP2006294732A (ja) 誘電体堆積体の製造方法および電気機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070926