CN100344212C - 形成导电轨迹的改进方法及由此制得的印刷电路 - Google Patents

形成导电轨迹的改进方法及由此制得的印刷电路 Download PDF

Info

Publication number
CN100344212C
CN100344212C CNB998083623A CN99808362A CN100344212C CN 100344212 C CN100344212 C CN 100344212C CN B998083623 A CNB998083623 A CN B998083623A CN 99808362 A CN99808362 A CN 99808362A CN 100344212 C CN100344212 C CN 100344212C
Authority
CN
China
Prior art keywords
layer
copper
conductive metal
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB998083623A
Other languages
English (en)
Other versions
CN1308836A (zh
Inventor
D·卡宾
W·A·赫尔里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Oak Mitsui Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oak Mitsui Inc filed Critical Oak Mitsui Inc
Publication of CN1308836A publication Critical patent/CN1308836A/zh
Application granted granted Critical
Publication of CN100344212C publication Critical patent/CN100344212C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

一种使用一铜箔载体在一基板上覆盖一种粗糙导电金属层形成电路线条的方法。将铜箔蚀刻掉，留下包埋在该基板表面中的粗糙导电金属。可以处理该导电金属以去除氧化物层。亦可以在该经处理导电金属层上涂覆一种抗蚀剂以界定细微线条电路图型。然后去除界定该细微线条电路图型的抗蚀剂，露出根据所需电路图型的凹槽。将铜覆盖于该露出导电金属上的凹槽内，去除该残留抗蚀剂以及其下的导电金属，完成细微线条电路图型。

Description

形成导电轨迹的改进方法及由此制得的印刷电路
本发明总地涉及制造印刷电路板的方法以及由此方法制备的印刷电路板。特别是，其涉及一种形成细微电路线条以及具有细微电路线条的印刷电路板的新颖方法。
印刷电路板的代表性制造方法中，将铜箔层压于一种绝缘基板上，最常见的是一种玻璃强化环氧树脂预浸料胚。另外，处理该层压结构，由化学蚀刻选择性去除该铜箔某些部分，将该铜箔层转换成电路图型。图1与图2分别显示在印刷电路板上形成电路线条的常用构图电镀工艺的剖面图与处理步骤。
金属箔通常是由一种包含阳极、阴极、含金属离子的电解质溶液与电压源的电池中的电化学方法产生。在该阳极与阴极间施加电压时，来自该溶液的金属离子会沉积于阴极上而形成该箔。形成期间，该箔与该阴极相邻的表面在此处称为该箔的光滑面。形成该箔期间面对阳极以及该解质溶液的表面在此处称为该箔的不光滑面。
自一铝承载层将薄铜箔覆于基板上，蚀刻掉该铝形成一种包镀铜的基板。使用铝作为承载层的缺点是需要高度腐蚀性的蚀刻剂以蚀刻掉该铝。此外，蚀刻该铝承载层之后，需要一个去污步骤。希望避免防止已溶解的铝污染该蚀刻剂的该去污步骤与其他处理步骤。
如图1所示，涂覆一种保护抗蚀层，并于蚀刻之前使之固化，如此可将一种蚀刻剂涂覆于该铜箔上，产生所需电路图型。以理想状况而言，该蚀刻剂可能以此方式去除未经保护的铜箔，留下具有垂直侧面的电路线条。
不过，图1与图2所示该方法的缺点是该蚀刻剂事实上无法产生电路线条的垂直侧面。反之，该蚀刻剂可能因钻蚀该抗蚀剂而蚀刻过多该电路线条上的铜，留下稍微梯形的电路线条。结果，该电路线条最小宽度受到对此不均匀蚀刻作用宽容度需求的限制。
于美国专利第5,437,914号(该“′914专利”)中讨论此问题，而且其指示出该经蚀刻电路线条的形状受到铜箔颗粒结构影响。根据′914专利，处理该铜箔舟闪亮或是光滑面，然后使该闪亮或是光滑面向下将该铜箔层压于该基板(此与常规方法相反)可以获得经改良的蚀刻精确性。如图1所示，常规方法有关使铜箔无泽完工面与该基板相邻将该铜箔层压于该基板上。′914专利中由该铜箔获得的改良蚀刻因素显示出该电路线条侧面更接近垂直。
改良电路线条精确性的其他途径是使用较薄铜箔，因为其可以迅速蚀刻而较无钻蚀作用。不过，此种箔不易处理。因此，已提出在承载板上沉积铜薄层，该箔层压于基板后可以移开该箔。于美国专利第3,998,601号中发现实例之一，其中将2-12微米的铜层沉积于常规厚度的铜箔(即35-70微米)上，并使用一隔离层分离该较厚箔。将该复合箔层压于基板之后，机械性除去该承载铜箔，留下可以加工成电子电路的2-12微米薄箔。此途径缺点之一是在除去该承载箔时，此种制程可能会去除该薄箔的一部分。
其他已知制造细微电路线条的替代方法示于Whewell等人提出的美国专利第5,017,271号。根据Whewell等人的技术，将一层第一金属(诸如铬或镍)沉积于铜箔未经处理的不光滑面上，制得一种复合物。然后将该复合物层压于一承载层，该铬层夹在铜箔与该承载层之间。其次，去除所有铜箔，并于露出的铬层上涂覆一种抗蚀剂。然后对该抗蚀剂上掩模、照射并显影，去除残留抗蚀剂与下层铬层，制得一种完工细微电路线条。美国专利第5,017,271号的内容以提及的方式并入本文中。
如对照实例所示，Whewell等人所示技术的缺点是该铬/铜复合物无法充分粘附于该承载层。该承载层上复合物的剥离强度必须超过6磅/英吋。Whewell等人所示技术的另一缺点是该沉积铜层无法充分粘附于露出的铬层。该沉积铜层必须粘附于该铬层，否则抗蚀剂自该铬层剥离。
因此需要一种形成导电轨迹的改良方法以及由此制得的印刷电路。
根据本发明第一方面，提出一种具有细微电路线条的印刷电路。将一种导电金属、数种金属以及合金的粗糙薄层覆于一种非导电性基板上形成该印刷电路。先将导电金属、数种金属以及合金覆于经处理铜箔的板上，然后将该铜箔覆于该基板上，使薄导电金属层位于该铜与基板之间。在处理该层压板期间，蚀刻掉该铜箔，该基板上留下导电金属的粗糙薄层。可以自导电金属薄层去除任何存在的氧化物层并露出导电金属。
根据本发明第二方面，提出一种在非导电性基板上形成细微电路线条的方法。该方法包括以将铜层覆在以一种经固化抗蚀剂界定的区域中的薄导电层上。优选地在对该薄导电层进行调整步骤之后将该铜层覆在该薄导电层上。该调整步骤可能包括自该薄导电层去除一种氧化物层。可以使用一种箔载体将该薄导电层施加在该基板上。若处理该箔以加强其与该基板的粘附力，可在此种处理之前或之后将该薄导电层覆于该箔上。
然后覆盖一抗蚀剂层，构图并固化之。可以去除该未经固化的抗蚀剂，如此在欲形成电路线条的基板表面上界定曝露区或是“沟槽”。因为该导电层现已露出，可以选择性地在该曝露区形成电路线条。最后，可能去除该经固化的抗蚀剂，留下完工电路。
本领域技术人员明白可以用任何常规方法将该铜与导电金属覆盖于相应的表面，这些方法包括但不受限于电镀、电解沉积、化学气相沉积、无电沉积、溅射、扩散粘合或是焊接。
图1显示在印刷电路板上形成电路线条的常规方法各步骤的基板剖面图。
图2是图1所示常规方法的流程图。
图3显示本发明优选具体实施例中各步骤中基板的剖面图。
图4是本发明优选具体实例的流程图。
图5A与5B分别显示以常规铜箔以及本发明优选具体实例形成的镀敷通孔。
图6A与图6B分别显示与这些优选具体实例相比较的常规电路线条剖面图。
图7A与7B分别为根据本发明优选具体实例制得的第一样本的箔与层压板剖面图。
图8A与8B分别为根据本发明其他优选具体实例制得的第二样本的箔与层压板剖面图。
图9A是图8A所示箔不光滑面的SEM照片。
图9B是根据习知技术制得的箔不光滑面的SEM照片。
使用习知技术可以将金属电沉积于铜箔上。例如，美国专利第5,437,914号(其内容以提及的方式并入本文中)中，在一铜箔闪亮(即，光滑)面形成结节沉积物以粗糙化该箔，并于随后覆盖于一绝缘基板上时改良其粘合性。其他途径揭示于美国专利第5,482,784号(其内容以提及的方式并入本文中)，其显示对铜箔两面进行处理。通常，这些处理增加了该箔经处理面的表面积。
此外，已知在印刷电路板表面产生电阻器的技术。技术之一一开始是将在该铜箔表面电沉积一层镍磷，然后将其层压于一绝缘基板。该镍磷与常规导电层作用不同，藉由选择性蚀刻该电路设计所需电阻器处之覆盖铜材料使该镍磷层露出。以常规蚀刻工艺将残留铜层转换成导电性电路线条。此种技术描述于美国专利第4,808,967号，其是以提及的方式并入本文中。
根据本发明优选具体实施例，提出一种与常规电路板制造方法对照的添加方法，其中选择蚀刻掉铜形成该电路线条。如前文解释，化学蚀刻具有固有限制，当电路线条变得更窄而且其间距更小时(即，形成细微电路线条)，这些限制变得特别麻烦。相反地，优选具体实施例方法将该电路线条直接沉积于使用蚀刻剂与抗蚀剂产生的预定空间，其留下可以藉由电沉积铜装填的开放性沟槽。
虽然该电路轨迹由铜形成为佳，不过另外可以使用其他金属，诸如金，因为这些轨迹是选择性添加形成，例如将铜添加于预定空间，此优选佳具实例称为一种“添加”方法。此处所述的方法可使用平面电镀或是图型电镀技术。
一般而言，电沉积铜无法与基板材料良好粘合。不过，其他优选具体实例利用去除覆盖铜箔后残留在该基板表面的薄导电层。特别是，使用该薄导电层作为基础，在该基板上电沉积呈抗蚀剂所界定图型的细微电路线条，于该薄导电层曝露部分电沉积铜之前，优选地如下文详述对该薄导电层施加一种调整处理以改良该电沉积铜对于该薄导电层的粘合性。此外，如下述，以一经处理表面形成该薄导电层以改良材料粘附于其上的能力。
图3与图4所示的优选具体实施例步骤说明当覆盖印刷电路板最外层时，优选具体实例处理期间层压板剖面图以及处理步骤。用于制造多层电路板的外层电路时，该方法特别有利，但是其亦可用于内层，包括包埋穿孔等，或是一面或是双面电路板。这些其他应用亦可使用相同方法。
第一步骤中，铜箔通过一种导电金属、多种金属或金属(此处可替换称为“导电金属”)的可溶性化合物池，并于该箔一侧表面电沉积该导电金属至厚约0.05至5微米。该电沉积方法的条件是电铸与电镀的一般工业用条件。
该导电金属可沉积在该箔无泽或是光滑面。不过，根据优选具体实例之一，于处理该光滑面以改良其对基板粘附性之前或之后将该导电金属沉积于该箔之光滑面。下文详述此种处理。根据其他优选具体实例，使用0.05于5微米范围的子集。尤其是，就此处理所述细微电路线条应用而言，电沉积层厚度在0.1至1微米为佳。
如上述，覆盖该薄导电层之前或之后，可以处理该金属箔以改良其对于该绝缘基板的粘合性。该优选处理是在一原料箔的光滑面或是不光滑面形成结节沉积物。下文描述一种优选方法，其中于覆盖薄导电金属前以结节沉积物处理一铜箔的光滑面。该薄导电金属可为锡、镍、锡-锌、锌-镍、锡-铜与其他金属，其先决条件是这些金属对于后续步骤中用以去除铜的蚀刻剂具有抗蚀性。优选的电金属是镍。此外，该填料箔上所形成的结节优选地小于约3微米。该优选具体实例优点之一是在该薄导电金属具有铜箔经处理的面的表面加工。
次一步骤中，使用常规技术将具有该薄导电金属层的铜箔载体层压于一绝缘基板，诸如常用的玻璃环氧树脂。该薄导电金属位于该基板旁。使用导电金属箔与一基板形成层压板的常规技术示于例如美国专利第5,017,271号与第3,98,601号，其内容以提及的方式并入本文中。
次一步骤是蚀刻该铜箔，留下包括于该基板表面之薄导电金属。就此目的而言，由可以去除铜但是不会明显去除该薄导电金属、数种金属或是合金的蚀刻剂选择该蚀刻剂。就该薄导电金属是镍的情况而言，这些蚀刻剂的实例包括含氨或是碱性蚀刻剂。
蚀刻铜之后，留下该导电金属与该基板的导电性层的层压板。若于该薄导电压金属覆盖于该铜箔之前该铜箔受到结节处理，该层压上的薄导电金属表面加工通常会符合该经处理铜箔的表面加工。必须注意，因为对该箔施加处理之故，该层压板上的薄导电金属显示逆结节处理。
优选具体实例的优点是该经蚀刻的铜可回收，而且避免受到经溶解的铝的污染，若前述方法中以铝代替铜可能会产生此种污染。特别是，不使用铝所需要的高度腐蚀性蚀刻剂即可蚀刻该铜箔。此外，可以完全避免蚀刻铝承载层后所需的后续去污步骤。
蚀刻该铜载体之后，可以穿过该薄导电金属层与该基板钻孔。因为钻孔作用会产生碎屑以及可能涂擦的树脂，于钻孔后清洁该导电性层的层压板。清洁作用通常包括去涂擦作用，其包括浸于一种过镁酸盐溶液，然后冲洗之。
虽然以一种含氨或碱性蚀刻剂蚀刻该铜箔以及钻孔之后进行一种调整步骤为佳，但是该调整步骤可于覆盖、成像以及固化一抗蚀剂层后进行。若该薄导电层是例如镍，而且其曝露于空气中，该薄导电层上可能形成一种其他物薄膜。此外，于钻孔后对该导电层压板进行清洁处理可能会导致进一步氧化。此氧化物累积可能会对于后续覆盖导电轨迹的粘合性造成负面影响。藉由调整该镍表面可以去除该氧化层，如此改良该铜对于镍层的粘合能力。
优选调整步骤是阴极化方法，其可如下进行。于去离子水中清洗该包镀基板与经固化抗蚀剂之后，将该整流器的负端连接于该薄导电层。该薄导电层变成此阴极化步骤的阴极。将该整流器的正端连接于具有10％硫酸溶液池的形态稳定阳极。形态稳定阳极是由不会溶解于该溶液中的任何材料形成。
除了10％硫酸溶液外，该溶液可为可以承载电流但是不会沉积金属的其他任何盐溶液。
于阴极化步骤期间，该阴极放出氢并去除该薄导电层表面的氧化物层。虽然时间视氧化物累积数量而定，但是该基板与薄导电层可以40A/平方英吋(“asf”)阴极化10秒。
可以使用其他调整步骤。例如，可于浓缩氢氯酸中浸渍或是清洗该曝露薄导电层，以自该薄导电层表面去除氧化物。
阴极化之后，若有任何孔，可使用无电电镀技术镀上例如铜以活化这些孔。该无电铜沉积作用于该阴极化步骤后即进行为佳。避免该薄导电层上再产生该氧化物层。
图5A显示以常规铜箔形成的经镀敷的通孔。在该铜箔上形成一镀铜层，并穿过该基板材料中之孔。
相对地，图5B显示以本发明优选具体实例形成的经镀敷的通孔。在该薄导电层是由镍形成的情况中，该层与该基板相邻。先以无电铜镀该孔，然后电沉积铜层，如图3与4的方法所示。虽然该图5A所示经镀敷通孔上下两面的铜累积比该通孔中厚，不过图5B所示的基板与经底敷通孔铜厚度较均匀。
再次参考图3与4，然后覆盖抗蚀剂层，根据该细微电路线条所需图型成像并固化。特别是，去除该抗蚀剂的未固化部分，如此界定该基板表面的曝露区或是“沟槽”。以经固化抗蚀剂形成该沟槽侧面，该沟槽底部是薄导电金属层(若该基板中有孔的话，其还有无电铜)。这些沟槽将会使后续沉积的铜形成或是成型为细的电路线条。这些抗蚀剂材料可为液态或是薄膜抗蚀剂。
蚀刻该铜箔之后，去除该氧化物层，覆盖该无电铜，并覆盖该抗蚀剂，固化并选择性去除之，曝露出已可用以制图经镀敷铜的薄导电金属层。使用常规制程电沉积该经镀敷铜为佳，诸如通常以将铜镀于多层电路板的制版工艺。例如，可于硫酸中以25asf镀具有该抗蚀剂沟槽的层压板。当包埋于该基板表面的金属薄层具有充分导电性时亦可进行此作用。可以累积至所需的铜厚度，最高达界定该沟槽形状的高度。可以使用常规电沉积条件。若使用极薄铜电路线条，可以较低电流密度开始电镀，然后当该铜层累积时提高。
阅读此详细描述时，熟知本技术领域的技术人员明白经固化抗蚀剂可以更精确界定该电路线条，以及填满该沟槽的铜比蚀刻掉曝露区的铜所形成的电路线条更接近理想长方形。此意指因为其形状不由蚀刻处理决定，所以可以制得更细微的电路线条。结果，不仅可达4密耳(100微米)，此处所述方法可以将线宽与间隙降于约1密耳(25微米)。
至此，已形成电路线条。剩下的是以常规方法去除残留抗蚀剂，然后使用蚀刻剂去除该固化抗蚀剂被去除后露出的薄导电金属层。可以使用盐酸或是过氧化硫酸去除该薄导电金属层与无电铜层。优选蚀刻剂是醯基氯化铜。
图3显示图4方法中各步骤的基板剖面图。如上述以及图3所示，该调整步骤可以在该抗蚀剂覆盖、成像及固化作用之前或之后。
必须注意本发明特定步骤(例如图3与4所示者)可以任何可行的顺序进行。特别是，将导电金属覆盖于该层压板之后，可以对操作者而言方便之任何顺序进行该步骤。例如，该调整步骤可于该抗蚀剂成像与固化之后而非之前进行。此外，虽然上述有关一种制图电镀技术，但是该优选具体实例亦可与一种平面电镀方法并用。
虽然该优选具体实施例大致适于制造导电性层压板，不过其对于制造多层电路板的外层特别有价值。
常规制程示于图2的流程图与图1的剖面图中。将铜箔与一预浸料胚的中间层层压于该内电路层，但是不将其蚀刻掉。使用无电电镀在该箔上与连接这些层的孔中沉积铜。然后，覆盖一种抗蚀剂，并电沉积该铜电路。此时，必须藉由蚀刻去除过多铜箔。不过，必须电沉积一种抗蚀金属(诸如锡)保护该电路线条与该经镀敷孔。然后，可以去除该抗蚀剂，并蚀刻该曝露铜箔。可以明了此步骤亦使未以锡保护的电路侧面没受到侵袭。相对地，本具体实例中，围为仅需去除该薄导电层，其可以极迅速完成之，不需要覆盖锡。重要的是，可以避免覆盖与去除该锡层所需的沉积溶液的实质成本。
图6A显示以常规蚀刻方法在多层电路板外层形成电路线条的剖面图，将其与使用本发明方法且显示大致为长方形线条的图6B相较。因为形成该电路线条后需要蚀刻掉铜箔(以锡涂层保护其顶部)，该先前技术领域的电路线条受到严重钻蚀。
本发明方法可以更精确制造电路线条，因此电路设计者不必补偿蚀刻该电路线条的固有不精确性。此意指所形成电路可以更小而且更致密。该方法使用与制造电路板类似的技术。事实上，预期采用本发明方法时可以简化该制造方法。
如上述，该优选具体实例的其他优点是经改良粘合性。根据一般工业规定，室温下1/2盎司铜箔的最小剥离强度必须为6.0磅/英吋。军用标准MIL-S-13949/4d规定轮廓线(＜400微米)的箔于热应力、高温以及曝露于处理溶液后的最小剥离强度为4磅/英吋。
实施例
根据该优选具体实例形成的铜箔样本符合并超过这些需求。如下文所述制备该样本。对于一薄铜箔的光滑面进行粘合处理形成第一样本。该粘合处理在该箔的光滑面产生的结节沉积物。然后将镍沉积于该铜箔的经处理的光滑面。以最大的峰至凹陷处距离表示，粘合处理后该箔光滑面的粗糙度约为70至2000微英吋。第二样本上，将镍沉积于一铜箔不光滑面，其已经处理以产生一种沉积于该不光滑面的结节。粘合处理后，该箔不光滑面的粗糙度约少于350微英吋。已尝试应用美国专利第5,017,271号的技术，将镍沉积在一铜箔不光滑面形成第三样本。沉积在三个样本上的镍厚度为0.5微米。然后将箔层压于预浸料胚基板，使镍表面与该基板相邻。
下表1与表2分别提供样本1与2的电镀槽与进行条件。槽1-该镀铜槽-中在该铜箔上形成结节沉积物。第二槽中，镍沉积于经处理的铜箔上。该镀镍溶液包括375克/升的Ni(SO3NH2)2、8克/升的NiCl26H2O以及35克/升的H2BO3。使用H2NSO3H将该镀镍溶液的pH值调整至4。
                                  表1
                 实施例#1-处理光滑面   电流密度(ASF)
  镀铜槽1   Cu(克/升)   酸(克/升)  温度(F)   pH值   时间
  13.5   119  80   185   10秒
  镀镍槽   Ni(克.升)   Cl(克/升)  温度(F)   pH值   时间
  88   7.0  130   4   110   11秒
  铬酸盐浸液   Cr(克/升)  温度(F)   pH值   时间
  0.5  85   12.5   20   4秒
                                     表2
                 实施例#2-处理不光滑面   电流密度(SAF)
  镀铜槽1   Cu(克/升)   酸(克/升)  温度(F)   pH值   时间
  13.5   119  80   165   10秒
  镀镍槽2   Ni(克/升)   Cl(克/升)  温度(F)   pH值   时间
  88   7.0  130   4   110   11秒
  铬酸盐浸液   Cr(克/升)  温度(F)   pH值   时间
  0.5  85   12.5   20   4秒
在表1与2的相同条件下，使第三样本通过该镀镍槽以及铬酸盐浸液，但是不通过该镀铜槽。
在该样本上进行数个试验。这些试验包括条件A剥离、条件B剥离、沸腾、高温以及再镀粘合性。和条件A的剥离强度是在室温下测量的剥离强度。条件B的剥离强度是浮于550焊锡十秒之后测量的剥离强度。沸腾剥离强度是于水中剥离两小时之后测量。高温剥离强度是将样本浸于125℃热油之后测量。
其结果如下：
                            表3
                     剥离强度
  条件A磅/英吋   条件B磅/英吋   沸腾磅/英吋   高温磅/英吋
  样本#1   6.5   6.3   6.2   N/A
  样本#2   7.6   7.3   7.3   6.0
  样本#3   3.2   3.5   3.8   3.7
亦于再镀后试验这些样本。再镀作用意指自该导电层去除铜箔后自一种盐溶液将铜电沉积于该层压板。如上述于藉由阴极化再镀之前调整样本1与2。样本#3情况下，于再镀之前不调整该导电表面。就三个样本而言，用于再镀的铜溶液浓度是48克/升铜以及62克/升酸。该溶液温度是120下，电流密度/时间为1小时25asf。该再镀步骤是欲模仿于经蚀刻层压板上的电路累积。蚀刻掉三个样本上的铜箔，然后阴极化样本1与2中的镍，以铜再镀镍表面以模仿电路累积，以测量再镀粘合性。
                     表4
               剥离强度
  条件A磅/英吋   条件B磅/英吋   沸腾磅/英吋
  样本#1   6.4   N/A   N/A
  样本#2   10.4   10.3   9.1
  样本#3   0.0   0.0   0.0
如上所述，样本1与2在剥离强度与再镀粘合性方面的性能优于习知箔类。样本1与2在热老化试验中亦显示出优选性能，该试验中于350炉中加热该样本数日。
图7A是用以制造样本1的经处理箔的剖面图。图7A中，该不光滑面朝向该图形与该光滑面定向，而该结节处理是朝向该图形底部定向。镍的薄导电层位于该箔的光滑面。
图7B是使用图7A所示箔制得的导电性层压板剖面图。图7B中，已蚀刻该铜以曝露出该层压板表面上的镍层。值得注意的是，图7B所示的镍层表面加工通常与图7A所示的箔光滑面的表面加工配合。
图8A与8B分别为处理箔与导电性层压板，其用以制造样本。如上述，样本2是处理箔的不光滑面并使其与该基板相邻形成。
图9A是该经处理箔(包括该薄导电金属层)的不光滑面的SEM照片，其是用以制造样本2，而且示于图7B的剖面图上。相对地，图9B是该未经处理箔(包括该薄导电金属层)的不光滑面的SEM照片，其是用以制造样本3。图9A与9B中，已将该薄导电金属层(于这些样本中其是由镍形成)覆盖于该箔的不光滑面。图9A中箔的表面积明显增加。
上述结果说明，样本1与2的剥离强度与再镀粘合性方面性能优于样本3。样本3显示出的剥离强度差，以及可忽视的再镀粘合性。此外，样本1与2符合而且超过剥离强度与再镀粘合性的工业规定，然而样本3不符合该工业规定。一般认为使用原有的剥离强度低于工业标准环氧化合物的高级材料时会扩大这些失败。
就细微电路线条应用而言，样本1优于样本2。尤其是，一般认为至少一部分归因于其表面过于粗糙之故，样本2显示出箔材料可能残留在该导电性层压板表面所形成的洞中。难以自结节处理而在该镍层中形成的洞完全蚀刻该铜。图7B至8B的比较显示样本1镍层中的洞(如图7B所示)比图8B所示的样本2镍层中的洞较小，而且对于表面更开放。一般认为此差异至少部分是样本1表面粗糙度更适当之故。该铜层的不完全蚀刻可能导致细微电路线条短之故，该铜层的不完全蚀刻可能导致细微电路线条短之故，所以存在问题。
前述详细叙述是用以说明而非限制，而且本发明范围由下列权利要求所界定，包括其任何等同物。

Claims (21)

1.一种制备导电性层压板的方法，包括下列步骤：
处理一具有一光滑面和一不光滑面的铜箔以增加该铜箔一面的表面积；
在该铜箔的经处理的面形成一薄导电金属层，其中该薄导电金属层由一种铜以外的金属制成；
将该具有薄导电金属层的铜箔层压于一基板上，其中该薄导电金属层位于该铜箔与该基板之间；以及
自该层压板用刻蚀剂去除铜箔，由此制造该导电性层压板；
其中，在刻蚀步骤中，该薄导电金属层对用来去除金属箔的刻蚀剂起抗蚀作用。
2.根据权利要求1的方法，其中该导电性层压板的导电金属层具有与该铜箔经处理的面相匹配的表面加工。
3.根据权利要求2的方法，其中导电金属层的表面加工特征为粗糙度小于350微米。
4.根据权利要求1的方法，其中该铜箔经处理的面是该铜箔的光滑面。
5.根据权利要求4的方法，其中该处理步骤包括使该铜箔粗糙。
6.根据权利要求1的方法，其中该处理步骤包括在该铜箔的被增加表面积的所述一面上沉积铜节结。
7.根据权利要求1的方法，其中该节结的尺寸约小于3微米。
8.根据权利要求1的方法，其另外包括下列步骤：
在该薄导电金属层上覆盖并构图一抗蚀剂层；
固化一部分抗蚀剂，由此形成该抗蚀剂之未固化部分；
去除该抗蚀剂的未固化部分，形成具有曝露导电金属的沟槽；以及
将铜覆盖于该曝露的导电金属层上以制造电路线条。
9.根据权利要求8的方法，在将铜覆盖于该曝露的导电金属层步骤之前，另外包括一个调整该层压板的步骤，以从曝露的导电金属层去除氧化物层。
10.根据权利要求9的方法，其中该调整步骤包括阴极化该导电金属层。
11.根据权利要求1的方法，其另外包括将一铜层电沉积于该导电金属层上。
12.根据权利要求11的方法，其中该电沉积步骤包括将该铜层沉积于该导电金属层的预定区内。
13.一种在基板上形成电路线条的方法，包括下列步骤：
(a)将一层导电金属覆盖在一片箔片上，该导电金属由一种铜以外的金属制成；
(b)将含该片箔片的导电金属层压于该基板；
(c)自(b)制得的层压板蚀刻掉该箔，留下包埋于该基板表面的导电金属，在所述刻蚀步骤中，该导电金属对用来去除该箔的刻蚀剂起抗蚀作用；
(d)调整该层压板以去除该曝露导电金属上的氧化物层；
(e)在该层压板上覆盖一种光致抗蚀剂、成像以及固化其中一部分，由此形成该抗蚀剂的未固化部分；
(f)去除该(e)的光致抗蚀剂的未固化部分，留下具有曝露导电金属的沟槽；以及
(g)将第二种金属覆盖于(f)的曝露导电金属上，以制造电路线条。
14.根据权利要求13的方法，另外包括去除(e)的固化抗蚀剂以露出该导电金属并蚀刻掉该曝露导电金属的步骤，由此在该基板上制造一种电路。
15.根据权利要求13的方法，其中该调整步骤包括对于该曝露导电金属进行阴极化处理。
16.根据权利要求15的方法，其中该阴极化处理包括下列步骤：
连接一整流器的负端与该导电金属；
连接该整流器的正端与一个形状稳定的阳极；以及
将该基板与导电金属浸于一种10％硫酸溶液中。
17.一种导电层压板，包括
一非导电性基板层；
一铜层；以及
与该铜层以及该基板层二者接触的薄导电金属层，其中介于该薄导电金属层与该基板之间的粘合剥离强度至少为6磅/英寸，其中，该薄导电金属层由一种铜以外的金属制成。
18.一种导电性层压板，包括
一非导电性基板；
导电电路轨迹；以及
与该导电电路轨迹以及该基板二者接触的薄导电金属层，其中介于该导电电路轨迹与该薄导电金属层之间的粘合剥离强度至少为6磅/英寸，其中，该薄导电金属层由一种铜以外的金属制成。
19.一种导电层压板，包括
一基板；以及
粘合于该基板的薄导电金属层，其中该薄导电金属层由镍形成，其表面加工具有多个尖峰以及凹陷，其中尖峰至凹陷最大距离为70-200微英寸，其中，该薄导电金属层由一种铜以外的金属制成。
20.根据权利要求19的导电性层压板，其中该薄导电金属层的表面显示一种逆结节处理。
21.根据权利要求1的方法，其中，该薄导电金属层由一种选自以下组别中的金属构成，该组别包括：锡、镍、锡锌、锌镍。
CNB998083623A 1998-07-09 1999-07-09 形成导电轨迹的改进方法及由此制得的印刷电路 Expired - Lifetime CN100344212C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/113,043 US6117300A (en) 1996-05-01 1998-07-09 Method for forming conductive traces and printed circuits made thereby
US09/113043 1998-07-09

Publications (2)

Publication Number Publication Date
CN1308836A CN1308836A (zh) 2001-08-15
CN100344212C true CN100344212C (zh) 2007-10-17

Family

ID=22347304

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998083623A Expired - Lifetime CN100344212C (zh) 1998-07-09 1999-07-09 形成导电轨迹的改进方法及由此制得的印刷电路

Country Status (10)

Country Link
US (1) US6117300A (zh)
EP (1) EP1099361B1 (zh)
JP (1) JP4959052B2 (zh)
KR (1) KR100599139B1 (zh)
CN (1) CN100344212C (zh)
AT (1) ATE355726T1 (zh)
CA (1) CA2336918C (zh)
DE (1) DE69935333T2 (zh)
TW (1) TW480902B (zh)
WO (1) WO2000003568A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884944B1 (en) 1998-01-14 2005-04-26 Mitsui Mining & Smelting Co., Ltd. Multi-layer printed wiring boards having blind vias
JP2003526196A (ja) * 1998-07-31 2003-09-02 オーク‐ミツイ、インコーポレーテッド プリント回路基板に集積レジスタを製造するための組成物および方法
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
US6426290B1 (en) * 2000-08-18 2002-07-30 Advanced Micro Devices, Inc. Electroplating both sides of a workpiece
US6447929B1 (en) * 2000-08-29 2002-09-10 Gould Electronics Inc. Thin copper on usable carrier and method of forming same
CN1299546C (zh) * 2000-10-26 2007-02-07 奥克一三井有限公司 在印刷电路板制造中利用对铜箔的金属化处理来产生细线条并替代氧化过程
US6763575B2 (en) * 2001-06-11 2004-07-20 Oak-Mitsui Inc. Printed circuit boards having integrated inductor cores
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
US6610417B2 (en) 2001-10-04 2003-08-26 Oak-Mitsui, Inc. Nickel coated copper as electrodes for embedded passive devices
US6770976B2 (en) 2002-02-13 2004-08-03 Nikko Materials Usa, Inc. Process for manufacturing copper foil on a metal carrier substrate
US7972472B2 (en) * 2002-04-24 2011-07-05 Sipix Imaging, Inc. Process for forming a patterned thin film structure for in-mold decoration
TWI268813B (en) * 2002-04-24 2006-12-21 Sipix Imaging Inc Process for forming a patterned thin film conductive structure on a substrate
US7156945B2 (en) * 2002-04-24 2007-01-02 Sipix Imaging, Inc. Process for forming a patterned thin film structure for in-mold decoration
US7261920B2 (en) * 2002-04-24 2007-08-28 Sipix Imaging, Inc. Process for forming a patterned thin film structure on a substrate
US8002948B2 (en) * 2002-04-24 2011-08-23 Sipix Imaging, Inc. Process for forming a patterned thin film structure on a substrate
US7767126B2 (en) * 2005-08-22 2010-08-03 Sipix Imaging, Inc. Embossing assembly and methods of preparation
KR101232137B1 (ko) 2005-11-21 2013-02-12 엘지디스플레이 주식회사 인쇄판, 인쇄판의 제조방법 및 그를 이용한 액정표시소자제조방법
JP5638952B2 (ja) * 2008-07-22 2014-12-10 古河電気工業株式会社 表面処理銅箔及び銅張積層板
US9017540B2 (en) * 2010-06-17 2015-04-28 Viasystems Technologies Corp. L.L.C. Systems and methods for reducing overhang on electroplated surfaces of printed circuit boards
KR102038137B1 (ko) 2012-12-21 2019-10-30 주식회사 넥스플렉스 다층 연성금속박 적층체 및 이의 제조방법
US9707738B1 (en) 2016-01-14 2017-07-18 Chang Chun Petrochemical Co., Ltd. Copper foil and methods of use

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0398721A2 (en) * 1989-05-17 1990-11-22 Fukuda Kinzoku Hakufun Kogyo Kabushiki Kaisha Thin copper foil for printed wiring board and method of manufacturing same
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
WO1997041713A1 (en) * 1996-05-01 1997-11-06 Alliedsignal Inc. New method of forming fine circuit lines

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE503299A (zh) * 1949-10-29
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US3857681A (en) * 1971-08-03 1974-12-31 Yates Industries Copper foil treatment and products produced therefrom
US3998601A (en) * 1973-12-03 1976-12-21 Yates Industries, Inc. Thin foil
US3984598A (en) * 1974-02-08 1976-10-05 Universal Oil Products Company Metal-clad laminates
US3981691A (en) * 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers
JPS5856758B2 (ja) * 1975-12-17 1983-12-16 ミツイアナコンダドウハク カブシキガイシヤ ドウハクヒヨウメンシヨリホウホウ
US4088544A (en) * 1976-04-19 1978-05-09 Hutkin Irving J Composite and method for making thin copper foil
US4049431A (en) * 1976-09-30 1977-09-20 The United States Of America As Represented By The United States Energy Research And Development Administration High strength ferritic alloy
US4082620A (en) * 1977-04-29 1978-04-04 Bell Telephone Laboratories, Incorporated Process for chromating metallic surfaces
US4357395A (en) * 1980-08-22 1982-11-02 General Electric Company Transfer lamination of vapor deposited foils, method and product
US4808967A (en) * 1985-05-29 1989-02-28 Ohmega Electronics Circuit board material
US4863808A (en) * 1985-09-13 1989-09-05 Gould Inc. Copper-chromium-polyimide composite
DE3576900D1 (de) * 1985-12-30 1990-05-03 Ibm Deutschland Verfahren zum herstellen von gedruckten schaltungen.
JPS62173748A (ja) * 1986-01-27 1987-07-30 Hitachi Cable Ltd 半導体用リ−ドフレ−ムの製造方法
JPS648694A (en) * 1987-06-30 1989-01-12 Hitachi Chemical Co Ltd Manufacture of insulating substrate with thin nickel layer
JP2550081B2 (ja) * 1987-07-08 1996-10-30 株式会社日立製作所 回路形成法
JPH01124286A (ja) * 1987-11-09 1989-05-17 Hitachi Chem Co Ltd プリント配線板の製造法
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
US5017271A (en) * 1990-08-24 1991-05-21 Gould Inc. Method for printed circuit board pattern making using selectively etchable metal layers
TW230290B (zh) * 1991-11-15 1994-09-11 Nikko Guruder Foreer Kk
JPH0787270B2 (ja) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
US5242562A (en) * 1992-05-27 1993-09-07 Gould Inc. Method and apparatus for forming printed circuits
US5685970A (en) * 1992-07-01 1997-11-11 Gould Electronics Inc. Method and apparatus for sequentially metalized polymeric films and products made thereby
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
US5482784A (en) * 1993-12-24 1996-01-09 Mitsui Mining And Smelting Co., Ltd. Printed circuit inner-layer copper foil and process for producing the same
JP3476264B2 (ja) * 1993-12-24 2003-12-10 三井金属鉱業株式会社 プリント回路内層用銅箔およびその製造方法
JP3276765B2 (ja) * 1994-02-16 2002-04-22 清川メッキ工業株式会社 チップ固定抵抗器の電極端子形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0398721A2 (en) * 1989-05-17 1990-11-22 Fukuda Kinzoku Hakufun Kogyo Kabushiki Kaisha Thin copper foil for printed wiring board and method of manufacturing same
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
WO1997041713A1 (en) * 1996-05-01 1997-11-06 Alliedsignal Inc. New method of forming fine circuit lines

Also Published As

Publication number Publication date
CN1308836A (zh) 2001-08-15
KR20010079509A (ko) 2001-08-22
KR100599139B1 (ko) 2006-07-12
ATE355726T1 (de) 2006-03-15
WO2000003568A1 (en) 2000-01-20
TW480902B (en) 2002-03-21
JP4959052B2 (ja) 2012-06-20
DE69935333D1 (de) 2007-04-12
CA2336918C (en) 2008-02-26
US6117300A (en) 2000-09-12
WO2000003568A9 (en) 2000-06-08
EP1099361A1 (en) 2001-05-16
DE69935333T2 (de) 2007-10-11
EP1099361B1 (en) 2007-02-28
CA2336918A1 (en) 2000-01-20
JP2002520195A (ja) 2002-07-09

Similar Documents

Publication Publication Date Title
CN100344212C (zh) 形成导电轨迹的改进方法及由此制得的印刷电路
CN1294004C (zh) 一种复合材料
EP0177686B1 (en) Process for bonding metals to electrophoretically deposited coatings, and printed circuit with plated through holes produced thereby
CN1162060C (zh) 具有盲通孔的多层印刷线路板的制备方法
US4889584A (en) Method of producing conductor circuit boards
KR20060105412A (ko) 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재
CN1798485A (zh) 多层印刷电路板及其制造方法
JP2009021581A (ja) プリント配線板製造用の埋設銅めっき方法及びその埋設銅めっき方法を用いて得られるプリント配線板
WO2021032775A1 (en) Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
CN1076154C (zh) 铜箔及采用该铜箔制作内层电路的高密度多层印刷电路板
CN1831203A (zh) 电沉积铜箔
US4678545A (en) Printed circuit board fine line plating
Akahoshi et al. Fine line circuit manufacturing technology with electroless copper plating
CN1352870A (zh) 用于制造印刷电路板中的集成电阻的组合物及方法
CN1173616C (zh) 制作多层接线板的方法
EP0868837A1 (en) New method of forming fine circuit lines
GB2080630A (en) Printed circuit panels
CN1198293A (zh) 用于制造印刷电路板的铜箔及其制造方法
CN1301130A (zh) 具有改良的粘结强度和耐底切性的铜箔的粘结处理
EP0996318A2 (en) Novel composite foil, process for producing the same and copper-clad laminate
CN1515012A (zh) 在印刷电路板中形成磁性层的改进方法
WO2021032776A1 (en) Method of preparing a high density interconnect printed circuit board including microvias filled with copper
CN1717158A (zh) 提升电路板制程良率的方法
JP2002105699A (ja) 銅張り積層板用電解銅箔及びその製造方法
CN111447753A (zh) 一种线路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171220

Address after: Japan Osaki Tokyo Shinagawa, 1 chome 11 No. 1

Patentee after: Mitsui Mining & Smelting Co.

Address before: American New York

Patentee before: Oak Mitsui Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071017