CN100346926C - 晶片的周面倒角部分的抛光方法 - Google Patents

晶片的周面倒角部分的抛光方法 Download PDF

Info

Publication number
CN100346926C
CN100346926C CNB018005195A CN01800519A CN100346926C CN 100346926 C CN100346926 C CN 100346926C CN B018005195 A CNB018005195 A CN B018005195A CN 01800519 A CN01800519 A CN 01800519A CN 100346926 C CN100346926 C CN 100346926C
Authority
CN
China
Prior art keywords
polishing
wafer
outer peripheral
chamfered part
peripheral chamfered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018005195A
Other languages
English (en)
Other versions
CN1364107A (zh
Inventor
水岛一寿
三浦仲寿
关根靖弘
铃木诚
冨井和弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1364107A publication Critical patent/CN1364107A/zh
Application granted granted Critical
Publication of CN100346926C publication Critical patent/CN100346926C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D5/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting only by their periphery; Bushings or mountings therefor
    • B24D5/14—Zonally-graded wheels; Composite wheels comprising different abrasives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D9/00—Wheels or drums supporting in exchangeable arrangement a layer of flexible abrasive material, e.g. sandpaper
    • B24D9/04—Rigid drums for carrying flexible material

Abstract

在本发明的这种使用抛光布和抛光膏对晶片的周面倒角部分进行镜面精加工的抛光方法中，为了通过减少抛光时间而提高抛光作业的生产率，采用了依次进行的至少包括两个抛光工序的多个工序。该抛光方法包括对晶片周面倒角部分上与晶体平面(110)相应的部分进行抛光的第一抛光工序，以及对晶片的整个周面倒角部分进行抛光的第二抛光工序。在第二抛光工序中使用的抛光布其硬度低于第一抛光工序的抛光布硬度，并在第二抛光工序中使用的抛光膏其所含颗粒的尺寸，小于第一抛光工序的抛光膏的颗粒尺寸。通过改变抛光布的硬度值和/或抛光膏的颗粒尺寸，使抛光度得以改变。

Description

晶片的周面倒角部分的抛光方法
技术领域
本发明涉及晶片的周面倒角部分的镜面抛光方法。
背景技术
诸如硅半导体或化合物半导体的镜面晶片的制造过程概述如下：首先把通过拉伸或类似方法制成的单晶块切成盘状，以获得薄片晶片；然后进行磨光工序，通过对切片工序中产生的很不平整的表层进行磨削，以加工出薄片晶片前后表面之间的平面度和平行度；由于晶片经历了这些机械加工工序后产生了损伤层，即由于表层上的机械冲击而造成损伤层，需要通过化学腐蚀将该层去除掉；作为晶片加工的最后工序，晶片被抛光成镜面。
这样产生的半导体晶片被送入后续的器件制造工序，器件制造工序包括基本工序、布线工序以及测试工序。在基本工序中，器件主要的基本结构成形在晶片上；将加工好的基体送入后续的布线工序，以形成进一步的器件结构，例如布置出电路；基体再被切成器件片，将它们送入组装工序。
显然，从单晶块到半导体器件的一系列工序中，这些工序的加工对象大多是晶片。不仅在镜面晶片的制造工序中，而且在器件制造工序中，晶片都被作为加工对象。因而在器件制造的基本工序和布线工序中都要对晶片进行处理，利用晶片的周面部分进行操作是贯穿始终的。因此，如果晶片具有切割时的直角形锋利边缘，就很容易造成机械损伤，例如破碎或破裂，进而使得颗粒附着在晶片的表面，导致后续工序的产量降低。
如果晶片的周面部分是粗糙表面，就不能很好地清除掉腐蚀工序中所使用的化学剂，因而对后续工序产生不良影响。另外，当单晶片在其主面上进行外延性生长，以增加其作为晶片制造工业产品的附加值时，周边表面上不规则的和有缺陷的晶体排列，会在主面的边缘处产生外延隆起(连续凸出的晶体生长)，即被称作晶瘤的多个凸起。因此，不仅对主面的加工，而且对周面的加工都要予以极大关注。目前，对晶片的周面除了进行倒角之外还将其抛光成镜面，以作为该表面的一个高度精加工工序从而避免破碎。
于是，在晶片周面的倒角工序中，在抛光之前首先根据周面的截面轮廓对其进行磨削，以预制出其倒角形状。在这一工序中，从磨石上破碎的磨料颗粒或者磨石的变形在晶片表面上产生深的划痕。因此，表面必须要抛光，其深度至少要去除掉这些划痕。
晶片周面的抛光常使用其上带有磨料颗粒的抛光带，以减轻使用抛光布时抛光工序中的负荷。使用抛光带较之使用抛光布会对表面产生更大损伤，而使用抛光布的抛光作业仍需仔细进行，总之是为了更好地避免损伤。
虽然晶片的主面是确定的单一表面，晶片的周面倒角部分却包含晶体取向的不同表面。由于碱性腐蚀溶液对硅的反应依照硅的晶体取向不同而不同，该反应实际上是各向导性的，因此，当倒角部分被碱性腐蚀时，晶体倒角部分上各处的表面粗糙度是不同的。如图1所示，晶体的倒角部分具有以45°角度间隔的一些表面(100)和表面(110)。当晶体被腐蚀时，尽管倒角部分的表面(110)处变得很粗糙，但倒角部分表面(100)处却没有那么粗糙。这种晶片需要根据表面(110)处表面粗糙度对其倒角部分进行抛光。
目前，晶片的周面倒角部分(亦即倒角周面)常以单一条件的工序进行抛光，称之为一步抛光。与此相反，晶片的主面通常以不同条件的多个工序进行抛光，即多步抛光，以便严格地达到既去除加工引起的损伤又提高表面光洁度。这是因为主面具有不均匀的多种特性，诸如平整度、弯曲度、波纹度或亮度，由单一条件的加工无法获得改善。在每步加工中，以不同抛光率对主面进行抛光，以便解决各个问题。另一方面，对晶片的周面来说，所涉及的问题是加工损伤和粗糙度，于是晶片周面向来是一步抛光。
例如图4所示的设备一直被用于晶片周面倒角部分的抛光。该设备具有一个其上面固定着抛光布的旋转辊；一个使晶片在其自身上旋转的同时，将晶片的周面倒角部分压向上述旋转辊的晶片旋转部；以及一个把抛光膏提供到抛光布和晶片周面倒角接触区的管嘴。
由于对晶片周面的质量要求愈来愈高，也就要求对加工损伤和光洁度有更大改善。因而周面的抛光时间变得如此之长，以致出现与抛光布的使用寿命相关的问题。因此，这些问题导致了必须改善加工生产率和加工成本。在单一条件的抛光工序中，为了使不同表面粗糙度的不同表面区域变得均匀，周面常常过度抛光，这导致生产率降低。
发明内容
本发明是针对上述问题作出的，其目的在于减少晶片的周面倒角部分的抛光时间，并提高生产率。
本发明提供一种在提供抛光膏的同时用抛光布对晶片的周面倒角部分进行抛光的方法，其步骤包括：预制多个具有不同抛光率的抛光工序，以及对周面倒角部分依次进行抛光工序，使每个工序的抛光率逐次减少；其中所述的多个抛光工序包括：对晶片周面的特定部分进行抛光的第一抛光工序，以及对整个晶片周面进行精密抛光的第二抛光工序。
本发明的特征在于，一种使用抛光布和抛光膏对晶片的周面倒角部分进行抛光的抛光工艺。该工艺方法的步骤包括：预制多个具有不同抛光量的抛光工序，以及对周面倒角部分依次进行抛光工序，使每个工序的抛光率逐次减小。
本发明的目标是迅速地去除表面的大粗糙度和深划痕。于是晶片的周面倒角部分首先以高速度进行抛光，获得粗精度表面；然后当整个表面的状态变得均匀时再进行精细抛光，以便将周面倒角部分精加工到低粗糙度和没有损伤的高精度表面。因而大大缩短了抛光时间并且提高了生产率。
无论粗抛光工序和精抛光工序之间的过渡状态是连续的还是分段的，都需要结合至少两种抛光率的步骤。该方法的特征在于，至少包括以大去除量的抛光率对周面倒角部分进行抛光的第一抛光工序，以及将周面倒角部分精密加工到镜面的第二抛光工序。这里采用抛光布的抛光步骤并非仅局限于两步，三步或者更多步也是可能的。
如上所述，晶片周面的某一特定部分可能是粗表面。因此可以通过两个独立的步骤完成抛光，在第一抛光工序中对晶片周面的特定部分进行抛光，以及在第二抛光工序中对整个晶片周面进行精细抛光。在这种情况下，当晶片周面的特定部分是平面(110)时，可以只对平面(110)进行抛光。也就是说，可以在这种状态下对晶片周面进行抛光，即选择与平面(110)相应的部分进行抛光。例如，根据抛光部位是否是平面(110)而改变周面抛光时的抛光压力和与抛光布的接触时间。然后，当平面(110)变得与其他部分没有区别时，进而对整个周面进行精细抛光。这使得加工时间缩短和生产率提高。
本发明的特征还在于，通过改变抛光布的硬度和/或抛光膏中所含磨料颗粒的尺寸，至少由两个抛光工序组成的多个工序中的抛光条件是变化的。上述这些抛光条件以及抛光率是决定表面粗糙度的重要因素，并且也是易于改变的。
更具体地说，在上述方法中，第二抛光工序中所使用的抛光布的硬度低于第一抛光工序中的硬度，这也是本发明的特征。
类似地，本发明的特征还在于，第二抛光工序中所使用的抛光膏的磨料颗粒的尺寸，小于第一抛光工序中的颗粒尺寸。或者，可以改变抛光膏中的磨料类型，例如，在第一抛光工序中使用具有高抛光能力的雾化硅石，然后在第二抛光工序中使用小颗粒的、但更能够提高表面光洁度的硅胶。
尽管作为实施例的用来实施本发明的抛光设备可以变化，但这里所使用的、用来抛光晶片的倒角周面的抛光设备，包括一个其上面固定着抛光布的旋转辊；一个在晶片旋转的同时，将晶片的周面倒角部分压向上述旋转辊的晶片旋转部；一个使旋转辊和晶片旋转部沿着旋转辊轴线、在上下方向上作相对运动的直线运动驱动装置；一个把抛光膏提供到抛光布与晶片接触区的管嘴。
使用旋转辊类型的、且至少可以调整不同的加工压力或晶片旋转速度的两套抛光设备，对晶片的周面倒角进行抛光，而且依照每个抛光设备中的抛光布的硬度值和/或抛光膏的类型的变化而使抛光依次进行。
另外，也可以使用带有两个旋转辊且各自装有抛光膏供应管嘴的设备，即双辊型设备。抛光可以类似地这样进行：依照抛光布的硬度值和/或抛光膏的类型的变化，而将晶片的周面倒角部分依次推向多个旋转辊。
按照本发明，作为一种能够迅速和有效地实现本发明方法的设备，这种用于晶片的周面倒角部分的抛光设备具有一个其上面固定着抛光布的旋转辊；一个使晶片在其自身上旋转的同时，将晶片的周面倒角部分压向上述旋转辊的晶片旋转部；以及一个把抛光膏提供到抛光布与晶片倒角周面接触区的管嘴，所提供的设备其特征在于：该设备的旋转辊上固定着具有不同硬度值的多个抛光布；一个相对直线运动的驱动装置，它使抛光布上的抛光区沿着平行于抛光布的固定平面的方向相对移动，其中该相对直线运动的驱动装置的移动距离，至少等于在多个抛光布中的不同抛光布上的抛光区域之间晶片移动的距离。
因此，多个固定抛光布的变化方向以及相对运动驱动装置的移动方向，最好是沿着旋转辊转动轴线的方向。换句话说，该设备是这样构成的：使得在多个步骤中固定在旋转辊上的抛光布的硬度值沿着旋转辊的轴线方向分步骤变化，以便使得由直线相对运动驱动装置所实现的晶片周面倒角部分与抛光布之间的诸抛光区其硬度值也相应地分步骤变化。为了方便和易于理解起见，硬度值可以推荐为分两步骤变化。
此外，供应抛光膏的管嘴最好具有改变装置，以便在加工过程中改变抛光膏的类型。也可以使用包括液压驱动缸、气动缸、或马达-导轨组合体在内的相对直线运动驱动装置。
附图说明
图1是示意图，表示了硅晶片的周面倒角部分的晶体平面；
图2是采用本发明的、用于晶片周面倒角部分抛光的设备实施例的示意图；
图3的曲线表示了平均粗糙度与抛光时间之间的相互关系，是本发明第一实施例与第一和第二比较例的实验结果；
图4是现有技术使用的、用于晶片周面倒角部分抛光的设备实施例的示意图。
具体实施方式
现在参照附图，以举例方式描述本发明。然而应当理解，除非另外特别指出，这里所述的特定实施例，例如所涉及的尺寸、材料类型、诸元件的结构和相对布置等等，都只是用来举例说明，而并非是将本发明局限于所述的特定形式。
如图4所示的、用于晶片W的倒角周面抛光的抛光设备1是用于下面的实施例1，3和比较例1，2。抛光设备1包括一个其表面固定着抛光布2的旋转辊3；一个使晶片在其自身上旋转的同时，以确定的角度将晶片W的倒角周面压向旋转辊3的晶片旋转部4；一个使旋转辊和晶片旋转部沿着旋转辊3的轴线在上下方向上作相对运动的直线运动驱动装置；以及一个把抛光膏5提供到抛光布与晶片W周面倒角部分接触区的管嘴6。该抛光设备1还能够控制改变晶片的旋转速度和加工压力。
从晶块上切下来的、具有200mm直径的晶体取向平面(100)的硅晶片，最初以磨石进行倒角和磨光，以碱性溶液进行腐蚀。这样获得的晶片用于下述实验。在去除了20微米后，用Chapman MP2000+型粗糙度光学测量仪测量，这种晶片的表面粗糙度是60～90纳米。
比较例1
抛光以传统的一步抛光进行，至于抛光条件，使用阿氏C硬度值(以Asker C硬度标准测定的值，这是一种回跳硬度标准)大约为72的无纺型抛光布，以及含有大颗粒硅胶(颗粒尺寸平均为60纳米)的碱性抛光膏；旋转辊以800转/分的速度转动。这一抛光条件具有很高的抛光率，但带来很大的抛光损伤。
比较例2
另一种抛光也是以传统的一步抛光进行，但使用另外的抛光条件。其抛光条件是，使用与比较例1相比，较软的阿氏C硬度值大约为62的无纺型抛光布，以及含有精细硅胶(颗粒尺寸平均为30纳米)的碱性抛光膏；旋转辊以800转/分的速度转动。考虑这种抛光条件下所产生的表面粗糙度。
实施例1
使用两套图4所示的抛光设备，在第一台设备上以相似于比较例1的抛光条件，和每一圈40秒的晶片转动速度，对晶片的周面倒角部分进行粗抛光(第一次抛光)；然后用第二台设备以相似于比较例2的抛光条件作精细抛光(第二次抛光)。这里的两套独立的抛光设备被构造成在第一次抛光和随后的第二次抛光的抛光时间上依次变化，因而晶片的倒角部分以相同的抛光压力值接触于每一旋转辊。
在上述实施例和比较例中，控制抛光作业使晶片在操作时仅旋转一圈，然后测量抛光部分的表面粗糙度。转动一圈的时间越短，即转动速度越快，晶片与抛光布保持接触的时间也就越短，这导致抛光越不完善，愈加不能改善表面粗糙度。在上述的实施例和比较例中，测定在每种抛光条件下与晶片转动一圈的时间相对应的抛光表面的平均粗糙度(Ra)，其结果绘制成图3所示的曲线。比较例1表明：晶片40秒转动一圈导致未改善的20纳米的粗糙度，但更长的抛光时间并不能进一步改善表面粗糙度。比较例1表明，为了使粗糙度改善为5纳米，需要140秒以上的第二次抛光时间。
在本发明的实施例1中，第一次抛光的加工条件相似于比较例1的加工条件，且以40秒一圈的速度转动，接下来的第二次抛光其加工条件与比较例2相似。通过80秒的抛光总时间(第一次40秒+第二次40秒)粗糙度改善到5纳米，在相同的加工时间下较之比较例1，粗糙度改善了15纳米。
如图3所示，以高速抛光时，达到饱和值时的表面粗糙度水平是不佳的(比较例1)；与之相反，以低速抛光时，粗糙度水平较好(比较例2)。考虑到这些因素，抛光过程的工序数量以及各工序的时间变化就应当已经确定了。当本发明的抛光工艺至少分两步实施时，现行的抛光工序当其粗糙度水平达到或即将到达停滞的饱和值时，就有效地转入下一个抛光工序，抛光工序依次分步骤进行，其加工条件能够制造出精密的表面。抛光工序的数量应当由所允许的抛光时间和表面粗糙度适当地加以确定。
实施例2
现在参照附图2描述本发明的第二实施例。
抛光设备11包括一个其表面固定着抛光布12的旋转辊13；一个使晶片在其自身上旋转的同时，将晶片W的周面倒角部分压向旋转辊13的晶片旋转部14；一个使旋转辊和晶片旋转部沿着旋转辊13的轴线在上下方向上作相对运动的直线运动驱动装置；以及一个把抛光膏15提供到抛光布与晶片W倒角周面接触区的管嘴16。该抛光设备11还能够控制改变晶片的旋转速度和加工压力。此外，固定在旋转辊上的抛光布12a，12b沿着旋转辊的旋转轴线方向分两步变化，以便通过直线驱动装置的移动，改变处于晶片周面倒角部分抛光区的抛光布的硬度值。例如，抛光布12b固定在旋转辊周面的上部，抛光布12a固定在旋转辊周面的下部，它们各自的硬度值是不同的。
更具体地如图2所示，固定在旋转辊上部的抛光布12b具有阿氏C硬度值62，固定在旋转辊下部的抛光布12a具有阿氏C硬度值72。所使用的碱性抛光膏15含有颗粒尺寸为30纳米的硅胶。旋转辊以800转/分的速度转动。
使用上述设备，晶片的倒角周面首先以45秒一圈的晶片转速、在旋转辊下部的阿氏C硬度值为72的抛光布区域进行扫光；然后通过直线驱动装置移动后，在旋转辊上部的阿氏C硬度值为62的抛光布区域进行抛光。通过90秒的总抛光时间，即旋转辊下部的45秒第一步抛光时间加上旋转辊上部的45秒第二步抛光时间，表面粗糙度被改善到5纳米。以这种方式，可以象实施例1一样减少加工时间并达到同样的精度。
这里所使用的设备能够以单一设备进行抛光作业，这样就不必传送晶片，以及只需要较小的安装空间。
实施例3
作为第一步抛光，对晶片周面倒角部分的晶体平面(110)附近的区域进行抛光；然后在另外的加工条件下对整个周面倒角部分作第二步抛光。第一步抛光用两台图4的设备进行，它们装有阿氏C硬度值为62的无纺型抛光布以及含有雾化硅石的抛光膏。以较低的晶片转速和较高的压向抛光布的压力，对晶片倒角周面的晶体平面(110)附近的区域进行抛光。更具体地说，以相对于其他区域的2/3的晶片转速和1.5倍的靠压压力，对平面(110)附近的区域，即从(110)方向的中心区两边±15°的区域进行抛光，以便专门改善平面(110)区域的粗糙度。
于是通过大约50秒的第一步抛光，平面(110)的粗糙度改善至15纳米，然后通过与比较例2相同工作条件的后续抛光，将晶片倒角周面的粗糙度提高到5纳米，这使得整个抛光时间降低到大约80秒。
工业应用性
本发明能够通过减少晶片周面倒角部分在抛光作业中的抛光时间而提高抛光工艺的生产率。

Claims (6)

1.一种在提供抛光膏的同时用抛光布对晶片的周面倒角部分进行抛光的方法，其步骤包括：预制多个具有不同抛光率的抛光工序，以及对周面倒角部分依次进行抛光工序，使每个工序的抛光率逐次减少；其中所述的多个抛光工序包括：对晶片周面的特定部分进行抛光的第一抛光工序，以及对整个晶片周面进行精密抛光的第二抛光工序。
2.如权利要求1所述的晶片周面倒角部分的抛光方法，其中所述的晶片周面特定部分是与晶体平面(110)相对应的部分。
3.如权利要求1所述的晶片周面倒角部分的抛光方法，其中在多个工序中，抛光率的改变是通过抛光布硬度值的改变和/或抛光膏中的磨料颗料尺寸的改变而加以改变的。
4.如权利要求3所述的晶片周面倒角部分的抛光方法，其中第二抛光工序中使用的抛光布的硬度比第一抛光工序中的硬度低。
5.如权利要求3所述的晶片周面倒角部分的抛光方法，其中第二抛光工序使用的抛光膏中的磨料颗粒尺寸比第一抛光工序中的颗粒尺寸小。
6.如权利要求1，3或4中所述的晶片周面倒角部分的抛光方法，其中在晶片旋转的同时，晶片的周面倒角部分被推向固定着具有不同硬度值的多个抛光布的旋转辊，并在向抛光布接触区提供抛光膏的同时用抛光布进行抛光。
CNB018005195A 2000-02-23 2001-02-21 晶片的周面倒角部分的抛光方法 Expired - Fee Related CN100346926C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP45777/00 2000-02-23
JP2000045777 2000-02-23

Publications (2)

Publication Number Publication Date
CN1364107A CN1364107A (zh) 2002-08-14
CN100346926C true CN100346926C (zh) 2007-11-07

Family

ID=18568311

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018005195A Expired - Fee Related CN100346926C (zh) 2000-02-23 2001-02-21 晶片的周面倒角部分的抛光方法

Country Status (7)

Country Link
US (1) US6884154B2 (zh)
EP (1) EP1188516A4 (zh)
JP (1) JP3846706B2 (zh)
KR (1) KR20020001839A (zh)
CN (1) CN100346926C (zh)
TW (1) TW567109B (zh)
WO (1) WO2001062436A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
JP3534115B1 (ja) 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
JP4772679B2 (ja) * 2004-02-25 2011-09-14 株式会社荏原製作所 研磨装置及び基板処理装置
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US7042009B2 (en) * 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7071064B2 (en) * 2004-09-23 2006-07-04 Intel Corporation U-gate transistors and methods of fabrication
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) * 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7193279B2 (en) * 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
JP2006315160A (ja) * 2005-05-16 2006-11-24 Fuji Electric Holdings Co Ltd 磁気ディスク用ガラス基板の仕上げ研磨方法
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) * 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7396711B2 (en) * 2005-12-27 2008-07-08 Intel Corporation Method of fabricating a multi-cornered film
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
JP4915146B2 (ja) 2006-06-08 2012-04-11 信越半導体株式会社 ウェーハの製造方法
US7670928B2 (en) * 2006-06-14 2010-03-02 Intel Corporation Ultra-thin oxide bonding for S1 to S1 dual orientation bonding
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
KR100844435B1 (ko) * 2006-12-29 2008-07-08 주식회사 실트론 에피택셜 웨이퍼의 제조방법
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP5293074B2 (ja) * 2008-10-20 2013-09-18 日立電線株式会社 窒化物半導体基板及び窒化物半導体基板の製造方法
DE102009025242B4 (de) * 2009-06-17 2013-05-23 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009030294B4 (de) * 2009-06-24 2013-04-25 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
FR2964336B1 (fr) * 2010-09-07 2012-09-14 Essilor Int Procede de detourage d'une lentille ophtalmique
KR20130090209A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 기판처리장치 및 기판처리방법
JP2016055364A (ja) * 2014-09-08 2016-04-21 富士紡ホールディングス株式会社 研磨パッド
CN105033800A (zh) * 2015-08-25 2015-11-11 赣州长辉磁业有限公司 一种永磁铁氧体磁片磨床
CN107993936A (zh) * 2017-11-30 2018-05-04 北京创昱科技有限公司 衬底加工方法
CN109849204B (zh) * 2019-01-25 2021-05-18 云南蓝晶科技有限公司 一种蓝宝石晶片的倒边加工方法
CN112792666A (zh) * 2021-01-11 2021-05-14 江苏奢品汇创意科技有限公司 一种眼镜镜片减薄方法以及系统
DE112022001018T5 (de) 2021-04-12 2024-03-14 Shin-Etsu Handotai Co., Ltd. Verfahren zur Herstellung eines Halbleiterwafers
JP7131724B1 (ja) 2022-02-03 2022-09-06 信越半導体株式会社 半導体ウェーハの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11104942A (ja) * 1997-10-02 1999-04-20 Speedfam Co Ltd ワークエッジの研磨方法及び装置
JPH11216665A (ja) * 1997-11-27 1999-08-10 Minolta Co Ltd 研磨方法及び研磨装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0761601B2 (ja) * 1987-09-14 1995-07-05 スピードファム株式会社 ウエハの鏡面加工方法
JP2628424B2 (ja) * 1992-01-24 1997-07-09 信越半導体株式会社 ウエーハ面取部の研磨方法及び装置
US5571373A (en) * 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
JPH081493A (ja) * 1994-06-17 1996-01-09 Shin Etsu Handotai Co Ltd ウェーハ面取部の鏡面研磨方法および鏡面研磨装置
TW308561B (zh) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk
US6306016B1 (en) * 2000-08-03 2001-10-23 Tsk America, Inc. Wafer notch polishing machine and method of polishing an orientation notch in a wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11104942A (ja) * 1997-10-02 1999-04-20 Speedfam Co Ltd ワークエッジの研磨方法及び装置
JPH11216665A (ja) * 1997-11-27 1999-08-10 Minolta Co Ltd 研磨方法及び研磨装置

Also Published As

Publication number Publication date
KR20020001839A (ko) 2002-01-09
CN1364107A (zh) 2002-08-14
TW567109B (en) 2003-12-21
EP1188516A4 (en) 2004-12-08
JP3846706B2 (ja) 2006-11-15
US6884154B2 (en) 2005-04-26
WO2001062436A1 (fr) 2001-08-30
EP1188516A1 (en) 2002-03-20
US20030054739A1 (en) 2003-03-20

Similar Documents

Publication Publication Date Title
CN100346926C (zh) 晶片的周面倒角部分的抛光方法
Pei et al. Grinding of silicon wafers: a review from historical perspectives
KR101928104B1 (ko) 단연부를 연마 테이프에 의해 연마 마무리한 판유리 및 판유리 단연부의 연마 방법 및 연마 장치
US4663890A (en) Method for machining workpieces of brittle hard material into wafers
CN1265439C (zh) 具有改良局部平整度的半导体晶片及其制造方法
CN1170305C (zh) 基片清洗装置
KR101588512B1 (ko) 반도체 웨이퍼의 양면 동시 연마를 위한 연마 패드의 컨디셔닝 방법
CN1652307A (zh) 半导体晶片,生产半导体晶片的装置及方法
KR20080007165A (ko) 복수의 반도체 웨이퍼의 동시 양면 연삭 방법과 현저한평탄성을 갖는 반도체 웨이퍼
CN1485180A (zh) 化学机械抛光和垫修整方法
CN1830621A (zh) 板状物的研磨设备及研磨方法
CN1846937A (zh) 光学玻璃和硅单晶非球面光学元件的加工方法
WO2005122225A1 (ja) シリコンウエハの製造方法
CN1739927A (zh) 大直径SiC单晶的切割方法
CN1833815A (zh) 用于半导体晶圆的材料去除加工的方法
KR20140067886A (ko) 판유리 등 워크의 주연부를 연마 테이프에 의해 연마하는 연마 장치 및 연마 방법
CN1699018A (zh) 表面抛光的方法与元件
CN1795545A (zh) 半导体晶片的制造方法
CN1076253C (zh) 化学机械研磨垫
KR20010113488A (ko) 대구경 공작물의 이엘아이디 경면 연삭장치 및 그 방법
CN106914815A (zh) 半导体硅片的研磨方法
CN1205006C (zh) 陶瓷量块的加工工艺及其设备
Chang et al. Analysis of lapping and polishing of a gauge block
CN1929954A (zh) 直线前进型研磨方法和装置
JP2002059346A (ja) 板状物の面取り加工方法及び装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071107

Termination date: 20110221