CN100354729C - 共平面开关型液晶显示装置的阵列基板及其制造方法 - Google Patents

共平面开关型液晶显示装置的阵列基板及其制造方法 Download PDF

Info

Publication number
CN100354729C
CN100354729C CNB200410042747XA CN200410042747A CN100354729C CN 100354729 C CN100354729 C CN 100354729C CN B200410042747X A CNB200410042747X A CN B200410042747XA CN 200410042747 A CN200410042747 A CN 200410042747A CN 100354729 C CN100354729 C CN 100354729C
Authority
CN
China
Prior art keywords
electrode
pixel
line
pattern
public electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410042747XA
Other languages
English (en)
Other versions
CN1607441A (zh
Inventor
李润復
李源镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040025955A external-priority patent/KR100630877B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1607441A publication Critical patent/CN1607441A/zh
Application granted granted Critical
Publication of CN100354729C publication Critical patent/CN100354729C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Abstract

一种共平面开关型液晶显示装置中使用的阵列基板包括：一基板上的栅极线；一与栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；一设置在像素区的一个拐角处并且连接到栅极线和数据线上的薄膜晶体管，该薄膜晶体管包括一半导体层；一与栅极线间隔开并且基本上平行于栅极线的公共线；一从公共线上延伸出来并且包括多个公共电极图案的公共电极，其中该多个公共电极图案的最外面公共电极图案制成在像素区内基本上为矩形形状并且在其中间有一个基本上为圆形的开口；一与制成矩形形状的公共电极图案交叠的电容电极，该电容电极连接到薄膜晶体管上；一基本上平行于像素区中的数据线并且连接到电容电极的像素连接线；一设置在基本上为圆形的开口内的像素电极，该像素电极从像素连接线上延伸出来并且包括多个像素电极图案；其中该多个像素电极图案的最里面像素电极图案为圆形形状，而其他的像素电极图案制成为圆形带状，并且其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带形状。

Description

共平面开关型液晶显示装置的阵列基板及其制造方法
本申请要求享有分别于2003年10月16日和2004年4月14日提出的第2003-0072124和2004-0025955号韩国专利申请的利益，其在此全部引用以作参考。
技术领域
本发明涉及液晶显示装置。更具体地说，本发明涉及实现共平面开关型(IPS)的液晶显示器，其中在与基板平行的平面内产生所要施加到液晶上的电场。
背景技术
液晶显示装置利用液晶分子的光学各向异性和偏振特性来产生图像。液晶分子由于它们长而薄的形状而具有一定的取向排列。该排列方向可以由外加电场控制。换句话说，随着外加电场改变，液晶分子的排列也改变。由于液晶分子光学各向异性，入射光的折射取决于液晶分子的排列方向。这样，通过适当控制外加电场，可以产生所期望的光学图像。
在不同类型的已知液晶显示器(LCDs)中，具有排列成矩阵形式的薄膜晶体管(TFTs)和像素电极的有源矩阵LCDs(AM-LCDs)是重大研究和开发的主题，因为它们分辨率高并且在显示活动图像方面有优势。
LCD装置在办公自动化设备和视频单元中有广泛的应用，因为它们轻而薄并且具有功耗低的特点。典型的液晶显示板有一上基板、一下基板和夹在其间的液晶层。一般称为滤色片基板的上基板通常包括公共电极和滤色片。一般称为阵列基板的下基板包括诸如薄膜晶体管之类的开关元件和像素电极。
LCD装置的工作基于以下原理，即，液晶分子的排列方向取决于公共电极与像素电极之间施加的电场。这样，通过将一电场施加到液晶层上，控制液晶分子的排列方向。若适当调整液晶分子的排列方向，入射光沿着该排列方向被折射以显示图像数据。这些液晶分子起到具有可变光学特性的光学调制元件的作用，这种可变光学特性取决于外加电压的极性。
在传统的LCD装置中，像素电极和公共电极分别位于下基板和上基板上，在像素电极与公共电极之间感应出的电场垂直于下基板和上基板。但是，这些传统的LCD装置具有非常窄的视角。为了解决窄视角的问题，业已提出共平面开关型液晶显示(IPS-LCD)装置。这种IPS-LCD装置通常包括其中设置像素电极和公共电极的下基板、没有电极的上基板和夹在上基板与下基板之间的液晶。以下参照图1对一种典型的IPS-LCD板进行详细的解释。
图1是示出一种已有技术IPS-LCD板的示意性剖视图。如图1所示，上基板10和下基板20彼此间隔开，二者之间夹有液晶层30。上基板10和下基板20经常被分别称为滤色片基板和阵列基板。公共电极22和像素电极24设置在下基板20上。公共电极22和像素电极24彼此平行排列。在上基板10的一个表面上，一滤色片层(图中未示)一般位于下基板20的像素电极24与公共电极22之间的一个位置上。施加在公共电极22与像素电极24两端的电压通过液晶32产生电场26。液晶32具有正向介电各向异性，因而它平行于电场26排列。
当没有通过公共电极22和像素电极24产生电场时，即，在关状态下，液晶(LC)分子32的纵轴平行并且与公共电极22和像素电极24形成一定夹角。例如，LC分子32的纵轴与公共电极22和像素电极24都平行设置。
相反，当向公共电极22和像素电极24上施加电压时，即，在开状态下，由于公共电极22和像素电极24在下基板20上，所以产生一个平行于下基板20表面的共平面电场26。因此，LC分子32再次排列以使它们的纵轴与电场26的方向一致。
因此，结果是有一个宽视角，该视角的范围例如是从垂直于IPS-LCD板的线起在上下和左右侧面上大约80-85度。
图2是一平面图，他示出了根据一已有技术IPS-LCD装置的阵列基板的一个像素。如图所示，栅极线40横着排列，数据线42基本上垂直于栅极线40设置。公共线50也平行于栅极线40横着排列并且与栅极线40间隔开。栅极线40、公共线50和一对数据线42在阵列基板上限定一像素区P。一薄膜晶体管(TFT)设置在栅极线40和数据线42交叉部分附近的像素区P的一个拐角处。
在每一个像素中，三个公共电极44从公共线50上垂直延伸出来，其中的两个公共电极44分别紧靠数据线42设置。像素连接线48紧靠栅极线40设置并且平行于栅极线40，而且还电连接到TFT T上。像素电极46从像素连接线48上朝向公共线50垂直延伸。每一个像素电极46设置在平行于数据线42的两个公共电极44之间。将各个公共电极44与各个像素电极46之间的每一个区域“I”定义为一块，在该块中，液晶分子被电场重新排列。在图2中，一个像素中有四个块。
如图2所示，根据已有技术的IPS-LCD装置利用与阵列基板平行的外加电场重新排列和操作液晶分子。这样，可以比形成垂直于阵列基板的电场的LCD装置更好地提供一个宽视角。但是，近来为了进一步增大视角，已经就IPS-LCD装置开发出一些改进方案。
图3是一种IPS-LCD装置中使用的阵列基板平面图，该装置根据已有技术具有多个区域。为了避免重复说明，省略了前面参照图2进行的一些详细解释。
在图3中，像素连接线58设置在公共线60之上。公共电极54和像素电极56分别从公共线60和像素连接线58上沿着上下方向延伸出来。公共电极54和像素电极56都是具有多个弯折部分的锯齿形。公共电极54和像素电极56彼此平行并且交替排列。锯齿形在与公共电极54和像素电极56的弯折部分对称的像素区中限定了多个区域。锯齿形和多个区域结构相对于图2的直线形结构来说改善了视角。
另外，在图3中，像素连接线58与公共线60交叠，使得交叠区域变成存储电容CST。尤其是，像素连接线58作为存储电容CST的一个电极，而公共线60的交叠部分作为存储电容CST的另一个电极。一个像素电极56连接到漏极62上，使得所有的像素电极56可以与TFT T电连接。
但是，具有上述多个区域的IPS-LCD装置具有因视角而产生的色移(colorshift)问题，因为液晶分子的形状长而薄。
图4是示出具有图3的锯齿形结构的IPS-LCD装置的视角特性曲线图。如参照图4中的线“IVa”和“IVb”所示，这种具有锯齿形公共电极和像素电极的IPS-LCD装置可以在±90和±180度方向上，即，在左右和上下方向上有改善的视角。但是，如参照图4种的线“IVc”和“IVd”所示，视角在±45和±135度方向上，即，在对角线方向上有所缩小。另外，由于视角或者方向的缘故，也产生色移。
当施加到电极上的电压在公共电极与像素电极之间产生电场时，液晶分子根据这些电场旋转大约45度。然后，由于液晶分子的旋转，发生灰度反转(grayinversion)。当IPS-LCD在灰度模式下工作时，由于液晶分子的光学各向异性特性，IPS-LCD在相对于液晶偏振倾斜45(+45)度的方向上产生黄色。由于液晶分子的光学各向异性特性，IPS-LCD还在相对于液晶偏振倾斜135(-45)度的方向上产生蓝色。
发明内容
因此，本发明涉及一种共平面开关型液晶显示LCD装置的阵列基板及其制造方法，它基本上避免了因已有技术的局限和缺点带来的一个或多个问题。
本发明的一个优点在于提供一种用于IPS-LCD装置中的阵列基板及其形成方法，它们增大了视角并且防止色移。
本发明的另一个优点在于提供一种用于IPS-LCD装置中的阵列基板及其形成方法，它们提供了对液晶分子在所有方向上的一致指向矢(uniformdirector)。
本发明的其他特征和优点将在以下的描述中给出，根据该描述，它们的一部分将变得很明显，或者可以通过对本发明的实践学会。本发明的这些和其他优点将通过琐屑的说明书及其权利要求书以及附图具体指出的结构实现和得到。
为了实现这些和其他优点，根据本发明的目的，如所具体和概括描述的那样，一种共平面开关型液晶显示装置的阵列基板包括：一基板上的栅极线；一与栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；一设置在像素区的一个拐角处并且连接到栅极线和数据线上的薄膜晶体管，该薄膜晶体管包括一半导体层；一与栅极线间隔开并且平行于栅极线的公共线；一从公共线上延伸出来并且包括多个公共电极图案的公共电极，其中最外面的公共电极图案制成在像素区内基本上为矩形形状并且在其中间有一个圆形的开口；一与制成矩形形状的公共电极图案交叠的电容电极，该电容电极连接到薄膜晶体管上；一设置成平行于像素区中的数据线并且连接到电容电极的像素连接线；一设置在圆形的开口内的像素电极，该像素电极从像素连接线上延伸出来并且包括多个像素电极图案；其中最里面的像素电极图案为圆形形状，而其他的像素电极图案制成为圆形带状，其中该多个公共电极图案的最里面公共电极图案制成圆形，并且其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带形状。
在另一个方面，提供一种共平面开关型液晶显示装置中使用的阵列基板的形成方法。该方法包括：通过第一掩模过程，在一基板上形成具有栅极的栅极线、包括多个公共电极图案的公共电极和设置成平行于栅极线且与栅极线间隔开的公共线，其中最外面的公共电极图案是基本上为矩形的形状并且在其中间有一圆形的开口；在栅极线、公共电极和公共线上形成栅极绝缘层；利用第二掩模过程，在栅极绝缘层上以及栅极之上形成半导体层；利用第三掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、与源极间隔开的漏极，其中源极和漏极与半导体层的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；利用第四掩模过程，在基板的整个表面之上形成一钝化层以覆盖薄膜晶体管，然后对钝化层制作图案，以形成暴露漏极一部分的漏极接触孔；以及利用第五掩模过程，在钝化层上形成与该多个公共电极图案最外面公共电极图案交叠并且连接到漏极上的电容电极、连接到电容电极上的像素连接线、从像素连接线上延伸并且包括多个像素电极图案的像素电极；其中最里面的像素电极图案为圆形，其中多个公共电极图案的最里面公共电极图案和多个像素电极图案的最里面像素电极图案制成圆形带状，其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带状。
在又一个方面，提供一种共平面开关型液晶显示装置中使用的阵列基板的形成方法。该方法包括：通过第一掩模过程，在一基板上形成具有栅极的栅极线、包括多个公共电极图案的公共电极和设置成平行于栅极线且与栅极线间隔开的公共线，其中最外面的公共电极图案是基本上为矩形的形状并且在其中间有一基本上为圆形的开口；在栅极线、公共电极和公共线上形成栅极绝缘层；利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、跨过栅极而与源极间隔开的漏极、在数据线之下并且图案形状与数据线相同的半导体线、从栅极之上并且在源极和漏极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；利用第三掩模过程，在基板的整个表面之上形成一钝化层以覆盖薄膜晶体管，然后对钝化层制作图案，以形成暴露漏极一部分的漏极接触孔；以及利用第四掩模过程，在钝化层上形成与所述公共电极图案的最外面公共电极图案交叠并且连接到漏极上的电容电极、连接到电容电极上的像素连接线、从像素连接线上延伸并且包括多个像素电极图案的像素电极；其中最里面的像素电极图案为圆形，其中多个公共电极图案的最里面公共电极图案和多个像素电极图案的最里面像素电极图案制成圆形带状，并且其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带状。
在另一个方面，提供一种共平面开关型液晶显示装置中使用的阵列基板。这种阵列基板包括：一基板上的栅极线；与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括一半导体层；一公共电极，它设置在像素区内，并且具有第一公共电极图案和第二公共电极图案，其中第一公共电极图案基本上是矩形形状而在其中间具有基本上为圆形的开口，第二公共电极图案设置在圆形的开口内并且是涡旋的形状；一公共线，它基本上与数据线垂直交叉并且将公共电极连接到一相邻像素区中的相邻公共电极上；一电容电极，它与第一公共电极图案交叠，该电容电极连接到薄膜晶体管上；一像素电极，它设置在基本上为圆形的开口内，并且是沿着第二公共电极图案的一侧的涡旋的形状，其中像素电极和第二公共电极图案每一个都是基本上涡旋的形状；其中开孔区域限定在所述公共电极和像素电极之间并且制成基本上涡旋的形状。
在再一个方面，提供一种共平面开关型液晶显示装置的阵列基板的形成方法。这种方法包括：利用第一掩模过程，在一基板上形成具有栅极的栅极线、具有第一和第二公共电极图案的公共电极和设置成平行于栅极线且与栅极线间隔开的公共线，其中第一公共电极图案基本上是矩形形状而在其中间具有基本上为圆形的开口，第二公共电极图案设置在基本上为圆形的开口内并且是基本上涡旋的形状；在栅极线、公共电极和公共线上形成栅极绝缘层；利用第二掩模过程，在栅极绝缘层上并且在栅极之上形成一半导体层；利用第三掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、与源极间隔开的漏极，其中源极和漏极与半导体层的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；利用第四掩模过程，在基板的整个表面之上形成一钝化层以覆盖薄膜晶体管，并且对钝化层制作图案，以形成用来暴露漏极一部分的漏极接触孔；以及利用第五掩模过程，形成与第一公共电极图案交叠的电容电极和在基本上为圆形的开口内并且具有沿着第二公共电极图案一侧基本上涡旋的形状的像素电极，其中电容电极连接到薄膜晶体管上，像素电极和第二公共电极图案每一个都是基本上涡旋的形状，其中开孔区域限定在所述公共电极和像素电极之间并且制成基本上涡旋的形状。
在另一个方面，提供一种共平面开关型液晶显示装置的阵列基板的形成方法。这种方法包括：利用第一掩模过程，在一基板上形成具有栅极的栅极线、具有第一和第二公共电极图案的公共电极和设置成基本上平行于栅极线且与栅极线间隔开的公共线，其中第一公共电极图案基本上是矩形形状而在其中间具有基本上为圆形的开口，第二公共电极图案设置在基本上为圆形的开口内并且是基本上涡旋的形状；在栅极线、公共电极和公共线上形成栅极绝缘层；利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、跨过栅极而与源极间隔开的漏极、在数据线之下并且图案形状与数据线相同的半导体线和从栅极之上且在源极和漏极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；利用第三掩模过程，在基板的整个表面之上形成一钝化层以覆盖薄膜晶体管，并且对钝化层制作图案，以形成用来暴露漏极一部分的漏极接触孔；以及利用第四掩模过程，形成与第一公共电极图案交叠的电容电极和设置在基本上为圆形的开口内并且具有沿着第二公共电极图案一侧基本上涡旋的形状的像素电极，其中电容电极连接到薄膜晶体管上，像素电极和第二公共电极图案每一个都是基本上涡旋的形状，其中开孔区域限定在所述公共电极和像素电极之间并且制成基本上涡旋的形状。
在又一个方面，提供一种共平面开关型液晶显示装置的阵列基板。这种阵列基板包括：一基板上的栅极线；与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；一半导体线，它在数据线之下，并且具有与数据线相同的图案形状；一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括源极和漏极以及从半导体线上延伸出来的半导体层；一公共线，它与栅极线间隔开并且基本上与栅极线平行；一公共电极，它从公共线延伸出来，并且包括多个公共电极图案，其中最外面的公共电极图案在像素区内基本上是矩形形状而在其中间具有基本上为圆形的开口；一电容电极，它与前一个相邻的像素区的前一条栅极线交叠；一像素电极，它在基本上为圆形的开口内，并且包括多个像素电极图案；以及一像素连接线，它基本上与像素区内的数据线平行，并且连接到电容电极、像素电极和薄膜晶体管的漏极上；其中像素电极与像素连接线的各个部分交叠并且直接与像素连接线接触；其中最里面的像素电极图案具有基本上为圆形的形状而其他像素电极被制作成具有圆形带的图案，而且其中多个公共电极图案的最里面公共电极图案制成基本上是圆形带形状，并且其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带形状。
在再一个方面，提供一种共平面开关型液晶显示装置中使用的阵列基板的形成方法。这种方法包括：利用第一掩模过程，在一基板上形成具有栅极的栅极线、包括多个公共电极图案的公共电极和基本上平行于栅极线且与栅极线间隔开的公共线，其中最外面的公共电极图案是基本上为矩形的形状并且在其中间有一基本上为圆形的开口；在栅极线、公共电极和公共线上形成栅极绝缘层；利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、跨过栅极而与源极间隔开的漏极、从漏极上延伸出来并且基本上与数据线平行的像素连接线、以从像素连接线上延伸出来的方式在前一条栅极线之上的电容电极、在数据线之下并且具有与数据线相同的图案形状的半导体线以及从栅极之上且在源极和漏极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；利用第三掩模过程，在薄膜晶体管上形成一光刻胶图案，该光刻胶图案具有在两个公共电极图案之间的开口；在基板的整个表面上形成一透明导电层，以覆盖光刻胶图案；以及通过剥去光刻胶图案而去除光刻胶图案上的透明导电层，得到一像素电极，其中该像素电极适配于光刻胶图案的开口并且直接接触像素连接线，该像素电极包括多个像素电极图案，其中最里面的像素电极图案基本上为圆形，而其他的像素电极图案制成具有圆形带状，其中多个公共电极图案的最里面公共电极图案制成基本上是圆形带状，并且其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带状。
在另一个方面，提供一种共平面开关型液晶显示装置中使用的阵列基板。这种阵列基板包括：一基板上的栅极线；与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；一半导体线，它在数据线之下，并且具有与数据线相同的图案形状；一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括源极和漏极以及从半导体线上延伸出来的半导体层；一公共线，它与栅极线间隔开并且基本上与栅极线平行；一电容电极，它与前一个相邻的像素区的前一条栅极线交叠；一像素连接线，它基本上与像素区内的数据线平行，并且连接到电容电极和薄膜晶体管的漏极上；  一公共电极，它包括多个公共电极图案，每一个公共电极图案被像素连接线分成两部分而不与像素连接线交叠；和一像素电极，它在基本上为圆形的开口内，并且包括多个像素电极图案而不与公共线交叠，其中最外面的公共电极图案在像素区内基本上是矩形形状而在其中间具有基本上为圆形的开口，其他的公共电极图案制成基本上像半圆弧形形状，其中最里面的像素电极图案具有棒状的形状并且设置在像素连接线的一个区域内，其他的像素电极图案被制作成具有基本上为半圆弧状形状，其中所述开孔区域限定在所述公共电极和像素电极之间并且，并且其中多个公共电极图案和多个像素电极图案形成基本上是圆形带形状的开孔区域。
在另一个方面，提供一种共平面开关型液晶显示装置中使用的阵列基板的形成方法。这种方法包括：利用第一掩模过程，在一基板上形成具有栅极的栅极线和基本上平行于栅极线且与栅极线间隔开的公共线；在栅极线和公共线上形成栅极绝缘层；利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、跨过栅极而与源极间隔开的漏极、从漏极上延伸出来并且基本上与数据线平行的像素连接线、在从像素连接线上延伸出来的前一条栅极线之上的电容电极、在数据线之下并且具有与数据线相同的图案形状的半导体线以及从栅极之上且在源极和漏极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；利用第三掩模过程，在薄膜晶体管上形成一光刻胶图案，该光刻胶图案包括与像素连接线分开而不与像素连接线交叠的两个第一对称开口部分，和与公共线分开而不与公共线交叠的两个第二对称开口部分；将该光刻胶图案用作一个蚀刻掩模来蚀刻栅极绝缘层，以暴露两个第一对称开口部分之下的公共连接线和像素连接线；在具有光刻胶图案的基板的整个表面上形成一透明导电层；以及通过剥去光刻胶图案而去除光刻胶图案上的透明导电层，得到一公共电极和一像素电极，其中公共电极和像素电极适配于光刻胶图案的第一对称开口部分和第二对称开口部分，公共电极包括多个公共电极图案，像素电极包括多个像素电极图案，其中最外面的公共电极图案制成在像素区内基本上为矩形并且在其中间有一基本上为圆形的开口，而其他的公共电极图案制作成基本上为半圆弧状，其中最里面的像素电极图案具有基本上为棒状的形状并且设置在像素连接线的一个区域内，其他的像素电极图案被制作成具有基本上为半圆弧状形状，而且其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带形状。
在再一个方面，提供一种共平面开关型液晶显示装置中使用的阵列基板。这种阵列基板包括：一基板上的栅极线；与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括栅极、一半导体层、源极和漏极；一公共线，它与栅极线间隔开并且基本上与栅极线平行；一公共电极，它从公共线上延伸出来并且包括多个公共电极图案，其中最外面的公共电极图案在像素区内制成基本上为矩形的形状而在其中间具有基本上为矩形的开口；一电容电极，它与基本上为矩形的公共电极图案交叠，该电容电极连接到薄膜晶体管上；一像素连接线，它基本上与像素区内的数据线平行，并且连接到电容电极上；和一像素电极，它在基本上为矩形的开口内，从像素连接线上延伸出来并且包括多个像素电极图案，其中最里面的像素电极图案具有基本上为圆形的形状，其他的像素电极图案被制作成具有圆形带的形状，其中多个公共电极图案的最里面公共电极图案制作成圆形带的形状，并且其中开孔区域限定在所述公共电极和像素电极之间并制作成圆形带的形状。
在又一个方面，提供一种共平面开关型液晶显示装置中使用的阵列基板。这种阵列基板包括：一基板上的栅极线；与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；一半导体线，它在数据线之下并且图案形状与数据线相同；一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括源极、栅极和漏极以及从半导体线上延伸出来的半导体层；一公共线，它与栅极线间隔开并且基本上平行于栅极线；一电容电极，它与前一个相邻像素区的前一条栅极线交叠；一像素连接线，它基本上与像素区中的数据线平行，从漏极上延伸出来，并且连接电容电极和薄膜晶体管的漏极；一钝化层，它在薄电容和像素电极之上，该钝化层具有分别暴露公共线和像素连接线的第一接触孔和第二接触孔；一公共电极，它在钝化层上并且具有多个公共电极图案，其中最外面的公共电极图案连续地连接到相邻像素区的相邻最外面的公共电极图案上并且在该像素区的中间有一基本上为圆形的开口，其他公共电极图案为圆形带的形状；和一像素电极，它设置在基本上为圆形的开口内，并且包括多个像素电极图案，其中最里面的像素电极图案为基本上是圆形的形状并且设置在公共连接线与像素连接线的交叉部分之上，其他的像素电极图案为圆形带形状，其中所述开孔区域限定在所述公共电极和像素电极之间。
在另一个方面，提供一种共平面开关型液晶显示装置的阵列基板。这种阵列基板包括：一基板上的栅极线；一与栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；一连接到栅极线一端的栅极焊盘；一连接到数据线一端的数据焊盘；一连接到栅极焊盘的栅极焊盘端；一连接到数据焊盘的数据焊盘端；一在数据线之下并且图案形状与数据线相同的半导体线；一设置在像素区的一个拐角处并且连接到栅极线和数据线上的薄膜晶体管，该薄膜晶体管包括源极和漏极以及从半导体线上延伸出来的半导体层；一与栅极线间隔开并且基本上平行于栅极线的公共线；一从公共线上延伸出来并且包括多个公共电极图案的公共电极，其中最外面的公共电极图案在像素区内制成基本上为矩形形状并且在其中间有一个基本上为圆形的开口；一与前面相邻的像素区的前一条栅极线交叠的电容电极；一在基本上为圆形的开口内并且包括多个像素电极图案的像素电极；和一基本上平行于像素区中的数据线并且连接到电容电极、像素电极和薄膜晶体管的漏极的像素连接线，其中最里面的像素电极图案制成像棒样的形状并且设置在像素连接线的一个区域内，其中像素电极与像素连接线的各个部分交叠并且直接接触像素连接线，其中其他的像素电极图案制成为半圆形状，并且其中半导体线延伸到源极和漏极、像素连接线以及电容电极的下面，其中多个公共电极图案最里面的部分制成基本上是圆形带的形状，其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带形状。
在又一个方面，提供一种共平面开关型液晶显示装置中使用的阵列基板的形成方法。这种方法包括：利用第一掩模过程，在一基板上形成具有栅极的栅极线、包括多个公共电极图案的公共电极、连接到栅极线一端的栅极焊盘和基本上平行于栅极线且与栅极线间隔开的公共线，其中最外面的公共电极图案制成基本上为矩形的形状并且在其中间有一基本上为圆形的开口；在栅极线、公共电极、栅极焊盘和公共线上形成栅极绝缘层；利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、跨过栅极而与源极间隔开的漏极、从漏极延伸出来并且基本上与数据线平行的像素连接线、以从像素连接线上延伸出来的方式在前一条栅极线之上的电容电极、连接到数据线一端的数据焊盘、在数据线之下并且具有与数据线相同的图案形状的半导体线以及从栅极之上且在源极和漏极及像素连接线和电容电极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；在数据线、源极和漏极、数据焊盘、像素连接线和电容电极之上形成一钝化层；利用第三掩模过程，在钝化层上形成一光刻胶图案以覆盖薄膜晶体管，该光刻胶图案具有在多个公共电极图案之间的开口和暴露栅极焊盘和数据焊盘的接触口；在基板的整个表面上形成一透明导电层，以覆盖光刻胶图案；以及通过剥去光刻胶图案而去除光刻胶图案上的透明导电层，得到一像素电极、一栅极焊盘端和一数据焊盘端，其中该像素电极适配于光刻胶图案的开口并且直接接触像素连接线，该像素电极包括多个像素电极图案，其中最里面的像素电极图案基本上为棒状，而其他的像素电极图案制成为半圆形，其中多个公共电极图案的最里面公共电极图案制成基本上是圆形带状，并且其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带状。
应理解的是，前面总的描述和下面详细的描述是示例和解释性的，意欲用它们对所要求保护的本发明作进一步的解释。
附图说明
所包括用来提供对本发明进一步理解并且包括在内构成本说明书一部分的附图示出了本发明的各个实施例，它们连同文字描述一起用来解释本发明的原理。
在这些附图中：
图1是示出一种已有技术IPS-LCD板的示意性剖视图；
图2是示出一种根据已有技术IPS-LCD装置的阵列基板的像素的平面图；
图3是根据已有技术具有多个区域的IPS-LCD装置中使用的阵列基板平面图；
图4是示出具有图3的锯齿形结构的IPS-LCD装置视角的曲线图；
图5是根据本发明第一实施例的IPS-LCD装置中使用的阵列基板的像素的平面图；
图6A-6E是示出形成图5的阵列基板的过程步骤的平面图；
图7是根据本发明第二实施例的IPS-LCD装置的阵列基板的示意性平面图；
图8A-8E是示出用来制造图7的阵列基板的五个掩模过程的示意性平面图；
图9是示出根据本发明第三实施例的IPS-LCD装置中使用的阵列基板的像素的平面图；
图10A-10D是示出形成图9的阵列基板的过程步骤的平面图；
图11是根据本发明第四实施例的IPS-LCD装置的阵列基板的示意性平面图；
图12A-12D是示出用来制造图11的阵列基板的四个掩模过程的示意性平面图；
图13A-13D是示出提升(lift-off)过程的剖视图；
图14是示出根据本发明第五实施例的IPS-LCD装置中使用的阵列基板的平面图；
图15A-15D是示出用来制造根据本发明第五实施例的IPS-LCD装置的阵列基板的三个掩模过程的示意性平面图；
图16是根据本发明第六实施例的IPS-LCD装置中使用的阵列基板的平面图；
图17A-17D是示出用来制造图16的阵列基板的三个掩模过程的示意性平面图；
图18示出根据外加电压在本发明的IPS-LCD装置上进行引导的液晶指向矢和灰度级的仿真测试结果；
图19是根据本发明第七实施例的IPS-LCD装置的阵列基板的示意性平面图；
图20是示出根据本发明第八实施例的IPS-LCD装置中使用的阵列基板的像素的示意性平面图；
图21是根据本发明第九实施例的IPS-LCD装置的阵列基板的示意性平面图；
图22是示出附加到前述阵列基板的滤色片基板的像素的示意性平面图；
图23是示出根据本发明第十实施例的IPS-LCD装置中使用的阵列基板的像素的平面图；
图24是根据本发明第十一实施例的IPS-LCD装置的阵列基板的示意性平面图；
图25A-25D是示出形成图14的栅极焊盘的过程步骤的剖视图；
图26A-26D是示出形成图14的数据焊盘的过程步骤的剖视图。
具体实施方式
以下详细描述本发明的图示实施例，它们的实例示于附图中。在可能的情况下，在所有的附图中用类似的参考标记表示相同或者类似的部件。
图5是示出根据本发明第一实施例的IPS-LCD装置中使用的阵列基板的像素的平面图。在该实施例中，公共电极和像素电极为环形，用五个掩模过程制造该阵列基板。
如图5所示，栅极线112横着排列而数据线128基本上垂直于栅极线112设置。一对栅极线112和数据线128在基板110上限定一个像素区P，在该像素区P内分别形成都为圆形的公共电极120和像素电极138。由于像素电极138和公共电极120为圆形，所以液晶指向矢在所有的方向上都是相同的并且防止在一个特定角度上有颜色倒置(color inversion)。薄膜晶体管(TFT)T分别设置在栅极线112与数据线128交叉部分的附近。公共线114在像素区P的中间从左边延伸到右边，它基本上平行于栅极线112并且与栅极线112间隔开。
公共电极120包括第一公共电极图案120a和第二公共电极图案120b，第一公共电极图案120a包围像素区并且在中间具有一圆形开口118，第二公共电极图案120b在圆形开口118内。第一公共电极图案120a和第二公共电极图案120b的第一半部分沿着向上的方向从公共线114上延伸出来，第二半部分沿着向下的方向从公共线114上延伸出来。这样，第一公共电极图案120a和第二公共电极图案120b连接到公共线114上。第一公共电极图案120a制成象矩形的形状并且其中有圆形开口118，而第二公共电极图案120b制成象环形的形状。由于公共线114与像素区P横向交叉，所以公共线114对应于圆形带状第二公共电极图案120b和圆形开口118的一条直径线并且沿着该线横向穿过。
一电容电极140形成于设有第一公共电极图案120a的区域中，使电容电极140与第一公共电极图案120a交叠并且与第一公共电极图案120a的交叠部分一起形成存储电容“CST”。电容电极140包括分别在像素区P的底部和顶部的第一电容电极图案140a和第二电容电极图案140b。第一电容电极图案140a通过像素连接线141接至第二电容电极图案140b，而且第一电容电极图案140a接至TFT T。
像素电极138包括第一像素电极图案138a和第二像素电极图案138b。第一像素电极图案138a为环形并且设置在第一公共电极图案120a与第二公共电极图案120b之间，第二像素电极图案138b为圆形并且设置在圆形带状第二公共电极图案120b内。像素连接线141垂直设置在像素区P的中间，并且与第一电容电极图案140a和第二电容电极图案140b相互连接。此外，像素连接线141还将第一像素电极图案138a连接到第二像素电极图案138b上。因此，像素电极138、电容电极140和像素连接线141可以在同一个图案制作过程中形成为一个整体。
在参照图5示出的第一实施例中，像素区P可以被像素连接线141和公共线114分成多个区域，例如四个区域。为了防止第一公共电极图案120a与第一像素电极图案138a之间的横向电场减弱，可以将电容电极140形成为具有比第一公共电极图案120a小的面积并且暴露第一公共电极图案120a的边缘部分。另外，由于公共电极120和像素电极138之间所限定的开口区域为圆形，所以液晶指向矢在所有方向上变为相同。这样，出现会在已有技术的±45方向上发生的色移。此外，改善了IPS-LCD装置的画质，并且IPS-LCD装置具有更宽的视角。
图6A-6E是示出形成图5的阵列基板的过程步骤的平面图。在该实施例中，利用五个掩模过程完成该制造过程。
在图6A中，在第一掩模过程中，在基板110上形成第一金属层，然后对其制作图案，形成栅极116、栅极线112、公共线114、公共电极120和圆形开口118。如参照图5所述的那样，横着设置栅极线112和公共线114。栅极116从栅极线112上延伸出来，公共电极120沿着上下两个方向从公共线114上延伸出来。公共电极120包括第一公共电极图案120a和第二公共电极图案120b。第一公共电极图案120a中包括圆形开口118。而且，第一公共电极图案120a制成在像素区P内象一矩形形状，从而使其围绕像素区P的边界部分。第二公共电极图案120b为一环形，设置在圆形开口118内。公共线114与像素区P在中间交叉，以使其沿着圆形带状第二公共电极图案120b和圆形开口118的直径线延伸。
在图6B中，在基板110之上形成一栅极绝缘层(图中未示)以覆盖栅极线112、公共线114和公共电极120之后，通过第二掩模过程，在栅极绝缘层上形成含有栅极116的半导体层126。虽然图6B中未示，但是半导体层126可以包括纯非晶硅的第一层和掺杂的非晶硅的第二层。
图6C示出了利用第三掩模过程形成数据线128的步骤。在基板110之上形成第二金属层，然后对其制作图案，形成数据线128和源极130以及漏极132。数据线128垂直于栅极线112。源极130从半导体层126一部分之上的数据线128上延伸出来，漏极132与源极130间隔开并且与半导体层126的另一部分交叠。在形成源极130和漏极132之后，在半导体层126上形成沟道“ch”。栅极116、半导体层126和源极130以及漏极132形成薄膜晶体管(TFT)T。
在图6D中，通过第四掩模过程，在TFT T上形成具有漏极接触孔134的钝化层(图中未示)。漏极接触孔134暴露漏极132。
图6E示出其中形成像素电极138的第五掩模过程。通过第五掩模过程，在具有漏极接触孔134的钝化层上形成一透明导电层，然后对其制作图案。这样，在钝化层上形成像素电极138、电容电极140和像素连接线141。像素电极138包括第一像素电极图案138a和第二像素电极图案138b。第一像素电极图案138a形成为象环形并且设置在第一公共电极图案120a与第二公共电极图案120b之间。第二像素电极图案138b形成为象圆形并且设置在像素区P的中间的第二公共电极图案120b内。电容电极140包括第一电容电极图案140a和第二电容电极图案140b，它们分别设置在第一公共电极图案120a的顶部和底部之上。像素连接线141垂直设置在像素区P内，与公共线交叉，并且连接到第一电容电极图案140a和第二电容电极图案140b上。像素连接线141还与第一像素电极图案138a和第二像素电极图案138b相互连接。可以通过一个过程将像素连接线141与像素电极138和电容电极140形成为一整体图案。
像素区P可以被公共线114和像素连接线141分成四段，使这四段形成多区域结构。具体地说，像素区P例如包括四个区域。由于公共电极120和像素电极140在各个公共电极图案与各个像素电极图案之间形成圆形开孔区域，所以液晶指向矢在所有的方向上都相同。这样，防止了色移和对比度降低。
像素电极140的透明导电层可以是铟锡氧化物(ITO)、铟锡锌氧化物(ITZO)和铟锌氧化物(IZO)中的一种。
图7是根据本发明第二实施例的IPS-LCD装置的阵列基板示意性平面图。在第二实施例中，阵列基板有一个涡旋形状的开孔区域，该形状由涡旋形公共电极和像素电极限定。
在图7中，栅极线212横向布置，数据线228基本上垂直于栅极线212布置。像素区P由栅极线212和数据线228的交叉部分限定在阵列基板上。薄膜晶体管(TFT)T布置在栅极线212与数据线228的交叉部分附近的像素区P内。
在像素区P内，有一矩形形状的第一公共电极图案220a。第一公共电极图案220a在中间有一圆形开口218，使得第一公共电极图案220a包围像素区P的一个边界部分。具有涡旋形状的第二公共电极图案220b作为从第一公共电极图案220a上延伸出来的部分，位于圆形开口218中。第一公共电极图案220a和第二公共电极图案220b形成公共电极220。公共线214与数据线228交叉，并且将公共电极220连接到相邻像素区中的相邻公共电极(图中未示)上。公共线214可以与公共电极220形成为一个整体。
形成电容电极240，用以与第一公共电极图案220a交叠，该电容电极240与第一公共电极图案220a的交叠部分一起形成存储电容“CST”。电容电极240的一端连接到TFT T的漏极232上。具有涡旋形状的像素电极238也设置在圆形开口218内。涡旋形的像素电极238在涡旋形第一公共电极图案220a旁边从电容电极240开始延伸。涡旋形像素电极238的第一涡旋弯应当设置在涡旋形第二公共电极图案220b的第一涡旋弯与第一公共电极图案220a之间，以便在公共电极220与像素电极238之间形成一涡旋形开孔区域。可以将像素电极238的形状制成包围第二公共电极图案220b并且与它间隔开。在参照图7所示的第二实施例中，可以将电容电极240形成为具有比第一公共电极图案220a更小的宽度并且暴露第一公共电极图案220a的边界部分，从而在第一公共电极图案220a与像素电极238之间产生一横向电场。
图8A-8E是示出用来制造图7中阵列基板的五个掩模过程的示意性平面图。
在图8A中，通过第一掩模过程，在基板210上形成第一金属层，然后对其制作图案，从而形成栅极线212、公共线214和包括第一公共电极图案220a和第二公共电极图案220b的公共电极220。还形成从栅极线212上延伸出来的栅极216。公共线214将公共电极220连接到下一个像素区的相邻公共电极(图中未示)上。第一公共电极图案220a的形状可以制成象矩形并且其中包括圆形开口218，以使第一公共电极图案220a与像素区P的周边部分交叠。第二公共电极图案220b为涡旋形，并且从圆形开口218中的第一公共电极图案220a上延伸出来。
在图8B中，在对第一金属层制作图案之后，在基板210的整个表面上形成一栅极绝缘层(图中未示)以覆盖栅极线212和公共电极220。然后，通过第二掩模过程，在栅极绝缘层(图中未示)和栅极216上形成半导体层226。半导体层226可以是双层，该双层包括纯非晶硅的第一层和掺杂的非晶硅第二层。
在图8C中，通过第三掩模过程，在基板210的整个表面上形成第二金属层以覆盖半导体层226，然后对其制作图案，从而形成基本上垂直于栅极线212的数据线228。还形成源极230和漏极232以接触半导体层226。源极230从半导体层226的一个部分之上的数据线228上延伸出来，漏极232跨过栅极216与源极230间隔开。蚀刻暴露在源极230与漏极232之间的掺杂的非晶硅，从而在半导体层226上形成沟道“ch”。栅极216、半导体层226和源极230与漏极232形成薄膜晶体管T。
图8D示出了漏极接触孔234的形成。在基板210的整个表面之上形成一钝化层(图中未示)以覆盖薄膜晶体管T。然后，通过第四掩模过程，对该钝化层(图中未示)制作图案，形成漏极接触孔234以暴露漏极232的一部分。
在图8E中，通过第五掩模过程，在具有漏极接触孔234的钝化层上形成一透明导电层，然后对其制作图案，形成电容电极240和涡旋形像素电极238。电容电极240可以布置成与第一公共电极图案220a交叠，并且通过漏极接触孔234接触漏极232。具有涡旋形状的像素电极238在涡旋形第二公共电极图案220b的旁边从电容电极240上延伸出来。像素电极238从电容电极240上的延伸开始于紧接于涡旋形第二公共电极图案220b开头的部分。电容电极240可以具有比第一公共电极图案220a更小的宽度，以防在像素电极238与电容电极240之间发生断电。
图9是示出根据本发明第三实施例的IPS-LCD装置中使用的阵列基板一个像素的平面图。图9的阵列基板非常类似于图5的阵列基板，不过前者的阵列基板是利用四个掩模过程完成的，在四个掩模过程中，利用衍射曝光(diffraction exposure)来形成半导体层和数据线。
如图9所示，横着布置栅极线312，数据线328基本上垂直于栅极线312设置。一对栅极线312和数据线328在基板310上限定一个像素区P，圆形形状的公共电极320和像素电极338都形成于该像素区P内。由于像素电极338和公共电极320为圆形形状，所以液晶指向矢在所有方向上都相同，并且防止在一个特定角度上产生颜色倒置。公共线314在像素区P的中间从左向右延伸。该公共线基本上平行于栅极线312并且与栅极线312间隔开。薄膜晶体管(TFT)T设置在栅极线312与数据线328的交叉部分附近。TFT T包括栅极316、半导体层326、源极330和漏极332。栅极316从栅极线312上延伸出来，源极330从数据线328上延伸出来。漏极332与源极330间隔开并且与栅极316的一部分交叠。在同一个图案制作过程中，数据线328与源极320和漏极332连同半导体层326一起形成，以使半导体线325设置在数据线328之下并且具有与数据线328相同的图案形状。尤其是，半导体层326从半导体线325上延伸出来并且还设置在源极330与漏极332之下。
如图9所示，公共电极320包括第一公共电极图案320a和第二公共电极图案320b，第一公共电极图案320a包围像素区P并且在中间有一圆形开口318，第二公共电极图案320b在该圆形开口318内。第一公共电极图案320a和第二公共电极图案320b的第一半的各部分从公共线314上沿着向上的方向延伸，而第二半的各部分从公共线314上沿着向下的方向延伸。这样，第一公共电极图案320a和第二公共电极图案320b连接到公共线314上。第一公共电极图案320a的形状制成象矩形并且具有圆形开口318，而第二公共电极图案320b的形状制成象环形。由于公共线314与像素区P横向交叉，所以公共线314对应于圆形带状第二公共电极图案320b和圆形开口318的一条直径线并且沿着该线横向穿过。
一电容电极340形成于设有第一公共电极图案320a的区域中，使电容电极340与第一公共电极图案320a交叠并且与第一公共电极图案320a的交叠部分一起形成一存储电容。电容电极340包括分别在像素区P的底部和顶部的第一电容电极图案340a和第二电容电极图案340b。第一电容电极图案340a通过像素连接线341接至第二电容电极图案340b，而且第一电容电极图案340a接至TFT T。
像素电极338包括第一像素电极图案338a和第二像素电极图案338b。第一像素电极图案338a为环形并且设置在第一公共电极图案320a与第二公共电极图案320b之间，第二像素电极图案338b为圆形并且设置在圆形带状第二公共电极图案320b内。像素连接线341垂直设置在像素区P的中间，并且与第一电容电极图案340a和第二电容电极图案340b相互连接。此外，像素连接线341还将第一像素电极图案338a连接到第二像素电极图案338b上。因此，像素电极338、电容电极340和像素连接线341可以在同一个图案制作过程中形成为一个整体。
在参照图9示出的第三实施例中，像素区P可以被像素连接线341和公共线314分成多个区域，例如四个区域。另外，分别限定于公共电极320与像素电极338之间的开孔区域具有与图5的第一实施例类似的圆形。因此，防止了色移的发生并且改善了IPS-LCD装置的画质和视角。
图10A-10D是示出形成图9的阵列基板的过程步骤的平面图。在该实施例中，利用四个掩模过程完成该制造过程。
在图10A中，在第一掩模过程中，在基板310上形成第一金属层，然后对其制作图案，形成栅极316、栅极线312、公共线314、公共电极320和圆形开口318。如参照图9所述的那样，横着设置栅极线312和公共线314。栅极316从栅极线312上延伸出来。公共电极320包括第一公共电极图案320a和第二公共电极图案320b，第一公共电极图案320a和第二公共电极图案320b的第一半的各部分从公共线314上沿着向上的方向延伸，而第二半的各部分沿着向下的方向延伸。第一公共电极图案320a的形状制成象矩形并且包括圆形开口318，以使第一公共电极图案320a包围像素区P的一个边界部分。第二公共电极图案320b具有环形形状并且设置在圆形开口318内。公共线314在中间沿水平方向跨过像素区P，以使公共线314沿着圆形带状第二公共电极图案320b和圆形开口318的一条直径线延伸。
在图10B中，在基板310的整个表面之上形成一栅极绝缘层(图中未示)以覆盖制作图案后的第一金属层、栅极线312、公共线314和公共电极320。之后，通过第二掩模过程，在栅极绝缘层上同时形成半导体线325和数据线328。半导体线325和数据线328具有相同的图案形状，因为它们是在同一个图案制作过程中形成的。半导体线325可以包括本征非晶硅层和掺杂非晶硅层的一个多层，数据线328可以包括一种金属材料。与半导体线325和数据线328同时，形成与栅极316交叠并且从数据线328上延伸出来的源极330和与源极330间隔开的漏极332。另外，还形成从半导体线325上延伸出来的半导体层326，使其设在源极330与漏极332之下。通过暴露本征非晶硅层，源极330与漏极332之间的半导体层326的一部分形成一沟道。
通过利用一衍射掩模的过程，可以对源极330与漏极332之间的半导体层326的一部分进行曝光。虽然图中未示，但是在栅极绝缘层上顺次形成固有非晶硅层、掺杂非晶硅层和金属材料层之后，可以在金属材料层上形成具有第一厚度的光刻胶(PR)层。然后，将具有透射区、衍射区和遮蔽区的衍射掩模设置在PR层之上。可以通过该衍射掩模照射PR层。例如，当PR层是其中保留一曝光部分的负类型PR层时，所曝光的半导体区对应于衍射掩模的衍射区，源极和漏极对应于衍射掩模的透射区。在对该曝光的PR层显影之后，得到第一PR图案，该图案在源极和漏极上具有第一厚度而在曝光的半导体区上具有第二厚度。在用第一PR图案作为蚀刻掩模顺次蚀刻本征非晶硅层、掺杂的非晶硅层和金属材料层之后，第一PR图案变成第二PR图案，以便通过一灰化步骤去除具有初始第二厚度的那些部分。用第二PR图案作为蚀刻掩模对半导体层进行蚀刻。这样，可以通过利用一衍射掩模的曝光过程对源极330与漏极332之间的半导体层326的一部分进行曝光。栅极316、半导体层316和漏极332形成薄膜晶体管(TFT)T。
在图10C中，在第三掩模过程中，在基板310的整个表面之上形成一钝化层(图中未示)，然后对其制作图案，形成暴露漏极332一部分的漏极接触孔334。
图10D示出用来形成像素电极338和电容电极340的第四掩模过程。通过第四掩模过程，在具有漏极接触孔334的钝化层上形成一透明导电层，然后对其制作图案。这样，在钝化层上形成像素电极338、电容电极340和像素连接线341。像素电极338包括第一像素电极图案338a和第二像素电极图案338b。第一像素电极图案338a形成为象环形并且设置在第一公共电极图案320a与第二公共电极图案320b之间。第二像素电极图案338b形成为象圆形并且设置在像素区P的中间的第二公共电极图案320b内。电容电极340包括第一电容电极图案340a和第二电容电极图案340b，它们分别设置在第一公共电极图案320a的顶部和底部之上。像素连接线341垂直设置在像素区P内，与公共线314交叉，并且连接到第一电容电极图案340a和第二电容电极图案340b上。像素连接线341还与第一像素电极图案338a和第二像素电极图案338b相互连接。可以通过一个过程将像素连接线341与像素电极338和电容电极340形成为一整体图案。第一电容电极图案340a通过漏极接触孔334接触漏极332。这里，像素电极340的透明导电层可以是铟锡氧化物(ITO)、铟锡锌氧化物(ITZO)和铟锌氧化物(IZO)中的一种。
图11是根据本发明第四实施例的IPS-LCD装置的阵列基板示意性平面图。图11的阵列基板非常类似于图7的阵列基板，不过前者的阵列基板是通过四个掩模过程完成的，在这四个掩模过程中，用衍射曝光来形成半导体层和源极与漏极。此外，在第四实施例中，阵列基板具有涡旋形公共电极和像素电极限定的涡旋形状的开孔区域。
在图11中，栅极线412横向布置，数据线428基本上垂直于栅极线412布置。栅极线412和数据线428的交叉点在阵列基板上限定一像素区P。薄膜晶体管(TFT)T设置在栅极线412与数据线428的交叉部分附近的像素区P内。TFT T包括栅极416、半导体层426、源极430和漏极432。栅极416从栅极线412上延伸出来，源极430从数据线428上延伸出来。漏极432与源极430间隔开并且与栅极416的一部分交叠。在同一个图案制作过程中，数据线428与源极420和漏极432连同半导体层426一起形成，以使半导体线425设置在数据线428之下并且具有与数据线428相同的图案形状。半导体层426从半导体线425上延伸出来并且还设置在源极430与漏极432之下。
在像素区P内，设有一矩形形状的第一公共电极图案420a。第一公共电极图案420a在中间有一圆形开口418，使得第一公共电极图案420a包围像素区P的一个边界部分。具有涡旋形状的第二公共电极图案420b通过从第一公共电极图案420a上延伸出来，设于圆形开口418中。第一公共电极图案420a和第二公共电极图案420b形成公共电极420。公共线414与数据线428交叉，并且将公共电极420连接到相邻像素区中的相邻公共电极(图中未示)上。公共线414可以与公共电极420形成为一个整体。
可以形成电容电极440，用以与第一公共电极图案420a交叠，该电容电极440与第一公共电极图案420a的交叠部分一起形成一存储电容。电容电极440的一端连接到TFT T的漏极432上。具有涡旋形状的像素电极438也设置在圆形开口418内。涡旋形的像素电极438在涡旋形第二公共电极图案420a旁边从电容电极440开始延伸。涡旋形像素电极438的第一涡旋弯应当设置在涡旋形第二公共电极图案420b的第一涡旋弯与第一公共电极图案420a之间，以便在公共电极420与像素电极438之间形成一涡旋形开孔区域。而且，制成像素电极438的形状，使其与第二公共电极图案420b间隔开。与参照图7所示的第二实施例类似，可以将电容电极440形成为具有比第一公共电极图案420a更小的宽度并且暴露第一公共电极图案420a的边界部分，从而在第一公共电极图案420a与像素电极438之间产生一横向电场。
图12A-12D是示出用来制造图11中阵列基板的四个掩模过程的示意性平面图。
在图12A中，通过第一掩模过程，在基板410上形成第一金属层，然后对其制作图案，从而形成栅极线412、公共线414和包括第一公共电极图案420a和第二公共电极图案420b的公共电极420。还形成从栅极线412上延伸出来的栅极416。公共线414将公共电极420连接到下一个像素区的相邻公共电极(图中未示)上。第一公共电极图案420a的形状可以制成象矩形并且其中包括圆形开口418，以使第一公共电极图案420a与像素区P的周边部分交叠。第二公共电极图案420b为涡旋形，并且从圆形开口418中的第一公共电极图案420a上延伸出来。
图1 2B示出了与参照图10B所示的衍射曝光相同的第二掩模过程。
在图12B中，在基板410的整个表面之上形成一栅极绝缘层(图中未示)以覆盖制作图案后的第一金属层、栅极线412、公共线414、栅极416和公共电极420。之后，通过第二掩模过程，在栅极绝缘层上同时形成半导体线425和数据线428。由于半导体线425和数据线428是在同一个图案制作过程中形成的，所以半导体线425和数据线428具有相同的图案形状。半导体线425可以包括本征非晶硅层和掺杂非晶硅层的一个多层，数据线428可以包括一种金属材料。在形成半导体线425和数据线428的同时，形成与栅极416交叠并且从数据线428上延伸出来的源极430和与源极430间隔开的漏极432。另外，还可以形成从半导体线425上延伸出来的半导体层426，使其设在源极430与漏极432之下。如参照图10B所示，通过暴露本征非晶硅层，源极430与漏极432的半导体层426的一部分构成沟道“ch”。也就是说，半导体层426可以通过利用衍射掩模的曝光过程而在源极430与漏极432之间曝光，所曝光的半导体层426可以称为沟道区“ch”。栅极416、半导体层426、源极430和漏极432构成薄膜晶体管(TFT)T。
图12C示出了漏极接触孔434的形成。在基板410的整个表面之上形成一钝化层(图中未示)以覆盖薄膜晶体管T。然后，通过第三掩模过程，对该钝化层(图中未示)制作图案，形成漏极接触孔434以暴露漏极432的一部分。
在图12D中，通过第四掩模过程，在具有漏极接触孔434的钝化层上形成一透明导电层，然后对其制作图案，由此形成电容电极440和涡旋形像素电极438。电容电极440布置成与第一公共电极图案420a交叠，并且通过漏极接触孔434接触漏极432。具有涡旋形状的像素电极438在涡旋形第二公共电极图案420b的旁边从电容电极440上延伸出来。像素电极438的延伸开始于紧接于涡旋形第二公共电极图案420b开头的部分。这里，电容电极440应当具有比第一公共电极图案420a更小的宽度，以防在像素电极438与电容电极440之间发生电中断。
在另一个实施例中，可以用一提升过程制造IPS-LCD装置。在提升过程中，在第一层上形成一光刻胶(PR)图案之后，在该PR图案和暴露的第一层上形成第二层。通过去除PR图案上第二层的一部分，同时剥去PR图案，从而对第二层制作图案。由此得到具有理想形状的第二层图案。
图13A至13D是示出一提升过程的剖视图。
在图13A中，在基板450上限定第一区“VIa”和第二区“VIb”。在基板450的第二区“VIb”上形成有一台阶或者高度的PR图案452。
在图13B中，在基板450之上形成一制作图案材料454以覆盖PR图案452。这种制作图案材料454是一种金属材料或者透明导电材料。虽然图13B中未示但是可以将PR图案452上的制作图案材料454的各部分与基板450的其他部分隔离，因为在形成制作图案材料454时，PR图案452的台阶或者高度影响制作图案材料454的台阶覆盖范围。
图13C示出了剥去PR图案452的过程。当从基板450上剥去PR图案452时，也通过提升过程去除制作图案材料454的部分454a，而保留基板450上的其他部分454b。这样，如图13D所示，剩余的制作图案材料变成基板450上的理想图案456，尤其是对应于其上没有PR图案的第一区“VIa”。
前述的提升过程比光刻过程更简单，因为它无需曝光、显影、蚀刻等等。以下将描述通过这种提升过程形成的阵列基板。假设这种提升过程用于形成前述的阵列基板。
图14是示出根据本发明第五实施例的IPS-LCD装置中使用的阵列基板的平面图。图14的阵列基板类似于第一和第三实施例，但是图14的阵列基板用三个掩模过程形成，这三个掩模过程中，采用了衍射曝光和提升过程。
在图14中，栅极线512横着排列而数据线528基本上垂直于栅极线512设置。一对栅极线512和数据线528在基板510上限定一个像素区P。在该像素区P内形成具有圆形开孔区域的公共电极512和像素电极538。由于像素电极538和公共电极520为圆形，所以液晶指向矢在所有的方向上都是相同的并且防止在一个特定角度上有颜色倒置。公共线514在像素区P的中间从左边延伸到右边。公共线514平行于栅极线512并且与栅极线512间隔开。
在栅极线512和数据线528的一端上，分别设置栅极焊盘1310和数据焊盘1314。栅极焊盘端1318设置在栅极焊盘1310之上，并且通过接触口XVIa接触栅极焊盘1310，而数据焊盘端1320设置在数据焊盘1314之上并且通过第二接触口XVIb接触数据焊盘1314。
薄膜晶体管(TFT)T设置在栅极线512与数据线528的交叉部分附近。TFT T包括栅极516、半导体层526、源极530和漏极532。栅极516从栅极线512上延伸出来，源极530从数据线528上延伸出来。漏极532与源极530间隔开并且与栅极516的一部分交叠。漏极532横向延长并且连接到像素连接线533上，像素连接线533与漏极532形成为一个整体。形成电容电极535以与前一条栅极线交叠，电容线535与前一条栅极线的交叠部分一起形成存储电容CST。像素连接线533与像素区P的中间垂直交叉并且将漏极532连接到电容电极535上。
在第五实施例中，在同一个图案制作过程中，数据线528与源极520和漏极532、像素连接线533和电容电极535连同半导体层526一起形成，以使半导体线525设置在数据线528之下。半导体线具有与数据线528相同的图案形状。半导体层526可以在像素连接线533和电容电极535二者之下延伸。尤其是，半导体层526可以从源极530和漏极532、像素连接线533以及电容电极535之下的半导体线525延伸出来。
类似于参照图5和9解释的第一和第三实施例，公共电极520包括第一公共电极图案520a和第二公共电极图案520b，第一公共电极图案520a包围像素区P并且在中间具有一圆形开口518，第二公共电极图案520b在圆形开口518内。第一公共电极图案520a和第二公共电极图案520b的第一半部分沿着向上的方向从公共线514上延伸出来，第一和第二公共电极图案的第二半部分沿着向下的方向延伸出来。这样，第一公共电极图案520a和第二公共电极图案520b连接到公共电极514上。第一公共电极图案520a制成象矩形的形状并且其中有圆形开口518，而第二公共电极图案520b制成象环形的形状。由于公共线514与像素区P横向交叉，所以公共线514对应于圆形带状第二公共电极图案520b和圆形开口518的一条直径线并且沿着该线横向穿过。
像素电极538包括第一像素电极图案538a和第二像素电极图案538b。第一像素电极图案538a为半圆弧并且设置在第一公共电极图案520a与第二公共电极图案520b之间，第二像素电极图案538b为棒状并且设置在圆形带状第二公共电极图案520b内。在本发明的第五实施例中，第一像素电极图案538a和第二像素电极图案538b形成得直接接触像素连接线533。圆形带状第一像素电极图案538a与像素连接线533交叉并且与其直接接触。第二像素电极图案538b位于像素P中间的公共连接线514与像素连接线533彼此交叉的区域。尤其是第二像素电极图案538b设置在像素连接线533的一个区域内。由此，具有第一电极图案538a和第二电极图案538b的像素电极538接收来自薄膜晶体管T的数据信号。
在第五实施例中，像素区P被像素连接线533和公共线514分成多个区域，例如四个区域。此外，公共电极520与像素电极538之间限定的开孔区域具有类似于图5和9的第一实施例和第三实施例的圆形形状，用以防止IPS-LCD装置发生色移，并且改善了IPS-LCD装置的画质和视角。
图15A-15D是示出用来制造根据本发明第五实施例的IPS-LCD装置的阵列基板的三个掩模过程的示意性平面图。
在图15A、25A和26A中，在第一掩模过程中，在基板510上形成栅极线512和公共线514。同时，可以形成连接到栅极线512的栅极516、连接到公共线514的公共电极520以及连接到栅极线512一端的栅极焊盘1310。类似于分别参照图6A和10A描述的第一和第三实施例，栅极线512和公共线514横向设置。栅极516从栅极线512上延伸出来。公共电极520包括第一公共电极图案520a和第二公共电极图案520b。第一公共电极图案520a包括一圆形开口518。第一公共电极图案520a和第二公共电极图案520b的第一半部分沿着向上的方向从公共线514上延伸出来，第二半部分沿着向下的方向延伸。第一公共电极图案520a制成在像素区P内象一矩形的形状并且包括一圆形开口518，以使第一公共电极图案包围像素区P的边界部分。第二公共电极图案520b为环形形状并且设置在圆形开口518内。公共线514在水平方向上与像素区P的中间交叉，以便它沿着圆形带状第二公共电极图案520b和圆形开口518的一条直径线延伸。
在图15B，25B和26B中，通过第二掩模过程，在栅极线512和公共线514上形成栅极绝缘层1312之后，在栅极绝缘层1312上同时形成半导体层526和数据线528。半导体层526可以包括固有非晶硅层和掺杂非晶硅层的一个多层，数据线528可以包括一种金属材料。同时，形成与栅极516交叠并且从数据线528上延伸出来的源极530和与源极530间隔开的漏极532。由于半导体层526和源极530以及漏极532是在同一个图案制作过程中利用类似于参照图10B所示的第三实施例的衍射掩模形成的，所以半导体线525形成于数据线之下。半导体线525具有与数据线528相同的图案形状。另外，在形成数据线528和源极530以及漏极532时，像素连接线533和电容电极535也与漏极532形成为单独一个整体。电容电极535形成于前一条栅极线之上以形成存储电容，像素连接线533设置成与像素区P垂直交叉并且将漏极532连接到电容电极535上。可以形成从半导体线525上延伸出来的半导体层536，使其设在像素连接线533和电容电极535之下。此外，通过利用一衍射掩模的曝光过程，去除源极530与漏极532之间的半导体层536的一部分，通过暴露本征非晶硅层而形成沟道“ch”。栅极516、半导体层526、源极530和漏极532形成一薄膜晶体管(TFT)T。
图15C、25C和26C示出了形成一光刻胶(PR)图案536和一透明导电层537的步骤。在形成TFT T之后，在基板510的整个表面上形成钝化层1316。然后，在第三掩模过程中，首先在基板的整个表面上形成光刻胶光刻胶材料，然后对其制作图案，形成PR图案536。PR图案536包括其上去除了PR材料的电极区域“II”。电极区域“II”包括第一电极区域“IIa”和第二电极区域“IIb”。第一电极区域“IIa”为半圆弧形并且设置在第一公共电极图案520a与第二公共电极图案520b之间。第二电极区域“IIb”在其中像素连接线533与公共线514垂直交叉的像素区P的中央部分内为棒状。在形成PR图案536之后，用PR图案536作为掩模，去除作为被电极区域“II”暴露的区域的钝化层和栅极绝缘层1312和1316的那些部分。在进行蚀刻时，还形成第一接触口XVIa和第二接触口XVIb。如前所述，第一接触口XVIa暴露栅极焊盘1310，第二接触口XVIb暴露数据焊盘1314。在蚀刻过程之后，在基板510的整个表面上形成透明导电层537以覆盖PR图案536。
在图15D、25D和26D中，通过剥离(图15C的)PR图案536得到像素电极538。在进行该剥离过程时，还得到栅极焊盘端1318和数据焊盘端1320。当剥去(图15C的)PR图案536时，还去除(图15C的)PR图案535上的(图15C的)一部分透明导电层537。因此，只留下不在(图15C的)PR图案536上的透明导电部分，剩余的透明导电图案变成像素电极538、栅极焊盘端1318和数据焊盘端1320。在图15D、25D和所示的提升过程的这一步骤中，无需包括曝光和显影的额外光刻过程，从而可以用三个掩模过程制造阵列基板。
类似于第一和第三实施例，像素电极538包括第一像素电极图案538a和第二像素电极图案538b。第一像素电极图案538a为半圆弧并且设置在第一公共电极图案520a与第二公共电极图案520b之间。第二像素电极图案538b为棒状并且设置在像素连接线533的中央部分内。第一像素电极图案538a和第二像素电极图案538b直接接触像素连接线533，因为去除了钝化层并且在像素连接线533与像素电极538之间没有绝缘体。
图16是根据本发明第六实施例的IPS-LCD装置中使用的阵列基板的平面图。图16的阵列基板类似于图14的阵列基板，但是前者的公共电极620和像素电极638在同一个过程步骤中一起形成。而且在本发明的第六实施例中，制造过程采用了前述的衍射曝光和提升过程，使得可以用三个掩模过程完成图16的阵列基板。
在图16中，栅极线612横着排列而数据线628基本上垂直于栅极线612设置。栅极线612和数据线628通过彼此交叉而在基板上限定一个像素区P。一薄膜晶体管(TFT)T设置在栅极线612与数据线628的交叉部分附近的像素区P中。TFT T包括栅极616、半导体层626、源极630和漏极632。栅极616从栅极线612上延伸出来，源极630从数据线628上延伸出来并且与栅极616的一端部分交叠。漏极632与源极630间隔开并且与栅极616的另一个端部分交叠。在该过程步骤中，在利用衍射掩模的同时对半导体材料和金属层制作图案，使得数据线628与源极620和漏极632连同半导体层626一起形成。半导体线625形成于数据线628之下并且具有与数据线628相同的图案形状。半导体层626从半导体线625上延伸出来并且还设置在源极630与漏极632之下。此外，像素连接线633和电容电极635也在形成源极630和漏极632的时候形成。电容电极635设置成与前一条栅极线612的一部分交叠，并且与前一条栅极线612的交叠部分一起形成存储电容。像素连接线633与像素区P垂直交叉，并且基本上垂直于公共线614。像素连接线633将漏极632连接到电容电极635上。漏极632、像素连接线633和电容电极635可以形成为单独一个整体图案。虽然图16中未示，但是从半导体线625上延伸出来的半导体层626可以在像素连接线633与电容电极635之下延伸。
在像素区P内，设有一矩形形状的第一公共电极图案620a。第一公共电极图案620a在中间有一圆形开口，并且被分成包括左边部分和右边部分的两部分。第一公共电极图案620a不与像素连接线633交叠，使得像素连接线633将第一公共电极图案620a分成左边部分和右边部分。第二公共电极图案620b设置在第一公共电极图案620a的圆形开口内，并且被分为包括左半圆弧和右半圆弧的两部分。象第一公共电极图案620a一样，第二公共电极图案620b不与像素连接线633交叠，使得像素连接线633将第二公共电极图案620b分成左半圆弧和右半圆弧。第一公共电极图案620a和第二公共电极图案620b与公共线614的一部分交叠并且直接接触公共线614。
在像素区P内，还形成像素电极638。像素电极638包括第一像素电极图案638a和第二像素电极图案638b。第一像素电极图案638a设置在第一公共电极图案620a与第二公共电极图案620b之间，并且被分为包括上半圆弧和下半圆弧的两部分。第一像素电极图案638a的上半圆弧和下半圆弧在像素连接线633之上交叉，但是不与公共线614交叠。这样，第一像素电极图案638a被公共线614分为上半圆弧和下半圆弧。将第二像素电极图案638b的形状制成为棒状，它在像素区P的中间设置在像素连接线633之上。第二像素电极图案638b不应在像素连接线633的区域之外，因为第二像素电极图案638b接触公共线614以接收公共电压，而且如果第二像素电极图案638b与公共电极620交叠，那么就不产生电场。第二像素电极图案638b形成于像素连接线633上并且直接接触像素连接线633。
图17A至17D是示出用来制造图16的阵列基板的三个掩模过程的示意性平面图。如上所述，该制造过程采用衍射掩模和提升过程来完成三个掩模过程。
在图17A中，在第一掩模过程中，在基板610上形成栅极线612和公共线614。同时，可以形成连接到栅极线612的栅极616。
在图17B中，通过第二掩模过程，在栅极线612和公共线614上形成一栅极绝缘层(图中未示)之后，在栅极绝缘层上同时形成半导体线625、半导体层626和数据线628。半导体层626包括具有本征非晶硅层和掺杂的非晶硅层的多层，半导体线625也是这样。数据线628可以包括一种金属材料。在形成数据线628的同时，形成源极630以使其与栅极616交叠并且从数据线628上延伸出来。漏极632与源极630间隔开。由于半导体层626与源极630和漏极632在同一个图案制作过程中并且是利用类似于参考图10B和15B所示的第三和第五实施例的衍射掩模形成的，所以数据线之下的半导体线625具有与数据线628相同的图案形状。此外，当形成数据线628和源极630与漏极632时，还将像素连接线633和电容电极635与漏极632一起形成为单独一个整体或者整体图案。电容电极635形成于前一条栅极线之上以形成存储电容，而像素连接线633垂直设置成与像素区P交叉并且将漏极632连接到电容电极635上。  虽然图17B中未示，但是半导体层626从半导体线625上延伸出来，而且可以设置在像素连接线633与电容电极635之下。另外，可以通过利用衍射掩模的一个曝光过程，去除源极630与漏极632之间的半导体层626的一部分，以通过暴露本征非晶硅层而形成沟道“ch”。栅极616、半导体层626、源极630和漏极632形成薄膜晶体管(TFT)T。
在图17C中，利用第三掩模过程，在基板610的整个表面之上施加一光刻胶(PR)层，然后对其制作图案，形成光刻胶(PR)图案636。PR图案636包括其中在图案制作过程中去除了PR材料的电极区域EA。电极区域EA包括第一至第七电极区域EA1-EA7。第一电极区域EA1和第二电极区域EA2分别具有彼此面对的半圆形圆边。第一电极区域EA1和第二电极区域EA2的形状制成象矩形，它们包围像素区P的周边部分。第三电极区域EA3和第四电极区域EA4每一个的形状都制成象半圆弧。第三电极区域EA3和第四电极区域EA4彼此面对，而且被第一电极区域EA1和第二电极区域EA2包围。第三电极区域EA3和第四电极区域EA4与像素连接线633交叉，但是并不与公共线614交叉。第五电极区域EA5和第六电极区域EA6的形状也制成象半圆弧，而且它们也彼此面对。第五电极区域EA5和第六电极区域EA6被第三电极区域EA3和第四电极区域EA4包围。第五电极区域EA5和第六电极区域EA6分别与公共线614交叉，但是并不与像素连接线633交叉。第七电极区域EA7制成象棒状的形状，设置在像素连接线633的区域内并且被第五电极区域EA5和第六电极区域EA6包围。第七电极区域EA7仅仅暴露像素连接线633的一部分。
在形成PR图案636之后，用PR图案636作为蚀刻掩模对下面的栅极绝缘层(图中未示)进行蚀刻。因此，去除了第一至第六电极区域EA1至EA6下面的栅极绝缘层。由于像素连接线633覆盖第七电极区域EA7中的栅极绝缘层，所以第七电极区域EA7中的栅极绝缘层没有被去除，第七电极区域EA7中的公共线614也没有被暴露。在对栅极绝缘层进行蚀刻之后，在基板610的整个表面上形成透明导电层637以覆盖PR图案636。
在图17D中，通过例如提升过程剥去(图17C的)PR图案636，得到像素电极638和公共电极620。当剥去(图17C的)PR图案636时，也去除了(图17C的)PR图案636上的(图17C的)透明导电层637的各个部分。由此，只剩下不在PR图案636上的透明导电部分，这些剩余的透明导电图案变成像素电极638和公共电极620。在图17D所示的提升过程的这一步骤中，无需包括曝光和显影的额外光刻过程。
如参照图16所述，像素电极638包括第一像素电极图案638a和第二像素电极图案638b。公共电极620包括第一公共电极图案620a和第二公共电极图案620b。第一公共电极图案620a对应于(图17C的)第一电极区域EA1和第二电极区域EA2，第二公共电极图案620b对应于(图17C的)第五电极区域EA5和第六电极区域EA6。第一像素电极图案638a对应于(图17C的)第三电极区域EA3和第四电极区域EA4，第二像素电极图案638b对应于(图17C的)第七电极区域EA7。由于(在图17C的)第一、第二、第五和第六电极区域内去除了栅极绝缘层，所以第一公共电极图案620a和第二公共电极图案620b直接接触公共线614。另外，第一像素电极图案638a和第二像素电极图案638b可以直接接触像素连接线633，因为在像素连接线633上没有绝缘体。
在第六实施例中，像素电极638和公共电极620在同一个过程中由相同的材料形成，并且分别直接接触像素连接线633和公共线614。因此，如果公共电极620与像素连接线633交叉，那么公共电极620可以直接接触像素连接线633并且可能引起不期望的电气短路。类似地，如果像素电极638与公共线614交叉，那么像素电极638可以直接接触公共线614。因此，将公共电极620与像素电极638设置成分别不与像素连接线633和公共线614交叠。
第一公共电极图案620a具有矩形的轮廓，并且可以分为彼此面对的两部分。第一公共电极620a两部分的相对边为圆形。第二公共电极图案620b也具有分开的两部分(即，左边部分和右边部分)，这两部分的每一部分都制成象半圆弧的形状。第一像素电极图案638a也具有每一个都为半圆弧并且设置在第一公共电极图案620a与第二公共电极图案620b之间的两个分开部分。特别地，第二像素电极图案638b仅仅设置在像素连接线633的区域内。
图18示出了根据外加电压，对在根据本发明的IPS-LCD装置上实现的灰度级和液晶指向矢的仿真测试结果。最初，在没有施加电压时IPS-LCD装置产生黑色的正常黑色模式下进行仿真测试。如图18所示，当电压升高时，亮度也增大，液晶指向矢在所有方向上都一致。尤其是，无论观看者在哪里观看该IPS-LCD装置，液晶指向矢都是相同的而与方向无关。
图19是根据本发明第七实施例的IPS-LCD装置的阵列基板的示意性平面图。在本发明的第七实施例中，IPS-LCD装置包括红色、绿色、蓝色和白色子像素区，每一个子像素区都为方形。这四个子像素区构成一个像素。
在图19中，红色、绿色、蓝色和白色子像素区“PR”、“PG”、“PB”和“PW”构成一个方形的像素区“PP”。包括第一公共电极图案720a和第二公共电极图案720b的公共电极720形成于每一个子像素区“PR”、“PG”、“PB”和“PW”内。包括圆形开口718的第一公共电极图案720a包围每一个子像素区“PR”、“PG”、“PB”或者“PW”的边界部分。第二公共电极图案720b在圆形开口718的中央为环形。而且，具有圆形带状第一像素电极图案738a和圆形第二像素电极图案738b的像素电极738设置在圆形开口718内。公共电极720和像素电极738形成圆形开孔区域。由于每一个子像素区“PR”、“PG”、“PB”或者“PW”为方形并且使用白色子像素区“PW”，所以孔径比相对于仅仅使用红色、绿色和蓝色子像素时有显著的改善。虽然图19示出了具有圆形开孔区域的阵列基板，不过具有涡旋形开孔区域的阵列基板也可以具有这样的四个子像素结构。
图20是示出根据本发明第八实施例的IPS-LCD装置中使用的阵列基板一个像素的示意性平面图。图20的阵列基板具有非常类似于图5的基本结构，不过图20的阵列基板还包括一个增大的存储电容。
如图20所示，栅极线812横着排列而数据线828基本上垂直于栅极线812设置。栅极线812和数据线828在基板上限定一个像素区“P”。一薄膜晶体管(TFT)T连接到该栅极线812和数据线828上。
在像素区P内形成包括第一公共电极图案820a和第二公共电极图案820b的公共电极820。  包括圆形开口818的第一公共电极图案820a包围像素区P的边界部分，第二公共电极图案820b在圆形开口818内为环形。
像素电极838包括第一像素电极图案838a和第二像素电极图案838b。第一像素电极图案838a为环形并且设置在第一公共电极图案820a与第二公共电极图案820b之间。第二像素电极图案838b为圆形并且设置在圆形带状第二公共电极图案820b内。
电容电极840包括第一电容电极图案840a和第二电容电极图案840b。第一电容电极图案840a与第一公共电极图案820a的底部交叠，并且连接到薄膜晶体管T上。第二电容电极图案840b与第一公共电极图案820a的顶部以及相邻像素区的前一条栅极线812交叠。第一电容电极图案840a和第二电容电极图案840b与第一公共电极图案820a的顶部和底部交叠部分一起形成第一存储电容CST1。而且，第二电容电极图案840b与前一条栅极线812的交叠部分形成第二存储电容CST2。由于第二存储电容CST2在前一条栅极线之上被增大，并且第一存储电容CST1和第二存储电容CST2基本上相互并联连接，所以增大了总电容CST的电容量而没有降低孔径比。
图21是根据本发明第九实施例的IPS-LCD装置的阵列基板的示意性平面图。图21的阵列基板类似于图7，不过前者包括一增大的存储电容。
在图21中，阵列基板包括涡旋形像素电极938和涡旋形第二公共电极图案920b，使得该阵列基板具有与图7中所示第二实施例的涡旋形状类似的开孔区域。在前一个像素区的前一条栅极线912之上并且与第一公共电极图案920a交叠的电容电极940增大了。这样，电容电极940与第一公共电极图案920a的交叠部分一起形成第一存储电容CST1，而与前一个栅极912的交叠部分一起形成第二存储电容CST2。因此，总存储电容CST具有增大的电容量而没有降低孔径比，并且IPS-LCD装置可以稳定地受到驱动。
图22是示出贴附到前述阵列基板上的滤色片基板的一个像素的示意性平面图。图22的滤色片基板可以用于具有圆形开孔区域和涡旋形开孔区域中的一种的阵列基板。
具有矩形开口1052的黑色矩阵1054形成于基板1050上。滤色片1056形成于基板1050上以便能配装到矩形开口1052内，这样使得黑色矩阵1054变成形成下一像素的相邻滤色片的边界。在图22中，第一区域“Xa”是指其上形成有圆形或者涡旋形电极的区域。第二区域“Xb”是指在位置上对应于阵列基板中形成的矩形电极的区域。如果圆形或者涡旋形电极的第一区域“Xa”与黑色矩阵1054交叠，那么它形成第一交叠区域“Xc”。如果矩形电极的第二区域“Xb”与黑色矩阵1054交叠，那么它形成第二交叠区域“Xd”。通常，很显然，第二交叠区域“Xd”大于第一交叠区域“Xc”。也就是说，当使滤色片基板与阵列基板彼此贴附时，若滤色片基板没有与阵列基板对准，那么由于圆形电极或者涡旋形电极与比矩形电极小的黑色矩阵1054(即，Xc＜Xd)交叠，所以使得孔径比的降低程度最小。
图23是示出根据本发明第十实施例的IPS-LCD装置中使用的阵列基板的一个像素的平面图。
如图23所示，栅极线1112横着排列而数据线1128基本上垂直于栅极线1112设置。栅极线1112和数据线1128在基板上限定一个像素区“P”。一薄膜晶体管(TFT)T设置在栅极线11 12与数据线1128交叉部分的附近并且连接到栅极线1112和数据线1128上。
在像素区P内形成包括第一公共电极图案1120a和第二公共电极图案1120b的公共电极1120。第一公共电极图案1120a制成象矩形并且包括一矩形样开口1118。第一公共电极图案1120a包围像素区P的边界部分。第二公共电极图案1120b在矩形样开口1118内为环形。公共电极1120连接到公共线1114上，公共线1114基本上与栅极线1112平行并且与其间隔开。公共线1114在像素区P中间从左边延伸到右边。
电容电极1140包括第一电容电极图案1140a和第二电容电极图案1140b。第一电容电极图案1140a设置在第一公共电极图案1120a的底部之上并且连接到TFT T。第二电容电极图案1140b设置在第一公共电极图案1120a的顶部之上。尤其是，电容电极1140形成于设有第一公共电极图案1120a的区域内，以使电容电极1140与第一公共电极图案1120a交叠并且与第一公共电极图案1120a的交叠部分一起形成一存储电容。第一电容电极图案1140a和第二电容电极图案1140b分别设置在像素区P的底部和顶部。
包括第一像素电极图案1138a和第二像素电极图案1138b的像素电极1138通过像素连接线1141连接到电容电极1140上。第一像素电极图案1138a为环形并且设置在第一公共电极图案1120a与第二公共电极图案1120b之间，而第二像素电极图案1138b为圆形并且设置在圆形带状第二公共电极图案1120b内，特别是在公共连接线1114与像素连接线1141的交叉部分处。
在第十实施例中，第一电容电极图案1140a和第二电容电极图案1140b彼此面对并且间隔开。第一电容电极图案1140a和第二电容电极图案1140b为基本上矩形的形状并且彼此平行。第一电容电极图案1140a和第二电容电极图案1140b通过像素连接线1141连接到第一像素电极图案1138a和第二像素电极图案1138b上。
在图23中，在第一像素电极图案1138a与第二公共电极图案1120b之间和第二像素电极图案1138b与第二公共电极图案1120b之间形成开孔区域。在第十实施例中，第一公共电极图案1120a制成象矩形环形状，这样，矩形样开口1118具有四个拐角开口部分“XI”。因此，像素区P的开孔区域被放大得象四个拐角开口部分“XI”那样大。也就是说，阵列基板的孔径比增大，而且IPS-LCD的亮度也增大。
虽然图23中未示，不过第一公共电极图案1120a和电容电极1140也可以用于具有涡旋形公共电极和像素电极的阵列基板中，用以产生涡旋形开孔区域。
图24是根据本发明第十一实施例的IPS-LCD装置的阵列基板的示意性平面图。
如图24所示，栅极线1212横着排列而数据线1228基本上垂直于栅极线1212设置。成对的栅极线1212和数据线1228在基板上限定一个像素区P。形成半导体线1225，使其具有与数据线1228相同的图案形状。一薄膜晶体管(TFT)T设置在像素区P的一个拐角处并且连接到栅极线1212和数据线1228上。半导体线1225延伸到TFT T上，然后在源极1230和漏极1232下面形成半导体层1226。像素连接线1241与像素区P的中间垂直交叉，并且连接到TFT T的漏极1232上。
在像素区P内形成包括第一公共电极图案1220a和第二公共电极图案1220b的公共电极1220。第一公共电极图案1220a制成象矩形并且包括一圆形开口1218，使得第一公共电极图案1220a包围像素区P的边界部分。第二公共电极图案1220b为环形并且设置在圆形开口1218内。
像素电极1238包括第一像素电极图案1238a和第二像素电极图案1238b。第一像素电极图案1238a为环形并且设置在第一公共电极图案1220a与第二公共电极图案1220b之间，而第二像素电极图案1238b为圆形并且设置在圆形带状第二公共电极图案1220b内。像素电极1238和公共电极1220形成圆形带状开孔区域，并且可以在同一过程中用同样的材料形成。例如，可以利用一提升过程，由一种透明导电材料形成像素电极1238和公共电极1220。
在数据线1228与公共电极1220之间和像素连接线1241与像素电极1238之间插入具有低介电常数的钝化层(图中未示)。例如，可以将苯并环丁烯(BCB)或者丙烯酸树脂用于钝化层。该钝化层具有分别暴露公共线1214和像素连接线1241的第一接触孔1244和第二接触孔1246。第一接触孔1244设置在公共电极1220的下面并且暴露公共线1214的各个部分，以使第一接触孔1244将公共线1214连接到公共电极1220。第二接触孔1246设置在像素电极1238的下面并且暴露像素连接线1241的各个部分，以使它们将像素电极1238连接到像素连接线1241上。尤其是，公共电极1220通过钝化层的第一接触孔1244连接到公共线1214上，而像素电极1238通过钝化层的第二接触孔1246连接到像素连接线1241上。
在图24的第十一实施例中，由于在数据线1228与公共电极1220之间和像素连接线1241与像素电极1238之间插入具有低介电常数的钝化层，所以可以减少它们之间的电子干扰。因此，公共电极1220可以在一个区域中放大，进一步提高了孔径比。此外，由于图24中所示的阵列基板包括具有高孔径比接触孔的钝化层，所以可以用一种四个掩模过程形成阵列基板，在这种四个掩模过程中，公共电极和像素电极在同一个过程中用同样的材料形成。
在本发明中，由于公共电极和像素电极为圆形，所以液晶分子的指向矢在所有的方向上都相同。这样，改善了对比度和视角，而没有在一个特定角度的颜色倒置。
对本领域的那些人员来说很明显的是，在不脱离本发明的精神或者范围的情况下，可以在本发明的阵列基板中作各种修改和变换。因此，任何落在所附权利要求及其等同物的范围内的对于本发明的修改和变换都将属于本发明的保护范围。

Claims (105)

1.一种共平面开关型液晶显示装置的阵列基板，包括：
一基板上的栅极线；
与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；
一薄膜晶体管，它设置在该像素区的一个角处并且连接到栅极线和数据线上，该薄膜晶体管包括一半导体层；
一公共线，它与栅极线间隔开并且基本上与栅极线平行；
一公共电极，它从公共线延伸出来，并且包括多个公共电极图案，其中该多个公共电极图案的最外面公共电极图案在像素区内基本上是矩形形状而在其中间具有基本上为圆形的开口；
一电容电极，它与基本上是矩形形状的公共电极图案交叠，该电容电极连接到薄膜晶体管上；
一像素连接线，它在像素区中基本上设置成与数据线平行并且连接到电容电极上；和
一像素电极，它设置在基本上为圆形的开口内，从像素连接线伸出并且包括多个像素电极图案，
其中最里面的像素电极图案具有基本上为圆形的形状而其他像素电极被制作成具有圆形带的图案，
其中该多个公共电极图案的最里面公共电极图案制成圆形带形状，而且其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带形状。
2.如权利要求1的阵列基板，其特征在于，多个公共电极图案的每一个与多个像素电极图案的每一个配置成交替图案。
3.如权利要求1的阵列基板，其特征在于，所述多个公共电极图案的最里面公共电极图案设置在公共线与像素连接线交叉所在像素区的中央部分。
4.如权利要求1的阵列基板，其特征在于，电容电极图案包括第一电容电极图案和第二电容电极图案，它们分别与最外面的公共电极图案的底部和顶部交叠。
5.如权利要求4的阵列基板，其特征在于，第一电容电极图案连接到薄膜晶体管上。
6.如权利要求4的阵列基板，其特征在于，第一电容电极图案的圆边与第二电容电极图案的圆边彼此面对。
7.如权利要求1的阵列基板，其特征在于，像素区是基本上为正方形的形状。
8.如权利要求1的阵列基板，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
9.如权利要求1的阵列基板，其特征在于，电容电极与公共电极交叠以形成一存储电容。
10.如权利要求1的阵列基板，其特征在于，除了所述公共电极图案的最外面公共电极图案之外，像素电极图案和公共电极图案设置在基本上为圆形的开口内。
11.如权利要求1的阵列基板，其特征在于，还包括位于数据线之下并且与数据线的图案形状相同的半导体线，其中半导体层从该半导体线上延伸出来。
12.一种共平面开关型液晶显示装置的阵列基板的形成方法，包括：
利用第一掩模过程，在一基板上形成具有栅极的栅极线、包括多个公共电极图案的公共电极和基本上平行于栅极线且与栅极线间隔开的公共线，其中该多个公共电极图案的最外面公共电极图案是基本上为矩形的形状并且在其中间有一基本上为圆形的开口；
在栅极线、公共电极和公共线上形成栅极绝缘层；
利用第二掩模过程，在栅极绝缘层上以及栅极之上形成半导体层；
利用第三掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、与源极间隔开的漏极，其中源极和漏极与半导体层的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；
利用第四掩模过程，在基板的整个表面之上形成一钝化层以覆盖薄膜晶体管，并且对钝化层制作图案，以形成用来暴露漏极一部分的漏极接触孔；以及利用第五掩模过程，形成与该多个公共电极图案的最外面公共电极图案交叠并且连接到漏极上的电容电极、连接到电容电极上的像素连接线、从像素连接线上延伸并且在钝化层上包括多个像素电极图案的像素电极，
其中最里面的像素电极图案基本上为圆形，
其中多个公共电极图案的最里面公共电极图案和多个像素电极图案的最里面像素电极图案制成圆形带状，并且
其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带状。
13.如权利要求12的方法，其特征在于，多个公共电极图案的每一个与多个像素电极图案的每一个配置成交替图案。
14.如权利要求12的方法，其特征在于，所述多个公共电极图案的最里面公共电极图案设置在公共线与像素连接线交叉所在的像素区中央部分。
15.如权利要求12的方法，其特征在于，电容电极包括第一电容电极图案和第二电容电极图案，它们分别与最外面的公共电极图案的底部和顶部交叠。
16.如权利要求15的方法，其特征在于，第一电容电极图案连接到薄膜晶体管上。
17.如权利要求15的方法，其特征在于，第一电容电极图案的圆边和第二电容电极图案的圆边彼此面对。
18.如权利要求12的方法，其特征在于，像素区是基本上为正方形的形状。
19.如权利要求12的方法，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
20.如权利要求12的方法，其特征在于，电容电极与公共电极交叠以形成一存储电容。
21.如权利要求13的方法，其特征在于，除了所述多个公共电极图案的最外面公共电极图案之外，像素电极图案和公共电极图案设置在基本上为圆形的开口内。
22.一种共平面开关型液晶显示装置的阵列基板的形成方法，包括：
利用第一掩模过程，在一基板上形成具有栅极的栅极线、包括多个公共电极图案的公共电极和基本上平行于栅极线且与栅极线间隔开的公共线，其中该公共电极图案的最外面公共电极图案是基本上为矩形的形状并且在其中间有一基本上为圆形的开口；
在栅极线、公共电极和公共线上形成栅极绝缘层；
利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、跨过栅极而与源极间隔开的漏极、在数据线之下并且图案形状与数据线相同的半导体线、从栅极之上并且在源极和漏极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；
利用第三掩模过程，在基板的整个表面之上形成一钝化层以覆盖薄膜晶体管，并且对钝化层制作图案，以形成用来暴露漏极一部分的漏极接触孔；以及利用第四掩模过程，形成与所述多个公共电极图案的最外面公共电极图案交叠并且连接到漏极上的电容电极、连接到电容电极上的像素连接线、从像素连接线上延伸并且在钝化层上包括多个像素电极图案的像素电极，
其中最里面的像素电极图案基本上为圆形，
其中多个公共电极图案的最里面公共电极图案和多个像素电极图案的最里面像素电极图案制成圆形带状，并且
其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带状。
23.如权利要求22的方法，其特征在于，多个公共电极图案的每一个与多个像素电极图案的每一个配置成交替图案。
24.如权利要求22的方法，其特征在于，所述多个公共电极图案的最里面公共电极图案设置在公共线与像素连接线交叉所在的像素区中央部分。
25.如权利要求22的方法，其特征在于，电容电极包括第一电容电极图案和第二电容电极图案，它们分别与最外面的公共电极图案的底部和顶部交叠。
26.如权利要求25的方法，其特征在于，第一电容电极图案连接到薄膜晶体管上。
27.如权利要求25的方法，其特征在于，第一电容电极图案的圆边和第二电容电极图案的圆边彼此面对。
28.如权利要求22的方法，其特征在于，像素区是基本上为正方形的形状。
29.如权利要求22的方法，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
30.如权利要求22的方法，其特征在于，电容电极与公共电极交叠以形成一存储电容。
31.如权利要求22的方法，其特征在于，除了所述多个公共电极图案的最外面公共电极图案之外，像素电极图案和公共电极图案设置在基本上为圆形的开口内。
32.一种共平面开关型液晶显示装置中使用的阵列基板，包括：
一基板上的栅极线；
与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；
一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括一半导体层；
一公共电极，它设置在像素区内，并且具有第一公共电极图案和第二公共电极图案，其中第一公共电极图案基本上是矩形形状而在其中间具有基本上为圆形的开口，第二公共电极图案设置在基本上为圆形的开口内并且是基本上涡旋的形状；
一公共线，它基本上与数据线垂直交叉并且将公共电极连接到一相邻像素区中的相邻公共电极上；
一电容电极，它与第一公共电极图案交叠，该电容电极连接到薄膜晶体管上；和
一像素电极，它设置在基本上为圆形的开口内，并且是沿着第二公共电极图案的一侧基本上涡旋的形状，
其中像素电极和第二公共电极图案每一个都是基本上涡旋的形状，
其中开孔区域限定在所述公共电极和像素电极之间并且制成基本上涡旋的形状。
33.如权利要求32的阵列基板，其特征在于，第二公共电极图案从第一公共电极图案上延伸出来。
34.如权利要求33的阵列基板，其特征在于，像素电极从电容电极上延伸出来，像素电极紧靠着第二公共电极图案的延伸部分开始延伸。
35.如权利要求32的阵列基板，其特征在于，像素电极的第一涡旋弯位于第一公共电极图案与第二公共电极图案的第一涡旋弯之间。
36.如权利要求32的阵列基板，其特征在于，公共线与公共电极一起形成为一个整体图案。
37.如权利要求32的阵列基板，其特征在于，电容电极具有沿着第一公共电极图案基本上为圆形的开口基本上为圆形的边。
38.如权利要求32的阵列基板，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
39.如权利要求32的阵列基板，其特征在于，电容电极和公共电极交叠以形成一存储电容。
40.如权利要求32的阵列基板，其特征在于，还包括在数据线之下并且图案形状与数据线相同的半导体线，其中半导体层从该半导体线上延伸出来。
41.一种共平面开关型液晶显示装置的阵列基板的形成方法，包括：
利用第一掩模过程，在一基板上形成具有栅极的栅极线、具有第一和第二公共电极图案的公共电极和基本上平行于栅极线且与栅极线间隔开的公共线，其中第一公共电极图案基本上是矩形形状而在其中间具有基本上为圆形的开口，第二公共电极图案设置在基本上为圆形的开口内并且是基本上涡旋的形状；
在栅极线、公共电极和公共线上形成栅极绝缘层；
利用第二掩模过程，在栅极绝缘层上并且在栅极之上形成一半导体层；
利用第三掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、与源极间隔开的漏极，其中源极和漏极与半导体层的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；
利用第四掩模过程，在基板的整个表面之上形成一钝化层以覆盖薄膜晶体管，并且对钝化层制作图案，以形成用来暴露漏极一部分的漏极接触孔；以及
利用第五掩模过程，形成与第一公共电极图案交叠的电容电极和在基本上为圆形的开口内并且具有沿着第二公共电极图案一侧基本上涡旋的形状的像素电极，
其中电容电极连接到薄膜晶体管上，像素电极和第二公共电极图案每一个都是基本上涡旋的形状，
其中开孔区域限定在所述公共电极和像素电极之间并且制成基本上涡旋的形状。
42.如权利要求41的方法，其特征在于，第二公共电极图案从第一公共电极图案上延伸出来。
43.如权利要求42的方法，其特征在于，像素电极从电容电极上延伸出来，像素电极紧靠着第二公共电极图案的延伸部分开始延伸。
44.如权利要求41的方法，其特征在于，像素电极的第一涡旋弯设置于第一公共电极图案与第二公共电极图案的第一涡旋弯之间。
45.如权利要求41的方法，其特征在于，公共线与公共电极一起形成为一个整体图案。
46.如权利要求41的方法，其特征在于，电容电极具有沿着第一公共电极图案基本上为圆形的开口基本上为圆形的边。
47.如权利要求41的方法，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
48.如权利要求41的方法，其特征在于，电容电极和公共电极交叠以形成一存储电容。
49.一种共平面开关型液晶显示装置的阵列基板的形成方法，包括：
利用第一掩模过程，在一基板上形成具有栅极的栅极线、具有第一和第二公共电极图案的公共电极和基本上平行于栅极线且与栅极线间隔开的公共线，其中第一公共电极图案基本上是矩形形状而在其中间具有基本上为圆形的开口，第二公共电极图案设置在基本上为圆形的开口内并且是基本上涡旋的形状；
在栅极线、公共电极和公共线上形成栅极绝缘层；
利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、跨过栅极而与源极间隔开的漏极、在数据线之下并且图案形状与数据线相同的半导体线和从栅极之上且在源极和漏极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；
利用第三掩模过程，在基板的整个表面之上形成一钝化层以覆盖薄膜晶体管，并且对钝化层制作图案，以形成用来暴露漏极一部分的漏极接触孔；以及
利用第四掩模过程，形成与第一公共电极图案交叠的电容电极和在基本上为圆形的开口内并且具有沿着第二公共电极图案一侧基本上涡旋的形状的像素电极，其中电容电极连接到薄膜晶体管上，像素电极和第二公共电极图案每一个都是基本上涡旋的形状，其中开孔区域限定在所述公共电极和像素电极之间并且制成基本上涡旋的形状。
50.如权利要求49的方法，其特征在于，第二公共电极图案从第一公共电极图案上延伸出来。
51.如权利要求50的方法，其特征在于，像素电极从电容电极上延伸出来，像素电极紧靠着第二公共电极图案的延伸部分开始延伸。
52.如权利要求49的方法，其特征在于，像素电极的第一涡旋弯设置于第一公共电极图案与第二公共电极图案的第一涡旋弯之间。
53.如权利要求49的方法，其特征在于，公共线与公共电极一起形成为一个整体图案。
54.如权利要求49的方法，其特征在于，电容电极具有沿着第一公共电极图案基本上为圆形的开口基本上为圆形的边。
55.如权利要求49的方法，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
56.如权利要求49的方法，其特征在于，电容电极和公共电极交叠以形成一存储电容。
57.一种共平面开关型液晶显示装置的阵列基板，包括：
一基板上的栅极线；
与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；
一半导体线，它在数据线之下，并且具有与数据线相同的图案形状；
一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括源极和漏极以及从半导体线上延伸出来的半导体层；
一公共线，它与栅极线间隔开并且基本上与栅极线平行；
一公共电极，它从公共线延伸出来，并且包括多个公共电极图案，其中最外面的公共电极图案在像素区内基本上是矩形形状而在其中间具有基本上为圆形的开口；
一电容电极，它与前一个相邻的像素区的前一条栅极线交叠；
一像素电极，它设置在基本上为圆形的开口内，并且包括多个像素电极图案；以及
一像素连接线，它基本上与像素区内的数据线平行，并且连接到电容电极、像素电极和薄膜晶体管的漏极上，
其中像素电极与像素连接线的各个部分交叠并且直接与像素连接线接触，
其中最里面的像素电极图案具有基本上为圆形的形状而其他像素电极被制作成具有圆形带的图案，而且
其中所述多个公共电极图案的最里面公共电极图案制成基本上是圆形带形状，并且
其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带形状。
58.如权利要求57的阵列基板，其特征在于，多个公共电极图案的每一个与多个像素电极图案的每一个配置成交替图案。
59.如权利要求57的阵列基板，其特征在于，公共电极图案的最里面部分设置在公共线与像素连接线交叉所在像素区的中央部分。
60.如权利要求57的阵列基板，其特征在于，电容电极图案通过像素连接线连接到薄膜晶体管上。
61.如权利要求57的阵列基板，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
62.如权利要求57的阵列基板，其特征在于，除了最外面的公共电极图案之外，像素和公共电极图案设置在基本上为圆形的开口内。
63.一种共平面开关型液晶显示装置中使用的阵列基板的形成方法，包括：
利用第一掩模过程，在一基板上形成具有栅极的栅极线、包括多个公共电极图案的公共电极和基本上平行于栅极线且与栅极线间隔开的公共线，其中最外面的公共电极图案是基本上为矩形的形状并且在其中间有一基本上为圆形的开口；
在栅极线、公共电极和公共线上形成栅极绝缘层；
利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、跨过栅极而与源极间隔开的漏极、从漏极上延伸出来并且基本上与数据线平行的像素连接线、以从像素连接线上延伸出来的方式在前一条栅极线之上的电容电极、在数据线之下并且具有与数据线相同的图案形状的半导体线以及从栅极之上且在源极和漏极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；
利用第三掩模过程，在薄膜晶体管上形成一光刻胶图案，该光刻胶图案具有在多个公共电极图案之间的开口；
在基板的整个表面上形成一透明导电层，以覆盖光刻胶图案；以及
通过剥去光刻胶图案而去除光刻胶图案上的透明导电层，得到一像素电极，其中该像素电极适配于光刻胶图案的开口并且直接接触像素连接线，该像素电极包括多个像素电极图案，
其中最里面的像素电极图案基本上为圆形，而其他的像素电极图案制成具有圆形带，
其中所述多个公共电极图案的最里面公共电极图案制成圆形带状，并且
其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带状。
64.如权利要求63的方法，其特征在于，多个公共电极图案的每一个与多个像素电极图案的每一个配置成交替图案。
65.如权利要求63的方法，其特征在于，最里面的公共电极图案设置在公共线与像素连接线交叉所在的像素区中央部分。
66.如权利要求63的方法，其特征在于，电容电极图案通过像素连接线连接到薄膜晶体管上。
67.如权利要求63的方法，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
68.如权利要求63的方法，其特征在于，除了最外面的公共电极图案之外，像素和公共电极图案设置在基本上为圆形的开口内。
69.一种共平面开关型液晶显示装置中使用的阵列基板，包括：
一基板上的栅极线；
与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；
一半导体线，它在数据线之下，并且具有与数据线相同的图案形状；
一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括源极和漏极以及从半导体线上延伸出来的半导体层；
一公共线，它与栅极线间隔开并且基本上与栅极线平行；
一电容电极，它与前一个相邻的像素区的前一条栅极线交叠；
一像素连接线，它基本上与像素区内的数据线平行，并且连接到电容电极和薄膜晶体管的漏极上；
一公共电极，它包括多个公共电极图案，每一个公共电极图案被像素连接线分成两部分而不与像素连接线交叠；和
一像素电极，它在基本上为圆形的开口内，并且包括多个像素电极图案而不与公共线交叠，
其中最外面的公共电极图案在像素区内基本上是矩形形状而在其中间具有基本上为圆形的开口，其他的公共电极图案制成基本上像半圆弧形形状，
其中最里面的像素电极图案具有基本上为棒状的形状并且设置在像素连接线的一个区域内，其他的像素电极图案被制作成具有基本上为半圆弧状形状，
其中所述开孔区域限定在所述公共电极和像素电极之间，而且
其中所述多个公共电极图案和多个像素电极图案形成基本上是圆形带形状的开孔区域。
70.如权利要求69的阵列基板，其特征在于，像素电极与像素连接线的各个部分交叠并且直接接触像素连接线。
71.如权利要求69的阵列基板，其特征在于，公共电极与公共线的各个部分交叠并且直接接触公共线。
72.一种共平面开关型液晶显示装置中使用的阵列基板的形成方法，包括：
利用第一掩模过程，在一基板上形成具有栅极的栅极线和基本上平行于栅极线且与栅极线间隔开的公共线；
在栅极线和公共线上形成栅极绝缘层；
利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、与源极间隔开的漏极、从漏极上延伸出来并且基本上与数据线平行的像素连接线、在从像素连接线上延伸出来的前一条栅极线之上的电容电极、在数据线之下并且具有与数据线相同的图案形状的半导体线以及从栅极之上且在源极和漏极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；
利用第三掩模过程，在薄膜晶体管上形成一光刻胶图案，该光刻胶图案包括与像素连接线分开而不与像素连接线交叠的两个第一对称开口部分，和与公共线分开而不与公共线交叠的两个第二对称开口部分；
将该光刻胶图案用作一个蚀刻掩模来蚀刻栅极绝缘层，以暴露两个第一对称开口部分之下的公共连接线和像素连接线；
在具有光刻胶图案的基板的整个表面上形成一透明导电层；以及
通过剥去光刻胶图案而去除光刻胶图案上的透明导电层，得到一公共电极和一像素电极，其中公共电极和像素电极适配于光刻胶图案的第一对称开口部分和第二对称开口部分，公共电极包括多个公共电极图案，像素电极包括多个像素电极图案，
其中最外面的公共电极图案制成在像素区内基本上为矩形并且在其中间有一基本上为圆形的开口，而其他的公共电极图案制作成基本上为半圆弧状，
其中最里面的像素电极图案具有基本上为棒状的形状并且设置在像素连接线的一个区域内，其他的像素电极图案被制作成具有基本上为半圆弧状形状，而且
其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带形状。
73.如权利要求72的方法，其特征在于，像素电极与像素连接线的各个部分交叠并且直接接触像素连接线。
74.如权利要求72的方法，其特征在于，公共电极与公共线的各个部分交叠并且直接接触公共线。
75.一种共平面开关型液晶显示装置中使用的阵列基板，包括：
一基板上的栅极线；
与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；
一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括栅极、一半导体层、源极和漏极；
一公共线，它与栅极线间隔开并且基本上与栅极线平行；
一公共电极，它从公共线上延伸出来并且包括多个公共电极图案，其中最外面的公共电极图案在像素区内制成像矩形的形状而在其中间具有基本上为矩形的开口；
一电容电极，它与基本上为矩形的公共电极图案交叠，该电容电极连接到薄膜晶体管上；
一像素连接线，它基本上与像素区内的数据线平行，并且连接到电容电极上；和
一像素电极，它在基本上为矩形的开口内，从像素连接线上延伸出来并且包括多个像素电极图案，
其中最里面的像素电极图案具有基本上为圆形的形状，其他的像素电极图案被制作成具有圆形带的形状，
其中所述多个公共电极图案的最里面公共电极图案制作成圆形带的形状，并且开孔区域限定在所述公共电极和像素电极之间并制作成圆形带的形状。
76.如权利要求75的阵列基板，其特征在于，多个公共电极图案的每一个与多个像素电极图案的每一个配置成交替图案。
77.如权利要求75的阵列基板，其特征在于，公共电极图案的最里面部分设置在公共线与像素连接线交叉所在像素区的中央部分。
78.如权利要求75的阵列基板，其特征在于，电容电极包括分别与最外面的公共电极图案的底部和顶部交叠的第一和第二电容电极图案。
79.如权利要求78的阵列基板，其特征在于，第一电容电极图案连接到薄膜晶体管上。
80.如权利要求75的阵列基板，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
81.如权利要求75的阵列基板，其特征在于，电容电极与公共电极交叠以形成一存储电容。
82.如权利要求75的阵列基板，其特征在于，除了最外面的公共电极图案之外，像素和公共电极图案设置在基本上为矩形的开口内。
83.一种共平面开关型液晶显示装置中使用的阵列基板，包括：
一基板上的栅极线；
与该栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；
一半导体线，它在数据线之下并且图案形状与数据线相同；
一薄膜晶体管，它设置在该像素区的一个拐角处并且连接到栅极线和数据线上，该薄膜晶体管包括源极、栅极和漏极以及从半导体线上延伸出来的半导体层；
一公共线，它与栅极线间隔开并且基本上平行于栅极线；
一电容电极，它与前一个相邻像素区的前一条栅极线交叠；
一像素连接线，它基本上与像素区中的数据线平行，从漏极上延伸出来，并且连接电容电极和薄膜晶体管的漏极；
一钝化层，它在薄电容和像素电极之上，该钝化层具有分别暴露公共线和像素连接线的第一接触孔和第二接触孔；
一公共电极，它在钝化层上并且具有多个公共电极图案，其中最外面的公共电极图案连续地连接到相邻像素区的相邻最外面的公共电极图案上并且在该像素区的中间有一基本上为圆形的开口，其他公共电极图案为圆形带的形状；和
一像素电极，它设置在基本上为圆形的开口内，并且包括多个像素电极图案，其中最里面的像素电极图案为基本上是圆形的形状并且设置在公共连接线与像素连接线的交叉部分之上，其他的像素电极图案为圆形带形状，
其中开孔区域限定在所述公共电极和像素电极之间。
84.如权利要求83的阵列基板，其特征在于，公共电极与公共线和像素连接线交叠，并且通过第一接触孔仅仅接触公共线。
85.如权利要求83的阵列基板，其特征在于，像素电极与公共和像素连接线交叠，并且通过第二接触孔仅仅接触像素连接线。
86.如权利要求83的阵列基板，其特征在于，多个公共电极图案的每一个与多个像素电极图案的每一个配制成一交替图案。
87.如权利要求83的阵列基板，其特征在于，最里面的公共电极图案设置在像素区的中央部分。
88.如权利要求83的阵列基板，其中四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
89.如权利要求83的阵列基板，其特征在于，公共电极和像素电极由ITO制成。
90.如权利要求83的阵列基板，其特征在于，公共电极在数据线之上。
91.一种共平面开关型液晶显示装置的阵列基板的形成方法，包括：
利用第一掩模过程，在一基板上形成具有栅极的栅极线和基本上平行于栅极线且与栅极线间隔开的公共线，
在栅极线、公共电极和公共线上形成栅极绝缘层；
利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、与源极间隔开的漏极、在数据线之下并且具有与数据线相同的图案形状的半导体层、位于像素区的一个拐角处并且连接到栅极线和数据线上的薄膜晶体管、与相邻像素区的前一条栅极线交叠的电容电极、基本上与数据线平行并且从漏极上延伸出来的像素连接线，其中像素连接线连接电容电极和薄膜晶体管的漏极；
利用第三掩模过程，形成具有暴露公共线和像素连接线的第一和第二接触孔的钝化层；
在钝化层上形成一公共电极，该公共电极具有多个公共电极图案，其中最外面的公共电极图案连续地连接到相邻的最外面的公共电极图案上并且在像素区的中间具有一基本上为圆形的开口，里面的公共电极图案为圆形带形状；
在基本上为圆形的开口内形成一像素电极，该像素电极包括多个像素电极图案，其中最里面的像素电极图案为基本上圆形的形状并且设置在公共与像素连接线的交叉部分之上，里面的像素电极图案为圆形带形状，
其中利用第四掩模过程对公共电极和像素电极制作图案，并且
所述开孔区域限定在所述公共电极和像素电极之间。
92.如权利要求91的方法，其特征在于，公共电极和像素电极由ITO制成。
93.如权利要求91的方法，其特征在于，公共电极在数据线之上。
94.一种共平面开关型液晶显示装置的阵列基板，包括：
一基板上的栅极线；
一与栅极线交叉以限定一像素区的数据线，该像素区有一开孔区域；
一连接到栅极线一端的栅极焊盘；
一连接到数据线一端的数据焊盘；
一连接到栅极焊盘的栅极焊盘端；
一连接到数据焊盘的数据焊盘端；
一在数据线之下并且图案形状与数据线相同的半导体线；
一设置在像素区的一个拐角处并且连接到栅极线和数据线上的薄膜晶体管，该薄膜晶体管包括源极和漏极以及从半导体线上延伸出来的半导体层；
一与栅极线间隔开并且基本上平行于栅极线的公共线；
一从公共线上延伸出来并且包括多个公共电极图案的公共电极，其中最外面的公共电极图案在像素区内制成基本上为矩形形状并且在其中间有一个基本上为圆形的开口；
一与前面相邻的像素区的前一条栅极线交叠的电容电极；
一在基本上为圆形的开口内并且包括多个像素电极图案的像素电极；和
一基本上平行于像素区中的数据线并且连接到电容电极、像素电极和薄膜晶体管的漏极的像素连接线，
其中最里面的像素电极图案制成像棒样的形状并且设置在像素连接线的一个区域内，
其中像素电极与像素连接线的各个部分交叠并且直接接触像素连接线，
其中其他的像素电极图案制成为半圆形状，并且
其中半导体线延伸到源极和漏极、像素连接线以及电容电极的下面，
其中该多个公共电极图案的最里面公共电极图案制成基本上是圆形带的形状，和
其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带形状。
95.如权利要求94的阵列基板，其特征在于，多个公共电极图案的每一个与多个像素电极图案的每一个配制成一交替图案。
96.如权利要求94的阵列基板，其特征在于，所述多个像素电极图案的最里面像素电极图案设置在公共线与像素连接线交叉所在的像素区的中央部分。
97.如权利要求94的阵列基板，其特征在于，电容电极图案通过像素连接线连接到薄膜晶体管上。
98.如权利要求94的阵列基板，其特征在于，四个相邻的像素区分别对应于红色、绿色、蓝色和白色。
99.如权利要求94的阵列基板，其特征在于，除了最外面的公共电极图案之外，像素和公共电极图案设置在基本上为圆形的开口内。
100.一种共平面开关型液晶显示装置中使用的阵列基板的形成方法，包括：
利用第一掩模过程，在一基板上形成具有栅极的栅极线、包括多个公共电极图案的公共电极、连接到栅极线一端的栅极焊盘和基本上平行于栅极线且与栅极线间隔开的公共线，其中最外面的公共电极图案制成基本上为矩形的形状并且在其中间有一基本上为圆形的开口；
在栅极线、公共电极、栅极焊盘和公共线上形成栅极绝缘层；
利用第二掩模过程，形成与栅极线交叉以限定有一开孔区域的像素区的数据线、从数据线上延伸的源极、跨过栅极而与源极间隔开的漏极、从漏极延伸出来并且基本上与数据线平行的像素连接线、以从像素连接线上延伸出来的方式在前一条栅极线之上的电容电极、连接到数据线一端的数据焊盘、在数据线之下并且具有与数据线相同的图案形状的半导体线以及从栅极之上且在源极和漏极及像素连接线和电容电极之下的半导体线上延伸出来的半导体层，其中源极和漏极与栅极的端部相对交叠，半导体层暴露在源极与漏极之间，栅极、半导体层、源极和漏极形成一薄膜晶体管；
在数据线、源极和漏极、数据焊盘、像素连接线和电容电极之上形成一钝化层；
利用第三掩模过程，在钝化层上形成一光刻胶图案以覆盖薄膜晶体管，该光刻胶图案具有在多个公共电极图案之间的开口和暴露栅极焊盘和数据焊盘的接触口；
在基板的整个表面上形成一透明导电层，以覆盖光刻胶图案；以及
通过剥去光刻胶图案而去除光刻胶图案上的透明导电层，得到一像素电极、一栅极焊盘端和一数据焊盘端，其中该像素电极适配于光刻胶图案的开口并且直接接触像素连接线，该像素电极包括多个像素电极图案，
其中最里面的像素电极图案基本上为棒状，而其他的像素电极图案制成为半圆形，
其中该多个公共电极图案的最里面公共电极图案制成基本上是圆形带状，并且
其中开孔区域限定在所述公共电极和像素电极之间并且制成圆形带状。
101.如权利要求100的方法，其特征在于，多个公共电极图案的每一个与多个像素电极图案的每一个配制成一个交替图案。
102.如权利要求100的方法，其特征在于，最里面的像素电极图案设置在公共线与像素连接线交叉所在的像素区的中央部分。
103.如权利要求100的方法，其特征在于，电容电极图案通过像素连接线连接到薄膜晶体管上。
104.如权利要求100的方法，其特征在于，电容电极与最外面的公共电极图案交叠，并且与最外面的公共电极图案的交叠部分一起形成一存储电容。
105.如权利要求100的方法，其特征在于，除了最外面的公共电极图案之外，像素电极图案和公共电极图案在基本上为圆形的开口内。
CNB200410042747XA 2003-10-16 2004-05-25 共平面开关型液晶显示装置的阵列基板及其制造方法 Expired - Fee Related CN100354729C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030072124 2003-10-16
KR20030072124 2003-10-16
KR1020040025955 2004-04-14
KR1020040025955A KR100630877B1 (ko) 2003-10-16 2004-04-14 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1607441A CN1607441A (zh) 2005-04-20
CN100354729C true CN100354729C (zh) 2007-12-12

Family

ID=34525584

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410042747XA Expired - Fee Related CN100354729C (zh) 2003-10-16 2004-05-25 共平面开关型液晶显示装置的阵列基板及其制造方法

Country Status (5)

Country Link
US (2) US7202928B2 (zh)
JP (1) JP3923487B2 (zh)
CN (1) CN100354729C (zh)
DE (1) DE102004031107B4 (zh)
TW (1) TWI291050B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637958A (zh) * 2015-03-11 2015-05-20 京东方科技集团股份有限公司 阵列基板及显示装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564218B1 (ko) * 2003-12-11 2006-03-28 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 기판 및 그 제조 방법
KR100564219B1 (ko) * 2003-12-11 2006-03-28 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
KR20050060594A (ko) * 2003-12-17 2005-06-22 엘지.필립스 엘시디 주식회사 액정표시장치
US8867005B2 (en) 2005-06-10 2014-10-21 Sharp Kabushiki Kaisha Display element and display device
WO2007034600A1 (ja) * 2005-09-20 2007-03-29 Sharp Kabushiki Kaisha 表示パネルおよび表示装置
JP5452834B2 (ja) 2005-12-28 2014-03-26 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
KR101430610B1 (ko) * 2006-09-18 2014-09-23 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
US7872720B2 (en) * 2007-03-01 2011-01-18 Seiko Epson Corporation Liquid crystal device and projector
JP5069946B2 (ja) * 2007-05-16 2012-11-07 株式会社ジャパンディスプレイイースト 液晶表示装置
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI360010B (en) * 2007-09-20 2012-03-11 Chimei Innolux Corp Pixel array substrate and liquid crystal display
JP5239368B2 (ja) 2008-02-06 2013-07-17 三菱電機株式会社 アレイ基板および表示装置
CN101957529B (zh) * 2009-07-16 2013-02-13 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
TWI420210B (zh) * 2009-08-03 2013-12-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
KR100974777B1 (ko) * 2009-12-11 2010-08-06 엘지이노텍 주식회사 발광 소자
US10108049B2 (en) 2010-06-04 2018-10-23 Apple Inc. Gray scale inversion reduction or prevention in liquid crystal displays
CN102135690B (zh) * 2011-01-19 2013-12-11 深超光电（深圳）有限公司 边缘电场开关型液晶显示装置
TWI467244B (zh) * 2011-11-23 2015-01-01 Nat Univ Tsing Hua 用於介電式液態透鏡之電極結構
TWI489184B (zh) * 2012-07-26 2015-06-21 Au Optronics Corp 液晶顯示面板
CN103852940B (zh) * 2012-12-06 2016-05-18 厦门天马微电子有限公司 用于边缘场开关模式液晶显示装置像素单元和阵列基板
TWI499849B (zh) 2013-03-12 2015-09-11 E Ink Holdings Inc 畫素結構
CN104155816B (zh) * 2014-09-02 2017-05-17 深圳市华星光电技术有限公司 阵列基板以及具备该阵列基板的显示面板
CN104330928A (zh) * 2014-10-28 2015-02-04 深圳市华星光电技术有限公司 像素电极层、阵列基板及显示面板
CN104714329B (zh) * 2015-03-18 2017-08-25 深圳市华星光电技术有限公司 显示面板及显示装置
JPWO2016152492A1 (ja) * 2015-03-26 2017-12-28 富士フイルム株式会社 マトリクス装置およびマトリクス装置の製造方法
CN104777683B (zh) * 2015-04-27 2017-10-24 深圳市华星光电技术有限公司 一种液晶显示面板及装置
CN104777682B (zh) * 2015-04-27 2017-11-03 深圳市华星光电技术有限公司 一种液晶显示面板及装置
KR102394409B1 (ko) * 2015-09-30 2022-05-03 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US10444562B2 (en) * 2017-09-25 2019-10-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Liquid crystal display panel
JP6978739B2 (ja) * 2017-10-27 2021-12-08 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｏｌｅｄ表示装置、マスク及びｏｌｅｄ表示装置の製造方法
CN108447871B (zh) * 2018-03-13 2020-12-25 深圳市华星光电半导体显示技术有限公司 像素单元及其制作方法、显示装置
CN111081160B (zh) * 2019-12-31 2022-01-04 上海天马微电子有限公司 显示面板、显示装置及显示面板的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117291A (zh) * 1993-02-05 1996-02-21 厄普约翰公司 用于治疗逆转录病毒感染的4-羟基-吡喃-2-酮类衍生物
JPH09230311A (ja) * 1995-11-14 1997-09-05 Semiconductor Energy Lab Co Ltd 表示装置
JPH11174482A (ja) * 1997-10-06 1999-07-02 Sharp Corp 液晶表示装置
JP2000206553A (ja) * 1995-11-14 2000-07-28 Semiconductor Energy Lab Co Ltd 電気光学表示装置
US20030107037A1 (en) * 2001-12-11 2003-06-12 Youn Jae Hyoung Array substrate for in-plane switching mode liquid crystal display device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2179181A (en) * 1936-04-21 1939-11-07 Soc Of Chemical Ind Cellulose solutions and process of making same
US3447956A (en) * 1966-09-02 1969-06-03 Eastman Kodak Co Process for strengthening swellable fibrous material with an amine oxide and the resulting material
US3447939A (en) * 1966-09-02 1969-06-03 Eastman Kodak Co Compounds dissolved in cyclic amine oxides
US4144080A (en) * 1977-07-26 1979-03-13 Akzona Incorporated Process for making amine oxide solution of cellulose
US4211574A (en) * 1977-07-26 1980-07-08 Akzona Incorporated Process for making a solid impregnated precursor of a solution of cellulose
US4142913A (en) * 1977-07-26 1979-03-06 Akzona Incorporated Process for making a precursor of a solution of cellulose
US4290815A (en) * 1980-01-28 1981-09-22 Akzona Incorporated Use of co-solvents in amine N-oxide solutions
US5069813A (en) 1990-12-10 1991-12-03 Bell Communications Research, Inc. Electrically controlled polarization-independent liquid crystal fresnel lens
US5417909A (en) * 1992-06-16 1995-05-23 Thuringisches Institut Fur Textil- Und Kunststoff-Forschung E.V. Process for manufacturing molded articles of cellulose
JPH06324337A (ja) 1993-03-15 1994-11-25 Toshiba Corp 液晶表示装置
US5610743A (en) 1995-10-30 1997-03-11 United Microelectronics Corporation Liquid crystal display including concentric shapes and radial spokes which has an improved viewing angle
JP2000066621A (ja) 1995-11-14 2000-03-03 Semiconductor Energy Lab Co Ltd 電気光学装置
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JPH09325340A (ja) 1996-06-07 1997-12-16 Toshiba Corp 液晶表示素子
US6433764B1 (en) 1997-01-23 2002-08-13 Lg. Philips Lcd Co., Ltd. Liquid crystal display
KR19990048947A (ko) 1997-12-11 1999-07-05 김영환 색변화를 제거하며 광시야각을 실현하는 전극을 가진 액정표시 소자
KR100313946B1 (ko) 1997-12-30 2002-04-06 구본준, 론 위라하디락사 횡전계방식액정표시소자
KR100350647B1 (ko) 1998-12-31 2002-08-28 삼성전자 주식회사 배향막 인쇄장치
JP2002066621A (ja) 2000-08-24 2002-03-05 Kawasaki Steel Corp 絞り圧延方法
JP3656103B2 (ja) 2001-09-19 2005-06-08 国立大学法人富山大学 液晶表示素子
JP4080245B2 (ja) 2001-10-12 2008-04-23 シャープ株式会社 液晶表示装置
KR100835975B1 (ko) 2001-12-28 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100480332B1 (ko) 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널
US7227607B2 (en) * 2003-12-11 2007-06-05 Lg.Philips Lcd Co., Ltd Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR100643039B1 (ko) * 2003-12-11 2006-11-10 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117291A (zh) * 1993-02-05 1996-02-21 厄普约翰公司 用于治疗逆转录病毒感染的4-羟基-吡喃-2-酮类衍生物
JPH09230311A (ja) * 1995-11-14 1997-09-05 Semiconductor Energy Lab Co Ltd 表示装置
JP2000206553A (ja) * 1995-11-14 2000-07-28 Semiconductor Energy Lab Co Ltd 電気光学表示装置
JPH11174482A (ja) * 1997-10-06 1999-07-02 Sharp Corp 液晶表示装置
US20030107037A1 (en) * 2001-12-11 2003-06-12 Youn Jae Hyoung Array substrate for in-plane switching mode liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637958A (zh) * 2015-03-11 2015-05-20 京东方科技集团股份有限公司 阵列基板及显示装置
CN104637958B (zh) * 2015-03-11 2017-10-17 京东方科技集团股份有限公司 阵列基板及显示装置
US10234737B2 (en) 2015-03-11 2019-03-19 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device

Also Published As

Publication number Publication date
US20070146607A1 (en) 2007-06-28
JP3923487B2 (ja) 2007-05-30
TWI291050B (en) 2007-12-11
CN1607441A (zh) 2005-04-20
JP2005122105A (ja) 2005-05-12
TW200515042A (en) 2005-05-01
US7202928B2 (en) 2007-04-10
DE102004031107B4 (de) 2010-10-07
DE102004031107A1 (de) 2005-06-02
US7528920B2 (en) 2009-05-05
US20050083466A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
CN100354729C (zh) 共平面开关型液晶显示装置的阵列基板及其制造方法
CN100356260C (zh) 共面开关型液晶显示装置的阵列基板及其制造方法
CN100480822C (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN100428037C (zh) 液晶显示器件及其制造方法
US7227607B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
CN100529925C (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN1987643B (zh) 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
CN102033376A (zh) 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法
CN102200665A (zh) 高透光度平面内转换液晶显示器及其制造方法
JP5279434B2 (ja) 液晶表示装置
WO2014015637A1 (zh) 显示面板及其制作方法、显示装置
CN101950111B (zh) 液晶显示器及其制造方法
CN103901686A (zh) 边缘场开关模式液晶显示装置的阵列基板及其制造方法
CN112447760A (zh) 阵列基板及其制备方法、液晶显示面板及显示装置
KR20110113398A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
CN106980215A (zh) 薄膜晶体管基板、包括其的液晶显示装置和制造其的方法
KR20120115837A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
KR102100263B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR100250971B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조 방법
KR101010782B1 (ko) 에프에프에스 모드 액정표시장치 및 그 제조방법
KR101905180B1 (ko) 프린지 수평 전계형 액정 표시장치 및 그 제조 방법
TWI501015B (zh) 畫素結構及其製作方法
KR100752142B1 (ko) 횡전계형 액정표시장치용 어레이 기판
US20180129092A1 (en) Liquid crystal device
KR100594864B1 (ko) 횡전계형 액정표시장치용 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Philips LCD Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20100525