CN100355088C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100355088C
CN100355088C CNB2004100080360A CN200410008036A CN100355088C CN 100355088 C CN100355088 C CN 100355088C CN B2004100080360 A CNB2004100080360 A CN B2004100080360A CN 200410008036 A CN200410008036 A CN 200410008036A CN 100355088 C CN100355088 C CN 100355088C
Authority
CN
China
Prior art keywords
semiconductor device
conductive pattern
face
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100080360A
Other languages
English (en)
Other versions
CN1527407A (zh
Inventor
高瀬贤司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1527407A publication Critical patent/CN1527407A/zh
Application granted granted Critical
Publication of CN100355088C publication Critical patent/CN100355088C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种半导体装置，其中半导体芯片被安装到包括图案化布线的基板上，并且整体用树脂密封，其中通过在基板的顶部处的端面上形成用于屏蔽的导电图案，并且使这种导电图案粘附到提供有这样半导体装置的设备的电路板上的接地面图案的区域，即使不使用屏蔽罩也能够屏蔽半导体装置。在这种情况下，通过在导电图案上方施加具有良好屏蔽特性的材料例如镀金，能够增加对电磁干扰的灵敏度并改善屏蔽效果(抗电磁干扰效果)。

Description

半导体装置及其制造方法
本申请要求于2003年3月6日在日本申请的专利申请第2003-060083号的优先权，这里参考引证其全文。
技术领域
本发明涉及一种可以用于传感器和/或用于利用光的数据通信的半导体装置，并涉及其制造方法。更具体地说，本发明涉及一种可以用在红外通信器件中的半导体装置，并涉及其制造方法。
背景技术
参考图7，说明一种用于制造常规半导体装置如红外通信器件的方法。
首先，制备基板101，在其上纵横方向形成有含有图案化布线(未示出)的多个区域；把发光二极管芯片、光电二极管芯片、IC芯片、和/或其它这种半导体芯片(未示出)搭载到基板101的各个图案化布线区域中，并借助于芯片粘接、引线键合等安装于其上；以及随后使用树脂来模铸每一个上述已键合的芯片和光发射透镜部分及光接收透镜部分成整体，在纵横方向上形成多个半导体装置区(半导体装置单元)A、A、......。图7中示出了这种情况，在图中虚线所示的线是横向和纵向切割线。随后按照与纵向切割线平行的方式，在用于在各个半导体装置区A、A、......处形成端子的位置处，使用钻孔等方法形成圆形通孔102、102、......；对这些通孔102、102、......的内周面进行镀铜；以及然后沿着切割线纵横方向地切割基板。结果，形成图8所示形状的半导体装置。
图8(a)是从上方观察到的红外通信器件的平面图。图8(b)是从背面观察到的红外通信器件的底部的斜视图。特别指出，在图8(a)中，参考数字103是模铸树脂部分，参考数字104是光发射透镜部分，以及参考数字1 05是光接收透镜部分。
此外，图9示出了用粘合剂106将屏蔽罩107粘附到如述构造的红外通信器件的基板101的上端面的状态。然而，特别指出，绘制出该图9是便于能够透视粘附到其上的屏蔽罩107并观察到其下面的部件。
这样构造的红外通信器件(下文简称为“器件”)可用于多种多样的用途——例如，个人计算机、PDA和打印机——光学中和/或涉及数据通信的无线通信领域中。然而，不考虑产品的问题，从未单独使用该器件，红外通信而仅是一种经常被合并到某些或其它设备中的功能。也就是说，因为红外通信器件被安装在设备内部，所以存在用该器件进行通信会受到干扰影响的问题，该干扰来源于由设备本身产生的电磁干扰和/或来自外部的电磁干扰(例如，移动电话、家用制品、以及产生电磁波的其它类似产品，等等)。为了增加抵抗这种电磁干扰的能力，因此常规方案是通过用屏蔽罩包围器件以屏蔽器件(参看，例如，日本专利申请公开特开No.2001-127310)或通过添加抗电磁干扰电路到IC电路中来增加对电磁干扰的抵抗力。
此外，在需要红外通信的媒介(主要是个人计算机、PDA、以及其它这样的信息终端设备，等等)中，伴随着客户对小型化和低轮廓的要求，不管媒介内的电磁干扰环境比常规的情况更加严格的事实，器件尺寸的小型化使得下列方案是必要的，例如消除屏蔽罩以及通过减少端子斜度来减少端子面积。
因而，伴随着红外通信器件小型化的趋势，不管比常规情况更加需要增加对电磁干扰的抵抗力的事实，由于取消了屏蔽罩，实际上造成电磁干扰抵抗力的下降，导致器件的误动作并阻止了可靠通信。尤其是随着最近数据通信速度的提高，不再能忽略干扰的影响。
此外，尽管屏蔽罩的存在常规地提供了某种程度的可接受耐干扰特征，然而近来移动电话的普及引起电磁干扰环境的进一步稳定的恶化，达到了仅仅包含屏蔽罩不再能被认为是完善可接受方案的程度。此外，在提供了屏蔽罩的情况，在上述日本专利申请公开特开No.2001-127310中所公开的器件中——如图9所示的红外通信器件——屏蔽罩仅仅通过粘合剂粘附到器件上，由于缺乏建立与器件电连接的任何设置，因此设计接地用端子是必要的。这就导致器件自身尺寸增大的问题。
此外，针对处理电磁干扰的其它方案，即，采取将抗电磁干扰电路添加到IC电路中的构造，因为这除了增加IC芯片面积，还引起电路元件数目的大幅增加，伴随的成本增加和器件尺寸变大成为问题。
而且，针对将器件端子部分安装到设备电路板上所需的安装强度增加，如图8(b)所示，形成在基板101上的端子通孔102的直径常规上制作得小，增加了可用于通过焊料粘附的表面积。但通孔102直径的减少对切割精度提出了要求，使得实际上任何位移和/或由其产生的应力引起端子消失和/或铜箔从其端面剥离，产生不合格产品和导致因低产量引起的成本增加。
为了解决这样的问题构思出本发明，目的是提供一种适应器件小型化及低轮廓要求的同时允许改善电磁干扰性能的半导体装置及其制造方法。
发明内容
依照本发明的一个或多个实施例的一种半导体装置，其中一个或多个半导体芯片被安装到包括图案化布线的基板上，并且整体用树脂密封，其中：在所述基板的底部的端面上形成导电图案；以及通过使用模具来消除(blank out)和成形在所述导电图案处的至少一个区域，形成与充分连接所述图案化布线所需的至少相同数目、尺寸和形状的多个端子。于是通过使用模具来消除和成形端子区，可在端子端面上形成铜箔，并因为这种铜箔面积可以制作得比常规结构的半导体装置中的端子端面上的铜箔面积大，所以能够提高针对设备电路板的安装强度。
这里，通过将端子的形状形成为矩形横截面并使得伸出外部，当把半导体装置安装到设备的电路板上以取得安装时，由于位置移动产生的自对准效果，能够在回流安装期间具有高的定位精度。
此外，依照本发明的一个或多个实施例的半导体装置制造方法包括：在基板上沿纵横方向形成多个图案化布线区域，包含图案化布线的所述区域用于连接到一个或多个半导体芯片；将至少一个所述半导体芯片安装到至少一个所述图案化布线区域中；用树脂密封已安装的所述一个或多个半导体芯片的整体；此后按照与至少一个所述半导体芯片的顶部侧的端面以及与其底部侧的端面平行的方式，形成至少两个通孔的至少一个纵向长对；施加电镀到所述通孔的内部的一部分；形成导电图案；此后使用模具来消除并成型所述通孔以及包含在与至少一个所述半导体芯片的底部相对应的一侧的端面处形成的所述导电图案的至少一个区域，使得在至少一个所述半导体芯片的顶部侧的端面处形成用于屏蔽的导电图案，以及使得在至少一个所述半导体芯片的底部侧的端面处形成至少与所需相同数目、尺寸和形状的多个端子；以及此后沿垂直于所述通孔的纵向长对的方向切割，以便把整体基本上分割成多个独立的半导体装置。
因为依照本发明实施例的制造方法能够在制备独立半导体装置基板的同时在对应半导体芯片顶部一侧的端面处或附近形成用于屏蔽的导电图案，在进行切割和把整体分割成独立单元以后，通过将形成在这种半导体装置的端面上的导电图案粘附到在设备的电路板上形成的接地面图案的区域上，即使不用屏蔽罩也能够屏蔽半导体装置。此外，在半导体芯片的底部端面的形成期间，通过使用模具来消除和形成端子成特定形状，因为在端子端面上能取得比常规情况大的铜箔面积，所以能够增加针对设备电路板的安装强度。
在这种情况下，用介入导电粘合剂的方法，可以将屏蔽罩粘附到在对应半导体芯片顶部的一侧的端面处或附近形成的用于屏蔽的导电图案上。从而，因为将屏蔽罩粘合附着到半导体装置上的导电图案，消除了对用于将屏蔽罩连接到其外部接地端的屏蔽罩端子的需要，所以能够降低屏蔽罩尺寸；并且还能够降低或消除诸如在把半导体装置安装到电路板期间由于提升屏蔽罩引起的安装缺陷的问题。
附图说明
图1是从上方观察到的依照本发明的半导体装置的平面图；
图2是从背面观察到的依照本发明的半导体装置的底部的斜视图；
图3是从上方观察并绘出的平面图，以便能够透视顶部并观察到其下方的部件，示出了屏蔽罩如何粘附到依照本发明的半导体装置上；
图4是依照本发明半导体装置中的端子的尖端部分的局部放大图；
图5包含用于说明依照本发明制造半导体装置的方法的工艺流程图；
图6包含用于说明依照本发明制造半导体装置的方法的工艺流程图；
图7是有助于说明依照常规技术制造半导体装置的方法的工艺图；
图8(a)是从上方观察到的常规半导体装置的平面图。图8(b)是从背面观察到的常规半导体装置的底部的斜视图。
图9从上方观察并绘出的平面图，以便能够透视顶部并观察到其下方的部件，示出了屏蔽罩如何粘附到依照常规技术的半导体装置上。
具体实施方式
下面，参考附图说明本发明的实施例。
图1和图2是依照本发明的半导体装置的外观示图，图1是从上方观察到的半导体装置的平面图，以及图2是从背面观察的半导体装置的底部的斜视图。
在形成该半导体装置中，其上形成有图案化布线(未示出)的基板1安装有发光二极管芯片、光电二极管芯片、IC芯片、和/或其它这样的芯片(未示出)；这些芯片借助于管芯焊接、引线键合、和/或等等安装在其上；随后，通过施加模铸树脂13将其与光发射透镜部分11和光接收透镜部分12形成整体。另外，在本实施例中，利用下面说明的制造方法在具有上述结构的半导体装置的基板1的顶部处的端面14形成屏蔽用导电图案1 5；利用下面说明的制造方法来形成多个端子17，用于连接位于基板1的底部的端面16上的内部图案化布线。
于是通过在基板1的顶部处的端面14上形成屏蔽用导电图案15和将该导电图案15粘附在设置有该半导体装置的设备的电路板上的接地面图案的区域中，即使不使用屏蔽罩也能够保护半导体装置不受电磁干扰。
在本实施例中，导电图案15由铜箔形成。这里，具有良好屏蔽特性的材料例如镀金可以应用于导电图案15的表面上(下文也简称为“铜箔图案”)。镀金的应用将能够防止由于接触电阻效应引起的性能恶化和/或由于铜箔表面氧化引起出现焊接缺陷。此外，在铜箔上方采用具有良好屏蔽特性的材料例如镀金，将能够增加对电磁干扰的灵敏度并改善屏蔽效果(抗电磁干扰效果)。
此外，如图3所示，通过把导电粘合剂18施加到形成于基板1顶部的端面14上的铜箔图案15，在该部分上方粘接屏蔽罩2，以及粘附和将其硬化在那里，可以将除各个透镜部分11、12以外的全部半导体装置包封在屏蔽罩2内。这将允许更加改善屏蔽效果。而且，因为屏蔽罩2与铜箔图案15的粘合附着不再需要用于将屏蔽罩连接到其外部接地点的屏蔽罩端子，所以能够减小屏蔽罩尺寸。
在这样的情况下，屏蔽罩2的表面可以镀金。这将允许进一步改善屏蔽效果。而且，镀金的应用将能够防止由于接触电阻效应引起的性能恶化和/或由于铜箔图案15上的表面氧化而产生焊接缺陷。
此外，在镀金应用到铜箔图案15的情况下，和/或在镀金应用到屏蔽罩2的情况下，在粘接屏蔽罩2之前，可以将银膏加到铜箔图案15上。由于银膏和镀金之间的相容性，这能够提高粘合强度。
此外，通过使用冲模以取消在基板1底部的端面16上形成的导电图案部分，将形成在基板1底部的端面16上的多个端子17形成为所需数目、尺寸和形状(这在下面的制造方法说明中加以介绍)。如图2所示，在本实施例中，端子17被形成为矩形横截面以便伸出到外部。在这种情况下，如图4中端子尖端部分的放大图所示，有可能通过斜切在端子17的任一侧的角17a，以便将焊接可用面积增加与斜切面17a对应的量，即与ΔS对应的量。因此在将半导体装置安装到设备电路板期间，有可能取得增加的安装强度。
接着，参考图5和6所示的各个工艺流程图，说明制造具有前述构造的半导体装置的方法。
首先，制备基板1，其上纵横方向上形成有包含图案化布线的多个区域；发光二极管芯片、光电二极管芯片、IC芯片、和/或其它这样的半导体芯片被结合到基板1的各个图案化布线区域中，借助于芯片粘接、引线键合等被安装在其上；以及随后使用树脂，以将上述的每一个与光发射透镜部分及光接收透镜部分浇铸在一起，从而在纵横方向上形成半导体装置区(半导体装置单元)B、B、......。图5(a)示出了这种状态。
接着，如图5(b)所示，按照与相应于纵向上设置的各个半导体装置区B、B、......(半导体区的每一列在下文中将总称为“区列”)的顶部的端面部分(在图中的左侧上的端面)或多或少平行的方式，并且按照与相应于其底部的端面部分(在图中的右侧上的端面)或多或少平行的方式，分别地形成通孔31、32、......的纵向长对，并且在这些通孔31、32、......的内部电镀金属，以及形成导电图案33。
接着，如图5(c)所示，在横向邻接的区列B1、B2、......的各对之间分别地设置落料模41。
这时，如图6(a)的局部放大图所示，在形成具有与待形成的端子一致的数目、尺寸和形状的齿的梳状之后，将落料模41形成为使得其左侧面部分41a与通孔32相对，通孔32是沿着对应于区列B1的区底部的端面部分形成的；在沿着远离区列B2一侧的环绕通孔31的缘部31a设置直线状之后，使得其右侧面部分41b与通孔31相对设置，通孔31是沿对应于区列B2的区顶部的端面部分形成的，以便仅切除(blank out)基板1部分，留下在通孔31上方施加的全部导电图案33。
而且，使用这种形状的模具41以便在基板1上执行落料的结果是，形成区列B1、B2、......，如图6(b)所示，其中在对应其顶部的端面部分上形成铜箔图案15，以及在对应其底部的端面部分上形成多个端子17、17、......。也就是，允许同时形成铜箔图案15和端子17、17、......。
最后，通过将其上形成有区列B1、B2、......的基板1沿由图6(b)的虚线所指示的切割线L进行切割，能够把它分割成独立的半导体装置。
如上所述，在依照本发明的半导体装置及其制造方法的一个或多个实施例中，通过在基板顶部的端面上形成用于屏蔽的导电图案以及在设置有这样半导体装置的设备的电路板上的接地面图案的区域中粘接这样的导电图案，即使不使用屏蔽罩，也能够保护半导体装置不受电磁干扰。在这种情况下，通过在导电图案上方施加具有良好屏蔽特性的材料例如镀金，能够增加对电磁干扰的灵敏度并改善屏蔽效果(抗电磁干扰效果)。此外，因为取消了常规产品中作为抗电磁干扰的措施的IC电路，以及因为还能取消屏蔽罩，所以能降低所需电路元件的数目，能取得成本和尺寸的减少，并尽管存在电磁干扰，能够执行没有误动作的高速通信。而且，结合本发明的半导体装置可以有利地用于红外通信器件。然而，它的用途不限于红外通信器件。而且，通过介入导电粘合剂的方式使屏蔽罩粘接在导电图案上方，和/或通过把镀金施加到这样的屏蔽罩的表面，能够进一步提高屏蔽效果。此外，镀金的应用将能够防止由于接触电阻效应引起出现特性恶化和/或由于铜箔表面氧化出现焊接缺陷。
而且，通过促使形成于半导体装置底部的端子的形状被形成为矩形的横截面以便伸到外部，当把半导体装置安装到设备的电路板上以实现安装时，由于位置移动产生的自对准效果，在回流安装期间能够具有高定位精度。此外，在半导体装置的底部端面形成期间，通过使用模具以切除(blankout)和将端子加工成特定形状，因为在端子端面上能取得比常规情况大的铜箔面积，所以能够增加在设备电路板上的安装强度。
之后，使得其右侧面部分41b与通孔31相对设置，通孔31是沿对应于区列B2的区顶部的端面部分形成的，以便仅切除(blank out)基板1部分，留下在通孔31上方施加的全部导电图案33。
而且，使用这种形状的模具41以便在基板1上执行落料的结果是，形成区列B1、B2、......，如图6(b)所示，其中在对应其顶部的端面部分上形成铜箔图案15，以及在对应其底部的端面部分上形成多个端子17、17、......。也就是，允许同时形成铜箔图案15和端子17、17、......。
最后，通过将其上形成有区列B1、B2、......的基板1沿由图6(b)的虚线所指示的切割线L进行切割，能够把它分割成独立的半导体装置。
如上所述，在依照本发明的半导体装置及其制造方法的一个或多个实施例中，通过在基板顶部的端面上形成用于屏蔽的导电图案以及在设置有这样半导体装置的设备的电路板上的接地面图案的区域中粘接这样的导电图案，即使不使用屏蔽罩，也能够保护半导体装置不受电磁干扰。在这种情况下，通过在导电图案上方施加具有良好屏蔽特性的材料例如镀金，能够增加对电磁干扰的灵敏度并改善屏蔽效果(抗电磁干扰效果)。此外，因为取消了常规产品中作为抗电磁干扰的措施的IC电路，以及因为还能取消屏蔽罩，所以能降低所需电路元件的数目，能取得成本和尺寸的减少，并尽管存在电磁干扰，能够执行没有误动作的高速通信。而且，结合本发明的半导体装置可以有利地用于红外通信器件。然而，它的用途不限于红外通信器件。而且，通过介入导电粘合剂的方式使屏蔽罩粘接在导电图案上方，和/或通过把镀金施加到这样的屏蔽罩的表面，能够进一步提高屏蔽效果。此外，镀金的应用将能够防止由于接触电阻效应引起出现特性恶化和/或由于铜箔表面氧化出现焊接缺陷。
而且，通过促使形成于半导体装置底部的端子的形状被形成为矩形的横截面以便伸到外部，当把半导体装置安装到设备的电路板上以实现安装时，由于位置移动产生的自对准效果，在回流安装期间能够具有高定位精度。此外，在半导体装置的底部端面形成期间，通过使用模具以切除(blankout)和将端子加工成特定形状，因为在端子端面上能取得比常规情况大的铜箔面积，所以能够增加在设备电路板上的安装强度。

Claims (6)

1、一种半导体装置，其中一个或多个半导体芯片被安装到包括图案化布线的基板上，并且整体用树脂密封，其中：
在所述基板的底部的端面上形成导电图案；以及
通过使用模具来消除和成形在所述导电图案处的至少一个区域，形成与充分连接所述图案化布线所需的至少相同数目、尺寸和形状的多个端子。
2、根据权利要求1的半导体装置，其中：
形成至少一个所述端子以致伸出外部并使得具有矩形横截面。
3、根据权利要求2的半导体装置，其中：
所述端子在其端面处被斜切。
4、根据权利要求1或2的半导体装置，其中：
金电镀被施加到至少一个所述端子的端面。
5、一种半导体装置的制造方法，包括：
在基板上沿纵横方向形成多个图案化布线区域，包含图案化布线的所述区域用于连接到一个或多个半导体芯片；
将至少一个所述半导体芯片安装到至少一个所述图案化布线区域中；
用树脂密封已安装的所述一个或多个半导体芯片的整体；
此后按照与至少一个所述半导体芯片的顶部侧的端面以及与其底部侧的端面平行的方式，形成至少两个通孔的至少一个纵向长对；
施加电镀到所述通孔的内部的一部分；
形成导电图案；
此后使用模具来消除并成型所述通孔以及包含在与至少一个所述半导体芯片的底部相对应的一侧的端面处形成的所述导电图案的至少一个区域，使得在至少一个所述半导体芯片的顶部侧的端面处形成用于屏蔽的导电图案，以及使得在至少一个所述半导体芯片的底部侧的端面处形成至少与所需相同数目、尺寸和形状的多个端子；以及
此后沿垂直于所述通孔的纵向长对的方向切割，以便把整体基本上分割成多个独立的半导体装置。
6、根据权利要求5的半导体装置的制造方法，还包括：
用介入的导电粘合剂，将屏蔽罩粘附到用于屏蔽的所述导电图案上，所述导电图案被形成在至少一个所述半导体芯片的顶部侧的端面处。
CNB2004100080360A 2003-03-06 2004-03-08 半导体装置及其制造方法 Expired - Fee Related CN100355088C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP060083/2003 2003-03-06
JP060083/03 2003-03-06
JP2003060083A JP4027820B2 (ja) 2003-03-06 2003-03-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1527407A CN1527407A (zh) 2004-09-08
CN100355088C true CN100355088C (zh) 2007-12-12

Family

ID=32923599

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100080360A Expired - Fee Related CN100355088C (zh) 2003-03-06 2004-03-08 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US7199452B2 (zh)
JP (1) JP4027820B2 (zh)
CN (1) CN100355088C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170079A1 (en) * 2005-02-02 2006-08-03 Brennan John M Integrated circuit device having encapsulant dam with chamfered edge
TWI492420B (zh) 2011-10-31 2015-07-11 Everlight Electronics Co Ltd 發光裝置、表面貼裝型發光裝置及顯示裝置
JP6299857B2 (ja) * 2014-02-26 2018-03-28 日本電気株式会社 光モジュール及びデジタルコヒーレントレシーバ
JP6879690B2 (ja) * 2016-08-05 2021-06-02 スリーエム イノベイティブ プロパティズ カンパニー 放熱用樹脂組成物、その硬化物、及びこれらの使用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668406A (en) * 1994-05-31 1997-09-16 Nec Corporation Semiconductor device having shielding structure made of electrically conductive paste

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447492A (en) * 1977-11-21 1984-05-08 Occidental Chemical Corporation Articles having an electrically conductive surface
US5038782A (en) * 1986-12-16 1991-08-13 Sam Technology, Inc. Electrode system for brain wave detection
US4774638A (en) * 1987-03-10 1988-09-27 Caires Richard T Portable hand-held consumer device
JP2777747B2 (ja) * 1990-11-26 1998-07-23 東亞合成株式会社 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板
JPH07307416A (ja) * 1994-05-12 1995-11-21 Toshiba Corp 半導体チップの実装方法及び半導体デバイス
JP3483720B2 (ja) * 1997-02-12 2004-01-06 沖電気工業株式会社 半導体装置
US6111310A (en) 1998-09-30 2000-08-29 Lsi Logic Corporation Radially-increasing core power bus grid architecture
TW526701B (en) * 1999-08-26 2003-04-01 Rohm Co Ltd Electromagnetic shield cap and infrared data communication module
JP2001127310A (ja) 1999-10-25 2001-05-11 Sharp Corp シールドケース付き光空間伝送デバイス及びその製造方法
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
US6346721B1 (en) 2001-03-12 2002-02-12 Lsi Logic Corporation Integrated circuit having radially varying power bus grid architecture
JP4065673B2 (ja) 2001-10-15 2008-03-26 シャープ株式会社 赤外線通信ユニット

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668406A (en) * 1994-05-31 1997-09-16 Nec Corporation Semiconductor device having shielding structure made of electrically conductive paste

Also Published As

Publication number Publication date
US20040173877A1 (en) 2004-09-09
JP2004273624A (ja) 2004-09-30
US7199452B2 (en) 2007-04-03
CN1527407A (zh) 2004-09-08
JP4027820B2 (ja) 2007-12-26

Similar Documents

Publication Publication Date Title
CN101645436B (zh) 具有电磁干扰防护体的半导体封装件及其形成方法
US20080142941A1 (en) 3d electronic packaging structure with enhanced grounding performance and embedded antenna
KR20020018686A (ko) 반도체 장치 및 그 제조 방법 및 반도체 장치의 실장 구조
US20210305203A1 (en) Semiconductor device and corresponding method of manufacture
EP0582052A1 (en) Low profile overmolded semiconductor device and method for making the same
US11521919B2 (en) Flex-foil package with coplanar topology for high-frequency signals
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
CN101490832A (zh) 具有平的结构的模块和用于装配的方法
CN100355088C (zh) 半导体装置及其制造方法
KR20020036039A (ko) 반도체 패키지 및 그 제조방법
JP2000277814A (ja) 光通信モジュール
CN212434621U (zh) 集成加速度传感器和磁传感器的封装结构
CN113410204B (zh) 配线衬底及半导体装置
US20140284217A1 (en) Minimizing plating stub reflections in a chip package using capacitance
CN218514593U (zh) 一种具有隔绝杂讯功能的芯片封装结构
JP2004048617A (ja) 高周波用伝送線路基板
CN220692016U (zh) 电磁屏蔽的封装结构及包含其的电路板和电子设备
CN113035845B (zh) 具有天线的封装结构及其制作方法
US7838989B2 (en) Semiconductor component and apparatus for production of a semiconductor component
CN114551407A (zh) 电子器件的制造方法
US20230230906A1 (en) Manufacturing of electronic components
WO2024067830A1 (zh) 封装结构、封装结构的制作方法及电子设备
US20230121836A1 (en) Systems and methods for break out of interconnections for high-density integrated circuit packages on a multi-layer printed circuit board
US20040017007A1 (en) Semiconductor package and substrate thereof
WO2018165819A1 (zh) 电路连线方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20120308