CN100355209C - 波形整形电路 - Google Patents

波形整形电路 Download PDF

Info

Publication number
CN100355209C
CN100355209C CNB2004800000468A CN200480000046A CN100355209C CN 100355209 C CN100355209 C CN 100355209C CN B2004800000468 A CNB2004800000468 A CN B2004800000468A CN 200480000046 A CN200480000046 A CN 200480000046A CN 100355209 C CN100355209 C CN 100355209C
Authority
CN
China
Prior art keywords
potential
transistor
waveform shaping
shaping circuit
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800000468A
Other languages
English (en)
Other versions
CN1698269A (zh
Inventor
森村浩季
岛村俊重
藤井孝治
重松智志
冈崎幸夫
町田克之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN1698269A publication Critical patent/CN1698269A/zh
Application granted granted Critical
Publication of CN100355209C publication Critical patent/CN100355209C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches

Abstract

本发明涉及一种波形整形电路，包括第一控制电位设置装置(1)、第二控制电位设置装置(2)、输出装置(3)和复位装置(4)。第一控制电位设置装置产生在输入信号(IN)达到逻辑阈值附近时反转其与第二控制电位(N3)的大小关系的第一控制电位(N2)。第二控制电位设置装置(2)根据输入信号(IN)的变化产生沿与输入信号(IN)相同的方向变化的第二控制电位(N3)。输出装置(3)包括晶体管(Q5、Q6)，并根据第一控制电位(N2)、第二控制电位(N3)和复位信号(RSET)，产生具有预定电位的输出信号(OUT)。复位装置(4)在波形整形电路进行操作期间，使晶体管(Q6)截止。

Description

波形整形电路
技术领域
本发明涉及一种波形整形电路，其通过对具有斜坡的数字输入信号或模拟输入信号的波形进行整形，输出数字信号。
背景技术
图17A示出了利用施密特触发器电路的结构，作为传统波形整形电路的实现示例。为了简化解释，此波形整形电路示出了考虑到输入信号IN从低(地电位GND)变化为高(电源电位VDD)的情况而设计的电路结构。如图17A的方框图所示，此传统的波形整形电路包括：控制电位设置装置11，用于根据输入信号IN，产生控制电位；以及输出装置13，用于根据来自控制电位设置装置11的输出控制电位，输出输出信号OUT。
图17B示出了具体的电路示例。在图17B中，参考符号Q1和Q15表示P沟道MOS晶体管；Q2、Q3、Q4和Q16表示N沟道MOS晶体管；以及VDD表示电源电位。控制电位设置装置11由晶体管Q1、Q2、Q3和Q4构成，而输出装置13由晶体管Q15和Q16构成。这些元件构成了波形整形电路。此波形整形电路输出具有与输入信号IN相同极性的信号。如果添加一个非门与输出装置13串联，则波形整形电路输出输入信号IN的反相信号。
图18A是示出了图17B所示的波形整形电路的操作的电压波形图。假设输入信号IN逐渐从低变为高，当输入信号IN超过逻辑阈值Vth时，输出信号变为高。当输入信号IN超过逻辑阈值Vth时，晶体管Q4的栅极电位(图17B中N1的电位)降低，从而使晶体管Q4截止。结果，波形整形电路的逻辑阈值Vth稍微降低，所以即使输入信号IN由于外部噪声等的影响而波动，仍然可以稳定地输出高，作为输出电位。
即，图17B所示的波形整形电路具有根据作为边界的逻辑阈值Vth，将输入信号IN的波形稳定地整形为低或高数字信号的功能。当输入信号IN从高变到低时，通过使用其中通过交换图17B中所示的结构(称为第一结构)中的MOS晶体管的极性来交换电源电压VDD和地GND而得到的结构(称为第二结构)，可以获得相同的效果。由于输入信号IN通常从低变到高以及从高变到低，实际上使用通过组合第一结构和第二结构而获得的电路结构(例如，参考文献[Neil H.E.Westeand another，“PRINCIPLES OF CMOS VLSI DESIGN-A SystemsPerspective”，the 2nd ed.，Addison-Wesley Publishing Company，1994，p.367])。
但是，如图18B所示，传统的波形整形电路具有以下问题：如果输入信号IN接近逻辑阈值Vth，则较大的直通电流(汇点电流)Itotal从电源电位VDD流向地GND。直通电流Itotal的路径为：其中电流从电源电位VDD通过晶体管Q1、Q2和Q3且通过晶体管Q4和Q3流向地GND的路径，由于当输入信号IN接近逻辑阈值Vth时，晶体管Q1、Q2、Q3和Q4微弱地导通；以及其中电流从电源电位VDD通过晶体管Q15和Q16流向地GND的路径，由于当晶体管Q4的栅极电位N1接近逻辑阈值Vth时，晶体管Q15和Q16微弱地导通。如图17B所示，假设I1为流经晶体管Q15和Q16的直通电流，且I2为流经晶体管Q3的直通电流，则Itotal＝I1+I2。
输入信号IN的变化越缓和，直通电流Itotal流动的时间越长。因此，在使用大量波形整形电路的应用中，直通电流占据了整个电路的电流消耗的绝大部分，所以需要通过准备具有大电流容量的电源或者通过限制波形整形电路的数量，来抑制电流消耗。
作为传统的直通电流减小方法，日本专利未审公开No.9-83345公开了一种通过在直通电流路径中串联开关晶体管通过时钟信号等进行控制的方法。此方法在输入处于中间电位且直通电流流动时，使串联开关晶体管截止，而在确定了输入信号且没有直通电流流动时，使开关晶体管导通。不幸的是，尽管在日本专利未审公开No.9-83345中公开的方法能够消除直通电流，其却不能捕获输入信号超过波形整形电路的逻辑阈值的时刻。即，不能如日本专利No.3082141所公开的那样，使用此方法来检测具有斜坡的模拟输入信号超过逻辑阈值的时间。
另一种直通电流减小方法是通过使用动态操作来减小直通电流。在此动态操作中，将电路的每个节点设置为(充电或放电到)在操作之前确定的电位，并在操作期间，使开关晶体管截止，从而没有直通电流流动。当输入信号导通电路中的晶体管时，对充电电荷放电(或者对放电电荷充电)，以及输出电压改变。这使其能够减小直通电流，同时，捕获输入信号超过波形整形电路的逻辑阈值的时刻。
不幸的是，通过动态操作减小直通电流的波形整形电路具有以下问题：电路的阈值为晶体管的阈值电压(通常为0.4到0.6V)。通常，将逻辑阈值设置在电源电位的大约一半是适当的(例如，当电源电压为3.3V时，设置为1.6到1.7V)，但在利用动态操作的波形整形电路中不能实现这种设置。因此，并未提出任何能够在通过动态操作来减小直通电流的同时设置通常的阈值的传统方法。
发明内容
本发明的目的是提出一种波形整形电路，能够在使用动态操作来减小操作期间的直通电流的同时，将逻辑阈值设置为适当值，以便解决上述问题。
本发明提出了一种波形整形电路，其根据逻辑阈值，区分电平，并对在第一电源电位和第二电源电位之间变化的输入信号的波形进行整形，包括：第一控制电位设置装置，用于依据输入信号的变化产生沿与输入信号相反的方向变化的第一控制电位；第二控制电位设置装置，用于依据输入信号的变化产生沿与输入信号相同的方向变化的第二控制电位；输出装置，包括：第一导电型的第一晶体管，第一控制电位施加在其栅极端，且第二控制电位施加在其源极端；以及第二导电型的第二晶体管，第一电源电位施加在其源极端，且其漏极端与第一晶体管的漏极端相连，所述输出装置输出具有第一晶体管和第二晶体管的漏极端电位的输出信号；以及复位装置，用于将用于使第二晶体管截止的复位信号施加到第二晶体管的栅极端，其中在所述第一控制电位与所述第二控制电位的大小关系反转之后，所述输入信号超过所述逻辑阈值，以及输出装置根据第一控制电位、第二控制电位和复位信号，产生具有预定电位的输出信号。
在本发明的波形整形电路的结构示例中，第一控制电位设置装置包括：第一导电型的第三晶体管，第二电源电位施加在其源极端，且其漏极端作为第一控制电位设置装置的输出与第一晶体管的栅极端相连；第二导电型的第四晶体管，输入信号输入到其栅极端，且其漏极端作为第一控制电位设置装置的输出与第一晶体管的栅极端相连；第二导电型的第五晶体管，复位信号输入其栅极端，第一电源电位施加在其源极端，且其漏极端与第四晶体管的源极端相连；非门，复位信号输入其输入端，且其输出端与第三晶体管的栅极端相连；以及第一电容元件，其第一端与第四晶体管的源极端和第五晶体管的漏极端相连，且第三电源电位施加在其第二端，以及复位装置在波形整形电路进行操作之前，输出使第三晶体管和第五晶体管导通的复位信号，而在波形整形电路进行操作期间，输出使第三晶体管和第五晶体管截止的复位信号。
在本发明的波形整形电路的结构示例中，第一控制电位设置装置还包括：第二电容元件，其第一端与第三晶体管的漏极端相连，且第四电源电位施加在其第二端。
在本发明的波形整形电路的结构示例中，复位装置输出复位信号，从而在使第一晶体管导通之前，使第二晶体管截止。
在本发明的波形整形电路的结构示例中，复位装置输出复位信号，从而在使第一晶体管导通之前，使第二晶体管截止，以及在使第四晶体管导通之前，使第三晶体管和第五晶体管截止。
在本发明的波形整形电路的结构示例中，第二控制电位设置装置将第二控制电位设置为与输入信号相同的电位。
在本发明的波形整形电路的结构示例中，第二控制电位设置装置包括：信号线，其短路波形整形电路的输入端和第一晶体管的源极端，并将第二控制电位设置为与输入信号相同的电位。
在本发明的波形整形电路的结构示例中，第二控制电位设置装置包括：第二导电型的第六晶体管，输入信号施加在其栅极端，第二电源电位施加在其漏极端，且其源极端与第一晶体管的源极端相连，并输出第六晶体管的源极端电位，作为第二控制电位。
本发明的波形整形电路的结构示例还包括第三控制电位设置装置，用于在输入信号超过逻辑阈值时，根据输出信号的电位，补偿第二控制电位。
在本发明的波形整形电路的结构示例中，第三控制电位设置装置包括：第二导电型的第七晶体管，输出信号输入其栅极端，第二电源电位施加在其漏极端，且其源极端与第二控制电位设置装置的输入端或输出端相连。
本发明的波形整形电路的结构示例还包括第三控制电位设置装置，用于在输入信号超过逻辑阈值时，根据第一控制电位，补偿第二控制电位。
在本发明的波形整形电路的结构示例中，第三控制电位设置装置包括：第一导电型的第八晶体管，第一控制电位输入其栅极端，第二电源电位施加在其源极端，且其漏极端与第二控制电位设置装置的输入端或输出端相连。
在本发明的波形整形电路的结构示例中，由MOS电容器构成第一电容元件。
在本发明的波形整形电路的结构示例中，由MOS电容器构成第一电容元件和第二电容元件。
在本发明的波形整形电路的结构示例中，第一导电型是P沟道型，第二导电型是N沟道型，第一电源电位是地电位，以及第二电源电位高于第一电源电位。
在本发明的波形整形电路的结构示例中，第一导电型是N沟道型，第二导电型是P沟道型，第一电源电位高于地电位，以及第二电源电位为地电位。
附图说明
图1是示出了本发明第一实施例的波形整形电路的原理的方框图；
图2是示出了本发明第一实施例的波形整形电路的结构的方框图；
图3A和3B分别是示出了图2所示的波形整形电路的操作的电压波形图和直通电流波形图；
图4是示出了本发明第二实施例的波形整形电路的结构的方框图；
图5A和5B分别是示出了图4所示的波形整形电路的操作的电压波形图和直通电流波形图；
图6是示出了本发明第三实施例的波形整形电路的结构的方框图；
图7是示出了本发明第四实施例的波形整形电路的结构的方框图；
图8是示出了本发明第五实施例的波形整形电路的结构的方框图；
图9是示出了本发明第六实施例的波形整形电路的原理的方框图；
图10是示出了图9所示的波形整形电路的实现示例的方框图；
图11A和11B分别是示出了图10所示的波形整形电路的操作的电压波形图和直通电流波形图；
图12是示出了本发明第七实施例的波形整形电路的结构的方框图；
图13是示出了本发明第八实施例的波形整形电路的原理的方框图；
图14是示出了图13所示的波形整形电路的实现示例的方框图；
图15A和15B分别是示出了图14所示的波形整形电路的操作的电压波形图和直通电流波形图；
图16是示出了本发明第九实施例的波形整形电路的结构的方框图；
图17A和17B分别是示出了传统波形整形电路的结构的方框图和电路图；以及
图18A和18B分别是示出了图1 7所示的波形整形电路的操作的电压波形图和直通电流波形图。
具体实施方式
[第一实施例]
图1是示出了本发明第一实施例的波形整形电路的原理的方框图。在本实施例中，在图18B所示的直通电流Itotal中，流经输出装置的直通电流I1减小到零。图1所示的波形整形电路包括：第一控制电位设置装置1，用于产生第一控制电位N2；第二控制电位设置装置2，用于依照输入信号IN的变化产生沿与输入信号IN相同的方向变化的第二控制电位N3；输出装置3，包括具有第一导电型的第一晶体管(未示出)和具有第二导电型的第二晶体管(未示出)，并根据第一控制电位N2、第二控制电位N3和复位信号RSET，产生具有预定电位的输出信号OUT；以及复位装置4，用于产生复位信号RSET，并在波形整形电路进行操作期间，使第二晶体管截止。第一控制电位设置装置1在输入信号达到逻辑阈值附近时，产生反转与第二控制电位N3之间的大小关系的第一控制电位N2。
与图17A和17B所示的波形整形电路之间的区别分别在于：形成了第二控制电位设置装置2和复位装置4，通过由复位装置4切断流经输出装置3的第二晶体管的直通电流，将直通电流I1减小为零，以及通过使用第一控制电位设置装置1和第二控制电位设置装置2的两个控制电位N2和N3来控制输出装置3的第一晶体管的导电状态，对波形整形电路的逻辑阈值进行控制。
图2是示出了本发明第一实施例的波形整形电路的结构的方框图。输出装置3由以下元件构成：作为第一晶体管的P沟道MOS晶体管Q5，其栅极端与第一控制电位设置装置1的输出相连，其源极端与第二控制电位设置装置2的输出相连，且其漏极端与波形整形电路的输出端相连；以及作为第二晶体管的N沟道MOS晶体管Q6，其栅极端与复位装置4的输出相连，作为第一电源电位的地电位GND施加在其源极端，且其漏极端与波形整形电路的输出端相连。
例如，第一控制电位设置装置1可以具有与图17B所示的控制电位设置装置11相同的结构。
复位装置4具有开关SW，其有选择地输出作为第二电源电位的电源电位VDD，或作为第一电源电位的地电位GND。
在本实施例中，通过从复位装置4输出的复位信号RSET切断流经N沟道MOS晶体管Q6的直通电流。如果输入信号IN超过逻辑阈值Vth，则可以通过由第一控制电位设置装置1和第二控制电位设置装置2使P沟道MOS晶体管Q5导通，而输出处于高电平的输出信号OUT。
下面，将对图2所示的波形整形电路的操作进行解释。图3A是示出了图2所示的波形整形电路的操作的电压波形图。首先，复位装置4在波形整形电路进行操作之前(当不存在输入信号时，或者当将输入信号IN固定在地电位GND时)，将复位信号RSET设置为高。由于N沟道MOS晶体管Q6导通，将输出信号OUT设置为低。在这种状态下，第一控制电位设置装置1将第一控制电位N2设置为高，所以晶体管Q5截止。
当波形整形电路进行操作时，复位装置4将复位信号RSET设置为低。结果，晶体管Q6截止，所以在波形整形电路进行操作期间，即使晶体管Q5导通，仍然没有直通电流I1从电源电位VDD通过输出装置3的晶体管Q5和Q6流动。应当注意的是，复位装置4只需设置复位信号RSET，使得当输入信号IN从低变为高时，在使晶体管Q5导通之前，使晶体管Q6截止。
当输入信号IN逐渐增加时，从第一控制电位设置装置1输出的第一控制电位N2(晶体管Q5的栅极电位)逐渐减小。另一方面，从第二控制电位设置装置2输出的第二控制电位N3(晶体管Q5的源极电位)逐渐上升。当第一控制电位N2和第二控制电位N3之间的大小关系反转且晶体管Q5的栅极对源极电位超过晶体管Q5的阈值电压VT5时，晶体管Q5导通，并向波形整形电路的输出端输出处于源极电位(输入信号IN的电位)的输出信号OUT。在这种状态下，输入信号IN的电位为逻辑阈值Vth。在晶体管Q5导通之后，输出信号OUT上升到与输入信号IN相同的电位。
图3B是示出了图2所示的波形整形电路的操作的直通电流波形图。如上所述，复位装置4在波形整形电路进行操作时，使晶体管Q6截止。因此，可以将从电源电位VDD通过输出装置3的晶体管Q6流动的直通电流I1减小为零。结果，流经第一控制电位设置装置1的直通电流I2成为直通电流Itotal的惟一分量(Itotal＝I2)。
在上述本实施例中，可以通过动态操作消除直通电流I1。因此，在将本实施例的波形整形电路应用于使用多个波形整形电路的应用时，可以有效地减小每个波形整形电路的直通电流，从而极大地减小了整个电路的功率消耗。因为能够减轻对电源设备的电流容量的限制，并消除了由于与波形整形电路的数量有关的功率消耗而引起的限制，此效果显著。应当注意的是，通过使用第一控制电位设置装置1和第二控制电位设置装置2来控制输出装置3的晶体管Q5的栅极端和源极端，能够通过动态操作减小直通电流，与此同时，控制晶体管Q5导通时的逻辑阈值，从而将波形整形电路的逻辑阈值Vth设置为适当的数值。
为了简化解释，本实施例示出了考虑到输入信号IN从低(地电位GND)变化为高(电源电位VDD)的情况而设计的电路结构。如果输入信号IN从高变到低，在图2中，只需以N沟道MOS晶体管代替P沟道MOS晶体管Q5，且以P沟道MOS晶体管代替N沟道MOS晶体管Q6，并将第一电源电位设置为电源电位VDD，将第二电源电位设置为地电位GND，以及复位信号RSET在波形整形电路进行操作之前为低，在波形整形电路进行操作期间为高。
在本实施例中，并未清晰地示出第一控制电位设置装置1和第二控制电位设置装置2的结构细节。但是，只要第二控制电位设置装置2产生沿与输入信号IN相同的方向变化的第二控制电位N3，第二控制电位设置装置2可以采用任意结构。同样地，只要第一控制电位设置装置1产生当输入信号IN达到逻辑阈值Vth附近时反转与第二控制电位N3之间的大小关系的第一控制电位N2，第一控制电位设置装置1可以采用任意结构。
[第二实施例]
下面，将对本发明的第二实施例进行描述。图4是示出了本发明第二实施例的波形整形电路的结构的方框图。在本实施例中，与第一实施例中一样，将流经输出装置3的直通电流I1减小为零，以及，还将流经第一控制电位设置装置1a的直通电流I2减小为零。输入信号IN、第一控制电位N2和第二控制电位N3之间的关系与第一实施例中所解释的相同。
第一控制电位设置装置1a包括：作为第三晶体管的P沟道MOS晶体管Q7，第二电源电位VDD施加在其源极端，且其漏极端作为第一控制电位设置装置1a的输出与晶体管Q5的栅极端相连；作为第四晶体管的N沟道MOS晶体管Q8，输入信号IN输入其栅极端，且其漏极端作为第一控制电位设置装置1a的输出与晶体管Q5的栅极端相连；作为第五晶体管的N沟道MOS晶体管Q9，复位信号RSET输入其栅极端，地电位GND施加在其源极端，且其漏极端与晶体管Q8的源极相连；非门INV，复位信号RSET输入其输入端，且其输出端与晶体管Q7的栅极端相连；以及第一电容元件Cg，其第一端与晶体管Q8的源极端和晶体管Q9的漏极端相连，且第三电源电位施加在其第二端。
可以由MOS电容器、MIM(金属-绝缘体-金属)电容器或PIP(Poly-绝缘体-Poly)电容器实现电容元件Cg。在将MOS电容器用作电容元件Cg时，第三电源电位可以是使MOS电容器的MOSFET导通的电位。在将MIM电容器或PIP电容器用作电容元件Cg时，第三电源电位可以是任意电位。在本实施例中，第三电源电位为地电位GND。
下面，将对图4所示的波形整形电路的操作进行描述。图5A是示出了图4所示的波形整形电路的操作的电压波形图。首先，在波形整形电路进行操作之前(当不存在输入信号时，或者当将输入信号IN固定在地电位GND时)，复位装置4将复位信号RSET设置为高。由于使N沟道MOS晶体管Q6导通，将输出信号OUT设置为低。此外，由于复位信号RSET被设置为高，P沟道晶体管Q7和N沟道晶体管Q9导通，所以将电容元件Cg放电到地电位GND。结果，将第一控制电位N2设置为高，晶体管Q5截止。
当对波形整形电路进行操作时，复位装置4将复位信号RSET设置为低。由于这使得晶体管Q6截止，所以在波形整形电路进行操作期间，即使晶体管Q5导通，仍然没有直通电流I1从电源电位VDD通过输出装置3的晶体管Q5和Q6流动。类似地，因为复位信号RSET被设置为低，晶体管Q7和Q9截止，所以在波形整形电路进行操作期间，即使晶体管Q8导通，仍然没有直通电流I2从电源电位VDD通过第一控制电位设置装置1a的晶体管Q7、Q8和Q9流动。应当注意的是，复位装置4只需设置复位信号RSET，使得当输入信号IN从低变为高时，在使晶体管Q5导通之前，使晶体管Q6截止，以及在使晶体管Q8导通之前，使晶体管Q7和Q9截止。
当输入信号IN逐渐增加并超过晶体管Q8的阈值电压VT8时，晶体管Q8导通，所以晶体管Q8的漏极端与电容元件Cg相连。在这种状态下，晶体管Q7和Q9已经截止。由于与电容元件Cg相连，因此充在晶体管Q5的栅极端的寄生电容中的电荷开始向电容元件Cg运动，且从第一控制电位设置装置1a输出的第一控制电位N2(晶体管Q5的栅极电位)逐渐降低。另一方面，从第二控制电位设置装置2输出的第二控制电位N3(晶体管Q5的源极电位)逐渐上升。
与第一实施例中一样，当第一控制电位N2和第二控制电位N3之间的大小关系反转且晶体管Q5的栅极对源极电位超过晶体管Q5的阈值电压VT5时，晶体管Q5导通，并向波形整形电路的输出端输出处于源极电位(输入信号IN的电位)的输出信号OUT。
图5B是示出了本实施例的波形整形电路的操作的直通电流波形图。在本实施例中，与第一实施例中一样，可以将从电源电位VDD通过输出装置3的晶体管Q6流动的直通电流I1减小为零。
而且，在本实施例中，第一控制电位设置装置1a由电容元件Cg、用于初始化电容元件Cg的晶体管Q7和Q8以及用于短路电容元件Cg的晶体管Q9构成，通过在波形整形电路进行操作之前，由复位装置4导通晶体管Q7和Q9，对电容元件Cg进行初始化，以及在波形整形电路进行操作期间，通过根据输入信号IN的变化，导通晶体管Q8，将第一控制电位设置装置1a的输出与电容元件Cg相连，从而产生第一控制电位N2。因此，可以实现第一控制电位设置装置1a，而不会产生任何通过第一控制电位设置装置1a流动的直通电流I1。结果，如图5B所示，直通电流Itotal为零。
在上述本实施例中，能够区分电平，并对具有斜坡的数字输入信号或模拟输入信号进行整形，而不会产生任何直通电流Itotal。而且，在本实施例中，可以通过电容元件Cg控制第一控制电位N2，所以，可以通过电容元件Cg的电容值，将波形整形电路的逻辑阈值Vth设置为适当的数值。
[第三实施例]
下面，将对本发明的第三实施例进行描述。图6是示出了本发明第三实施例的波形整形电路的结构的方框图，其中与图4中相同的参考数字表示相同的部件。
通过在第二实施例的第一控制电位设置装置1a中添加第二电容元件Cv获得本实施例的第一控制电位设置装置1b，其中第二电容元件Cv的第一端与晶体管Q7和Q8的漏极端相连，且第四电源电位施加在其第二端。
类似于电容元件Cg，可以由MOS电容器、MIM(金属-绝缘体-金属)电容器或PIP(Poly-绝缘体-Poly)电容器实现电容元件Cv。在将MOS电容器用作电容元件Cv时，第四电源电位可以是使MOS电容器的MOSFET导通的电位。在将MIM电容器或PIP电容器用作电容元件Cv时，第四电源电位可以是任意电位。第四电源电位可以与第三电源电位相同或不同。在本实施例中，第四电源电位为地电位GND。
本实施例的波形整形电路的操作实质上与第二实施例相同。不同之处在于：当复位信号RSET为高时，对电容元件Cv进行充电；以及当晶体管Q8导通时，电容元件Cv和Cg相连，且充在电容元件Cv中的电荷开始向电容元件Cg运动，从而第一控制电位N2逐渐下降。
按照这种方式，在本实施例中可以获得与第二实施例中相同的效果。此外，在本实施例中，可以通过电容元件Cg和Cv来控制第一控制电位N2。在第二实施例中，由电容元件Cg的电容值来确定第一控制电位N2，所以如果电容元件Cg的电容值由于工艺而发生变化，波形整形电路的逻辑阈值Vth也由于此变化的影响而变化。相反，在本实施例中，第一控制电位N2由电容元件Cg和Cv的电容比确定，所以可以稳定地控制逻辑阈值Vth，而不受工艺变化的影响。本实施例不受到工艺变化的影响是因为即使电容元件Cg和Cv各自的电容由于工艺而发生变化，电容元件Cg和Cv的电容比并不改变。
为了简化解释，第二和第三实施例示出了考虑到输入信号IN从低(地电位GND)变化为高(电源电位VDD)的情况而设计的电路结构。当输入信号IN从高变到低时，在图4和6中，只需以N沟道MOS晶体管代替P沟道MOS晶体管Q5和Q7，且以P沟道MOS晶体管代替N沟道MOS晶体管Q6、Q8和Q9，并将第一电源电位设置为电源电位VDD，将第二电源电位设置为地电位GND，以及复位信号RSET在波形整形电路进行操作之前为低，在波形整形电路进行操作期间为高。
[第四实施例]
下面，将对本发明的第四实施例进行描述。图7是示出了本发明第四实施例的波形整形电路的结构的方框图，其中与图2中相同的参考数字表示相同的部件。本实施例示出了第二控制电位设置装置2的示例。第二控制电位设置装置2具有信号线W，其短路波形整形电路的输入端和晶体管Q5的源极端。这允许输入信号IN具有与第二控制电位N3相同的电位。
在本实施例中，可以实现第二控制电位设置装置2而无需增加元件的数量，也不会产生任何通过第二控制电位设置装置2流动的直通电流。
[第五实施例]
下面，将对本发明的第五实施例进行描述。图8是示出了本发明第五实施例的波形整形电路的结构的方框图，其中与图2中相同的参考数字表示相同的部件。本实施例示出了第二控制电位设置装置2的另一示例。
第二控制电位设置装置2具有作为第六晶体管的N沟道MOS晶体管Q10，输入信号IN施加在其栅极端，电源电位VDD施加在其漏极端，且其源极端与晶体管Q5的源极端相连。与第一实施例中一样，从晶体管Q10的源极端输出的第二控制电位N3根据输入信号IN的变化，沿与输入信号IN相同的方向改变，但第二控制电位N3的大小比输入信号IN的电位低晶体管Q10的阈值电压的数量。其余操作与第一实施例中相同，所以可以与第一实施例中一样，将直通电流减小为零。
在第四实施例中，波形整形电路的输出阻抗受到波形整形电路的输入的影响。但是，在本实施例中，通过晶体管Q10的源极跟随操作，可以减小输出阻抗。
应当注意的是，在第四或第五实施例中，将如图7或8所示的第二控制电位设置装置2应用于第一实施例。但是，也可以将如图7或8所示的第二控制电位设置装置2应用于第二或第三实施例。在将如图7或8所示的第二控制电位设置装置2应用于第二或第三实施例时，也可以将流经第一控制电位设置装置1a的直通电流I2减小为零，所以可以进一步减小功率消耗。
此外，为了简化解释，第四和第五实施例示出了考虑到输入信号IN从低变化为高的情况而设计的电路结构。如果输入信号IN从高变到低，在图7和8中，只需以N沟道MOS晶体管代替P沟道MOS晶体管Q5，且以P沟道MOS晶体管代替N沟道MOS晶体管Q6和Q10，并将第一电源电位设置为电源电位VDD，将第二电源电位设置为地电位GND，以及复位信号RSET在波形整形电路进行操作之前为低，在波形整形电路进行操作期间为高。
[第六实施例]
下面，将对第六实施例进行描述。图9是示出了本发明第六实施例的波形整形电路的原理的方框图，其中与图2中相同的参考数字表示相同的部件。第一控制电位设置装置1、第二控制电位设置装置2、输出装置3和复位装置4与第一实施例相同。本实施例与第一实施例之间的区别在于：本实施例具有第三控制电位设置装置5，用于根据输出信号OUT的电位，补偿第二控制电位设置装置2的第二控制电位N3。
第三控制电位设置装置5的使用使其能够通过第三控制电位设置装置5将输出信号OUT的电位反馈回第二控制电位设置装置2，并能够在输入信号IN超过逻辑阈值Vth时，使输出信号OUT的变化尖锐。
图10是示出了图9所示的波形整形电路的实现示例的方框图。第三控制电位设置装置5具有作为第七晶体管的N沟道MOS晶体管Q11，其栅极端与波形整形电路的输出端相连，电源电位VDD施加在其漏极端，以及其源极端与第二控制电位设置装置2的输入端或输出端相连。
下面，将对如图10所示的波形整形电路的操作进行描述。图11A是示出了图10所示的波形整形电路的操作的电压波形图。在输入信号IN超过逻辑阈值Vth之前的操作与第一实施例中相同。如第一实施例所述，当输入信号IN超过逻辑阈值Vth时，晶体管Q5导通，且输出信号OUT从低变为高，所以晶体管Q11导通。
因此，输入信号IN突然向电源电位VDD升高，所以与电源电位VDD相同的第二控制电位N3也突然上升。结果，如图11A所示，输出信号OUT突然上升。当输入信号IN上升到比电源电位VDD低晶体管Q11的阈值电压VT11的数量的电平时，晶体管Q11截止，且输入信号IN的电位根据输入信号本身的原始变化缓慢地上升。
图11B是示出了图10所示的波形整形电路的操作的直通电流波形图。在本实施例中，与第一实施例一样，可以将从电源电位VDD通过输出装置3的晶体管Q6流动的直通电流I1减小为零。
在上述本实施例中，第三控制电位设置装置5的使用使其能够在输入信号IN超过逻辑阈值Vth时，补偿输出信号OUT的电平。
[第七实施例]
下面，将对本发明的第七实施例进行描述。图12是示出了本发明第七实施例的波形整形电路的结构的方框图，其中与图10中相同的参考数字表示相同的部件。在第六实施例中，将图7所示的第四实施例的结构用作第二控制电位设置装置2的结构。在本实施例中，将如图8所示的第五实施例的结构用作第二控制电位设置装置2的结构。
按照这种方式，在本实施例中可以获得与第六实施例中相同的效果。如第六实施例中所解释的那样，晶体管Q11的源极端与第二控制电位设置装置2的输入端(晶体管Q10的栅极端)或输出端(晶体管Q5和晶体管Q1O的源极端)相连。因此，晶体管Q11的源极端也可以与晶体管Q5和Q10的源极端相连。
[第八实施例]
下面，将对本发明的第八实施例进行描述。图13是示出了本发明第八实施例的波形整形电路的原理的方框图，其中与图2中相同的参考数字表示相同的部件。第一控制电位设置装置1、第二控制电位设置装置2、输出装置3和复位装置4与第一实施例中相同。本实施例与第一实施例之间的区别在于：本实施例具有第三控制电位设置装置5a，用于根据第一控制电位N2的电位，补偿第二控制电位设置装置2的第二控制电位N3。
第三控制电位设置装置5a的使用使其能够通过第三控制电位设置装置5a将第一控制电位N2反馈回第二控制电位设置装置2，并能够在输入信号IN超过逻辑阈值Vth时，使输出信号OUT的变化尖锐。
图14是示出了图13所示的波形整形电路的实现示例的方框图。第三控制电位设置装置5a具有作为第八晶体管的P沟道MOS晶体管Q12，第一控制电位N2输入其栅极端，电源电位VDD输入其源极端，且其漏极端与第二控制电位设置装置2的输入端或输出端相连。
下面，将对如图14所示的波形整形电路的操作进行描述。图15A是示出了图14所示的波形整形电路的操作的电压波形图。在输入信号IN超过逻辑阈值Vth之前的操作与第一实施例中相同。如第一实施例所述，第一控制电位N2随着输入信号IN的上升而逐渐下降，以及当输入信号IN超过逻辑阈值Vth，并且第一控制电位N2和第二控制电位N3之间的大小关系反转时，晶体管Q12导通。
因此，输入信号IN突然向电源电位VDD升高，所以与电源电位VDD相同的第二控制电位N3也突然上升。结果，如图15A所示，输出信号OUT突然上升。在第六和第七实施例中，当输入信号IN超过逻辑阈值Vth时，晶体管Q11导通一次，然后，再次截止，所以在达到电源电位VDD之前，输出信号OUT缓和其变化。但是，在本实施例中，在输入信号IN超过逻辑阈值Vth时，晶体管Q12并不再次截止。这使得输出信号OUT的变化比第六和第七实施例中更为尖锐。
图15B是示出了图14所示的波形整形电路的操作的直通电流波形图。在本实施例中，与第一实施例一样，可以将从电源电位VDD通过输出装置3的晶体管Q6流动的直通电流I1减小为零。
在上述本实施例中，第三控制电位设置装置5a的使用使其能够在输入信号IN超过逻辑阈值Vth时，补偿输出信号OUT的电平。
[第九实施例]
下面，将对本发明的第九实施例进行描述。图16是示出了本发明第九实施例的波形整形电路的结构的方框图，其中与图14中相同的参考数字表示相同的部件。在第八实施例中，将如图7所示的第四实施例的结构用作第二控制电位设置装置2。在本实施例中，将如图8所示的第五实施例的结构用作第二控制电位设置装置2。按照这种方式，在本实施例中，可以获得与第八实施例相同的效果。
如第八实施例中所解释的那样，晶体管Q12的漏极端与第二控制电位设置装置2的输入端或输出端相连，所以晶体管Q12的漏极端可以与晶体管Q5和Q10的源极端相连。
在第六到第九实施例中，将如图10或12所示的第三控制电位设置装置5或如图14或16所示的第三控制电位设置装置5a应用于第一实施例。但是，也可以将第三控制电位设置装置5或5a应用于第二或第三实施例。
同样，为了简化解释，第六到第九实施例示出了考虑到输入信号IN从低变化为高的情况而设计的电路结构。当输入信号IN从高变到低，在图10、12、14和16中，只需以N沟道MOS晶体管代替P沟道MOS晶体管Q5和Q12，且以P沟道MOS晶体管代替N沟道MOS晶体管Q6、Q10和Q11，并将第一电源电位设置为电源电位VDD，将第二电源电位设置为地电位GND，以及复位信号RSET在波形整形电路进行操作之前为低，在波形整形电路进行操作期间为高。
在第一到第九实施例中，输出具有与输入信号IN相同极性的输出信号OUT。但是，当在输出装置3之后添加非门时，当然，波形整形电路输出输入信号的反相信号。
此外，在第一到第九实施例中，通过控制装置(未示出)来控制复位装置4。此控制装置根据将输入信号IN从门电路(未示出)等输入到波形整形电路的定时，控制复位装置4输出满足上述条件的复位信号RSET。该控制装置也可以通过观察输入信号IN的电平(或者除输入信号IN之外，观察第一控制电位N2和第二控制电位N3的电平)，来控制复位装置4输出满足上述条件的复位信号RSET。
如上所述，本发明的波形整形电路对于需要减小功率消耗的设备是有用的，并且适合于包含在电池驱动的便携式终端设备中。

Claims (32)

1、一种波形整形电路，其根据逻辑阈值区分电平，并对在第一电源电位和第二电源电位之间变化的输入信号的波形进行整形，其特征在于包括：
第一控制电位设置装置，用于依据输入信号的变化产生沿与输入信号相反的方向变化的第一控制电位；
第二控制电位设置装置，用于依据输入信号的变化产生沿与输入信号相同的方向变化的第二控制电位；
输出装置，包括：第一导电型的第一晶体管，第一控制电位施加在其栅极端，且第二控制电位施加在其源极端；以及第二导电型的第二晶体管，第一电源电位施加在其源极端，且其漏极端与所述第一晶体管的漏极端相连，所述输出装置输出具有所述第一晶体管和所述第二晶体管的漏极端电位的输出信号；以及
复位装置，用于将用于使所述第二晶体管截止的复位信号施加到所述第二晶体管的栅极端，
其中在所述第一控制电位与所述第二控制电位的大小关系反转之后，所述输入信号超过所述逻辑阈值，以及
所述输出装置根据第一控制电位、第二控制电位和复位信号，产生具有预定电位的输出信号。
2、根据权利要求1所述的波形整形电路，其特征在于
所述第一控制电位设置装置包括；
第一导电型的第三晶体管，第二电源电位施加在其源极端，且其漏极端作为所述第一控制电位设置装置的输出与所述第一晶体管的栅极端相连；
第二导电型的第四晶体管，输入信号输入到其栅极端，且其漏极端作为所述第一控制电位设置装置的输出与所述第一晶体管的栅极端相连；
第二导电型的第五晶体管，复位信号输入其栅极端，第一电源电位施加在其源极端，且其漏极端与所述第四晶体管的源极端相连；
非门，复位信号输入其输入端，且其输出端与所述第三晶体管的栅极端相连；以及
第一电容元件，其第一端与所述第四晶体管的源极端和所述第五晶体管的漏极端相连，且第三电源电位施加在其第二端，以及
所述复位装置在波形整形电路进行操作之前，输出使所述第三晶体管和所述第五晶体管导通的复位信号，而在波形整形电路进行操作期间，输出使所述第三晶体管和所述第五晶体管截止的复位信号。
3、根据权利要求2所述的波形整形电路，其特征在于所述第一控制电位设置装置还包括：第二电容元件，其第一端与所述第三晶体管的漏极端相连，且第四电源电位施加在其第二端。
4、根据权利要求1所述的波形整形电路，其特征在于所述复位装置输出复位信号，从而在所述第一晶体管导通之前，使所述第二晶体管截止。
5、根据权利要求2所述的波形整形电路，其特征在于所述复位装置输出复位信号，从而在所述第一晶体管导通之前，使所述第二晶体管截止，以及在所述第四晶体管导通之前，使所述第三晶体管和所述第五晶体管截止。
6、根据权利要求3所述的波形整形电路，其特征在于所述复位装置输出复位信号，从而在所述第一晶体管导通之前，使所述第二晶体管截止，以及在所述第四晶体管导通之前，使所述第三晶体管和所述第五晶体管截止。
7、根据权利要求1所述的波形整形电路，其特征在于所述第二控制电位设置装置将第二控制电位设置为与输入信号相同的电位。
8、根据权利要求2所述的波形整形电路，其特征在于所述第二控制电位设置装置包括：信号线，其短路波形整形电路的输入端和所述第一晶体管的源极端，并将第二控制电位设置为与输入信号相同的电位。
9、根据权利要求3所述的波形整形电路，其特征在于所述第二控制电位设置装置包括：信号线，其短路波形整形电路的输入端和所述第一晶体管的源极端，并将第二控制电位设置为与输入信号相同的电位。
10、根据权利要求1所述的波形整形电路，其特征在于所述第二控制电位设置装置包括：第二导电型的第六晶体管，输入信号施加在其栅极端，第二电源电位施加在其漏极端，且其源极端与所述第一晶体管的源极端相连，并输出所述第六晶体管的源极端电位，作为第二控制电位。
11、根据权利要求2所述的波形整形电路，其特征在于所述第二控制电位设置装置包括：第二导电型的第六晶体管，输入信号施加在其栅极端，第二电源电位施加在其漏极端，且其源极端与所述第一晶体管的源极端相连，并输出所述第六晶体管的源极端电位，作为第二控制电位。
12、根据权利要求3所述的波形整形电路，其特征在于所述第二控制电位设置装置包括：第二导电型的第六晶体管，输入信号施加在其栅极端，第二电源电位施加在其漏极端，且其源极端与所述第一晶体管的源极端相连，并输出所述第六晶体管的源极端电位，作为第二控制电位。
13、根据权利要求1所述的波形整形电路，其特征在于还包括第三控制电位设置装置，用于在输入信号超过逻辑阈值时，根据输出信号的电位，补偿第二控制电位。
14、根据权利要求13所述的波形整形电路，其特征在于所述第三控制电位设置装置包括：第二导电型的第七晶体管，输出信号输入其栅极端，第二电源电位施加在其漏极端，且其源极端与所述第二控制电位设置装置的输入端或输出端相连。
15、根据权利要求2所述的波形整形电路，其特征在于还包括第三控制电位设置装置，用于在输入信号超过逻辑阈值时，根据输出信号的电位，补偿第二控制电位。
16、根据权利要求15所述的波形整形电路，其特征在于所述第三控制电位设置装置包括：第二导电型的第七晶体管，输出信号输入其栅极端，第二电源电位施加在其漏极端，且其源极端与所述第二控制电位设置装置的输入端或输出端相连。
17、根据权利要求3所述的波形整形电路，其特征在于还包括第三控制电位设置装置，用于在输入信号超过逻辑阈值时，根据输出信号的电位，补偿第二控制电位。
18、根据权利要求17所述的波形整形电路，其特征在于所述第三控制电位设置装置包括：第二导电型的第七晶体管，输出信号输入其栅极端，第二电源电位施加在其漏极端，且其源极端与所述第二控制电位设置装置的输入端或输出端相连。
19、根据权利要求1所述的波形整形电路，其特征在于还包括第三控制电位设置装置，用于在输入信号超过逻辑阈值时，根据第一控制电位，补偿第二控制电位。
20、根据权利要求19所述的波形整形电路，其特征在于所述第三控制电位设置装置包括：第一导电型的第八晶体管，第一控制电位输入其栅极端，第二电源电位施加在其源极端，且其漏极端与所述第二控制电位设置装置的输入端或输出端相连。
21、根据权利要求2所述的波形整形电路，其特征在于还包括第三控制电位设置装置，用于在输入信号超过逻辑阈值时，根据第一控制电位，补偿第二控制电位。
22、根据权利要求21所述的波形整形电路，其特征在于所述第三控制电位设置装置包括：第一导电型的第八晶体管，第一控制电位输入其栅极端，第二电源电位施加在其源极端，且其漏极端与所述第二控制电位设置装置的输入端或输出端相连。
23、根据权利要求3所述的波形整形电路，其特征在于还包括第三控制电位设置装置，用于在输入信号超过逻辑阈值时，根据第一控制电位，补偿第二控制电位。
24、根据权利要求23所述的波形整形电路，其特征在于所述第三控制电位设置装置包括：第一导电型的第八晶体管，第一控制电位输入其栅极端，第二电源电位施加在其源极端，且其漏极端与所述第二控制电位设置装置的输入端或输出端相连。
25、根据权利要求2所述的波形整形电路，其特征在于由MOS电容器构成所述第一电容元件。
26、根据权利要求3所述的波形整形电路，其特征在于由MOS电容器构成所述第一电容元件和所述第二电容元件。
27、根据权利要求1所述的波形整形电路，其特征在于第一导电型是P沟道型，第二导电型是N沟道型，第一电源电位是地电位，以及第二电源电位高于第一电源电位。
28、根据权利要求2所述的波形整形电路，其特征在于第一导电型是P沟道型，第二导电型是N沟道型，第一电源电位是地电位，以及第二电源电位高于第一电源电位。
29、根据权利要求3所述的波形整形电路，其特征在于第一导电型是P沟道型，第二导电型是N沟道型，第一电源电位是地电位，以及第二电源电位高于第一电源电位。
30、根据权利要求1所述的波形整形电路，其特征在于第一导电型是N沟道型，第二导电型是P沟道型，第一电源电位高于地电位，以及第二电源电位为地电位。
31、根据权利要求2所述的波形整形电路，其特征在于第一导电型是N沟道型，第二导电型是P沟道型，第一电源电位高于地电位，以及第二电源电位为地电位。
32、根据权利要求3所述的波形整形电路，其特征在于第一导电型是N沟道型，第二导电型是P沟道型，第一电源电位高于地电位，以及第二电源电位为地电位。
CNB2004800000468A 2003-01-23 2004-01-21 波形整形电路 Expired - Fee Related CN100355209C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003014834 2003-01-23
JP014834/2003 2003-01-23

Publications (2)

Publication Number Publication Date
CN1698269A CN1698269A (zh) 2005-11-16
CN100355209C true CN100355209C (zh) 2007-12-12

Family

ID=32767419

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800000468A Expired - Fee Related CN100355209C (zh) 2003-01-23 2004-01-21 波形整形电路

Country Status (5)

Country Link
US (1) US7019563B2 (zh)
EP (1) EP1633048B1 (zh)
JP (1) JP3899110B2 (zh)
CN (1) CN100355209C (zh)
WO (1) WO2004066500A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248343B (zh) * 2012-02-10 2016-03-30 国际商业机器公司 用于校正时钟占空比的边沿选择技术
CN103297001B (zh) * 2013-05-17 2016-06-22 中科院微电子研究所昆山分所 一种脉冲整形电路及脉冲整形方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983345A (ja) * 1995-09-07 1997-03-28 Ee I L:Kk 低消費電力論理回路
JPH09116422A (ja) * 1995-10-23 1997-05-02 Hitachi Ltd 半導体論理回路
EP0969477A1 (en) * 1998-07-02 2000-01-05 Nippon Telegraph and Telephone Corporation Small capacitance change detection device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151124A (ja) 1982-03-04 1983-09-08 Ricoh Co Ltd レベル変換回路
JP3082141B1 (ja) * 1999-06-04 2000-08-28 日本電信電話株式会社 表面形状認識用センサ回路
JP3482141B2 (ja) 1998-10-06 2003-12-22 株式会社愛徳 船舶の推進操向装置
JP3829054B2 (ja) * 1999-12-10 2006-10-04 株式会社東芝 半導体集積回路
US6646469B2 (en) * 2001-12-11 2003-11-11 Koninklijke Philips Electronics N.V. High voltage level shifter via capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983345A (ja) * 1995-09-07 1997-03-28 Ee I L:Kk 低消費電力論理回路
JPH09116422A (ja) * 1995-10-23 1997-05-02 Hitachi Ltd 半導体論理回路
EP0969477A1 (en) * 1998-07-02 2000-01-05 Nippon Telegraph and Telephone Corporation Small capacitance change detection device

Also Published As

Publication number Publication date
WO2004066500A1 (ja) 2004-08-05
EP1633048A1 (en) 2006-03-08
US7019563B2 (en) 2006-03-28
CN1698269A (zh) 2005-11-16
JP3899110B2 (ja) 2007-03-28
EP1633048B1 (en) 2012-10-10
JPWO2004066500A1 (ja) 2006-05-18
EP1633048A4 (en) 2006-04-05
US20050258877A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
US5220216A (en) Programmable driving power of a CMOS gate
CN100459418C (zh) 宽电压工作范围的低电压差动放大器及其操作方法
CN101587753B (zh) 一种模拟信号采样电路以及一种开关电容电路
JP3832575B2 (ja) 負電圧出力チャージポンプ回路
CN107317568B (zh) 消除比较器失调电压的振荡器
TW200425641A (en) Level shift circuit
CN103997326A (zh) 一种导通电阻恒定的自举开关电路
JPH08335881A (ja) 相補型電流源回路
CN100355209C (zh) 波形整形电路
US7463054B1 (en) Data bus charge-sharing technique for integrated circuit devices
US10819344B2 (en) Capacitive logic cell
JP4774287B2 (ja) 出力回路
KR100364427B1 (ko) 반도체 메모리장치의 고 효율 펌프회로
US7133487B2 (en) Level shifter
CN100521478C (zh) 电位移转电路与方法
CN100495923C (zh) 电平转换电路及具有该电平转换电路的半导体集成电路
KR101311358B1 (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
CN106685417B (zh) 流控环形振荡器
CN216649654U (zh) 一种衬底偏置电路
CN110690889B (zh) 一种电平移位电路
JPH1117521A (ja) パストランジスタ論理回路
CN110690890B (zh) 一种电平移位电路
JPH10229331A (ja) 入力回路
CN101188418A (zh) 内含单一类型晶体管的逻辑电路及相关应用电路
JP2005124384A (ja) スイッチングレギュレータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20160121

EXPY Termination of patent right or utility model