CN100361272C - 多层器件及其制作方法 - Google Patents

Abstract

一种制作多层器件的方法。该方法首先提供衬底，衬底包含用于支持电元件的支持区，然后在衬底的表面上形成导电键合层。键合层环绕用于支持元件的区域。该方法中的下一步骤是提供与键合层接触的封闭层，以使元件封闭在衬底和封闭层之间。最后一步包括将封闭层键合到键合层上以形成密封元件的密封腔。此外，提供了多层器件。器件包含衬底、至少一个位于衬底上的电元件、导电键合层以及封闭层。键合层形成在衬底上，环绕电元件，封闭层键合到键合层上以形成封闭其中元件的密封腔。

Description

多层器件及其制作方法

技术领域

本发明涉及晶片尺寸封装技术领域。尤其涉及适用于单片集成系统的封装解决方案。单片集成系统可以是无源微结构、微传感器、微传动器、用于为系统的互连衬底和/或包括在同一晶片上实现的专用互补型金属氧化物半导体(CMOS)或BiCMOS接口电路的完整微系统。

背景技术

微电机系统(MEMS)——传感器和传动器——变得日益重要。像硅压力传感器、硅加速计和硅流量传感器这样的传感器是重要工业产品的元件。在传动器领域，现在可以买到由单晶硅制成的墨喷嘴、燃料喷嘴和微动泵。更多的产品现在正处于研究当中，并正在被介绍给大家，包括在同一硅芯片上具有传感器、传动器和电子元件的完整微系统。在M.Madou著述的“微制造基础(Fundamentals of Microfabrication)”，CRC Press，1997中给出了在硅中微加工三维结构的方法的综述。

为了以低成本制作像传感器和传动器这样的微系统，需要能够有效地封装这样的系统。现在技术上已知各种技术，但是它们中的许多缺少可靠性并在键合工艺过程中不能得到优质密封。实际上，现有技术的封装系统中合适的质量总是和更大的复杂性联系在一起，而后者反过来导致这些制造技术变得昂贵。

一种这样的技术用到了阳极键合。然而，硼硅酸钠封闭的晶片和CMOS或BiCMOS晶片之间的阳极键合已知会导致与键合工艺过程中出现的大电场有关的问题。另外，这一特定实施例还有一些问题就是键合工艺会留下钠污染物。

此外，在高度预处理的硅晶片上，未覆盖的硅通常不能进行阳极键合，这是由于像污染物控制、电路完整性以及与电馈通的实现有关的限制这样的问题。因此，阳极键合只能用于其它材料而不是体硅。

K.Yamada等人在US-A-4291293中提出了玻璃在薄多晶硅膜上的阳极键合。在密封区域中，在单晶硅表面和薄多晶硅膜之间出现钝化层。然而，这一技术还存在某些局限。

与多晶硅表面阳极键合的一个技术问题在于键合温度下，避免可移动离子从玻璃中沿多晶硅膜中的晶粒边界扩散到钝化膜中的困难。钠污染物会导致电学不稳定性和可靠性问题。PN结上钝化层中的离子污染物不会导致击穿电压的降低和引起泄漏电流，但是也会在本应互相绝缘的掺杂N区之间的轻掺杂P型区上引起N型反型层的形成。这样的影响是众所周知的。

与多晶硅表面阳极键合的第二个技术问题在于多晶硅膜的高表面粗糙度。已经尝试了在键合之前用化学机械抛光(CMP)处理多晶硅表面以克服与表面粗糙度有关的问题，如：A.V.Chavan and K.D.Wise，“单片完全集成真空密封CMOS压力传感器(A monolithic fully-integratedvacuum-sealed CMOS pressure sensor)”，Proceedings of the IEEEThirteenth Annual International Conference on Micro ElectroMechanical System，2000，pp 341-346。然而，这样的技术仅仅是进一步增大了制造过程的复杂度而已。

需要在要封装的系统和外部接触之间保持导电通路。在EP-A-0742581中描述了提供这样一条穿过阳极键合且气密密封的区域的导电通路的方法，其中通过在单晶硅晶片中使用掺杂掩埋交叉线路来提供这样的导电馈通。然而，这一方法也存在问题，例如掩埋导体所能达到的薄层电阻、与环绕掩埋导体的耗尽区相关的寄生电容、使用PN结隔离的极性和温度限制，以及与某些CMOS和BiCMOS工艺的不相容性。这意味着该工艺不能用于所有类型的器件，具有局限性。

发明内容

本发明通过提供替代方法试图克服前述问题，这一方法使得能够以相容且可靠的方式进行有效的键合，以获得优质的密封，而不使用复杂且昂贵的附加制造步骤。

根据本发明，给出制作多层器件的方法，该方法包含下列步骤：

给出衬底，包含用于支持通用电元件的支持区；

在衬底表面上形成导电键合层，键合层环绕支持区；

给出封闭层，与键合层接触，以将元件封闭在衬底和封闭层之间；以及

将封闭层键合到键合层上，以形成包围元件的密封腔，

其中导电键合层完全环绕密封腔。

根据本发明，还给出多层器件，包含：

衬底；

至少一个电元件，位于衬底上；

导电键合层，形成在衬底上，环绕电元件；以及

封闭层，其中封闭层键合到键合层上，以形成封闭其中元件的密封腔，

其中导电键合层完全环绕密封腔。

衬底可包含导体，它可与键合层绝缘，这一导体将内部元件与外部接触焊垫连接起来。这一导体可由至少一层导电层形成，该导电层与导电栓耦合，被电介质层环绕以将该导体与衬底表面隔绝开。

元件可以是CMOS或BiCMOS电路，作为选择，它可以是微传感器或微传动器。

可给出电屏蔽以避免在元件的任何部分上产生电势差和电荷，它们会损坏器件的内部元件。屏蔽必须覆盖元件需要保护的部分，在键合过程中可以与衬底电相连。

可以将另一封闭层直接或通过使用第二导电键合层而键合到衬底的另一表面上，以形成器件中的第二密封腔。

在同一衬底上可同时制作多个器件。这样做时，可在衬底上形成许多单独的键合部件，每个键合部件环绕各自的元件。这些键合部件可以通过导电连接而互连，从而在整个键合层上给出了电接触通路。

本发明的实现导致了得到气密密封器件的改善的可靠性和质量。它还通过使用屏蔽罩保护了这些器件的精密内部系统元件不受键合工艺过程中产生的大电场的影响。还获得了更多的好处，即，本发明不会导致制造复杂度和成本的增加。本发明部分适用于单片集成系统，其中传感器和/或传动器——例如压力传感器、加速计或谐振结构——构成了内部元件。这里，元件可以用气密密封来封装在受控气氛中。除了晶片级微封装之外，该方法还可用于芯片级微封装，用于需要特别留意的精密结构。

附图说明

现在将参考附图描述本发明的某一实施例，其中：

图1示出给出带有键合层的预处理晶片的序列；

图2示出本发明如何可用于在一个衬底上同时制作多个器件；

图3示出给出根据本发明的密封腔器件的序列；

图4示出本发明如何可用于通过将衬底上覆盖电子元件的金属层构图来屏蔽电子元件；

图5示出CMOS或BiCMOS工艺的金属层如何可用作屏蔽层；

图6示出本发明如何可用于通过将玻璃片上的金属层构图来屏蔽电子元件；以及

图7示出通过进行屏蔽如何可提供附加的保护。

图1示出本发明的导电键合层如何形成在预处理晶片100上。图1的序列示出如何加工晶片以制备用于封装到玻璃片上的晶片，封装在晶片尺寸上进行，使用阳极键合。

具体实施方式

图1a)示出预处理硅晶片100的剖视图。钝化层101可由磷硅酸盐玻璃(PSG)首层加上一层氮化硅(SiN)——也可使用其它组合层——组成。后处理可包括钝化层中各层单独或同时进行的构图。支配这一工艺的因素将是成本和技术问题，例如污染物控制和后处理的简易性或可行性。钝化层的主要功能是防止下层电路的钠污染。示出了铝接触焊垫102，但是为了提高附图的清楚性，没有包括下层导电和电介质层。钝化层101和接触焊垫102形成在衬底103上。

在晶片100上进行的第一工艺步骤，如图1b)所示，为第一层正性光刻胶104在晶片100上的沉积以及使用传统光刻技术对光刻胶进行的构图。这一第一层光刻胶104的作用是在后来的工艺步骤中保护铝接触焊垫102。

然后可在整个晶片100上沉积金属键合层105。金属键合层105的厚度取决于所选择的金属类型和用于该金属的沉积方法。金属层必须具有足够的厚度以在阳极键合过程中传导键合电流。然而，为了优化键合强度，金属层105必须具有低的表面粗糙度，这限制了金属层厚度。金属层优选地为，但不局限于，一层钛或铝。一层正性光刻胶106被旋涂在键合层105上并使用传统光刻技术来构图，见图1c)。这一第二层光刻胶106用作随后腐蚀金属键合层105过程中的掩模。

如图1d)所示，阳极键合金属层105的腐蚀优选地用选择性腐蚀工艺来进行，从而它不会腐蚀钝化层101。阳极键合所需的阳极键合框107和导体线122在这一腐蚀步骤中进行构图。

然后剥去光刻胶层104、106。用于第一104和第二106光刻工艺中的光刻胶层无需是同一种材料。两层光刻胶层都优选地在光刻胶溶剂——例如丙酮——中除去。除使用光刻胶溶剂之外，或作为替代方案，用于第一光刻工艺中的光刻胶的某些部分可在等离子灰化器中除去。最后，可进行浮渣清除以除去薄膜残留物。

在除去所有光刻胶层之后，晶片100即可用于阳极键合到玻璃片或覆盖有薄玻璃膜的硅晶片上，见图1e)。

作为选择，可使用带胶剥离工艺来代替图1介绍的阳极键合金属构图。通过使用负性光刻胶，可得到具有外伸轮廓的边。当金属沉积在这样的外伸轮廓上时，如果在要剥离的金属和剩余金属之间产生足够的间隙，那么就可在金属沉积之后直接进行带胶玻璃工艺。如果光刻胶无法形成外伸轮廓，并且没有产生足够的间隙，那么再一次光刻工艺可保证形成间隙。

多层器件可由单个衬底同时形成，如图2所示。在衬底103上、键合层105中，形成用于阳极键合的带有键合框107的连续金属网格120。一个金属键合框107环绕每个要被封装的系统121，键合框与金属线122互连。连接金属线122在随后的切片过程中可沿划线123切断。对于每个键合框107存在几条连接金属线122，以确保阳极键合过程中的电接触。金属网格120中线的尺寸根据预计在键合工艺过程中通过金属网格的电流总量来确定。

图2中出现的布局规则的一个替代就是用金属覆盖整个表面，除了不要连在一起的那些区域。对于这一布局规则，也有在划线上拉出金属线的选择，然而，优选地保持划线123大部分地方没有金属。

要封装的系统121位于键合框107内，如图3所示。电接触焊垫131位于键合框107外，用于与外部连接的电接触。示出了连接外侧接触焊垫131和内侧系统121的电馈通132。穿过键合框107下方的电馈通132由相连的金属栓133以及在晶片100预处理过程中构图的金属线134组成。在这一实施例中，电连接132由金属制成，从而得到了低的串连电阻。电连接132由电介质材料层135来绝缘。电介质层135的厚度取决于工艺，但是该层通常为2-3μm厚。厚电介质层得到低的寄生电容值。

利用硬或软掩模以及湿法腐蚀对具有抛光表面的玻璃片136进行构图。如果要封装的系统121需要，那么就在玻璃片中腐蚀出空腔。在除去硬或软掩模后，玻璃片136即可用于阳极键合。作为湿法腐蚀的替代，玻璃可使用干法腐蚀、激光钻孔或喷砂处理来构造。对于某些类型的传感器，在玻璃片上需要一层金属层。可以在阳极键合之前在已构造或未构造玻璃片上沉积或构图金属层。

衬底103和玻璃片136能以晶片尺寸进行阳极键合和封装。可以按几种方案实现与金属键合框107进行阳极键合过程中的电接触，金属键合框107在预处理衬底100顶部的阳极键合金属层105中构图。

在某一方案中(未示出)，带有键合框107的阳极键合金属网格直接在金属网格的边缘上电接触。必须切去一小部分玻璃片136，以顺利实现这一方案。假设玻璃片136原先具有与衬底103相同的直径和形状。金属网格在阳极键合过程中可与或可不与衬底电绝缘。

在替代方案中，如图3所示，在阳极键合过程中阳极键合金属网格可以不直接接触，而是在阳极键合金属和衬底之间具有导电通路，见图3a)和3b)。导电通路沿金属线137和金属栓138向下通过阳极键合金属层105和衬底103之间的电介质层135，如图3c)所示。阳极键合过程中衬底接触在其背侧139上，见图3d)。

对于要封装的每个系统121，可以有一条或多条从阳极键合金属层105通向衬底103的导电通路。如果使用步进重复光刻系统，那么每个系统至少有一条导电通路。如果使用接近式光刻机来进行光刻工艺，那么向下到衬底的电接触可以只位于晶片上的一个地方，因为金属网格假定是连续的。然而，推荐使用一定数量的在晶片100上均匀分布的导电通路，以减小金属网格120和衬底103之间电接触中断的风险。如果不是每个要封装的系统121都需要导电通路的话，则可以节省空间。

除了键合到衬底前侧的玻璃片136，或者作为玻璃片136的替代，可在衬底背侧139阳极键合另一玻璃片(未示出)。这一玻璃片可直接阳极键合到衬底背侧139上的硅表面上。如果玻璃片136没有键合到衬底前表面上，那么可直接进行用于阳极键合到背侧上的与衬底的电接触。然而，需要阳极键合金属107和衬底103之间的电接触。如果由于玻璃片的存在而无法直接进行与衬底的电接触，那么可除去玻璃片之一——假设最初具有和硅晶片相同的尺寸和形状——的一小块。可在阳极键合之前通过切割除去玻璃片之一的一小块。然后，在阳极键合过程中，可以在除去玻璃的地方用探针接触衬底以形成电接触。

阳极键合工艺过程中产生的不利环境对于器件的内部元件121来说是有害的。本发明提出三种方法来将电子元件与阳极键合过程中产生的电场屏蔽开，它们可在不加入附加工艺步骤的情况下进行。

这些方法中的两种基于对衬底103上的金属层进行构图。一种方法是构图阳极键合金属层105以使其覆盖电子元件121，如图4所示。然后应当将阳极键合金属层电连接到硅衬底103上，从而电子元件在阳极键合过程中不会暴露在大电场下。第二种方法使用CMOS或BiCMOS工艺的金属层134之一作为屏蔽层，如图5所示。屏蔽层应当进行构图以使其覆盖电子元件121。屏蔽金属层和硅衬底103之间的电连接可在标准CMOS和BiCMOS工艺过程中形成。屏蔽层的填充因子必须足够高以在电子元件周围形成有效的屏蔽罩。

第三种方法是在玻璃片136上加以金属层140并将其构图，如图6所示。金属应当覆盖电子元件121并与硅衬底103电相连。无论何时需要玻璃片136上的金属线和衬底103上的金属线之间的电接触，只要利用压接触就可以了。利用现有技术，通过在阳极键合过程中让玻璃片136上的金属线与衬底103在某一区域重叠就可以实现压接触。交叉金属线的总厚度应当稍微大于阳极键合过程中密封的气隙。然后在阳极键合过程中挤压金属线。当挤压除去金属线上的自然氧化层时，可得到低的接触电阻，并得到了金属线之间的密切接触。

图7a)示出本发明如何通过进行屏蔽可提供附加的保护。在每个封装系统121上键合框107外，可以有一个金属保护环(未示出)。金属保护环的目的在于保护保护环内的封装系统121不受污染，包括离子污染。金属保护环可由金属层134和电屏蔽133中的区域形成。屏蔽无需形成连续环，而是两排偏移柱，如图7b)所示。金属屏蔽可以固定在硅上，也可垂直移动通过电介质和金属层。保护环顶上可以用钝化层100覆盖。

在每个封装系统上的保护环之外，可以有腐蚀沟槽。这一腐蚀沟槽的目的在于在切割过程中防止封装系统的破裂和分层。

Claims (42)

1.一种制作多层器件的方法，该方法包含下列步骤：

提供衬底，该衬底包含支持区，支持区用于在使用时支持电元件；

在衬底表面上形成导电键合层，该键合环绕支持区；

提供与键合层接触的封闭层，以将元件封闭在衬底和封闭层之间；以及

将封闭层键合到键合层上，以形成包围元件的密封腔，

其中导电键合层完全环绕密封腔。

2.根据权利要求1的方法，其中封闭层被阳极键合到键合层上以形成密封腔。

3.根据权利要求1的方法，其中衬底包含将元件与外部接触焊垫连接起来的电导体，该电导体与用于承接键合层的表面隔绝。

4.根据权利要求3的方法，其中导体由至少一层与导电栓耦合的导电层形成。

5.根据权利要求4的方法，其中导电层被电介质层环绕。

6.根据权利要求1、2、4、5中任一项的方法，其中元件为CMOS或BiCMOS电路。

7.根据权利要求3的方法，其中元件为CMOS或BiCMOS电路。

8.根据权利要求1、2、4、5中任一项的方法，其中元件为微传感器和/或微传动器。

9.根据权利要求3的方法，其中元件为微传感器和/或微传动器。

10.根据权利要求1、2、4、5中任一项的方法，进一步包含通过在玻璃晶片上布置导电屏蔽层并将其与衬底相连从而保护器件不受阳极键合过程中产生的电场的影响的步骤。

11.根据权利要求3的方法，进一步包含通过在玻璃晶片上布置导电屏蔽层并将其与衬底相连从而保护器件不受阳极键合过程中产生的电场的影响的步骤。

12.根据权利要求6的方法，进一步包含通过在玻璃晶片上布置导电屏蔽层并将其与衬底相连从而保护器件不受阳极键合过程中产生的电场的影响的步骤。

13.根据权利要求8的方法，进一步包含通过在玻璃晶片上布置导电屏蔽层并将其与衬底相连从而保护器件不受阳极键合过程中产生的电场的影响的步骤。

14.根据权利要求1、2、4、5中任一项的方法，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

15.根据权利要求3的方法，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

16.根据权利要求6的方法，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

17.根据权利要求8的方法，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

18.根据权利要求10的方法，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

19.根据权利要求1、2、4、5中任一项的方法，其中在同一衬底上同时制作多个器件，其中，在衬底表面上形成键合层，它包含各个单独的键合部件，每个单独的键合部件环绕各自的元件，键合部件通过多个导电链路相互连接以提供通过键合层的电接触通路。

20.根据权利要求3的方法，其中在同一衬底上同时制作多个器件，其中，在衬底表面上形成键合层，它包含各个单独的键合部件，每个单独的键合部件环绕各自的元件，键合部件通过多个导电链路相互连接以提供通过键合层的电接触通路。

21.根据权利要求6的方法，其中在同一衬底上同时制作多个器件，其中，在衬底表面上形成键合层，它包含各个单独的键合部件，每个单独的键合部件环绕各自的元件，键合部件通过多个导电链路相互连接以提供通过键合层的电接触通路。

22.根据权利要求8的方法，其中在同一衬底上同时制作多个器件，其中，在衬底表面上形成键合层，它包含各个单独的键合部件，每个单独的键合部件环绕各自的元件，键合部件通过多个导电链路相互连接以提供通过键合层的电接触通路。

23.根据权利要求10的方法，其中在同一衬底上同时制作多个器件，其中，在衬底表面上形成键合层，它包含各个单独的键合部件，每个单独的键合部件环绕各自的元件，键合部件通过多个导电链路相互连接以提供通过键合层的电接触通路。

24.根据权利要求14的方法，其中在同一衬底上同时制作多个器件，其中，在衬底表面上形成键合层，它包含各个单独的键合部件，每个单独的键合部件环绕各自的元件，键合部件通过多个导电链路相互连接以提供通过键合层的电接触通路。

25.一种多层器件，包含：

衬底；

至少一个位于衬底上的电元件；

导电键合层，形成在衬底上并环绕电元件；以及

封闭层，其中封闭层键合到键合层上，以形成封闭其中的元件的密封腔，

其中导电键合层完全环绕密封腔。

26.根据权利要求25的器件，其中封闭层被阳极键合到键合层上以形成密封腔。

27.根据权利要求25的器件，其中衬底包含将元件与外部接触焊垫连接起来的电导体，该电导体与用于承接键合层的表面隔绝。

28.根据权利要求27的器件，其中导体由至少一层与导电栓耦合的导电层形成。

29.根据权利要求28的器件，其中导电层被电介质层环绕。

30.根据权利要求25、26、28、29中任何一项的器件，其中元件为CMOS或BiCMOS电路。

31.根据权利要求27的器件，其中元件为CMOS或BiCMOS电路。

32.根据权利要求25、26、28、29中任何一项的器件，其中元件为压力传感器或惯性传感器。

33.根据权利要求27的器件，其中元件为压力传感器或惯性传感器。

34.根据权利要求25、26、28、29中任何一项的器件，进一步包含布置在玻璃晶片上并与衬底相连的导电屏蔽层，从而保护器件不受阳极键合过程中产生的电场的影响。

35.根据权利要求27的器件，进一步包含布置在玻璃晶片上并与衬底相连的导电屏蔽层，从而保护器件不受阳极键合过程中产生的电场的影响。

36.根据权利要求30的器件，进一步包含布置在玻璃晶片上并与衬底相连的导电屏蔽层，从而保护器件不受阳极键合过程中产生的电场的影响。

37.根据权利要求32的器件，进一步包含布置在玻璃晶片上并与衬底相连的导电屏蔽层，从而保护器件不受阳极键合过程中产生的电场的影响。

38.根据权利要求25、26、28、29中任何一项的器件，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

39.根据权利要求27的器件，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

40.根据权利要求30的器件，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

41.根据权利要求32的器件，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

42.根据权利要求34的器件，其中第二封闭层与衬底的第二表面键合以形成第二密封腔。

Images