CN100369196C - SiC双极结构和相应的半导体器件 - Google Patents

Abstract

一种双极器件(30)，具有至少一层单晶碳化硅p型层(34)和至少一层单晶碳化硅n型层(33)，其中在正向工作下生长的那些堆垛层错(40)的那些部分至少与有源区和器件剩余部分之间的界面之一分隔开。

Description

SiC双极结构和相应的半导体器件

技术领域

本发明设计提高用于电子器件，尤其是功率电子器件中的半导体材料的质量和所需特性。特别地，本发明设计用于使碳化硅中晶体缺陷最小化的改善工艺，以及所得的改善的结构和器件。

背景技术

术语“半导体”指的是电子特性介于那些称为导体的材料——例如金属——和那些在任何合理情况下都几乎不传导电流的通常称为绝缘体的材料之间的材料。半导体材料几乎永远是固体材料，因而它们在电子器件中的使用导致了使用术语“固态”来一般性描述半导体制成的、而不是由更早的技术——例如真空管——制成电子器件和电路。

历史上，硅用于半导体目的的主要材料。硅相对容易生长成大的单晶并且适合于许多电子器件。其它材料——例如砷化镓——也广泛用于各种半导体器件和应用。然而，基于硅和砷化镓的半导体具有特定的限制，通常使它们无法用于制作某些类型的器件，或者能用于某些工作条件下的器件。例如，硅和砷化镓的带隙太小而无法产生电磁谱可见或紫外范围的某些光波长。类似的，基于硅和砷化镓的器件几乎不能在200℃以上的温度下工作。这极大限制了它们作为高温应用——例如大功率电动机控制器、高温内燃机和类似应用——中的器件或传感器的使用。

因此，作为合适的候选半导体材料，碳化硅(SiC)在过去二十年中脱颖而出，它提供了许多超过硅和砷化镓的优点。特别地，碳化硅具有宽的带隙、高的击穿电场、大的热导率、大的饱和电子漂移速率，而且非常坚固。特别地，碳化硅具有极高的熔点，是世界上已知材料中最硬的之一。

然而，由于其物理特性，碳化硅相对来说也难于制作。因为碳化硅能够以许多多型生长，所以它难以生长成大的单晶。生长碳化硅所需的高温也使得杂质水平(包括掺杂)的控制相对困难，同样也增大了制作薄膜(即外延层)的难度。由于这些困难，传统的半导体晶片切割和抛光对于碳化硅来说更为困难。类似的，它的耐化学腐蚀和杂质扩散的特性使得它难以使用传统的半导体制作技术来腐蚀和加工。

特别地，碳化硅能形成超过150种多型，这其中的许多种都由相对较小的热力学差别来区分。结果，生长碳化硅单晶衬底和高质量外延层(“epilayer”)已经成为——而且一直将是——困难的任务。

然而，根据这一特定领域的大量研究和发现——包括本发明的受让人所进行的那些，在碳化硅的生长和制作成有用器件方面，已经有了许多进展。因此，现在已经能够得到将碳化硅作为其它有用的半导体——例如氮的III族化合物——的衬底而用于制作蓝绿光发光二极管的商用器件，用于大功率射频(RF)和微波应用，以及其它大功率、高电压应用。

由于碳化硅技术的成功增大了某些SiC基器件的可用性，那些器件的特定方面变得更为清晰。特别地，观察到一定数量的碳化硅基双极器件的正向电压(V_f)在这些器件长时间工作后会显著增大。在这点上，术语“双极”以其通常或惯例意义来使用，指任何这样的器件：至少部分通过少数载流子注入从而同时利用电子和空穴作为载流子在器件某些区域中达成传导来实现工作；或者指这样的器件：在正向传导过程中，至少存在一个正向偏置p-n结。正向电压的这一基本改变提出了会妨碍碳化硅基双极器件在许多应用中的完全利用的问题。尽管过多的缺陷也许是导致所观察导的V_f退化(也称作V_f漂移)的原因，但是最近的研究指出，正向偏压增大的原因之一在于双极器件中施加正向电流情况下碳化硅结构中面缺陷——例如堆垛层错——的生长。换句话说，电流通过碳化硅双极器件会引起或传播(或二者都有)晶体结构上的改变。如上所述，许多SiC多型在热力学特性上很接近，很可能发生固态相变。当堆垛层错大范围扩展时，会导致正向电压以不需要的方式增大，在许多应用中会使得器件无法像需要或希望的那样精确工作。其它类型的结晶缺陷也会导致退化。上面所讨论的“V_f漂移”退化问题是众所周知的，也是SiC功率器件的设计者所要认真考虑的问题。

正如熟知晶体结构和生长的那些人所清楚知道的，永远不可能获得完美的晶体结构。这种不足有许多基本原因：所有晶体都会振动并且含有有限数量的热力学稳定的结构缺陷(因为晶体处于0K以上)，所有晶体通常都受到光或者其它电磁辐射的影响，所有晶体都含有一些(即使非常少)杂质，并且所有晶体都具有真实表面，因为它们尺寸有限。由于这些和其它原因，即使在最好的生长环境下，晶体缺陷——包括堆垛层错——都会出现。

因此，现在技术上需要改善的碳化硅生长技术和所得结构，能将工作过程中缺陷的传播所导致的正向电压增大(V_f漂移)问题最小化或消除，还需要形成碳化硅基双极器件的方法，能将缺陷的不受欢迎的副作用以及它们在施加正向电流时的生长最小化或消除。

发明内容

在第一方面，本发明为双极结构，包含碳化硅衬底、衬底上的电压阻挡区，以及限制所述电压阻挡区的p型和n型碳化硅区。至少所述p型区和所述n型区之一的厚度大于该层中少数载流子扩散长度。

在另一方面，本发明为双极器件，包含至少一个单晶碳化硅p型区和至少一个单晶碳化硅n型区，其中正向偏压工作下生长的堆垛层错的那些部分至少与p型区或n型区与器件剩余部分之间的界面之一分隔开。

在又一方面，本发明为双极器件，包含至少一个p型区、至少一个n型区和至少一个堆垛层错，堆垛层错与器件具有足够的缺陷密度或应力态以支持堆垛层错在器件正向偏压工作下继续生长的部分分隔开。

在又一方面，本发明为碳化硅中的双极器件，其中任何终端层的厚度都大于该层中的少数载流子扩散长度。

本发明提供一种双极结构，它控制正向工作过程中不希望出现的堆垛层错生长的影响，所述双极结构包含：碳化硅衬底；电压阻挡区，在所述衬底上，它具有确定的反向阻挡电压，其确定了形成所述阻挡区的一个或多个层的厚度和掺杂；p型碳化硅区，包围所述电压阻挡区；以及n型碳化硅区，包围所述电压阻挡区；其特征在于所述p型碳化硅区的边界区和所述n型碳化硅区的边界区中至少一个具有大于该区域中少数载流子扩散长度的厚度，从而少数载流子寿命将在该边界区中耗尽，阻碍或防止复合驱动的堆垛层错生长超过该边界区。

根据本发明的上述双极结构，包含p-n二极管，其中：所述n型碳化硅区的边界区为在所述衬底上的n+碳化硅区；所述电压阻挡区为在所述n+区上的n-碳化硅电压阻挡区；以及所述p型碳化硅区的边界区在所述n-区上。

根据本发明的上述双极结构，其中所述衬底、所述电压阻挡区和所述p型和n型区都具有相同的多型，选自下列这些：碳化硅的3C、4H、6H和15R多型。

根据本发明的上述双极结构，其中所述n+区为2.5μm厚，具有1×10¹⁸至1×10¹⁹cm^-3之间的载流子浓度。

根据本发明的上述双极结构，其中所述n+区为0.5微米厚，具有2×10¹⁸cm^-3的载流子浓度。

根据本发明的上述双极结构，其中所述p型区大于0.5微米厚，具有1×10¹⁷至1×10¹⁹cm^-3之间的载流子浓度。

根据本发明的上述双极结构，其中所述p型区的载流子浓度比所述n-区大两个数量级。

根据本发明的上述双极结构，进一步包含所述欧姆接触和所述p型区之间的p型接触层，所述接触层的载流子浓度大于所述p型区。

根据本发明的上述双极结构，其中所述接触层具有的载流子浓度至少为1×10¹⁹cm^-3，但是小于会导致晶格质量下降从而引起二极管性能退化的总量，其厚度为至少1000埃。

根据本发明的上述双极结构，其中所述衬底具有5×10¹⁸和2×10¹⁹cm^-3之间的载流子浓度，并且至少为125微米厚。

根据本发明的上述双极结构，进一步包含所述p型区和所述欧姆区之间的p+型接触层，所述接触层为2微米厚，具有1×10¹⁹cm^-3的载流子浓度，并进一步包含所述n型区和所述衬底之间的n+型边界层，所述边界层为2微米厚，具有1×10¹⁹cm^-3的载流子浓度。

根据本发明的上述双极结构，进一步包含所述边界区和器件剩余部分之间的界面；其特征在于所述界面选自下列这些：两个分开的外延层之间的边界、器件有源和无源部分之间的边界、同一外延层注入和非注入部分之间的边界，以及器件中材料系统或材料生长方式发生变化的部分；其特征还在于所述器件中在正向偏压工作下生长的那些堆垛层错的那些部分至少与边界区和器件剩余部分之间的界面之一分隔开。

根据本发明的上述双极结构，进一步包含至少一个堆垛层错；至少一个选自下列组中的应力态：衬底-外延层界面、欧姆接触-外延层界面、以及具有高缺陷密度的界面；其特征在于所述堆垛层错与所述器件中的至少一个应力态或任何多个应力态分隔开，从而防止所述应力态支持堆垛层错在器件正向偏压工作下的生长。

根据本发明的上述双极结构，其中所述衬底与所述p和n区具有相同的选自下列这些的多型：碳化硅的3C、4H、6H和15R多型。

根据本发明的上述双极结构，进一步包含包括所述p型区和所述n型区的有源区，所述p型区和所述n型区形成所述有源区的边界区；以及其中所述器件中在正向偏压工作下生长的那些堆垛层错的那些部分与有源区和器件剩余部分之间的界面分隔开。

根据本发明的上述双极结构，选自下列这些：p-n结二极管、p-i-n二极管；双极晶体管以及闸流晶体管。

本发明还提供一种双极结构的结晶体管，包括上述任一种双极结构，其中：n+缓冲层在所述衬底上；n-区在所述缓冲层上；p型基区邻近所述n-区；n+发射区邻近所述基区；欧姆接触沉积在所述发射区上；其中至少所述发射区和所述缓冲层之一具有大于该层中少数载流子扩散长度的厚度。

本发明还提供一种双极结构的闸流晶体管，包括上述任一种双极结构，其中：n+缓冲层在所述衬底上；p-区在所述缓冲层上；n型区邻近所述p-区；p+阳极区邻近所述n型区；欧姆接触沉积在所述阳极区上；其中至少所述阳极区和所述缓冲层之一具有大于该层中少数载流子扩散长度的厚度。

本发明还提供一种场受控闸流晶体管，包括上述任一种双极结构，其中：n+缓冲层在所述衬底上；p-漂移区在所述缓冲层上；p+阳极区在所述p-漂移区上；欧姆接触沉积在所述阳极区上；其中至少所述阳极区和所述缓冲层之一具有大于该层中少数载流子扩散长度的厚度。

附图说明

根据下面结合附图的详细描述，本发明及实现本发明的方法的前述和其它目的及优点将变得更清楚，其中：

图1为现有技术的二极管的显微照片，示出大群本发明所提出的类型的堆垛层错；

图2为现有技术的半导体结构中堆垛层错的示意性透视图；

图3为现有技术的双极器件的剖面示意图，包括堆垛层错；

图3A绘出现有技术的双极二极管中大正向电流工作过程中的少数载流子分布；

图4为根据本发明的双极器件的剖视图，包括堆垛层错；

图4A绘出根据本发明的双极二极管中大正向电流工作过程中的少数载流子分布；以及

图5为根据本发明形成的二极管的显微照片，示出三个堆垛层错受到抑制的侧向扩展。

图6为根据本发明的双极结晶体管的示意图。

图7为根据本发明的受控场闸流晶体管的示意图。

图8为根据本发明的闸流晶体管的示意图。

具体实施方式

图1为现有技术的1.2mm×1.2mm p-n二极管的显微照片，用10标示。绘于图1的俯视图中的二极管显示出图形顶侧欧姆接触，在工作过程中可对器件进行肉眼检查。

图1示出大群堆垛层错11，跨越了器件的整个宽度(图1垂直方向)。尽管在俯视图中无法看出，但是堆垛层错11确实存在于器件10的多个原子平面内。这是器件正向工作过程中所生长的典型类型的堆垛层错，导致说明书背景部分所提到的问题。器件在正向偏压条件下工作30分钟之后就会形成堆垛层错11。在图1中可以看到堆垛层错区域，这是因为它们作为复合中心，在某些条件下，在正向偏压工作过程中，由于电子-空穴对在层错处复合而产生可见光。层错处的载流子复合会降低效率并增大器件正向电压(V_f)。图2为标示为10A的半导体结构的示意图。结构10A可以是p-n二极管，但是在图2中，为清楚起见，仅示出两个部分(衬底和一个外延区)。在图2中，衬底示为13，而器件的外延区示为14。通常(并且如图3和4所示)，器件10还包括缓冲层、外延n型层和外延p型层，以及各自的欧姆接触。

为了说明本发明，将讨论堆垛层错引入的V_f退化，尽管本发明并不仅仅适用于这一类型的缺陷，因为其它缺陷也能够按照堆垛层错传播的相同机制来传播。图2示出以虚线形成的三角形来表示的堆垛层错15。在正向工作下，堆垛层错15沿材料(0001)面传播，通常沿着箭头A所指示的方向(尽管在类似器件中还小范围观察到在其它区域和方向的初始成核与生长)。这样，在图2中，用虚线多边形16表示类似堆垛层错的更低(即局部)部分。堆垛层错16达到区域14和衬底13之间的界面12，并且按箭头B所示的方向沿衬底-外延层界面12附近的线17继续传播。在最糟的情况中，正在生长的堆垛层错会在整个器件10中产生更多的堆垛层错，导致其它问题。

在图2中，示出堆垛层错部分15和16按向器件10A的顶表面倾斜的角度传播。这是因为堆垛层错倾向于沿基面生长，而在许多碳化硅应用中，作为提高晶体生长质量的一种方法，器件外延层都以稍微偏离轴向的角度生长。这样，在图2中出现了堆垛层错的角度倾斜。U.S.4,912,063和4,912,064是这种偏离轴向生长的早期实施例，尽管这些专利的特殊技术都是作为背景而不是特定实施例或限制而给出的。

通常，层错的两个或更多个边被固定，常常是固定在成核部位上，而堆垛层错的其余边只沿器件结构的深度方向扩展，其中发生电子-空穴对复合(即，其中在器件工作过程中少数载流子浓度超过其本征值)。随着堆垛层错的扩展，成分位错有更多的机会爬上其它紧挨的平面并产生更多的堆垛层错，它们会以相同或相反的方向传播。例如，如图2所示，“不成熟的”堆垛层错15具有边15a、15b和15c。边15a和15b固定在成核部位N上，而边15c沿方向A自由扩展。堆垛层错16(只示出其下面部分)沿各个方向扩展到区域14和衬底13之间的界面12处，在这里它发展出新的边16d，新边16d也固定在衬底/外延界面上，而边16c则沿方向B继续自由扩展。

通过图3和4的更多公开能够理解面缺陷——例如堆垛层错——的问题和本发明处理它们的方式。特定地，可关于p-n二极管来理解本发明，尽管熟悉碳化硅和半导体器件的技术人员将能理解，该技术可用于许多双极器件中，包括，但不局限于p-n二极管、p-i-n二极管、绝缘栅双极晶体管(IGBT)、双极结晶体管(BJT)和受控场闸流晶体管。图3示出p-n二极管，标示为20。二极管20形成在碳化硅衬底21上，在衬底上分别是n+型缓冲层22、n-区23、p型区24以及p型层24和衬底21上的欧姆接触25和26。27示出一个堆垛层错。n+缓冲层22、n-区23和p型区24一起包含电压阻挡区或有源区，而n+缓冲层22和p型层24包含电压阻挡区的边界层。也就是，区域22和24形成器件活性区的最外区域。熟练的技术人员将能理解，这些区域可以作为单独的外延层通过外延生长方法——例如化学气相沉积(CVD)、液相外延(LPE)、气相外延(VPE)、分子束外延(MBE)或其它合适的外延方法——来生长。各个区域也可通过扩散掺杂或注入形成在一层或多层外延层或区域中。

在器件20的大正向电流工作中，空穴从p层24注入到n-漂移区23，而电子从n-漂移层23注入到p层24。对于所示出的结构，p+层中的少数载流子浓度在欧姆接触处急剧下降到本征水平。这是因为欧姆接触作为电子-空穴对复合的无限阱。另外，大量少数载流子(空穴)到达n+缓冲层22和衬底21之间的界面28。已知这种结构，在大正向电流工作过程中，电子-空穴对复合能够促进成核并通过形成堆垛层错边界的位错(肖克利局部位错)的滑移驱使堆垛层错扩展。这一复合驱动的层错扩展在砷化镓材料和器件中液观察到过。

器件20的少数载流子浓度示于图3A中。如图3A所示，由于层24相对较窄的厚度(与该层中少数载流子的扩散长度相比)，某些注入层34中的少数载流子(在此情形中为电子)到达该层和欧姆接触25的界面29，在这里，如上所述，少数载流子浓度急剧下降到本征水平。同样地，某些注入层22中的少数载流子(在此情形中为空穴)到达该层和衬底21的界面28。

尽管发明者不希望被任何特定理论所束缚，但是目前确信，发生在有源区中的电子-空穴复合过程中释放的能量促进了在有源区内成核的缺陷(尤其是像堆垛层错这样的面缺陷)的生长。一旦堆垛层错传播到缺陷密度或应力态较高的界面或区域，包括衬底-外延层界面，例如界面28，或者欧姆接触-外延层界面，例如界面29，那么该存在缺陷的区域据信将会进一步促进堆垛层错的继续生长。除了衬底-外延层和欧姆接触-外延层界面之外，其它界面也可能具有足够多的缺陷或应力态以导致堆垛层错的继续生长。

此外，目前确信碳化硅中一般的位错分解可使用Burgers矢量符号表示如下：

$\frac{1}{3}\⟨11\stackrel{\‾}{2}0\⟩\→\frac{1}{3}\⟨10\stackrel{\‾}{1}0\⟩+\frac{1}{3}\⟨01\stackrel{\‾}{1}0\⟩$

作为电子-空穴对复合的结果，堆垛层错——例如以27示意性示出的——将在碳化硅双极器件——例如图3中示出的那个——中形成并生长。如上所述，由于碳化硅衬底晶片偏离轴向的表面(对于4H多型来说，通常朝

方向偏移8度)，出现在基面上的堆垛层错27朝向二极管表面倾斜。作为选择，正如图2在某种程度上示出的，当垂直于表面看去，堆垛层错27将具有三角形或四边形的形状。正如背景中提到的，当出现层错的材料的范围变得很大时，就会对器件正向传导产生有害影响，正向电压增大，使得器件对于特定应用不具吸引力或者根本就不能使用。

在考虑根据本发明的器件的设计时，必须考虑许多相关因素，并且在某种程度上使它们保持平衡。例如，在pn二极管中，大多数设计参数通常都是用来保证最佳阻挡电压(即反向偏压)特性，而正向电压性能在设计p-n二极管时并没有作为主要考虑来对待。然而，当阻挡电压是所需的特性时，可按照下面的步骤来设计假想的5000伏特(V)p-n二极管结构。

首先，由于n-层将承受大部分反向电压，因而通过将物理常数用于所需的阻挡电压来确定n-层厚度。对于5000V实施例来说，根据大约2.2E6(2.2×10⁶)V/cm的最大电场计算得到45微米(μm)的最小厚度。一旦设定了n-层厚度，则计算n-层掺杂以使n-层在最大设计反向电压下完全耗尽。对于承受5000V的45μm层的本实施例来说，表明最大掺杂2.7E15(2.7×10¹⁵cm^-3)。

其次，n+缓冲层用于保证衬底——其晶格结构从而电学特性都比外延层差——在设计最大反向阻挡电压下不承载任何电场。另外，优选地使用相对高掺杂的n+缓冲层以使二极管的串连电阻最小化并使必须的总外延层厚度最小化。由于在某一限制之上，外延层质量通常随着掺杂的增大而下降，因此对高掺杂的要求和好的晶格质量之间的折衷通常将可接受的n+缓冲层掺杂范围限制在1E18-2E19范围内，而对于n+缓冲层掺杂来说大约2E18是优选的。之后，可以利用一个简单的计算来对于给定结构确定最小的n+缓冲层厚度。根据5000V反向电压的实施例设计，n-层为45μm掺杂到1E15，而n+缓冲层掺杂为2E18，最小n+缓冲层厚度为0.03μm。0.03μm这个值作为下限，为了可以对制作进行控制，这一层的厚度优选地扩大到0.5μm。

为了正确工作，p层必须向n-层注入空穴。注入效率随着这些层之间的掺杂浓度之差的增大而增大。通常，在这样的结构中，必需大约两个量级的最小掺杂浓度差。此外，在更高的掺杂水平上，将要折衷考虑p层质量，因此对于现在的实施例，p掺杂被限制在1E17-1E19的范围内，而优选大约1E18。类似地对于n+缓冲层，选择p层厚度以使整个设计的阻挡电压——而不是电场——显现在p层顶部。在这一实施例中，直接计算得到0.11μm的最小厚度，为了可以对制作进行控制，这一厚度优选地提高到0.5μm。

在p层最顶上，通常使用p+接触层，它的掺杂浓度比p层高很多以帮助低阻欧姆接触的形成。这一层可以是极高掺杂的，通常1E19是下限，并且应当足够厚以使欧姆金属形成过程中发生的晶体结构破坏不会到达p层的下层掺杂部分。通常，0.1μm的厚度是合适的。

最后，选择衬底以提供在其上生长器件有源区的优质晶体，并促进与器件结构的电学、热学和机械连接。为了减小串连电阻，优选低阻衬底，但是过分高的掺杂会引入许多其它问题。这样，从实际角度并考虑现有材料，衬底掺杂被限制在5E18-2E19的范围。可将衬底厚度最小化以减小串连电阻，但是机械限制又要求一个最小厚度，优选地在处理后为至少大约125μm。

总体上，按照上述基于反向阻挡的设计程序，可研发出用于理想化5kV p-i-n的合适的器件结构，规定p+接触层为0.10μm厚并掺杂到1E19；p层0.5μm厚并掺杂到1E18；n-层45μm厚并掺杂到1E15；n+层0.5μm厚并掺杂到2E18；以及4H n型衬底。

换句话说，在传统设计方法中，p-n器件中n+缓冲层和p层的厚度根据反向偏压(即电压阻挡)条件所能接受的最小厚度来设计。然而，传统设计方法无法解决正向偏压工作过程中层错传播(以及随之发生的V_f漂移)问题。反过来，本发明的某一方面给出了根据正向偏压条件的附加厚度设计约束条件，缓解了层错传播。

从晶体生长和处理的观点，本发明还加入了使器件有源区中或有源区附近的层错或其它潜在成核点的数目最小化的目标。因此，任何提高晶体生长以及所得衬底和外延层的质量的技术在使堆垛层错最小化中一般都是有用的。特别地，根据本发明确定了，器件有源部分——尤其是有源部分中的外延层——的连续(而不是中断)生长会使堆垛层错的成核最小化，从而有助于使它们的传播最小化。

通过图4的示意性剖视图是出了本发明的许多方面，图4以剖视方式示出了一个p-n二极管，用30标示。二极管由碳化硅衬底31和衬底31上的n+外延层32组成，n+层32的厚度大于空穴在n+层32中的扩散长度(用L_p表示)。n-碳化硅层33在n+外延层上，如前所述，其厚度和掺杂浓度由二极管反向阻挡电压确定。p型碳化硅外延层34在n-层33上，厚度大于电子在p型层34中的扩散长度(用Ln表示)。欧姆接触35做在p+层34上，另一欧姆接触36做在衬底31上。

由于本发明某一方面基于层厚与少数载流子扩散长度之间的关系，因此上面概述的设计因素开始起作用。特别地，空穴扩散长度由许多因素决定，包括掺杂，这些因素通常在技术中都已经理解透彻了。这样——再次使用p-n二极管作为实施例——一旦选定了所需的阻挡电压，则器件剩余部分的许多参数都将按照理解透彻了的方式。一旦满足了这些参数，根据本发明，p型层34和n+层32的厚度可以按照需要进行扩展以超过少数载流子扩散长度。在同一方式中，通过某些方法——包括增大相关层中的多数载流子浓度——来减小少数载流子的扩散长度。正如此处其它地方所指出的，载流子浓度的上限通常是有用的，降低晶体质量成为了限制因素。

熟练的技术人员也将理解，根据等式(1)和(2)，载流子扩散长度(L_p、L_n)与其寿命相关。

(1)L_p＝(D_pτ_p)^1/2

(2)L_n＝(D_nτ_n)^1/2

这样，也能够理解本发明给出少数载流子寿命在其中终结的层。

以另一种方式表达，本发明包含通过在高掺杂层中至少终止层错的一个边以在工作过程中阻碍堆垛层错的生长。反过来，这又是一个设计函数，其中高掺杂层中的多数载流子浓度直接影响少数载流子扩散长度，更高的多数载流子浓度得到更短的少数载流子扩散长度。用于此处，这样的高掺杂层优选地大于大约5E18cm^-3，而上限由该层所要求或所需的晶体质量来确定。

多数载流子浓度和少数载流子扩散长度(或寿命)之间的关系在半导体物理中已经理解透彻了。与半导体器件的设计和工作相关的这些和其它概念在这一技术领域已得到普遍的透彻理解，参考书有，例如Sze，半导体器件物理学(Physics of Semiconductor Devices)，Second Edition(1981)John Wiley&Sons，Inc.以及Sze，现代半导体器件物理学(Modern Semiconductor Device Physics)(1998)John Wiley&Sons，Inc.。

在优选实施方案中，并且作为这些类型的器件中欧姆接触的普遍结构，二极管可进一步包含p型层34和欧姆接触35之间的p+型接触层37，以便形成更好的欧姆接触。这样，接触层37具有比p型层34更高的载流子浓度。

在典型和优选实施方案中，衬底31和外延层32、33、34(以及可能的37)都是相同的多型，通常选自下列之一：碳化硅的3C、4H、6H和15R多型，对于p-n二极管优选4H多型。

如上所述，p-n二极管的现有技术设计参数基于所要求的反向阻挡电压，这样，使用现有技术设计原理，n+外延层32将只有大约0.5微米厚。反过来，在根据本发明的器件中，n+外延层32具有大约1E18和1E19之间的载流子浓度和大于L_p——该层中的空穴扩散长度——的厚度。优选的n+层32将包含两层，层32A和32B。层32A为0.5μm厚，掺杂浓度2E18cm^-3。层32可进一步包含层32A和衬底31之间的层32B。层32B为大约2μm厚的边界层，掺杂浓度1E19cm^-3。在这一实施方案中，p型外延层34具有大于L_n的厚度和大约1E17至1E19之间的载流子浓度。最优选地，p+外延层34为大约1.5μm厚并具有大约3E18的载流子浓度。另外，p+接触层37大约为2μ厚，掺杂1E19。

功能上，并且如熟练的技术人员所普遍透彻理解的，选择p型层34使其掺杂浓度比n-层33高大约两个数量级。

在包括p型接触层37的实施方案中，接触层37优选地具有至少大约1E19的载流子浓度，但是低于会导致晶体质量下降从而降低二极管性能的总量。在优选实施方案中，层37通常具有大约0.1微米的厚度。

如上所述，衬底优选地为4H多型，具有大约5E18至2E19之间的载流子浓度，并且在处理之后至少大约125微米厚。

总之，根据本发明的优选p-n二极管具有大约2.0微米厚、载流子浓度大约1E19的p+接触层37。p型层为大约1.5微米厚，载流子浓度大约3E18。n-层33大约45微米厚，具有大约1E15的载流子浓度。n+层32大约2.5微米厚，包含载流子浓度大约2E18的0.5μm厚的层和载流子浓度大约1E19的2μm厚的边界层。

这样，在这一实施方案中，本发明可概括地作为具有碳化硅衬底的双极结构来考虑，电影阻挡区包含衬底上的p型和n型碳化硅外延层，p型层和n型层中至少一个具有大于该层中少数载流子扩散长度的厚度。正如熟悉半导体技术的人员所知道的，双极结构可以形成许多器件的整体或某些部分，这些器件主要有p-n结二极管、p-i-n二极管、双极晶体管和闸流晶体管。这些器件中的每一种都具有各种各样的有关的和衍生的器件，正如在技术领域中所熟知的，在此将不对它们进行详细讨论。然而，应当理解，本发明所给出的碳化硅双极结构中的优点同样可应用于非常多种使用双极结构的碳化硅器件中。

本发明的特点是它能够关于所出现的、并通过使用本发明得以最小化的晶体缺陷的特征来理解。回到图4，在器件30的剖面示意图中示出堆垛层错40。在这一实施方案中，本发明包含双极器件30，它具有至少一个单晶碳化硅p型层34和至少一个单晶碳化硅n型层33。在这一实施方案中，正向工作下生长的堆垛层错(或缺陷)40的部分与器件30的有源区和器件30的剩余部分之间的界面中的至少一个分隔开。用于此处，术语界面用来指某些结构部位，然而，它们都在技术中得到了透彻理解。在此，界面可以是两层外延层之间的边界，或者器件有源和无源部分之间的边界、同一外延层注入和非注入部分之间的边界，或者概括地表述为器件中材料系统或材料生长方式发生变化的部分。

作为示例性说明而不是限制性说明，在图4中至少可定义两个界面。41所示的一个是n+层32和衬底31之间的物理边界。另一个则是欧姆接触35和p+层34之间的边界42。图3和4的比较显示，在图3中(现有技术的二极管)，堆垛层错27能够一直延伸到p型层24与其欧姆接触25之间的界面29处。在另一端，堆垛层错一直延伸到n+层22和衬底21之间的界面处。

相反，图4示出，堆垛层错不会延伸到任何界面，而是在p型层34和n+层32中终止，因为可以适当选择那些层的厚度以使其超过那些层中的少数载流子扩散长度。图4A示出大正向电流工作下器件30中的少数载流子分布。如图4A所示，层34和32中的少数载流子浓度在到达界面41和界面42之前就下降到了本征水平。这样，发生在界面41和42处的电子-空穴复合可以忽略，没有足够的能量让堆垛层错40继续传播通过整个器件。

在另一方面，本发明可认为是将堆垛层错与器件具有足够的缺陷密度或应力态以支持堆垛层错在器件正向偏压工作下生长的部分分隔开。这样，因为图4中的器件30中的衬底31预计具有比外延层32、33和34更高的缺陷密度或应力态，所以本发明包含将堆垛层错与衬底31分隔开从而将堆垛层错在正向工作下能够产生、成核或生长的机会最小化。在同一方式中，堆垛层错40与邻近欧姆接触35的p型层34的边缘分隔开。

在又一方面考虑，本发明可认为是任何终止层的厚度都大于该层中少数载流子扩散长度的结构，其中“终止层”指的是任何这样的层，其中注入了少数载流子，并且该层被限制在与少数载流子被界面(该界面的特征在于高缺陷密度或应力态)注入的那一侧相对的一侧上。再次回到图4，如果终止层被认为是p型层34和n+层32，则堆垛层错40在其中终止，不会进一步扩展，因为层34的厚度和层32的厚度大于各层中各自的少数载流子的扩散长度。

图5为根据本发明形成的二极管的另一显微照片，与图1的显微照片相比较。在图5中，二极管用45标示，为了检查方便也包括网格欧姆图形。在图5中，能够见到的堆垛层错用46、47和48指示。马上就可以注意到图5中出现的堆垛层错的扩展被限制了，结果，这些堆垛层错比图1的堆垛层错更不具扩展性，显示出本发明的优点。

根据本发明的二极管如下制作：制备4H SiC Si面衬底，具有偏向<1120>轴的8°偏角。下面所描述的所有外延层都通过化学气相沉积(CVD)在一次不中断的生长中完成。利用氮气作为n型掺杂剂在衬底上沉积2μm厚掺杂浓度1E19cm^-3的n+碳化硅外延层。然后沉积0.5μm厚载流子浓度2E18cm^-3的n+层。随后，在没有生长停止的情况下生长10μm厚载流子浓度1E16cm^-3的n-碳化硅厚外延层。还是使用氮气作为n型掺杂剂。之后，还是没有生长停止，外延生长厚度1.5μm的载流子浓度3E18cm^-3的碳化硅p型层。最后，在p型层上生长厚度2μm的p+外延层。p+层具有1E19cm^-3的载流子浓度。然后在器件顶表面和底表面上形成欧姆接触。

在制作并工作30分钟之后，限制了堆垛层错46、47和48的生长，它们没有传播通过二极管的整个厚度。除pn二极管之外，本发明还可以用于其它双极器件。例如，如图6-8所示，本发明可用于其它类型的双极器件，例如，但不局限于，双极结晶体管和闸流晶体管。

图6示出本发明用于双极结晶体管(BJT)中的一个实施方案。BJT600包含n型SiC衬底602、n+缓冲层604、n-电压阻挡层606、p型基区608和n型发射区614。沉积欧姆接触以形成收集区接触620、基区接触612和发射区接触616。为了限制面缺陷的传播，n+缓冲层604和n+发射区614都做得比少数载流子(空穴)在那些层中的扩散长度更厚，以防止少数载流子扩散到缓冲层604和衬底602之间的界面，以及发射区614和欧姆接触616之间的界面。

图7示出本发明的又一实施方案，示出掩埋栅受控场闸流晶体管(FCT)700。FCT 700包含n型SiC衬底702、n+缓冲层704、其中掩埋了n+栅极710的p-漂移区706，以及p+阳极层708。欧姆接触712和720分别形成阳极和阴极接触。为了限制平面缺陷的传播，n+缓冲层704和p+阳极层708都做得比少数载流子在那些层中的扩散长度更厚，以防止少数载流子扩散到缓冲层704和衬底702之间的界面，以及p+阳极层708和欧姆接触712之间的界面。

图8示出本发明再闸流晶体管中的再一实施方案，其中闸流晶体管结构800包含SiC衬底802、n+缓冲层804、p-电压阻挡层806，以及n型层808。在n型层808上表面上形成了许多p+阳极区810。沉积欧姆接触以形成阳极接触812、栅极接触814和阴极接触820。为了限制平面缺陷的传播，n+缓冲层804和p+层810都做得比少数载流子在那些层中的扩散长度更厚，以防止少数载流子扩散到缓冲层804和衬底802之间的界面，以及p+层810和阳极接触812之间的界面。

熟练的技术人员将会承认，本发明能够以许多不同类型的双极器件结构来实施。因此，本发明并不局限于此处所示的特定结构。

在附图和说明书中提出了本发明的优选实施方案，尽管使用了特定术语，但是它们只是普遍性和描述性使用，并不是为了限制的目的，本发明的领域在权利要求中定义。

Claims (19)

1.一种双极结构，它控制正向工作过程中不希望出现的堆垛层错生长的影响，所述双极结构包含：

碳化硅衬底；

电压阻挡区，在所述衬底上，它具有确定的反向阻挡电压，其确定了形成所述阻挡区的一个或多个层的厚度和掺杂；

p型碳化硅区，包围所述电压阻挡区；以及

n型碳化硅区，包围所述电压阻挡区；

其特征在于

所述p型碳化硅区的边界区和所述n型碳化硅区的边界区中至少一个具有大于该区域中少数载流子扩散长度的厚度，从而少数载流子寿命将在该边界区中耗尽，阻碍或防止复合驱动的堆垛层错生长超过该边界区。

2.根据权利要求1的双极结构，包含p-n二极管，其中：

所述n型碳化硅区的边界区为在所述衬底上的n+碳化硅区；

所述电压阻挡区为在所述n+区上的n-碳化硅电压阻挡区；以及

所述p型碳化硅区的边界区在所述n-区上。

3.根据权利要求2的双极结构，其中所述衬底、所述电压阻挡区和所述p型和n型区都具有相同的多型，选自下列这些：碳化硅的3C、4H、6H和15R多型。

4.根据权利要求2的双极结构，其中所述n+区为2.5μm厚，具有1×10¹⁸至1×10¹⁹cm^-3之间的载流子浓度。

5.根据权利要求2的双极结构，其中所述n+区为0.5微米厚，具有2×10¹⁸cm^-3的载流子浓度。

6.根据权利要求2的双极结构，其中所述p型区大于0.5微米厚，具有1×10¹⁷至1×10¹⁹cm^-3之间的载流子浓度。

7.根据权利要求2的双极结构，其中所述p型区的载流子浓度比所述n-区大两个数量级。

8.根据权利要求2的双极结构，进一步包含所述欧姆接触和所述p型区之间的p型接触层，所述接触层的载流子浓度大于所述p型区。

9.根据权利要求8的双极结构，其中所述接触层具有的载流子浓度至少为1×10¹⁹cm^-3，但是小于会导致晶格质量下降从而引起二极管性能退化的总量，其厚度为至少1000埃。

10.根据权利要求2的双极结构，其中所述衬底具有5×10¹⁸和2×10¹⁹cm^-3之间的载流子浓度，并且至少为125微米厚。

11.根据权利要求2的双极结构，进一步包含所述p型区和所述欧姆区之间的p+型接触层，所述接触层为2微米厚，具有1×10¹⁹cm^-3的载流子浓度，

并进一步包含所述n型区和所述衬底之间的n+型边界层，所述边界层为2微米厚，具有1×10¹⁹cm^-3的载流子浓度。

12.根据权利要求1的双极结构，进一步包含所述边界区和器件剩余部分之间的界面；

其特征在于

所述界面选自下列这些：两个分开的外延层之间的边界、器件有源和无源部分之间的边界、同一外延层注入和非注入部分之间的边界，以及器件中材料系统或材料生长方式发生变化的部分；其特征还在于

所述器件中在正向偏压工作下生长的那些堆垛层错的那些部分至少与边界区和器件剩余部分之间的界面之一分隔开。

13.根据权利要求1的双极结构，进一步包含至少一个堆垛层错；

至少一个选自下列组中的应力态：衬底-外延层界面、欧姆接触-外延层界面、以及具有高缺陷密度的界面；

其特征在于

所述堆垛层错与所述器件中的至少一个应力态或任何多个应力态分隔开，从而防止所述应力态支持堆垛层错在器件正向偏压工作下的生长。

14.根据权利要求1或权利要求12的双极结构，其中所述衬底与所述p和n区具有相同的选自下列这些的多型：碳化硅的3C、4H、6H和15R多型。

15.根据权利要求13的双极结构，

进一步包含包括所述p型区和所述n型区的有源区，所述p型区和所述n型区形成所述有源区的边界区；以及

其中所述器件中在正向偏压工作下生长的那些堆垛层错的那些部分与有源区和器件剩余部分之间的界面分隔开。

16.根据权利要求1或权利要求13的双极结构，选自下列这些：p-n结二极管、p-i-n二极管；双极晶体管以及闸流晶体管。

17.一种双极结构的结晶体管，包括根据权利要求1-11任一项的双极结构，其中：

n+缓冲层在所述衬底上；

n-区在所述缓冲层上；

p型基区邻近所述n-区；

n+发射区邻近所述基区；

欧姆接触沉积在所述发射区上；

其中至少所述发射区和所述缓冲层之一具有大于该层中少数载流子扩散长度的厚度。

18.一种双极结构的闸流晶体管，包括根据权利要求1-11任一项的双极结构，其中：

n+缓冲层在所述衬底上；

p-区在所述缓冲层上；

n型区邻近所述p-区；

p+阳极区邻近所述n型区；

欧姆接触沉积在所述阳极区上；

其中至少所述阳极区和所述缓冲层之一具有大于该层中少数载流子扩散长度的厚度。

19.一种场受控闸流晶体管，包括根据权利要求1-11任一项的双极结构，其中：

n+缓冲层在所述衬底上；

p-漂移区在所述缓冲层上；

p+阳极区在所述p-漂移区上；

欧姆接触沉积在所述阳极区上；

其中至少所述阳极区和所述缓冲层之一具有大于该层中少数载流子扩散长度的厚度。

Images