CN100370349C - 薄膜晶体管电路器件及其制造方法、以及液晶显示设备 - Google Patents

薄膜晶体管电路器件及其制造方法、以及液晶显示设备 Download PDF

Info

Publication number
CN100370349C
CN100370349C CNB2004100544435A CN200410054443A CN100370349C CN 100370349 C CN100370349 C CN 100370349C CN B2004100544435 A CNB2004100544435 A CN B2004100544435A CN 200410054443 A CN200410054443 A CN 200410054443A CN 100370349 C CN100370349 C CN 100370349C
Authority
CN
China
Prior art keywords
film transistor
thin
wiring
circuit device
molybdenum alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100544435A
Other languages
English (en)
Other versions
CN1601360A (zh
Inventor
田中宏明
安田亨宁
铃木圣二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Publication of CN1601360A publication Critical patent/CN1601360A/zh
Application granted granted Critical
Publication of CN100370349C publication Critical patent/CN100370349C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Abstract

对于薄膜晶体管电路器件来说需要一种薄膜晶体管电路器件及其制造方法，其中该器件包括的布线结构是在下层中为铝合金和在上层中为钼合金，其中钼合金在空气中的腐蚀不易进行。薄膜晶体管电路器件暴露出被绝缘膜所覆盖的布线部分和在所暴露的表面上包含有由引脚电极金属所形成的引脚，该器件在暴露的表面上包含引脚，该引脚是由引脚电极金属形成的，其中的绝缘膜将形成于衬底的中心部分的主电路区的薄膜晶体管与形成于衬底外围的保护电路区连接起来，并且其中布线的最上层表面是含铌的钼合金。

Description

薄膜晶体管电路器件及其制造方法、以及液晶显示设备
技术领域
本发明涉及薄膜晶体管电路器件及其制造方法，以及使用薄膜晶体管电路器件的液晶显示设备。
背景技术
最近，薄膜晶体管(TFT)液晶显示设备成为液晶显示设备的主流，薄膜晶体管被用作薄膜晶体管电路器件的开关元件，其中由于将TFT液晶显示设备制作得更大，并且TFT液晶显示设备的像素制作得更小，因此TFT液晶显示设备得到了显著改进。除了只是用作开关元件来驱动TFT液晶显示设备的像素以外，在液晶显示设备中使用的薄膜晶体管电路器件现在还作为用于驱动液晶的驱动电路的晶体管，以及作为用于静电保护电路的晶体管，被制造在衬底上。
因此，对于在薄膜晶体管电路器件晶体管的电极之间进行连接所使用的布线的需求变得更为强烈。
现有情况下，为了减少在薄膜晶体管电路器件中形成的布线中的布线电阻，使用了诸如铝(Al)或铝合金等铝布线。
不过，铝布线的缺点是根据受热时间长短，容易形成小丘。这种小丘具有锥形尖端，因此容易造成破坏表面衬底的问题。有一种叠层布线方法可以解决这种问题，在该方法中，将难熔金属薄膜叠加在铝布线上。日本专利未决公开申请11-259016公开了一种用于在铝布线上叠加难熔金属(例如，钼(Mo))薄膜以便在铝布线上防止出现小丘的技术。
日本专利未决公开申请11-259016所公开的叠层布线，在下层使用铝钕合金(Al-Nd)，在上层使用难熔金属。日本专利未决公开申请11-259016公开了一种金属作为难熔金属，这种金属可以从Cr、Mo、W、Ti、Zr、Hf、V、Nb和Ta这一组金属或其合金中选取。
上述叠层布线被氮化物膜所覆盖，以便在当通过干蚀去除氮化物膜来使引脚暴露出来时，必须使用氮化物膜和钼合金的蚀刻选择性，以防止钼合金被蚀刻。日本专利未决公开申请2000-284326公开了通过向钼中添加大约17atom％(下面写作at％)或更多的铌(Nb)来使Mo-Nb蚀刻率为氮化物蚀刻率的1/4或更低的一种技术。
不过，钼布线容易受到空气中湿气的腐蚀。因此，对于钼布线，暴露于空气的引脚部分的表面容易发生钼腐蚀，使外部连接的可靠性更差。另外，当使用Cr、W、Ti、Zr、Hf、V、Nb或Ta而不是使用钼来作为难熔金属时，对铝合金薄片的湿蚀刻比较难，因为栅极布线侧的锥形会得到恶化，这样形成的夹在栅极布线上层上的层间绝缘膜之间的漏极和源极布线就会断开连接。
另外，日本专利未决公开申请2000-284326公开指出，优选情况下向铝中添加大约17atom％或更多的铌，以提高覆盖着布线的氮化物和组成布线上层的钼合金的干蚀选择率，因为钼合金蚀刻率可以降低到氮化物膜蚀刻率的1/4或更低。不过，对于钼合金的抗腐蚀性没有更为深入的研究。
本发明的目标是增加空气中用于薄膜晶体管电路器件的钼合金的抗腐蚀性，其中薄膜晶体管电路器件包括使用钼合金来至少用于布线的布线结构。
发明内容
本发明是一种薄膜晶体管电路器件，它具有在朝着形成在衬底外围上的引脚的方向延伸的形成在衬底中心部分上的主电路区的薄膜晶体管的布线，所述薄膜晶体管电路器件的特征在于：所述引脚暴露由绝缘膜覆盖的布线的一部分，以及引脚的所述暴露表面由引脚电极金属形成，其中至少所述布线的所述暴露表面是含铌的钼合金。
钼合金在优选情况下含有的铌占5～20atom％。
布线可以只由含铌的钼合金层组成。另外，布线可以是叠层结构，其中至少最上层为含铌的钼合金层，并且钼合金层的下层由与钼合金层相比具有较低电阻的低电阻金属组成。当布线是在硅膜上形成时，钼合金层在优选情况下进一步形成于下层上。
低电阻金属层可以使用以铝作为主要成分的金属、以铜作为主要成分的金属或以银作为主要成分的金属之一。
以铝作为主要成分的金属在优选情况下为纯铝或含钕的铝合金。引脚电极在优选情况下是透明的电极，其中可以使用ITO(铟锡氧化物)、IZO(铟锌氧化物)或IZTO(铟锡锌氧化物)来作为透明电极。
本发明还提出了一种薄膜晶体管电路器件，它包括薄膜晶体管和通过在衬底中心形成的主电路区和在衬底外围形成的外部电路区来形成的布线；形成于薄膜晶体管的电极或布线上的绝缘膜；形成于绝缘膜上的孔径，它暴露出薄膜晶体管电极或布线的至少一部分；以及连接布线，它将孔径与电极，或电极与电极连接起来，其中组成由孔径所暴露出的薄膜晶体管电极或布线的金属是含铌的钼合金膜。
进而，铌氧化物层优选情况下形成于由孔径所暴露出的含铌的钼合金的表面上。
由孔径所暴露出的钼合金在优选情况下含有的铌占5～20atom％。另外，本发明的特征是，布线或薄膜晶体管电极的组成只由含铌的钼合金层。布线或薄膜晶体管电极可以是叠层结构，在这种结构中，至少最上层是含铌的钼合金层，并且钼合金层的下层包括与钼合金相比具有低电阻的低电阻金属。布线或薄膜晶体管电极还可以进一步具有形成于底层上的钼合金层。
低电阻金属层可以是以铝作为主要成分的金属、以铜作为主要成分的金属或以银作为主要成分的金属之一，其中以铝作为主要成分的金属在优选情况下为纯铝或含钕的铝合金。
电极或连接布线在优选情况下是透明的电极，其中可以使用ITO(铟锡氧化物)、IZO(铟锌氧化物)或IZTO(铟锡锌氧化物)来作为透明电极。
另外，本发明提出了一种包含薄膜晶体管的薄膜晶体管电路器件的制造方法，它是通过在衬底中心部分形成的主电路区和在衬底外围形成的外部电路区来形成的，以及布线，它包括用于在至少薄膜晶体管电极或布线上形成绝缘膜的绝缘膜形成处理；孔径形成处理，它暴露出薄膜晶体管电极或形成于绝缘膜上的下层布线的至少一部分，用于形成孔径；以及导电膜形成处理，用于形成导电膜，它包括将电极与孔径或电极与电极连接起来的布线，其特征是，由孔径所暴露出的组成薄膜晶体管电极的或布线的金属膜是含铌的钼合金。
另外，在孔径形成之后，优选地使用氧化处理，其中由孔径所暴露出的导电膜表面被氧化。
在这期间，导电膜形成处理和氧化处理还可以是在含氧的环境下使用金属溅射。
另外，上述薄膜电路器件可以装配有所形成的衬底，该衬底面对着另一个其上至少形成有共用布线的衬底，其中液晶显示设备是通过在隙缝中夹着液晶来形成的。
根据本发明，在钼中掺入5～20at％的铌可以显著改进钼合金在空气中的抗腐蚀性。将该布线结构应用于漏极布线，可以提高栅极引脚/布线和漏极引脚/布线的可靠性。
附图说明
图1为部分平面图，示意性地给出了薄膜晶体管衬底的内部电路和引脚附近的布线；
图2为剖面图，根据TFT衬底的制造过程顺序中所示的第一个例子，示意性地给出了漏极引脚、薄膜晶体管和栅极引脚的每一个截面；
图3为剖面图，示意性地示出了薄膜晶体管衬底，它接着图2，继续示出了制造过程；
图4为剖面图，示意性地示出了薄膜晶体管衬底，它接着图3，继续示出了制造过程；
图5为剖面图，示意性地示出了薄膜晶体管衬底，它接着图4，继续示出了制造过程；
图6为剖面图，示意性地示出了薄膜晶体管衬底，它接着图5，继续示出了制造过程；
图7为剖面图，示意性地示出了薄膜晶体管衬底，它接着图6，继续示出了制造过程；
图8为剖面图，示意性地示出了薄膜晶体管衬底，它接着图7，继续示出了制造过程；
图9为剖面图，示意性地示出了薄膜晶体管衬底，它接着图8，继续示出了制造过程；
图10示出了在改变钼合金中的Nb含量比例时，合金在抗高温高湿测试中随时间的变化；
图11示出了当使用磷酸∶硝酸∶醋酸来湿蚀刻钼合金时，因钼合金中的Nb含量比例而改变的蚀刻率；
图12为剖面图，根据本发明的第二个例子，示意性地示出了位于薄膜晶体管衬底上的栅极引脚电极，其中对第一个例子的栅极引脚电极结构部分进行了修改；
图13为剖面图，根据在TFT衬底的制造过程顺序中所示的本发明的第三个例子，示意性地示出了漏极引脚、薄膜晶体管和栅极引脚的每一个截面；
图14为剖面图，示意性地示出了薄膜晶体管衬底，它接着图13，继续示出了制造过程；
图15为剖面图，根据在TFT衬底的制造过程顺序中所示的本发明的第四个例子，示意性地示出了漏极引脚、薄膜晶体管和栅极引脚的每一个截面；
图16为剖面图，示意性地示出了薄膜晶体管衬底，它接着图15，继续示出了制造过程；
图17为剖面图，示意性地示出了薄膜晶体管衬底，它接着图16，继续示出了制造过程；
图18为剖面图，示意性地示出了薄膜晶体管衬底，它接着图17，继续示出了制造过程；
图19为剖面图，示意性地示出了薄膜晶体管衬底，它接着图18，继续示出了制造过程；
图20为剖面图，示意性地示出了薄膜晶体管衬底，它接着图19，继续示出了制造过程；
图21为剖面图，示意性地示出了薄膜晶体管衬底，它接着图20，继续示出了制造过程；
图22为剖面图，根据在TFT衬底的制造过程顺序中所示的本发明的第五个例子，示意性地示出了漏极引脚、薄膜晶体管和栅极引脚的每一个截面；
图23为剖面图，示意性地示出了薄膜晶体管衬底，它接着图22，继续示出了制造过程；
图24为剖面图，示意性地示出了薄膜晶体管衬底，它接着图23，继续示出了制造过程；
图25为剖面图，示意性地示出了薄膜晶体管衬底，它接着图24，继续示出了制造过程；
图26为剖面图，示意性地示出了薄膜晶体管衬底，它接着图25，继续示出了制造过程；
图27为剖面图，示意性地示出了薄膜晶体管衬底，它接着图26，继续示出了制造过程；
图28为剖面图，示意性地示出了薄膜晶体管衬底，它接着图27，继续示出了制造过程；
图29为剖面图，示意性地示出了薄膜晶体管衬底，它接着图28，继续示出了制造过程；
图30为剖面图，示意性地示出了薄膜晶体管衬底，它接着图29，继续示出了制造过程；以及
图31为根据本发明用于连接晶体管的图形图形。
标号1表示透明衬底，
标号2和22表示栅极布线，
标号3表示栅极引脚，
标号4表示静电保护电路，
标号5表示氮化物膜，
标号7表示漏极布线，
标号8表示漏极引脚，
标号10表示薄膜晶体管，
标号11表示保护膜，
标号12、13和14表示各个孔径，
标号15表示漏极引脚电极，
标号16表示像素电极，
标号17表示漏极引脚电极，
标号18表示铌氧化物膜，
标号19表示静电保护元件，
标号31和122表示各个铝合金层，
标号32、121和123表示各个钼合金层，
标号70表示铬(Cr)膜，
标号57、58、59、88、89和90表示各个抗蚀图形，
标号61表示非晶硅(a-Si)膜，
标号62表示n+型a-Si膜，
标号73表示漏极引脚，
标号74表示漏极电极，
标号75表示源极电极，以及
标号100表示TFT电路器件。
具体实施方式
本发明的一个目标是提高在空气中用于薄膜晶体管电路器件的钼合金的抗腐蚀性，该器件包括使用至少用于布线的钼合金的布线结构。本发明的进一步目标是在当湿蚀刻由至少钼合金和铝或铝合金组成的薄膜时获取蚀刻形状，该形状为前向锥形。
根据本发明的薄膜晶体管电路器件包括第一衬底；位于第一衬底上的栅极布线，该栅极布线在显示区域的外围组成了栅极引脚；位于第一衬底上的第一绝缘膜，它覆盖着栅极布线；位于第一绝缘膜上的半导体层，它用作为薄膜晶体管有源层；漏极布线，它与栅极布线相交，并且在显示区域的外围处组成了漏极引脚；位于第一绝缘膜上的第二绝缘膜，它覆盖漏极布线；栅极布线电极和漏极引脚电极分别覆盖着栅极引脚孔径和漏极引脚孔径，它们位于栅极引脚和漏极引脚的绝缘膜上，其特征是，栅极布线自底向上包括低电阻金属和含铌的钼合金，其中低电阻金属的电阻值比钼合金的电阻值低。
在上述薄膜晶体管电路器件中，源电极是与漏极布线在同一层上形成的，漏极布线和源极布线分别连接到半导体层，其中漏极布线和源极布线自底向上包括钼或钼合金、中间层中的低电阻金属、以及含铌的钼合金，并且其中低电阻金属的电阻值比下层中的铝或钼合金，或上层中的钼合金之一的电阻值要低。
接触孔进一步位于源电极上的第二绝缘膜上，其中使用与栅极引脚电极和漏极引脚电极具有相同材料的像素电极经由接触孔连接到源电极。
另外，在上层钼/铌和组成栅极引脚电极和漏极引脚电极的材料之间有铌氧化物，它能够使与外部连接的可靠性得到改善。
在上述薄膜晶体管电路器件中，组成栅极引脚电极和漏极引脚电极的材料是ITO(铟锡氧化物)、IZO(铟锌氧化物)或IZTO(铟锡锌氧化物)。
在薄膜晶体管电路器件中，低电阻金属可以是以铝作为主要成分的金属、以铜作为主要成分的金属或以银作为主要成分的金属中之一。进而，以铝作为主要成分的金属在优选情况下为纯铝或含钕的铝合金。
另外，根据本发明的薄膜晶体管电路器件的制造方法是薄膜晶体管衬底的制造方法，它包括栅极布线形成处理，用于在第一衬底上形成栅极布线，在显示区域的外围处组成栅极引脚；第一绝缘膜形成处理，用于在覆盖着栅极布线的第一衬底上形成第一绝缘膜；半导体形成处理，用于在第一绝缘膜上形成具有栅极布线一部分的薄膜晶体管半导体，以作为栅极电极；漏极布线形成处理，用于形成漏极布线，该布线在第一绝缘膜上与栅极布线相交，并且在显示区域的外围处组成漏极引脚和连接到半导体层；第二绝缘膜形成处理，用于在覆盖着漏极布线的第一绝缘膜上形成第二绝缘膜；孔径形成处理，用于在栅极引脚和漏极引脚的绝缘膜上形成栅极引脚孔径和漏极引脚孔径；以及引脚电极形成处理，用于分别形成覆盖着栅极引脚孔径和漏极引脚孔径的栅极引脚电极和漏极引脚电极，其特征是，栅极布线自底向上包括低电阻金属和含铌的钼合金，其中低电阻金属的电阻值比钼合金的电阻值低。
在上述薄膜晶体管电路器件的制造方法中，在漏极布线形成处理中，漏极布线是与源电极同时形成的，源极布线连接到半导体层，并且漏极布线和源极布线自底向上包括钼或钼合金、中间层中的低电阻金属、以及含铌的钼合金，其中低电阻金属与下层中的钼或钼合金，或者上层中的钼合金任一相比具有较低的电阻。
在上述薄膜晶体管电路器件的制造方法中，在引脚孔径形成处理中，在源电极上的第二绝缘膜中有接触孔，其中使用与栅极引脚电极和漏极引脚电极具有相同材料的像素电极经由接触孔连接到源电极。
另外，在上述薄膜晶体管电路器件的制造方法中，在上层钼/铌和组成栅极引脚电极和漏极引脚电极的材料之间有铌氧化物，它能够使与外部连接的可靠性得到改善。
在上述薄膜晶体管电路器件的制造方法中，组成栅极引脚电极和漏极引脚电极的材料是ITO、IZO或IZTO。
在上述薄膜晶体管电路器件的制造方法中，以铝作为主要成分的金属在优选情况下为纯铝或含钕的铝合金。
根据本发明的钼合金是优化的钼合金，其中在钼中掺入了5～20at％的铌。在湿蚀刻由钼合金和铝或铝合金组成的薄膜的过程中，当要获得前向锥形的蚀刻形状时，钼合金与铝合金的蚀刻速率比在优选情况下为1.5～0.5，并且更为优选情况下为1.25～0.75。这些条件可以通过在钼合金中包含5～15at％的Nb含量，或者包含5～10at％的Nb含量而得到。蚀刻速率比也可以通过对磷酸∶硝酸∶醋酸进行组分调整而得到。当尤其要优先考虑抗腐蚀性时，在钼合金中有20at％的Nb含量也是可以的。
为了获得前向锥形蚀刻形状，则在Mo中掺入5～10at％的Nb是最优的，当要优先考虑抗腐蚀性时，则在Mo中掺入10～15at％的Nb是最优的，并且当尤其要优先考虑抗腐蚀性时，则在Mo中掺入15～20at％的Nb是最优的。
根据本发明使用钼合金的布线是用于在薄膜晶体管电路器件的表面进行布线的最优结构，其中暴露出表面的引脚的结构与连接到该引脚的布线结构是一样的。布线结构在优选情况下是钼合金单层结构布线或多层结构布线，其中下层是铝合金并且上层是钼合金。当形成布线的基本物质(衬底或形成于衬底上的薄膜)是硅衬底时，多层布线结构是更为优选的，其中下层是钼或钼合金，中间层是铝合金，并且最上层是钼合金。
根据本发明的薄膜晶体管电路器件可以将第一衬底安排在面对例如由共用布线所形成的第二衬底的位置，其中液晶显示设备是通过在隙缝中夹住液晶来形成的。
[例子]
(第一个例子)
现在来讲述液晶显示像素形成于其上的衬底侧，作为根据本发明的一个例子。图1示意性地给出了液晶显示像素形成于其上的衬底侧的薄膜晶体管电路器件的整个结构的一部分。图2～9为处理剖面图，示意性地给出了薄膜晶体管电路器件(TFT电路器件)的整个结构的一部分。
不用说，本发明也可以应用于除了液晶显示设备之外的薄膜晶体管电路器件。
如图1所示，TFT电路器件100在水平方向上有栅极布线2和栅极引脚3，并且静电保护布线4形成于衬底的最外围。栅极布线2穿过栅极引脚3之后成为栅极布线22，并且经由静电保护元件19与静电保护布线4相连。漏极布线7被放置于TFT电路器件100上，与栅极布线2垂直。漏极布线7穿过漏极引脚8之后成为漏极布线27，并且经由静电保护元件19与静电保护布线4相连。薄膜晶体管10位于栅极布线2和漏极布线7相交的区域中。薄膜晶体管10的栅极引脚与栅极布线2相连，并且薄膜晶体管10的漏极引脚与漏极布线7相连，由此源极引脚与像素电极(图中未示出)相连。组成静电保护元件19的晶体管结构与薄膜晶体管10的结构相同。
在图1中，由线I-I’定界的内部区域为主电路区，其中对于液晶显示设备中所使用的薄膜晶体管电路器件来说，该区域成为显示区域。
根据图1所示的薄膜晶体管电路器件形成了液晶显示设备的衬底。在生产薄膜晶体管电路器件的过程中，静电保护元件19用于静电保护，其中在生产液晶显示设备的处理过程中，沿着线II-II’剪切衬底。在有些情况下，诸如静电保护电路或驱动电路等电路额外地形成于栅极引脚3、漏极引脚4和显示元件区之间，不过图1中没有将其显示出来。这些静电保护电路或驱动电路统称为外部电路区。与静电保护元件19类似，形成于电路区中的薄膜晶体管是由具有与形成于主电路区中的薄膜晶体管10具有相同结构的晶体管制成的。
图2～12为处理剖面图，示意性地给出了在薄膜晶体管电路器件的生产处理序列中漏极布线7和漏极引脚8、薄膜晶体管10、布线2和栅极3的各自截面。每一个图的序列从左到右依次是漏极布线和漏极引脚形成区A、薄膜晶体管形成区B以及栅极布线和栅极引脚形成区C。
首先，薄膜厚度为200～400nm并且包含有2at％的钕的铝合金以及薄膜厚度为50～100nm并且包含有5～15at％的铌的钼合金依次淀积在由玻璃组成的透明衬底1上，以形成叠层膜，其中下层为铝合金，上层为钼合金。栅极布线2、栅极引脚3和静电保护布线4(图中未示出)是通过使用湿蚀刻技术来形成的(第一照相平版处理)，这种湿蚀刻技术使用了磷酸∶硝酸∶醋酸蚀刻剂，并且使用通过对叠层膜进行普通照相平版处理而形成的光致抗蚀剂来作为掩膜。栅极布线2、栅极引脚3和静电保护布线4(图中未示出)具有叠层结构，其中下层为铝合金层31，并且上层为钼合金层32(如图2所示)。
作为透明衬底中所使用的玻璃，当使用高温多晶硅技术来形成薄膜晶体管时，使用的是诸如石英等耐热玻璃；而当使用低温多晶硅技术或非晶硅技术时，可以使用碱性或非碱性玻璃。由于本实施例是通过使用非晶硅技术来形成用于彩色TFT显示器件的薄膜晶体管的例子，因此使用了非碱性玻璃。
接下来，膜的厚度为200nm～600nm的氮化物膜5、膜的厚度为100nm～300nm的非晶硅膜61(下面称为“a-Si”)、膜的厚度为20nm～70nm的n+型非晶硅膜62(下面称为“n+型a-Si”)和膜的厚度为200nm～500nm的铬(Cr)膜7按照这种顺序被淀积(如图3所示)。
可以使用诸如氮化物膜、氧氮化物膜和氧化膜等绝缘膜作为氮化物膜5，起到用于薄膜晶体管的栅极绝缘体的作用。
接下来，通过照相平版技术，使用半色掩膜来使抗蚀图形58、59在Cr膜7上形成。抗蚀图形58形成于包括有漏极引脚的漏极布线的形成区A上，并且抗蚀图形59形成于薄膜晶体管的形成区B上。
在该步骤中，优选情况下通过使用半色或灰色掩膜来形成抗蚀图形58和59。
除了完全暴露的部分和阴影部分，半色或灰色掩膜是具有对应于薄膜晶体管的沟道区域的半透射区域的图形。结果，形成于薄膜晶体管(下面称为“TFT”)形成区B上的抗蚀图形59的膜厚度在通过薄膜晶体管沟道形成的区域中为0.5μm～1.0μm，并且在其他区域中为1.5μm～2.0μm。
接下来，通过使用混合溶液，例如硝酸氟锫和硝酸，可以通过蚀刻将Cr膜7除去(如图4所示)。
接下来，通过干蚀，以抗蚀图形58、59作为掩膜，连续不断地将n+型a-Si膜62和a-Si膜61除去(如图5所示)。
接下来，仅仅在除去了与抗蚀图形59内的薄膜晶体管沟道区域对应的薄部分的这段时间中，通过氧等离子体灰化处理在厚度方向上对抗蚀图形58和59进行蚀刻。因此，抗蚀图形58、59变成抗蚀图形88、89和90，每一个层的膜厚度均为0.5μm～1.0μm(如图6所示)。
接下来，通过有选择性地干蚀，以抗蚀图形88、89和90作为掩膜，将Cr膜7除去，以形成漏极引脚隐蔽电极73、TFT漏极电极74和源极电极75(如图7所示)。
接下来，一旦除去抗蚀图形88、89和90，然后通过使用干蚀，以漏极引脚73、TFT漏极电极74和源极电极75作为掩膜，将薄膜晶体管10的沟道区域的n+型a-Si膜62和a-Si膜61的一部分除去(第二照相平版阶段)。接下来，由膜厚度为100～300nm的氮化物膜组成的保护膜11形成于衬底表面上，然后通过使用照相平版处理，通过蚀刻将漏极引脚、薄膜晶体管10的源极电极75和栅极引脚上的绝缘膜除去，以形成孔径12、13和14。此时，通过对保护膜11进行蚀刻，形成了与漏极引脚8和薄膜晶体管10的源极电极75对应的孔径12和13，同时通过对保护膜11和氮化物膜5进行蚀刻，形成了与栅极引脚3对应的孔径14(第三照相平版阶段)(如图8所示)。
不用说，除了氮化物膜之外，保护膜11可以采用由氧化物膜、氧氮化物膜等制成的绝缘膜。
最后，在通过使用照相平版处理来形成用作蚀刻掩膜的光致抗蚀图形之后，通过使用溅射技术来淀积膜厚度为30～100nm的ITO(铟锡氧化物)膜。接下来，通过干蚀来对ITO膜形成图形，以形成漏极引脚电极15、像素电极16和栅极引脚电极17(第四照相平版处理)(如图9所示)。
如上所述形成了TFT电路器件。如图9所示，栅极引脚3的结构自底向上依次为铝合金、钼合金和ITO，其中钼合金的Nb含量优选地为5～20at％(原子重量比)。
进而，即使使用IZO(铟锌氧化物)或IZTO(铟锡锌氧化物)来替代ITO，也可以获得同样的效果。
将钼合金夹在ITO、IZO或IZTO和铝合金之间防止在ITO、IZO或IZTO和Al之间发生导电，并且降低了与ITO、IZO或IZTO的接触电阻。不过，ITO、IZO或IZTO很容易让湿气通过，使得甚至对于钼合金是由ITO、IZO或IZTO所覆盖的这样一种结构，也需要防潮的钼合金。这里，通过使用图形讲述了在钼中包含有5～20at％的Nb的显著效果。
图10示出了在改变钼合金中Nb的比例时，合金在抗高温高湿测试中随时间的变化(横轴和纵轴均为对数刻度)。对于不包含任何Nb的纯钼来说，30小时过去之后合金抵抗力开始上升。对于分别包含有5、10和15at％的合金，虽然对于5at％含量的合金来说在30个小时之后可以观察到上升的迹象，但是对于10和15at％含量的合金来说还看不到合金抵抗力有任何的变化。大约100小时过去之后就可以观察到10和15at％含量的合金的抵抗力在上升。因此，可以看出对于湿气抵抗力来说，钼合金中的Nb含量优选地为5at％或更多，并且10at％或更多是更为优选的。
当Nb含量大于15at％时，抵抗力的变化与含量为10at％或15at％所观察到的没有什么不同。
图11示出了当使用磷酸∶硝酸∶醋酸来湿蚀刻钼合金时，由于钼合金中所包含的Nb含量比例而导致的钼合金和铝合金蚀刻率的比率的变化。理想情况下，由于要对钼合金和铝合金的叠层进行湿蚀刻，因此为了获得较好的蚀刻形状，优选情况下钼合金和铝合金蚀刻率几乎是相等的。因此，钼合金和铝合金蚀刻率的比率优选地为1.5～0.5，并且更为优选地为1.25～0.75。在这些条件下，在钼合金中Nb含量为5～15at％或者含量为5～10at％是可以实现的。通过对磷酸∶硝酸∶醋酸溶液的组成进行调整，蚀刻率的比率也是可以调整的。当尤其要优先考虑抗腐蚀性时，在钼合金中Nb含量为20at％也是可以的。
从图10和11的结果来看，在钼合金中Nb含量为5～20at％的钼合金是最优的。对于采用了本发明的液晶显示设备，当优先考虑蚀刻形状时，钼中的Nb含量为5～10at％是最优的，同时当优先考虑抗腐蚀性时，钼中的Nb含量为10～15at％是最优的。当尤其要优先考虑抗腐蚀性时，钼中的Nb含量为15～20at％是最优的。
在本实例中，由于通过使用最简单的结构来解释了显示设备的结构，因此使用了形成于同一层上的结构来解释显示设备区中的栅极布线和漏极布线。不过，还有一些情况，如当为了保护组成显示设备和驱动电路的晶体管免受应用于栅极引脚3和漏极引脚3的静电干扰而提供静电保护电路时，或者当像素部分的结构很复杂，诸如为面内类型时，或者当栅极电极和栅极布线/漏极电极和漏极布线建于单独的层上时。图31示意性地给出了用于一个薄膜晶体管的栅极布线与另一薄膜晶体管的边缘相连的例子。图31(a)示出了这一结构的平面图，并且图31(b)示出了沿着图31(a)的线III-III’的剖面图。
在图31(a)中，平行地形成了两个薄膜晶体管，其中一个薄膜晶体管的栅极布线2与另一个薄膜晶体管的一个电极相连，并且另一个薄膜晶体管的栅极布线与第一个薄膜晶体管的一个电极相连。图31(b)是沿着图31(a)的线III-III’的剖面图。铝合金层31和钼合金层32的叠层结构栅极布线形成于衬底1上。在栅极布线上形成了氮化物膜5，以用作栅极绝缘膜；薄膜晶体管的主体，它是由a-Si膜61和n+型a-Si膜62构成的叠层结构；以及叠层电极，由形成于主体之上的钼合金层121、铝合金层122和钼合金层123组成。形成了保护膜11，用以覆盖整个表面，其中用于暴露电极的第一孔径形成于电极上的保护膜11上。进而，在保护膜11和氮化物膜5上，形成的第二孔径用于暴露布线的表面。通过第一孔径和第二孔径形成的连接布线77用于将栅极布线和电极连接起来。
(第二个例子)
接下来，在图12中将解释根据本发明的第二个例子。图12为图9的部件D的放大图，其中铌氧化膜18形成于栅极引脚ITO和钼合金的分界面上。
当溅射淀积ITO时，通过在氩气(Ar)中添加氧气(O2)可以得到铌氧化膜18。
在第二个例子中，ITO所淀积的厚度为30nm～100nm。
压力为0.3～0.6Pa、DC电源为1～2KW、O2流为Ar流的0.1～2％是比较优选的条件，尽管根据设备，其它值可以是更优的。不用说，可以正确地将这些条件确定下来。
在溅射开始后，在Ar中添加少量的O2可以直接在钼合金的表面上形成厚度约为1～5nm的薄铌氧化膜18。由于铌氧化膜为非迁移性物质，因此它起到阻挡膜的作用，并且能够防止其下的Mo和Al受到腐蚀。
不用说，在含氧的大气中进行加热之后，通过溅射ITO也可以形成铌氧化膜18。当在溅射ITO之前加热衬底时，通过在不减小溅射设备内部压力的情况下在氩气中添加空气或氧气，加热衬底，然后减小压力和实施溅射，可以在不增加处理数目的情况下形成铌氧化膜18。
(第三个例子)
接下来，通过使用图13和14来解释根据本发明的第三个例子。在第一个例子中，由铝合金和铝合金组成的叠层结构仅应用于栅极布线，而在本实例中该结构也应用于漏极布线。在这种情况下，由于漏极布线的下表面与非晶硅膜相接触，因此为了防止在铝膜和硅膜之间发生共晶反应，在铝合金之下提供了钼合金，形成了一个三层结构。
虽然在本实例中使用非晶硅作为硅膜，但是不用说，单晶或多晶硅也可以达到同样效果。
在第一个例子的图3中，淀积了铬膜7，而在本实例中依次淀积了膜厚度为50nm～100nm并且铌含量为5～15at％的钼合金膜121、膜厚度为200nm～400nm并且钕含量为2at％的铝合金膜122，以及膜厚度为50nm～100nm并且铌含量为5～15at％的钼合金膜123(如图13所示)。
接下来，与图4中的方式相同，通过在钼合金膜123上使用灰色调掩膜，通过照相平版技术在每一个包括有漏极引脚的漏极布线形成区A和薄膜晶体管形成区B上形成了抗蚀图形。如图4中的解释所述，优选情况下通过使用使对应于薄膜晶体管沟道区域的区域成为半透射区域的半色或灰色调掩膜，来形成这些抗蚀图形。在该实施例中，在抗蚀图形所形成的区域中，通过薄膜晶体管沟道形成的区域的膜厚度为0.5μm～1.0μm，并且在其他区域中膜厚度为1.5μm～2.0μm。
接下来，通过湿蚀刻技术，例如使用磷酸∶硝酸∶醋酸蚀刻剂，以抗蚀图形58、59作为掩膜，可以对不被抗蚀图形覆盖的钼合金膜121、铝合金膜122和钼合金膜123进行蚀刻。
之后，通过连续不断地干蚀处理，以抗蚀图形58、59作为掩膜，可以将n+型a-Si膜62和a-Si膜61除去。
接下来，与图6的方式相同，仅仅在除去了与抗蚀图形内的薄膜晶体管沟道区域对应的薄部分的这段时间中，通过氧等离子体灰化处理在厚度方向上对抗蚀图形进行蚀刻。因此，除去了形成薄膜晶体管沟道区域的区域的抗蚀图形。
接下来，与图7的方式相同，通过蚀刻处理，以剩余抗蚀图形作为掩膜，将薄膜晶体管的沟道形成区域的钼合金膜121、铝合金膜122和钼合金膜123除去。
接下来，与图8的方式相同，一旦除去抗蚀图形，就在厚度方向上，以漏极引脚和源极电极作为掩膜，将n+型a-Si膜62和s-Si膜62的一部分除去(第二照相平版处理)。接下来，由膜厚度为100～300nm的氮化物膜组成的保护膜11形成于衬底表面上，然后通过使用照相平版处理，通过蚀刻将漏极引脚、薄膜晶体管10的源极电极和栅极引脚上的绝缘膜除去，以形成孔径。此时，通过对保护膜11进行蚀刻，形成了与漏极引脚和薄膜晶体管的源极电极对应的孔径，同时通过对保护膜11和氮化物膜5进行蚀刻，形成了与栅极引脚对应的孔径14(第三照相平版处理)。
最后，通过使用溅射技术，来淀积膜厚度为30～100nm的ITO(铟锡氧化物)膜，然后通过使用照相平版技术形成图形，以形成漏极引脚电极15、像素电极16和栅极引脚电极17(第四照相平版处理)(如图14所示)。
因此，以这种方式就形成了TFT电路器件。如图14所示，漏极布线和引脚、栅极布线和引脚，以及源极和漏极电极的结构自底向上依次为钼合金、铝合金、钼合金和ITO，其中优选情况下钼合金的Nb含量为5～20at％(原子重量比)。
(第四个例子)
图15～22为处理剖面图，示意性地示出了根据本实例用于TFT电路器件的生产处理顺序的漏极引脚8、薄膜晶体管10和栅极引脚3的各自截面。在每一幅图中，从左到右依次展示了漏极布线和漏极引脚形成区A、薄膜晶体管形成区B，以及栅极布线和栅极引脚形成区C。
首先，膜厚度为200～400nm并且包含有2at％的钕的铝合金以及膜厚度为50～100nm并且包含有5～15at％的铌的钼合金依次淀积在透明衬底1上，由玻璃制成的透明衬底1形成了叠层膜，其中下层为铝合金(Al-Nd)，上层为钼合金。栅极布线2、栅极引脚3和静电保护布线4(图中未示出)是通过使用湿蚀刻技术在叠层膜上形成的(第一照相平版处理)(如图15所示)，这种湿蚀刻技术使用了磷酸∶硝酸∶醋酸蚀刻剂，并且使用通过对叠层膜进行普通照相平版处理而形成的光致抗蚀剂来作为掩膜。栅极布线2、栅极引脚3和静电保护布线4(图中未示出)具有叠层结构，其中下层为铝合金层31，并且上层为钼合金层32 。
与第一个例子的方式相同，由于本实例是形成用于彩色TFT显示设备的薄膜晶体管的例子，因此使用了非碱性玻璃。
接下来，依次淀积膜厚度为200nm～600nm的氮化物膜5、膜厚度为100nm～300nm的非晶硅膜61(a-Si)、膜厚度为20nm～70nm的n+型非晶硅膜62(n+型a-Si)以及膜厚度为200nm～500nm并且铌含量为5～15at％的钼合金膜40(如图16所示)。
接下来，通过照相平版技术，使用了灰色调掩膜，在钼合金膜40上形成抗蚀图形58、59。抗蚀图形58形成于包括有漏极引脚的漏极布线的形成区A上，并且抗蚀图形59形成于薄膜晶体管的形成区B上。
在该步骤中，优选情况下通过使用半色或灰色调掩膜来形成抗蚀图形58和59。
除了完全暴露的部分和阴影部分，半色或灰色调掩膜具有与薄膜晶体管的沟道区域对应的半透射区域。结果，形成于薄膜晶体管(下面称为“TFT”)形成区B上的抗蚀图形59的膜厚度在通过薄膜晶体管沟道形成的区域中为0.5μm～1.0μm，并且在其他区域中膜厚度为1.5μm～2.0μm。
接下来，通过使用蚀刻剂，例如磷酸∶硝酸∶醋酸，来进行蚀刻，以抗蚀图形58、59作为掩膜，可以将钼合金(Mo-Nb)膜40除去(如图17所示)。
接下来，以抗蚀图形58、59作为掩膜，通过干蚀可以连续不断地将n+型a-Si膜62和a-Si膜61除去(如图18所示)。
接下来，仅仅在除去了与抗蚀图形59内的薄膜晶体管沟道区域对应的薄部分的这段时间中，通过氧等离子体灰化处理在厚度方向上对抗蚀图形58和59进行蚀刻(如图19所示)。因此，抗蚀图形58、59变成抗蚀图形88、89和90，每一个所具有的膜厚度为0.5μm～1.0μm。
接下来，通过有选择性地干蚀，以抗蚀图形88、89和90作为掩膜，将暴露在薄膜晶体管沟道区域中的钼合金膜40除去，以形成漏极引脚隐蔽电极73、TFT漏极电极74和源极电极75(如图20所示)。
接下来，一旦除去抗蚀图形88、89和90，通过使用干蚀，以TFT漏极电极74和源极电极75作为掩膜，将薄膜晶体管10的沟道区域的n+型a-Si膜62和s-Si膜62的一部分除去(第二照相平版处理)。接下来，由膜厚度为100～300nm的氮化物膜组成的保护膜11形成于衬底表面上，然后通过使用照相平版处理，对漏极引脚、薄膜晶体管10的源极电极75和栅极引脚上的绝缘膜进行蚀刻，以形成孔径12、13和14。此时，通过对保护膜11进行蚀刻，形成了与漏极引脚8和薄膜晶体管10的源极电极75对应的孔径12和13，同时通过对保护膜11和氮化物膜5进行蚀刻，形成了与栅极引脚3对应的孔径14(第三照相平版处理)(如图21所示)。
最后，在通过使用照相平版处理来形成用作蚀刻掩膜的光致抗蚀图形之后，通过使用溅射技术来淀积膜厚度为30～100nm的ITO(铟锡氧化物)膜。接下来，通过干蚀来对ITO膜形成图形，以形成漏极引脚电极15、像素电极16和栅极引脚电极17(第四照相平版处理)(如图22所示)。
(第五个例子)
在通过使用4PR来实施上述实例的同时，也可以通过使用5PR来实施这些实例。
图23～30为处理剖面图，示意性地示出了根据本实例用于TFT电路器件的生产处理顺序的漏极引脚8、薄膜晶体管10和栅极引脚3的各自截面。在每一幅图中，从左到右依次图示了漏极布线和漏极引脚形成区A、薄膜晶体管形成区B，以及栅极布线和栅极引脚形成区C。
首先，膜厚度为200～400nm并且包含有2at％的钕的铝合金膜21以及膜厚度为50～100nm并且包含有5～15at％的铌的钼合金依次淀积在透明衬底1上，由玻璃制成的透明衬底1形成了叠层膜，其中下层为铝合金(Al-Nd)，上层为钼合金。栅极布线2、栅极引脚3和静电保护布线4(图中未示出)是通过使用湿蚀刻技术在叠层膜上形成的(第一照相平版处理)(如图23所示)，这种湿蚀刻技术使用了磷酸∶硝酸∶醋酸蚀刻剂，并且使用通过普通照相平版处理而形成的光致抗蚀剂来作为掩膜。栅极布线2、栅极引脚3和静电保护布线4(图中未示出)具有叠层结构，其中下层为铝合金层31，并且上层为钼合金层32。
与第一个例子的方式相同，由于本实例是形成用于彩色TFT显示设备的薄膜晶体管的例子，因此使用了非碱性玻璃。
接下来，依次淀积膜厚度为200nm～600nm的氮化物膜5、膜厚度为100nm～300nm的非晶硅膜61(a-Si)、以及膜厚度为20nm～70nm的n+型非晶硅膜62(n+型a-Si)。
接下来，通过照相平版技术在非晶硅(n+型a-Si)膜62上形成抗蚀图形57。通过干蚀，以抗蚀图形57作为掩膜，将n+型非晶硅(n+型a-Si)膜62上和非晶硅膜61除去(第二PR阶段)。
接下来，在除去抗蚀图形57后，形成了膜厚度为200nm～500nm并且铌含量为5～15at％的钼合金(Mo-Nb)膜40(如图25所示)。
接下来，通过照相平版技术在钼合金膜40上形成抗蚀图形88、89和90。抗蚀图形88形成于包括有漏极引脚的漏极布线区A，并且抗蚀图形89和90形成于薄膜晶体管形成区B上(如图26所示)。
接下来，通过使用蚀刻剂，例如磷酸∶硝酸∶醋酸来进行蚀刻，以抗蚀图形89和90作为掩膜，将钼合金膜40除去(如图27所示)。
接下来，通过有选择性地干蚀，以抗蚀图形88、89和90作为掩膜，将暴露在薄膜晶体管沟道区域中的钼合金膜40除去，以形成漏极引脚隐蔽电极73、TFT漏极电极74和源极电极75(第三照相平版处理)(如图28所示)。
接下来，除去抗蚀图形88、89和90，然后以漏极引脚、漏极电极和源极电极作为掩膜，在厚度方向上将n+型a-Si膜61和a-Si膜62的一部分除去。接下来，由膜厚度为100～300nm的氮化物膜组成的保护膜11形成于衬底表面上，然后通过使用照相平版处理，对漏极引脚、薄膜晶体管10的源极电极75和栅极引脚上的绝缘膜进行蚀刻，以形成孔径12、13和14(第四照相平版处理)(如图29所示)。此时，通过对保护膜11进行蚀刻，形成了与漏极引脚8和薄膜晶体管10的源极电极75对应的孔径12和13，同时通过对保护膜11和氮化物膜5进行蚀刻，形成了与栅极引脚3对应的孔径14。
最后，在通过使用照相平版处理来形成用作蚀刻掩膜的光致抗蚀图形后，通过使用溅射技术，来淀积膜厚度为30～100nm的ITO(铟锡氧化物)膜。接下来，通过干蚀来对ITO膜形成图形，以形成漏极引脚电极15、像素电极16和栅极引脚电极17(第五照相平版处理)(如图30所示)。
(第六个例子)
在进行湿蚀刻的处理中，需要将铝合金完全地除去。因此，当通过干蚀可以将含硅的Al-Si合金完全地除去时，对残留在表面上的薄层进行湿蚀刻就不是优选的做法。
不用说，除了钕之外，也可以包含通过湿蚀刻就可以被完全地除去其他杂质。
优选情况下使用纯铝或钕的原因是，它们可以通过湿蚀刻被完全地除去。
不用说，除了纯铝或铝合金之外，只要它们可以通过湿蚀刻被完全地除去，也可以使用以银作为主要组成成分的银合金或者以铜作为主要组成成分的铜合金。
另外，虽然参照面外类型的液晶显示设备的TFT结构来讲述上述实例，但是即使对于具有不同的液晶控制方法的TFT结构，诸如使用了面内类型等结构来说，也可以获得与上述实例相同的效果。
通过根据本发明的薄膜晶体管电路器件形成的第一衬底可以面对例如由普通布线制成的第二衬底，在普通布线中液晶显示设备是通过将液晶夹在缝隙中来形成的。

Claims (26)

1.一种薄膜晶体管电路器件，其包括：
在朝着形成在衬底外围上的引脚的方向延伸的形成在衬底中心部分上的主电路区的薄膜晶体管的布线，
其中所述布线包括钼合金，该钼合金包括5atom％至20atom％的铌，并且被绝缘膜覆盖，
其中所述引脚包括形成在所述布线上的引脚电极，所述引脚电极是通过暴露由所述绝缘膜覆盖的布线的一部分而形成的，以及
其中至少所述布线表面的所述暴露部分包括形成在所述钼合金上的薄铌氧化层，由此使得该薄铌氧化层配置在所述布线和所述引脚电极之间。
2.如权利要求1所述的薄膜晶体管电路器件，其中钼合金包含5～10atom％的铌。
3.如权利要求1所述的薄膜晶体管电路器件，其中钼合金包含10～15atom％的铌。
4.如权利要求1所述的薄膜晶体管电路器件，其中钼合金包含15～20atom％的铌。
5.如权利要求1所述的薄膜晶体管电路器件，其中布线只由所述钼合金组成。
6.如权利要求1所述的薄膜晶体管电路器件，其中布线包括叠层结构，其中至少最上层包括含铌的所述钼合金层，并且钼合金层的下层由与钼合金层相比具有较低电阻的低电阻金属组成。
7.如权利要求6所述的薄膜晶体管电路器件，其中布线形成于硅膜上且进一步包括形成作为布线下层的钼层或钼合金层。
8.如权利要求6所述的薄膜晶体管电路器件，其中该低电阻金属使用以铝作为主要成分的金属、以铜作为主要成分的金属或以银作为主要成分的金属中的任意一种。
9.如权利要求8所述的薄膜晶体管电路器件，其中以铝作为主要成分的金属为纯铝或含钕的铝合金。
10.如权利要求8所述的薄膜晶体管电路器件，其中引脚电极由透明的导电膜组成。
11.如权利要求10所述的薄膜晶体管电路器件，其中透明的导电膜是ITO(铟锡氧化物)、IZO(铟锌氧化物)或IZTO(铟锡锌氧化物)。
12.一种薄膜晶体管电路器件，包括
在衬底中心上形成的主电路区和衬底外围上形成的外部电路区中形成的布线和薄膜晶体管，其中
其中薄膜晶体管的电极和由主电路区和外部区域形成的布线被绝缘膜所覆盖，并且
其中在绝缘膜上提供有通路孔径，并且薄膜晶体管的电极的最上表面和布线中的至少其中之一被暴露在通路孔径上，
其中布线和薄膜晶体管的电极中的至少其中之一连接到金属膜，
其中在布线和电极所暴露的最上层表面上形成钼合金膜，该钼合金膜包括5～20atom％的铌，以及
其中在该钼合金表面上形成薄铌氧化层，该钼合金包含最上层表面的铌。
13.如权利要求12所述的薄膜晶体管电路器件，其中该薄铌氧化层的厚度为1～5nm。
14.如权利要求12所述的薄膜晶体管电路器件，其中钼合金包含5～10atom％的铌。
15.如权利要求12所述的薄膜晶体管电路器件，其中钼合金包含10～15atom％的铌。
16.如权利要求12所述的薄膜晶体管电路器件，其中钼合金包含15～20atom％的铌。
17.如权利要求12所述的薄膜晶体管电路器件，其中布线或薄膜晶体管电极只由含铌的钼合金组成。
18.如权利要求13所述的薄膜晶体管电路器件，其中布线或薄膜晶体管电极是叠层结构，在这种结构中，至少最上层是所述含铌的钼合金层，并且钼合金层的下层由与钼合金相比具有低电阻值的低电阻金属组成。
19.如权利要求18所述的薄膜晶体管电路器件，其中布线或薄膜晶体管的电极形成在硅膜上，且进一步包括形成作为电极或布线的底层的钼层或钼合金层。
20.如权利要求18所述的薄膜晶体管电路器件，其中低电阻金属是以铝作为主要成分的金属、以铜作为主要成分的金属或以银作为主要成分的金属的任意一个。
21.如权利要求20所述的薄膜晶体管电路器件，其中以铝作为主要成分的金属为纯铝或含钕的铝合金。
22.如权利要求12所述的薄膜晶体管电路器件，其中金属膜由透明的导电膜组成。
23.如权利要求22所述的薄膜晶体管电路器件，其中透明导电膜是ITO(铟锡氧化物)、IZO(铟锌氧化物)或IZTO(铟锡锌氧化物)。
24.一种薄膜晶体管电路器件的制造方法，该器件包括在衬底中心上形成的主电路区和衬底外围上形成的外部电路区形成的布线和薄膜晶体管，该方法包括如下步骤：
在薄膜晶体管电极或布线上形成绝缘膜；
在薄膜晶体管或布线处的绝缘膜上形成的通路孔径处将薄膜晶体管电极或布线的最上层表面暴露出来；
在通路孔径之间形成布线，
其中所述薄膜晶体管的所述电极或所述布线包括钼合金，该钼合金包含5～20atom％的铌，以及
其中在薄膜晶体管或布线处的绝缘膜上形成的通路孔径处将薄膜晶体管电极或布线的最上层表面暴露出来之后，所述布线或所述薄膜晶体管的所述电极的最上层的所述暴露表面被氧化，从而形成铌氧化层。
25.如权利要求24所述的薄膜晶体管电路器件的制造方法，其中在通路孔径之间形成布线是使用含有大气的氧气来进行溅射。
26.一种液晶显示设备，其中如权利要求1至23任意一项所述的薄膜晶体管电路器件包括单个衬底，该衬底被安排面对着另一个衬底，在该另一个衬底上至少形成有共用布线，
其中液晶显示设备是通过在隙缝之间施加液晶来形成的。
CNB2004100544435A 2003-07-22 2004-07-22 薄膜晶体管电路器件及其制造方法、以及液晶显示设备 Active CN100370349C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003277459 2003-07-22
JP277459/2003 2003-07-22
JP212977/2004 2004-07-21
JP2004212977A JP2005057260A (ja) 2003-07-22 2004-07-21 薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置

Publications (2)

Publication Number Publication Date
CN1601360A CN1601360A (zh) 2005-03-30
CN100370349C true CN100370349C (zh) 2008-02-20

Family

ID=34277594

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100544435A Active CN100370349C (zh) 2003-07-22 2004-07-22 薄膜晶体管电路器件及其制造方法、以及液晶显示设备

Country Status (5)

Country Link
US (2) US7105896B2 (zh)
JP (1) JP2005057260A (zh)
KR (2) KR100702284B1 (zh)
CN (1) CN100370349C (zh)
TW (1) TWI253618B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
JP2007048878A (ja) * 2005-08-09 2007-02-22 Mitsubishi Electric Corp 半導体装置
US20070259190A1 (en) * 2006-05-02 2007-11-08 Jau-Jier Chu ITO transparent substrate with high resistance at low-temperature sputtering process and method for producing the same
US20070262311A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Flat panel display and fabrication method and thereof
JP2008133529A (ja) * 2006-08-29 2008-06-12 Rohm & Haas Electronic Materials Llc 剥離方法
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
TW200820444A (en) * 2006-10-27 2008-05-01 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
TWI374510B (en) * 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
KR101909139B1 (ko) * 2011-02-07 2018-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20180028084A (ko) 2016-09-07 2018-03-16 삼성디스플레이 주식회사 표시 장치
US9666482B1 (en) * 2016-09-14 2017-05-30 Infineon Technologies Ag Self aligned silicon carbide contact formation using protective layer
CN110928085B (zh) 2019-11-26 2021-01-15 Tcl华星光电技术有限公司 阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530573A (en) * 1993-05-27 1996-06-25 Sharp Kabushiki Kaisha Multiple domain liquid crystal display having a cell thickness divided by helical pitch equal to 1/8 or less
JPH11259016A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
US6122025A (en) * 1996-12-03 2000-09-19 Lg Electronics Inc. Liquid crystal display including a black matrix formed in trench in an interlayer insulating layer
US6188176B1 (en) * 1997-07-15 2001-02-13 Tdk Corporation Organic electroluminescent device and preparation method with ITO electrode (111) orientation
US6433842B1 (en) * 1999-03-26 2002-08-13 Hitachi, Ltd. Liquid crystal display device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH0926598A (ja) 1995-07-10 1997-01-28 Hitachi Ltd アクティブマトリクス型液晶ディスプレイ装置
JPH10293321A (ja) * 1997-04-17 1998-11-04 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JPH1138440A (ja) * 1997-07-17 1999-02-12 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2000307118A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR100857719B1 (ko) * 2001-03-26 2008-09-08 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4432015B2 (ja) * 2001-04-26 2010-03-17 日立金属株式会社 薄膜配線形成用スパッタリングターゲット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530573A (en) * 1993-05-27 1996-06-25 Sharp Kabushiki Kaisha Multiple domain liquid crystal display having a cell thickness divided by helical pitch equal to 1/8 or less
US6122025A (en) * 1996-12-03 2000-09-19 Lg Electronics Inc. Liquid crystal display including a black matrix formed in trench in an interlayer insulating layer
US6188176B1 (en) * 1997-07-15 2001-02-13 Tdk Corporation Organic electroluminescent device and preparation method with ITO electrode (111) orientation
JPH11259016A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
US6433842B1 (en) * 1999-03-26 2002-08-13 Hitachi, Ltd. Liquid crystal display device and method of manufacturing the same

Also Published As

Publication number Publication date
CN1601360A (zh) 2005-03-30
US20060175611A1 (en) 2006-08-10
US7105896B2 (en) 2006-09-12
JP2005057260A (ja) 2005-03-03
KR20050011725A (ko) 2005-01-29
KR20070003719A (ko) 2007-01-05
TWI253618B (en) 2006-04-21
US7341898B2 (en) 2008-03-11
KR100702284B1 (ko) 2007-03-30
TW200515355A (en) 2005-05-01
US20050056839A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
CN100370349C (zh) 薄膜晶体管电路器件及其制造方法、以及液晶显示设备
US7276732B2 (en) Thin film transistor array panel
KR100750922B1 (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR101376445B1 (ko) 박막 트랜지스터, 그 제조 방법 및 상기 박막 트랜지스터를 이용한 표시 장치
KR101175085B1 (ko) 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
CN104508808B (zh) 半导体装置及其制造方法
KR100476622B1 (ko) 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
US20020093021A1 (en) Thin-film transistor display devices
JP6618628B2 (ja) 半導体装置およびその製造方法
WO2007063991A1 (ja) 薄膜トランジスタ基板および表示デバイス
CN100587573C (zh) Tft-lcd阵列基板结构及其制造方法
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
KR20140012693A (ko) 박막 트랜지스터 및 그 제조 방법과 표시 장치
WO2000036641A1 (en) Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
JP2000241832A (ja) 液晶表示装置およびその製造方法
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
CN110246900A (zh) 半导体装置及其制造方法
CN107851668A (zh) 半导体装置及其制造方法
JP2019091794A (ja) 半導体装置
JP4956461B2 (ja) 液晶表示装置及びその製造方法
JPH04188770A (ja) 薄膜トランジスタ
CN102931197B (zh) 阵列基板、其制造方法及显示装置
JP4224661B2 (ja) 銅配線基板及びその製造方法並びに液晶表示装置
JP2019165192A (ja) アクティブマトリクス基板
KR100777706B1 (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIPPON ELECTRIC CO., LTD.

Free format text: FORMER OWNER: NEC LCD TECHNOLOGY CO.,LTD

Effective date: 20100610

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KAWASAKI-SHI, KANAGAWA-KEN, JAPAN TO: TOKYO, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100610

Address after: Tokyo, Japan

Patentee after: NEC Corp.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC LCD Technologies, Ltd.

ASS Succession or assignment of patent right

Owner name: JINZHEN CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130327

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130327

Address after: Samoa Apia hiSoft Center No. 217 mailbox

Patentee after: Jinzhen Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

TR01 Transfer of patent right

Effective date of registration: 20230515

Address after: Floor 4, No. 15, Lane 168, Xingshan Road, Neihu District, Taipei City, Taiwan, China, 114762, China

Patentee after: HANNSTAR DISPLAY Corp.

Address before: Apia, hiSoft center, No. 217 mailbox

Patentee before: Jinzhen Co.,Ltd.

TR01 Transfer of patent right