CN100375252C - 鳍片场效应晶体管半导体结构及其制造方法 - Google Patents

鳍片场效应晶体管半导体结构及其制造方法 Download PDF

Info

Publication number
CN100375252C
CN100375252C CNB2005100554569A CN200510055456A CN100375252C CN 100375252 C CN100375252 C CN 100375252C CN B2005100554569 A CNB2005100554569 A CN B2005100554569A CN 200510055456 A CN200510055456 A CN 200510055456A CN 100375252 C CN100375252 C CN 100375252C
Authority
CN
China
Prior art keywords
impurity
grid
finfet
fin
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100554569A
Other languages
English (en)
Other versions
CN1691294A (zh
Inventor
A·布赖恩特
O·H·多库马奇
H·I·哈纳菲
E·J·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1691294A publication Critical patent/CN1691294A/zh
Application granted granted Critical
Publication of CN100375252C publication Critical patent/CN100375252C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides

Abstract

一种制造在前栅极侧面和背栅极侧面上具有不同的介质层厚度的背栅极化鳍片场效应晶体管的方法，包括在鳍片场效应晶体管的鳍片的至少一侧引入杂质，以使得形成具有不同厚度的介质层。可以通过注入来引入的杂质增强或阻碍介质的形成。

Description

鳍片场效应晶体管半导体结构及其制造方法
技术领域
本发明通常涉及一种半导体器件及其制造方法，更具体地说，涉及一种包括在前栅极和背栅极上具有不同氧化物厚度的FinFET(鳍片场效应晶体管)的半导体器件及其制造方法。
背景技术
传统的金属氧化物半导体场效应晶体管(MOSFET)具有在平坦衬底上的单个控制栅极。当晶体管确定为不导电时，沟道的单个控制经常在源和漏之间产生不希望的漏电流。随着集成电路临界尺寸的继续缩小这尤其成为一个问题。
改进的平面结构采用两个栅极，在沟道的每侧上各有一个。由于这样的配置提高了栅极和沟道之间的静电耦合，提高了晶体管的驱动电流并降低了漏电流。然而，不幸的是，这样的平面双栅极器件很难制造。
双栅极FET的一种操作模式是同时开关两个栅极。两个栅极的另一用于仅开关一个栅极并对第二栅极施加偏压以改变FET的阈值电压。通常把该操作模式称为背栅极(backgate)。有利地，背栅极芯片的性能可以动态地或者在制造后微调。
随着器件按比例缩小，背栅极器件为器件技术提供了有益的改进。对于金属栅极器件，通过掺杂调节阈值电压产生了埋层器件。背栅极器件不需要制造埋层器件就能用于调节阈值电压。
对于全耗尽的薄硅器件，阈值电压能通过传统的掺杂来调节。然而，额外的掺杂剂引起的杂质散射增加可能导致迁移率和驱动电流的显著降低。
由于FinFET更容易制造，FinFET是平面双栅极器件有吸引力的替代物。FinFET的主体是从垂直半导体结构形成的，通常称作“鳍片”，其用作沟道。可以在鳍片上沉积多晶硅层并构图以形成跨在鳍片上的完全对准的栅极。鳍片在源和漏的两侧中止。在FinFET所提供的许多优点中的一个是在短栅极长度处的较好的栅极控制。因此FinFET能促进CMOS尺寸的缩小同时维持可接受的性能。
如上所述当栅极形成在鳍片的两侧时，器件通常被称作双栅极FinFET。双栅极的用途是消除短沟道效应(SCE)，提供更低的漏电流，并提供改进的开关性能。
FinFET的制造方法可以被修改以将双栅极FinFET变成背栅极器件。一种修改涉及氧化物的厚度。在背栅极器件中，通常优选在背栅极中具有比前栅极中更厚的氧化物，以最小化前栅极到背栅极的电容量和源/漏到背栅极的电容量。
当利用侧壁图像转印(SIT)工艺形成鳍片时，可以在FinFET的鳍片的两侧上生长不同厚度的氧化物。然而，在SIT工艺中生长两种不同的厚度有缺点。例如，氧化物在作为SIT工艺的整体步骤的蚀刻虚栅极期间或鳍片相反侧的反应离子蚀刻(RIE)期间可能会被破坏。同样，如果利用除了SIT之外的工艺制造鳍片，需要不同的方法来获得多倍的氧化物厚度。
本发明旨在解决上述一个或多个问题。
发明内容
在本发明的第一方面，提供了一种制造半导体结构的方法。该方法在衬底上形成用于FinFET的鳍片。鳍片具有第一侧面和第二侧面。在鳍片的第一侧面上引入第一杂质。在第一侧面和第二侧面上形成介质层。由于存在杂质，介质层在第一侧面和第二侧面中的一个侧面上的厚度大于在另一个侧面上的厚度。
在本发明的第二方面，提供了一种制造半导体结构的方法，包括在衬底上形成用于FinFET的鳍片。鳍片具有第一侧面和第二侧面。在鳍片的第一侧面上定向引入第一杂质。在鳍片的第一侧面和第二侧面上形成介质层。由于存在引入的杂质，介质层在第一侧面和第二侧面中的一个侧面上的厚度大于在另一个侧面上的厚度。还形成具有前栅极侧面和背栅极侧面以及顶表面的FinFET栅极。FinFET栅极跨在鳍片上。
在本发明的第三方面，提供了一种半导体结构。该半导体结构包括衬底和在衬底上的用于FinFET的鳍片。鳍片具有第一侧面和第二侧面。该结构还包括在鳍片的第一侧面上引入的第一杂质。因此，由于存在引入的杂质，在鳍片的第一侧面和第二侧面上形成的介质层在第一侧面和第二侧面中的一个侧面上的厚度大于在另一个侧面上的厚度。
附图说明
图1示出了根据本发明的原理在其上形成有FinFET的示例性衬底；
图2示出了根据本发明的原理在其上形成有FinFET的衬底结构顶部的示例性掩膜；
图3示出了根据本发明的原理被蚀刻以形成用于FinFET的鳍片结构的示例性结构；
图4示出了根据本发明的原理具有鳍片和硬掩膜的示例性半导体结构的截面图；
图5示出了根据本发明的原理将杂质注入到示例性鳍片的一个侧面中的示例性步骤；
图6示出了根据本发明的原理沿着示例性鳍片的侧面形成不同介质的示例性步骤；
图7A和7B示出了根据本发明的原理形成跨在示例性鳍片上的栅极的示例性步骤；
图8示出了根据本发明的原理的掺杂步骤；
图9示出了根据本发明的原理沿着跨在鳍片上的栅极形成的具有隔离层的结构；以及
图10示出了根据本发明的原理的平坦化结构。
具体实施方式
根据本发明的示例性方法包括这样的步骤：在FinFET的鳍片的至少一个侧面中引入杂质以形成具有不同厚度的介质层。可以通过离子注入引入的杂质增强或阻碍介质层的形成，在背栅极(即偏置的非开关栅极)中具有比前栅极中更厚的介质层，从而减小前栅极到背栅极的电容量以及源和漏到背栅极的电容量。
现在参考图1，提供了一种如绝缘体上硅(SOI)结构的示例性衬底，包括硅衬底层100、掩埋氧化物层110和在掩埋氧化物层上的硅层120。该硅层120可以例如具有大约50nm的厚度，其决定了将要形成的鳍片(即晶体管的主体)的高度，具体如下所述。
以传统的方法在硅层120的暴露表面上形成硬掩膜130。硬掩膜可以包括绝缘层如氧化硅、氮化硅、低介电常数材料或其它合适的能利用腐蚀性蚀刻化学物质如等离子蚀刻的腐蚀剂绝缘体。作为例子，由SiO2和Si3N4构成的保护硬掩膜叠层可以通过化学气相沉积在硅层120上形成。氮化物层和氧化物层的形成顺序可以颠倒，或者可以仅用其中的一层而不是两层。
沉积硬掩膜后，可以通过使用光刻蚀、电子束刻蚀、x射线刻蚀或者其它传统的方法，在硬掩膜上施加光刻胶以限定图形，从而限定如图2所示的刻蚀掩膜210。下一步，如图3所示，进行蚀刻工艺以构图器件鳍片结构310。硬掩膜320的构图部分保留在鳍片结构的顶部。其后去除光刻掩膜210，得到如图3所示的结构。
本领域的技术人员可以理解鳍片结构310可以利用不同的技术形成，例如通过覆盖沉积，接着进行如上所述的选择性蚀刻，或每层的选择性沉积。形成鳍片的特定方法对于本发明并不重要。
现在参考图4，提供了从图3的结构中的a-a部分的截面图。该结构包括在掩埋氧化物层110顶部上的半导体(例如硅)鳍片310。硬掩膜保留在鳍片310顶部。
然后，如图5所示在鳍片310的侧面定向注入杂质。该杂质增强或者阻碍介质的生长。如果杂质阻碍介质的生长，则鳍片310的有离子注入的侧面将比鳍片310的相反侧具有更薄的介质层。然而，如果杂质增强介质的生长，则注入侧将具有更厚的介质层。当然，在不脱离本发明的范围的情况下，一个侧面可以具有阻碍杂质而另一个侧面可以具有增强杂质。
杂质的注入使得形成的背栅极化FinFET的前栅极与控制背栅极相比具有不同的介质厚度。背栅极介质通常是更厚的层。作为例子并不局限于此，可以将氮或一些其它的阻碍杂质注入到前栅极侧面以阻碍在该侧面的氧化物介质生长。可选地，可以将硅或氩或者其它增强注入引入到背栅极侧面以增强在该侧面的氧化物介质生长。其它合适注入的种类包括能提高氧化的重离子，如铯、氧或锗。例如，上述杂质可以以0.1至10KeV、以1e14至1e16的剂量、以约10°至45°的倾斜角度注入。
说明性地，可以使用等离子体氮化工艺，在前栅极侧面上注入氮以阻碍氧化物介质的生长。利用微波的远程等离子体氮化(RPN)或者利用射频的去耦等离子体氮化(DPN)可以与含氮气体交互作用，从而产生包含氮基的等离子体。
可以用含氮等离子体定向轰击前栅极侧面。例如，以偏离垂直方向的角度(例如θ＝30°)在前栅极侧面上引入等离子体，应当避免在背栅极侧面上的材料注入。注入的定向方位对于保证注入不会不均匀地影响具有相同杂质的栅极结构很重要。如果注入等同地影响栅极的两侧，注入将不会产生介质层厚度的不同。
在20至80mTorr的压力下等离子体的示例性气体组分为75％的氦和25％的氮。等离子体氮浓度可以改变，例如从10％至25％，利用氦、氖或氩提供平衡。在等离子体中引入氮源以形成含氮等离子体。氮源可以是，例如N2、NH3、NO、N2O和/或其混合物。等离子体可以在10至50W下施加10至60秒。
在等离子体氮化期间，可以无偏置鳍片310，在这种情况下通过等离子体电势来加速电离物质，然后将电离物质注入到绝缘表面中。可选地，可以在鳍片310上施加偏压以进一步加速从等离子的离子运动。可以使用直流或射频偏压来偏置衬底。因此该方法的这个步骤在鳍片的一个侧面(例如前栅极侧面)中单独地或主要地引入了杂质(例如氮)来影响(例如阻碍)介质的生长。
在不脱离本发明的范围的情况下，可以使用相似的定向注入工艺在鳍片的侧面中引入一些其它的阻碍或增强杂质，例如氩或硅。特别的定向注入技术不是特别重要。在不脱离本发明的范围的情况下，现已知的或后来发展的其它技术可以应用于在鳍片的侧面中定向注入阻碍或增强杂质。
利用杂质注入，然后可以使用传统的FinFET制造方法来完成背栅极化的FinFET。为了示例性说明的目的，下面将提供示例性方法步骤的说明。
现在参考图6，在注入杂质后，在鳍片上生长或沉积栅极介质。例如，可以热生长或沉积这样的介质：SiO2、Si3N4、高K介电常数材料、其它介质绝缘体、或者适合于用作FinFET的栅极介质的它们的组合物。当然，介质也应当对注入的杂质敏感，从而杂质如上所述增强或者阻碍介质的形成。由于注入的杂质，鳍片的一个侧面(例如背栅极)在背栅极(即偏置的非开关栅极)中将会具有比在前栅极中更厚的介质层，从而减少了前栅极到主体和背栅极的电容量以及源和漏到背栅极的电容量。
然后，如图7A和7B所示跨在鳍片上形成栅极。以传统的方式在结构的表面上沉积栅极材料，栅极材料可以是任何适合于FinFET栅极组分的导电材料，例如多晶硅、硅锗、难熔金属或化合物如氮化钛或钼。如图7B所示，然后以传统的方式限定栅极掩膜710，并蚀刻下面的栅极材料以形成在栅极介质(图7A中的610-620)和掩埋氧化物层110上具有蚀刻停止层的栅极720。栅极720通过栅极介质610、620和硬掩膜320与晶体管结构电隔离。
在形成栅极720后，剥离栅极掩膜710。这可以利用任何合适的掩膜去除技术，例如选择性湿法或干法蚀刻来实现。
在这里，如图8所示，可以注入合适的掺杂剂以形成源区和漏区、栅极区和延伸区。源区和漏区的掺杂使得它们可导电。如果需要也可以在此步骤掺杂栅极。掺杂可以通过高端注入、气体浸入激光掺杂、离子簇射(shower)掺杂、固体或气体源扩散或其它传统方法来实现。选择掺杂剂的种类以达到所需要的器件性能，例如N型或P型，包括掺杂剂的浓度。众所周知，P、As和Sb是用于N型区的合适掺杂剂，而B、In和Ga适合用于P型区阱。定向角度浅离子注入可以用于掺杂源区和漏区以及栅极区。离子注入的方向对于确保注入不会不均匀地影响栅极的不同侧很重要。可以利用传统的定向离子注入设备来实现定向注入，该设备例如能够将晶片根据将要注入的掺杂种类倾斜预定的入射角度的设备。可以定向引入一种掺杂剂，然后利用另一角度方向引入另一种掺杂剂。任何注入损伤或非晶化都可以通过随后暴露于升高的温度来进行退火。
可选地，也可以形成延伸和晕圈注入。对于nFETs，通常将B、In或Ga在5至15keV的能量范围内在1×1013至8×1013cm-3的剂量下用于晕圈注入。同样，对于pFETs，通常将P、As或Sb在20至45keV的能量范围内在1×1013至8×1013cm-3的剂量下用于晕圈注入。
然后，可以通过沉积和选择性蚀刻介质如氮化硅或氧化硅，沿栅极和沟道的侧壁形成隔离层。如果需要，可以通过附加蚀刻去除在沟道侧壁上形成的隔离层，保留在栅极每侧上的栅极隔离层910和920，如图9所示。
在形成隔离层后，可以去除在源和漏上的硬掩膜以直接接触下面的源和漏材料。这可以通过各向异性蚀刻(例如反应离子蚀刻)硬掩膜以去除在源和漏岛上的硬掩膜来实现。
随后，如图10所示，可以化学机械抛光(CMP)表面以使栅极高度基本上平坦化。在形成期间，由于栅极跨在鳍片上，在结构的交叉处通常有凸起。传统方式的化学机械抛光可以减少或消除凸起并基本上将栅极平坦化到鳍片顶部的硬掩膜。
然后形成到源、漏、栅极的接触以完成器件。因此，可以例如利用化学机械抛光工艺，沉积并平坦化介质。然后可以利用各向异性工艺(例如反应离子蚀刻)等构造并蚀刻接触孔。然后可以以传统的方式使用导电材料填充接触孔，该导电材料如掺杂的多晶硅、硅化物(例如Wsi)、金属(例如Au、Al、Mo、W、Ta、Ti、Cu或ITO(铟-锡氧化物))等，通过蒸发、溅射或者其它已知的技术沉积，从而形成源和漏接触。然后可以沉积并利用反应离子蚀刻工艺等构造第一金属层。可选地，第一金属层的结构可以在镶嵌处理流程之后完成。
得到的结构包括在前栅极侧面和背栅极侧面上具有不同介质层厚度的FinFET。在FinFET的鳍片的至少一个侧面上引入的杂质使得形成了具有不同厚度的介质层。可以通过注入来引入的杂质增强或阻碍介质的形成。
虽然本发明以示例性实施例的方式描述，但是本领域的技术人员会认识到本发明可以在所附权利要求书的精神和范围内进行修改并实施。

Claims (31)

1.一种制造鳍片场效应晶体管半导体结构的方法，包括以下步骤：
在衬底上形成用于鳍片场效应晶体管的鳍片，所述鳍片具有第一侧面和第二侧面；
在所述鳍片的第一侧面上引入第一杂质；以及
在所述第一侧面和第二侧面上形成介质层，其中所述介质层在所述第一侧面和第二侧面中的一个侧面上的厚度大于在另一个侧面上的厚度，以及所引入的杂质增强或者阻碍所述介质层的形成。
2.根据权利要求1的方法，其中所述第一杂质是阻碍介质层形成的物质。
3.根据权利要求2的方法，其中所述第一杂质为氮。
4.根据权利要求1的方法，其中所述第一杂质是增强介质层形成的物质。
5.根据权利要求4的方法，其中所述第一杂质为硅、氩、铯、氧或锗中的一种。
6.根据权利要求1的方法，其中所述引入第一杂质的步骤包括定向注入的步骤。
7.根据权利要求6的方法，其中所述定向注入的步骤包括将所述结构根据将要注入的杂质倾斜预定的入射角度。
8.根据权利要求1的方法，其中所述衬底由掩埋氧化物层构成。
9.根据权利要求1的方法，还包括在所述鳍片的第二侧面上引入第二杂质的步骤。
10.根据权利要求9的方法，其中所述第一杂质是阻碍介质层形成的物质，所述第二杂质是增强介质层形成的物质。
11.根据权利要求10的方法，其中：
所述第一杂质为氮；以及
所述第二杂质为硅、氩、铯、氧或锗中的一种。
12.根据权利要求10的方法，其中：
所述引入第一杂质的步骤包括向所述鳍片的第一侧面定向注入的步骤；以及
所述引入第二杂质的步骤包括向所述鳍片的第二侧面定向注入的步骤。
13.根据权利要求12的方法，其中所述定向注入的步骤包括将所述结构根据将要注入的杂质倾斜预定的入射角度。
14.一种制造鳍片场效应晶体管半导体结构的方法，包括以下步骤：
在衬底上形成用于鳍片场效应晶体管的鳍片，所述鳍片具有第一侧面和第二侧面；
在所述鳍片的第一侧面上定向注入第一杂质；
在所述第一侧面和第二侧面上形成介质层，其中所述介质层在所述第一侧面和第二侧面中的一个侧面上的厚度大于在另一个侧面上的厚度，由于所引入的杂质增强或者阻碍所述介质层的形成；以及
形成跨在所述鳍片上的鳍片场效应晶体管栅极，所述鳍片场效应晶体管栅极具有前栅极侧面和背栅极侧面以及顶表面。
15.根据权利要求14的方法，还包括背栅极化所述栅极的背栅极侧面的步骤。
16.根据权利要求15的方法，其中背栅极化所述栅极的背栅极侧面的所述步骤包括对所述栅极的背栅极侧面施加偏压的步骤。
17.根据权利要求14的方法，还包括掺杂所述结构上的栅极区的步骤。
18.根据权利要求17的方法，其中在所述栅极的一个侧面上定向注入n型杂质，而在所述栅极的另一个侧面上定向注入p型杂质。
19.根据权利要求14的方法，还包括在所述结构上形成源区和漏区的步骤。
20.根据权利要求19的方法，其中在所述结构上形成源区和漏区的所述步骤包括：
在所述源区中定向注入源掺杂剂；以及
在所述漏区中定向注入漏掺杂剂。
21.根据权利要求19的方法，还包括形成邻接所述鳍片场效应晶体管栅极的隔离层的步骤。
22.根据权利要求21的方法，还包括平坦化所述栅极的顶表面的步骤。
23.一种鳍片场效应晶体管半导体结构，包括：
衬底；
在所述衬底上用于鳍片场效应晶体管的鳍片，所述鳍片具有第一侧面和第二侧面；
在所述鳍片的第一侧面上的第一杂质；
在所述第一侧面和第二侧面上的介质层，其中所述介质层在所述第一侧面和第二侧面中的一个侧面上的厚度大于在另一个侧面上的厚度，以及所引入的杂质增强或者阻碍所述介质层的形成。
24.根据权利要求23的鳍片场效应晶体管半导体结构，还包括跨在所述鳍片上的栅极，所述栅极具有前栅极侧面和背栅极侧面以及顶表面，其中背栅极化所述栅极的背栅极侧面。
25.根据权利要求24的鳍片场效应晶体管半导体结构，其中在所述栅极的背栅极侧面上施加偏压。
26.根据权利要求25的鳍片场效应晶体管半导体结构，还包括掺杂所述结构上的栅极区。
27.根据权利要求25的鳍片场效应晶体管半导体结构，其中在所述栅极的一个侧面上定向注入n型杂质，而在所述栅极的另一个侧面上定向注入p型杂质。
28.根据权利要求23的鳍片场效应晶体管半导体结构，还包括所述结构上的源区和漏区。
29.根据权利要求28的鳍片场效应晶体管半导体结构，还包括：
在所述源区中定向注入的源掺杂剂；以及
在所述漏区中定向注入的漏掺杂剂。
30.根据权利要求28的鳍片场效应晶体管半导体结构，还包括邻接跨在所述鳍片上的鳍片场效应晶体管栅极的隔离层。
31.根据权利要求28的鳍片场效应晶体管半导体结构，其中所述鳍片场效应晶体管栅极具有平坦化的顶表面。
CNB2005100554569A 2004-04-28 2005-03-17 鳍片场效应晶体管半导体结构及其制造方法 Active CN100375252C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/709,323 US7056773B2 (en) 2004-04-28 2004-04-28 Backgated FinFET having different oxide thicknesses
US10/709,323 2004-04-28

Publications (2)

Publication Number Publication Date
CN1691294A CN1691294A (zh) 2005-11-02
CN100375252C true CN100375252C (zh) 2008-03-12

Family

ID=35187635

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100554569A Active CN100375252C (zh) 2004-04-28 2005-03-17 鳍片场效应晶体管半导体结构及其制造方法

Country Status (4)

Country Link
US (3) US7056773B2 (zh)
JP (1) JP5039979B2 (zh)
CN (1) CN100375252C (zh)
TW (1) TW200539279A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460660A (zh) * 2009-06-26 2012-05-16 株式会社东芝 半导体装置的制造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156228A1 (en) * 2004-01-16 2005-07-21 Jeng Erik S. Manufacture method and structure of a nonvolatile memory
JP2006019578A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2006128494A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 半導体集積回路装置及びその製造方法
NZ548087A (en) * 2005-04-29 2010-10-29 Tomizo Yamamoto Rubber or resin foam containing zirconium or germanium
US7601404B2 (en) * 2005-06-09 2009-10-13 United Microelectronics Corp. Method for switching decoupled plasma nitridation processes of different doses
US7288802B2 (en) * 2005-07-27 2007-10-30 International Business Machines Corporation Virtual body-contacted trigate
US20070047364A1 (en) * 2005-08-31 2007-03-01 International Business Machines Corporation Methods and apparatus for varying a supply voltage or reference voltage using independent control of diode voltage in asymmetrical double-gate devices
US20070085576A1 (en) * 2005-10-14 2007-04-19 Hector Sanchez Output driver circuit with multiple gate devices
US7265004B2 (en) * 2005-11-14 2007-09-04 Freescale Semiconductor, Inc. Electronic devices including a semiconductor layer and a process for forming the same
US7309626B2 (en) * 2005-11-15 2007-12-18 International Business Machines Corporation Quasi self-aligned source/drain FinFET process
US7629220B2 (en) * 2006-06-30 2009-12-08 Freescale Semiconductor, Inc. Method for forming a semiconductor device and structure thereof
KR100838378B1 (ko) * 2006-09-29 2008-06-13 주식회사 하이닉스반도체 핀트랜지스터의 제조 방법
US20080111185A1 (en) 2006-11-13 2008-05-15 International Business Machines Corporation Asymmetric multi-gated transistor and method for forming
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
US7699996B2 (en) * 2007-02-28 2010-04-20 International Business Machines Corporation Sidewall image transfer processes for forming multiple line-widths
US20080211568A1 (en) * 2007-03-01 2008-09-04 Infineon Technologies Ag MuGFET POWER SWITCH
EP2157697B1 (en) 2007-03-09 2013-02-27 NEC Corporation Configurable circuit and configuration method
US7435636B1 (en) * 2007-03-29 2008-10-14 Micron Technology, Inc. Fabrication of self-aligned gallium arsenide MOSFETs using damascene gate methods
US20080296680A1 (en) * 2007-05-30 2008-12-04 Qimonda Ag Method of making an integrated circuit including doping a fin
US7476578B1 (en) * 2007-07-12 2009-01-13 International Business Machines Corporation Process for finFET spacer formation
US20090206405A1 (en) * 2008-02-15 2009-08-20 Doyle Brian S Fin field effect transistor structures having two dielectric thicknesses
TWI700810B (zh) * 2009-08-07 2020-08-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8420476B2 (en) 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
CN102468381A (zh) * 2010-11-23 2012-05-23 孙智江 一种形成p型重掺杂的方法
CN103035711B (zh) * 2011-09-30 2016-04-20 中国科学院微电子研究所 一种半导体结构及其制造方法
US9082849B2 (en) 2011-09-30 2015-07-14 The Institute of Microelectronics Chinese Academy of Science Semiconductor structure and method for manufacturing the same
KR101675121B1 (ko) * 2011-12-30 2016-11-10 인텔 코포레이션 랩어라운드 트렌치 콘택을 포함하는 장치, 구조물 및 제조 방법
FR2995720B1 (fr) * 2012-09-18 2014-10-24 Commissariat Energie Atomique Procede de realisation d'un dispositif a effet de champ a double grille a grilles independantes
CN103985748B (zh) * 2013-02-08 2016-12-28 中国科学院微电子研究所 半导体设置及其制造方法
US8987793B2 (en) * 2013-04-23 2015-03-24 Broadcom Corporation Fin-based field-effect transistor with split-gate structure
CN104134668B (zh) * 2013-05-03 2017-02-22 中国科学院微电子研究所 存储器件及其制造方法和存取方法
US9087869B2 (en) 2013-05-23 2015-07-21 International Business Machines Corporation Bulk semiconductor fins with self-aligned shallow trench isolation structures
EP3050088A4 (en) * 2013-09-25 2017-05-03 Intel Corporation Isolation well doping with solid-state diffusion sources for finfet architectures
TWI538108B (zh) * 2014-05-08 2016-06-11 林崇榮 具電阻性元件之非揮發性記憶體與其製作方法
US9515188B2 (en) * 2014-12-22 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors having conformal oxide layers and methods of forming same
CN107431033B (zh) * 2015-03-20 2021-10-22 应用材料公司 用于3d共形处理的原子层处理腔室
US9570388B2 (en) 2015-06-26 2017-02-14 International Business Machines Corporation FinFET power supply decoupling
CN105609470B (zh) * 2015-08-20 2019-01-18 中国科学院微电子研究所 具有均匀阈值电压分布的半导体器件及其制造方法
CN105720970B (zh) * 2016-01-22 2018-06-26 宁波大学 一种基于FinFET器件的异或/同或门电路
CN107039522B (zh) * 2016-02-04 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106057657A (zh) * 2016-07-22 2016-10-26 上海华力微电子有限公司 多重图形化方法
CN106356305B (zh) * 2016-11-18 2019-05-31 上海华力微电子有限公司 优化鳍式场效晶体管结构的方法以及鳍式场效晶体管
US9812453B1 (en) * 2017-02-13 2017-11-07 Globalfoundries Inc. Self-aligned sacrificial epitaxial capping for trench silicide
CN109309005B (zh) * 2017-07-27 2022-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10254244B1 (en) 2017-10-11 2019-04-09 International Business Machines Corporation Biosensor having a sensing gate dielectric and a back gate dielectric
DE112017008328T5 (de) 2017-12-27 2020-10-08 Intel Corporation Reduziertes elektrisches Feld durch Verdickung des Dielektrikums auf der Drain-Seite
KR102535087B1 (ko) * 2018-04-20 2023-05-19 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204068A (ja) * 2001-12-14 2003-07-18 Internatl Business Mach Corp <Ibm> インプランテッド非対称ドープト・ポリシリコン・ゲートＦｉｎＦＥＴ
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
US6709982B1 (en) * 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607431B2 (ja) * 1996-09-18 2005-01-05 株式会社東芝 半導体装置およびその製造方法
US6448615B1 (en) * 1998-02-26 2002-09-10 Micron Technology, Inc. Methods, structures, and circuits for transistors with gate-to-body capacitive coupling
JP2000164868A (ja) * 1998-11-20 2000-06-16 Nec Corp ゲート膜形成方法及び半導体装置
JP2000195968A (ja) * 1998-12-25 2000-07-14 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6686630B2 (en) * 2001-02-07 2004-02-03 International Business Machines Corporation Damascene double-gate MOSFET structure and its fabrication method
US6593192B2 (en) * 2001-04-27 2003-07-15 Micron Technology, Inc. Method of forming a dual-gated semiconductor-on-insulator device
US6611023B1 (en) * 2001-05-01 2003-08-26 Advanced Micro Devices, Inc. Field effect transistor with self alligned double gate and method of forming same
JP2003110109A (ja) 2001-09-28 2003-04-11 Sharp Corp 半導体装置及びその製造方法並びに携帯電子機器
US6433609B1 (en) * 2001-11-19 2002-08-13 International Business Machines Corporation Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US6580132B1 (en) * 2002-04-10 2003-06-17 International Business Machines Corporation Damascene double-gate FET
JP2003332582A (ja) * 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法
JP4004040B2 (ja) * 2002-09-05 2007-11-07 株式会社東芝 半導体装置
US8222680B2 (en) * 2002-10-22 2012-07-17 Advanced Micro Devices, Inc. Double and triple gate MOSFET devices and methods for making same
US6885055B2 (en) * 2003-02-04 2005-04-26 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
JP2005167163A (ja) * 2003-12-05 2005-06-23 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204068A (ja) * 2001-12-14 2003-07-18 Internatl Business Mach Corp <Ibm> インプランテッド非対称ドープト・ポリシリコン・ゲートＦｉｎＦＥＴ
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
US6709982B1 (en) * 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460660A (zh) * 2009-06-26 2012-05-16 株式会社东芝 半导体装置的制造方法
CN102460660B (zh) * 2009-06-26 2014-08-06 株式会社东芝 半导体装置的制造方法

Also Published As

Publication number Publication date
US7476946B2 (en) 2009-01-13
US20060145195A1 (en) 2006-07-06
US20060237774A1 (en) 2006-10-26
US20050245009A1 (en) 2005-11-03
TW200539279A (en) 2005-12-01
CN1691294A (zh) 2005-11-02
JP5039979B2 (ja) 2012-10-03
JP2005317978A (ja) 2005-11-10
US7056773B2 (en) 2006-06-06
US7187042B2 (en) 2007-03-06

Similar Documents

Publication Publication Date Title
CN100375252C (zh) 鳍片场效应晶体管半导体结构及其制造方法
CN101310386B (zh) 用于高迁移率平面和多栅极mosfet的混合衬底技术
US7098477B2 (en) Structure and method of manufacturing a finFET device having stacked fins
US5675159A (en) Recessed gate field effect transistor
US7388259B2 (en) Strained finFET CMOS device structures
KR100518132B1 (ko) 동적 문턱 전압 제어를 위한 폴리실리콘 후단-게이트절연체-상-실리콘 모스펫
KR100687130B1 (ko) 자기 정렬된 백-게이트를 이용한 프런트-게이트 ｓｏｉｍｏｓｆｅｔ의 장치 임계치 제어
US6512258B2 (en) Semiconductor device and method of manufacturing same
US7091069B2 (en) Ultra thin body fully-depleted SOI MOSFETs
CN100378901C (zh) 应变鳍型场效应晶体管互补金属氧化物半导体器件结构
US7935993B2 (en) Semiconductor device structure having enhanced performance FET device
US6869866B1 (en) Silicide proximity structures for CMOS device performance improvements
CN101379609A (zh) 具有混合沟道取向的cmos器件及其制造方法
KR20010025029A (ko) 플로팅 게이트 전계 효과 트랜지스터의 제조 방법
US6509613B1 (en) Self-aligned floating body control for SOI device through leakage enhanced buried oxide
JPH11214681A (ja) 半導体装置及びその製造方法
US6664146B1 (en) Integration of fully depleted and partially depleted field effect transistors formed in SOI technology
US6657261B2 (en) Ground-plane device with back oxide topography
US6649460B2 (en) Fabricating a substantially self-aligned MOSFET
US7575976B2 (en) Localized spacer for a multi-gate transistor
US7224007B1 (en) Multi-channel transistor with tunable hot carrier effect
KR100714929B1 (ko) 변형된 ＦｉｎＦＥＴ ＣＭＯＳ 장치 구조
KR20050028596A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171107

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171107

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right