CN100377625C - 布线电路衬底及其制造方法 - Google Patents

布线电路衬底及其制造方法 Download PDF

Info

Publication number
CN100377625C
CN100377625C CNB001296817A CN00129681A CN100377625C CN 100377625 C CN100377625 C CN 100377625C CN B001296817 A CNB001296817 A CN B001296817A CN 00129681 A CN00129681 A CN 00129681A CN 100377625 C CN100377625 C CN 100377625C
Authority
CN
China
Prior art keywords
wired circuit
protuberance
circuit substrate
mentioned
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001296817A
Other languages
English (en)
Other versions
CN1292635A (zh
Inventor
饭岛朝雄
大泽正行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tessera Inc
Original Assignee
Tessera Interconnect Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP28927799A external-priority patent/JP2001111189A/ja
Priority claimed from JP37446299A external-priority patent/JP3981227B2/ja
Priority claimed from JP2000142658A external-priority patent/JP2001326459A/ja
Application filed by Tessera Interconnect Materials Inc filed Critical Tessera Interconnect Materials Inc
Publication of CN1292635A publication Critical patent/CN1292635A/zh
Application granted granted Critical
Publication of CN100377625C publication Critical patent/CN100377625C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49137—Different components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Abstract

本发明制备一种部件，其具有布线电路铜箔21，该铜箔通过由不同的金属形成的抗蚀层22，形成于凸部形成铜层23上。通过不对抗蚀层进行蚀刻的蚀刻剂，有选择地对凸部形成铜箔21进行蚀刻处理，由此形成凸部25。之后，通过不对上述铜箔21进行蚀刻的蚀刻剂，以凸部作为掩模，将上述抗蚀层22去除。在上述铜箔21中，形成有凸部25的表面上，形成层间绝缘层27，从而上述凸部与上述布线电路连接。由此，上述凸部的高度保持一致，可改善连接部的可靠性。

Description

布线电路衬底及其制造方法
本发明涉及用于安装电子器件，比如集成电路(ICs)和大型集成电路(LSI电路)的布线电路衬底。特别是，本发明涉及实现高密度安装的布线电路衬底。
另外，本发明涉及上述的布线电路衬底的制造方法。
图54A～54F和图55A～55C用于描述高密度安装的布线电路衬底的普通实施例。这些附图为按照下述步骤(A)～(I)的顺序，表示普通的布线电路衬底的制造方法的剖视图。
步骤(A)
首先，如图54A所示，制备主体1。上述主体1由厚度在25～100μm范围内的绝缘层形成。在该主体1中，通过冲压机或钻机，或者通过进行激光处理，形成层间连接孔2。
步骤(B)
接着，如图54B所示，通过比如，印刷方法，将导电糊3(主要由，比如银或铜这样的材料形成)填充于上述孔2中。由此，按照构成导电糊3填充于上述孔2内的半硬化片A方式，设置绝缘主体1。
步骤(C)和步骤(D)
然后，如图54C所示，在上述片A的两个面上，分别设置由比如，铜形成的金属箔4。之后，如图54D所示，通过加压/加热的方式，将上述金属箔4叠置。由此，按照下述方式形成多层体，该方式为：上述金属箔4形成于上述两个面上，在它们之间设置有绝缘片，该两个面上的金属箔4通过孔2内的导电糊3，实现导通。
步骤(E)
之后，在金属箔4上，形成保护膜5。该保护膜5具有与待形成的布线电路相同的布线图案。图54E表示形成上述保护膜5之后的状态。
步骤(F)
接着，以上述保护膜5作为掩模，对上述金属箔4进行蚀刻，由此形成布线电路6，如图46F所示。按照上述方式，通过绝缘层(主体)1，在上述两个面上设置层，并且使这些层分开，形成多层体B，该多层体B具有通过上述孔2内的导电糊3而实现层间连接的布线电路6。
步骤(G)
然后，如图55A所示，在上述的多层体B的相应两个面上，具有填充有导电糊3的孔2的绝缘片1a和金属箔4a相互叠置。之后，通过压头，将这些部件相互叠置在一起，由此形成多层体C。
步骤(H)
之后，如图55B所示，在多层体C的两个面上的金属箔4a上，有选择地形成保护膜5。
步骤(I)
接着，以该保护膜5作为掩模，有选择地对金属箔4a进行蚀刻，由此制作布线图案，以便形成布线膜6a，如图55C所示。由此，形成布线电路衬底7，其具有4层布线电路6和6a。
图56A～56G用于说明高密度安装的布线电路衬底的另一普通实施例。这些附图为依下述的步骤(A)～(G)的顺序，表示普通的布线电路衬底的制造方法的剖视图。
步骤(A)
比如，如图56A所示，制备金属箔10(其厚度为18μm)，其由铜材料形成。之后，在上述金属箔10上，通过印刷方法，借助导电糊(主要由比如，银或铜这样的材料形成)和金属板，形成导电凸部11，之后，对其进行加热，使其硬化。该凸部11按照厚度在100～300μm范围内的方式形成。
步骤(B)
接着，如图56B所示，将绝缘粘接片12粘接于形成有上述金属箔10中的凸部11的面上。对于该粘接片12，采用下述粘接片，其厚度小于凸部11的厚度。由此，每个上述的凸部11的顶部相对粘接片12的表面伸出，形成具有下述结构的多层体A，在该结构中，按照使每个上述的凸部的顶部伸出的方式，在金属箔10上形成凸部11，上述金属箔10的表面上，粘接粘接片12。
步骤(C)和步骤(D)
然后，如图56C所示，在粘接片12的表面上，设置与上述金属箔10类似的金属箔13，之后，如图56D所示，按照加热加压方法，在上述粘接片12和上述凸部11上，叠置金属箔13。由此，形成多层体B。
步骤(E)
之后，在金属箔10和13上，形成进行制作布线图案的保护膜，而该金属箔10和13分别形成于上述多层体B的两个面上。之后，以上述保护膜作为掩模，对上述金属箔10和13进行蚀刻，由此，形成布线电路14和15。图56E表示下述结构，在该结构中，在形成布线电路14和15之后，将用作掩模的保护膜去除。
步骤(F)
接着，制备两个多层体(a)。每个多层体(a)按照与图48B所示的多层体(A)相同的方法形成。如图56F所示，在上述多层体(B)的两个面上，分别设置两个多层体(a)。
步骤(G)
借助多层体(a)，夹持上述的多层体(B)，按照上述的加热加压方法，从其两个面侧，对上述组合体进行加压。由此，形成图56G所示的布线电路衬底16。
下面，对又一普通的技术进行描述。图57A～57E和58A～58D表示该又一普通布线电路衬底的制造方法。
步骤(A)
如图57A所示，制备带有铜镀层的多层板400a，以便通过钻孔或激光处理方式，形成用于连接的孔400b。标号400c表示用作叠层板400a的主体部件的绝缘片，400d表示形成于上述绝缘片400c的两侧上的铜箔。
步骤(B)
之后，如图57B所示，通过非电镀的涂敷法和之后的电解涂敷法，在整个表面上，形成铜镀层400e。
步骤(C)
接着，如图57C所示，在上述孔400b中填充绝缘树脂400f，比如环氧树脂。
步骤(D)
然后，如图57D所示，通过机械磨光方式，使上述叠层板400a的两侧平滑。之后，通过非电镀的涂敷法和之后的电解涂敷法，形成另一铜镀层400g。因此，通过铜镀层400g，将填充孔400b的绝缘树脂400f覆盖。
步骤(E)
接着，如图57E所示，通过对叠层板400a的两侧上的铜镀层400g，400d，400e进行制作布线图案处理，形成布线膜400h。上述蚀刻操作通过下述方式进行，该方式为：涂敷保护膜，对其进行曝光和显影处理，以便形成掩模图案，对用作掩模的掩模图案进行有选择的蚀刻。在该蚀刻处理之后，去除上述保护膜。
步骤(F)
然后，如图58A所示，在上述叠层板400a的两侧上，涂敷绝缘树脂400i，400i。之后，通过激光束，在绝缘树脂400i中，形成构成通孔的孔400j。此时，应当通过洗涤液，将粘接于上述铜箔400d的表面上的剩余树脂去除。
步骤(G)
之后，如图58B所示，通过非电镀的涂敷法和电解涂敷法，在叠层板400a的两侧，形成铜镀层400k。
步骤(H)
接着，如图58C所示，通过对叠层板400a的两侧上的铜镀层400k，进行制作布线图案处理，形成电路400l。上述蚀刻操作通过下述方式进行，该方式为：通过针对对保护膜进行制作布线图案处理而形成的掩模，进行有选择的蚀刻，该保护膜通过曝光和显影处理而用作掩模。之后，去除用作掩模的保护膜。
步骤(I)
然后，如图58D所示，上述叠层板400a的两侧有选择地分别为焊料保护层400m覆盖。因此，形成布线电路衬底400n。
但是，图54和55所示的普通的实施例具有下述的问题。首先，绝缘片1中的孔2内填充导电糊3，该导电糊3主要由，比如价格较高的银这样的材料形成，该孔用于实现层间连接。这样会造成成本上升的问题。特别是，由于随着对高密度安装的不断增长的要求，需要增加孔2的布置密度，这样成本的增加便变得显著，而无法忽视。
第2，当在上述孔内填充导电糊3时，该导电糊粘接于非孔2的其它部分，虽然其粘接量是很小的。这样会造成使绝缘电阻减小的问题，特别是在高湿度的环境下。
第3，当在绝缘片1中形成孔2之后，进行加压叠置时，使上述绝缘片1沿水平方向延伸。由此，孔2的位置发生偏移。即使在对其进行纠正，并且形成孔的情况下，在高密度布线图案中，该纠正是无效的。上述孔2的位置偏移产生有缺陷的层间连接，由此产生严重的问题，这是不能忽视的。特别是，上述问题对于高密度安装的布线电路衬底来说，是致命的。
第4，铜材料形成的金属箔4与导电糊3之间的连接的可靠性不够高。填充到上述孔2内的导电糊3将溶剂成分去除，从而形成半硬化状态。由于将溶剂成分和类似物去除，故上述半硬化导电糊收缩，由此，使其本身的体积减小。另外，在多数场合，上述导电糊3的顶面和底面处于凹面状。其结果是，在金属箔4之间，形成有不良的连接，由此，产生使可靠性和产量降低的问题。
图56A～56G所示的普通实施例也具有下述的问题。首先，采用由导电糊形成的凸部11也产生成本上升的问题。
第2，由于采用丝网印刷法来形成带有导电糊的凸部11，故厚度的增加受到限制。于是，在多数场合，必须反复进行丝网印刷操作，以便形成上述凸部11。
当印刷操作的次数增加时，上述凸部11的位置会发生偏移。这样便产生使上述凸部11和金属箔4之间的连接的可靠性降低的问题。另外，丝网印刷的定位操作是很困难的，其要求较高程度的技能，由此产生需要较长的处理时间的问题。
随着每个上述的凸部11的直径的减小，这些问题日益显著。比如，对于均具有0.3mm的直径的凸部，必须进行两次的印刷操作；对于均具有0.2mm的凸部，必须进行4次印刷操作。这是繁重的工作，其会妨碍生产率的提高，从而成为为了提供高密度的布线电路衬底而要解决的问题。
第3，会产生在凸部高度可能变化的另一问题。特别是，在上述丝网印刷法中，由于难于使膜的厚度保持一致，故所形成的凸部11的高度也可能改变。上述厚度的变化可能使金属箔13和上述凸部11之间的连接不良。这样便造成使产量和可靠性降低的问题。
第4，在上述制造阶段，以布线电路衬底为主体的金属箔10较薄，比如，其厚度为18μm。于是，在丝网印刷中，必须足够地小心操作，以避免其在金属箔13一侧发生折皱、变形，产生弯曲。很小的操作问题可能会使产量降低。这样便造成成本上升的问题，这是不应当忽视的。与此相反，为了获得较强的主体而增加金属箔10的厚度，则会产生对制造细微的布线电路造成影响的问题。
上述的普通实施例共同存在的问题中的一个在于在形成该高密度布置，即在细微层间连接的布置方面，受到限制。在一个实施例的场合，由于上述孔的直径的减小和将导电糊填充于上述孔内的困难，难于进行印刷操作。在另一普通实施例的场合，上述印刷操作的难度随着凸部印刷(bump printing)的直径的减小而增加。于是，按照上述普通的方法，不能够形成其直径小于200μm的孔。
此外，由于上述导电糊和铜箔之间的连接强度较低，故上述连接要求过大的面积。
图57A～57E和58A～58D所示的布线电路衬底也存在问题。
第1问题指填充到上述孔400b的绝缘树脂400f的表面和铜镀层400g之间粘接性较差，从而容易发生粘接失败。
特别是在安装时，在上述区域与各种部件连接的场合，具有产生脱落的危险。
还有，为了解决上述问题，上述布线电路衬底需要这样设计，以便不使各种部件和孔400b的形成区域的连接点重叠。于是，在设计方面受到限制，从而妨碍布线电路衬底获得高密度。
第2问题指在带有孔400j的区域，铜镀层400k的表面发生翘曲，因为该铜镀层400k形成于带有孔400j的区域。
于是，不能够再在铜镀层400k上形成布线层，于是，不能够提供多层结构。
第3问题指不能够确保带有孔400j的区域，具有足够大的膜的厚度，因为上述铜镀层400k形成于该区域。
也就是说，上述铜镀层400k通过非电镀的涂敷法和之后的电解涂敷法形成。上述非电镀涂敷法中的膜的形成率较低。另外，与电解涂敷来说，在电解涂敷法中，上述膜的厚度容易产生不一致。于是，即使在用于形成孔400j的高度不同的部分，以较小的膜的厚度，形成膜，从而不能够确保足够的膜厚。这样便妨碍布线电路衬底实现微型化。
为了解决上述问题，本发明的目的在于提供一种布线电路衬底，其可在没有问题，比如弯曲，开裂，变形的情况下制造，其尺寸稳定性得以改善，由此使顶部和底部布线电路之间的连接的可靠性提高，另外，使顶部底部布线电路的连接器件的成本减小。本发明的另一目的在于提供一种上述布线电路衬底的制造方法。
此外，本发明的还一目的在于提供一种布线电路衬底和该衬底的制造方法，该衬底在形成有孔的区域(通孔)，衬底的两侧的布线膜不发生翘曲，从而还可在上述布线膜上叠置另一布线膜，或类似物，能够以微型布线图案，以所需的厚度，形成布线膜。
为此，本发明的一个方面在于提供一种布线电路衬底，其包括用于形成导线电路的金属层；形成于上述金属层上的层间绝缘层；互连布线连接用的凸部，其以穿过上述层间绝缘层的方式，有选择地形成于上述金属层上，并且由与上述金属层相同的金属形成。
在本发明中，用于形成布线电路的金属层和上述凸部由相同的材料形成。于是，可将简单的结构部件用作下述主体部件，该主体部件允许形成上述金属层和上述凸部，由此，使材料的成本减低。上述凸部可通过对主体部件进行半蚀刻处理的方式形成。另外，上述场合不要求将层间绝缘层(其将在后面进行描述)去除的步骤，由此，使制造时间减少，另外使待形成的布线电路衬底的价格降低。
本发明的另一方面在于提供一种布线电路衬底，其包括用于形成第1布线电路的第1金属层；形成于第1金属层上的层间绝缘层；用于层间连接的凸部，其按照使层间绝缘层穿过的方式，有选择地形成于上述金属层上，并且该凸部由与上述第1金属层相同的金属形成；第2金属层，其形成于上述层间绝缘层和上述凸部上，其用于形成第2布线电路。
按照本发明，可将简单的结构部件用作下述主体部件，该主体部件允许形成分别形成的上述金属层和上述凸部，这样使材料的成本降低，另外使制造时间减少。于是，使待形成的布线电路衬底的价格降低。
本发明的又一方面在于提供一种布线电路衬底，其包括具有至少一个面的绝缘层，在该面上，形成有单层或多层的第1布线电路，并且形成有下述孔，该孔用于确保与上述第1布线电路实现导通的通路。另外，该布线电路衬底还包括层间绝缘层，其形成于上述绝缘层中的，形成有孔的一个面上；以在与上述通孔相对的位置，穿过上述层间绝缘层的方式，由布线形成金属层形成的凸部；第2布线电路，其形成于上述层间绝缘层的上述凸部的表面上。此外，上述凸部通过上述孔，与上述第1布线电路导通，另外将上述第1布线电路和上述第2布线电路相互连接。
按照上述方式，设置有下述凸部，该凸部通过上述孔，与第1布线电路导通。简言之，可通过上述孔，实现导通。这样允许从形成有凸部的面，以及形成有第1布线电路的面中的任何一个面，将上述布线电路衬底以加压方式叠置。在此场合，第2布线电路可为布线电路衬底。由此，可使布线电路衬底中的布线电路的层次数增多，由此，使安装密度增加。
在上述结构中，最好在每个上述的凸部的顶部上，形成导电粘接膜。这样便使凸部和布线电路之间的连接的可靠性提高。
另外，在上述结构中，最好按照获得基本上呈三角形的横截面的方式，形成每个上述的凸部。比如，当上述凸部由一般所采用的含有玻璃布的材料形成时，上述凸部有效可靠地穿过层间绝缘层。另外，上述凸部插入待形成的金属层，由此更加确保上述凸部和金属层之间的连接特性。
此外，在本发明中，最好呈konide状，形成每个上述的凸部。在此场合，每个上述的凸部的顶部可按照在同一平面的方式设置，从而避免上述凸部的高度不一致的可能。另外，按照上述方式，可确保上述层间绝缘层的间距(厚度)保持在恒定值。
还有，在本发明中，最好呈圆筒状，形成每个上述的凸部。这样使每个上述的凸部的顶部的平面区域较大。按照此方式，能够容易地进行导电糊的处理，还可改善上述凸部的连接特性的可靠性。同时，可更加确实地获得保证层间绝缘层的间距(厚度)为恒定的效果。
再有，在本发明中，按照粗糙的图案，形成每个上述的凸部的表面。另外，在本发明中，每个上述的凸部的表面经受颗粒喷镀处理。
按照上述方式，由于对每个上述的凸部的表面进行制作粗糙的布线图案的处理，并且进行喷镀颗粒处理，故可改善其顶部和金属层之间的连接特性。
最好上述凸部由铜材料形成，该凸部的表面经受电解铬酸盐处理。
按照上述方式，上述凸部由铜材料形成，其表面经受电解铬酸盐处理。由此，可避免上述金属层的表面发生氧化，由此，可使凸部和金属层之间可靠连接。
最好上述凸部基本上按照平面矩阵方式布置。无论布线电路衬底是什么类型，在通过有选择地进行蚀刻，形成两个面上的布线电路之前的阶段，作为标准产品，大批量地形成布线电路。之后，随布线电路衬底的类型的布线图案而不同的方式，形成上述布线电路。该方法使其它的不同类型的生产性得到改善。另外，上述掩模无需根据上述类型而改善，由此使铜蚀刻操作的次数减少。于是，可进行不同类型的小批量生产或指定类型的大批量生产，由此，使经济性大大改善。
另外，最好上述凸部按照下述方式形成和布置，该方式为：叠置布线电路衬底时所施加的压力对于每个上述的凸部，是一致的。按照此方式，可使各凸部的破坏条件保持一致，可使连接特性保持一致，可改善其可靠性。
最好上述凸部按照下述方式布置，该方式为：形成布置密度较高的第1区域，和布置密度较低的第2区域，在上述第1区域的作为形成虚的凸部，其高度小于上述凸部的高度。
按照上述方式，除上述凸部按照高密度设置外，较小的虚的凸部设置于各凸部的高密度的布置区域的周围。这样使高密度布置区域的边缘区域的蚀刻率减小。其结果是，可使凸部的蚀刻率保持一致，另外，可使各凸部的直径和高度保持一致。
此外，最好每个上述的凸部包括虚的凸部，该虚的凸部按照在该凸部的边缘部，呈环状的方式形成，相邻的每对上述虚的凸部按照一定间距形成。按照此方式，可获得在蚀刻时，虚的凸部的更好的效果。
每个上述的凸部包括虚的凸部，该虚的凸部可按照在该凸部的边缘部，呈环状的方式形成；按照相互局部重合的方式，形成相邻的每对上述虚的凸部。按照该方式，可使形成虚的凸部的区域减小到最小程度，同时，可获得上述的效果。
还有，上述凸部最好包括多个在一个上述的凸部周围形成的虚的凸部。按照此方式，可使蚀刻率进一步保持一致。
最好上述凸部包括多个在多个上述的凸部周围形成的虚的凸部，另外上述的多个虚的凸部形成于上述多个凸部的形成区域的外侧，从而它们按照预定的间距，相互间隔开。按照此方式，可使多个凸部的蚀刻率保持一致。
最好上述凸部按照具有不同的高度的方式形成。按照此方式，可在不产生问题的情况下，在具有不同的连接机构的面，比如，台阶式连接面，铜糊状料和铜布线图案的面上，进行叠置。
最好上述凸部按照具有多个不同的直径的方式形成。按照此方式，可增加流过较高电流的凸部的直径，可减小流过较小电流的凸部的直径。这样便避免比如，产生压降这样的问题，因为在具有较小直径的凸部中，产生较高的电流，产生焦耳热，由于上述凸部具有较大的直径，同时其内没有流过较高的电流，故上述凸部例外地采用不必要的过大的面积。
最好上述第2金属层包括形成于与上述凸部相对应的部分中的孔，每个上述的孔的直径小于每个上述的凸部的顶部的直径。
按照上述方式，当上述凸部与第2金属层连接时，该凸部的顶部倚靠于上述孔上，将它们压坏。因此，可确保凸部和第2金属层之间的牢固连接。这样使连接的可靠性得以改善。
最好上述凸部包括间隔件，该间隔件由与上述凸部相同的材料形成，按照具有基本上与上述凸部相同的高度的方式形成。按照此方式，使层间绝缘层的间距(厚度)和上述凸部的高度保持恒定，由此，使阻抗可抗性改善。上述间隔件可接地，以便可用作静电屏蔽。
最好上述凸部包括辨认标记，其由与上述凸部相同的材料形成，按照具有基本上与上述凸部相同的高度的方式形成。按照此方式，可容易地进行定位和类型辨认。
最好在每个上述的凸部的周围形成镀层。于是，由于在形成凸部之前，进行喷镀，故可将该镀层作为蚀刻掩模。另外，上述镀层使上述凸部的连接的可靠性得以改善。
再有，最好上述导电粘接膜为各向异性导电膜。在此结构中，由于各向异性导电膜可设置于上述凸部和与其连接的金属层之间，即，可确保各向异性导电膜中的金属颗粒，以及上述凸部和上述金属层之间的连接。
最好上述导电粘接膜是通过涂敷作为表面处理剂的导电糊材料而形成的。
在此场合，由于涂敷导电糊材料，故可进一步改善上述凸部和布线电路之间的连接特性。
本发明的还一方面在于提供一种布线电路衬底，其包括用于形成第1布线电路的第1金属层；抗蚀层，其形成于上述金属层上，该抗蚀层由与上述第1金属层不同的金属形成；互连布线连接用的凸部，其由金属形成，并且有选择地形成于上述抗蚀层上；以使上述凸部穿过的方式，形成于上述第1金属层上的层间绝缘层；第2金属层，其形成于上述层间绝缘层和上述凸部的表面上，并且用于形成第2布线电路。
按照上述方式，通过层间绝缘层，有选择地在第1金属层上，形成上述凸部。在此场合，由于抗蚀层的作用，避免对第1金属层的蚀刻。于是，可采用下述主体部件，获得布线电路衬底，该主体部件具有至少与上述凸部相同的高度，或大于该凸部的高度。这样便使主体部件中的，在制造过程中，会产生弯曲，变形或类似情况的部分减小。另外，由于不可能发生尺寸的变化，并且凸部的位置沿水平偏移的情况，故即使在以较小的尺寸形成凸部以便提高布置密度的情况下，仍不可能产生下述情况，该情况指由于凸部的位置偏移，产生顶部和底部布线电路之间的不良的层间连接。这样便使产量和可靠性提高。
另外，上述凸部可由金属，比如价格较低的金属，如铜材料形成。由此，与下述普通的场合相比较，可以较低的价格提供布线电路衬底，在该普通的场合，通过填充到上述孔或印刷而形成的导电糊用作顶部底部布线电路的连接机构。
此外，由于上述凸部通过有选择地对第1金属层进行蚀刻处理而形成，故可使其高度保持一致。于是，不可能产生下述情况，该情况指由于不一致的高度，产生顶部和底部布线电路之间的连接不良。另外，上述凸部和第1金属层形成整体，故可使凸部的机械强度大于普通的场合。
最好上述抗蚀层按照具有与上述凸部的部分相同的宽度的方式形成。当对第1金属层进行蚀刻时，虽然抗蚀层用作蚀刻阻挡部分，但是在后一步骤中，以上述凸部作为掩模，进行蚀刻。由此，在第1金属层上形成的层间绝缘层可在良好的条件下形成。
最好上述抗蚀层形成于下述区域，该区域延伸至上述层间绝缘层和上述凸部的相对面处。按照此方式，可提供下述布线电路衬底，其不要求对抗蚀层进行蚀刻的步骤。另外，可获得作为抗蚀层的作用。
还有，最好按照覆盖上述凸部和上述抗蚀层的周围的方式形成镀层。按照此方式，即使在布线电路衬底中，上述镀层可用作蚀刻掩模，另外，可确保凸部的连接的可靠性。
本发明的再一方面在于提供一种布线电路衬底，其包括第1布线电路衬底，第2布线电路衬底和第3布线电路衬底。第1布线电路衬底包括由绝缘树脂形成的主板；多个第1金属层，其形成于上述主板的顶面上，并且由第1布线电路形成；多个第2金属层，其形成上述主板的底面上，并且由第2布线电路形成；通孔，其按照穿过上述主板的方式形成，并且使上述顶面上的第1布线电路，与上述底面上的第2布线电路相互导通。第2布线电路衬底形成于上述主板的顶面上，该第2布线电路衬底包括第1层间绝缘层，该层形成于上述第1金属层和上述主板的表面上；多个第1凸部，该凸部用于将顶部和底部布线相互连接，该多个第1凸部有选择地按照一定长度形成，以便按照穿过上述层间绝缘层的方式，延伸至上述第1金属层和上述通孔。第3布线电路衬底，其形成于上述主板的底面上，该第3布线电路衬底包括第2层间绝缘层，该第2层间绝缘层形成于上述第2金属层和上述主板的表面上；多个第2凸部，该凸部用于将顶部和底部布线相互连接，该多个第2凸部有选择地按照一定长度形成，以便按照穿过上述层间绝缘层的方式，延伸至上述第1金属层和上述通孔。上述第2布线电路衬底和第3布线电路衬底按照下述方式叠置，该方式为：上述第1凸部和第2凸部的边缘与上述第1布线电路和第2布线电路连接。在上述通孔中填充有导电糊，由此上述第2布线电路衬底和上述第3布线电路衬底相互导通。
按照本发明的上述的再一方面，通孔形成于主体部件上，使第1和第2金属层相互导通。第1和第2凸部分别设置于第2和第3布线电路衬底上。上述第1和第2布线电路衬底按照使第1和第2凸部穿过的方式，形成于第2和第3布线电路衬底中的，形成有第1和第2凸部的面上。
按照上述第1凸部的边缘与由第1金属层形成的第1布线电路连接，并且第2凸部的边缘与由第2金属层形成的第2布线电路连接的方式，将第2和第3布线电路衬底叠置，而第1布线电路衬底位于它们之间，由此构成布线电路衬底。按照此方式，可实现较高的集成度，另外，可改善布线电路之间的导通特性和连接的可靠性。
本发明的另一方面在于提供一种布线电路衬底，其包括用于形成第1布线电路的第1金属层；层间连接用的凸部，其有选择地形成于上述第1金属层上，该凸部由与上述第1金属层相同的金属形成；以使上述凸部穿过的方式，形成于上述第1金属层中的，形成有上述凸部的表面上的层间绝缘层；第2金属层，其形成于上述层间绝缘层和上述凸部上，该第2金属层用于形成第2布线电路；第3金属层，其设置于上述第2金属层和上述凸部之间。
按照本发明的另一方面，由于第3金属层设置于凸部和第2金属层之间，故可改善凸部的导通特性的可靠性。
最好上述第2金属层包括孔，该孔形成于与上述凸部相对应的部分上，每个上述的孔的直径大于每个上述的凸部的直径。
按照此方式，上还第2金属层中的每个上述的凸部的顶部深深地嵌入填充于上述孔内的焊料，导电糊层，或贵金属膜层中，由此进一步使它们之间的连接特性改善。
另外，上述第3金属层由焊料层，导电糊层，贵金属膜中的一种形成。按照此方式，第2金属层和凸部可通过上述层和膜中的一种连接，由此使它们之间的导电特性改善。
本发明的又一方面在于提供一种布线电路衬底，其包括用于形成布线电路的金属层；形成于该金属层上的层间绝缘层；互连布线连接用的凸部，其以使穿过上述层间绝缘层的方式，形成于上述层间绝缘层上；与上述布线电路不同的布线电路，或形成于上述凸部和层间绝缘层上的电路衬底。上述层间绝缘层由各向异性导电膜形成。
在上述结构中，各向异性膜用作层间绝缘层。在此场合，即使在层间绝缘层设置于凸部和金属层之间的情况下，仍允许它们之间的区域处于导电状态；即，上述凸部和上述金属层可确实相互实现导通。
最好各向异性膜形成于上述凸部和不同的布线电路之间，或上述凸部和上述布线衬底之间。由此，可通过各向异性膜中的金属颗粒，使上述凸部和不同的布线电路相互确实实现导通。
本发明的还一方面在于提供一种布线电路衬底，其包括至少两个第1布线电路衬底，以及设置于至少两个上述第1布线电路衬底单元之间的第2布线电路衬底。每个第1布线电路衬底包括绝缘层，该绝缘层包括至少一个面，在该面上，形成有单层或多层的第1布线，并且形成有下述孔，该孔用于确保与上述第1布线电路实现导通的通路；层间绝缘层，其形成于上述绝缘层中的开设有孔的一个面上；凸部，其按照在与上述孔相对的位置处穿过层间绝缘层的方式，由形成布线的金属层形成，该凸部通过上述孔，与上述第1布线电路导通。上述第1布线电路衬底按照下述方式叠置，该方式为：形成有上述凸部和层间绝缘层的每个面通过上述第2布线电路衬底，向内露出，并且对其施加压力，由此将上述第1布线电路衬底和上述第2布线电路衬底形成为一体。
按照本发明，设置有上述凸部，该凸部通过上述通孔，与第1布线电路导通。分别具有层间绝缘层的上述两个布线电路衬底这样叠置，从而分别形成有凸部和层间绝缘层的面朝向内侧曝露。在此场合，上述两个第1布线电路衬底可直接叠置，或通过布线电路衬底叠置，并且对它们进行加压。由此，将上述布线电路衬底形成一体。按照该结构，可使上述布线电路衬底中的布线电路的层数大大增加，由此可增加安装密度。
在上述结构中，另外，最好该布线电路衬底还包括LSI芯片，该芯片分别叠置于上述第1布线电路衬底上。此外，最好该布线电路衬底还包括包装件，其分别叠置于上述第1布线电路衬底上。
按照本发明，由于具有LSI芯片或包装件，故可获得下述布线电路衬底，该衬底具有以较高密度安装的LSI芯片或包装件。这样还使上述布线电路衬底实现微型化。
本发明的再一方面在于提供一种布线电路衬底，其包括第1布线电路衬底；第2布线电路衬底，其叠置于上述第1布线电路衬底上；第3布线电路衬底，其叠置于上述第2布线电路衬底上。
在此场合，最好相应的第1～3布线电路衬底具有上述布线电路衬底的各种类型。由此，可提供下述布线电路衬底，其满足较高密度和较高集成度的要求。
另外，本发明涉及一种电子设备，其包括上述的布线电路衬底中的一种。这样可提供用于高集成度和高密度的电子设备的本发明的布线电路衬底。
本发明的另一方面在于提供一种布线电路衬底的制造方法，该方法包括下述步骤：在构成第1布线电路的第1金属层上，形成抗蚀层，在上述抗蚀层上，形成用于形成凸部的第2金属层，上述抗蚀层由与上述第1金属层不同的金属形成；通过下述方式，形成上述凸部，该方式为：借助至少不对上述抗蚀层进行蚀刻的蚀刻剂，有选择地对上述第2金属层进行蚀刻；以上述凸部作为掩模，通过不对上述第1金属层进行蚀刻的蚀刻剂，将上述抗蚀层去除；在上述第1金属层中的，形成凸部的面上，形成层间绝缘层；在该层间绝缘层和上述凸部上，形成第3金属层，该第3金属层构成第2布线电路。
按照上述的方面，采用不对抗蚀层进行蚀刻的蚀刻剂，有选择地对用于形成凸部的第2金属层进行蚀刻。由此，可通过蚀刻剂，以凸部作为掩模，形成上述凸部，并且仅仅将抗蚀层去除。上述凸部将第1和第2布线电路相互连接。于是，可获得上述的布线电路衬底。
本发明的又一方面在于提供一种布线电路衬底的制造方法，该方法包括下述步骤：在构成第1布线电路的第1金属层上，形成抗蚀层，在上述抗蚀层上，形成用于形成凸部的第2金属层，上述抗蚀层由与上述第1金属层不同的金属形成；通过下述方式，形成上述凸部，该方式为：借助至少不对上述抗蚀层进行蚀刻的蚀刻剂，有选择地对上述第2金属层进行蚀刻；在上述第1金属层中的，形成凸部的面上，形成层间绝缘层；在上述层间绝缘层和上述凸部上，形成第3金属层，该第3金属层构成第2布线电路；以蚀刻掩模层作为掩模，通过有选择的蚀刻处理，将上述第1金属层和上述抗蚀层去除。
按照本发明，通过以上述凸部作为掩模而进行的有选择的蚀刻不是针对抗蚀层进行的。特别是，上述蚀刻处理是同时针对抗蚀层以及进行有选择的蚀刻处理的第1金属层进行。这样便避免仅仅为了去除抗蚀层的不需要部分而进行的步骤，由此使制造步骤减少。
另外在本发明中，形成上述凸部的步骤可包括以第4金属层作为蚀刻掩模的步骤。最好上述制造方法还包括下述步骤，即保留上述第4金属层，通过第4金属层，将上述凸部的面覆盖。
按照上述方式，当有选择地对由主体金属形成的层进行蚀刻以便形成凸部时，第4金属层用作蚀刻掩模。在形成上述凸部之后，将该第4金属层保留，该第4金属层用于覆盖上述凸部的所有表面。在此场合，在每个上述的凸部的顶部上，不进行涂敷导电糊的困难操作的情况下，用作蚀刻掩模的第4金属层可用作改善各凸部和第2金属层之间的连接特性的机构。
本发明的还一方面在于提供一种布线电路衬底的制造方法，该方法包括下述步骤：在构成第1布线电路的第1金属层上，形成抗蚀层，在上述抗蚀层上，形成用于形成凸部的第2金属层，上述抗蚀层由与上述第1金属层不同的金属形成；通过下述方式，形成上述凸部，该方式为：借助至少不对上述抗蚀层进行蚀刻的蚀刻剂，有选择地对上述第2金属层进行蚀刻；以上述凸部作为掩模，通过不对上述第1金属层进行蚀刻的蚀刻剂，将上述抗蚀层去除；在上述第1金属层中的，形成凸部的面上，形成层间绝缘层；在该层间绝缘层和上述凸部上，形成第3金属层，该第3金属层构成第2布线电路；在上述布线电路衬底的第3金属层和第1金属层上，分别叠置相应的金属箔，对其进行加压加热处理；有选择地对上述第3金属层和上述金属箔进行蚀刻，由此形成第2布线电路，另外有选择地对上述第1金属层和上述金属箔进行蚀刻，由此形成上述第1布线电路，这样形成上述布线电路衬底。
按照本发明，将上述布线电路衬底和金属箔叠置，有选择地同时对第1金属层和金属箔进行蚀刻处理。这样便形成下述布线电路衬底，在该衬底的两个面上，设置有第1和第2布线电路，它们通过层间绝缘层，实现层间绝缘，第1和第2布线电路通过穿过该层间绝缘层的上述凸部，实现导通。
另外，上述制造方法还可包括下述步骤：在上述布线电路衬底的两个面上，叠置至少两个多层体单元，在该面上，形成上述第1布线电路和上述第2布线电路，以便按照每个上述的多层体的一个面朝内的方式形成夹芯件，对其进行加压/加热处理，由此形成整体单元；有选择地对位于上述整体单元的两个面上的两个形成布线的金属层进行蚀刻，由此在这两个面上形成布线电路。
按照上述方式，在上述布线电路衬底的两个面上，叠置至少两个多层体的组件，对它们进行加压加热，由此将它们形成一体。之后，有选择地对该整体件的两个面上的金属层进行蚀刻，由此在该两个面上形成布线电路。于是，可获得具有4层布线电路的布线电路衬底。
本发明的再一方面在于提供一种布线电路衬底的制造方法，该方法包括下述步骤：在单独或多层的布线电路的至少一个面上，形成具有孔的绝缘层；形成下述凸部，该凸部由位于与上述孔相对的位置的形成布线电路的金属层形成，该凸部通过上述孔与上述布线电路导通；形成至少两个布线电路衬底，该衬底包括形成于上述绝缘层中的，形成有上述凸部的一侧的层间绝缘层；按照下述方式，直接对上述布线电路衬底的至少两个单元，或通过另一布线电路衬底对上述布线电路衬底的至少两个单元，进行叠置和加压处理，该方式为：形成上述凸部和层间绝缘层的一侧朝内，  由此使它们形成整体单元。
按照上述方式，通过下述绝缘层，设置整体金属件，该绝缘层在单层或多层的布线电路的一个主面上具有孔。另外，形成下述凸部，该凸部通过上述孔，与上述布线电路导通。按照下述方式，上述两个布线电路衬底直接或通过另一布线电路衬底叠置，该两个布线电路衬底包括形成于在形成有凸部的绝缘层一侧的层间绝缘层，该方式为：形成有上述凸部和层间绝缘层的侧边朝内，由此使它们形成为一体。因此，可大大增加布线电路衬底的导电电路的层数，可增加安装密度。
本发明的另一方面在于提供一种布线电路衬底的制造方法，该方法步骤包括：  制备用于形成第1布线电路的第1金属层，并且有选择地在该第1金属层的一个面上，形成保护膜；以该保护膜作为掩模，对上述第1金属层进行半蚀刻处理，由此在上述第1金属层的上述一个面上，有选择地形成凸部；按照使上述凸部穿过的方式，在上述第1金属层上，形成层间绝缘层；在上述凸部和上述层间绝缘层上，叠置第2金属层，该第2金属层构成第2布线电路；在同一时间或不同时间，有选择地对上述第1金属层和上述第2金属层进行制作布线图案处理，由此形成上述第1布线电路和上述第2布线电路。
按照本发明，有选择地在用作主体部件的第1金属层的一个面上，形成保护膜，以该保护膜作为掩模，对第1金属层进行半蚀刻处理。接着，形成用于构成布线电路的金属层和凸部。然后，通过层间绝缘层，在上述第1金属层(将构成第1布线电路)中的，形成有凸部的表面上，形成两个金属层。之后，同时或不同时地，有选择地对第1和第2金属层进行制作布线图案的处理，由此形成布线膜。因此，可获得布线电路衬底。
最好上述制造方法还包括下述步骤，即在叠置上述第2金属层之前，在每个上述的凸部的顶部上，形成各向异性导电膜。该各向异性导电膜使第2金属层和上述凸部之间的导电特性得以改善。
此外，最好上述制造方法还包括下述步骤，即在形成上述凸部之后，对每个凸部的顶部，进行喷射蚀刻处理。这样便使每个上述的凸部的表面具有粗糙的布线图案。
还有，最好形成上述凸部的步骤包括下述步骤，即采用下述保护膜，该保护膜的直径分别小于要求形成的每个上述凸部的相应直径，由此进行半蚀刻处理。这样便形成矛状凸部。
再有，最好形成上述凸部的步骤包括下述步骤，即在形成上述凸部之后，通过进行半蚀刻处理，将上述掩模去除，并且再次进行半蚀刻处理。这样便形成矛状凸部。
还有，最好上述制造方法还包括下述步骤，即在对上述第1布线电路和第2布线电路进行制作布线图案处理之前，通过进行过渡蚀刻处理，将上述凸部的不需要部分去除。这样可按照需要来安排和设置上述凸部。该方式对于下述场合有效，该场合指按照矩阵状布置的方式形成上述凸部，以便承受均匀的压力。
本发明的又一方面在于提供一种布线电路衬底的制造方法，该制造方法包括下述步骤：在由绝缘树脂形成的主板的顶面上，形成由第1布线电路形成的多个第1金属层，在上述主板的底面上，形成由第2布线电路形成的多个第2金属层；按照一定长度，形成第1凸部和第1层间绝缘层，以便按照下述预先设置的方式，延伸至上述第1金属层，该方式为：第1凸部穿过上述第1层间绝缘层，另外按照一定长度，形成第2凸部和第2层间绝缘层，以便照下述预先设置的方式，延伸至上述第2金属层，该方式为：第2凸部穿过上述第2层间绝缘层；将下述导电糊填充于穿过上述主板而形成的通孔中，该导电糊使顶面上的上述第1布线电路和底面上的上述第2布线电路相互导通；在上述第1金属层和上述主板的表面(即，在上述主板的顶面上)上，叠置上述的第1层间绝缘层，将上述第1凸部与上述第1金属层连接；在上述第2金属层和上述主板的表面(即，在上述主板的底面上)上，叠置上述的第2层间绝缘层，将上述第2凸部与上述第2金属层连接；与上述第1金属层连接的步骤包括下述步骤：即使上述第1凸部压靠于形成于上述第1金属层中的孔中，该孔的直径小于每个上述的第1凸部的顶部的直径；与上述第2金属层连接的步骤包括下述步骤：  即使上述第2凸部压靠于形成于上述第2金属层中的孔中，该孔的直径小于每个上述的第2凸部的顶部的直径。
按照本发明，  当将第1和第2凸部与第1和第2金属层连接时，上述第1和第2凸部的顶部压靠于每个孔上，将其压坏。这样便进一步使第1和第2凸部，与第1和第2金属层之间的连接强度增加，因此使连接可靠。
本发明的还一方面在于提供一种布线电路衬底的制造方法，该制造方法包括下述步骤：在第1金属层的表面上，设置许多凸部，该凸部由金属形成，其用于互连布线连接；在上述第1金属层的表面上，按照使上述凸部穿过的方式，设置层间绝缘层；在上述凸部和上述层间绝缘层的表面上，形成第2金属层，上述第2金属层由与上述第1金属层不同的金属形成；在形成上述凸部的同一步骤中，采用与上述凸部相同的材料，形成间隔件，使其高度基本上与上述凸部的相同。
按照上述方法，在与形成凸部的相同步骤中，形成间隔件。于是，在不增加步骤的数量的情况下，通过设置间隔件，可形成下述布线电路衬底，其确保间隔件和金属层之间的间距。
本发明的再一方面在于提供一种布线电路衬底的制造方法，该制造方法包括下述步骤：在第1金属的表面上，设置许多凸部，该凸部由金属形成，其用于互连布线连接；在上述第1金属层的表面上，按照使上述凸部穿过的方式，设置层间绝缘层；在上述凸部和上述层间绝缘层的表面上，形成第2金属层，上述第2金属层由与上述第1金属层不同的金属形成；在形成上述凸部的同一步骤中，采用与上述凸部相同的材料，形成辨认标记，使其高度基本上与上述凸部的相同。
按照上述方法，可在形成凸部的相同步骤中，形成辨认标记。因此，在不增加步骤的数量的情况下，可获得具有辨认标记的布线电路衬底。
本发明的另一方面在于提供一种布线电路衬底的制造方法，该制造方法包括下述步骤：在由绝缘树脂形成的主板的顶面上，形成由第1布线电路形成的多个第1金属层，在上述主板的底面上，形成由第2布线电路形成的多个第2金属层；按照一定长度，形成第1凸部和第1层间绝缘层，以便按照下述预先设置的方式，延伸至上述第1金属层，该方式为：第1凸部穿过上述第1层间绝缘层，  另外按照一定长度，形成第2凸部和第2层间绝缘层，以便照下述预先设置的方式，延伸至上述第2金属层，该方式为：第2凸部穿过上述第2层间绝缘层；在上述第1金属层和上述主板的表面(即，在上述主板的顶面)上，叠置上述的第1层间绝缘层，将上述第1凸部与上述第1金属层连接；在上述第2金属层和上述主板的表面(即，在上述主板的底面)上，叠置上述的第2层间绝缘层，将上述第2凸部与上述第2金属层连接；在进行上述的连接之前，在上述第1金属层和上述第2金属层的表面上，形成第3金属层，该第3金属层由导电糊或贵金属形成。
按照本发明，可将第1和第2布线电路与位于它们之间的主体板装配在一起。在该装配件中，由于相应的第1和第2凸部通过第3金属层(导电糊和贵金属膜中的一个)连接，故可以适合的条件，使它们之间实现导通。
另外，最好上述制造方法还包括下述步骤：在形成上述第3金属层之后，通过对上述第1金属层和上述第2金属层的表面进行研磨处理，将相对上述第1金属层和上述第2金属层的表面伸出的第3金属层的局部区域去除。按照该方式，在仅仅在比如，第1和第2金属层的孔中，形成第3金属层。
本发明的又一方面在于提供一种布线电路衬底的制造方法，该制造方法包括下述步骤：在第1金属层上，有选择地形成互连布线连接用的凸部，该凸部采用与上述第1金属层相同的材料形成；在上述第1金属层中的，形成有上述凸部的表面上，形成层间绝缘层；在上述层间绝缘层和上述凸部上，形成第2金属层，该第2金属层用于形成第2布线电路；按照与上述凸部相对应的方式，在上述凸部和上述第2金属层之间，形成焊料层，导电糊层，贵金属膜中的一个；通过将上述凸部与上述焊料层，上述导电糊层，上述贵金属膜中的一个连接，将上述布线电路衬底叠置。
按照本发明，在形成第2金属层之前，按照叠置于上述凸部的表面上的方式，形成上述焊料层，上述导电糊层，上述贵金属膜中的一个。按照该结构，在上述装配件中获得高集成度，同时，可获得下述布线电路衬底，该衬底使上述电路衬底之间的导通特性和连接的可靠性改善。
本发明的还一方面在于提供一种布线电路衬底的制造方法，该制造方法包括下述步骤：在第1金属层上，有选择地形成互连布线连接用的凸部，该凸部采用与上述第1金属层相同的材料形成；在上述第1金属层中的，形成有上述凸部的表面上，形成层间绝缘层；在上述层间绝缘层和上述凸部上，形成第2金属层，该第2金属层用于形成第2布线电路；按照与上述凸部相对应的方式，在上述凸部和上述第2金属层之间，涂敷焊料层，导电糊层，贵金属膜中的一个；通过将上述凸部与上述焊料层，上述导电糊层，上述贵金属膜中的一个连接，将上述布线电路衬底叠置；叠置上述布线电路衬底的步骤包括下述步骤，即形成下述结构，在该结构中，每个上述的凸部穿过上述层间绝缘层，上述焊料层，上述导电糊层，上述贵金属膜中的一个与上述凸部连接。
按照本发明，用于构成不同于第1布线电路的第2布线电路的第2金属层形成于有凸部的一侧。于是，对应于上述凸部，设置下述部件，在该部件上，叠置有上述焊料层，上述导电糊层，上述贵金属膜中的一个。由此，可获得上述布线电路衬底。
本发明的再一方面包括主体部件以及叠层片，其叠置于上述主体部件的一个或两个表面上。上述主体部件包括绝缘层，多个形成于上述绝缘层的两个表面上的金属布线层。另外，上述主体部件包括一个或多个通孔，该通孔穿过上述金属布线层和绝缘层。此外，上述主体部件包括一个或多个导电部件，其按照填充上述一个或多个通孔的方式形成。上述叠层片包括布线层，以及一个或多个凸部，该凸部按照在与一个或多个通孔相对的位置，相对布线层伸出的方式形成。还有，上述叠层片按照下述方式叠置，该方式为：上述一个或多个凸部与上述一个或多个导电部件连接。
在本发明中，上述叠层片形成于主体部件的一个或两个表面上。同时，由于凸部按照切入导电材料中的方式连接，故包括叠层片的布线层也不会在靠近通孔处弯曲。于是，可按照所需厚度，使上述膜的厚度保持一致，于是可进行细微结构的布线。
另外，由于上述凸部和导电材料直接连接，可使粘接特性增加，于是，可改善层间连接的可靠性。此外，与普通的实施例不同，上述布线层无需通过非电镀的涂敷，以及之后的对铜膜进行电解涂敷的方式形成。
本发明的另一方面包括主体部件；第1叠层片，其叠置于上述主体部件的一个或两个表面上；第2叠层片，其叠置于上述第1叠层片的外侧。上述主体部件包括绝缘层，形成于上述绝缘层的两个表面上的金属布线层。此外，上述主体部件包括一个或多个通孔，该通孔穿过上述金属布线层和绝缘层。还有，上述主体部件包括一个或多个导电部件，其按照填充上述一个或多个通孔的方式形成。上述第1叠层片包括布线层，以及一个或多个凸部，该凸部按照在与一个或多个通孔相对的位置，相对布线层伸出的方式形成。再有，上述第1叠层片按照下述方式叠置，该方式为：上述一个或多个凸部与上述一个或多个导电部件连接。
按照本发明，由于还叠置有第2叠层片，故可以较简单的步骤，设置布线衬底的多层结构。
本发明的又一方面在于提供一种布线电路衬底的制造方法，该方法包括下述步骤：制备下述主体部件，该主体部件包括金属布线层，该金属布线层形成于绝缘层的两个表面上；穿过上述金属布线层和绝缘层中的一个或多个通孔；以一个或多个导电部件，填充上述主体部件中的一个或多个通孔；制备叠层片，该叠层片包括一个或多个凸部，该一个或多个凸部按照在与上述金属层和一个或多个通孔相对的位置，相对上述金属层伸出的方式形成，按照下述方式将上述叠层片叠置于上述主体部件的一个或两个表面上，该方式为：上述一个或多个凸部，与上述一个或多个导电部件连接；通过对叠层片的金属层进行制作布线图案处理，形成布线层。
再有，本发明的还一方面在于提供一种布线电路衬底的制造方法，该方法包括下述步骤：制备下述主体部件，该主体部件包括金属布线层，该金属布线层形成于绝缘层的两个表面上；穿过上述金属布线层和绝缘层中的一个或多个通孔；以一个或多个导电部件，填充上述主体部件中的一个或多个通孔；制备叠层片，该叠层片包括一个或多个凸部，该一个或多个凸部按照在与上述布线层和一个或多个通孔相对的位置，相对上述布线层伸出的方式形成，按照下述方式将上述叠层片叠置于上述主体部件的一个或两个表面上，该方式为：上述一个或多个凸部，与上述一个或多个导电部件连接；在上述叠层片的表面上，按照基本上与上述叠层片相同的方式，形成一个或多个叠层片。
按照本发明，可通过下述较简单的方法，提供布线衬底的多层结构，该方法包括下述步骤：制备主体部件和叠层片，有选择地进行形成布线层所必需的蚀刻处理，将上述叠层片和主体部件叠置。
另外，通过增加待叠置的叠层片的数量，容易获得布线电路衬底的多层结构，从而可实现布线电路衬底的更高的集成度。
下面结合附图对本发明的具体实施例进行详细说明：
图1A为表示本发明的布线电路衬底实施例的例举性制造步骤的剖视图；
图1B～1G为表示本发明的布线电路衬底实施例的例举性制造步骤的剖视图；
图2A～2D为表示第1实施例的例举性制造步骤的剖视图；
图3A～3F为表示本发明的布线电路衬底实施例的例举性制造步骤的剖视图；
图4A～4C为表示本发明的布线电路衬底实施例的例举性制造步骤的剖视图；
图5A～5G为表示本发明的布线电路衬底实施例的例举性制造步骤的剖视图；
图6A～6B为本发明的第5实施例的例举性制造步骤的剖视图；
图7A～7H为本发明的实施例的例举性制造步骤的剖视图；
图8A～8C为表示本发明的布线电路衬底实施例的例举性制造步骤的剖视图；
图9A～9E为表示本发明的布线电路衬底实施例的例举性制造步骤的剖视图；
图10A～10B为分别表示本发明的布线电路衬底实施例的不同的例举性凸部的剖视图；
图11为表示下述实施例的主要部分的透视图，在该实施例中，本发明的布线电路衬底的各凸部设置在主体中的相应的横向部分处；
图12为下述布置的实施例的透视图，在该实施例中，每个凸部承受叠置本发明的布线电路衬底实施例时所产生的均匀的压力；
图13为下述实施例的剖视图，设置虚的凸部，以便使蚀刻率保持均匀，从而使本发明的布线电路衬底实施例中的连接顶部和底部布线用的凸部的高度和直径保持一致；
图14A～14D为设置有虚的凸部的相应实施例的平面图；
图15为下述实施例的剖视图，在该实施例中，设置有凸部，以便与台阶状连接面相吻合，该凸部分别具有与本发明的布线电路衬底实施例的不同高度；
图16A为下述实施例的透视图，在该实施例中，间隔件由与本发明的布线电路衬底实施例的凸部相同的材料形成，并且该间隔件的高度与该凸部的高度相同；
图16B为下述实施例的剖视图，在该实施例中，间隔件由与本发明的布线电路衬底实施例的凸部相同的材料形成，并且该间隔件的高度与该凸部的高度相同；
图17为本发明的布线电路衬底实施例的凸部的实施例的剖视图，在该实施例中，设置具有不同直径的凸部；
图18A为本发明的实施例的透视图，在该实施例中，设置有由与上述凸部相同的材料形成的辨认标记；
图18B为图18A的辨认标记的实施例的平面图；
图18C为图18A的辨认标记的另一实施例的平面图；
图19A～19D为表示本发明的布线电路衬底实施例的例举性制造步骤的剖视图；
图20A为下述结构实施例的剖视图，在该实施例中，其直径大于每个凸部的顶部的孔形成于与布线电路的凸部相对应部分；
图20B为表示布线电路中的凸部所连接的部分的形状的平面图；
图20C为表示下述实施例状态的剖视图，在该状态，在形成其中一个导电糊层，焊料层，贵金属层中的一个之后，对表面进行磨光处理，以便去除布线电路上的层的一部分，由此使导电糊，焊料，或贵金属仅仅保留在孔中；
图21A～20C为本发明的布线电路衬底实施例的例举性制造步骤的剖视图；
图22为采用作为本发明的布线电路衬底实施例中的层间隔绝层的各向异性导电膜的实施例的剖视图；
图23A～23C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图24A～24C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图25A～25C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图26A～26C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图27A～27C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图28为叠置的本发明的布线电路衬底实施例的剖视图；
图29A～29C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图30A～30C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图31A～31C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图32A～32C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图33A～33C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图34为叠置的本发明的布线电路衬底实施例的剖视图；
图35A～35C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图36A～36C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图37A～37C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图38A～38C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图39为叠置的本发明的布线电路衬底实施例的剖视图；
图40A～40C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图41A～41C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图42A～42C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图43A～43C为待叠置的和/或叠置的本发明的布线电路衬底实施例的剖视图；
图44为本发明的叠置的布线电路衬底实施例的透视图；
图45为包括本发明的布线电路衬底的电子设备实施例的方框图；
图46A～46D为表示本发明的布线电路衬底的制造步骤的实施例的剖视图；
图47A～47C为表示本发明的布线电路衬底的制造步骤的实施例的剖视图；
图48A～48C为表示本发明的布线电路衬底中的主体部件的制造步骤的实施例的剖视图；
图49A～49D为表示本发明的布线电路衬底中的主体部件的制造步骤的实施例的剖视图；
图50A～50D为表示本发明的布线电路衬底中的叠层片的制造步骤的实施例的剖视图；
图51A～51D为表示本发明的布线电路衬底中的叠层片的制造步骤的实施例的剖视图；
图52A～52F为表示本发明的布线电路衬底中的叠层片的制造步骤的实施例的剖视图；
图53A～53C为表示本发明的布线电路衬底的制造步骤的实施例的剖视图；
图54A～54F为用于说明高密度安装的布线电路衬底的普通实施例的剖视图，该图按照步骤(A)～(F)的顺序表示布线电路衬底的制造方法；
图55A～55C为依次表示上述的布线电路衬底的普通实施例的制造步骤(G)～(I)的剖视图；
图56A～56G为用于说明高密度安装的布线电路衬底的另一普通实施例的剖视图，该图按照步骤(A)～(G)的顺序表示制造方法；
图57A～57E为表示布线电路衬底的普通制造步骤的剖视图；
图58A～58D为表示布线电路衬底的普通制造步骤的剖视图。
第1实施例
首先，对本发明的第1实施例的布线电路衬底的结构和外形进行描述。该描述是按照连续的制造步骤进行的。图1A～1G和2A～2D为分别表示本发明的布线电路衬底以及按照制造步骤的顺序的该衬底的制造方法的剖视图。
步骤(A)
如图1A所示，制备主体部件20(比如，由环氧玻璃形成)。该主体部件20由具有铜箔21、抗蚀层22、铜箔23的材料形成。该铜箔21(凸部形成金属层)用于形成凸部，其厚度为100μm。上述抗蚀层22的厚度为2μm，其由比如，镍镀层形成，并且形成于铜箔21的整个表面上。上述铜箔23(布线电路形成金属箔的厚度为18μm)形成于抗蚀层22的表面上。
于是，在铜箔21上，涂敷而形成抗蚀层22，上述铜箔23覆盖上述抗蚀层22。
步骤(B)
接着，如图1B所示，有选择地在上述的凸部形成铜箔21的表面上，形成保护膜24。该保护膜24按照覆盖形成凸部的部分的方式形成。
步骤(C)
然后，以上述保护膜作为掩模，对上述铜箔21进行蚀刻处理，由此形成凸部25。对于上述蚀刻，采用不对抗蚀层22蚀刻，但是对铜箔21蚀刻的蚀刻剂，进行湿法蚀刻处理。
步骤(D)
之后，将在蚀刻中用作掩模的保护膜24去除。图1D表示已去除了蚀刻掩模的状态。
步骤(E)
随后，如图1E所示，以凸部25作为掩模，对上述的抗蚀层22进行蚀刻。该步骤中的蚀刻处理采用下述蚀刻剂(镍分离液)，其不对构成凸部25的金属(本实施例中的铜)蚀刻，但是能够对构成抗蚀层22的金属(本实施例中的镍)进行蚀刻。
步骤(F)
接着，如图1E所示，在每个凸部25的顶部(上部)上，涂敷较薄的导电糊层26，之后使其硬化。该步骤不是强制的；但是，其使每个凸部25和铜箔之间的连接的可靠性大大改善。
步骤(G)
然后，通过加热辊，以压力方式将绝缘片粘接于其上形成有由上述的铜箔21的凸部25的面上。于是，如图1G所示，形成层间绝缘层27。在此场合，对于层间绝缘层27，有选择地采用其厚度小于凸部25的高度(包括涂敷导电糊26时的导电糊26的厚度的高度)的绝缘层，以便使凸部25的顶部作为绝缘片突出。否则，不能够确实采用凸部25实现层间连接。按照上述的步骤G，在铜箔23上，形成层间绝缘层27。于是，通过铜箔23和抗蚀层22，将凸部25连接，使其穿出，以便使其突出，由此构成多层体28A。该步骤是在环氧树脂发生软化的温度下进行的，马上将该温度返回到室温，从而在上述环氧树脂中，不发生硬化反应。
步骤(H)和(I)
之后，如图2A所示，形成上述多层体28A中的层间绝缘层27；在凸部25突出的一侧，设置铜箔(布线形成金属层)，其厚度为18μm，通过加热，以加压方式对其进行粘接处理，由此通过叠置压头，对其进行置叠。通过上述步骤，构成多层体30A，在该多层体30A中，通过凸部25，将形成于层间绝缘层27上的金属层23和金属层29之间连接。
步骤(J)和(K)
随后，如图2C，在金属层23和29的表面上，形成用作蚀刻掩模的保护膜24。之后，以保护膜24作为掩模，对金属层23和29进行蚀刻，由此形成布线电路31和32。于是，形成图2D所示的布线电路衬底33A，其中位于两个表面上的布线电路31和32之间通过凸部25实现层间连接。由此形成的电路衬底33A为本发明的布线电路衬底的第1实施例。
如上所述，按照第1实施例，采用主体部件20开始进行处理，该部件20至少包括铜箔21，其构成凸部形成金属层，该层的厚度(比如，在50～200μm的范围内)足够大，以便构成凸部25。于是，本实施例的优点在于不容易产生变形这样的缺陷，尺寸精度稳定。由于具有稳定的尺寸精度，在形成凸部之后，凸部25中不产生位置偏差。这样便避免已有实施例中所产生的问题。比如，本实施例避免下述问题，即由于图23和24中的普通实施例中的孔2中的导电糊3(通孔)产生位置偏差，不能够使顶部和底部布线电路5实现所需的连接。于是，在本实施例中，分别具有很小直径的凸部25可以较高的精度设置。另外，可获得确保布线电路之间实现连接的超高密度的布线电路衬底33A。
还有，上述凸部25由比如，铜箔21形成，故成形所要求的材料成本可较低。即使在凸部的布置密度增加，并且设置的数量增加的情况下，上述布线电路衬底的成本仍不增加。这与现有技术是不同的，在现有技术中，由于采用主要由贵金属，比如银形成的导电糊，故成本增加。这样便大大有助于降低布线电路衬底的成本。
另外，由于上述凸部25是通过有选择地对铜箔21进行蚀刻的方式形成的，故每个凸部25的高度由铜箔21的厚度确定。在此场合，由于可按照使厚度保持非常一致的方式形成铜箔21，故可使凸部25的高度保持一致。因此，本实施例不产生下述问题，比如象图46和47所示的已有技术那样，由于通过印刷，借助导电糊，形成凸部，故凸部11的高度可能不一致，另外，在使导电糊3硬化的过程中，由于溶剂挥发，可能使顶部呈下凹状，因此使顶部和底部布线电路之间不实现完全连接。因此，在本实施例中，虽然使凸部25的尺寸微型化，并且以较高的密度形成该凸部，但是可期望使顶部和底部布线电路之间实现牢固连接，于是可改善可靠性和生产量。
第2实施例
下面参照图3A～3F，对本发明的第2实施例进行描述。第2实施例包括基本上与第1实施例相同的结构和处理步骤。图3A～3F为制造步骤的顺序，表示本发明的第2实施例的布线电路衬底的制造方法的剖视图。
步骤(A)
进行与图1A～1D所示相同的步骤，由此在形成有凸部25的状态下制造衬底，图3A表示形成凸部25的状态。
步骤(B)
接着，如图3B所示，根据需要，在每个凸部25的顶部(上部)上，涂敷较薄的导电糊层26。该步骤不是强制的；但是，其可大大改善在后面的步骤中形成的铜箔和每个凸部25之间的连接可靠性。
在步骤(B)中，不进行下述步骤，即去除将凸部25作为掩模而进行蚀刻的抗蚀层22。
如下面所述，在对金属层23有选择地进行蚀刻时，将抗蚀层22的不需要部分去除。特别是，当制作布线图案，以便形成布线电路时，在对金属层23进行蚀刻的同时，对抗蚀层22进行蚀刻。该方面与上述第1实施例不同。
步骤(C)
然后，如图3C所示，形成层间绝缘层27，由此最终形成多层体28B。该多层体28B包括金属层23，形成于金属层23上的抗蚀层22，设置于抗蚀层22上的多个凸部25，设置于每个凸部25的顶部上的导电糊26，形成于凸部25之间的层间绝缘层27。
步骤(D)
之后，如图3D所示，通过加热，按照加压方式时铜箔29(布线形成金属层)进行粘接，由此通过叠置压头，将其叠置于多层体28B上。由此，形成多层体30B。在下述状态下，形成多层体30B，在该状态，通过凸部25，使形成于层间绝缘层27的两个表面上的金属层23和29之间实现层间连接。
步骤(E)
随后，如图3E所示，在金属层23的表面上，形成用作蚀刻掩模的保护膜24。同样，在金属层29的表面上，形成用作蚀刻掩模的保护膜24。
接着，将保护膜24用作掩模，对金属层23和29进行蚀刻，由此形成布线电路31。同样，将保护膜24用作掩模，对金属层29进行蚀刻，由此形成布线电路32。
另外，同时，还通过上述蚀刻处理，对与金属层23相接触的区域中的抗蚀层22进行蚀刻。最好，上述抗蚀层22由，比如镍材料形成。
位于两个表面上的布线电路31和32通过凸部25实现层间连接，由此，形成布线电路衬底33。
步骤(F)
如图3F所示，去除用作蚀刻掩模的保护膜24。去除保护膜24之后的布线电路衬底33形成本发明的第2实施例。
对于通过保护膜24，在形成布线电路31和32的区域，进行蚀刻处理，最好采用下述的蚀刻剂。优选的蚀刻剂能够对以镍为主体的金属以及以铜为主体的金属进行蚀刻。由于采用上述类型的蚀刻剂，故可通过以保护膜24作为掩模，进行有选择的蚀刻的方式，将抗蚀层22(比如镍层)和金属层23(比如，铜层)去除。按照上述方式，在形成凸部25之后，无需将抗蚀层22覆盖，以便于去除。这样便使步骤简化。
如上所述，按照第2实施例，在具有与第1实施例相同的优点的同时，可通过以相同的保护膜24作为掩模，进行一次有选择的蚀刻处理的方式，将抗蚀层22和金属层23去除。
于是，与第1实施例相比较，可简化步骤。
第3实施例
下面参照图4A～4C，对本发明的第3实施例进行描述。
该第3实施例具有基本上与第1实施例相同的结构和处理步骤。图4A～4C为按照制造步骤的顺序，表示本发明的第3实施例的布线电路衬底的制造方法的剖视图。
在第3实施例中，在第1实施例的步骤(G)中形成的多层体28叠置于在第1实施例中制造的布线电路衬底33的两个表面上。在叠置多层体28之后，对相应的多层体28A中的金属层23，进行有选择的蚀刻处理，于是制作布线图案，由此形成布线电路。这样便提供多层体布线电路，比如4层的布线电路。
步骤(A)
首先，如图4A所示，在布线电路衬底33的一个面(顶面)上，设置多层体28。同时，按照使上述一个面(顶面)相对的方式，设置形成有多层体28中的层间绝缘层27和凸部的表面。
同样，在布线电路衬底33的另一面(底面)上设置多层体28。同时，按照使上述另一面(底面)相对的方式，设置形成有多层体28中的层间绝缘层27和凸部的表面。
按照上述方式，对两个多层体28，即上下的多层体28进行定位步骤。
在进行定位步骤之后，采用叠置压头，通过加热，以加压方式将上述层粘接，由此将它们形成为一体。
步骤(B)
接着，如图4B所示，有选择地在顶部多层体28的金属层23上，形成多个保护膜24。同样，有选择地在底部多层体28的金属层23上，形成保护膜24。
步骤(C)
以保护膜24作为掩模，对顶部多层体28的金属层23进行蚀刻，由此形成顶部布线电路35。同样，以保护膜24作为掩模，对底部多层体28的金属层23进行蚀刻，由此形成底部布线电路35。
按照上述方式，便形成第3实施例的布线电路衬底36。
上述布线电路衬底36包括上述的布线电路衬底33和顶部与底部多层体28。
按照该第3实施例，可获得具有多层布线电路，比如4层布线电路的布线电路衬底36。这样便使布线电路衬底36具有很高的密度。
第4实施例
下面参照图5A～5G和6A和6B，对本发明的第4实施例进行描述。该第4实施例包括基本上与第1实施例相同的结构。图5A～5G和6A和6B为按照制造步骤的顺序，表示本发明的第4实施例的布线电路衬底的制造步骤。
步骤(A)
首先制备与图1A所示相同的主体部件20。之后，在后面步骤中将形成凸部25的铜箔21的表面上，涂敷保护膜24。之后，如图5A所示，按照曝光和显影的方式，制作布线图案。特别是，在保护膜24上，制作布线图案，从而仅仅形成有凸部25的部分是开口的，并且保护膜24覆盖未形成有凸部25的部分。
步骤(B)
接着，如图5B所示，按照电镀法，以保护膜24作为掩模，形成涂敷有焊料37的层(每个层的厚度在19～21μm的范围内)。
上述涂敷有焊料的层37由比如，锡(Sn)/铅(Pb)，或锡(Sn)/银(Ag)/铜(Cu)形成。作为替换方式，对于上述涂敷有焊料的层37，可形成金(Au)，银(Ag)，或钯(Pd)。
步骤(C)
然后，如图5C所示，在该步骤(C)中，将保护膜24去除。
步骤(D)
随后，如图5D所示，以上述涂敷有焊料的层37作为掩模，对金属层21(比如，铜层)，进行有选择的蚀刻处理。由此，形成凸部25。
步骤(E)
之后，如图5E所示，将抗蚀层22(比如，镍层)去除。
步骤(F)
然后，如图5F所示，在该步骤(F)中，进行焊料回流处理。在该步骤中，叠置各涂敷有焊料的层37，以便覆盖相应的凸部25的表面。
步骤(G)
接着，如图5G所示，采用加热辊，以加压方式，将绝缘片粘接于形成有凸部25的表面上。由此，形成由绝缘层形成的层间绝缘层27。在此场合，每个凸部25的顶部(上部)相对层间绝缘层27的表面突出。由于该原因，按照下述方式形成层间绝缘层27，该方式为：使其厚度小于凸部25和上述涂敷有焊料的层36的总厚度。于是，在步骤(G)中，形成多层体28。
步骤(H)
然后，如图6A所示，在步骤(H)，在多层体28的整个表面上涂敷银箔29。该银箔29比如，为用于形成布线电路的金属层，其最好这样形成，以便使其厚度在17～19μm的范围内。
步骤(I)
借助叠置压头，通过加热，以加压方式将上述层粘接。之后，在银箔29和金属层23上，有选择地形成保护膜。之后，以保护膜作为掩模，对相应的银箔29和金属层23进行蚀刻处理，由此形成布线电路31和32。按照上述处理，便形成第4实施例的布线电路衬底33a。
在上述的第1实施例中，当有选择地对铜箔21进行蚀刻，并且由此形成凸部25时，上述保护膜24用作掩模。但是，在第4实施例中，采用上述涂敷有焊料的层36。
另外，上述涂敷有焊料的层36未去除，而保留；在形成由绝缘片形成的层间绝缘层27之前，其条件是这样设置的，从而按照焊料回流处理，通过上述涂敷有焊料的层36，将上述凸部25覆盖。
因此，第4实施例不要求在每个凸部26的顶部(上部)上涂敷导电糊26，而在第1实施例中，要求进行该涂敷处理。
第5实施例
下面参照图7A～7H和8A～8C，对本发明的第5实施例进行描述。该第5实施例包括与第1实施例基本上相同的结构和处理步骤。
图7A～7H和8A～8C为按照制造步骤的顺序，表示第5实施例的布线电路衬底的制造方法。
步骤(A)
首先，制造金属主体21a。最好，由铜材料形成该金属主体21a。另外，该金属主体21a用于形成凸部。最好这样形成铜箔21，以便使其厚度在0～150μm的范围内。在金属主体21a的一个表面上，涂敷感光树脂膜40，如图7A所示。
步骤(B)
接着，如图7B所示，在感光树脂膜40上，形成孔41。该孔41按照与在后续步骤中形成凸部的位置相对的方式形成。
步骤(C)
然后，如图7C所示，在形成有感光树脂膜40的金属主体21a的表面上，形成布线膜42。最好，该布线膜42由比如，铜材料形成。下面对布线膜42的形成步骤的实施例进行描述。
首先，比如，按照非电镀的涂敷法，形成由Ni-P材料形成的较薄的导电层。在该导电层的表面上，形成保护膜，该保护膜的图案与将要形成的布线膜42的相反。以该保护膜作为掩模，比如，以电镀方式涂敷铜，由此形成布线膜42。之后，以布线膜42作为掩模，将导电层去除，以避免布线膜42之间产生短路。
步骤(D)
之后，在形成有布线膜42的金属主体21a的表面上，涂敷感光树脂膜43。随后，对该感光树脂膜43进行曝光和显影处理。由此，形成用于形成端子的孔44。图7D表示形成孔44的状态。
步骤(E)
随后，如图7E所示，按照比如，电解涂敷法，在上述孔44中，形成凸部状的微型球45。
步骤(F)
接着，如图7F所示，按照与上述各实施例相同的方法，形成凸部25。
步骤(G)
然后，如图7G所示，按照与上述第1实施例相同的方法，在每个凸部25的顶部上，涂敷导电糊26。
步骤(H)
随后，按照与上述第1实施例相同的方法，形成由绝缘片形成的层间绝缘层27。将形成层间绝缘层27之后的布线衬底视为上述目的用的衬底46。
步骤(I)
接着，制备多个，比如两个衬底46，每个衬底46是按照步骤(H)制备的。另外，制备第1实施例的布线电路衬底33。
然后，如图8A所示，将顶部衬底46定位于布线电路衬底33的一个面的一侧。按照相互相对的方式，设置形成有凸部25和层间绝缘层27的衬底46的面，与布线电路衬底33的一个面(顶面)。
另一方面，将底部衬底46定位于布线电路衬底33的另一面的一侧。按照相互相对的方式，设置形成有凸部25和层间绝缘层27的衬底46的面，与布线电路衬底33的另一面(底面)。按照此方式，进行第5实施例中的定位步骤。
步骤(J)
以加压方式，将布线电路衬底33，以及夹持该布线电路衬底33的顶部和底部衬底46粘接在一起。于是，如图8B所示，形成布线电路衬底47。
步骤(K)
之后，如图8C所示，在布线电路衬底47的一个面上，安装多个LSI芯片48。同样，在布线电路衬底47的另一面上，安装多个LSI芯片48。在此场合，微型球45用作将布线电路衬底47上的布线电路与LSI芯片48连接的连接机构。
按照上述的布线电路衬底47，可安装具有很高集成度的LSI芯片48。
对于图8中的实施例，可形成各种改进的实施例。首先，上述实施例采用下述布线电路衬底46，该衬底46在未形成凸部25的面上，具有单层的布线电路；但是，形成于布线电路衬底上的布线电路的层数不限于单层，其可为2个或更多。通过进行一系列的所需步骤，容易形成待添加的层。这些步骤比如，为有选择地形成感光绝缘树脂层的步骤，按照非电镀的涂敷法形成较薄的导电层的步骤，形成具有与所形成的图案相反的图案的保护膜的步骤，按照电解涂敷法，以导电层作为基底，以保护膜作为掩模而形成布线电路的步骤，以布线电路作为掩模，将导电层去除的步骤。
第2，在上述的实施例中，形成布线电路衬底46，以便通过布线电路衬底33，构成整体单元；但是，并不限于上述结构，可对其进行改进。比如，可将上述布线电路衬底46直接相互连接，以便形成整体单元。作为替换方式，可采用这样的结构，从而通过单个布线电路衬底，以及多个布线电路衬底，叠置布线电路衬底46。另外，安装于布线电路衬底上的部件不限于裸LSI芯片48，而可在其上安装密封的LSI芯片。
第6实施例
下面参照图9A～9E，对第6实施例进行描述。第6实施例包括基本上与第1实施例相同的结构和处理步骤。图9A～9E为按照制造步骤的顺序，表示第6实施例的布线电路衬底的制造方法的剖视图。
步骤(A)
首先，如图9A所示，制备主体部件51。该主体部件51为单层结构，其由比如，金属板，比如铜板形成。在主体部件51的一个面上，有选择地形成保护膜52。
步骤(B)
接着，如图9B所示，以保护膜52作为掩模，对主体部件51进行半蚀刻处理。通过对主体部件52的表面进行半蚀刻处理，形成凸部53，其用于将底部和顶部布线相互连接。上述半蚀刻指对除了用作电路层部分以外的部分的表面进行蚀刻处理；其不指进行蚀刻处理，直至到达主体部件52的一半厚度。换言之，上述半蚀刻指对局部区域进行的蚀刻处理。
步骤(C)
然后，如图9C所示，在步骤(C)中，在每个凸部53的顶部上，适当地涂敷金属膜54。该金属膜54使其连接特性和可靠性改善。该金属膜54最好由，比如导电糊，焊料，贵金属，比如金，或各向异性导电膜形成。形成金属膜54，便使连接特性和可靠性得以改善；但是，该金属膜54不是强制的。
步骤(D)
之后，如图9D所示，通过层间绝缘层55，在主体部件51的一个面上，叠置比如，由铜材料形成的金属箔56。
步骤(E)
随后，如图9E所示，有选择地对主体部件51的另一面和相应的金属箔56的面进行蚀刻，由此形成相应的两个面的布线电路。按照此方式，形成与图1K基本上相同的布线电路衬底。于是，可象图4C所示的实施例的布线电路衬底36那样，图8B所示的布线电路衬底47，或布线电路衬底33或类似物那样，进行改进，使用布线电路衬底。
也就是说，对于采用布线电路衬底33的部分，完全改进本实施例的布线电路衬底，由此可采用该衬底。
另外，处于形成由比如，铜材料形成的金属箔56之前的状态的布线电路衬底可按照下述方式使用，该方式为：将其改为图4所示的布线电路衬底28，图8A和8B所示的布线电路衬底46，或类似物。另外，与图8所示的布线电路衬底46相同，处于形成金属箔56之前的状态的布线电路衬底可用作多层布线衬底，由此使集成密度提高。
在上述的布线电路衬底的制造方法中，无需采用具有抗蚀层的多层结构的主体部件。另外，由于不要求去除抗蚀层的步骤，故可减小布线电路衬底的制造成本。
在形成凸部53之后，可以粗糙的图案，形成每个凸部53的顶部，从而在其上，形成多个针状刺，由此，改善由金属箔56形成的布线电路的连接的特性。可按照，比如喷镀蚀刻，或CZ处理，初步地制备上述顶部。作为替换方式，对于上述的初步制备，可采用铜颗粒涂敷方法。
另外，可对整个铜表面和凸部53，进行电解铬酸盐处理，以便形成电解铬酸盐膜。这样便使凸部53的耐氧特性改善，由此便防止氧化对铜表面质量造成的损害。
用于连接图9所示的布线电路衬底中的顶部和底部布线的每个凸部53呈konide状；但是，本发明的结构不限于此，可采用其它类型。
比如，如图10A所示，可形成呈圆筒状的凸部53a。通过改变蚀刻条件，可获得凸部53a。由于上述凸部53a的顶部较宽，可容易进行焊接和导电糊处理。另外，上述凸部53a具有下述优点，即可以容易地使布线电路的连接特征得到改善。
作为替换方式，如图10B所示，可形成矛状凸部57。矛状凸部57具有尖点，由此，改善层间绝缘层55的穿透特性。特别是，可改善包含玻璃布的半固化片的穿透特性。
另外，容易对布线电路进行处理，由此改善布线电路的连接特性。
通过下述方式，形成矛状凸部57，该方式为：采用其直径小于待形成的凸部的直径的保护膜，进行蚀刻处理。作为替换方式，通过下述方式，首先形成konide状(或圆筒状)凸部，该方式为：对作为掩模的保护膜进行有选择地蚀刻(半蚀刻)或类似方式；之后，去除掩模，之后再次进行蚀刻处理(半蚀刻)，由此形成矛状的凸部57。
第7实施例
下面参照图11，对本发明的第7实施例进行描述。第7实施例包括具有与第1实施例基本上相同的结构和处理步骤。
图11为第7实施例的布线电路衬底的透视图。在图11所示的结构中，在矩阵的横向部分，设置第7实施例的布线电路衬底的凸部53(或凸部57或25；或凸部25，参照图1～8)。
在第7实施例中，上述凸部53设置于矩阵的横向部分处，该矩阵由按照预定间距设置的纵横线(假想线)形成。本实施例所采用的凸部不限于标号53所表示的凸部，可采用具有不同尺寸和形状的其它类型的凸部中的一种。可在本实施例的布线电路衬底中，设置上述实施例中所采用的凸部。
按照第7实施例的布线电路衬底，可根据布线电路衬底的类型，形成具有不同布线图案的布线电路。特别是，在通过进行蚀刻而形成布线电路之前的阶段，大批量地生产具有矩阵型的凸部的布线电路衬底。之后，可根据类型，形成各种布线图案的布线电路。于是，对于层间连接，仅仅采用特定的凸部，而不采用其它的凸部。即使在已形成的不需要的凸部的情况下，可通过过度蚀刻方式，将它们去除。上述步骤使不同类型的布线电路衬底的生产率得以改善。
第8实施例
下面参照图12，对本发明的第8实施例进行描述。第8实施例包括具有基本上与第1实施例相同的结构和处理步骤。
图12为第8实施例的布线电路衬底的透视图。如图所示，在本实施例中，凸部53这样形成，从而通过层间绝缘层55叠置金属层56时，在每个凸部53上，施加均匀的压力。
按照本实施例，可改善在叠置步骤施加的表面上的压力的均匀性。这样便使凸部53的破坏度的均匀性改善。另外，本实施例使布线电路衬底的板厚度的一致性改善，由此使布线电路衬底的可靠性改善。
第9实施例
下面参照图13，对本发明的第9实施例进行描述。第9实施例包括基本上与第1实施例相同的结构和处理步骤。
图13为第9实施例的布线电路衬底的剖视图。如图所示，在本实施例中，将顶部和底部布线相互连接的凸部57的布置的密度随位置而变化。特别是，设置凸部57以便形成非密集区域(n区域)和密集区域(m区域)。另外，在以高密度设置凸部57的区域的周围，设置其高度低于用于将顶部和底部布线相互连接的凸部57的虚的凸部58。该布置使直径与高度的一致性得以改善。
特别是，在以较高的密度，形成凸部的区域，喷射后的蚀刻剂的流速在边缘部和中间部是不同的。因此，在边缘部和中间部，蚀刻率是不同的。与凸部的中间部相比较，在凸部的边缘部，蚀刻率较高，在此区域，蚀刻剂的流速较快。于是，边缘部的凸部的直径趋向较小，而其高度也趋向较小。
考虑到上述情况，第9实施例为这样的结构，从而边缘区域为不对电路造成直接影响(不构成电路)的虚的凸部58包围。该结构使用于将顶部和底部布线相互连接的边缘凸部57的蚀刻率较低。于是，可使上述边缘凸部57具有与中间凸部57相同的直径和高度。
此外，最好形成下述虚的凸部58，其中用于形成掩模的保护部分的直径小于其它的凸部57，从而在蚀刻后，它们消失。
第10实施例
下面参照图14A～14D，对本发明的第10实施例进行描述。第10实施例包括与第1实施例基本上相同的结构处理步骤。图14A～14D为分别表示第10实施例的布线电路衬底的凸部的结构的平面图。
在上述的第9实施例中，在将顶部和底部布线相互连接的相应的凸部之间的空间较大，蚀刻率在边缘部和中间部是不同的。在此场合，由于上述差别，会产生不利的效果。考虑到该问题，在第10实施例中，在将顶部和底部布线相互连接的凸部57的周围，设置虚的凸部58。
在图14A中的凸部57中，在将顶部和底部布线相互连接的每个凸部57的周围，呈环状地形成虚的凸部58。在此场合，至少，每对相邻的虚的凸部58按照相互之间的间距而形成。
在图14B中的凸部57中，其中，所设置的环状的虚的凸部按照与上述类似的方式形成，但是相邻的虚的凸部58按照相互局部重合的方式形成。
在图14C的凸部57C中，在将顶部和底部布线相互连接的每个凸部57的周围，形成多个环状的虚的凸部58。在此场合，仅仅在每个凸部57的周围的圆线上，形成多个虚的凸部58。
在图14D的凸部57D中，在每个凸部57的周围的圆线58a的外侧区域，按照预定间距，沿竖向和水平方向，形成虚的凸部58。
第11实施例
下面参照图15，对本发明的第11实施例进行描述。该第11实施例包括基本上与第1实施例相同的结构和处理步骤。图15为第11实施例的布线电路衬底的剖视图。
如图15所示，在第11实施例的布线电路衬底中，形成用于将顶部和底部布线相互连接的凸部53，该凸部53包括具有不同高度的凸部53h和53L。设置这些具有不同的高度的凸部53h和53L，以便将凸部53与台阶状连接面连接，该凸部53用于将顶部和底部布线相互连接。
在图15中，形成有具有台阶状连接面的芯衬底60。在芯衬底60的两个面上，叠置有采用凸部53的布线电路衬底，该凸部53用作将顶部和底部布线相互连接的机构。在此场合，较高的凸部53h与铜的糊状物100连接，较低的凸部531与铜布线节段54连接。
最好按照下述方式，形成凸部53h和较低的凸部53L，这些凸部具有不同的高度。首先，使所形成的用于蚀刻的，由保护膜形成的掩模的掩模部分具有不同的直径。之后，对主体部件的表面，进行蚀刻。具体来说，使所形成的覆盖将形成较高的凸部53h的部分的掩模部分具有较大直径。另一方面，使所形成的覆盖将形成较低凸部53b的掩模部分具有较小直径。由此，形成上述的凸部。
在图15所示的布线电路衬底中，在芯衬底60的铜制布线膜54上，不形成金属层(膜)。叠置该金属层，该金属层由导电糊，比如焊料，贵金属，或类似材料形成。
但是，在铜制布线膜54上，直接形成由铜制材料形成的凸部53(57)。即使在本实施例中，本发明仍是有效的。其也适合用于具有较高凸部53a和较低凸部53b的结构，或具有包括一致高度的凸部53(57)的结构。
在每个铜凸部53(57)直接与每个铜制布线膜54连接，而在它们之间没有由焊料，贵金属，或类似材料形成的贵金属层(膜)的结构中，如图15所示的虚线所示，其直径小于每个凸部53(57)的顶部的直径的每个孔54a可形成于相应的铜制布线膜54上。上述结构这样设置，从而当上述凸部53(57)与铜制布线膜54连接时，凸部53(57)的顶部压靠上述孔54a，将其压坏，从而使凸部53(57)和金属膜54之间的连接强度增加。显然，形成孔54a对于任何上述的结构，也就是说，对于具有包括不同高度的凸部53h和53L的结构，或具有包括一致高度的凸部53的结构来说，均是有效的。
第12实施例
下面参照图16A～16B，对本发明的第12实施例进行描述。第12实施例包括基本上与第1实施例相同的结构和处理步骤。
图16A为第12实施例的布线电路衬底的透视图，图16B为上述衬底的剖视图。
图16A(透视图)和图16B(剖视图)表示处于形成布线电路之前的状态的本实施例的布线电路衬底的主要部分。该布线电路衬底这样设置，从而形成将顶部和底部布线相互连接的凸部；间隔件61由与比如，凸部57相同的材料形成，其高度与在形成凸部的相同步骤中的凸部的高度相同；另外，保持在布线衬底和芯衬底(图16中未示出)上的，由铜制主体部件51形成的布线电路之间的预定间距，在预定位置，设定绝缘层的厚度；由此，改善的阻抗可控性。
特别是，通过对主体部件51进行有选择的蚀刻，形成凸部，由此形成的凸部用于将顶部和底部布线相互连接。但是，一般来说，在厚度公差方面，绝缘片不具有良好的特性，另外，最终形成的厚度随在叠置步骤中，施加的温度和压力而变化，由此难于使绝缘片获得均匀的厚度。于是，叠置于绝缘片上的铜箔与芯衬底之间的间距不是恒定的，由此难于对布线电路衬底的阻抗进行控制。
考虑到上述问题，本实施例这样设置，从而在适合部分中，形成间隔件61，对每个间隔件61施加压力，直至它们通过半固化片，压靠芯衬底，从而将多余的绝缘材料推出到边缘部，由此使顶部和底部铜制布线图案之间的间距保持恒定，使阻抗可控性改善。上述间隔件61可按照任何布线图案，比如矩阵状或框架状形成，如果后者不对布线电路的成形造成妨碍的话。上述间隔件61还可用作用于静电屏蔽的接地线。
第13实施例
下面参照图17，对本发明的第13实施例进行描述。第13实施例包括基本上与第1实施例相同的结构和处理步骤。图17为表示第13实施例的布线电路衬底的凸部的剖视图。
如图17所示，第13实施例的布线电路衬底按照下述方式构成，该方式为：其包括较大直径的凸部53x和较小直径的凸部53y。施加较高电流，使其流过用于将顶部和底部布线相互连接的较大直径的凸部53x。另一方面，施加较低电流，使其流过用于将顶部和底部布线相互连接的较小直径的凸部53y。
按照上述的实施例，在用于将顶部和底部布线相互连接的保持一致的较小凸部上，施加较高电流或较低电流。这样便避免在用于将顶部和底部布线相互连接的，流过有较高电流的凸部中，产生不可忽视的电压降和产生热量。另外，可对用于将顶部和底部布线相互连接的较大凸部(均匀的尺寸)施加较低或较高电流。上述布置解决下述问题，该问题可能会由于下述原因而产生，该原因指流过有较低电流的凸部例外地采用对改善集成密度造成妨碍的不必要的较大区域。
第14实施例
下面参照图18A～18C，对本发明的第14实施例进行描述。该第14实施例包括基本上与第1实施例相同的结构和处理步骤。
图18A为表示第14实施例的布线电路衬底的结构的透视图；
如图18A所示，在形成凸部53(57)的相同步骤中，形成对齐标记，或辨认型号的辨认标记63，或类似物。
图18A表示在形成凸部的一侧，通过层间绝缘层，形成铜箔或类似物之前的阶段。
图18B表示作为辨认标记63的实施例的辨认标记63a(对齐标记图案)。另外，图18C表示另一作为实施例的辨认标记63b(对齐标记图案)。
在本实施例中，由于辨认标记63是在形成凸部53(57)的相同步骤中形成的，故采用与凸部53(57)相同的材料，形成该辨认标记63，该标记63的高度与后者的相同。
按照上述的本实施例，由于在形成凸部53(57)的相同步骤中，形成标记63，故具有无需用于形成标记63的步骤的优点。另外，由于在形成凸部53(57)的相同步骤中形成标记63，故可使标记63和相应的凸部之间的位置偏差减小到最小。
第15实施例
下面参照图19A～19D，对本发明的第15实施例进行描述。该第15实施例包括基本上与第1实施例相同的结构和处理步骤。图19A～19D为按照制造步骤的顺序，表示第15实施例的布线电路衬底的制造方法。
步骤(A)
首先，如图19A所示，制备芯衬底70。该芯衬底70按照下述方式构成，该方式为：其包括至少1个绝缘衬底71；多个布线电路72，该布线电路72形成于芯衬底70的两个面上；通孔73，其形成于绝缘衬底71中。上述通孔73的边缘部为布线电路72覆盖；即，上述布线电路72也形成于通孔73和绝缘衬底71之间。
上述绝缘衬底71最好由比如，树脂形成。该布线电路72最好由比如，铜材料形成。上述通孔73用于将形成于绝缘衬底71的一个面上的布线，与形成于绝缘衬底71的另一面上的布线连接。
在按照上述方式构成的芯衬底70的两个面上，叠置相应的布线电路衬底，该衬底包括凸部53或凸部57。
步骤(B)
接着，如图19B所示，在分别与将叠置的布线电路衬,底上的凸部相对应的布线电路72上，形成金属层74。最好，上述金属层74由比如，导电糊，焊料和贵金属形成。
步骤(C)
然后，如图19C所示，在芯衬底70的两个面上，分别叠置布线电路衬底75。在与金属层74相对应的位置，相应的凸部53与金属层74连接。该凸部53通过延伸的主体部件51而形成。在一个布线电路衬底中的主体部件51与绝缘衬底71的一个面之间，形成层间绝缘层55。还有，在另一个布线电路衬底75中的主体部件51与绝缘衬底的另一面之间，形成层间绝缘层55。
步骤(D)
之后，如图19D所示，对布线电路衬底75的两个面上的相应主体部件51，有选择进行蚀刻。由此，制作布线图案，形成布线电路。于是，通过设置对应于至少两个布线电路衬底75和芯衬底70而形成的结构，可实现较高的电路集成度。另外，使相应的凸部和相应的布线电路之间的连接的可靠性改善，于是使所制造的布线电路衬底具有较高的质量。
在将布线电路衬底75叠置于芯衬底20的两个面上的步骤之前，可进行对主体部件51蚀刻的步骤。
第16实施例
下面参照图20A～20C，对本发明的第16实施例进行描述。该第16实施例包括具有基本上与第1实施例相同的结构和处理步骤。
本实施例为这样的结构，从而在上述的第15实施例中，其直径大于每个凸部53的顶部的直径的孔72a形成于与凸部53连接的相应布线电路72中。
图20A为上述实施例的剖视图。图20B为与凸部53连接的一个布线电路72的结构的平面图。
在本实施例中，如图20A所示，上述孔72a分别形成于布线电路72中。
在芯衬底中的比如，绝缘衬底71的整个面上，形成布线电路72。在形成于绝缘衬底71上的相应布线电路72中，形成有上述孔72a。最好根据上述相应实施例的凸部的尺寸，形状，布置位置，数量等，形成上述孔72a。比如，可在一个布线电路72中，形成多个孔72a。另外，相应的孔的直径必须大于凸部的直径，但是这些孔的直径相互可以是不同的。再有，相应的孔不限于圆形，其可为多边形。
按照上面的描述，上述凸部53可局部地通过金属层74而嵌入孔72a中。这样便使凸部53和布线电路72之间的连接强度增加。于是，可进一步改善布线电路衬底75和芯衬底之间的连接可靠性。
上述金属层74最好由导电糊，焊料，贵金属或类似材料形成。
图20C为本实施例的改进实施例。在该图中，首先，在布线电路72的表面和孔72a中，形成金属层74。
在形成金属层74之后，通过进行磨光处理，将相对布线电路72的表面突出的部分金属层74去除。由此，可仅仅在孔72a的内侧，形成金属层74。
在此场合，比如，当叠置布线电路衬底75时，将它们在下述条件下相互连接，该条件指每个凸部53或57嵌入每个孔72a中的导电糊层，焊料层，或金属层74中。
第17实施例
下面参照图21A～21C，对本发明的第17实施例进行描述。第17实施例包括基本上与第1实施例相同的结构和处理步骤。
图21A～21C为按照制造步骤的顺序，表示第10实施例的布线电路衬底的制造方法。
步骤(A)
如图21A所示，在将与凸部53(或凸部57，或类似物)连接的布线电路衬底的一侧，制备银箔56。在与和银箔56的凸部53相对的表面上的凸部53相对应的位置，形成多个金属层76。
最好，金属层76构成比如，导电糊层，焊料，贵金属(比如，金)形成的部件，其适合用于确保连接特性或改善连接特性。
步骤(B)
接着，如图21B所示，在设置有多个金属层76的银箔56，以及形成有多个凸部53的主体部件51之间设置层间绝缘层55。
步骤(C)
然后，如图21C所示，通过层间绝缘层55，在主体部件51上叠置银箔56，该主体部件51包括凸部53。同时，上述凸部53穿过层间绝缘层55，并且与金属层76相接触。
之后，虽然在图中未示出，同时，或在不同时间，有选择地对主体部件51和银箔56进行蚀刻，由此在相应的顶部和底部面上，形成布线电路。
按照上述实施例，可获得由银箔56形成的布线电路和凸部53之间的良好的连接特性。
第18实施例
下面参照图22，对本发明的第18实施例进行描述。该第18实施例包括基本上与第1实施例相同的结构和处理步骤。
图22为本实施例的布线电路衬底的剖视图。如图22所示，本实施例的布线电路衬底以各向异性导电膜55a作为层间绝缘层55。
该各向异性导电膜55a由上述经分散的金属颗粒形成。对应于竖向压力的施加，迫使导电颗粒填充于每个凸部53和银箔56之间。当对导电颗粒施加压力时，便使它们嵌入相应的面中，由此改善连接可靠性。此时，由每个凸部53和层间绝缘层55夹持的部分是导电的，但是其它的部分保持绝缘特性。
如上所述，由于各向异性导电膜55a的作用，确保凸部53和银铂56之间的连接特性，另外，可确保层间绝缘层所要求的绝缘特性。
在上述描述中，各向异性导电膜可仅仅形成于凸部53上，可由标准的树脂材料形成层间绝缘层。在此场合，凸部53和银铂56通过各向异性导电膜相互实现导通，通过标准绝缘材料，确保绝缘性。
第19实施例
下面参照图23A～23C，对本发明的第19实施例进行描述。第19实施例包括基本上与上述各实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图23A～23C为表示本实施例的多层布线电路衬底的剖视图。
如图23A～23C所示，通过叠置上述第1实施例中的，图1G所示的相应布线电路衬底28A(第1和第3布线电路衬底)，以及上述第2实施例中的，图3F所示的布线电路衬底33B(第2布线电路衬底)，形成多层布线电路衬底36B。上述布线电路衬底33B(第2布线电路衬底)叠置于布线电路衬底28A(第1布线电路衬底)上，上述布线电路衬底28A(第3布线电路衬底)叠置于布线电路衬底33B(第2布线电路衬底)上。
为了形成布线电路衬底36B，按照与具有第1实施例中的步骤(A)～(G)类似的制造方法，预先制造两个布线电路衬底28A。此时，按照与具有第2实施例中的步骤(A)～(F)类似的制造方法，预先制造布线电路衬底33B。
接着，如图23A所示，通过将顶部和底部布线电路衬底28A，与位于它们之间的布线电路衬底33B排列在一起，实现定位。之后，采用叠置压头，通过加热，以加压方式将它们相互粘接，以便形成夹芯状整体单元。
在上述叠置步骤之后，在顶部布线电路衬底28A的顶面上，以及底部布线电路衬底28A的底面上有选择地形成保护膜24。然后，针对相应的布线电路衬底28A，以保护膜24作为掩模，进行蚀刻处理，制作布线图案，由此，形成布线电路35。按照上述步骤，获得多个布线电路，形成多层布线电路衬底36B。
按照上述方式，根据本实施例，获得与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多层布线电路衬底。这样使布线电路衬底的密度更高。
第20实施例
下面参照图24A～24C，对本发明的第20实施例进行描述。该第20实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图24A～24C为分别表示本实施例的多层布线电路衬底的剖视图。
如图24A～24C所示，通过下述方式，形成多层布线电路衬底36C，该方式为：叠置在上述第4实施例中的，图6所示的相应的布线电路衬底28C(第1和第3布线电路衬底)，以及上述第2实施例中的，图3F所示的布线电路衬底33B(第2布线电路衬底)。在布线电路衬底28C(第1布线电路衬底)上，叠置布线电路衬底33B(第2布线电路衬底)，在布线电路衬底33B(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)。
与第19实施例类似，为了形成布线电路衬底36C，按照与相应的实施例类似的制作方法，预先制作布线电路衬底28C和布线电路衬底33b。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底36C的顶部和底部布线电路衬底进行蚀刻。由此，获得多个布线电路，形成多层布线电路衬底36C。
按照上述方式，按照本实施例，获得与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多层布线电路衬底。这样便使布线电路衬底的密度较高。
第21实施例
下面参照图25A～25C，对本发明的第21实施例进行描述。该第21实施例包括基本上与上述相应实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图25A～25C为分别表示本实施例的多层布线电路衬底的剖视图。
如图25A～25C所示，通过叠置上述第1实施例中的，图1G所示的布线电路衬底28A(第1布线电路衬底)，以及上述第2实施例中的，图3F所示的布线电路衬底33B(第2布线电路衬底)，上述第4实施例中的，图6所示的布线电路衬底28C(第3布线电路衬底)，形成多层布线电路衬底36D。在布线电路衬底28A(第1布线电路衬底)上，叠置布线电路衬底33B(第2布线电路衬底)，在布线电路衬底33B(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)。
与第19实施例类似，为了形成布线电路衬底36D，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底28A，33B，28C。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状整体单元。在上述叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底36D的顶部和底部布线电路衬底进行蚀刻。由此，获得多个布线电路，形成多层布线电路衬底36D。
按照上述方式，按照本实施例，获得与相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多层布线电路衬底。这样便使布线电路衬底的密度较高。
第22实施例
下面参照图26A～26C，对本发明的第22实施例进行描述。该第22实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图26A～26C为分别表示本实施例的多层布线电路衬底的剖视图。
如图26A～26C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1和第3布线电路衬底)，上述第2实施例中的，图3F所示的布线电路衬底33B(第2布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47B。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底33B(第2布线电路衬底)，在布线电路衬底33B(第2布线电路衬底)上，叠置布线电路衬底46(第3布线电路衬底)，另外，在布线电路衬底46的外侧(第1和第3布线电路衬底)，叠置多个LSI芯片48。
与第19实施例类似，为了形成布线电路衬底47B，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46和布线电路衬底33B。接着，通过加热，以加压方式，借助叠置压头，将它们粘接，以便形成夹芯状整体单元。在上述叠置步骤后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47B中的布线电路衬底的顶部和底部布线电路衬底进行蚀刻；由此，获得多个布线电路。
另外，从外侧，设置多个LSI芯片48，由此形成多层布线电路衬底47B。
按照上述方式，根据本实施例，获得与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多层布线电路衬底。这样便使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第23实施例
下面参照图27A～27C，对本发明的第23实施例进行描述。该第23实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图27A～27C为分别表示本实施例的多层布线电路衬底的剖视图。
如图27A～27C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1布线电路衬底)，上述第2实施例中的，图3F所示的布线电路衬底33B(第2布线电路衬底)，上述第1实施例中的，图1G中的布线电路衬底28A(第3布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47C。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底33B(第2布线电路衬底)，在布线电路衬底33B(第2布线电路衬底)上，叠置布线电路衬底28A(第3布线电路衬底)，另外，在布线电路衬底28A和46(第3和第1布线电路衬底)的外侧，叠置多个LSI芯片48。
与第19实施例类似，为了形成布线电路衬底47C，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46，33B和28A。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧安装多个LSI芯片48，由此形成多层布线电路衬底47C。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第24实施例
下面参照图28，对本发明的第24实施例进行描述。第24实施例包括基本上与上述相应实施例相同的结构和步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图28为表示本实施例的多层布线电路衬底的剖视图。
如图28所示，通过叠置上述第4实施例中的，图6所示的布线电路衬底28C(第1和第3布线电路衬底)，第4实施例中的，图6所示的布线电路衬底33C(第2布线电路衬底)，形成多层布线电路衬底36E。在布线电路衬底28C(第1布线电路衬底)上，叠置布线电路衬底33C(第2布线电路衬底)，在布线电路衬底33C(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)。
与第19实施例类似，为了形成布线电路衬底36E，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底28C，以及布线电路衬底33C。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底36E中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路，另外，形成多个布线电路衬底36E。
按照上述方式，根据本实施例，形成与上述的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高。
第25实施例
下面参照图29A～29C，对本发明的第25实施例进行描述。第25实施例包括基本上与上述相应实施例相同的结构和步骤。对于该基本相同的结构和步骤，省略对其的具体描述。图29A～29C为分别表示本实施例的多层布线电路衬底的剖视图。
如图29A～29C所示，通过叠置上述第1实施例中的，图1G所示的布线电路衬底28A(第1和第3布线电路衬底)，第4实施例中的，图6所示的布线电路衬底33C(第2布线电路衬底)，形成多层布线电路衬底36F。在布线电路衬底28A(第1布线电路衬底)上，叠置布线电路衬底33C(第2布线电路衬底)，在布线电路衬底33C(第2布线电路衬底)上，叠置布线电路衬底28A(第3布线电路衬底)。
与第19实施例类似，为了形成布线电路衬底36F，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底28A，以及布线电路衬底33C。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底36F中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路，另外，形成多个布线电路衬底36F。
按照上述方式，根据本实施例，形成与上述的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高。
第26实施例
下面参照图30A～30C，对本发明的第26实施例进行描述。第26实施例包括基本上与上述相应实施例相同的结构和步骤。对于该基本相同的结构和步骤，省略对其的具体描述。图30A～30C为分别表示本实施例的多层布线电路衬底的剖视图。
如图30A～30C所示，通过叠置上述第1实施例中的，图1G所示的布线电路衬底28A(第1布线电路衬底)，第4实施例中的，图6所示的布线电路衬底33C(第2布线电路衬底)，第4实施例中的，图6所示的布线电路衬底28C(第3布线电路衬底)，形成多层布线电路衬底36G。在布线电路衬底28A(第1布线电路衬底)上，叠置布线电路衬底33C(第2布线电路衬底)，在布线电路衬底33C(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)。
与第19实施例类似，为了形成布线电路衬底36G，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底28A，33C和28C。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底36G中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路，另外，形成多个布线电路衬底36G。
按照上述方式，根据本实施例，形成与上述的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高。
第27实施例
下面参照图31A～31C，对本发明的第27实施例进行描述。该第27实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图31A～31C为分别表示本实施例的多层布线电路衬底的剖视图。
如图31A～31C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1和第3布线电路衬底)，上述第4实施例中的，图6所示的布线电路衬底33C(第2布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47D。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底33C(第2布线电路衬底)，在布线电路衬底33C(第2布线电路衬底)上，叠置布线电路衬底46(第3布线电路衬底)，另外，布线电路衬底46(第1和第3布线电路衬底)的外侧叠置多个LSI芯片48。
与第19实施例类似，为了形成布线电路衬底47D，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46和布线电路衬底33C。接着，通过加热，以加压方式，借助叠置压头，将它们粘接，以便形成夹芯状整体单元。在上述叠置步骤中，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47D中的布线电路衬底的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧，设置多个LSI芯片48，由此形成多层布线电路衬底47D。
按照上述方式，根据本实施例，获得与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多层布线电路衬底。这样便使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第28实施例
下面参照图32A～32C，对本发明的第28实施例进行描述。该第28实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本相同的结构和步骤，省略对其的具体描述。图32A～32C为分别表示本实施例的多层布线电路衬底的剖视图。
如图32A～32C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1布线电路衬底)，上述第4实施例中的，图6B所示的布线电路衬底33C(第2布线电路衬底)，上述第1实施例中的，图1G中的布线电路衬底28A(第3布线电路衬底)，多个LSI 芯片48，形成多层布线电路衬底47E。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底33C(第2布线电路衬底)，在布线电路衬底33C(第2布线电路衬底)上，叠置布线电路衬底28A(第3布线电路衬底)，另外，在布线电路衬底28A和46(第3和第1布线电路衬底)的外侧，叠置多个LSI芯片48。
与第19实施例类似，为了形成布线电路衬底47E，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46，33C和28A。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47E中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧安装多个LSI芯片48，由此形成多层布线电路衬底47E。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第29实施例
下面参照图33A～33C，对本发明的第29实施例进行描述。该第29实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图33A～33C为分别表示本实施例的多层布线电路衬底的剖视图。
如图33A～33C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1布线电路衬底)，上述第4实施例中的，图6所示的布线电路衬底33C(第2布线电路衬底)，上述第4实施例中的，图6所示的布线电路衬底28C(第3布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47F。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底33C(第2布线电路衬底)，在布线电路衬底33C(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)，另外，在布线电路衬底28C和46(第1和第3布线电路衬底)的外侧，叠置多个LSI芯片48。
与第19实施例类似，为了形成布线电路衬底47F，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46，33C，28C。接着，通过加热，以加压方式，借助叠置压头，将它们粘接，以便形成夹芯状整体单元。在上述叠置步骤中，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47F中的布线电路衬底的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧，设置多个LSI芯片48，由此形成多层布线电路衬底47F。
按照上述方式，根据本实施例，获得与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多层布线电路衬底。这样便使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第30实施例
下面参照图34，对本发明的第30实施例进行描述。该第30实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图34为表示本实施例的多层布线电路衬底的剖视图。
如图34所示，通过叠置上述第4实施例中的，图5A(图6)所示的布线电路衬底28C(第1和第3布线电路衬底)，上述第1实施例中的，图2D(图2)所示的布线电路衬底33A(第2布线电路衬底)，形成多层布线电路衬底36H。在布线电路衬底28C(第1布线电路衬底)上，叠置布线电路衬底33A(第2布线电路衬底)，在布线电路衬底33A(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)。
与第19实施例类似，为了形成布线电路衬底36H，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底28C和布线电路衬底33A。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底36H中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路，另外，形成多层布线电路衬底36H。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高。
第31实施例
下面参照图35A～35C，对本发明的第31实施例进行描述。该第31实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图35A～35C为分别表示本实施例的多层布线电路衬底的剖视图。
如图35A～35C所示，通过叠置上述第1实施例中的，图1G所示的布线电路衬底28A(第1布线电路衬底)，上述第1实施例中的，图1所示的布线电路衬底33B(第2布线电路衬底)，第4实施例中的，图6所示的布线电路衬底28C(第3布线电路衬底)，形成多层布线电路衬底36I。在布线电路衬底28A(第1布线电路衬底)上，叠置布线电路衬底33B(第2布线电路衬底)，在布线电路衬底33B(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)。
与第19实施例类似，为了形成布线电路衬底36I，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底28A，33B和28C。接着，通过加热，以加压方式，借助叠置压头，将它们粘接，以便形成夹芯状整体单元。在上述叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底36I中的布线电路衬底的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路，另外形成多层布线电路衬底36I。
按照上述方式，根据本实施例，获得与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多层布线电路衬底。这样便使布线电路衬底的密度较高。
第32实施例
下面参照图36A～36C，对本发明的第32实施例进行描述。该第32实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图36A～36C为分别表示本实施例的多层布线电路衬底的剖视图。
如图36A～36C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1布线电路衬底)，上述第1实施例中的，图1所示的布线电路衬底33A(第2布线电路衬底)，上述第4实施例中的，图6中的布线电路衬底28C(第3布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47G。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底33A(第2布线电路衬底)，在布线电路衬底33A(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)，另外，在布线电路衬底28C和46(第3和第1布线电路衬底)的外侧，叠置多个LSI芯片48。
与第19实施例类似，为了形成布线电路衬底47G，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46，33A和28C。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47G中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧安装多个LSI芯片48，由此形成多层布线电路衬底47G。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第33实施例
下面参照图37A～37C，对本发明的第33实施例进行描述。该第33实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图37A～37C为分别表示本实施例的多层布线电路衬底的剖视图。
如图37A～37C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1布线电路衬底)，上述第1实施例中的，图1G所示的布线电路衬底33A(第2布线电路衬底)，上述第1实施例中的，图1G中的布线电路衬底28A(第3布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47H。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底33A(第2布线电路衬底)，在布线电路衬底33A(第2布线电路衬底)上，叠置布线电路衬底28A(第3布线电路衬底)，另外，在布线电路衬底28A和46(第3和第1布线电路衬底)的外侧，叠置多个LSI芯片48。
与第19实施例类似，为了形成布线电路衬底47H，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46，33A和28A。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47H中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧安装多个LSI芯片48，由此形成多层布线电路衬底47H。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第34实施例
下面参照图38A～38C，对本发明的第34实施例进行描述。该第34实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图38A～38C为分别表示本实施例的多层布线电路衬底的剖视图。
如图38A～38C所示，通过叠置上述第1实施例中的，图1G所示的布线电路衬底28A(第1和第3布线电路衬底)，上述第6实施例中的，图9所示的布线电路衬底50(第2布线电路衬底)，形成多层布线电路衬底36J。在布线电路衬底28A(第1布线电路衬底)上，叠置布线电路衬底50(第2布线电路衬底)，在布线电路衬底50(第2布线电路衬底)上，叠置布线电路衬底28A(第3布线电路衬底)。
与第19实施例类似，为了形成布线电路衬底36J，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底28A和布线电路衬底50。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护模作为掩模，对布线电路衬底36J中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路，另外形成多层布线电路衬底36J。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高。
第35实施例
下面参照图39，对本发明的第35实施例进行描述。该第35实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本相同的结构和步骤，省略对其的具体描述。图39为表示本实施例的多层布线电路衬底的剖视图。
如图39所示，通过叠置上述第4实施例中的，图6所示的布线电路衬底28C(第1和第3布线电路衬底)，上述第6实施例中的，图9所示的布线电路衬底50(第2布线电路衬底)，形成多层布线电路衬底36K。在布线电路衬底28C(第1布线电路衬底)上，叠置布线电路衬底50(第2布线电路衬底)，在布线电路衬底50(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)。
与第19实施例类似，为了形成布线电路衬底36K，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底28C和布线电路衬底50。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底36K中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路，形成多层布线电路衬底36K。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高。
第36实施例
下面参照图40A～40C，对本发明的第36实施例进行描述。该第36实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图40A～40C为分别表示本实施例的多层布线电路衬底的剖视图。
如图40A～40C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1和第3布线电路衬底)，上述第6实施例中的，图9所示的布线电路衬底50(第2布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47I。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底50(第2布线电路衬底)，在布线电路衬底50(第2布线电路衬底)上，叠置布线电路衬底46(第3布线电路衬底)，另外，在布线电路衬底46(第3和第1布线电路衬底)的外侧，叠置多个LSI芯片48。
与第19实施例类似，为了形成布线电路衬底47I，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46和布线电路衬底50。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47I中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧安装多个LSI芯片48，由此形成多层布线电路衬底47I。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第37实施例
下面参照图41A～41C，对本发明的第37实施例进行描述。该第37实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图41A～41C为分别表示本实施例的多层布线电路衬底的剖视图。
如图41A～41C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1布线电路衬底)，上述第6实施例中的，图9所示的布线电路衬底50(第2布线电路衬底)，第4实施例中的，图6所示的布线电路衬底28C(第3布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47J。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底50(第2布线电路衬底)，在布线电路衬底50(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)，另外，在布线电路衬底46和28C的外侧，叠置多个LSI芯片48。
与第19实施例类似，为了形成布线电路衬底47J，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46，50和28C。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47J中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧安装多个LSI芯片48，由此形成多层布线电路衬底47J。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第38实施例
下面参照图42A～42C，对本发明的第38实施例进行描述。该第38实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图42A～42C为分别表示本实施例的多层布线电路衬底的剖视图。
如图42A～42C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1布线电路衬底)，本实施例特有的布线电路衬底80(第2布线电路衬底)，第4实施例中的，图6所示的布线电路衬底28C(第3布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47K。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底80(第2布线电路衬底)，在布线电路衬底80(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)，另外，在布线电路衬底46和28C的外侧，叠置多个LSI芯片48。
在本实施例特有的布线电路衬底80中，在形成于顶部和底部金属层之间的层间绝缘层中，形成相对一个金属层延伸的各种凸部。特别是，该布线电路衬底80包括konide状的凸部53a，其直径相互是不同的，并且在上述的第13实施例中示出的凸部53x，53y，在上述的第9实施例所示的每个凸部周围形成的虚的凸部58，上述的第11实施例所示的，分别具有独特高度的凸部53h，上述的第12实施例所示的间隔件61。当形成布线电路衬底80时，在同一步骤中，形成上述的凸部和间隔件61。
与第19实施例类似，为了形成布线电路衬底47K，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46，80和46。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47K中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧安装多个LSI芯片48，由此形成多层布线电路衬底47K。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第39实施例
下面参照图43A～43C，对本发明的第39实施例进行描述。该第39实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图43A～43C为分别表示本实施例的多层布线电路衬底的剖视图。
如图43A～43C所示，通过叠置上述第5实施例中的，图7所示的布线电路衬底46(第1布线电路衬底)，布线电路衬底90(第2布线电路衬底)，第4实施例中的，图6所示的布线电路衬底28C(第3布线电路衬底)，多个LSI芯片48，形成多层布线电路衬底47L。在布线电路衬底46(第1布线电路衬底)上，叠置布线电路衬底90(第2布线电路衬底)，在布线电路衬底90(第2布线电路衬底)上，叠置布线电路衬底28C(第3布线电路衬底)，另外，在布线电路衬底46和28C的外侧，叠置多个LSI芯片48。
如图43A所示，该布线电路衬底90包括多个布线电路72，形成于该布线电路72上的金属层74，按照穿过绝缘衬底的方式形成的通孔，按照从主体部件51朝向绝缘衬底的内侧突出的方式形成的凸部53。使铜糊状物填充于该通孔中，并使其硬化。将较高的凸部53h与铜糊状料100连接，将较低的凸部与金属层74连接。此外，通过布线电路72，覆盖通孔73的边缘部。
设置上述的布线电路衬底90，从而实现较高的电路集成度，并且使相应的凸部和相应的布线电路之间的连接的可靠性改善。
与第19实施例类似，为了形成布线电路衬底47L，按照与相应的实施例类似的制造方法，预先制造相应的布线电路衬底46，90和28C。接着，通过加热，以加压方式，借助叠置压头，将它们相互粘接，以便形成夹芯状的整体单元。在该叠置步骤之后，以相应的顶部和底部表面上的保护膜作为掩模，对布线电路衬底47L中的顶部和底部布线电路衬底，进行蚀刻；由此，获得多个布线电路。
另外，从外侧安装多个LSI芯片48，由此形成多层布线电路衬底47L。
按照上述方式，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可获得具有多个布线电路的多个布线电路衬底。这样可使布线电路衬底的密度较高，另外可安装具有很高集成密度的LSI芯片。
第40实施例
下面参照图44，对本发明的第40实施例进行描述。该第40实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图44为表示本实施例的整体结构的透视图。
如图所示，多层布线电路衬底120按照下述方式构成，该方式为：其包括矛状凸部57，konide状凸部53a，与上述第10实施例中的，图14A所示的类似的凸部57A，与图14B所示的类似的凸部57B，与图14C所示的类似的凸部57C，与图14D所示的类似的凸部57D，由与用于定位或辨认类型或类似目的上述的凸部相同的材料形成的辨认标记63，与上述的第14实施例中的，图18B所示的类似的辨认标记63a，与图18C所示的类似的辨认标记63b，间隔件61。这些相应的凸部按照承受均匀的压力的方式设置。
在上述的布线电路衬底120中，上述各种凸部，辨认标记，间隔件可在同一的步骤形成。
按照上述的本实施例，根据本实施例，形成与上述相应的实施例类似的优越效果，同时，可在相同步骤中，可形成标记和相应的凸部。另外，上述间隔件用于使顶部和底部图案之间的间隔保持恒定，由此提供可改善阻抗可控性的布线电路衬底。
第41实施例
下面参照图45，对本发明的第45实施例进行描述。该第41实施例包括基本上与上述相应的实施例相同的结构和处理步骤。对于该基本上相同的结构和步骤，省略对其的具体描述。图45为表示采用上述的相应布线电路衬底的电子设备的本实施例的方框图。
本实施例是作为下述电子设备200实施例而描述的，在该实施例中，叠置有上述的布线电路衬底。
电子设备200按照下述方式构成，该方式为：其包括布线电路部201，与该布线电路部201连接的部件。上述布线电路部201包括第1～第N布线电路衬底201-1～201-N，该衬底通过将上述实施例的布线电路衬底进行各种组合而形成。与上述布线电路部201连接的部件包括操作输入键202，显示面板203，振荡器204，电源205和其它器件206。
于是，在上述电子设备实施例和其它类型的要求高密度的电路集成的电子设备中，可采用上述各实施例的各种布线电路衬底。
第42实施例
下面参照图46A～46D和47A～47C，对本发明的第42实施例进行描述。图46A～46D和47A～47C为表示本实施例的布线电路衬底的制造步骤的剖视图。
下面对本实施例的布线电路衬底的基本结构进行描述。本实施例的布线电路衬底包括主体片301，叠置于主体片301的一个或两个表面上的叠层片306。在这里，该主体片301包括绝缘树脂302，分别形成于绝缘树脂302的两个表面上的布线膜303，穿过该布线膜和绝缘树脂302而形成的多个通孔304，按照填充多个上述通孔304中的一个的方式而形成的多个导电材料305。另外，叠层片306包括金属箔307，一个或多个凸部308，该凸部308按照在与一个或多个通孔304相对的位置，相对金属箔30伸出的方式形成。另外，叠层片306按照下述方式叠置，该方式指一个或多个凸部308，与一个或多个导电材料305连接。
在这里，与普通的实施例不同，在主体片301中，通过绝缘树脂填充上述通孔之后，铜膜无需通过非电镀的涂敷方和之后的电解涂敷法形成。也就是说，在本实施例的主体片301中，上述通孔304只需要通过导电模305填充。上述导电材料305最好由铜糊状物，银糊状物形成。
如后面所描述的那样，叠层片306可具有抗蚀层。该抗蚀层最好由比如，镍(比如，厚度为2μm)，银(比如，厚度为0.5μm)形成。
另外，最好上述金属箔307由银，或类似材料形成，上述凸部308由铜，铜合金，或类似材料形成。
此外，可通过下述方式形成布线膜，该方式为：在叠置于主体片上的叠层片(第1叠层片)上再次叠置另一叠层片(第2叠层片)，对叠层片(第2叠层片)的表面上的金属箔进行制作布线图案处理。或还可通过下述方式获得多层结构，该方式为：在叠层片(第2叠层片)上再次叠置叠层片(第3叠层片)，使叠层数增加。
下面连续地对本实施例的布线电路衬底的制造步骤进行描述。
步骤(A)
首先，如图46A所示，制备作为主体部件的主体片301。制备镀铜的叠层板，其中在层状的绝缘树脂302的两个表面上，叠置有铜箔303。上述通孔304通过钻孔或激光处理，穿过绝缘树脂302和铜箔303而形成。之后，通过有选择地对用于制作布线图案的两个表面上的铜箔303进行蚀刻，形成布线膜。
下面参照图48A～48C，对主体片301的制造方法进行描述。另外，可采用图49A～49D所示的方法制造主体片。下面还对该制造方法进行具体描述。
步骤(B)
接着，如图46B所示，在该通孔304中，填充导电材料305。最好，由包含铜或银的导电糊形成导电材料。
步骤(C)
然后，如图46C所示，按照下述方式制备两块叠层片306，该方式为：按照主体片301的两个表面相对的方式设置叠层片306。
上述叠层片306在与主体片301的通孔304相对应的位置，在金属箔的一个表面上，具有凸部308，该金属箔由构成布线膜(与本发明的“布线层”相对应)的，铜或铜合金(或由银形成的金属箔)(与本发明的“金属层”相对应)形成。在与本实施例相对应的本发明的方面，进行蚀刻之前的状态称为“金属层”，以及进行蚀刻之后的状态称为“布线层”，以便根据其状态，辨认相同的部件。另外，在与和本实施例有关的另一实施例相对应的本发明的另一方面，局部地采用相同的技术。
另外，上述叠层片306具有粘接片309，其通过下述方式形成，该方式为：该片309以小于凸部308的高度，粘接于带有凸部308的金属箔307的表面。
在这里，每个凸部308的顶部相对粘接片309突出。最好，上述凸部308采用金属，比如铜形成。
这样设置叠层片306，从而凸部308的伸出方向与主体片301相对。叠层片306相对主体片308设置，从而每个凸部308和每个通孔304相互面对。
步骤(D)
之后，如图46D，在主体片301的两个表面上，叠置叠层片306，以便通过压力，形成一体。此时，凸部308进入导电材料(与本发明的“导电部件”相对应)305，该材料305填充到上述通孔304中，从而它们牢固粘接。其结果是，可基本上使导电材料305和凸部308之间实现完全导通。另外，金属箔307不能够在带有通孔304的区域弯曲。
步骤(E)
随后，如图47A所示，通过在叠层片306上，对金属箔307制造布线图案，形成布线膜。
通过涂敷保护膜，对用作掩模的掩模图案曝光，显影，蚀刻，形成掩模图案，进行制作布线图案操作。之后，将用作掩模的保护膜去除。对于进行有选择的蚀刻，比如，对两个表面，采用氯化铁的水溶液进行喷涂蚀刻处理。
步骤(F)
如图47B所示，有选择地在叠层片306上，形成焊料保护膜310。标号311表示通过有选择地形成焊料保护膜310，形成的凹部。该凹部311这样形成，从而使与构成布线膜307的LSI芯片313的电极的焊料凸部14连接的部分曝露。或，这样形成凹部311，从而使形成有焊球15的部分曝露。
结束该步骤，可形成布线电路衬底312。
步骤(G)
图47C表示安装于布线电路衬底312上的LSI芯片313的状态。标号314表示用于将本实施例的布线电路衬底312与图中未示出的主板连接的焊球，焊料凸部315。
虽然在这里对作为半导体密封件的多层布线衬底的布线电路衬底312的实施例进行了描述，但是也可采用主板。
如上所述，按照本实施例，通过在通孔304中填充导电材料305，形成布线电路衬底312。因此，在填充镀铜叠层板的通孔之后，可取消下述步骤，该步骤指通过非电镀的涂敷和之后的电解涂敷方式，在用于形成布线膜的铜膜的成形。于是，可避免难于设置足够的铜膜的厚度的问题，并且可避免产生厚度不一致的危险。
此外，用于形成布线膜的铜膜不会在带有通孔304的区域弯曲。于是，上述布线膜307可较容易地带有足够的厚度和微型布线图案。
另外，叠层片306中的凸部308连接，进入填充通孔304的导电材料305。于是，叠层片306和主体片301之间的导通性良好，稳定，于是，布线电路衬底可通过简单的制造方法形成，并且具有较高的可靠性。
第43实施例
下面参照图48A～48C，对本发明的第43实施例进行描述。图48A～48C为表示用于上述的布线电路衬底的主体部件(主体片)的制造步骤的实施例的剖视图。
下面连续地，对本实施例的主体片的制造步骤进行描述。
步骤(A)
如图48A所示，作为主体片301的主体部件，制备两个表面镀铜的三层的叠层部件。
在片状绝缘树脂(与本发明的“绝缘层”相对应)302的两个表面上，叠置铜箔303，从而形成叠层部件。
步骤(B)
接着，如图48B所示，通过以有选择地进行蚀刻的方式，对主体片301的两个表面上的铜箔303，进行制作布线图案处理，因此形成构成(与本发明的“金属布线层”相对应的)电路303的布线膜。
通过对用作掩模的经布线图案制作处理的保护膜，进行用于制作布线图案的涂敷保护膜处理，曝光处理，显影处理，饰刻铜箔303进行用于制作布线图案的有选择的蚀刻处理。在该蚀刻结束后，去除上述保护膜。
步骤(C)
然后，如图48C所示，通过比如，钻孔方式，形成通孔304。或，通过激光处理，形成通孔304。最好形成下述通孔304，该通孔304的孔的尺寸在0.1mm～0.3mm的范围内。
如上所述，形成主体片301。
第44实施例
下面参照图49A～49D，对本发明的第44实施例进行描述。图49A～49C为表示用于上述的布线电路衬底的主体部件(主体片)的制作步骤的实施例的剖视图。
下面连续地对本实施例的主体片的制作步骤。
步骤(A)
如图49A所示，与上述的第43实施例类似，作为主体片301用的主体部件，制备两个表面镀铜的3层的叠层部件。
通过在片状的绝缘树脂302的两个表面上，叠置铜箔303，形成叠层部件。
步骤(B)
接着，如图49B所示，通过比如，钻孔方式，形成通孔304。或，通过激光处理，形成通孔304。最好上述通孔304的孔的尺寸约在0.1mm～0.3mm的范围内。
步骤(C)
然后，在整个表面上，进行非电镀的铜镀处理。之后，在整个表面上，进行电解镀铜处理。于是，如图49C所示，形成铜膜303a。
步骤(D)
随后，通过有选择地对该铜膜303a进行蚀刻，设置图49D所示的布线膜。通过采用保护膜的光刻法，进行蚀刻。因此，形成主体片301。
作为用于本发明的布线电路衬底的主体片301，可采用上述的实施例中所描述的制作方法的任何一个。
第45实施例
下面参照图50A～50D，对本发明的第45实施例进行描述。图50A～50C为表示用于上述的布线电路衬底的叠层片的制造步骤的实施例的剖视图。
下面连续地对本实施例的叠层片的制造步骤进行描述。
步骤(A)
如图50A所示，制备下述叠层板，该叠层板通过下述方式获得，该方式为：在由比如，银(比如，厚度为12μm)形成的金属主体部件307的表面上，叠置由铜或铜合金形成的金属层(比如，厚度为100μm)308。
步骤(B)
接着，如图50B所示，有选择地在由铜或铜合金形成的金属层308的表面上，形成保护膜318。将该保护膜318用作蚀刻的掩模，以便形成凸部308。于是，对保护膜318进行涂敷，曝光，显影的处理。
步骤(C)
通过借助用作掩模的保护膜318，有选择地对金属层318进行蚀刻，形成凸部308。之后，去除保护膜318。图50C表示去除保护膜318之后的状态。对于该蚀刻，最好采用碱性蚀刻液。
步骤(D)
然后，如图50D所示，在带有凸部308的金属主体部件307的表面上，固定粘接片309，该片的高度低于凸部308。于是，每个凸部308的顶部相对粘接片30的表面突出。
在采用叠层片306的情况下，有选择地对由银形成的，与叠层片306的表面相对应的金属主体部件307进行蚀刻，以便形成布线膜307。于是，采用银，在布线电路衬底的表面上，形成布线膜307。
第46实施例
下面参照图51A～51D，对本发明的第46实施例进行描述。图51A～51C为表示用于上述的布线电路衬底的叠层片的制造步骤的实施例的剖视图。
下面连续地对本实施例的叠层片的制造步骤进行描述。本实施例的叠层片306a包括其层数多于图50A～50D所示的叠层片306。
步骤(A)
如图51A所示，在金属主体部件307上，形成抗蚀层319。在这里，最好采用铜，形成金属主体部件307，其厚度为18μm。另外，最好采用镍，形成抗蚀层319，其厚度为2μm。还有，最好采用银，形成抗蚀层319，其厚度为0.5μm。
在抗蚀层319的表面上，还叠置金属层308。最好采用铜，或铜合金，形成金属层308，其厚度为100μm。
于是，制备由3层结构形成的叠层板，该3层包括金属主体部件307，抗蚀层319，以及金属层308。
步骤(B)
接着，如图51B所示，在由铜或铜合金形成的金属层308的表面上，有选择地形成保护膜318。该保护膜318用作用于形成凸部308的蚀刻中的蚀刻掩模。于是，对保护膜318进行涂敷，曝光，显影处理。
步骤(C)
然后，以保护膜318作为掩模，有选择地对金属层318进行蚀刻，由此形成凸部308。之后，去除该保护膜318。对于该蚀刻，最好，采用碱性蚀刻液。
在该蚀刻中，该抗蚀层319具有避免由于蚀刻，而使由铜形成的金属主体307部件受到损坏的作用。图51C表示去除保护膜318之后的状态。
步骤(D)
之后，如图51D所示，在带有凸部308的金属主体部件307的表面上，固定粘接片309，该片的高度低于凸部308。
于是，每个凸部308的顶部相对粘接片30的表面突出。
因此，形成本实施例的叠层片。
第47实施例
下面参照图52A～52F和53A～53C，对本发明的第47实施例进行描述。图52A～52F为表示用于该实施例的布线电路衬底的叠层片的制造步骤的实施例的剖视图。图53A～53C为表示本实施例的布线电路衬底的制造步骤的实施例。
下面连续地对本实施例的布线电路衬底的制造步骤进行描述。
步骤(A)
首先，如图52A所示，制造金属板321，其由铜形成，其厚度约为100μm。
步骤(B)
接着，如图52B所示，涂敷感光绝缘树脂层322。通过曝光和显影处理，对该感光绝缘树脂进行制作布线图案处理。标号323表示通过该制作布线图案处理而形成的孔。该孔323对应于带有在后面将要描述的凸部28的区域而形成。
步骤(C)
然后，在上述感光树脂层322的整个表面上，进行非电镀的镀铜步骤。该处理最好按照铜镀层的厚度为0.5μm的方式进行。
之后，有选择地形成通过上述涂敷而形成的保护图案。以保护图案作为掩模，进行电解镀铜处理，因此形成由铜膜形成的布线膜324。该布线膜324最好按照厚度为20μm的方式形成。
随后，去除保护图案。另外，以布线膜324作为掩模，对通过非电镀镀铜处理而形成的铜膜(厚度为0.5μm)蚀刻。于是，将布线膜324相互分开。图52C表示蚀刻之后的状态。对于该蚀刻，最好采用脱模剂。
步骤(D)
随后，如图52(D)所示，形成绝缘层325，以便将布线膜324覆盖，从而有选择地形成局部地带有连接端子的孔326。
步骤(E)
接着，通过电解涂敷方式，形成带由镍/金形成的多层结构的凸部状的微型球体327。该电解涂敷最好按照下述方式形成，该方式为：使镍的厚度为50μm，之后使金的厚度为0.3μm。
步骤(F)
然后，如图52F所示，有选择地对金属板321进行蚀刻，形成凸部328。之后，通过粘接于带有凸部328的表面上，形成粘接层329。因此，形成叠层片330。
下面对通过图46A～46D所示的主体片301的两个表面上均叠置两个叠层片330，形成布线电路衬底的步骤进行描述。
步骤(A)
如图53A所示，制备叠置于主体片的两个表面上的两个叠层片330，主体片301。
相对主体片301，设置叠层片330，从而每个凸部328的位置，以及填充主体片310中的通孔304的导电材料305的位置处于相对状态。
步骤(B)
接着，如图53B所示，在主体片301的两个表面上，叠置叠层片330，以便通过加压而形成整体。同时，上述凸部328进入填充导电材料305中，以便牢固粘接。于是，可基本上使导电材料305和凸部308实现完全导通。因此，形成本实施例的布线电路衬底331。
步骤(C)
另外，如图53C所示，在布线电路衬底331上，安装LSI芯片313，在其上设置焊球315。标号314表示焊料凸部，标号315表示将图中未示出的主板与本实施例的布线电路衬底331连接的焊球。
虽然对作为半导体密封件的多层布线电路衬底的布线电路衬底331的实施例进行了描述，但是其也可用作主板。
虽然在上述的实施例中，对带有叠置于主体片301的两个表面上的叠层片306，或叠层片330的多层结构进行了描述，但是，也可采用带有叠置于主体片301上的叠层片306或叠层片330的多层结构。
另外，在上述的实施例中，可设置下述布线电路衬底，其具有一个或多个还叠置于布线电路衬底312，331的一个或两个表面上的叠层片306，330(第2叠层片)。于是，可获得另一种布线电路衬底的多层结构。
如上所述，叠层片叠置于上述主体片的两个表面或一个表面上。同时，上述叠层片的凸部和用于填充上述主体片的通孔的导电材料连接。于是，上述叠层片的布线膜不会在带有通孔的区域弯曲。此外，主体片中的布线膜无需通过非电镀的涂敷以及和之后的电解涂敷方式形成。因此，上述膜的厚度可按照所需的厚度，保持一致，因此能够进行微型化布线。
此外，上述叠置片中的凸部连接，从而切入填充通孔的导电材料。于是，可增加粘接特性，从而叠置片和主体片之间的导电性良好，保持恒定，由此，可通过简单的制造，以较高的层间连接的可靠性，形成布线电路衬底。
还有，由于还可在另一叠层片的外侧上，叠置叠层片，故可通过较简单的方法，形成布线电路衬底的多层结构，从而还可简化制造步骤，使整个制造时间减少。
如上所述，虽然参照特定的实施例，对本发明进行了具体的描述，并给出了图示，但是应知道，本领域的普通技术人员在不离开本发明的实质和范围内，进行各种改进。此外，显然，本发明包括上述实施例的组合形式，另外包括上述实施例和它们的改进的组合形式。
再有，上述抗蚀层最好由比如，钛(Ti)，锡(Sn)，焊料，铝(Al)形成。

Claims (21)

1.一种布线电路衬底，该衬底包括：
第一金属层，该第一金属层由第一金属形成，所述第一金属层可被蚀刻以形成第一布线电路；
抗蚀层，该抗蚀层具有临近所述第一金属层的第一面和远离所述第一面的第二面；所述抗蚀层由与第一金属不同的金属形成，并形成在第一金属层上；
多个凸部，该多个凸部有选择地形成在所述抗蚀层的所述第二面上，所述凸部通过对第三金属层进行蚀刻而形成；
层间绝缘层，该层间绝缘层以使所述凸部穿过的方式形成于第一金属层上；以及
第二金属层，形成在所述凸部和所述层间绝缘层的表面上，并被用于形成第二布线电路。
2.如权利要求1所述的衬底，其特征在于，通过使用腐蚀剂的蚀刻来形成所述的凸部，所述腐蚀剂基本不会腐蚀所述抗蚀层，并且所述抗蚀层包括与所述多个凸部中的单个凸部具有相同宽度的部分。
3.如权利要求1所述的衬底，其特征在于，还包括镀层，该镀层形成在所述多个凸部和所述抗蚀层周围。
4.如权利要求1所述的衬底，其特征在于，还包括导电糊材料，该导电糊材料与所述多个凸部的所述顶部接触。
5.如权利要求1所述的衬底，其特征在于，还包括各向异性导电膜，该导电膜与所述多个凸部的所述顶部接触。
6.如权利要求1所述的衬底，其特征在于，多个凸部中的每个凸部都具有一个基本上呈三角形的横截面。
7.如权利要求1所述的衬底，其特征在于，多个凸部中的每个凸部都呈锥状火山的形状。
8.如权利要求1所述的衬底，其特征在于，多个凸部中的每个凸部都呈圆筒状。
9.如权利要求1所述的衬底，其特征在于，多个凸部中的每个凸部都具有粗糙的图案。
10.如权利要求1所述的衬底，其特征在于，还包括颗粒喷镀层，该颗粒喷镀层覆盖在所述多个凸部中的每个凸部的表面。
11.如权利要求1所述的衬底，其特征在于，所述多个凸部基本由铜构成，所述多个凸部的表面经过电解铬酸盐处理。
12.如权利要求1所述的衬底，其特征在于，所述多个凸部和所述抗蚀层基本上按照平面矩阵方式布置。
13.如权利要求1所述的衬底，其特征在于，所述凸部和抗蚀层被布置以使得当所述第二金属层被连接到所述多个凸部时，所述多个凸部中的每个凸部经受住压力。
14.如权利要求1所述的衬底，其特征在于，所述多个凸部包括布置在具有高密度的所述衬底上的第一区域中的第一凸部和包括布置在所述第一区域周围的虚的凸部，该虚的凸部的高度低于所述第一凸部的高度。
15.如权利要求1所述的衬底，其特征在于，还包括成环形布置在所述多个凸部周围的多个虚的凸部，其中所述多个虚的凸部中的相邻的凸部按照一定间距或者相互局部重合的方式布置。
16.如权利要求1所述的衬底，其特征在于，还包括多个围绕所述多个凸部中的一个凸部设置的多个虚的凸部。
17.如权利要求1所述的衬底，其特征在于，所述多个凸部包括多个具有第一高度的第一凸部和具有第二高度的虚的凸部，所述第二高度低于所述第一高度。
18.如权利要求1所述的衬底，其特征在于，所述多个凸部包括多个具有第一直径的第一凸部和具有第二直径的虚的凸部，所述第二直径与所述第一直径不同。
19.如权利要求14所述的衬底，其特征在于，所述第二金属层包括对应于所述多个凸部的孔，其中每个所述孔的直径小于所述多个凸部中的每个凸部的顶部的直径，所述多个凸部的顶部被连接到所述第二金属层的所述孔处。
20.如权利要求1所述的衬底，其特征在于，所述多个凸部包括间隔件，所述间隔件由与所述多个凸部相同的材料组成，所述间隔件具有从所述抗蚀层算起的与所述多个凸部基本上相同的高度。
21.如权利要求1所述的衬底，其特征在于，所述多个凸部包括有辨认标记，该辨认标记由与所述多个凸部相同的材料组成，所述辨认标记具有与所述多个凸部基本上相同的高度。
CNB001296817A 1999-10-12 2000-10-12 布线电路衬底及其制造方法 Expired - Fee Related CN100377625C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP289277/1999 1999-10-12
JP289277/99 1999-10-12
JP28927799A JP2001111189A (ja) 1999-10-12 1999-10-12 配線回路基板とその製造方法
JP374462/99 1999-12-28
JP37446299A JP3981227B2 (ja) 1999-12-28 1999-12-28 多層配線基板とその製造方法
JP374462/1999 1999-12-28
JP142658/00 2000-05-16
JP142658/2000 2000-05-16
JP2000142658A JP2001326459A (ja) 2000-05-16 2000-05-16 配線回路基板とその製造方法

Publications (2)

Publication Number Publication Date
CN1292635A CN1292635A (zh) 2001-04-25
CN100377625C true CN100377625C (zh) 2008-03-26

Family

ID=27337500

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001296817A Expired - Fee Related CN100377625C (zh) 1999-10-12 2000-10-12 布线电路衬底及其制造方法

Country Status (5)

Country Link
US (6) US6528874B1 (zh)
EP (4) EP2278865B1 (zh)
KR (1) KR100495957B1 (zh)
CN (1) CN100377625C (zh)
TW (1) TW512467B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199077A (zh) * 2012-01-04 2013-07-10 联发科技股份有限公司 模塑插入层封装及其制造方法
CN110418508A (zh) * 2019-07-15 2019-11-05 宁波华远电子科技有限公司 一种铜基板电路板的制作方法

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP3651369B2 (ja) * 2000-07-19 2005-05-25 セイコーエプソン株式会社 半導体装置の製造方法
JP4459406B2 (ja) * 2000-07-27 2010-04-28 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線板製造方法
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
JP2002337268A (ja) * 2001-05-21 2002-11-27 Nitto Denko Corp 金属箔積層板及びその製造方法
TW550642B (en) * 2001-06-12 2003-09-01 Toshiba Corp Semiconductor device with multi-layer interconnect and method fabricating the same
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP2003023067A (ja) * 2001-07-09 2003-01-24 Tokyo Electron Ltd ビアメタル層の形成方法およびビアメタル層形成基板
JP3971213B2 (ja) * 2002-03-11 2007-09-05 アルプス電気株式会社 キーボード入力装置
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP2004079773A (ja) * 2002-08-19 2004-03-11 Taiyo Yuden Co Ltd 多層プリント配線板及びその製造方法
KR100442918B1 (ko) * 2003-02-06 2004-08-02 엘지전자 주식회사 다층인쇄회로기판의 제조방법
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
CN101414566A (zh) * 2003-03-31 2009-04-22 德塞拉互连材料股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
JP2004335934A (ja) * 2003-05-12 2004-11-25 North:Kk フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法。
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
JP2005026598A (ja) * 2003-07-01 2005-01-27 Tokyo Electron Ltd 多層配線基板形成用部材およびその製造方法ならびに多層配線基板
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US20070029109A1 (en) * 2003-08-07 2007-02-08 Masashi Miyazaki Multilayer printed wiring board and production method therefor
KR100582079B1 (ko) * 2003-11-06 2006-05-23 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
US7205483B2 (en) 2004-03-19 2007-04-17 Matsushita Electric Industrial Co., Ltd. Flexible substrate having interlaminar junctions, and process for producing the same
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7262368B2 (en) * 2004-08-13 2007-08-28 Tessera, Inc. Connection structures for microelectronic devices and methods for forming such structures
US7413995B2 (en) * 2004-08-23 2008-08-19 Intel Corporation Etched interposer for integrated circuit devices
JPWO2006028090A1 (ja) * 2004-09-06 2008-07-31 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材とその製造方法
US20060068576A1 (en) * 2004-09-30 2006-03-30 Burdick William E Jr Lithography transfer for high density interconnect circuits
US7049208B2 (en) 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7361979B2 (en) * 2004-12-29 2008-04-22 Tessera, Inc. Multi-sheet conductive substrates for microelectronic devices and methods for forming such substrates
US20080136041A1 (en) * 2006-01-24 2008-06-12 Tessera Interconnect Materials, Inc. Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
US7495330B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Substrate connector for integrated circuit devices
JP2007051336A (ja) * 2005-08-18 2007-03-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US7960208B2 (en) * 2005-08-26 2011-06-14 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US20070048887A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy
US8736081B2 (en) 2005-08-26 2014-05-27 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
KR100802394B1 (ko) * 2005-11-10 2008-02-13 (주)비엔에프 부도체 용액을 이용한 첨단전자 및 통신장비 내 회로기판의세정장치 및 방법
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US7632708B2 (en) * 2005-12-27 2009-12-15 Tessera, Inc. Microelectronic component with photo-imageable substrate
TWI277190B (en) * 2006-03-07 2007-03-21 Ind Tech Res Inst Package structure for electronic device
TWI287846B (en) * 2006-03-17 2007-10-01 Advanced Semiconductor Eng Method for forming metal bumps
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US20080006850A1 (en) * 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating
JP5091600B2 (ja) * 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
US7675162B2 (en) * 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
CN101286454B (zh) * 2007-04-10 2011-03-30 上海美维科技有限公司 印制电路板的制作方法
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
EP2186132B1 (en) * 2007-08-15 2019-11-06 Tessera, Inc. Interconnection element with posts formed by plating
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
JP2011501410A (ja) 2007-10-10 2011-01-06 テッセラ，インコーポレイテッド 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP2009123863A (ja) * 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
CN102017133B (zh) 2008-05-09 2012-10-10 国立大学法人九州工业大学 芯片尺寸两面连接封装件及其制造方法
TWI407534B (zh) * 2008-06-03 2013-09-01 Unimicron Technology Corp 具雙面線路之封裝基板及其製法
CN101598843B (zh) * 2008-06-04 2013-07-03 鸿富锦精密工业（深圳）有限公司 模仁及其制作方法
KR101019150B1 (ko) * 2008-06-30 2011-03-04 삼성전기주식회사 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US7872332B2 (en) 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
WO2010073800A1 (ja) * 2008-12-22 2010-07-01 富士通株式会社 電子部品とその製造方法
US8872329B1 (en) * 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101147344B1 (ko) * 2010-07-06 2012-05-23 엘지이노텍 주식회사 인쇄회로기판의 제조방법 및 인쇄회로기판
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP5642473B2 (ja) 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
JP5550526B2 (ja) 2010-10-29 2014-07-16 Ｔｄｋ株式会社 積層型電子部品およびその製造方法
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8709933B2 (en) 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
TWI451817B (zh) * 2011-05-26 2014-09-01 豐田自動織機股份有限公司 配線板及配線板的製造方法
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
JP5942074B2 (ja) * 2012-06-29 2016-06-29 京セラ株式会社 配線基板
CN103531484B (zh) * 2012-07-06 2016-12-21 景硕科技股份有限公司 芯片承载基板结构的制作方法
CN103531563B (zh) * 2012-07-06 2016-12-21 景硕科技股份有限公司 芯片承载基板结构
US8623754B1 (en) * 2012-07-27 2014-01-07 Globalfoundries Inc. Repairing anomalous stiff pillar bumps
US9162878B2 (en) 2012-08-30 2015-10-20 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature and wetting layer
US9165878B2 (en) 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9455162B2 (en) 2013-03-14 2016-09-27 Invensas Corporation Low cost interposer and method of fabrication
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8884427B2 (en) 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
JP6208054B2 (ja) * 2014-03-10 2017-10-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9418886B1 (en) * 2015-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming conductive features
KR20180010091A (ko) * 2016-07-20 2018-01-30 주식회사 내경전자 금속 인쇄 회로 기판 및 그 제조 방법
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10229892B2 (en) 2017-06-28 2019-03-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing a semiconductor package
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US20200083154A1 (en) * 2018-09-10 2020-03-12 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
TWI711095B (zh) * 2019-08-21 2020-11-21 欣興電子股份有限公司 封裝結構及其製備方法
WO2021109110A1 (en) * 2019-12-06 2021-06-10 Texas Instruments Incorporated Capacitive touch sensor
TWI736421B (zh) * 2020-09-17 2021-08-11 欣興電子股份有限公司 電路板及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051136A (ja) * 1996-05-28 1998-02-20 Mitsui Petrochem Ind Ltd プリント配線基板の製造方法
US5822850A (en) * 1993-04-16 1998-10-20 Kabushiki Kaisha Toshiba Circuit devices and fabrication Method of the same
CN1202794A (zh) * 1997-06-03 1998-12-23 国际商业机器公司 具有一级和二级通孔的电路板
JPH1187932A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 多層配線板の製造方法
JPH1187912A (ja) * 1997-09-10 1999-03-30 Toshiba Corp 両面型配線板の製造方法
JPH11251365A (ja) * 1998-02-27 1999-09-17 Hitachi Chem Co Ltd 電極群を有する部材の製造法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3319317A (en) * 1963-12-23 1967-05-16 Ibm Method of making a multilayered laminated circuit board
GB1126370A (en) * 1965-12-29 1968-09-05 British Aircraft Corp Ltd Improvements relating to printed circuits
US3605260A (en) * 1968-11-12 1971-09-20 Gen Motors Corp Method of making multilayer printed circuits
US3488429A (en) * 1969-02-24 1970-01-06 Gerald Boucher Multilayer printed circuits
JPS5146904B2 (zh) 1971-09-30 1976-12-11
CA1011002A (en) * 1974-05-16 1977-05-24 Minnesota Mining And Manufacturing Company Method for making printed circultry
JPS5823943B2 (ja) 1975-07-16 1983-05-18 松下電器産業株式会社 絶縁体の貫通電極形成方法
US4190474A (en) * 1977-12-22 1980-02-26 Gould Inc. Method of making a printed circuit board having mutually etchable copper and nickel layers
US4404059A (en) 1982-05-26 1983-09-13 Livshits Vladimir I Process for manufacturing panels to be used in microelectronic systems
US5302494A (en) * 1985-06-10 1994-04-12 The Foxboro Company Multilayer circuit board having microporous layers and process for making same
US4642160A (en) 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
JPH03270193A (ja) 1990-03-20 1991-12-02 Fujitsu Ltd プリント基板の製造方法
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US5108541A (en) * 1991-03-06 1992-04-28 International Business Machines Corp. Processes for electrically conductive decals filled with inorganic insulator material
US5338900A (en) 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
JPH0548242A (ja) 1991-08-15 1993-02-26 Toppan Printing Co Ltd 金属銅皮膜のエツチング方法
DE69218344T2 (de) 1991-11-29 1997-10-23 Hitachi Chemical Co Ltd Herstellungsverfahren für eine gedruckte Schaltung
JP3059568B2 (ja) 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
US5177863A (en) * 1992-03-27 1993-01-12 Atmel Corporation Method of forming integrated leadouts for a chip carrier
US5334487A (en) * 1992-07-23 1994-08-02 International Business Machines Corporation Method for forming a patterned layer on a substrate
US5334804A (en) 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JPH06177514A (ja) 1992-12-01 1994-06-24 Nippon Avionics Co Ltd プリント配線板の製造方法
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
CA2109687A1 (en) 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
JPH06326438A (ja) 1993-05-13 1994-11-25 Nitto Denko Corp 単層配線ユニットおよび多層回路配線板ならびにその製法
JPH0774453A (ja) * 1993-09-03 1995-03-17 Nec Corp 印刷配線板の製造方法
JPH0799384A (ja) 1993-09-29 1995-04-11 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2775585B2 (ja) * 1994-03-25 1998-07-16 日本メクトロン株式会社 両面配線基板の製造法
US5509553A (en) 1994-04-22 1996-04-23 Litel Instruments Direct etch processes for the manufacture of high density multichip modules
DE9407103U1 (de) * 1994-04-28 1994-09-08 Andus Electronic Gmbh Leiterpl Verbindungsanordnung für Multilayer-Schaltungen
US5637834A (en) * 1995-02-03 1997-06-10 Motorola, Inc. Multilayer circuit substrate and method for forming same
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
JP3600317B2 (ja) 1995-07-05 2004-12-15 株式会社東芝 多層印刷配線板およびその製造方法
WO1997019579A1 (fr) * 1995-11-17 1997-05-29 Kabushiki Kaisha Toshiba Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
JP2736042B2 (ja) * 1995-12-12 1998-04-02 山一電機株式会社 回路基板
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
EP0854095B1 (en) * 1996-05-14 2000-11-02 Shibazaki Seisakusho Ltd. Closure device and container
US5744285A (en) * 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
JP3996969B2 (ja) 1997-01-21 2007-10-24 東レ・ダウコーニング株式会社 シリコーンエラストマーコーティングシート状物およびその製造方法
JP3708133B2 (ja) * 1997-01-29 2005-10-19 大日本印刷株式会社 多層配線基板の製造方法、多層配線基板の製造装置、および多層配線基板
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
US6255039B1 (en) 1997-04-16 2001-07-03 Isola Laminate Systems Corp. Fabrication of high density multilayer interconnect printed circuit boards
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JP3988227B2 (ja) 1997-12-01 2007-10-10 日立化成工業株式会社 半導体チップ搭載用基板の製造法および半導体装置
JPH11261225A (ja) 1998-03-10 1999-09-24 Hitachi Cable Ltd 多層配線板の製造方法
JP2000012723A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
US6381837B1 (en) * 1998-09-04 2002-05-07 Visteon Global Technologies, Inc. Method for making an electronic circuit assembly
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
KR100760432B1 (ko) * 1999-03-23 2007-09-20 서키트 호일 룩셈부르크 트레이딩 에스.에이 알. 엘. 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6473963B1 (en) * 2000-09-06 2002-11-05 Visteon Global Tech., Inc. Method of making electrical circuit board
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
TW200507218A (en) 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822850A (en) * 1993-04-16 1998-10-20 Kabushiki Kaisha Toshiba Circuit devices and fabrication Method of the same
JPH1051136A (ja) * 1996-05-28 1998-02-20 Mitsui Petrochem Ind Ltd プリント配線基板の製造方法
CN1202794A (zh) * 1997-06-03 1998-12-23 国际商业机器公司 具有一级和二级通孔的电路板
JPH1187932A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 多層配線板の製造方法
JPH1187912A (ja) * 1997-09-10 1999-03-30 Toshiba Corp 両面型配線板の製造方法
JPH11251365A (ja) * 1998-02-27 1999-09-17 Hitachi Chem Co Ltd 電極群を有する部材の製造法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199077A (zh) * 2012-01-04 2013-07-10 联发科技股份有限公司 模塑插入层封装及其制造方法
US9040359B2 (en) 2012-01-04 2015-05-26 Mediatek Inc. Molded interposer package and method for fabricating the same
CN103199077B (zh) * 2012-01-04 2016-01-06 联发科技股份有限公司 模塑插入层封装及其制造方法
CN110418508A (zh) * 2019-07-15 2019-11-05 宁波华远电子科技有限公司 一种铜基板电路板的制作方法
CN110418508B (zh) * 2019-07-15 2021-08-31 宁波华远电子科技有限公司 一种铜基板电路板的制作方法

Also Published As

Publication number Publication date
US7721422B2 (en) 2010-05-25
EP1093329A3 (en) 2006-01-18
CN1292635A (zh) 2001-04-25
US6528874B1 (en) 2003-03-04
EP2288244B1 (en) 2013-06-26
US20030151067A1 (en) 2003-08-14
US7546681B2 (en) 2009-06-16
US20040197962A1 (en) 2004-10-07
EP2288244A1 (en) 2011-02-23
TW512467B (en) 2002-12-01
EP2306797B1 (en) 2017-04-05
EP2278865B1 (en) 2016-05-11
EP2306797A1 (en) 2011-04-06
EP2278865A1 (en) 2011-01-26
US7096578B2 (en) 2006-08-29
US6646337B2 (en) 2003-11-11
EP1093329A2 (en) 2001-04-18
US20070209199A1 (en) 2007-09-13
KR100495957B1 (ko) 2005-06-17
US20060258139A1 (en) 2006-11-16
US6828221B2 (en) 2004-12-07
US20030143833A1 (en) 2003-07-31
KR20010050954A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
CN100377625C (zh) 布线电路衬底及其制造方法
US7049178B2 (en) Method for fabricating semiconductor package and semiconductor package
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
KR20040086783A (ko) 배선회로기판, 배선회로기판의 제조방법, 및 회로 모듈
CN102098876A (zh) 用于电路基板的制造工艺
JP2000307031A (ja) 両面電気相互接続フレキシブル回路
JP2002050871A (ja) ビルドアップ回路基板およびその製造方法
CN101983429A (zh) 布线用电子部件及其制造方法
US9021690B2 (en) Method of manufacturing printed circuit board having buried solder bump
CN100534263C (zh) 电路板导电凸块结构及其制法
US6316291B1 (en) Method of fabricating a non-laminate carrier substrate utilizing a mold
CN101562953B (zh) 多层基板及其制造方法
CN101467501A (zh) 印制电路板及该印制电路板的制造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
CN102123578B (zh) 表面安装集成电路组件
US20220059520A1 (en) Embedded structure, manufacturing method thereof and substrate
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
CN113629033A (zh) 一种用于芯片封装的引线框架及制备方法和芯片封装结构
TW200847362A (en) Packaging substrate structure and method for fabricating thereof
CN114005760A (zh) 一种半导体封装基板的制备方法
JPH04279093A (ja) 立体配線を有するプリント配線板の製造方法
JPH0974281A (ja) 多層プリント配線板およびその製造方法
JPH1187417A (ja) 接続基板の製造方法及び接続基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NOSU CO., LTD.; APPLICANT

Free format text: FORMER OWNER: NOSU CO., LTD.

Effective date: 20051223

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20051223

Address after: Tokyo, Japan

Applicant after: North Corp.

Co-applicant after: SA bardakci derette company

Address before: Tokyo, Japan

Applicant before: North Corp.

ASS Succession or assignment of patent right

Owner name: TESSERA INTERCONNECT MATERIALS

Free format text: FORMER OWNER: NOSU CO., LTD.; APPLICANT

Effective date: 20070629

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070629

Address after: American California

Applicant after: Tessera Interconnect Materials, Inc.

Address before: Tokyo, Japan

Applicant before: North Corp.

Co-applicant before: Tessera Interconnect Materials, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: EVEN SAS LTD.

Free format text: FORMER OWNER: NORTH KK;SOCKETSTRATE INC.

Effective date: 20120607

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120607

Address after: American California

Patentee after: Tessera Inc.

Address before: American California

Patentee before: Tessera Interconnect Materials, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20191012

CF01 Termination of patent right due to non-payment of annual fee