CN100378562C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN100378562C
CN100378562C CNB031254942A CN03125494A CN100378562C CN 100378562 C CN100378562 C CN 100378562C CN B031254942 A CNB031254942 A CN B031254942A CN 03125494 A CN03125494 A CN 03125494A CN 100378562 C CN100378562 C CN 100378562C
Authority
CN
China
Prior art keywords
conductive film
film
wiring
insulation film
principal ingredient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031254942A
Other languages
English (en)
Other versions
CN1495876A (zh
Inventor
山崎舜平
纳光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1495876A publication Critical patent/CN1495876A/zh
Application granted granted Critical
Publication of CN100378562C publication Critical patent/CN100378562C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics

Abstract

本发明的一个目的是消除由布线电阻引起的电压降的影响而使显示装置的图像质量均匀。另外，本发明还有一个目的是消除由用于将驱动电路部分电连接到输入/输出端子的布线引起的时延，以提高驱动电路部分的工作速度。在本发明中，用于实现低布线电阻并经过微加工的含铜布线用作半导体器件的布线，并为TFT提供防止铜扩散的阻挡层导电薄膜作为所述含铜布线的一部分，以形成含铜布线但却没有铜扩散到TFT的半导体层中。含铜布线是一种包括叠层薄膜的布线，所述叠层薄膜至少包括以铜为主要成分的、经过微加工的导电薄膜和阻挡层导电薄膜。

Description

半导体器件的制造方法
技术领域
本发明涉及其中半导体元件(通常为晶体管)作为器件的半导体器件领域中的布线形成，并且本发明属于降低布线电阻以及其小型化的技术领域。
背景技术
最近已研发出利用在绝缘表面上形成半导体薄膜(厚度为数百到数千nm数量级)来制造薄膜晶体管(TFT)的技术。TFT广泛应用于集成电路(IC)以及诸如电光器件等半导体器件中，特别是作为显示器件(包括液晶显示器件和发光器件)的开关元件而有迅猛的发展。
最重要的是，诸如监控器和电视机等显示装置的应用已显著扩大，且显示装置的大量生产已在进行。所以，另外还需要做到大屏幕，高清晰度，高开口面积比以及高可靠性。
但因布线电阻而产生的电压降(也称为IR降落)现象已成为驱动显示装置的一个问题，这个现象就是：在同一布线中，距电源的距离越大，电压降得越低。在布线长度很长时这个问题就特别严重，是阻碍显示装置大屏幕的实现的障碍。
换句话说，布线电阻引起的电压降使传送所需的电压成为不可能，结果导致像素部分中图像质量的均匀度严重受损的问题。曾试图用例如从布线两端加电压的方法来改善这个问题。但由于使布线环绕时走线很长，故电压降的影响仍然不能忽略不计。
单片式显示装置中的驱动电路部分(通常包括栅极驱动电路和源极驱动电路)是整体形成在同一衬底上的，在制造这种单片显示装置时，在驱动电路部分和电信号的输入端子之间环绕的布线的布线电阻也会成为问题。所述布线电阻可能引起电信号的时延而降低栅极驱动电路或源极驱动电路的工作速度。
如上所述，由于布线电阻产生的电压降以及电信号的时延，就会发生图像质量的均匀度严重受损且驱动电路部分的工作速度极度降低等问题。如果是对角线为数十英寸的大屏幕显示装置，这个问题就特别严重。
对于上述问题，有报导说使用低电阻材料来降低布线电阻(例如，日本公开特许公报2000-58650)。但在这种情况下，微加工很困难且在使用化学机械抛光(CMP)时引起颗粒污染，因为使用铜作为低电阻材料且铜布线是借助镶嵌技术(damascene)形成的。
此外，还有一种已知技术，即：将其上形成有元件的衬底和具有高硬度的印刷布线板(PWB)与导体(各向同性的导电薄膜或凸缘)电连接，以减小在具有形成的元件的所述衬底上所形成的各种布线(第一组布线)的电阻，从而抑制因布线电阻引起的电压降的影响(例如，日本公开特许公报2001-236025)。
发明内容
本发明的一个目的是抑制上述因布线电阻引起的电压降的影响，使显示装置的图像质量均匀一致。此外，本发明还有一个目的是抑制由用于把驱动电路部分电连接到输入/输出端子的布线引起的时延、以提高驱动电路部分的工作速度。
为了达到上述目的，本发明具有以下特征，即，为了降低布线电阻，使用易于进行微加工的含铜布线作为半导体装置所用的布线，并为薄膜晶体管(以下称为TFT)提供用于防止铜扩散的导电薄膜(以下称为阻挡层导电薄膜)作为含铜布线的一部分，形成没有铜扩散到TFT的半导体层中的含铜布线。
本发明的含铜布线是包括叠层薄膜的布线，所述叠层薄膜至少包括以铜为主要成分的导电薄膜和作为阻止铜扩散的阻挡层的阻挡层导电薄膜。在形成三层或三层以上的叠层结构的情况下，以铜为主要成分的导电薄膜可以作为中间层。应当指出，需在所述含铜导电薄膜和TFT的活性层之间设置阻挡层导电薄膜。
此外，本发明具有另一个特征，即，借助掩模、使用DC溅射或蒸发来形成以铜为主要成分的导电薄膜，并且借助干刻蚀进行微加工来减小以铜为主要成分的导电薄膜的线宽。应当指出，此处所用的掩模是由不锈钢、镍、玻璃或石英等材料形成且在所述开口部分中具有大于5μm的节距。此外，在本发明中最好所形成的以铜为主要成分的导电薄膜具有0.1-1μm的薄膜厚度。
本发明还有另一特征，即，使用含铜布线来形成源线(信号线)、栅极线(扫描线)、供电线和环绕布线(taken-around wiring)。
此外，由于如上所述在本发明中所用的铜对于TFT的电特性不是一种优选材料，所以本发明还有一个特征，就是至少在活性层和以铜为主要成分的导电薄膜之间设置阻挡层导电薄膜作为铜的阻挡层，以防铜渗透到TFT的活性层中。作为阻挡层导电薄膜，可以使用从氮化钽(TaN)、氮化钛(TiN)和氮化钨(WN)中选择的材料，也可以使用这些材料中多种材料的叠层。
因此，本发明提供一种制造半导体器件的方法，所述半导体器件的布线包括具有阻挡层性质的第一导电薄膜(阻挡层导电薄膜)和以铜为主要成分的第二导电薄膜的叠层，所述方法包括以下步骤：在绝缘衬底上形成第一导电薄膜；借助刻蚀法将所述第一导电薄膜加工成所需形状；通过掩模的开口部分在第一导电薄膜上形成第二导电薄膜；以及利用干刻蚀减小所述第二导电薄膜的宽度。
应当指出，本发明包括按照本发明的布线制造方法制造扫描线的情况。
本发明的另一组成部分提供一种制造半导体器件的方法，所述半导体器件具有包含叠层的第一布线，所述叠层包括起阻挡层作用的第一导电薄膜和以铜为主要成分的第二导电薄膜，所述方法包括以下步骤：在绝缘表面上形成半导体层；在半导体层上形成第一绝缘薄膜；在第一绝缘薄膜上形成第一导电薄膜；借助刻蚀将第一导电薄膜加工成所需形状；通过掩模的开口部分在第一导电薄膜上形成第二导电薄膜；利用干刻蚀减小第二导电薄膜的宽度；利用第一布线作为掩模将杂质元素掺杂到半导体层中以便形成掺杂区；形成覆盖第一布线的第二绝缘层；在第二绝缘薄膜的一部分中形成通到掺杂区的接触孔；以及在第二绝缘薄膜上形成电连接到掺杂区的第二布线。
在上述方法中，第二布线可以按以下步骤形成：在第二绝缘薄膜上形成具有阻挡层特性的第三导电薄膜；借助刻蚀将第三导电薄膜加工成所需形状；通过掩模的开口部分在第三导电薄膜上形成以铜为主要成分的第四导电薄膜；以及利用干刻蚀减少第四导电薄膜的宽度。
此外，本发明的另一组成部分提供一种制造半导体器件的方法，所述半导体器件具有包含叠层的布线，所述叠层包括具有阻挡层特性的第一导电薄膜和以铜为主要成分的第二导电薄膜，所述方法包括以下步骤：形成包括作为其一部分的掺杂区的半导体层；通过第一绝缘薄膜在半导体层上形成栅极；在栅极上形成第二绝缘层；在第二绝缘薄膜的一部分中形成通到掺杂区的接触孔；将在第二绝缘薄膜上形成的第一导电薄膜制作成布线图案；通过掩模的开口部分在第一导电薄膜上形成第二导电薄膜；以及利用干刻蚀减小第二导电薄膜的宽度，以形成电连接到第二绝缘薄膜上掺杂区的布线。
在以上每一种方法中，可以借助溅射法形成覆盖第二导电薄膜的绝缘薄膜，所述绝缘薄膜具有作为包含氮化硅、氮氧化硅、氮化铝和氮氧化铝之一的阻挡层的特性。
在本发明中，形成含铜布线可以允许大电流通过并且降低布线电阻。因而就有可能减小电压降以及信号波形的周期。
此外。在本发明中，由于含铜布线可以进行微加工，布线和电极所占用的面积就可减小。应当指出，在制造5英寸或更大的中型或大型面板并使大电流流入布线以利用按本发明的含铜布线时，这一点特别有效。
附图说明
附图中：
图1A到1E是描述按照本发明的布线的制造过程的简图；
图2A到2E是把按照本发明的布线用于信号线的情况下的截面图；
图3A到3D是把按照本发明的布线用于信号线的情况下的截面图；
图4A到4D是把按照本发明的布线用于信号线的情况下的截面图；
图5A到5D是描述按照本发明的布线结构的实例的简图；
图6A到6C是把按照本发明的布线用于扫描线的情况下的截面图；
图7A到7D是把按照本发明的布线用于环绕布线的情况下的截面图；
图8A到8B是描述发光装置的简图；以及
图9A到9C是描述电气装置的简图。
具体实施方式
以下将说明本发明的具体实施方式。
〔实施方式1〕
用图1A到1E来说明按照本发明的含铜布线的制造方法。
在图1A中，在衬底101上形成图案、以便形成第一导电薄膜102。可以使用诸如包含氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、碳化钛(TiC)、碳化钽(TaN)或硅的导电薄膜作为此时形成的第一导电薄膜，它们具有阻挡层的性质用以防止来自后来形成的含铜导电薄膜的铜的渗透。此外，Ti，Al，Ta和W等材料也可与上述材料组合使用。
第一导电薄膜用溅射法形成并利用干刻蚀对其进行图案制作，线宽为30到40μm。
然后，如图1B中所示，借助掩模103利用溅射法进行图案制作，以便形成第二导电薄膜104(图1C)。此处利用金属掩模作为掩模103。
此时形成的第二导电薄膜104由以铜为主要成分的材料形成，薄膜厚度为0.1到1μm。
其次，在第二导电薄膜104上形成抗蚀层105，用抗蚀层105作为掩模进行干刻蚀作微加工，获得形状106(图1E)。在这种情况下，第二导电薄膜104的线宽为5到10μm。刻蚀时，用含氯气体进行干刻蚀，此时刻蚀处理室中的压力应降低(包括真空)并对衬底表面进行加热或光辐射。
应当指出，最好能形成具有阻挡层性质的绝缘薄膜(图中未示出)，用以防止在形成图1E所示的含铜布线后第二导电薄膜中所含的铜的扩散。诸如氮化硅、氮氧化硅、氮化铝、氮氧化铝、DLC(类钻石碳)或氮化碳(CN)等材料可以用来作阻挡层绝缘薄膜。
〔实施方式2〕
在本实施方式中，将要说明以下情况，即，含铜布线用于在显示装置的像素部分形成的信号线(在本实施方式这也包括供电线)，用于从源极驱动电路向每个像素输入信号。应当指出，采用具有在一对电极之间形成的场致发光夹层的发光元件的发光装置作为本实施方式所示的显示装置。
发光装置在像素部分具有如图2A所示的形成矩阵形状的多个像素，每个像素具有信号线201、供电线202、扫描线203、多个TFT 204和205、电容206和发光元件207。应当指出，TFT 204和205可以具有多栅结构，例如双栅极结构或三栅极结构，代替单栅结构。
图2B示出图2A的顶视图，这里具有形成的信号线201、供电线202、扫描线203、多个TFT 204和205、电容206，并示出在形成作为发光元件的第一电极的像素电极之前的状态。应当指出，稍后在图2B的虚线部分209中形成像素电极。
信号线201由包括阻挡层导电薄膜201a和以铜为主要成分的导电薄膜201b的叠层薄膜形成，而供电线202由包括阻挡层导电薄膜202a和以铜为主要成分的导电薄膜202b的叠层薄膜形成。
至于图2B中的连接，TFT 204的源区和漏区中的一个连接到信号线201，而源区和漏区中的另外一个连接到电容206和TFT 205的栅极。扫描线203的一部分是TFT 204的栅极。此外，TFT 205的源区和漏区中的一个连接到后来形成的像素电极、而源区和漏区中的另外一个连接到供电线。则在供电线202和活性层叠置的区域中形成电容206。
以下根据沿图2B所示的A-A’截取的截面图，利用图2C到2E详细说明不同的结构。
在图2C中，示出具有绝缘表面的衬底211。可以使用玻璃衬底、陶瓷衬底、石英衬底、硅衬底或塑料衬底(包括塑料薄膜)。
在衬底211上，将氮氧化硅薄膜212a和氮氧化硅薄膜212b层叠、作为基底薄膜。当然对材料没有限制。
在氮氧化硅薄膜212b上设置用作TFT 205的半导体层的半导体薄膜和电容206(统称为半导体层213)，TFT 205的半导体层设置有源区、漏区和沟道形成区，并且可以以适当的方式形成与栅极重叠的LDD区和GOLD结构。
TFT的半导体层213用栅极绝缘薄膜214覆盖，并且在其上设置具有氮化钽(TaN)215和钨(W)216的叠层的栅极。在本实施方式中，氮氧化硅薄膜用作栅极绝缘薄膜214。虽然栅极的金属薄膜具有很大的彼此选择比例，但在将刻蚀条件优化时，这种结构是可能做到的。至于刻蚀条件，可参阅本申请人的日本公开特许公报2001-313397。
设置氮化硅薄膜或氮氧化硅薄膜作为覆盖栅极的绝缘薄膜217。在本实施方式中，氮氧化硅薄膜是用等离子CVD法形成的。此外，为平面化，借助溅射法、CVD或涂覆形成的光敏或非光敏有机材料(聚酰亚胺，丙烯酸，聚酰胺，聚酰亚胺酰胺(polyimideamide)，抗蚀剂，或苯并环丁烯)、无机材料(例如氧化硅，氮化硅或氮氧化硅)或它们的叠层可用来在绝缘薄膜217上形成第一层间绝缘薄膜218a。
在第一层间绝缘薄膜218a上，形成氮化物绝缘薄膜(通常为氮化硅薄膜或氮氧化硅薄膜)的第一阻挡层绝缘薄膜219。在本实施方式中，用氮化硅薄膜作为第一阻挡层绝缘薄膜219。然后，利用湿刻蚀或干刻蚀在第一阻挡层绝缘薄膜219，第一层间绝缘薄膜218a，绝缘薄膜217和栅极绝缘薄膜214中形成接触孔(开口部分)。
应当指出，图2C所示的设置在第一层间绝缘薄膜218a中的接触孔具有锥形形状，其中，越到底部直径越小、而由第一层间绝缘薄膜218a的上表面和接触孔的斜坡(接触孔的拐角部分)构成的角度(图2C中用虚线221a表示的部分)大约为95到135度。
然后，用具有阻挡层特性的导电材料形成阻挡层导电薄膜201a和202a以及布线220，再经历制作图案刻蚀(干刻蚀或湿刻蚀)。
然后，利用金属掩模进行溅射，以便在阻挡层导电薄膜201a和202a上分别完成以铜为主要成分的导电薄膜201b和202b的图案形成，随后利用干刻蚀进行微加工。应当指出，关于导电薄膜201b和202b的制造方法可参阅实施方式1。
按照上述过程，信号线201由阻挡层导电薄膜201a和以铜为主要成分的导电薄膜201b形成，而供电线202由阻挡层导电薄膜202a和以铜为主要成分的导电薄膜202b形成。
下面将利用图2D给出对以下结构的说明，即，接触孔具有园角部分(图2D中用虚线221a表示的部分)，其形状为越到底部直径越小。在此情况下，可以使用光敏或非光敏有机材料(聚酰亚胺，丙烯酸，聚酰胺，聚酰亚胺酰胺(polyimideamide)，抗蚀剂，或苯并环丁烯作为第一层间绝缘薄膜218b，并可用湿刻蚀或干刻蚀形成接触孔。
再利用图2E给出对以下结构的说明，即，接触孔中锥形部分的形状不同于图2D，接触孔有园角部分，且其斜坡具有两个或多个不同的曲率半径。此时，可以使用光敏或非光敏有机材料(聚酰亚胺，丙烯酸，聚酰胺，聚酰亚胺酰胺(polyimideamide)，抗蚀剂，或苯并环丁烯)作为第一层间绝缘薄膜218c的材料，并可用湿刻蚀或干刻蚀形成接触孔。
在层间绝缘薄膜中形成这种形状的接触孔可以防止为TFT 205提供的布线220的断裂。
应当指出，在形成图2C到2E所示的以铜为主要成分的导电薄膜201b和202b之后，最好形成绝缘薄膜304来覆盖以铜为主要成分的导电薄膜201b和202b，如图3A所示。绝缘薄膜304可由氮化硅(SiN)或氮氧化硅((SiNO)形成。在本实施方式中，氮化硅是用高频溅射形成的。当以铜为主要成分的导电薄膜201b和202b这样被绝缘薄膜304覆盖时，就可以防止导电薄膜中所含的铜扩散到TFT的活性层中。
然后，利用光刻法在绝缘层304的一部分的位置上形成开口部分并使其与布线220重叠，并且形成像素电极222。于是，像素电极222和布线220通过所述开口部分电连接。
应当指出，在图3B到3D的每一个图中，制造布线220、绝缘薄膜304以及像素电极222的顺序，在绝缘薄膜304中制造开口部分的方法，或绝缘薄膜的制造方法都是不同的。
例如，在图3B中，各自包括阻挡层导电薄膜和以铜为主要成分的导电薄膜的信号线201和供电线202以及包括阻挡层导电薄膜的布线220是在形成像素电极222之后形成的。最后在绝缘薄膜304中形成开口部分。
在图3C的结构中，布线220、信号线201和供电线202的形成类似于图3A。但此时形成了第二层间绝缘薄膜305并在第二层间绝缘薄膜305上形成第二阻挡层绝缘薄膜306。然后，在第二层间绝缘薄膜305和第二阻挡层绝缘薄膜306中形成开口部分，以形成以开口部分电连接到布线220的像素电极222。应当指出，第二层间绝缘薄膜305可以用与第一层间绝缘薄膜218a、218b或218c相同的材料和方法形成，而第二阻挡层绝缘薄膜306可以用与第一阻挡层绝缘薄膜219相同的材料和方法形成。
在图3D的结构中，绝缘薄膜304的制造方法与图3A到3C的情况不同，绝缘薄膜304借助掩模仅仅形成在含铜布线上。因此在这种情况下，不需要用光刻法在绝缘薄膜304中形成开口部分。应当指出，可以使图3D所示的结构适应图3A到3C所示结构中绝缘薄膜304的制造方法。
在如图3D所示仅仅在含铜布线上形成绝缘薄膜304的情况下，可以用与阻挡层导电薄膜201a和202a同样的材料代替绝缘薄膜304。
下面利用图4A和4D，给出关于在形成图3A所示的像素电极222之后形成覆盖像素电极的末端、布线、信号线和扫描线的存储体(bank)(又称为隔层或阻挡层)以及在像素电极上形成发光层和发光元件的第二电极的方法的说明。
在图4A中，除了图3A所示的结构外，在完整地形成第二层间绝缘薄膜305之后在像素电极上形成开口部分。借助溅射法，CVD，或涂覆法形成的光敏或非光敏有机材料(聚酰亚胺，丙烯酸，聚酰胺，聚酰亚胺酰胺，抗蚀剂，或苯并环丁烯)、无机材料(例如氧化硅，氮化硅或氮氧化硅)或它们的叠层可用来形成第二层间绝缘薄膜305。在用光敏有机材料形成第二层间绝缘薄膜的情况下，在本发明中可以使用任何在光照下就变为不溶于刻蚀剂的负性光敏有机材料以及在光照下就变为溶于刻蚀剂的正性光敏有机材料。
在开口部分中形成包含有机化合物的发光层310，并且在发光层310上形成第二电极307。在形成发光层310之前和之后，最好在真空下加热去气。而且，最好将第一电极的表面平面化，因为包含有机化合物的发光层310特别薄，例如可以在像素电极222作图案之前或之后用化学机械抛光(通常称为CMP)处理进行平面化。此外，可以进行清除外来颗粒(例如灰尘)的清洁处理(刷洗或bellclean清洁)以改善像素电极表面的洁净度。
应当指出，第二层间绝缘薄膜305的开口部分，如图4A所示，具有锥形形状，越到底部直径越小，第二层间绝缘薄膜305的上表面和开口部分的斜坡(开口部分的拐角部分)构成的角度大约为95到135度。
图4B所示的结构与图4A所示不同，其中，开口部分的拐角部分具有一定程度的锥形。在图4B中，开口部分有园角部分，且其直径越到底部就越小。可以使用光敏或非光敏有机材料(聚酰亚胺，丙烯酸，聚酰胺，聚酰亚胺酰胺，抗蚀剂，或苯并环丁烯)作为第二层间绝缘薄膜305的材料，并可用湿刻蚀或干刻蚀形成开口部分。
另一种不同的锥形开口部分示于图4C。开口部分有园角部分，且其斜坡具有两个或多个不同的曲率半径。可以使用光敏或非光敏有机材料(聚酰亚胺，丙烯酸，聚酰胺，聚酰亚胺酰胺，抗蚀剂，或苯并环丁烯作为第二层间绝缘薄膜305的材料，并可用湿刻蚀或干刻蚀形成开口部分。
关于图4C中第二层间绝缘薄膜305的开口部分的形状，图4D中示出用虚线表示的一部分的放大视图。也就是说，底部与像素电极222的上表面相接触，并具有弯曲的侧表面，所述弯曲的侧表面取决于像素电极222和底部表面之间接触点上方的曲率中心(O1)以及第一曲率半径(R1)，而顶部与第二层间绝缘薄膜305相接触，并具有弯曲的侧表面，所述弯曲的侧表面取决于顶部表面和上表面之间的接触点下方的曲率中心(O2)以及第二曲率半径(R2)。
虽然根据图3A所示结构描述了图4A和4C，但是也可以结合图3B到3D、还有图2D和2E中的任何一个进行描述。
关于按照本发明形成的布线的具体叠层结构，将结合图5A到5D进行说明。应当指出，图5A到5D示出的是在图4C中图解说明的区域309的结构。
在图5A中，在绝缘薄膜501上形成Ti薄膜和TiN薄膜的叠层，以便形成阻挡层导电薄膜502。即，在绝缘薄膜501上首先形成的薄膜是Ti薄膜，TiN薄膜作为阻挡Cu的薄膜形成在Ti薄膜上。然后将Cu薄膜形成在阻挡层导电薄膜502上作为以铜为主要成分的导电薄膜503。此处，在Cu薄膜上形成SiN薄膜的阻挡层绝缘薄膜504。
在图5B中，更多层叠加在一起形成阻挡层导电薄膜502，即，叠加Ti薄膜、铝薄膜和TiN薄膜。
此外，阻挡层导电薄膜502在图5C中具有Ti薄膜和TaN薄膜的叠层结构，而在图5D中具有Ti薄膜和WN薄膜的叠层结构。应当指出，在图5B到5D的各结构中，也都形成阻挡层绝缘薄膜504，与图5A类似。
应当指出，此处示出的图5A到5D是按照本发明的由叠层导电薄膜形成的布线结构的实例，如果对上述材料进行组合，则对于组合没有什么限制。
〔实施方式3〕
在所述实施方式中，参阅图6A到6C说明将含铜布线用于栅极的实例。
图6A示出在发光器件中像素的等效电路。如图6A所示，像素具有至少一个信号线601，供电线602，扫描线603，多个TFT 604和605，电容606和发光元件607。应当指出，TFT 604和605可以有多栅结构，例如双栅极结构或三栅极结构，代替单栅结构。
图6B示出图6A的顶视图，其中像素电极(发光元件的第一电极)622已形成，它具有信号线601，供电线602，扫描线603，TFT 604和605，电容606和发光元件的像素电极622。作为扫描线603和TFT604的栅极，设置阻挡层导电薄膜603a和其上的以铜为主要成分的导电薄膜603b。
图6C示出沿图6B中B-B’截取的截面图。类似于图2C，提供了具有绝缘表面的衬底611、作为基底薄膜的氮氧化硅薄膜612a和氮氧化硅薄膜612b以及TFT 604和605的半导体薄膜613。然后形成覆盖半导体薄膜613的栅极绝缘薄膜614，并且在半导体薄膜613上形成阻挡层导电薄膜603a和以铜为主要成分的导电薄膜603b。也就是说，本实施方式的特征在于使用含铜布线作为栅极。含铜布线的制造方法可参阅实施方式1。使用从氮化钽(TaN)、氮化钛(TiN)和氮化钨(WN)中选择的一种材料、或多种所述材料的叠层薄膜来形成阻挡层导电薄膜603a，挡层导电薄膜603a起保护薄膜的作用，用于防止铜由于扩散而渗透到半导体薄膜613中。
对与栅极相同的层进行图案制作，以便在形成栅极的同时形成扫描线603。也就是说，扫描线603具有阻挡层导电薄膜603a和以铜为主要成分的导电薄膜603b的叠层结构。
然后，利用栅极或抗蚀剂作为掩模在半导体薄膜613中形成源区、漏区和沟道形成区。另外，可以以适当的方式形成与栅极重叠的LDD区和GOLD结构。应当指出，掺杂有杂质的源区、漏区或LDD区称为掺杂区。形成氮化硅薄膜或氮氧化硅薄膜作为覆盖栅极的绝缘薄膜617。
为了激活掺杂区，使用加热炉或激光器。此时，最好从衬底的背面(形成有半导体薄膜的那一面的反面)来照射激光(例如准分子激光器)进行激活，以防止因激活中的加热使铜扩散而渗透到半导体薄膜中。更好的是，在形成阻挡层导电薄膜603a之后形成掺杂区，用加热炉或激光器激活掺杂区，然后再形成以铜为主要成分的导电薄膜603b。
此外，为了平面化，借助溅射法、CVD或涂覆法形成的光敏或非光敏有机材料(聚酰亚胺，丙烯酸，聚酰胺，聚酰亚胺酰胺，抗蚀剂，或苯并环丁烯)、无机材料(例如氧化硅，氮化硅，或氮氧化硅)或它们的叠层可用来在绝缘薄膜617上形成层间绝缘薄膜618。
在层间绝缘薄膜618上，形成含有氮化物绝缘薄膜(通常为氮化硅薄膜或氮氧化硅薄膜)的阻挡层绝缘薄膜619。应当指出，此处提到的阻挡层绝缘薄膜表示具有防止铜扩散功能的绝缘薄膜。在本实施方式中，使用氮化硅薄膜作阻挡层绝缘薄膜619。然后，用湿刻蚀或干刻蚀在阻挡层绝缘薄膜619、层间绝缘薄膜618、绝缘薄膜617以及栅极绝缘薄膜614中形成接触孔(开口区)。至于接触孔的形状，即层间绝缘薄膜的形状，可以采用图2C到2E的任何结构。
在接触孔中形成布线并连接到源区或漏区，并且在与布线相同的层上制作图案的步骤同时形成信号线601和供电线602。然后，形成发光层等，如图3A到3D和图4A到4C所示。应当指出，图3A到3D的任何结构都可用作待形成的像素电极，而图4A到4C的任何结构都可用作用于形成发光层的绝缘薄膜等的结构。
这样，就可以将含铜布线用于栅极和扫描线。
当如上所述将含铜布线用于栅极和扫描线时，就有可能减小电压降和波形的周期，并进一步获得显示装置的窄帧。
〔实施方式4〕
按照本发明的制造方法获得的布线可以用于显示装置中的环绕布线。
在图7A所示的衬底731上，形成源侧驱动电路732和栅极侧驱动电路733的驱动电路部分以及像素部分734，并且源侧驱动电路732和栅极侧驱动电路733通过环绕布线735连接到外部。也就是说，按照本发明的布线可以用于此处所示的环绕布线735。如果是发光装置，供电线714和像素部分734的每个像素中形成的发光元件的第二电极(图中未示出)也通过环绕布线连接到外部。在本实施方式中，最好作为环绕布线而形成的含铜布线具有900到1500μm的线宽，而在连接到FPC(柔性印刷电路)的连接部分中大约为100到200μm。
应当指出，环绕布线在连接部分736连接到FPC737。
在此，将图7A所示区域738的结构详细示于图7B。在图7B中，标号701表示阻挡层导电薄膜，标号702表示所形成的叠加在阻挡层导电薄膜701上的以铜为主要成分的导电薄膜。然后，用第二绝缘薄膜711覆盖它们的叠层布线。在形成于第一绝缘薄膜707中的接触孔705中，将阻挡层导电薄膜701电连接到扫描线706。由于与像素部分734的像素电极同时形成的透明导电薄膜704已将在其上形成的第二绝缘薄膜711去除，所以在图7B的顶视图中透明导电薄膜704的表面就暴露出来。
图7C示出图7B中沿A-A’截取的截面图。首先，在与扫描线同时形成的布线706上，在形成层间绝缘薄膜的同时形成第一绝缘薄膜707。然后，在形成于第一绝缘薄膜707中的接触孔(开口部分)705中形成作为环绕布线的阻挡层导电薄膜701，并将其通过接触孔连接到布线706。在阻挡层导电薄膜701上，形成经历图案制作的以铜为主要成分的导电薄膜702，延伸到与接触孔短接。然后，形成透明导电薄膜704，与阻挡层导电薄膜701相接触，从第一绝缘薄膜707上的一个位置延伸。
然后，在第一绝缘薄膜上形成第二绝缘薄膜711，覆盖阻挡层导电薄膜701和以铜为主要成分的导电薄膜702，在第二绝缘薄膜711中形成开口部分，覆盖透明导电薄膜704的外周(也称为边缘或框)并使其表面暴露(图7B的顶视图)。应当指出，第一和第二绝缘薄膜707和711之间的边距(margin)设置为数μm，例如3μm。
图7D示出保护电路720及其附近的放大视图。在连接到FPC的连接区域附近(以下称连接区)，与TFT半导体层同时形成的半导体层712是阶式(之字形)形成的矩形。然后，半导体层702通过接触孔连接到阻挡层导电薄膜701和布线706，起到保护电路的作用。有了这样的保护电路，半导体层就起到电阻的作用，能够防止因静电等原因引起的过大电流流到驱动电路部分和像素部分。此外，可以形成TFT来代替半导体层或与半导体层相结合。
另外，在环绕布线连接到发光元件的电极的情况下和在环绕布线连接到驱动电路部分的布线的情况下，FPC的端子与环绕布线之间的连接是不同的。也就是说，在环绕布线连接到发光元件的电极的情况下，由于需要尽可能的降低电阻，所以环绕布线的宽度设计得比较宽，且两个FPC的端子都与环绕布线相连接。另一方面，在环绕布线连接到驱动电路部分的布线的情况下，与上述情况相比环绕布线的宽度设计得比较窄，且一个FPC的端子与环绕布线相连接。这样，连接的FPC端子数是考虑到连接到环绕布线的对象而设定的。而且，可以相对于发光元件的每个电极和驱动电路部分的每条布线设置保护电路。
然后，将图7A的顶视图未示出的包含导体708的树脂713形成在第二绝缘薄膜711的开口部分上，并通过设置在FPC侧的布线709连接到FPC 710。
如上所述，在本实施方式中，在环绕布线的预定位置形成以铜为主要成分的导电薄膜702以降低布线电阻，并可防止布线发热。特别是，在中型和大型面板的情况下，需要使大电流流动。所以，象本发明那样利用以铜为主要成分的导电薄膜是很有用的，因为它具有可以使大电流流过的优点。
〔实施方式5〕
在实施方式5中，将利用图8A和8B给出关于按照本发明的半导体装置的有源矩阵发光器件外观的说明。图8A是发光器件的顶视图，图8B是沿图8A的A-A’截取的截面图。虚线围绕的部分801表示驱动电路部分(源侧驱动电路)，另一虚线围绕的部分802表示像素部分，还有一条虚线围绕的部分803表示驱动电路部分(栅极侧驱动电路)。此外，还提供有密封衬底804和密封材料805，而密封材料805围绕的内部是空隙807。
布线(环绕布线)808所起的作用是将要输入的信号传送到源侧驱动电路801和栅极侧驱动电路803，并接收来自作为外部输入端的FPC(柔性印刷电路)的各种信号，例如视频信号、时钟信号、启动信号和复位信号等。虽然此处仅示出了FPC，但可将印刷布线板(PWB)接到FPC上。本说明书中的发光器件不仅包括发光器件本身，也包括连接有FPC或PWB的状态。
下面利用图8B说明剖视结构。此图示出了在元件衬底810上形成的驱动电路部分和像素部分的源侧驱动电路801和像素部分802。
在源侧驱动电路801中，形成了CMOS电路，所述电路中组合了n-沟道TFT 823和p-沟道TFT 824。用于构成驱动电路的TFT可以由已知的CMOS电路、PMOS电路或NMOS电路形成。并不总是需要象本实施方式那样将驱动电路整体形成在衬底上，可以不在衬底上而在衬底外部形成驱动电路。
像素部分802包括多个像素，所述多个像素中的每个像素包括开关TFT 811、电流控制TFT 812和第一电极813，所述第一电极是电连接到电流控制TFT 812的漏区的像素电极。另外，形成存储体(bank)814覆盖第一电极813的末端部分。此处使用正性光敏聚丙烯树脂薄膜来形成存储体814。
另外，使存储体814的顶部或底部形成具有一定曲率的弯曲表面，以改善覆盖度。例如，如果用正性光敏聚丙烯作为存储体814的材料，最好只是存储体814的上部形成具有曲率半径(0.2μm到0.3μm)的弯曲表面。而且，对于存储体814，可使用任何在光照下就变为不溶于刻蚀剂的负性光敏有机材料以及在光照下就变为溶于刻蚀剂的正性光敏有机材料。
在第一电极813上，形成场致发光层816和第二电极817。此时最好使用一种逸出功大的材料作为第一电极813的材料。例如，除了单层薄膜，例如氮化钛薄膜、铬薄膜、钨薄膜、锌薄膜或铂薄膜外，可以使用氮化钛薄膜和以铝为主要成分的薄膜的叠层，或氮化钛薄膜、以铝为主要成分的薄膜、和氮化钛薄膜的三层结构。当第一电极813采用叠层结构时，作为布线就可能具有较低的电阻，可以获得良好的欧姆接触，以及还可使第一电极813起阳极作用。
还有，场致发光层816是利用喷墨法或借助蒸发掩模的蒸发法形成的。
此外，作为在场致发光层816上形成的第二电极(阴极)817的材料，可以使用逸出功小的材料(Al，Ag，Li，Ca，合金例如MgAg，MgIn，或AlLi，CaF2，或CaN)。此处是用膜厚很薄的金属薄膜和透明导电薄膜(ITO：氧化铟-氧化锡合金，In2O3-ZnO：氧化铟-氧化锌合金，ZnO：氧化锌等)的叠层作第二电极(阴极)817，以便发送发射的光。
另外，第二电极817也起到所有像素的共用布线的作用，它通过环绕布线808电连接到FPC 809。
密封衬底804用密封材料805接合到元件衬底810上，使之可以将发光元件818密封起来，也就是说，发光器件818设置在由元件衬底801、密封衬底804和密封材料805所包围绕空隙807中。
应当指出，最好使用环氧树脂作密封材料805。能尽可能防止湿气和氧透过的材料最为理想。
另外，作为密封衬底804，在本实施方式中，除了玻璃衬底和石英衬底外，可以使用包括FRP(玻璃纤维增强塑料)，PVF(聚氯乙烯)，Mylar(聚脂薄膜)，聚酯，或聚丙烯等材料的塑料衬底。
应当指出，实施方式5可以任意地与实施例1到4中任一项相结合。
〔实施方式6〕
采用按本发明的布线制造的半导体器件可以制作各种电气装置。现结合图9A到9C说明一些实例。
图9A示出一台显示装置，它包括外壳2001，支架台2002，显示部分2003，扬声器部分2004，视频输入端子2005等。在制造显示装置时，具有按照本发明的布线结构的半导体器件用于其显示部分2003。应当指出，具有本发明的布线结构的半导体器件由于布线电阻可以降低故适用于大尺寸的显示装置。显示装置包括液晶显示装置和发光装置，具体地说，是用作显示信息的所有显示装置，例如个人电脑，TV广播的接收机和广告显示器。
图9B示出手提电脑，它包括主机2201，外壳2202，显示部分2203，键盘2204，外部连接端口2205，鼠标2206等。制造便携式电脑时，具有按照本发明的布线结构的半导体器件用于其显示部分2203。
图9C示出包括记录介质的便携式图像再现装置(具体地说，一台DVD再现装置)，它包括主机2401，外壳2402，显示部分A2403，另一显示部分B2404，记录介质读出部分2405，操作键2406，扬声器部分2407等。显示部分A2403主要用于显示图像信息，而显示部分B2404主要用于显示字符信息。制造包括记录介质的图像再现装置时，具有按照本发明的布线结构的半导体器件用于其显示部分A2403和B2404。包括记录介质的图像再现装置还包括家庭游戏机等。
如上述，按照本发明的半导体器件可以广泛应用于各种领域的电气装置。此外，可以使用按实施方式1到5的任一项制造的半导体器件来制作实施方式6这的电气装置。
本发明可以在诸如发光装置和液晶显示装置等半导体装置中减小在作大屏幕时因布线电阻引起的电压降和信号时延问题，并可改善驱动电路的工作速度以及像素部分中图像质量的均匀度。

Claims (49)

1.一种制造包括第一布线的半导体器件的方法，所述第一布线至少包括具有阻挡层性质的第一导电薄膜和以铜为主要成分的第二导电薄膜的叠层，所述方法包括以下步骤：
在绝缘表面之上形成半导体层；
在所述半导体层之上形成第一绝缘薄膜；
在所述第一绝缘薄膜之上形成所述第一导电薄膜；
利用刻蚀将所述第一导电薄膜加工成所需形状；
通过掩模的开口部分在所述第一导电薄膜上形成所述第二导电薄膜；
利用干刻蚀减小所述第二导电薄膜的宽度；
利用所述第一布线作为掩模将杂质元素掺杂到所述半导体层中，以便形成掺杂区；
在所述第一布线上形成第二绝缘薄膜；
在所述第二绝缘薄膜中形成接触孔，通到所述掺杂区；以及
在所述第二绝缘薄膜上形成电连接到所述掺杂区的第二布线。
2.如权利要求1所述的方法，其特征在于还包括以下步骤：
在所述第二绝缘薄膜之上形成具有阻挡层性质的第三导电薄膜；
利用刻蚀将所述第三导电薄膜加工成所需形状；
通过掩模的开口部分在所述第三导电薄膜上形成以铜为主要成分的第四导电薄膜；以及
利用干刻蚀减小所述第四导电薄膜的宽度，以形成所述第二布线。
3.如权利要求1所述的方法，其特征在于：所述第一导电薄膜以TiN为主要成分。
4.如权利要求1所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
5.如权利要求1所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和在所述以Ti为主要成分的薄膜上形成的、包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
6.如权利要求1所述的方法，其特征在于：利用溅射法形成覆盖所述第二导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
7.如权利要求2所述的方法，其特征在于：利用溅射法形成覆盖所述第四导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
8.一种制造包括布线的半导体器件的方法，所述布线至少包括具有阻挡层性质的第一导电薄膜和以铜为主要成分的第二导电薄膜的叠层，所述方法包括以下步骤：
形成包括掺杂区的半导体层；
通过第一绝缘薄膜在所述半导体层之上形成栅极；
在所述栅极之上形成第二绝缘薄膜；
在所述第二绝缘薄膜中形成通到所述掺杂区的接触孔；
将在所述第二绝缘薄膜之上形成的所述第一导电薄膜制作成图案；
通过掩模的开口部分在所述第一导电薄膜上形成所述第二导电薄膜；以及
利用干刻蚀减小所述第二导电薄膜的宽度，以便在所述第二绝缘薄膜之上形成电连接到所述掺杂区的所述布线。
9.如权利要求8所述的方法，其特征在于：所述第一导电薄膜以TiN为主要成分。
10.如权利要求8所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
11.如权利要求8所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和在所述以Ti为主要成分的薄膜上形成的、包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
12.如权利要求8所述的方法，其特征在于：利用溅射法形成覆盖所述第二导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
13.如权利要求8所述的方法，其特征在于：所述接触孔具有锥形形状。
14.如权利要求8所述的方法，其特征在于：所述接触孔具有圆角部分。
15.如权利要求8所述的方法，其特征在于：所述接触孔具有锥形形状，所述锥形形状具有圆角部分及斜坡，所述斜坡具有两个或更多不同的曲率半径。
16.如权利要求8所述的方法，其特征在于：所述第一导电薄膜具有第一宽度，所述第二导电薄膜具有比所述第一宽度窄的第二宽度。
17.一种制造包括第一布线的半导体器件的方法，所述第一布线至少包括具有阻挡层性质的第一导电薄膜和以铜为主要成分的第二导电薄膜的叠层，所述方法包括以下步骤：
在一个绝缘表面之上形成一个半导体层；
在所述半导体层之上形成一个第一绝缘薄膜；
在所述第一绝缘薄膜之上形成所述第一导电薄膜；
利用刻蚀将所述第一导电薄膜加工成所需形状；
通过一个掩模的开口部分在所述第一导电薄膜上形成所述第二导电薄膜；
利用干刻蚀减小所述第二导电薄膜的宽度；
以所述第一布线作为掩膜向所述半导体层掺入杂质元素以形成一个掺杂区；
在所述第一布线之上形成第二绝缘薄膜；
在所述第二绝缘薄膜之上形成第三绝缘薄膜；
在所述第二绝缘薄膜和第三绝缘薄膜中形成一个达到所述掺杂区的接触孔；和
在所述第三绝缘薄膜之上形成与所述掺杂区电连接的第二布线。
18.根据权利要求17所述的方法，其中还包括以下步骤：
在所述第三绝缘薄膜上形成具有阻挡层性质的第三导电薄膜；
利用刻蚀将所述第三导电薄膜加工成所需形状；
通过一个掩模的开口部分在第三导电薄膜上形成以铜为主要成分的第四导电薄膜；和
利用干刻蚀减小所述第四导电薄膜的宽度以形成所述第二布线。
19.如权利要求17所述的方法，其特征在于：所述第一导电薄膜以TiN为主要成分。
20.如权利要求17所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
21.如权利要求17所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和在所述以Ti为主要成分的薄膜上形成的、包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
22.如权利要求17所述的方法，其特征在于：利用溅射法形成覆盖所述第二导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
23.如权利要求18所述的方法，其特征在于：利用溅射法形成覆盖所述第四导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
24.一种制造包括第一布线的半导体器件的方法，所述第一布线至少包括具有阻挡层性质的第一导电薄膜和以铜为主要成分的第二导电薄膜的叠层，所述方法包括以下步骤：
在一个绝缘表面之上形成半导体层；
在所述半导体层之上形成第一绝缘薄膜；
在所述第一绝缘薄膜之上形成所述第一导电薄膜；
利用刻蚀将所述第一导电薄膜加工成所需形状；
通过掩模的开口部分在所述第一导电薄膜上形成所述第二导电薄膜；
利用干刻蚀减小所述第二导电薄膜的宽度；
利用所述第一布线作为掩模将杂质元素掺杂到所述半导体层中，以便形成掺杂区；
在所述第一布线之上形成第二绝缘薄膜；
在所述第二绝缘薄膜上形成一个第三绝缘薄膜；
上所述第三绝缘薄膜上形成第四绝缘薄膜；
在所述第二绝缘薄膜、第三绝缘薄膜和第四绝缘薄膜中形成一个达到所述掺杂区的接触孔；和
在所述第四绝缘薄膜之上形成与所述掺杂区电连接的第二布线。
25.如权利要求24所述的方法，其特征在于还包括以下步骤：
在所述第四绝缘薄膜之上形成具有阻挡层性质的第三导电薄膜；
利用刻蚀将所述第三导电薄膜加工成所需形状；
通过掩模的开口部分在所述第三导电薄膜上形成以铜为主要成分的第四导电薄膜；以及
利用干刻蚀减小所述第四导电薄膜的宽度，以形成所述第二布线。
26.如权利要求24所述的方法，其特征在于：所述第一导电薄膜以TiN为主要成分。
27.如权利要求24所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
28.如权利要求24所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和在所述以Ti为主要成分的薄膜上形成的、包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
29.一种制造包括第一布线的半导体器件的方法，所述第一布线至少包括具有阻挡层性质的第一导电薄膜和以铜为主要成分的第二导电薄膜的叠层，所述方法包括以下步骤：
在一个绝缘表面之上形成半导体层；
在所述半导体层之上形成第一绝缘薄膜；
在所述第一绝缘薄膜之上形成所述第一导电薄膜；
利用刻蚀将所述第一导电薄膜加工成所需形状；
通过掩模的开口部分在所述第一导电薄膜上形成所述第二导电薄膜；
利用干刻蚀减小所述第二导电薄膜的宽度；
利用所述第一布线作为掩模将杂质元素掺杂到所述半导体层中，以便形成掺杂区；
在所述第一布线之上形成第二绝缘薄膜；
在所述第二绝缘薄膜上形成一个达到所述掺杂区的接触孔；和
在所述第二绝缘薄膜之上形成与所述掺杂区电连接的第二布线；
其中所述第一导电薄膜具有锥形形状。
30.根据权利要求29所述的方法，其中还包括以下步骤：
在所述第二绝缘薄膜上形成具有阻挡层性质的第三导电薄膜；
利用刻蚀将所述第三导电薄膜加工成所需形状；
通过一个掩模的开口部分在第三导电薄膜上形成以铜为主要成分的第四导电薄膜；和
利用干刻蚀减小所述第四导电薄膜的宽度以形成所述第二布线。
31.如权利要求29所述的方法，其特征在于：所述第一导电薄膜以TiN为主要成分。
32.如权利要求29所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
33.如权利要求29所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和在所述以Ti为主要成分的薄膜上形成的、包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
34.如权利要求29所述的方法，其特征在于：利用溅射法形成覆盖所述第二导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
35.如权利要求30所述的方法，其特征在于：利用溅射法形成覆盖所述第四导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
36.一种制造包括第一布线的半导体器件的方法，所述第一布线至少包括具有阻挡层性质的第一导电薄膜和以铜为主要成分的第二导电薄膜的叠层，所述方法包括以下步骤：
在一个绝缘表面之上形成半导体层；
在所述半导体层之上形成第一绝缘薄膜；
在所述第一绝缘薄膜之上形成所述第一导电薄膜；
利用刻蚀将所述第一导电薄膜加工成所需形状；
通过掩模的开口部分在所述第一导电薄膜上形成所述第二导电薄膜；
利用干刻蚀减小所述第二导电薄膜的宽度；
利用所述第一布线作为掩模将杂质元素掺杂到所述半导体层中，以便形成掺杂区；
在所述第一布线之上形成第二绝缘薄膜；
在所述第二绝缘薄膜上形成一个达到所述掺杂区的接触孔；和
在所述第二绝缘薄膜之上形成与所述掺杂区电连接的第二布线；
其中所述第二导电薄膜具有锥形形状。
37.如权利要求36所述的方法，其特征在于还包括以下步骤：
在所述第二绝缘薄膜之上形成具有阻挡层性质的第三导电薄膜；
利用刻蚀将所述第三导电薄膜加工成所需形状；
通过掩模的开口部分在所述第三导电薄膜上形成以铜为主要成分的第四导电薄膜；以及
利用干刻蚀减小所述第四导电薄膜的宽度，以形成所述第二布线。
38.如权利要求36所述的方法，其特征在于：所述第一导电薄膜以TiN为主要成分。
39.如权利要求36所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
40.如权利要求36所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和在所述以Ti为主要成分的薄膜上形成的、包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
41.如权利要求36所述的方法，其特征在于：利用溅射法形成覆盖所述第二导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
42.如权利要求37所述的方法，其特征在于：利用溅射法形成覆盖所述第四导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
43.一种制造包括第一布线的半导体器件的方法，所述第一布线至少包括具有阻挡层性质的第一导电薄膜和以铜为主要成分的第二导电薄膜的叠层，所述方法包括以下步骤：
在一个绝缘表面之上形成半导体层；
在所述半导体层之上形成第一绝缘薄膜；
在所述第一绝缘薄膜之上形成所述第一导电薄膜；
利用刻蚀将所述第一导电薄膜加工成所需形状；
通过掩模的开口部分在所述第一导电薄膜上形成所述第二导电薄膜；
利用干刻蚀减小所述第二导电薄膜的宽度；
利用所述第一布线作为掩模将杂质元素掺杂到所述半导体层中，以便形成掺杂区；
在所述第一布线之上形成第二绝缘薄膜；
在所述第二绝缘薄膜上形成一个达到所述掺杂区的接触孔；和
在所述第二绝缘薄膜之上形成与所述掺杂区电连接的第二布线；
其中所述第一导电薄膜具有锥形形状；和
所述第二导电薄膜具有锥形形状。
44.如权利要求43所述的方法，其特征在于还包括以下步骤：
在所述第二绝缘薄膜之上形成具有阻挡层性质的第三导电薄膜；
利用刻蚀将所述第三导电薄膜加工成所需形状；
通过掩模的开口部分在所述第三导电薄膜上形成以铜为主要成分的第四导电薄膜；以及
利用干刻蚀减小所述第四导电薄膜的宽度，以形成所述第二布线。
45.如权利要求43所述的方法，其特征在于：所述第一导电薄膜以TiN为主要成分。
46.如权利要求43所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
47.如权利要求43所述的方法，其特征在于：所述第一导电薄膜包括以Ti为主要成分的薄膜和在所述以Ti为主要成分的薄膜上形成的、包含TiN、TaN、WN、TiC、TaC和硅中的一种材料的薄膜的叠层。
48.如权利要求43所述的方法，其特征在于：利用溅射法形成覆盖所述第二导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
49.如权利要求44所述的方法，其特征在于：利用溅射法形成覆盖所述第四导电薄膜的、包含氮化硅、氮氧化硅、氮化氯和氮氧化铝中至少一种的、具有阻挡层性质的绝缘薄膜。
CNB031254942A 2002-09-20 2003-09-22 半导体器件的制造方法 Expired - Fee Related CN100378562C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP276379/2002 2002-09-20
JP276379/02 2002-09-20
JP2002276379 2002-09-20

Publications (2)

Publication Number Publication Date
CN1495876A CN1495876A (zh) 2004-05-12
CN100378562C true CN100378562C (zh) 2008-04-02

Family

ID=31987024

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031254942A Expired - Fee Related CN100378562C (zh) 2002-09-20 2003-09-22 半导体器件的制造方法

Country Status (2)

Country Link
US (2) US7094684B2 (zh)
CN (1) CN100378562C (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
AU2003264515A1 (en) * 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
IL156945A0 (en) * 2003-07-15 2004-02-08 Itzhak Tavori Device and a method for orthopedic delivery of bone reconstruction medium
US7521368B2 (en) * 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US8217396B2 (en) * 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US7791270B2 (en) 2004-09-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd Light-emitting device with reduced deterioration of periphery
US8350466B2 (en) 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI354350B (en) * 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8395746B2 (en) * 2006-01-31 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
US7436180B2 (en) * 2006-10-04 2008-10-14 General Electric Company Gradient coil apparatus and method of fabricating a gradient coil to reduce artifacts in MRI images
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP5978577B2 (ja) * 2011-09-16 2016-08-24 株式会社リコー 多層配線基板
KR102030797B1 (ko) 2012-03-30 2019-11-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 제조 방법
JP6302186B2 (ja) 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
JP6204012B2 (ja) 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
CN103208491B (zh) * 2013-02-25 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
US20180284924A1 (en) * 2017-03-29 2018-10-04 Japan Display Inc. Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4659650A (en) * 1985-03-22 1987-04-21 International Business Machines Corporation Production of a lift-off mask and its application
US5100499A (en) * 1989-12-20 1992-03-31 Texas Instruments Incorporated Copper dry etch process using organic and amine radicals
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4033833A (en) 1975-10-30 1977-07-05 Western Electric Company, Inc. Method of selectively electroplating an area of a surface
JPS57126967A (en) 1981-01-29 1982-08-06 Fujitsu Ltd Method for holding mask for film formation
JPS61235560A (ja) 1985-04-11 1986-10-20 Fujitsu Ltd マグネトロンスパツタ装置
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
JPH0566421A (ja) 1991-09-09 1993-03-19 Sanyo Electric Co Ltd 多層配線の形成方法
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JPH08201851A (ja) 1995-01-31 1996-08-09 Sharp Corp アクティブマトリクス基板
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
KR0161462B1 (ko) 1995-11-23 1999-01-15 김광호 액정 디스플레이에서의 게이트 패드 형성방법
JP3647542B2 (ja) 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
JPH1090711A (ja) 1996-09-17 1998-04-10 Seiko Epson Corp 反射型液晶表示装置およびその製造方法
JPH1116912A (ja) 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
US6475912B1 (en) 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
JP3208124B2 (ja) 1998-06-01 2001-09-10 松下電器産業株式会社 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2000036641A1 (en) 1998-12-14 2000-06-22 Frontec Incorporated Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
US6479900B1 (en) 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3277909B2 (ja) 1999-02-08 2002-04-22 日本電気株式会社 半導体装置及びその製造方法
JP2000357671A (ja) 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
TW465122B (en) 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP4238956B2 (ja) 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001254169A (ja) 2000-03-13 2001-09-18 Optonix Seimitsu:Kk 蒸着用金属マスクおよび蒸着用金属マスク製造方法
US6489222B2 (en) 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW538246B (en) 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP3917355B2 (ja) 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6498091B1 (en) 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2002353167A (ja) 2001-05-29 2002-12-06 Sharp Corp 金属配線基板及び金属配線基板の製造方法並びに反射型液晶表示装置用金属配線基板
KR100426811B1 (ko) 2001-07-12 2004-04-08 삼성전자주식회사 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법
JP4896318B2 (ja) 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4969001B2 (ja) 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100412619B1 (ko) 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP2004031586A (ja) 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
TW200406829A (en) 2002-09-17 2004-05-01 Adv Lcd Tech Dev Ct Co Ltd Interconnect, interconnect forming method, thin film transistor, and display device
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US20050020061A1 (en) 2003-07-21 2005-01-27 Jui-Hua Fang Method of modifying conductive wiring

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4659650A (en) * 1985-03-22 1987-04-21 International Business Machines Corporation Production of a lift-off mask and its application
US5100499A (en) * 1989-12-20 1992-03-31 Texas Instruments Incorporated Copper dry etch process using organic and amine radicals
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process

Also Published As

Publication number Publication date
US7094684B2 (en) 2006-08-22
CN1495876A (zh) 2004-05-12
US20040058527A1 (en) 2004-03-25
US20060252260A1 (en) 2006-11-09
US7585761B2 (en) 2009-09-08

Similar Documents

Publication Publication Date Title
CN100378562C (zh) 半导体器件的制造方法
JP6997231B2 (ja) 発光装置
US8158989B2 (en) Organic light emitting diode display
US7605784B2 (en) Flat panel display
CN1941452B (zh) 发光器件及其制造方法
CN101242692B (zh) 发光装置
TWI338346B (en) Display device and manufacturing method thereof
TWI412294B (zh) 有機發光裝置及其製造方法
US20110298391A1 (en) Electroluminescence display device having electrode power supply line
TW200308109A (en) Light-emitting device, liquid-crystal display device and method for manufacturing same
US8736526B2 (en) Display unit with organic light emitting devices
US20200058725A1 (en) Organic light emitting diode display device
US20220336571A1 (en) Display substrate and display apparatus
KR20210010700A (ko) 표시 장치 및 이의 제조 방법
JP4169733B2 (ja) 電界発光ディスプレイ装置及びその製造方法
JP4663224B2 (ja) 半導体装置の作製方法
US20210296407A1 (en) Organic light emitting diode display device
JP2007258189A (ja) 発光装置の作製方法
US20230180545A1 (en) Display device
US7034442B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
KR20190100996A (ko) 평판표시장치
KR20210157926A (ko) 표시 장치
US11862088B2 (en) Display device
US20230117174A1 (en) Display device
CN112447798A (zh) 显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

Termination date: 20180922

CF01 Termination of patent right due to non-payment of annual fee