CN100390929C - 形成半导体器件的方法和半导体器件 - Google Patents
形成半导体器件的方法和半导体器件 Download PDFInfo
- Publication number
- CN100390929C CN100390929C CNB2005100648208A CN200510064820A CN100390929C CN 100390929 C CN100390929 C CN 100390929C CN B2005100648208 A CNB2005100648208 A CN B2005100648208A CN 200510064820 A CN200510064820 A CN 200510064820A CN 100390929 C CN100390929 C CN 100390929C
- Authority
- CN
- China
- Prior art keywords
- dielectric
- bottom plate
- dielectric layer
- tin
- plate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 150000004767 nitrides Chemical group 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910004166 TaN Inorganic materials 0.000 claims description 5
- 229910004200 TaSiN Inorganic materials 0.000 claims description 5
- 229910008482 TiSiN Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000007665 sagging Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 26
- 239000000203 mixture Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 239000004020 conductor Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004224 protection Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910000967 As alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000012940 design transfer Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
提供一种将MIM电容器集成到导电互连层的方法，与现存的集成方法相比，其具有低耗损和高产率、高可靠性和高性能。使已有的电介质层下凹以用于MIM电容器层对准，然后淀积和构图MIM电容器膜层。特定地，此方法包括提供包括布线层面的衬底，布线层面包括至少一个形成在电介质层中的导电互连；选择性除去电介质层的一部分以使电介质层低于至少一个导电互连的上表面；在至少一个导电互连和下凹的电介质层的上面形成电介质叠层；和在电介质叠层上面形成MIM电容器。MIM电容器包括一底板电极，一电介质层和一顶板电极。底板电极和顶板电极可以包括相同或不同的导电金属。
Description
技术领域
本发明涉及一种半导体器件，尤其是一种金属-绝缘体-金属(MIM)电容器，该电容器能与含有导电布线的互连结构使用。
背景技术
在半导体工业，迫切需要高性能电容器，这是因为这种电容器在许多应用领域(包括例如射频和微波)中是基本元件。与传统电容器相比，高性能电容器具有更高的密度，这会带来芯片尺寸的减小。在线路后端工艺冶金组织上形成金属-绝缘体-金属(MIM)电容器就是为人所知的例子。
举例说明，已有几种现成的将电容器和铜互连集成的方案。目前的工作方案使用三个掩模来制作MIM电容器，TiN膜用作MIM电容器的上下电极。由于和TiN电极相关的高电阻系数，早期的技术方案一般具有高的寄生串联电阻系数，这严重限制了器件的性能，尤其是高频器件。
在一些早期的技术应用中，为了降低这种串联电阻，在Ti叠层上增加一薄层铝。由于铝层的粗糙度大，这种解决措施不可行。粗糙的底板将限制MIM电容器的可靠性。
随着半导体工业将更薄、更为奇特的薄膜引入到嵌入互连层中具有更高电量密度的电容器结构中，MIM电容器的功能和可靠性降低了，这是因为通过电介质层应力和场浓度，粗糙的表面引起MIM电容器的电介质层过早地被损坏。而且，大多数早期的集成方案还包括附加的掩模协助MIM电容器掩模与其下面的金属层对准。
另外，非常希望的是，使MIM电容器具有高电容量密度以减少层的空间使用，加上芯片面积和损耗，这种层空间使用的减少可达到上百万平方微米。
考虑到上面提到的已有技术的缺点，就存在这样一种需要：提供一种生产高性能、高容量密度，并且能集成到互连系统的MIM电容器的廉价的方法。
发明内容
本发明提供一种将MIM电容器集成到导电互连层的方法，与现存的集成方法相比，这种方法具有低损耗，高成品率，高可靠性和优越的性能。实现这种新颖的方法可进行如下的操作：使已有的电介质层面凹进以实现MIM电容器层面对齐，然后进行MIM电容器膜层淀积和构图。特定地并广义地，本发明的方法包括下面的步骤：
提供包含布线层面的衬底，布线层面包括至少一个形成在电介质层中的导电互连；
选择性除去电介质层的一部分，使电介质层下凹低于至少一个导电互连的上表面；
在至少一个导电互连和下凹的电介质层上形成电介质叠层；和在电介质叠层上形成MIM电容器。
MIM电容器包括一个底板电极，一个电容器电介质层和一个顶板电极。底板和顶板电极可以包括相同或不同的导电金属。导电金属包括任何高熔点导体(例如难熔金属)。
本发明也涉及一种半导体结构，它包括：
一个包括布线层面的衬底，布线层面包括至少一个位于下凹的电介质层的导电互连，其中所述至少一个导电互连具有位于所述下凹的电介质层的上表面上方的上表面；
一个位于所述至少一个导电互连的所述上表面和所述下凹的电介质层的所述上表面上的电介质叠层；和
一个位于所述电介质叠层上的MIM电容器。
附图说明
图1A-1G通过横断面视图图解了用于本发明方法的基本工艺步骤。
具体实施方式
本发明提供一种生产高性能、高容量密度，并且能集成到互连方案的MIM电容器的廉价的方法，现在参照附图详细地描述这种方法。特别参照图1A-1G，其图解了用于本发明方法的基本工艺步骤。附图中，示出的结构可以是形成在包含有源器件的半导体衬底上的第一互连层，或者替代地，它也可以是位于互连结构中的任何其它的互连层。还需要说明的是，尽管附图图示了位于此结构中的单一的MIM电容器，本发明不仅限于此种结构。代替地，这里也包括包含多个MIM电容器的结构。
首先参照图1A，它显示了可用于本发明的初始结构10。初始结构10包括布线层面12，布线层面12包括位于电介质层20中的至少一个导电互连14。导电互连14包括线区16和通道区18，线区16和通道区18填充有导电金属，例如，铜Cu、钨W或铝Al。铜(Cu)是目前最优选的用于互连结构的导电金属。尽管附图中仅示出了一个导电互连14，此处的电介质层20可以包括多个同样的导电互连。
电介质层20包括任何有机或无机绝缘材料，这些绝缘材料对所属领域技术人员是已知的。电介质层20通常是，但不是必需是，低K电介质。术语“低K”指具有4.0或更小的介电常数(真空状态下)，优选的是低于3.0的绝缘体。电介质层20可以是多孔或者无孔电介质。电介质层20可以是单一的介电材料或者它也可以由多种介电材料组成。通常，电介质层20是氧化物，如SiO2。
图1A所示的初始结构10是采用传统的公知的方法形成的，包括，例如，单或双镶嵌工艺或削减工艺。尽管图中未示出，衬层如TiN、Ti、Ta和TaN可以选择性的存在于导电互连14和电介质层20之间。
接下来，如图1B所示，图1A的初始结构10经受刻蚀处理，选择性除去电介质层20的一部分，以使电介质层20下凹低于导电互连14的上表面15。此刻蚀步骤可以采用能选择性除去电介质而不是导电材料的任何刻蚀工艺，干法或湿法。优选地，采用湿法刻蚀工艺如稀释的HF溶液浸渍进行刻蚀处理。
如图1B所示，图1A的平坦的结构经处理，导电互连14的上表面15延伸到电介质层20下凹的表面的上方。电介质层20的下凹量可以变化，但通常电介质层20下凹低于导电互连14的上表面15从大约100埃到大约500埃。
要说明的是，本发明的这个步骤不是现有技术MIM电容器集成系统通常采用的。替代地，在现有技术中，图1A所示的结构直接用于集成。通过采用图1B所示的结构，本发明的方法除去了现有技术集成系统中的一个掩模。要说明的是，上面描述的选择性去除步骤重新暴露了当前互连层中对准的掩模图形(图中未示出)。早期工艺的集成系统不存在重新对准的掩模图形。
使图1A的结构下凹以产生伸出到电介质层20的下凹表面上的导电互连的台阶表面后，在此结构顶部形成电介质叠层22。电介质叠层22可以包括一个或多个绝缘氧化物，氮化物和/或氮氧化物。图1C图示了本发明的一个实施例，其中电介质叠层22包括氮化物帽层24和牺牲氧化物26。
可以采用传统的淀积工艺，如化学气相淀积(CVD)，等离子增强的化学气相淀积(PECVD)，原子层淀积，蒸发，化学溶液淀积和类似的工艺形成电介质叠层22。可以采用单一的淀积工艺，或者可替代地，采用多个淀积工艺形成电介质叠层22。
电介质叠层22的厚度可以根据被淀积的绝缘材料的类型和电介质叠层22中的层数而变化。通常，淀积后电介质叠层22的厚度范围从大约35nm到大约300nm，更常用的是从大约50nm到大约100nm。图1C所示的特定实施例中，电介质叠层22包含一个氮化物帽层24，其厚度从大约35nm到大约50nm，和一个牺牲氧化物26，其厚度从大约50nm到大约100nm。
接下来，在图1C所示的结构顶部形成包含本发明的MIM电容器和刻蚀阻止层的多层结构。特定地，例如如图1D所示，一底板电极28、一电容器电介质30、一顶板电极32和一刻蚀阻止层34在图1C所示的结构上顺序淀积，一层位于另一层的上面。
首先在电介质叠层22的上表面上淀积底板电极28，可采用如下淀积工艺，包括溅射、电镀、蒸发、化学气相淀积(CVD)、等离子增强化学气相淀积、化学溶液淀积、原子层淀积和其它类似的淀积工艺，但不仅限于此。根据所用导电材料的类型和用于形成此导电材料的淀积工艺，底板电极28的厚度可以变化。通常，底板电极28具有从大约500埃到大约7000埃的厚度。
底板电极28可以由任何导电金属或金属合金组成，例如包括：TiN、Ti、TiSiN、TaN、Pt、Ir、Ru、W、Al、Au、Cu、Ta、TaSiN和如合金等混合物以及由此形成的多层结构。这些材料的共同特征是高熔点难熔材料。例如，底板电极28可以由包括TiN/W/TiN层的金属叠层组成。在TiN/W/TiN叠层，TiN阻止金属扩散进入钨层。优选地，底板电极由TiN/W/TiN、Al、铝合金、Cu和铜合金组成。在一更加优选的实施例中，TiN/W/TiN层用作底板电极28。在此实施例中，TiN层具有从大约100埃到大约300埃的厚度，W层具有从大约500埃到大约1000埃的厚度，和TiN层具有从大约100埃到大约300埃的厚度。
形成底板电极28后，在底板电极的上表面上形成电容器电介质30。采用传统的淀积方法，例如CVD、PECVD、蒸发、化学溶液淀积、原子层淀积和其它的类似工艺形成电容器电介质30。电容器电介质30的厚度通常从大约150埃到大约1500埃，更为常用的是从大约350埃到大约1000埃。
电容器电介质30由用于传统MIM电容器的任何绝缘体材料构成。能用于电容器电介质30的绝缘材料示意性的例子包括氧化物、氮化物和/或氮氧化物。优选地，电容器电介质30采用氮化物如SiN或氧化物，如SiO2、Al2O3、HFO2、SiOxNy、HFSiOx。
然后在电容器电介质30顶部形成顶板电极32。采用上述形成底板电极28的方法中的一个方法形成顶板电极32。根据所用导电材料的类型和用于形成此导电材料的淀积工艺，顶板电极32的厚度可以变化。通常，顶板电极32具有上述底板电极28的厚度，即从大约500埃到7000埃。
顶板电极32可以由相同或不同于底板电极的导电材料构成。这样，本发明中有如下可能：底板电极和顶板电极由同样的导电材料构成，或者底板电极28由一种导电材料构成，而顶板电极32由另一种不同于底板电极28的导电材料构成。对于顶板电极32的导电材料示意性的例子包括：TiN、Ti、TiSiN、TaN、Pt、Ir、Ru、W、Al、Au、Cu、Ta、TaSiN和混合物，如合金以及由此形成的多层结构。在更为优选的实施例中，顶板电极32由TiN构成。优选地，TiN顶板电极具有从大约500埃到大约5000埃的厚度。在顶板电极由TiN构成的实施例中，底板电极优选地由TiN/W/TiN构成。
形成MIM电容器层28、30和32后，在顶板电极32的上表面上形成刻蚀阻止层34。刻蚀阻止层34由氮化物或等价的绝缘材料构成。采用传统的淀积工艺，例如，蒸发、CVD、PECVD、化学溶液淀积、原子层淀积和类似的方法，形成刻蚀阻止层34。刻蚀阻止层34的厚度可以根据所用的刻蚀阻止层的材料类型和用于形成此的技术变化。通常，刻蚀阻止层34具有从大约150埃到2000埃的厚度。
关于本发明，至少顶板电极32通过光刻和刻蚀的方法构图。光刻的步骤包括向刻蚀阻止层34施加光致抗蚀剂(未示出)，在构图射线下暴露光致抗蚀剂和采用传统的光刻胶显影剂将图案显影到光致抗蚀剂中。对光致抗蚀剂进行构图后，采用选择性地刻蚀刻蚀阻止层34的暴露部分的刻蚀工艺，首先将希望得到的图案转移到刻蚀阻止层34。通常采用传统的剥离工艺去除光致抗蚀剂，采用构图后的刻蚀阻止层34作为构图掩模继续转移图案。刻蚀除去部分顶板电极，而不会除去被构图后的刻蚀阻止层保护的其它部分。用于对至少顶板电极32进行构图的刻蚀方法包括干法刻蚀工艺、湿法刻蚀工艺或它们的组合工艺。在一些实施例中，这种刻蚀工艺也可以减薄电容器电介质层30暴露部分的厚度。尽管可以减薄电容器电介质层30，当电容器电介质层30暴露时刻蚀过程即停止。在至少顶板电极32构图后形成的这种结构被示出，例如如图1E所示。
接下来，至少底板电极28经光刻和刻蚀技术进行构图。在此步骤中，使用用于构图的第二光致抗蚀剂，刻蚀技术除去电容器电介质30的暴露部分和底板电极28下面的部分，在电介质叠层32的某个地方停止。在未示出的实施例中，刻蚀过程停止在牺牲氧化物26中。
在如图1H所示的另一个实施例中，在底板电极28构图前，额外的刻蚀阻止材料35形成在构图后的刻蚀阻止层34和减薄的电容器电介质30的顶部。在刻蚀顶板电极28时，额外的刻蚀阻止材料35保护先前构图的顶板电极32免于被粘附。本发明更为推荐此实施例。
图1G显示了形成下一个互连层之后的结构。图中，标号36代表一种电介质，其可以是与电介质层20相同或不同的绝缘体，标号38代表下一个互连层中的导电互连。要说明的是，新颖的MIM电容器的顶板电极的上部与一个导电互连直接接触。采用传统的本领域技术人员公知的工艺形成下一个互连层。
如图1F或1G所示的结构包括衬底10，衬底10包括布线层面12，布线层面12包括至少一个形成在下凹的电介质层20中的导电互连14，其中至少一个导电互连14具有位于下凹的电介质层20上方的上表面15；电介质叠层22位于导电互连层14的上表面和所述下凹的电介质层20的上表面；和MIM电容器(层32，30和28)位于电介质叠层22上。
尽管参照优选的实施例对本发明进行了特定的说明和描述，本领域技术人员可以理解，在形式和细节上的前述的和其它的改变可以不脱离本发明的精神和保护范围。因此本发明不限于所述具体的形式和细节，但是它们都落入附带的权利要求书的精神和保护范围。
Claims (20)
1.一种形成半导体结构的方法，包括：
提供一包括布线层面的衬底，所述布线层面包括至少一个形成在电介质层中的导电互连；
选择性除去所述电介质层的一部分以使所述电介质层下凹到低于所述至少一个导电互连的上表面；
在所述至少一个导电互连和下凹的电介质层上形成电介质叠层；和
在所述电介质叠层上形成金属-绝缘体-金属电容器。
2.如权利要求1所述方法，其中选择性除去电介质层的步骤包括湿法刻蚀或干法刻蚀工艺。
3.如权利要求1所述方法，其中所述下凹的表面低于所述至少一个导电互连的上表面100埃到500埃。
4.如权利要求1所述方法，其中所述至少一个导电互连包括铜。
5.如权利要求1所述方法，其中形成电介质叠层的步骤包括淀积氮化物和氧化物。
6.如权利要求1所述方法，其中所述形成所述金属-绝缘体-金属电容器的步骤包括提供一底板电极，在所述底板电极上提供一电介质和在所述电介质上提供一顶板电极。
7.如权利要求6所述方法，其中所述底板电极和顶板电极包括导电金属或金属合金。
8.如权利要求7所述方法，其中所述底板电极包括TiN、Ti、TiSiN、TaN、Pt、Ir、Ru、W、Al、Au、Cu、Ta或者TaSiN中的一种。
9.如权利要求7所述方法，其中所述底板电极包括TiN/W/TiN。
10.如权利要求7所述方法，其中所述顶板电极包括TiN、Ti、TiSiN、TaN、Pt、Ir、Ru、W、Al、Au、Cu、Ta或者TaSiN中的一种。
11.如权利要求7所述方法，其中所述顶板电极包括TiN。
12.一种半导体结构，包括：
一包括布线层面的衬底，该布线层面包括至少一个形成在下凹的电介质层中的导电互连，其中所述至少一个导电互连具有位于所述下凹的电介质层之上表面上方的上表面；
位于所述至少一个导电互连的所述上表面和所述下凹的电介质层的所述上表面上的电介质叠层；和
位于所述电介质叠层上的金属-绝缘体-金属电容器。
13.如权利要求12所述半导体结构，其中所述下凹的电介质的上表面低于所述至少一个导电互连的上表面100埃到500埃。
14.如权利要求12所述半导体结构，其中所述至少一个导电互连包括铜线和通道。
15.如权利要求12所述半导体结构，其中所述电介质叠层包括氮化物和氧化物。
16.如权利要求12所述半导体结构，其中所述金属-绝缘体-金属电容器包括一底板电极，在所述底板电极上的电介质和在所述电介质上的一顶板电极。
17.如权利要求16所述半导体结构，其中所述底板电极和顶板电极包括导电金属或金属合金。
18.如权利要求16所述半导体结构，其中所述底板电极和所述顶板电极包括TiN、Ti、TiSiN、TaN、Pt、Ir、Ru、W、Al、Au、Cu、Ta或者TaSiN中的一种。
19.如权利要求16所述半导体结构，其中所述底板电极包括TiN/W/TiN。
20.如权利要求16所述半导体结构，其中所述顶板电极包括TiN。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/709,829 | 2004-06-01 | ||
| US10/709,829 US7282404B2 (en) | 2004-06-01 | 2004-06-01 | Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1705076A CN1705076A (zh) | 2005-12-07 |
| CN100390929C true CN100390929C (zh) | 2008-05-28 |
Family
ID=35459602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100648208A Expired - Fee Related CN100390929C (zh) | 2004-06-01 | 2005-04-06 | 形成半导体器件的方法和半导体器件 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7282404B2 (zh) |
| CN (1) | CN100390929C (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588373B1 (ko) * | 2004-12-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 형성 방법 |
| US7465639B1 (en) * | 2005-05-20 | 2008-12-16 | Advanced Micro Devices, Inc. | Method for fabricating an SOI device |
| KR100727711B1 (ko) * | 2006-06-15 | 2007-06-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｍｉｍ 커패시터 형성 방법 |
| JP2008171886A (ja) * | 2007-01-09 | 2008-07-24 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| KR100868634B1 (ko) * | 2007-05-04 | 2008-11-12 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 반도체 소자의 제조 방법 |
| CN101577227B (zh) * | 2008-05-05 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 氮化硅薄膜及mim电容的形成方法 |
| US8298902B2 (en) * | 2009-03-18 | 2012-10-30 | International Business Machines Corporation | Interconnect structures, methods for fabricating interconnect structures, and design structures for a radiofrequency integrated circuit |
| US9059192B2 (en) * | 2011-04-01 | 2015-06-16 | Himax Technologies Limited | Metal-insulation-metal device |
| US8946854B2 (en) | 2011-11-09 | 2015-02-03 | United Microelectronics Corporation | Metal-insulator-metal capacitor structure and method for manufacturing the same |
| US9231046B2 (en) | 2013-03-15 | 2016-01-05 | Globalfoundries Inc. | Capacitor using barrier layer metallurgy |
| CN104037062B (zh) * | 2014-06-11 | 2016-10-05 | 中国电子科技集团公司第十三研究所 | Mos电容的制造方法 |
| US9287350B2 (en) * | 2014-07-22 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitor |
| US10020265B2 (en) * | 2015-12-17 | 2018-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and fabricating method thereof |
| US10964779B2 (en) | 2018-11-13 | 2021-03-30 | International Business Machines Corporation | Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly |
| US11437312B2 (en) * | 2020-02-07 | 2022-09-06 | International Business Machines Corporation | High performance metal insulator metal capacitor |
| US11424319B2 (en) * | 2020-05-29 | 2022-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multilayer capacitor electrode |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217373A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法及びその製造方法を用いて製造された半導体装置 |
| US20020155676A1 (en) * | 2001-04-19 | 2002-10-24 | Michael Stetter | Zero mask MIMcap process for a low k BEOL |
| CN1444279A (zh) * | 2002-03-08 | 2003-09-24 | 富士通株式会社 | 半导体器件及其制作方法 |
| CN1453875A (zh) * | 2002-03-21 | 2003-11-05 | 三星电子株式会社 | 有模拟电容器的半导体器件及其制造方法 |
| US20040056324A1 (en) * | 2002-09-23 | 2004-03-25 | Ning Xian J. | MIM capacitor structures and fabrication methods in dual-damascene structures |
| US20040102014A1 (en) * | 2002-11-25 | 2004-05-27 | Ning Xian J. | Method for generating alignment marks for manufacturing mim capacitors |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339212A (en) * | 1992-12-03 | 1994-08-16 | International Business Machines Corporation | Sidewall decoupling capacitor |
| US6350672B1 (en) * | 1997-07-28 | 2002-02-26 | United Microelectronics Corp. | Interconnect structure with gas dielectric compatible with unlanded vias |
| US6255233B1 (en) * | 1998-12-30 | 2001-07-03 | Intel Corporation | In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application |
| US6180976B1 (en) * | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
| US6259128B1 (en) * | 1999-04-23 | 2001-07-10 | International Business Machines Corporation | Metal-insulator-metal capacitor for copper damascene process and method of forming the same |
| US6261952B1 (en) * | 1999-10-04 | 2001-07-17 | Advanced Micro Devices, Inc. | Method of forming copper interconnects with reduced in-line diffusion |
| US6384468B1 (en) * | 2000-02-07 | 2002-05-07 | International Business Machines Corporation | Capacitor and method for forming same |
| ID30297A (id) * | 2000-05-17 | 2001-11-22 | Asahi Glass Co Ltd | Metode untuk mengolah suatu gas |
| US6344964B1 (en) * | 2000-07-14 | 2002-02-05 | International Business Machines Corporation | Capacitor having sidewall spacer protecting the dielectric layer |
| WO2002025709A2 (en) * | 2000-09-21 | 2002-03-28 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
| TW439835U (en) * | 2000-10-23 | 2001-06-07 | Tong Lung Metal Ind Co Ltd | Driving structure for electronic lock |
| US6803306B2 (en) * | 2001-01-04 | 2004-10-12 | Broadcom Corporation | High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process |
| US6750113B2 (en) | 2001-01-17 | 2004-06-15 | International Business Machines Corporation | Metal-insulator-metal capacitor in copper |
| US6319767B1 (en) * | 2001-03-05 | 2001-11-20 | Chartered Semiconductor Manufacturing Ltd. | Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors via plasma ashing and hard masking technique |
| US6576525B2 (en) * | 2001-03-19 | 2003-06-10 | International Business Machines Corporation | Damascene capacitor having a recessed plate |
| US6710425B2 (en) * | 2001-04-26 | 2004-03-23 | Zeevo, Inc. | Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit |
| US6534374B2 (en) * | 2001-06-07 | 2003-03-18 | Institute Of Microelectronics | Single damascene method for RF IC passive component integration in copper interconnect process |
| US20030006480A1 (en) * | 2001-06-29 | 2003-01-09 | Jenny Lian | MIMCap with high dielectric constant insulator |
| US6881999B2 (en) * | 2002-03-21 | 2005-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device with analog capacitor and method of fabricating the same |
| US6452779B1 (en) * | 2002-03-25 | 2002-09-17 | International Business Machines Corporation | One-mask metal-insulator-metal capacitor and method for forming same |
| JP2004079924A (ja) * | 2002-08-22 | 2004-03-11 | Renesas Technology Corp | 半導体装置 |
-
2004
- 2004-06-01 US US10/709,829 patent/US7282404B2/en active Active
-
2005
- 2005-04-06 CN CNB2005100648208A patent/CN100390929C/zh not_active Expired - Fee Related
-
2007
- 2007-08-28 US US11/846,248 patent/US7687867B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217373A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法及びその製造方法を用いて製造された半導体装置 |
| US20020155676A1 (en) * | 2001-04-19 | 2002-10-24 | Michael Stetter | Zero mask MIMcap process for a low k BEOL |
| CN1444279A (zh) * | 2002-03-08 | 2003-09-24 | 富士通株式会社 | 半导体器件及其制作方法 |
| CN1453875A (zh) * | 2002-03-21 | 2003-11-05 | 三星电子株式会社 | 有模拟电容器的半导体器件及其制造方法 |
| US20040056324A1 (en) * | 2002-09-23 | 2004-03-25 | Ning Xian J. | MIM capacitor structures and fabrication methods in dual-damascene structures |
| US20040102014A1 (en) * | 2002-11-25 | 2004-05-27 | Ning Xian J. | Method for generating alignment marks for manufacturing mim capacitors |
Also Published As
| Publication number | Publication date |
|---|---|
| US7687867B2 (en) | 2010-03-30 |
| US20070290359A1 (en) | 2007-12-20 |
| US7282404B2 (en) | 2007-10-16 |
| US20050274987A1 (en) | 2005-12-15 |
| CN1705076A (zh) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100390929C (zh) | 形成半导体器件的方法和半导体器件 | |
| US7332764B2 (en) | Metal-insulator-metal (MIM) capacitor and method of fabricating the same | |
| US6876028B1 (en) | Metal-insulator-metal capacitor and method of fabrication | |
| TWI397948B (zh) | 製造厚導線結構之雙鑲嵌製程 | |
| US7635908B2 (en) | Corresponding capacitor arrangement and method for making the same | |
| JP3895126B2 (ja) | 半導体装置の製造方法 | |
| US8847354B2 (en) | Metal-insulator-metal capacitors with high capacitance density | |
| TW504832B (en) | Integrated component with metal-isolator-metal-capacitor and its manufacturing method | |
| US7586142B2 (en) | Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same | |
| US6934143B2 (en) | Metal-insulator-metal capacitor structure | |
| KR20070005869A (ko) | 반도체 소자의 제조방법 | |
| US6284619B1 (en) | Integration scheme for multilevel metallization structures | |
| US20030006480A1 (en) | MIMCap with high dielectric constant insulator | |
| JP2001320026A (ja) | 半導体装置およびその製造方法 | |
| KR100854925B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN110556357B (zh) | 电容结构及其制造方法 | |
| US20230420495A1 (en) | Multi-capacitor module including a nested metal-insulator-metal (mim) structure | |
| TWI670860B (zh) | 電容結構及其製造方法 | |
| KR20100041220A (ko) | 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법 | |
| KR101042430B1 (ko) | 반도체 소자의 적층형 ｍｉｍ 커패시터 제조 방법 | |
| KR100532851B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| CN115939094A (zh) | 半导体器件和mim电容器件的制造方法及半导体器件 | |
| US7743482B2 (en) | Fabricating method of a semiconductor device | |
| US7253522B2 (en) | Integrated capacitor for RF applications with Ta adhesion layer | |
| JP2003188265A (ja) | Ｍｉｍ型容量素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171120 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171120 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080528 |