CN100397556C - 半导体膜、半导体器件和用于制造半导体膜、半导体器件的方法 - Google Patents

半导体膜、半导体器件和用于制造半导体膜、半导体器件的方法 Download PDF

Info

Publication number
CN100397556C
CN100397556C CNB021216282A CN02121628A CN100397556C CN 100397556 C CN100397556 C CN 100397556C CN B021216282 A CNB021216282 A CN B021216282A CN 02121628 A CN02121628 A CN 02121628A CN 100397556 C CN100397556 C CN 100397556C
Authority
CN
China
Prior art keywords
semiconductor film
film
semiconductor
producing
inert gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021216282A
Other languages
English (en)
Other versions
CN1389899A (zh
Inventor
高山彻
秋元健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1389899A publication Critical patent/CN1389899A/zh
Application granted granted Critical
Publication of CN100397556C publication Critical patent/CN100397556C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

就涉及用于在衬底上具有使用薄膜晶体管的集成电路的半导体器件的制造方法的技术来说，问题是提供形成具有畸变的非晶硅的条件。在使用溅射法对非晶硅膜的淀积过程中，给出了15-25kHz的频率和0.5-3kW的淀积功率的条件。这可以充足地在非晶硅膜中包含10×1020/cm3或更多的Ar，这样就使得形成具有畸变的非晶硅膜成为可能。

Description

半导体膜、半导体器件和用于制造半导体膜、半导体器件的方法
发明领域
本发明涉及一种用溅射技术制造具有非晶结构的半导体膜的方法、包括通过使用半导体膜的薄膜晶体管(以下称作TFT)所构造的电路的半导体器件、以及半导体器件的方法。更特别地，本发明涉及以液晶显示器件为代表的电-光器件和安装这种电-光器件作为其部件的电子设备。
发明背景
本技术说明中，半导体器件指整个器件，其通过利用半导体的性能实现其功能。电-光器件、半导体电路和电子设备都是半导体器件。
薄膜晶体管(在下文中称作TFT)被认为是采用具有结晶结构的半导体膜的典型半导体元件。TFT作为一种用于在由玻璃等的绝缘衬底上形成集成电路的技术而著名，并且驱动电路集成的液晶显示器件等器件正投入实际应用。根据传统的技术，由等离子CVD法或低压CVD法淀积的非晶半导体膜通过热处理或激光退火法(通过激光辐射晶化半导体膜的技术)进行加工以产生具有晶体结构的半导体膜。
因为这样产生的结晶半导体膜是大量晶粒的聚集，并且其晶体取向是在任意方向取向的，它因而是不可控制的，这就造成TFT性能的下降。为了解决这样的问题，在日本专利申请特许公开号He 7-183540中公开的技术是一项通过添加诸如镍的金属元素来促进半导体膜晶化的制造半导体膜的技术。通过这项技术，除了降低晶化所需的加热温度的效果以外，晶体取向的取向性质也能够改善到一个单一的方向。当用这项技术生产的结晶半导体膜制造TFT时，除了电场效应迁移率改善以外，亚阈值系数(S值)减小了。因此，静态性能迅速地改善是可能的。
但是，因为添加了用于促进晶化的金属元素，所以有这样一个问题，即金属元素留在结晶半导体膜的内部或表面，并且这样所得到元素的特性是各式各样的。该问题的一个例子是关电流(off current)增加且引起个别元素之间的差异。就是说，一旦结晶半导体膜形成了，对晶化具有催化作用的金属元素反而变得不必要了。
采用磷的吸收(gettering)有效地被用做从结晶半导体膜的特定区域除掉这类金属元素的方法。例如，磷被添加到TFT的源和漏区并随后在450-700℃实施热处理，由此能够容易地从沟道形成区除去金属元素。
通过离子掺杂方法将磷注入到结晶半导体膜中(这是用等离子体分解PH3等并通过电场加速PH3离子以将其注入到半导体中的方法，并且是其中基本上不进行离子质量分离的方法。)吸收过程所需的磷的浓度是1×1020/cm3或更高。通过离子掺杂法对磷的添加使结晶半导体膜变成非晶的。但是，当磷的浓度增加时，就导致了通过随后的退火进行的重结晶受到阻碍的问题。此外，高浓度磷的加入引起掺杂所需的处理时间增加且因此掺杂工艺的生产能力减少是一个问题。
进一步，转化导电类型所需的硼的浓度比加入到p沟道TFT的源区和漏区的磷浓度高1.5到3倍。这样，除了上面提到的重结晶的困难以外还造成了源区和漏区的电阻增加的问题。
本发明解决了这些问题。本发明有一个目的，即提供一种通过使用对晶化具有催化作用的金属元素获得具有晶体结构的半导体膜以后有效地除去留在半导体膜中的金属元素的技术。
发明简述
吸收技术在采用单晶硅晶片制备集成电路的技术中被置于一个主要的位置。吸收是大家所熟知的将引入到半导体中的金属杂质元素通过一定的能量收集到吸收位(gettering site)从而减少器件有源区杂质浓度的技术。这粗略地分为两种，即外部吸收和内部吸收。外部吸收从外面外加畸变场或化学作用以给出吸收效应。这包括从单晶硅晶片的背表面对扩散的高浓度磷的吸收。上述采用磷的吸收也被认为是外部吸收的一种。
同时，内部吸收被认为是对在单晶硅晶片内所造成的含氧晶格缺陷的畸变场的利用。注意到这种利用晶格缺陷或晶格畸变的内部吸收，本发明采用下面的装置以便应用到具有大约10-100nm厚度的结晶构造的半导体膜。
本发明包括通过在绝缘膜表面上使用金属元素形成第一结晶半导体膜的步骤、形成刻蚀阻止(阻挡层)的步骤、形成包含惰性气体元素的第二半导体膜(吸收位)的步骤、将金属元素吸收到吸收位的步骤和除去第二半导体膜的步骤。
本发明中，形成吸收位的步骤是通过使用带有半导体靶并在含有惰性气体元素的气氛中辉光放电的溅射方法形成包含高浓度惰性气体元素的非晶半导体膜的步骤，典型的是非晶硅膜。可以使用包含杂质元素(磷、砷、硼等元素)的半导体靶(比电阻值：0.01-1000Ω·cm)以给半导体提供一种导电类型。硅、锗硅(SiGe)或碳化硅靶相应地用于要形成的非晶结构的半导体膜。当然，在形成硅化合物的情形中，一起提供硅靶和上述相同元素的靶来进行同时溅射以便于形成。否则，反应溅射可以用引入含有上述相同元素的反应性气体来进行。
同使用DC配置的溅射设备所形成的半导体膜相比，使用RF配置溅射设备所形成的半导体膜能够包含1×109-1×1022/cm3，优选的1×1019-1×1021/cm3，更优选的1×1020-6×1020/cm3的更高浓度的惰性气体元素。
关于技术说明中公开的用于制造半导体膜的方法的本发明是用于制造非晶半导体膜的方法，其特征在于：通过溅射方法在表面上形成包含1×1019-1×1022/cm3的惰性气体元素的非晶半导体膜，所述溅射法中辉光放电是由在淀积室中在0.1Pa-5Pa的淀积压力下引入惰性气体并加载交流电来产生的。由于淀积室内的压力是较低的，在膜中能够包含较高浓度的惰性气体元素。
在上述结构中，用于产生辉光放电的RF电功率密度是0.137W/cm2-6.847W/cm2(其中使用30.5cm直径的电极，RF电功率：0.1kW-5kW)。由于RF电功率密度较低，在膜中能够包含较高浓度的惰性气体元素。
在上述结构中，优选地在淀积室中在1.5Pa或更低的压力下进行淀积。为了激发辉光放电，所加载是1kHz-30kHz的高频电功率，优选的是10-20MHz。衬底温度可以是室温，这里在30℃或更低的温度是没有问题的。
由惰性气体元素溅射的原子获得动能来散射。它们中的一部分在衬底上淀积并形成为涂层。通过降低淀积压力，被溅射的原子与处于气相的惰性气体元素之间的轰击几率减少了，从而高能原子到达衬底并在那上面淀积。可以认为射频放电提高电子能量以增加激发的惰性气体原子和离化的惰性气体元素从而促进膜的生长表面上的相互作用。结果是，将惰性气体元素引入膜中的几率增加了。于是，形成包含前述浓度的惰性气体元素的非晶结构的半导体膜是可能的。
在上述结构中，惰性气体是选自包含He、Ne、Ar、Kr和Xe的组中的一种或多种。特别地，优选地是一种惰性气体元素，具有大于硅的原子半径的原子序数，典型的是Ar。
用前述制造方法得到的半导体膜是非晶半导体膜，其特征在于：包含1×1019-1×1021/cm3浓度的惰性气体元素，其中膜内的应力是压应力。顺便提及，当淀积室内的淀积压力降低，膜的内部应力增加，而当RF电功率密度减小，膜的内部应力减小。
顺便提及，通过将前述浓度的惰性气体元素加入到非晶半导体膜中，能够提供给半导体膜畸变。因为非晶硅膜的密度约为5×1022/cm3，能够通过加入0.25原子％或更多的氩形成畸变场。诸如氩的惰性气体插入晶格，而不与硅结合以便在硅的原子位置造成畸变，造成内应力。在相互排斥的原子的方向上作用的应力是压应力。
内应力，通常说来，包括张应力和压应力。当薄膜相对于衬底做收缩时，衬底在薄膜上向内形变以便在阻止膜收缩的方向上拉伸。这称为张应力。另一方面，当薄膜做膨胀时，衬底在薄膜上被压缩并向外形变，这称为压应力。本技术说明中，压应力用减号(-)表示而张应力以加号(+)表示。
当非晶半导体膜具有如此得到的畸变并作为一个吸收位应用时，给出具有高吸收能力的非晶半导体膜是可能的。另外，如果用作器件有源区(有源层)，它能够改善电子和空穴迁移率。
涉及在本技术说明中公开的用于制造半导体器件的方法的本发明包括：
第一步，在绝缘表面上形成第一非晶半导体膜；
第二步，将金属元素加入到具有非晶结构的第一半导体膜中；
第三步，晶化第一层非晶半导体膜以形成第一层结晶的半导体膜；
第四步，在第一层结晶的半导体表面上形成阻挡层；
第五步，用溅射法在阻挡层上形成包含惰性气体元素的第二半导体膜；
第六步，实施将金属元素吸收到第二半导体膜以除去或减少第一结晶的半导体膜中的金属元素；以及
第七步，除去第二半导体膜。
在以上结构中，第二半导体膜用溅射法形成，其中惰性气体在0.1Pa-5Pa的淀积压力下引入到淀积室中以便在0.137W/cm2-6.847W/cm2的RF电功率密度下产生辉光放电。
同时，在以上结构中，金属元素用于促进硅的结晶并且是选自包括Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au的组中的一种或多种。
同时，在以上结构中，惰性气体是选自包括He、Ne、Ar、Kr和Xe的组中的一种或多种。通过在半导体膜中包含这类离子，形成悬挂键或晶格缺陷以便在此形成吸收位。
同时，通过使用溅射工艺，在淀积阶段得到含惰性气体元素的第二半导体膜之后，选自包括中性气体元素H、H2、O、O2和P的惰性气体元素的组中的一种或多种元素可以添加到第二半导体膜中。多种元素的加入给出数种方式的吸收效果。
用该制造方法这样得到的半导体膜适合作为具有畸变位以给出吸收位的半导体膜。具有这类畸变的半导体膜的应用不必局限于吸收位。例如，尽管技术领域上各不相同，有一项使用了应力畸变的畸变晶化的技术的提议，作为以新的方式改善晶体管性能的技术。人们已经证实，通过给予硅晶体畸变，由于能带结构的变化电子和空穴迁移率得到提高。这可以预期成为新一代技术(Applied Physics，vol.69[11]p.1215-1319)。可以认为从现在开始这类技术将进一步应用到使用诸如TFT这样的薄膜的器件中。
进一步，包含本发明中的惰性气体元素的非晶半导体膜可以被用作采用不同于实施方案1所述的方法结晶的半导体膜和其它常规半导体膜的吸收位。
在包括非晶硅膜的半导体器件中，本发明的半导体器件的特征在于：非晶硅膜中的Ar浓度落在1×1019-1×1022/cm3的范围，优选的为1×1019-1×1021/cm3，更优选的为1×1020-6×1020/cm3。顺便提及，氧、碳或氮的杂质浓度是5×1015/cm3或更少。因为本发明的半导体器件在非晶结构的半导体膜中包含1×1020/cm3或更多浓度的Ar，有可能制造出具有带畸变的非晶硅膜的半导体器件。同时，因为非晶硅膜中Ar浓度在1×1020/cm3-6×1020/cm3的范围，有可能制造出具有不容易剥落的膜的半导体器件。
同时，在包括非晶硅膜的半导体器件中，本发明的半导体器件的特征在于：非晶硅膜中的压应力在-10.0×1010达因/cm2到-5.0×109达因/cm2的范围，有可能制造出具有带畸变且不容易剥落的非晶硅膜的半导体器件。
在用于半导体器件以形成非晶硅膜的制造方法中，本发明的半导体器件的制造方法是一种半导体器件中通过溅射法形成非晶硅膜的制造方法，该方法通过溅射法中在Ar气氛中使用硅靶，同时在室温(22-28℃，优选的为25℃)下由于RF(1kHz-30MHz，优选的为10-20MHz)的放电保持0.2-1.0Pa范围内的淀积压力。在本发明的半导体器件的制造方法中，因为淀积压力保持在0.2-1.0Pa并且实施由于RF(1kHz-30MHz，优选的为10-20MHz)的放电，本发明的半导体器件具有非晶硅层的1×1020-6×1020/cm3范围的Ar离子浓度以及非晶硅层的-10.0×1010达因/cm2到-5.0×109达因/cm2范围的压应力。因此，有可能制造出具有带畸变且不容易剥落的非晶硅膜的半导体器件。
附图简述
图1A至1G是表示本发明的半导体器件的制造工艺的视图；
图2是表示由溅射工艺(RF方案)淀积的硅膜中Ar浓度的SIMS数据(淀积压力关系)；
图3是表示由溅射工艺(RF方案)淀积的硅膜中淀积压力和内应力之间关系的曲线图；
图4是表示由溅射工艺(RF方案)淀积的硅膜中Ar浓度和内应力之间关系的曲线图；
图5是表示由溅射工艺(RF方案)淀积的硅膜中Ar浓度的SIMS数据(RF功率关系)；
图6是表示由溅射工艺(DC方案)淀积的硅膜中Ar浓度的SIMS数据；
图7A至7F是表示电子电器实例的视图；
图8A至8D是表示电子电器实例的视图；以及
图9A至9C是表示电子电器实例的视图。
优选实施方案的详细说明
本发明的实施方案现在给予说明。
这个实施方案样式得到由溅射工艺淀积非晶硅膜中惰性气体元素(Ar)的浓度和淀积压力之间的关系。实验过程在下面给出。
包含惰性气体元素的非晶硅膜使用RF电源通过溅射设备形成于玻璃衬底上。使用硅靶，频率设定在1kHz-30MHz，优选的为10-20MHz，且Ar流入淀积室中。RF功率(电极尺寸：直径30.5cm)是0.1kW-5kW，这里是1.2kW，衬底温度为室温(22-28℃，这里为25℃)。非晶层是一层在另一层之上形成的，同时每当淀积到0.2μm就改变淀积压力。淀积压力是通过放电侧的电导阀调节的。在玻璃衬底上，在淀积压力0.2Pa、0.4Pa、0.6Pa、0.8Pa、1.0Pa和1.2Pa的每一种条件下按顺序进行0.2μm厚度的淀积。用二次离子质谱法(SIMS)进行淀积膜中Ar原子浓度的测量。
所得到的结果示于图2。图2中，垂直轴表示氩原子浓度而水平轴表示距样品表面的深度。另外，图2还通过取得在垂直轴上的二次离子强度和水平轴上的距样品表面的深度给出了硅离子强度。
从图2中还可以看到，当淀积压力降低时，膜中的氩原子浓度提高以便使膜的淀积适合用作吸收位。膜中氩原子浓度随淀积压力的降低而升高的事实包含了一个原因，即因为随着溅射淀积压力的减小，反应室内Ar气和反冲原子(反射到靶表面的Ar原子)之间的轰击几率减小，使得反冲原子很容易到达衬底。
然后，通过用与图2中同样的样品来进行非晶硅膜中内应力的测量。所得到的结果示于图3和4中。
图3给出膜中内应力和淀积压力的关系，表明压应力随着淀积压力的减小而增加。
同时，图4给出了内应力和Ar浓度的关系，表明压应力随着膜中Ar的浓度的增加而增加。例如，在1.0Pa溅射淀积压力下淀积的非晶硅膜包含1×1020/cm3原子浓度的Ar，显示压应力(约-4.7×109(达因/cm2))。同时，如图2所示，在0.2Pa的淀积压力下淀积的非晶硅膜包含6×1020/cm3原子浓度的Ar，显示压应力(约-9.47×109(达因/cm2))。顺便提及，本发明人认为不至于剥落非晶硅膜的压应力的最低极限是-10.0×1010(达因/cm2)。因此，为了形成具有畸变但在后期热处理工艺中不会造成剥落的非晶硅膜，溅射淀积压力可以设定为0.2Pa-1.0Pa。在这样的溅射淀积压力下，非晶硅膜具有1×1020/cm3-6×1020/cm3的Ar浓度以及-10.0×1010(达因/cm2)到-5.0×109(达因/cm2)的非晶硅膜的内应力。
从实验结果看，使用具有畸变的非晶硅膜作为TFT的有源区的情形中，可以通过利用图2、3和4适当地设定淀积压力和内应力来形成非晶硅膜。
然后，得到用溅射工艺淀积的非晶硅膜中惰性气体元素(Ar)浓度和RF电功率(或RF电功率密度)的关系。实验过程在下面给出。
包含惰性气体元素的非晶硅膜通过使用RF电源的溅射设备形成于玻璃衬底上。使用硅靶(电阻率：10Ωcm)，在下述条件下：1KHz-30MHz、优选的10-20MHz的频率，进入淀积室的50sccm的Ar气流，0.1-5Pa、这里是0.4Pa的淀积压力，以及300℃或更低的这里是150℃的衬底温度，每当一层形成到0.2μm的厚度，通过依次改变RF电功率形成覆盖层，注意电极有直径为30.5cm的尺寸。RF电功率密度指RF电功率除以电极面积的值。在玻璃衬底上，在RF电功率为0.4kW、0.5kW、1kW和3kW的每一种条件下按顺序形成至0.2μm厚度的膜。用二次离子质谱法(SIMS)进行淀积膜中Ar原子浓度的测量。
所得到的结果示于图5。图5中垂直轴表示氩原子浓度而水平轴表示距样品表面的深度。另外，硅离子强度也在图5中给出，其中在垂直轴上表示二次离子强度且水平轴上表示距样品表面的深度。
从图5可以看出膜中Ar原子浓度随RF电功率(或RF电功率密度)的减小而增加，使得有可能形成适合作为吸收位的膜。同时，内应力能够随着RF电功率(或RF电功率密度)的减小而减小，这样引起更少的膜剥落。
从这些实验结果看，合适的吸收位(含惰性气体元素的非晶硅膜)可以通过利用图2-5适当地设定淀积压力和RF电功率(或RF电功率密度)来形成。
同时，作为对比实例，得到了通过DC配置的溅射工艺淀积的非晶硅膜中惰性气体元素(Ar)浓度与淀积压力之间的关系。实验过程在下面给出。
用使用DC电源的溅射设备，包含惰性气体元素的非晶硅膜形成于玻璃衬底上。使用硅靶(电阻率：0.2Ωcm)，Ar以80sccm流入淀积室中。淀积压力在3kW的DC电功率(DC电功率密度：2.5W/cm2)和150℃的衬底温度下每0.2μm的厚度改变一次淀积压力。注意淀积压力由出口侧的电导阀调节。在玻璃衬底上，在淀积压力0.27Pa、0.53Pa、1.06Pa和1.6Pa的每一种条件下按顺序进行0.2μm厚度的淀积。用二次离子质谱法(SIMS)进行淀积膜中Ar原子浓度的测量。所得到的结果示于图6。图6中，垂直轴表示Ar原子浓度而水平轴表示距样品表面的深度。另外，图6还给出硅离子强度，其中在垂直轴上表示二次离子强度且水平轴上表示距样品表面的深度。
如图6所示，用DC配置的溅射设备，在非晶硅膜中不能包含1×1020/cm3或更多的Ar。关于这点，本发明人假定认为原因与淀积速率有关。注意，在图6中，由于某种原因，1.06Pa处的Ar浓度应该是不正常的，并因而是不可靠的数据。
上述数据表明本发明优选地采用能够在膜中包含高浓度惰性气体元素的RF配置的溅射设备，而不是DC配置的溅射设备。
上述结构的本发明将在下面的实施方案中给予更详细的说明。
[实施方案1]
使用本发明的典型的TFT的制造步骤在图1A-1G简要给出。
图1A包括具有绝缘表面的衬底100、作为阻挡层的绝缘膜101、具有非晶结构的半导体膜102。
图1A中，衬底100可以是玻璃衬底、石英衬底或陶瓷衬底。另外，衬底100可以是硅衬底、金属衬底或不锈钢衬底，其表面上形成有绝缘膜。衬底100可以是具有热阻性的塑料衬底，其在处理过程中承受处理的温度。
首先，在衬底100上形成基本绝缘膜101，其可以是氧化硅膜、氮化硅膜或氮氧化硅膜(SiOxNy)，如图1A所示。在典型的实例中，基本绝缘膜101具有两层结构，其中第一和第二氮氧化硅膜堆叠在一起。用SiH4、HN3和N2O作为反应气体形成50-100nm厚的第一氮氧化硅膜。用SiH4和N2O作为反应气体形成100-150nm厚的第二氮氧化硅膜。优选地，基本绝缘层101的一层是10nm厚或更薄的氮化硅膜(SiN膜)或第二氮氧化硅膜(SiOxNy(x＞＞y))。在吸收过程中，镍趋向于容易地移到有更高浓度氧的区域。所以，用氮化硅膜作为与半导体膜相邻的基本绝缘膜是非常有效的。另外，基本绝缘膜101可以有三层结构，其中第一氮氧化硅膜、第二氮氧化硅膜和氮化硅膜顺序地堆叠在一起。
其次，具有非晶结构的第一半导体膜102形成于基本绝缘膜101上。第一半导体膜102可以用主要含硅的半导体材料形成。典型地，第一半导体膜102可以是非晶硅膜或非晶锗硅膜并可以用等离子CVD法、真空CVD或溅射法形成10-100nm的厚度。为了得到在随后晶化中具有高质量晶体结构的半导体膜，具有非晶结构的第一半导体膜102所包含的氧和氮的杂质浓度可以是5×1018/cm3(用二次离子质谱：SIMS测量的原子密度)或更低。这些杂质阻止随后的晶化并且即使在晶化以后还增加陷获中心和复合中心的密度。这样，就期望使用高纯度的材料气体。进一步，期望使用包括带有镜面处理(电场抛光工艺)反应室或适应于包括无油真空耗尽系统的超高真空的CVD设备。
再次，具有非晶结构的第一半导体膜102通过使用日本专利特许公开号78329/1996中公开的技术使其晶化。根据这项技术，有助于晶化的金属元素添加到该非晶硅膜中(也称为一个非晶硅膜)，并在其上进行热处理。这样，具有晶体结构以金属元素添加区域作为起点生长的半导体膜就形成了。首先，含有1-100ppm重量基础的金属元素(这里是镍)的醋酸镍溶液用旋转器涂覆在具有非晶结构的第一半导体膜102的表面上，其具有助于晶化的催化性质。这样，含镍的层103就形成了(图1B)。除了用涂覆形成含镍的层103的方法之外，还可以用一种方法，其中用溅射法、真空淀积法或等离子处理形成极薄的膜。尽管说明的是在整个表面进行涂覆的例子，还可以形成掩膜以及可以选择性地形成含镍的层。
再次，进行用于晶化的热处理。本情形中，硅化物在半导体膜与有助于晶化的金属元素相接触的部分形成，并且硅化物作为核以便于促进晶化。用这种方式形成示于图1C中的具有晶体结构的第一半导体膜104。结晶以后第一半导体膜104中所含氧的浓度要求是1×1020/cm3或更低。这里，在用于脱氢的热处理(450℃、1小时)之后，进行用于晶化的热处理(550℃-650℃、4-24小时)。当通过辐射强光进行晶化时，可以使用红外光、可见光和紫外光中任何一个或它们的组合。典型地，用发自卤素灯、金属卤化物灯、氙弧光灯、碳弧光灯、高压钠灯或高压汞灯的光。灯光光源点亮1-60秒，或者，优选的30-60秒。可以重复1-10次点灯直到半导体膜被迅速地加热到大约600℃-1000℃。如有必要，可以在强光辐射之前进行热处理以便于释放具有非晶结构的第一半导体膜104中所含的氢。用于晶化的热处理和强光辐射可以同时进行。考虑生产率的话，晶化优选地通过强光辐射来进行。
金属元素(这里是镍)保留在用这种方法得到的第一半导体膜104中。金属元素在膜里不是均匀地分布，但是残余金属元素的平均浓度高于1×1019/cm3。即便在这种条件下也能够形成TFT或其它不同种类的半导体元件，但是还是根据下面的方法除去金属元素。
再次，为了提高晶化的比率(晶体部分在膜的整体内的比率)并修复残留在晶粒中的缺陷，优选的是激光辐射到具有晶体结构的第一半导体膜104上。注意，优选的是在激光的辐射之前用中和性的氢氟酸除去硅膜表面的氧化物膜。当激光辐射时，一层薄的氧化物膜(图中没有给出)形成于表面上。激光可以是具有400nm或更短波长的准分子激光或者可以是YAG激光器的二次或三次谐波。
上述晶化之后用辐射激光形成的氧化物膜是不够的。所以，通过使用含臭氧的溶液(典型的是臭氧水)形成氧化物膜，这称为化学氧化。然后，具有整体厚1-10nm的氧化物膜的阻挡层105就形成了。包含惰性气体元素的第二半导体膜106形成于阻挡层105上(图1D)。这里，当激光辐射到具有晶体结构的第一半导体膜104上时形成的氧化物膜被看作是阻挡层的一部分。阻挡层105只有当第二半导体层106在后面的工艺中被选择性除去时才作为刻蚀阻止层。化学氧化可以简单地通过使用其中硫酸、盐酸或硝酸和过氧化氢混合的溶液代替含臭氧的溶液形成。另外，阻挡层105可以通过氧气氛中紫外线的辐射产生臭氧然后氧化具有晶体结构的半导体膜的表面来形成。阻挡层可以通过等离子体CVD法、溅射法或气相淀积法淀积一层1-10nm厚的氧化膜形成。另外，阻挡层105可以通过用洁净炉(clean oven)在200-350℃的数量级加热半导体膜然后形成薄的氧化物膜来形成。然而，用上述方法之一或其它方法形成的阻挡层105的合适的质量或厚度是必须的，以便于第一半导体膜中所含的镍在以后的吸收过程中能移动到第二半导体膜中。
这里，用溅射法形成含惰性气体元素的第二半导体膜以形成吸收位。惰性气体元素可以是氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中的任意一种或多种。上述元素中，氩(Ar)由于其低价格因而是优选的。这里，含硅的靶用在含惰性气体元素的气氛中，以便在0.1Pa-5Pa的淀积压力和0.137W/cm2-6.847W/cm2的电子密度下形成第二半导体膜。有两个原因说明为什么是惰性气体的惰性气体元素离子包含在膜中。一个原因是为了形成悬挂键以给出半导体膜中的畸变。另一个原因是为了给出半导体膜中的间隙畸变。当使用诸如氩(Ar)、氪(Kr)、氙(Xe)这样的原子半径大于硅的元素时，可以明显地得到半导体膜中的间隙畸变。更进一步，在膜中包含惰性气体元素可以不仅引起晶格畸变，而且形成悬挂键，其有助于吸收作用。
当第二半导体膜用含磷的靶形成时，磷是杂质元素的一种导电类型，除了利用惰性气体元素以外还可以利用磷的库仑力进行吸收。
因为镍在吸收过程中趋向于向高浓度氧的区域移动，所以第二半导体膜106中所含的氧理想地要有比第一半导体膜中所含的氧有更高的浓度，例如1×1020/cm3或更高。因此，1.2Pa、1.0Pa、0.8Pa、0.6Pa、0.4Pa或0.2Pa的淀积压力满足氧的浓度。
在利用图1D的溅射工艺的淀积中将惰性气体元素还添加到第一半导体膜的情形中，这样添加的区域就作为吸收位。这样，就有了吸收效果下降的担心。因此，有必要适当地调整溅射条件以便于惰性气体元素不会加入到第一半导体膜中。同时，因为在溅射工艺的淀积过程中，阻挡层被用来防止惰性气体的加入，所以阻挡层的膜厚与质量是很重要的。根据本发明人的实验，优选地作为阻挡层的是具有10nm或更薄整体膜厚的氧化物膜，该氧化物膜通过依靠辐射激光增加晶化比率并修复留在晶粒中的缺陷形成氧化物膜并进一步通过使用含臭氧的溶液形成氧化物膜来得到。同时，在由辐射激光形成的氧化物膜被除去并且随后阻挡层仅仅通过氧化物膜用含臭氧的溶液形成的情形中，采用溅射工艺的淀积过程中的惰性元素也稍稍添加到第一半导体膜中。因此，上述形成的阻挡层用于阻挡层是不令人满意的。
然后，进行用来吸收的加热工艺以减少或除去金属元素(镍)在第一半导体层中的浓度。(图1E)。用于吸收的加热工艺可以采用强光辐射工艺或热处理。通过吸收，金属元素沿图1E中的箭头方向移动(即，从衬底一侧朝向第二半导体层的方向)。这除去了包含在被阻挡层105所覆盖的第一半导体膜104中的金属元素或减少了金属元素的浓度。吸收过程中金属元素移动的距离可以是至少接近第一半导体膜厚度的距离。这可以在相对较短的时间内完成吸收。在这里，所有的镍移入第二半导体膜106中而不是分离在第一半导体膜104中。充分地进行吸收以至于几乎没有镍包含在第一半导体膜104中，即膜中的镍浓度为1×1018/cm3或更少，理想的是1×1017/cm3或更少。
顺便提及，有一种可能性是第二半导体膜依赖于用来吸收的加热工艺或第二半导体膜的厚度的条件而部分地晶化。第二半导体膜的晶化减少了悬挂键、晶格畸变或未成对键，从而造成吸收效果的下降。优选地，加热条件或第二半导体膜的厚度被提供不会引起第二半导体膜的晶化。无论如何，第二半导体膜，或含惰性气体元素的非晶硅膜比起不含惰性气体元素的非晶硅膜，引起更少的晶化，并因此适合做吸收位。
在用于吸收的某个加热条件下，第一半导体膜中的晶化比率能随吸收同时提高从而修复留在晶粒中的缺陷，即改善结晶性能。
在本技术说明中，吸收是指在将被吸收的区域(这里是第一半导体膜)中的金属元素通过热能释放并通过扩散移动到吸收位。因此，吸收依赖工艺温度，即吸收在较高的温度下就在较短的时间内进行。
在使用一工艺来辐射强光的情形中，用于加热的灯光光源打开1-60秒，优选的是30-60秒，其重复1-10次，优选的是2-6次。尽管灯光光源具有任意的光发射强度，优选的是迅速加热半导体膜到600-1000℃，优选的是约700-750℃。
同时，在有热处理的情形中，热处理可以在氮气氛下450℃-800℃进行1-24小时，例如在550℃进行14小时。热处理可以加上强光辐射。
然后，阻挡层105被用做刻蚀阻止层以便选择性地仅仅除去106所示第二半导体膜。然后，除去阻挡层105，并且用已知的图形形成技术将第一半导体膜104形成到具有所需形状的半导体层107内。(图1F)选择性地仅仅刻蚀第二半导体膜的方法能够通过不使用ClF3的等离子体的干刻或使用诸如含联氨或氢氧化四乙铵(化学分子式：(CH3)4NOH)的溶液这样的碱溶液湿刻来进行。除去第二半导体膜之后，当在阻挡层表面用TXRF测量镍浓度时，探测到镍处于高浓度。因此，阻挡层优选地被除去了。可以用含氟化氢的刻蚀剂去除。同时，除去阻挡层之后但在形成抗蚀剂掩模之前，优选的是用臭氧水在表面形成薄的氧化膜。
然后，用含氟化氢的刻蚀剂清洁在其表面的半导体层，并且随后基于硅形成用于栅绝缘膜的绝缘膜。表面清洁和栅绝缘膜形成优选地在不暴露于空气时连续地进行。
然后，清洁了栅绝缘膜108之后，形成栅电极109。接下来，适当地添加用来给予半导体n型的杂质元素(P、As等的元素)，这里是磷，以形成源区110和漏区111。添加后，实施加热工艺、强光辐射或激光辐射以激活杂质元素。对栅绝缘膜和对栅绝缘膜之间界面的等离子体损害得到修复且随着杂质元素的激活半导体层同时被修复。特别是，在室温到300℃的温度下在大气中用通过在主表面或背表面上辐射YAG激光的二次谐波激活杂质元素是非常有效的。YAG激光器由于其较低的维持费是优选的激活装置。
在接下来的工艺中，形成夹层绝缘膜113并氢化以形成到达源和漏区的接触孔。形成源电极114和漏电极115以完成TFT(n沟道TFT)(图1G)。
本发明不局限于图1G的TFT结构，如有必要，还可以是在沟道区和漏区(或源区)之间具有LDD区的轻掺杂漏(LDD)结构。这种结构具有位于沟道区和高浓度杂质元素形成的源或漏区之间的添加了低浓度杂质元素的区域。这种区域称为LDD区。更进一步，用具有通过栅绝缘膜与栅电极重叠的LDD区域的所谓GOLD(栅-漏重叠LDD)结构。
尽管这个实施方案是使用n沟道TFT来说明的，不必说能通过使用p型杂质元素代替n型杂质元素形成p沟道TFT。
而且，尽管本实施方案以顶栅(top-gate)TFT作为例子来解释的，本发明适用于无论何种TFT结构，即，适用于例如底栅(bottom-gate)(反向交错inverted stagger)TFT或向前交错(forward-stagger)TFT。
[实施方案2]
本实施方案使用作为TFT有源层的由本发明得到的具有畸变的半导体膜来说明。
这个实施方案在Ar气氛中用硅靶通过溅射工艺形成作为具有畸变的半导体膜的非晶硅膜，其中用RF(1kHz-30MHz，优选的是10-20MHz)在室温(22-28℃，优选的是25℃)下产生放电以保持淀积压力在0.2-1.0Pa的范围。由于前述的淀积条件，本发明的半导体器件在非晶硅层中具有处于1×1020/cm3-6×1020/cm3范围的Ar浓度。更进一步，非晶硅层在其中具有-10.0×1010达因/cm2到-5.0×109达因/cm2范围的压应力。这样，能够制造出不容易剥落的有畸变的非晶硅膜的半导体器件。
通过使用众所周知的技术可以另人满意地制备出不同于有源层的结构，因此在此省略说明。这个实施方案适用于无论何种TFT结构，即，适用于例如底栅(bottom-gate)(反向交错inverted stagger)TFT、向前交错(forward-stagger)TFT或顶栅(top-gate)TFT。
[实施方案3]
像素部分和驱动电路，其使用通过实施本发明形成的结晶半导体膜或非晶半导体膜，能够被用在各种模块(有源矩阵型液晶模块、有源矩阵型EL模块和有源矩阵型EC模块)中。换句话说，本发明能够在所有与其中显示部分的模块集成的电子设备中实施。
作为这类电子设备，可以指出的有视频相机、数码相机、头戴式显示器(护目镜式显示器)、汽车导航系统、投影仪、汽车立体声、个人计算机、便携式信息终端(移动式计算机、蜂窝电话或电子图书)以及类似的设备。这些设备的实例示于图7A至7F、8A至8C以及9A至9C。
图7A给出包括主机体2001、图象输出部分2002、显示部分2003和键盘2004的个人计算机。本发明可用于显示部分2003。
图7B给出包括主机体2101、显示部分2102、声音输入部分2103、操作开关2104、电池2105和图象接收部分2106的视频相机。本发明可用于显示部分2102。
图7C给出包括主机体2201、相机部分2202、图象接收部分2203、操作开关2204和显示部分2205的可移动计算机。本发明可用于显示部分2205。
图7D给出包括主机体2301、显示部分2302和臂部分2303的护目镜式显示器。本发明可用于显示部分2302。
图7E给出使用上面记录了节目的记录介质(以下称作记录介质)的播放器，其包括主机体2401、显示部分2402、扬声器部分2403、记录介质2404和操作开关2405。该播放器用DVD(数字通用盘)或CD作为记录介质并能欣赏音乐、欣赏电影以及玩游戏或上互联网。本发明可用于显示部分2402。
图7F给出包括主机体2501、显示部分2502、眼睛接触部分2503、操作开关2504和图象接收部分(没有图示)的数码相机。本发明可用于显示部分2502。
图8A给出包括投影设备2601和屏幕2602的前投式投影仪。本发明可用于构成投影设备2601的一部分的液晶模块2808。
图8B给出包括主机体2701、投影设备2702、反射镜2703和屏幕2704的背投式投影仪。本发明用于构成投影设备的一部分的液晶模块2808。
进一步，图8C是给出图8A和图8B中投影设备2601和2702的结构的实例的视图。投影设备2601或2702的组成包括光源光学系统2801、反射镜2802及2804至2806、分色镜2803、棱镜2807、液晶模块2808、相位差片2809和投影光学系统2810。投影光学系统2810的由包括投影透镜的光学系统组成。尽管这个实施方案给出三片型的例子，该实施方案不特别局限于此，而可以是，例如，单片型。进一步，实施这项方案的人可以适当地在图8C中箭头标识给出的光路中配备诸如光学透镜、具有偏振功能的膜、用于调节相差的膜或IR膜的光学系统。
进一步，图8D是给出图8C中光源光学系统2801的结构的实例的视图。根据这个实施方案，光源光学系统的组成包括反射器2811、光源2812、透镜阵列2813和2814，偏振转换元件2815和聚光器透镜2816。进一步，图8D所示的光源光学系统只是一个实例且这个实例不特别地局限于此。例如，实施这项方案的人可以适当地在光源光学系统中配备诸如光学透镜、具有偏振功能的膜、用于调节相差的膜或IR膜。
然而，根据图8A至8D所示的投影仪，给出了使用透射型电光器件的情形，而应用反射型电光器件和EL模块的实例却没有说明。
图9A给出包括主机体2901、声音输出部分2902、声音输入部分2903、显示部分2904、操作开关2905、天线2906和图象输出部分(CCD、图象传感器等的器件)2907的蜂窝电话。本发明可用于显示部分2904。
图9B给出包括主机体3001、显示部分3002和3003、记录介质3004、操作开关3005和天线3006的便携式图书(电子图书)。本发明可用于显示部分3002和3003。
图9C给出包括主机体3101、支撑基座3102和显示部分3103的显示器。本发明可用于显示部分3103。
此外，图9C所示的显示器是小型和中型或大型的，例如，显示器屏幕尺寸5-20英寸。而且，优选的是通过利用尺寸是1×1m的衬底实施多图形以形成这类尺寸的显示器。
如已经说明的那样，应用本发明的范围极其广泛，适用于所有领域的电子设备。本发明的电子设备可通过自由组合实施方案样本、实施方案1和2的结构来实现。
本发明允许膜含高浓度的氩，特别地，包含1×1019/cm3-1×1022/cm3的浓度。这样，具有畸变且不容易剥落的非晶硅膜能够用溅射工艺形成。

Claims (26)

1.一种用于制造半导体器件的方法，所述方法包括：
在绝缘表面上形成非晶半导体膜；
将金属元素添加到非晶半导体膜中；
晶化非晶半导体膜以形成结晶的半导体膜；
在结晶的半导体膜上形成阻挡层；
用溅射法在阻挡层上形成包含惰性气体元素的第二半导体膜；
实施将金属元素吸收到第二半导体膜中，以除去或减少结晶的半导体膜中的金属元素；以及
除去第二半导体膜。
2.根据权利要求1用于制造半导体器件的方法，其中第二半导体膜用溅射法形成，所述溅射法中惰性气体在0.1Pa-5Pa的淀积压力下引入淀积室以便在0.137W/cm2-6.847W/cm2的RF电功率密度下产生辉光放电。
3.根据权利要求1用于制造半导体器件的方法，其中金属元素是选自包括Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au的组中的一种或多种。
4.根据权利要求1用于制造半导体器件的方法，其中惰性气体是选自包括He、Ne、Ar、Kr和Xe的组中的一种或多种。
5.一种用于制造半导体器件的方法，所述方法包括：
在绝缘表面上形成非晶半导体膜；
将金属元素添加到非晶半导体膜中；
晶化所述非晶半导体膜；
在结晶的半导体膜上形成阻挡层；
用溅射法在阻挡层上形成包含惰性气体元素的第二半导体膜；
将金属元素吸收到第二半导体层以除去或减少结晶的半导体膜中的金属元素；以及
除去第二半导体膜，
其中惰性气体元素的浓度在1×1019/cm3-1×1022/cm3范围内；
其中非晶半导体膜中的内应力是压应力。
6.根据权利要求5用于制造半导体器件的方法，其中金属元素是选自包括Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au的组中的一种或多种。
7.根据权利要求5用于制造半导体器件的方法，其中惰性气体是选自包括He、Ne、Ar、Kr和Xe的组中的一种或多种。
8.一种用于制造半导体器件的方法，所述方法包括：
在绝缘表面上形成非晶半导体膜；
将金属元素添加到非晶半导体膜中；
晶化非晶半导体膜以形成结晶的半导体膜；
在结晶的半导体膜上形成阻挡层；
用溅射法在阻挡层上形成包含惰性气体元素的半导体膜；
实施金属元素到包含惰性气体元素的半导体膜的吸收以除去或减少结晶的半导体膜中的金属元素；以及
除去包含惰性气体元素的半导体膜；
其中包含惰性气体元素的半导体膜中的惰性气体元素的浓度在1×1019/cm3-1×1022/cm3范围内；
其中包含惰性气体元素的半导体膜中压应力在-10.0×1010达因/cm2到-5.0×109达因/cm2的范围内。
9.根据权利要求8用于制造半导体器件的方法，其中金属元素是选自包括Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au的组中的一种或多种。
10.根据权利要求8用于制造半导体器件的方法，其中惰性气体是选自包括He、Ne、Ar、Kr和Xe的组中的一种或多种。
11.一种用于制造半导体器件的方法，所述方法包括：
在绝缘表面上形成第一半导体膜；
在第一半导体膜上形成阻挡膜；以及
在所述阻挡膜上形成第二半导体膜，所述第二半导体膜包括1×1019/cm3-1×1022/cm3浓度的惰性气体元素；
执行杂质到所述第二半导体膜的吸取以去除或减少所述第一半导体膜中的杂质；以及
去除所述第二半导体膜。
12.根据权利要求11的用于制造半导体器件的方法，其中惰性气体是选自包括He、Ne、Ar、Kr和Xe的组中的一种或者多种。
13.根据权利要求11的用于制造半导体器件的方法，其中，所述半导体器件结合到选自下面的组的电子设备中，所述组包括：个人计算机，视频相机，移动计算机，护目镜型显示器，利用记录介质的播放器，数字相机，蜂窝电话，以及便携图书。
14.一种用于制造半导体器件的方法，所述方法包括：
在绝缘表面上形成第一半导体膜；
在第一半导体膜上形成阻挡膜；以及
在所述阻挡膜上形成第二半导体膜，所述第二半导体膜包括1×1019/cm3-1×1022/cm3浓度的惰性气体元素；
执行杂质到所述第二半导体膜的吸取以去除或减少所述第一半导体膜中的杂质；以及
去除所述第二半导体膜，
其中所述第二半导体膜中压应力在-10.0×1010达因/cm2到-5.0×109达因/cm2的范围内。
15.根据权利要求14的用于制造半导体器件的方法，其中惰性气体是选自包括He、Ne、Ar、Kr和Xe的组中的一种或者多种。
16.根据权利要求14的用于制造半导体器件的方法，其中，所述半导体器件结合到选自下面的组的电子设备中，所述组包括：个人计算机，视频相机，移动计算机，护目镜型显示器，利用记录介质的播放器，数字相机，蜂窝电话，以及便携图书。
17.一种用于制造半导体器件的方法，所述方法包括：
在绝缘表面上形成第一半导体膜；
在第一半导体膜上形成阻挡膜；以及
在所述阻挡膜上形成第二半导体膜，所述第二半导体膜包括1×1019/cm3-1×1022/cm3浓度的惰性气体元素；
执行杂质到所述第二半导体膜的吸取以去除或减少所述第一半导体膜中的杂质；以及
去除所述第二半导体膜，
将所述第一半导体膜图案化成具有所需形状的半导体层，以及
在所述半导体层上依次形成栅绝缘膜和栅电极。
18.根据权利要求17的用于制造半导体器件的方法，其中惰性气体是选自包括He、Ne、Ar、Kr和Xe的组中的一种或者多种。
19.根据权利要求17的用于制造半导体器件的方法，其中，所述半导体器件结合到选自下面的组的电子设备中，所述组包括：个人计算机，视频相机，移动计算机，护目镜型显示器，利用记录介质的播放器，数字相机，蜂窝电话，以及便携图书。
20.一种用于制造半导体器件的方法，所述方法包括：
在绝缘表面上形成第一半导体膜；
在第一半导体膜上形成阻挡膜；以及
在所述阻挡膜上形成第二半导体膜，所述第二半导体膜包括1×1019/cm3-1×1022/cm3浓度的惰性气体元素；
执行杂质到所述第二半导体膜的吸取以去除或减少所述第一半导体膜中的杂质；以及
去除所述第二半导体膜，
将所述第一半导体膜图案化成具有所需形状的半导体层，以及
在所述半导体层上依次形成栅绝缘膜和栅电极，
其中所述第二半导体膜中压应力在-10.0×1010达因/cm2到-5.0×109达因/cm2的范围内。
21.根据权利要求20的用于制造半导体器件的方法，其中惰性气体是选自包括He、Ne、Ar、Kr和Xe的组中的一种或者多种。
22.根据权利要求20的用于制造半导体器件的方法，其中，所述半导体器件结合到选自下面的组的电子设备中，所述组包括：个人计算机，视频相机，移动计算机，护目镜型显示器，利用记录介质的播放器，数字相机，蜂窝电话，以及便携图书。
23.根据权利要求11的用于制造半导体器件的方法，其中所述半导体器件是显示器。
24.根据权利要求14的用于制造半导体器件的方法，其中所述半导体器件是显示器。
25.根据权利要求17的用于制造半导体器件的方法，其中所述半导体器件是显示器。
26.根据权利要求20的用于制造半导体器件的方法，其中所述半导体器件是显示器。
CNB021216282A 2001-06-01 2002-05-31 半导体膜、半导体器件和用于制造半导体膜、半导体器件的方法 Expired - Fee Related CN100397556C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001167481 2001-06-01
JP167481/01 2001-06-01
JP230469/01 2001-07-30
JP2001230469 2001-07-30

Publications (2)

Publication Number Publication Date
CN1389899A CN1389899A (zh) 2003-01-08
CN100397556C true CN100397556C (zh) 2008-06-25

Family

ID=26616245

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021216282A Expired - Fee Related CN100397556C (zh) 2001-06-01 2002-05-31 半导体膜、半导体器件和用于制造半导体膜、半导体器件的方法

Country Status (4)

Country Link
US (2) US6991997B2 (zh)
KR (1) KR100870624B1 (zh)
CN (1) CN100397556C (zh)
TW (1) TW541584B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7091110B2 (en) * 2002-06-12 2006-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
KR100683149B1 (ko) * 2003-03-31 2007-02-15 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 스트레스 제거방법
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP3689419B1 (ja) * 2004-03-29 2005-08-31 新電元工業株式会社 半導体装置、半導体装置の製造方法
KR20050113294A (ko) * 2004-05-25 2005-12-02 삼성전자주식회사 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법
US7791172B2 (en) 2007-03-19 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
SG182214A1 (en) * 2007-06-20 2012-07-30 Semiconductor Energy Lab Method of manufacturing semiconductor device
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
WO2009078502A1 (en) * 2007-12-18 2009-06-25 Nak Hoon Seong Film substrate formed with fine circuit thereon and manufacturing method thereof
JP5345952B2 (ja) * 2007-12-27 2013-11-20 Ｊｘ日鉱日石金属株式会社 ａ−ＩＧＺＯ酸化物薄膜の製造方法
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
US10403743B2 (en) 2017-07-20 2019-09-03 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
JP6698954B2 (ja) * 2018-05-17 2020-05-27 日本碍子株式会社 圧電性単結晶基板と支持基板との接合体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762803A (en) * 1984-12-07 1988-08-09 Fuji Electric Co., Ltd. Process for forming crystalline films by glow discharge
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JPH0626966A (ja) * 1992-07-08 1994-02-04 Ricoh Co Ltd 半導体薄膜の製造方法
US5736438A (en) * 1992-10-28 1998-04-07 Mitsubishi Denki Kabushiki Kaisha Field effect thin-film transistor and method of manufacturing the same as well as semiconductor device provided with the same
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US6194254B1 (en) * 1993-08-27 2001-02-27 Semiconductor Energy Laboratories Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933532B2 (ja) * 1981-04-03 1984-08-16 スタンレー電気株式会社 非晶質シリコンの形成方法
JPS6328034A (ja) * 1986-07-22 1988-02-05 Aisin Seiki Co Ltd 拡散剤塗布方法
US4749640A (en) * 1986-09-02 1988-06-07 Monsanto Company Integrated circuit manufacturing process
JPH07114184B2 (ja) 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法
US5055169A (en) * 1989-03-17 1991-10-08 The United States Of America As Represented By The Secretary Of The Army Method of making mixed metal oxide coated substrates
JPH0795546B2 (ja) * 1989-03-31 1995-10-11 工業技術院長 シリコン表面の処理方法
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6022458A (en) 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP2649325B2 (ja) 1993-07-30 1997-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3336704B2 (ja) 1993-10-19 2002-10-21 ジェイエスアール株式会社 水現像性感光性樹脂組成物
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2984537B2 (ja) * 1994-03-25 1999-11-29 キヤノン株式会社 光起電力素子
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3138169B2 (ja) 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JPH09134882A (ja) 1995-11-10 1997-05-20 Ulvac Japan Ltd 低水素アモルファスシリコン膜の形成方法
KR100440083B1 (ko) 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6331457B1 (en) 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3910229B2 (ja) * 1996-01-26 2007-04-25 株式会社半導体エネルギー研究所 半導体薄膜の作製方法
JPH11264071A (ja) 1998-03-18 1999-09-28 Matsushita Electron Corp 薄膜の形成方法
JP3658213B2 (ja) 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
JP2000252212A (ja) 1998-12-29 2000-09-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3549193B2 (ja) * 2000-03-31 2004-08-04 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
US6429097B1 (en) * 2000-05-22 2002-08-06 Sharp Laboratories Of America, Inc. Method to sputter silicon films
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762803A (en) * 1984-12-07 1988-08-09 Fuji Electric Co., Ltd. Process for forming crystalline films by glow discharge
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JPH0626966A (ja) * 1992-07-08 1994-02-04 Ricoh Co Ltd 半導体薄膜の製造方法
US5736438A (en) * 1992-10-28 1998-04-07 Mitsubishi Denki Kabushiki Kaisha Field effect thin-film transistor and method of manufacturing the same as well as semiconductor device provided with the same
US6194254B1 (en) * 1993-08-27 2001-02-27 Semiconductor Energy Laboratories Co., Ltd. Semiconductor device and method for manufacturing the same
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film

Also Published As

Publication number Publication date
US20020182783A1 (en) 2002-12-05
KR20020092251A (ko) 2002-12-11
TW541584B (en) 2003-07-11
US7923356B2 (en) 2011-04-12
US6991997B2 (en) 2006-01-31
KR100870624B1 (ko) 2008-11-27
US20060148216A1 (en) 2006-07-06
CN1389899A (zh) 2003-01-08

Similar Documents

Publication Publication Date Title
CN100397556C (zh) 半导体膜、半导体器件和用于制造半导体膜、半导体器件的方法
JP5393726B2 (ja) 半導体装置の作製方法
JP4850858B2 (ja) 半導体装置の作製方法
JP2000353666A (ja) 半導体薄膜およびその製造方法
US7659185B2 (en) Method for forming silicon thin-film on flexible metal substrate
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JPH05198507A (ja) 半導体作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP2005340827A (ja) 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法
JP4212844B2 (ja) 半導体装置の作製方法
KR100316270B1 (ko) 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
US6451637B1 (en) Method of forming a polycrystalline silicon film
KR100524874B1 (ko) 비정질실리콘박막의결정화방법
KR20010026786A (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
JPH05259458A (ja) 半導体装置の製法
JPH0878694A (ja) 半導体装置の作製方法
JP4141741B2 (ja) 半導体装置の作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
WO2010024278A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP3051363B2 (ja) 半導体装置の作製方法
JP3193366B2 (ja) 半導体作製方法
US7745314B2 (en) Method of degassing thin layer and method of manufacturing silicon thin film
JP2877129B2 (ja) 薄膜トランジスタおよびその製造方法
JP3614331B2 (ja) 結晶性珪素膜の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20180531