CN100397674C - 具有磁场衰减层的磁控电阻存储器件 - Google Patents

具有磁场衰减层的磁控电阻存储器件 Download PDF

Info

Publication number
CN100397674C
CN100397674C CNB031201474A CN03120147A CN100397674C CN 100397674 C CN100397674 C CN 100397674C CN B031201474 A CNB031201474 A CN B031201474A CN 03120147 A CN03120147 A CN 03120147A CN 100397674 C CN100397674 C CN 100397674C
Authority
CN
China
Prior art keywords
layer
anchoring
magnetic
anchoring layer
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031201474A
Other languages
English (en)
Other versions
CN1455463A (zh
Inventor
M·沙马
T·C·安东尼
M·巴塔查里亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1455463A publication Critical patent/CN1455463A/zh
Application granted granted Critical
Publication of CN100397674C publication Critical patent/CN100397674C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Abstract

这里公开一种电磁器件,例如是磁性存储器件(100),其括用来限制、衰减或消除在边界处杂散磁场的装置,该杂散磁场会产生磁控电阻响应的偏移。所述器件包括第一导电层(108,112)和包括电-磁耦合到第一层的一衰减层(104)的衰减装置,以衰减电路操作过程中第一层(108,112)边界处的杂散边界磁阻偏移。

Description

具有磁场衰减层的磁控电阻存储器件
技术领域
本发明总的涉及到磁控电阻存储器件,本发明具体涉及到能使处于边界位置的磁场最小化的磁控电阻存储器件。
磁性随机存取存储器(MRAM)是一种能够用于短期和长期数据存储的非易失性存储器。MRAM的功耗比DRAM、SRAM和闪存器等短期存储器要低。MRAM能够比诸如硬盘驱动器等常规的长期存储器件更快地执行读出和写入操作(快若干数量级)。另外,MRAM比硬盘驱动更紧凑且功耗低。MRAM还能植入诸如超高速处理器和网络设备等等设备。
典型的MRAM器件包括一个存储单元阵列,沿着存储单元的行延伸的字线和沿着存储单元的列延伸的位线。每个存储单元位于一条字线和一条位线的交叉点上。
存储单元是基于隧道式电阻(TMR)器件,例如是依靠自旋的隧道结(SDT)。典型的SDT结包括一个基准层、一个检测层和夹在基准层和检测层之间的绝缘隧道阻挡层。基准层的磁化取向被设置在公知的方向,在有效范围内施加磁场不会使其旋转。检测层的磁化取向可以有两个方向:即与基准层磁化相同的方向和与基准层磁化相反的方向。如果基准层和检测层的磁化方向相同,就认为SDT结的取向是“平行”。如果基准层和检测层的磁化方向相反,就认为SDT结的取向是“反向平行”。平行和反向平行这两种稳态取向对应着逻辑值“0”和“1”。
可以用来自载流导体的磁场动态设置的软磁层构成上述的基准层。或者选择,用下面的反铁磁性(AF)钉轧(pinning)层来固定被钉轧(pinned)层的磁化取向。AF钉轧层提供一个大交换场,该场保持被钉轧层在一个方向上的磁化。在AF层下面通常是第一和第二籽层。第一籽层容许第二籽层按照<111>晶体结构取向生长。第二籽层为AF钉轧层建立<111>晶体结构取向。
具有AF钉轧层的磁控电阻器件的现有技术例子如图1所示。图1表示的磁性隧道结10由包括多个铁磁层在内的若干层构成。层12是一个通常用钽或铜或其他类似材料制成的非导磁层。在层12上面形成一个磁性籽层14,它可以由一个完全图形化的铁磁性籽层代替。然后在层14上面形成一个AF钉轧层16,还在层16上面形成一个铁磁被钉轧层18。在层18上面形成通常由铝或二氧化硅介质材料制成的隧道阻挡层20。最后在阻挡层20上面形成一个铁磁检测层22就制成了磁性隧道结器件10。在铁磁层14、18和22的边沿会产生强烈的杂散磁场。强烈的杂散磁场有助于在一个方向上切换数据膜,并且在反方向上反向切换。这样会形成切换的不对称。
因而,需要有一种结构来减少或是消除现有技术的磁性隧道结器件内部铁磁层边沿处产生的杂散磁场。
发明内容
按照本发明公开了一种电磁器件例如是磁性存储器件,它包括用来衰减、降低或消除杂散边界磁控电阻偏移的装置。这种器件包括若干个层,其中第一层边界处有杂散磁场。衰减装置包括磁耦合到第一层的一个衰减层,用来衰减第一层的杂散磁场。
在一个实施例中公开的一种磁性存储器件,它包括用来降低或消除磁控电阻切换偏移的装置。这种器件包括一个检测层;一个被钉轧层;置于检测层和被钉轧层之间的一个阻挡层,使得各层的几何形状彼此对齐;相邻的一个钉轧层与被钉轧层对齐以使检测层、被钉轧层和钉轧层边界上的杂散磁场效应最小。磁性衰减层包括具有与钉轧层相邻对齐的第一部分的磁性层,该第一部分起到被钉轧层的作用,而第二不被钉轧的部分延伸到其它层和第一部分对齐线之外。
通过以下结合着用来举例说明本发明特征的附图的详细说明就能看出本发明的其它方面及其优点。
附图说明
图1表示按照现有技术的一种磁控电阻存储器件的截面图。
图2表示按照本发明包括磁性衰减层的一种磁控电阻存储器件的截面图。
图3表示按照本发明由两个磁控电阻存储器件共享一个公共磁性衰减层的顶视图。
图4表示按照本发明的另一例包括磁性衰减层的磁控电阻存储器件的截面图。
图5表示按照本发明的另一例包括磁性衰减层的磁控电阻存储器件的截面图。
图6表示按照本发明的另一例包括磁性衰减层的磁控电阻存储器件的截面图。
图7表示按照本发明的另一例包括磁性衰减层的磁控电阻存储器件的截面图。
图8的示意图表示按照本发明的支持逻辑的一种存储器阵列。
图9表示按照本发明的籽层(图9a)和现有技术(图9b)在偏移效应上的比较。
具体实施方式
以下要用具体文字解释附图所示的实施例。应该认识到实施例不是对本发明范围的限制。本领域技术人员在本文的启示下对本文所述的发明特征和发明原理的附加用途进行的变更和进一步修改都应该属于本发明的范围。
图2表示一个磁性存储器件100的截面图,也被称为存储器件层叠体或存储器层叠体,它包括导电籽层102,第二籽层104,由钉轧层106,被钉轧层108,阻挡层110,检测层112和第二导电层118构成的一个磁性隧道结。按照本发明,籽层104还被用作磁性衰减层。磁性存储器件100还包括一个非铁磁导电层102。检测层112和被钉轧层108都是用铁磁材料制成的。被钉轧层108用作基准层并具有固定在一个方向上的磁化。检测层112用作数据层并具有可以在两个方向之一上取向的磁化。
如果被钉轧层108和检测层112的磁化矢量(未示出)指向同一方向,由检测层112,阻挡层110和被钉轧层108构成的自旋依赖隧道(SDT)结的取向就叫作“平行”。如果检测层112和被钉轧层108的磁化矢量指向相反方向,磁性隧道结的取向就叫作“反向平行”。平行和反向平行这两种稳态取向对应着逻辑值“0”和“1”。
阻挡层110是一种容许在检测层112和被钉轧层108之间形成量子机械隧道的绝缘隧道阻挡层。这一隧道现象依赖于电子自旋,致使磁性隧道结的电阻成为被钉轧层108和检测层112的磁化矢量的相对取向的函数。例如,如果磁性隧道结的磁化取向是“平行”,磁性隧道结的电阻就是第一值(R),如果磁化取向是“反向平行”,它就是第二值(R+ΔR)。绝缘隧道阻挡层110可以用氧化铝(Al2O3),二氧化硅(SiO2),氧化钽(Ta2O5),氮化硅(SiNx),氮化铝(AlNx)或氧化镁(MgO)制成。其他介质和某些半导体材料也可以用作绝缘隧道阻挡层110。绝缘阻挡层110的厚度范围是0.5纳米到3纳米。
可能的铁磁层材料包括镍,铁,钴或这些材料的合金。例如可以用NiFe或CoFe等材料制作被钉轧层108,用相同或不同的材料例如是NiFeCo制作检测层。
也被称作自由层或数据层的检测层112是用铁磁材料制作的,其磁化可以随意从一个方向切换到另一方向。其他层包括一个铁磁被钉轧层108,它的磁化受出现在附近的反铁磁钉轧层116的钉轧。这样会使被钉轧层108的磁化固定在一定方向上。第二导电层118在操作中用来传导检测层112上的电流,并且在存储器阵列内实际作为位线来使用,底部导体102用作阵列内的字线。
层102有两个作用。层102首先用作底部导体为具体操作中流动的电流提供一条路经。层102其次用作一个籽层。层102可以用诸如Cu、Ta、Ta/Ru或Cu/Ru多层组合等公知的材料制成。选择这些材料是因为它们稳定,有利于逐渐生长具有<111>晶体纹理的薄膜。这样能接着在层102上淀积一层NiFe,使得其晶体纹理具有较高的<111>取向。这种生长取向是实现后续层叠体中的钉轧效应所需要的,其中对等的层106和108具有<111>取向,这对促进钉轧是必须的。
籽层104还用作一个磁性衰减层。籽层104实际包括两个独立区域即第二被钉轧层114和延伸层116,后者提供层104的主要磁性衰减能力,还能够延伸超过层叠体其余部分的尺寸。形成的被钉轧层114能够基本上自动对齐层106,108,110和112。这意味着要去除层104的一部分,生成由层116与层114的边界构成的肩部和层114与层106的边界构成的肩部。在用来播种生长层104的一个导电层102上面制作层104。籽层104能够使钉轧层106与<111>晶体结构取向一致。
与限定各层108和112的端部边界垂直取向的磁化因这些层的尺寸小会产生强大的磁场。与边界有关的这种磁场会给制造过程中设置被钉轧层的工作、在写入操作中设置检测层的工作以及在检测操作中对检测层执行读出的工作造成问题。进一步的问题涉及到对相邻磁性存储器件内数据的影响。由于用来制作籽层104的材料是用铁磁材料制成的,建议通过使支撑表面区域延伸越过其余层的边界来形成一个磁性衰减层。磁性衰减层用来修改,即通过控制、减小或是消除层108和112的边界所带来的强磁场效应。
在图2所示的实施例中,层104被局部图形化暴露出台阶边界,它延伸到依次放置在层104上面的各层的顶面区域之外。在另一个实施例中,层104不需要被图形化,但是制作成延伸到依次制作在它上面的各层的顶面区域之外。
如图3所示,在又一个实施例中提供了一种具有自旋依赖隧道(SDT)结的磁性存储器件。磁性衰减层104足够大,使得形成独立的磁存储单元(bit)的两个叠层(如图中层118的顶视图所示)可以装配在层104上。图中表示磁性衰减层能够容纳多个磁性存储器件而不是仅用于一个器件。这样就能实现让存储器件中成百上千的所有线共享一个公共磁性衰减层104。在这样的例子中,衰减层104实际上是沿着阵列的整个长度(或宽度)延伸。
最简单的设计是层114和后续层具有精确的相同尺寸,唯独层116较大,尺寸达到其2-10倍。然而,层114的尺寸并不一定要与后续层(106,108,112等)完全相同。它们的尺寸通常比较接近,层114本身不会变成衰减层而是主要由层116承担绝大部分衰减作用。在一个具体实施例中,层114的尺寸与后续层相同或是稍大,例如约大出10-20%。被层114的延伸部分覆盖的面积受到沿着行或列的存储单元之间的间隔,从而不能与阵列中任何其他相邻层114重叠。即使所选择的层116比层114大也是这样。
图9a表示器件100上的偏移效应,其中的籽层102和104是磁性的,层102是用Ta制成,而层104是用NiFe制成。从环中可见,磁性籽层能明显减少磁性偏移。902表示硬轴环,而904表示软轴环。图9b表示现有技术中的偏移作用,其中的籽层102和104是非磁性的,层102是用Ta制成,而层104是用Ru制成。这样会产生很大的磁性偏移。906表示硬轴环,而908表示软轴环。在图9a的例子中没有对籽层图形化。图形化的NiFe籽层会产生额外的偏移。而各种情况下所有其他层都相同。
另外,如果层114和边界层116的厚度比例被改变了(即组合的104层被图形化到不同程度),所产生的偏移量就会改变。另外,存储单元或检测层112的横向尺寸对确定有多少偏移是很重要的。如果存储单元的尺寸是1.0微米乘2.0微米且厚度约为5.0nm,就能获得一定的偏移。如果存储单元是由完全相同的材料构成并且尺寸变成了0.5微米乘1.0微米,偏移就能达到较大存储单元的二倍。因此,还可以用图形化的存储单元的尺寸来确定用来补偿偏移的层114和116的厚度。具体地说,如果有磁性衰减层就能减少偏移,而偏移中存储单元的尺寸所带来的变化也会减小。
磁性衰减层104用来消除任何磁阻(R-H)曲线中的偏移。进而,如果不能消除,随着杂散磁场被削弱,就能达到更加紧密的容许间隙,从而就能在一个公共阵列中形成更高密度的磁性存储器件。这样就能得到整体更小而存储容量较大的阵列。
图4用层叠体400表示了一种底部自旋阀存储器件的另一实施例的截面图,其中的籽层404用作一个衰减层,且制造方式与图2的层104相似。在层404中没有象层104那样形成附加层114和116图形化的肩部。进而,钉轧层106被制成与籽层404具有大致相同的面积尺寸。其余各层即被钉轧层108、阻挡层110和检测层112都与图2中前述的各层相同。
图5用层叠体500表示了一种底部自旋阀存储器件的另一实施例的截面图,其中用籽层504代替图2中的籽层104。籽层504是用非磁性材料例如是Ru或Cu制成的。在FM被钉轧层508中形成一个独立的衰减层。在这种情况下,层508被制成具有确定籽层114和衰减层116的肩部,和图2中前述的层104一样,但是所示的层114大致与层110一致。钉轧层106被制成与籽层504和层508的衰减层116部分具有大致相同的区域尺寸。阻挡层110和检测层112都与前述实施例中无异。
尽管图2、4和5的实施例代表的是底部自旋阀存储器件,顶部自旋阀存储器件预期也能有消除磁性偏移的作用。顶部自旋阀结构无非是将图2中所示的方位和层次颠倒。图6表示按照本发明用层叠体600表示的一种顶部自旋阀结构的截面图。层112被制作在用Ta或Ta/Ru制成并且被用作阻挡层110以下各层的籽层的一个籽层602上。阻挡层110是形成在层112上,而被钉轧层108形成在阻挡层110上。层108用作形成在其上的钉轧层106等后续层的籽层。磁性衰减层604被形成在层106上,并具有与图2中层104的肩部相比颠倒的肩部。这样就能邻接层106形成层614,层616形成在层614上,并且主要用作衰减层来减少或消除R-H曲线中因下层边沿边界上的磁场造成的偏移。层614还能制成延伸超过层106的区域,也可以比层616区域小。
图7表示按照本发明用层叠体700表示的另一种顶部自旋-自旋阀结构的截面图。首先在导电层102上制作一个衰减层704。接着在衰减层704上制作一个非磁性籽层702并且其用途类似于图6的籽层602。然后在籽层702上制作由Ta,Ta/Ru,Ta/Cu或Cu/Ru构成的层112。层102,704和702共同对阻挡层110下面的层作为籽层。阻挡层110被形成在层112上,而被钉轧层108形成在层110上。层108用做形成在其上的钉轧层106等后续层的籽层。层704用来减少或消除由下层在边沿边界处造成的R-H偏移曲线。
按照一个具体实施例,磁性衰减层的片尺寸范围是存储单元层的片尺寸的五(5)到十(10)倍。或者选择,磁性衰减层104只有存储单元尺寸的二(2)到五(5)倍。当然,磁性衰减层可以用来将R-H曲线中的偏移衰减一个存储器存储单元以上,使这些尺寸仅仅代表单独一存储单元进行过程并且不受限制。
检测层112用做阵列内部各单元的存储单元,并与阻挡层110保持接触。第二导体118是一个顶部引线,其用做沿Y轴延伸的位线并与层110保持接触。第一层102用做沿X轴延伸的第二导体并与磁性衰减层104保持接触。导体层102是用导电的非磁性材料制成,例如是铝,铜,金,银或钛。
通过对导电层118和导电层102施加写入电流,数据就能被写入由籽层112,阻挡层110和被钉轧层108构成的磁性隧道结。导电层118和112在电气上构成一个导体,而层102,104,106和108在电气上构成第二导体。这样,沿导电层118流动的电流就会在检测层112附近产生一个磁场,而流经导电层102的电流会产生另一个磁场。合成的两个磁场会超过检测层112的娇顽力,使得检测层112的磁化矢量随着提供给层102和118的电流的方向和量值被设置在指定的取向。一种磁化取向规定为逻辑1,另一种规定为逻辑0。在写入电流消失后,检测层112的磁化取向保持其原有取向。
为了读出磁性存储器件100的内容,可通过导电层118和导电层102在磁性隧道结上施加一电压。电压使得检测电流流过检测层112、被钉轧层108构成的磁性隧道结和夹在检测层112和被钉轧层108之间的阻挡层110。
通过检测流经磁性隧道结的电流来测量磁性隧道结的电阻。检测电流与磁性隧道结的电阻成反比。也就是Is=V/R或Is=V/(R+ΔR),V是施加的电压,Is是检测电流,R是器件100的标称电阻,而ΔR是从平行磁化取向变成反向平行磁化取向引起的电阻变化。
图8表示一种包括字线518和位线520的磁性随机存取存储(MRAM)器件510。磁性隧道结511位于字线518和位线520的交叉点上。构成的磁性隧道结包括在图2的存储器件100中提供的磁性衰减层。磁性隧道结511被布置成行和列,行沿着X方向延伸,而列沿着Y方向延伸。为了简化对MRAM器件510的说明,在图中仅表示了比较少的磁性隧道结511。实际中可以采用任意尺寸的阵列。
作为字线518的轨迹在阵列512一侧的平面上沿着X方向延伸。字线518接触到磁性隧道结511的被钉轧层。作为位线520的轨迹在阵列512的邻接一侧平面上沿着Y方向延伸。位线520接触到磁性隧道结511的钉轧层106。阵列512的每一行可以有一个字线518,而阵列512的每一列有一个位线520。
还要在隧道结511下面形成籽层104。在一个实施例中能看出籽层104是隔离的,从而各个结具有自身的籽层。在其它字线,中能看出籽层可以延伸到同一字线内的两个以上隧道结。由于每一行有一个独立导体,籽层因其金属性质而不能被各行共享。这样,磁性衰减层就能延伸超越导体的顶部并且沿着字线由两个以上存储单元共享,但是不能在整个阵列512内共享。
MRAM器件512还包括第一和第二行解码器514a和514b,第一和第二列解码器516a和516b和一个读/写电路519。读/写电路519包括检测放大器522,接地连接器524,行电流源526,电压源528和列电流源530。
在对选定的一个磁性隧道结511的写入操作中,第一行解码器514a将选定字线518的一端连接到行电流源526,第二行解码器514b将选定字线518的另外一端连接到地,第一列解码器516a将选定位线520的一端连接到地,而第二列解码器516b将选定位线520的另外一端连接到列电流源530。这样就会有写入电流流经选定的字线和位线518和520。写入电流产生的磁场引起磁性隧道结511切换。列解码器516a和516b还能使写入电流流经与选定的磁性隧道结511交叉的检测层518。
在对选定的一个磁性隧道结511的读出操作中,第一行解码器514a将电压源528连接到选定字线518,而第一列解码器516a将选定位线520连接到检测放大器522的虚拟地输入端。同时,第一和第二列解码器516a和516b使一个稳定读出电流或一个双向电流脉冲流经与选定的磁性隧道结511交叉的读出线。如果向一条选定读出线提供稳定电流,就可用检测放大器522检测选定磁性隧道结511的电阻状态。如果向一条选定读出线提供双向脉冲,检测放大器522就检查隧道结电阻的过渡。
磁性隧道结511通过许多平行路径耦合到一起。从一个交叉点上测得的电阻等于隧道结511在与其它行和列中的磁性隧道结511的电阻并列的交叉点上的电阻。这样,磁性隧道结511的阵列512就具备了交叉点电阻网络的特征。
由于磁性隧道结511被连接成一个交叉点电阻网络,寄生路径电流会干扰在选定磁性隧道结511上的读出操作。可以在磁性隧道结511上连接一个阻塞器件例如是二极管或晶体管。这些阻塞器件会阻塞寄生或潜行电流并且还能在其间形成衰减层。
或者是可以用共同转让本申请人的美国专利US6,259,644中可供参考的那种“等电位”方法来处理寄生电流。如果采用等电位方法,读/写电路518可以为未选中的位线520提供和选定的位线520相等的电位,或是能为未选中的字线518提供和选定的位线520相等的电位。
第一行解码器514a将电压源528连接到选定的字线518,而第一列解码器516a将选定位线520的一端连接到检测放大器522的虚拟地输入。结果就有一个检测电流(Is)流经选定的磁性隧道结511到达检测放大器522。第二列解码器516b将列电流源530连接到选定位线520的另外一端。结果,就有一个读出电流(Ir)流经选定的位线520到达检测放大器522。读出电流(Ir)设置基准层的磁化矢量。检测放大器520检测和读出电流之和(Is+Ir)。由于读出电流(Ir)的大小是已知的,就能确定检测电流(Is)的大小也就是磁性隧道结511的电阻和逻辑状态。
尽管本发明是参照一种TMR器件来描述的,还不仅限于此。本发明可以应用于具有类似工作特性的其它类型磁控电阻器件。例如,本发明可以应用于大规模磁控电阻(GMR)器件。GMR器件和TMR器件具有相同的基本结构,唯独数据和基准层是被一个导电非磁性金属层隔开的,代替了绝缘隧道阻挡层(图2中的阻挡层110)。间隔范围从0.5到3nm。间隔层金属例如可以包括金,银和铜。数据和参考磁化矢量的相对取向会影响GMR器件的共面电阻。
应该注意到以上的布局仅仅是为了解释本发明的原理。无需脱离本发明的原理和范围还能有多种多样的修改和变更形式。本发明所述的衰减层的用途不仅限于等电位方法或交叉点构造,还可以应用于在二极管或晶体管等等的边沿边界处具有杂散磁场的以层叠体制造的由其它半导体制成的电路中。另外,自旋阀结构并非仅限于存储器用途。完全相同的结构例如还可以用于磁场传感器和磁性读出头。各种用途当然需要重新设计隧道结的特性(TMR值,绝对电阻,娇顽力,切换场等等),但是此类重新设计都属于本领域技术人员仅仅通过适当实验就能实现的范围。
尽管在附图中示出了本发明,并结合被认为是本发明最实用和优选的实施例以具体内容和细节进行了充分说明,但应该认识到本领域的技术人员无需脱离权利要求书中所述的本发明的原理和概念就能实现各种各样的修改。

Claims (10)

1.一种制于一器件层叠体中的电子器件,包括:
器件层叠体内的第一层,该层是磁性的并且在该器件层叠体边界处产生磁场;
该器件层叠体内设置在该第一层的表面上的第二层;及
设置在该第一层的相反表面之上的衰减层,用来衰减从该第一层发出进入该第二层的边沿边界的磁场的流入。
2.一种存储器件包括:
检测层;
被钉轧层;
置于检测层和被钉轧层之间的一阻挡层;
与被钉轧层邻接设置的一钉轧层;以及
置于存储器件内部的一磁性衰减层,其用来衰减检测层、被钉轧层及钉轧层边界处的磁场效应。
3.一种磁性存储器件阵列包括:
多个检测线;
多个被钉轧层,阵列内的每个磁性存储器件各有一个该被钉轧层;
多个阻挡层,在检测层和被钉轧层之间有一个该阻挡层;
多个钉轧层,其大致与多个检测线大致垂直延伸,并且至少部分地与被钉轧层的一部分对齐;以及
至少一个磁性衰减层,其与阵列内的至少一个磁性存储器件在电磁连通,以改变与至少一个磁性存储器件相关联的一字线,一被钉轧层和一钉轧线的边界处的磁场效应。
4.一种制造衬底上的电子器件的方法,包括:
形成第一层,该第一层是电磁传导层且在边沿边界处产生一磁场;
在该第一层的表面上形成第二层;及
在该第一层的相反表面之上形成衰减层,用来衰减从该第一层发出进入该第二层的边沿边界的磁场的流入。
5.一种制造底部结构磁性存储器件的方法,包括:
在衬底上形成一磁性衰减层;
邻接磁性衰减层形成一钉轧层;
邻接钉轧层形成一被钉轧层;
邻接被钉轧层形成一阻挡层;
邻接阻挡层形成一检测层,其中利用磁性衰减层改变检测层、被钉轧层及钉轧层边界处的磁场效应。
6.一种制造顶部结构磁性存储器件的方法,包括:
在衬底之上形成检测层;
邻接检测层形成阻挡层;
邻接阻挡层形成被钉轧层;
邻接被钉轧层形成钉轧层;
在钉轧层上形成磁性衰减层,其中利用磁性衰减层改变检测层、被钉轧层及钉轧层边界处的磁场效应。
7.按照权利要求1,2,3,4,5或6的方法,其特征在于,所述器件包括一磁性随机存储器单元。
8.按照权利要求1,2,3,4,5或6的方法,其特征在于,所述衰减层延伸到器件的边界之外。
9.按照权利要求1,2,3,4,5或6的方法,其特征在于,衰减层是用软铁磁材料制成的。
10.按照权利要求1或4的方法,其特征在于,该器件包括半导体二极管。
CNB031201474A 2002-04-29 2003-03-10 具有磁场衰减层的磁控电阻存储器件 Expired - Lifetime CN100397674C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/135241 2002-04-29
US10/135,241 US6794695B2 (en) 2002-04-29 2002-04-29 Magneto resistive storage device having a magnetic field sink layer

Publications (2)

Publication Number Publication Date
CN1455463A CN1455463A (zh) 2003-11-12
CN100397674C true CN100397674C (zh) 2008-06-25

Family

ID=29215644

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031201474A Expired - Lifetime CN100397674C (zh) 2002-04-29 2003-03-10 具有磁场衰减层的磁控电阻存储器件

Country Status (7)

Country Link
US (2) US6794695B2 (zh)
EP (1) EP1359590B1 (zh)
JP (1) JP2004006844A (zh)
KR (1) KR100969285B1 (zh)
CN (1) CN100397674C (zh)
DE (1) DE60301294T2 (zh)
TW (1) TW200305977A (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794695B2 (en) * 2002-04-29 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having a magnetic field sink layer
US6956257B2 (en) * 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US6980455B2 (en) * 2004-02-03 2005-12-27 Hewlett-Packard Development Company, L.P. Remote sensed pre-amplifier for cross-point arrays
US7193889B2 (en) * 2004-02-11 2007-03-20 Hewlett-Packard Development Company, Lp. Switching of MRAM devices having soft magnetic reference layers
JP4082711B2 (ja) * 2004-03-12 2008-04-30 独立行政法人科学技術振興機構 磁気抵抗素子及びその製造方法
US7172786B2 (en) * 2004-05-14 2007-02-06 Hitachi Global Storage Technologies Netherlands B.V. Methods for improving positioning performance of electron beam lithography on magnetic wafers
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7646568B2 (en) * 2005-12-23 2010-01-12 Headway Technologies, Inc. Ultra thin seed layer for CPP or TMR structure
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7826258B2 (en) * 2008-03-24 2010-11-02 Carnegie Mellon University Crossbar diode-switched magnetoresistive random access memory system
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
US8313960B1 (en) * 2011-05-03 2012-11-20 Avalanche Technology, Inc. Magnetic tunnel junction (MTJ) formation using multiple etching processes
US8148174B1 (en) * 2011-05-03 2012-04-03 Avalanche Technology, Inc. Magnetic tunnel junction (MTJ) formation with two-step process
KR101849677B1 (ko) * 2011-05-19 2018-04-19 삼성전자주식회사 자기 터널 접합 소자
US9343656B2 (en) * 2012-03-02 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction (MTJ) structure in magnetic random access memory
US8900884B2 (en) * 2012-06-18 2014-12-02 Headway Technologies, Inc. MTJ element for STT MRAM
EP2741296B1 (en) * 2012-12-07 2019-01-30 Crocus Technology S.A. Self-referenced magnetic random access memory (MRAM) and method for writing to the MRAM cell with increased reliability and reduced power consumption
KR20150103527A (ko) 2014-03-03 2015-09-11 에스케이하이닉스 주식회사 전자 장치
US9734850B1 (en) 2016-06-28 2017-08-15 Western Digital Technologies, Inc. Magnetic tunnel junction (MTJ) free layer damping reduction
US10534047B2 (en) * 2017-03-30 2020-01-14 Qualcomm Incorporated Tunnel magneto-resistive (TMR) sensors employing TMR devices with different magnetic field sensitivities for increased detection sensitivity
JP2020042882A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 磁気メモリ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902690A (en) * 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
EP1132918A2 (en) * 2000-02-29 2001-09-12 Hewlett-Packard Company Improved reference layer structure in a magnetic storage cell

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538645B1 (fr) 1982-12-28 1986-04-11 Thomson Csf Procede et dispositif d'interpolation de la parole dans un systeme de transmission de parole numerisee
US5764567A (en) * 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
US5801984A (en) * 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6127053A (en) * 1998-05-27 2000-10-03 International Business Machines Corporation Spin valves with high uniaxial anisotropy reference and keeper layers
JP2001006126A (ja) * 1999-06-17 2001-01-12 Nec Corp 磁気抵抗効果ヘッド及びそのヘッドを備えた磁気抵抗検出システム並びにそのヘッドを備えた磁気記憶システム
US6292389B1 (en) 1999-07-19 2001-09-18 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
US6429497B1 (en) * 2000-11-18 2002-08-06 Hewlett-Packard Company Method for improving breakdown voltage in magnetic tunnel junctions
TW560095B (en) * 2001-04-02 2003-11-01 Canon Kk Magnetoresistive element, memory element having the magnetoresistive element, and memory using the memory element
DE10142594A1 (de) 2001-08-31 2003-03-27 Infineon Technologies Ag Kompensation eines magnetischen Biasfeldes in einer Speicherschicht einer magnetoresistiven Speicherzelle
US6794695B2 (en) * 2002-04-29 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having a magnetic field sink layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902690A (en) * 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
EP1132918A2 (en) * 2000-02-29 2001-09-12 Hewlett-Packard Company Improved reference layer structure in a magnetic storage cell

Also Published As

Publication number Publication date
DE60301294D1 (de) 2005-09-22
EP1359590B1 (en) 2005-08-17
EP1359590A1 (en) 2003-11-05
CN1455463A (zh) 2003-11-12
DE60301294T2 (de) 2006-08-10
TW200305977A (en) 2003-11-01
US6919594B2 (en) 2005-07-19
JP2004006844A (ja) 2004-01-08
KR100969285B1 (ko) 2010-07-09
US6794695B2 (en) 2004-09-21
US20040090842A1 (en) 2004-05-13
US20030202375A1 (en) 2003-10-30
KR20030085496A (ko) 2003-11-05

Similar Documents

Publication Publication Date Title
CN100397674C (zh) 具有磁场衰减层的磁控电阻存储器件
CN100447892C (zh) 具有软基准层的磁存储器件
US7009874B2 (en) Low remanence flux concentrator for MRAM devices
CN1307643C (zh) 具有软基准层的磁阻器件的读取方法
KR100893852B1 (ko) 자기 메모리 셀
CN103280235B (zh) 具有单独读取和写入路径的磁性隧道结装置
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
US6693825B1 (en) Magneto-resistive device including clad conductor
US6845038B1 (en) Magnetic tunnel junction memory device
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US6381171B1 (en) Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
US6728132B2 (en) Synthetic-ferrimagnet sense-layer for high density MRAM applications
WO2007119446A1 (ja) Mram、及びmramのデータ読み書き方法
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
JP2004311513A (ja) 磁気記憶装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071214

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071214

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: California, USA

Applicant before: Hewlett-Packard Co.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080625