CN100397786C - 用于实现完全保护的多维线性分组码的方法和编码器 - Google Patents

用于实现完全保护的多维线性分组码的方法和编码器 Download PDF

Info

Publication number
CN100397786C
CN100397786C CNB03125599XA CN03125599A CN100397786C CN 100397786 C CN100397786 C CN 100397786C CN B03125599X A CNB03125599X A CN B03125599XA CN 03125599 A CN03125599 A CN 03125599A CN 100397786 C CN100397786 C CN 100397786C
Authority
CN
China
Prior art keywords
symbol
row
redundant
code
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03125599XA
Other languages
English (en)
Other versions
CN1496008A (zh
Inventor
S·库基
C·科斯坦蒂尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of CN1496008A publication Critical patent/CN1496008A/zh
Application granted granted Critical
Publication of CN100397786C publication Critical patent/CN100397786C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2721Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions the interleaver involves a diagonal direction, e.g. by using an interleaving matrix with read-out in a diagonal direction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909Product codes
    • H03M13/2912Product codes omitting parity on parity

Abstract

一种用于实现基于通过传输系统进行传输的信息码帧的多维线性分组码的方法,该信息符号是由具有若干列和若干行的帧构成的。所述方法包括下述步骤:为信息符号帧添加若干列冗余符号,其长度等于所传输符号帧的行数;将信息符号的水平序列或行以及冗余符号作为第一码字;其特征在于,所述冗余符号是以这样一种方式构造的,即通过执行列元素置换对信息符号和冗余符号帧进行交错,将信息符号的水平序列或行与以及置换列的冗余符号作为第二码字。便利地,可以重复这种操作从而获得多维码。

Description

用于实现完全保护的多维线性分组码的方法和编码器
技术领域
本发明涉及纠正信号传输期间产生的误码,具体涉及用于实现一种长度长且比已有解决方案具有更强纠错能力的线性分组码(LBC)的方法及编码器。
背景技术
线性分组码是已知的,并且它们在通信领域的使用也是已知的。为了实现该编码,在发送端提供一编码器并在接收端提供一解码器(纠错装置)。
编码器接收一定数目k个信息符号串(要被传输的信息)作为输入,并提供n个符号作为输出,n>k。接收器接收可能或多或少由传输信道传误了的n个符号,然后重新生成k位信息符号串。
换言之,接收器基于传输期间增加的(n-k)位冗余符号补偿由信道引入的误差。如果,例如该符号为比特,则有2k种可能的信息串。2k种码串的每一种组合对应一个码串。因此,码是这些n比特的2k种组字的组合。
线性的含义为:两个码串/字的结合(比如,它们的和)仍为一个码串。
可以设想,码的纠错能力取决于长度(n)和冗余符号(n-k)的位数(以及它的结构)。一般来说,随着(n-k)的增加,性能也随之提高,并且在k/n的比值相同的情况下,长度(n)增加,性能提高。
为了完成本说明,还提供了对系统码的定义。“系统码”被定义为允许(k)个信息符号无改变地通过且增加(n-k)位奇偶校验符号的编码。
由k个信息符号开始计算(n-k)位奇偶校验码(符号)的程序是公知的,并且其为线性运算(适用效应叠加)。
为了获得比传统线性分组码更高的纠错能力而对两个线性分组码进行交错的方法是已知,如在所谓的乘积矢量码(PVC)中的那样。PVC的主要缺点在于矩形交错器的设置(因为码字是行列结构,为了从一个码到另一个码,交错器按行写入和按列读取,反之亦然)。
具有无保护的双重冗余的分组码结构也是已知的。这种码结构的缺点是它们提供较低的编码纠错能力。实际上,尽管信息符号是双重保护的,但是奇偶校验符号/冗余符号却不是。
最后,具有双重冗余的部分保护分组码结构是已知的,该结构仅仅部分地解决了降低了的纠错能力。
发明内容
本发明的主要目的是提供一种用于以高纠错能力纠错的方法。
本发明的进一步的目的是提供一种使用比已知交错器(interleaver)简化了的交错器进行纠错的方法。
本发明另一个目的是提供一种用于执行纠错的方法,其中每一奇偶校验都是自保护的,从而得到完全双重保护乃至n重保护的分组码,其中的冗余符号互相保护。
本发明的进一步的目的是使得码的大小更灵活,避免使PVC特征化的限制。
本发明的进一步的目的是提供一种简化的处理算法,以便与已知系统相比能够简化硬件。
根据本发明,这些及其他目的是借助于双重和互相保护的码实现的,其中交错器是通过执行列内置换并且可能的话通过执行列间置换而获得的。该结构可以更一般化到超过两重保护的情况。
根据本发明的一个方面,提供了一种用于实现基于通过传输系统进行传输的信息符号帧的多维线性分组码的方法,所述信息符号是由具有若干(k)列和若干(h)行的帧构成的,该方法包括下述步骤:
向信息符号帧加入若干(n-k)列冗余符号(校验码),其长度(h)等于将被传输的符号帧的行数;以及
将信息符号和冗余符号的水平序列或行识别为第一码字,
其特征在于:
所述冗余符号是以这样一种方式构造的,即,通过执行列元素置换将信息符号帧和冗余符号交错,将置换列的信息符号和冗余符号的水平序列或行识别为第二码字。
根据本发明的另一个方面,提供了一种编码器,适用于接收将由传输系统传输的信息符号帧作为其输入,并产生作为其输出的、信息符号和用于在接收端纠正任何传输误码的冗余符号,所述编码器包括:
输入装置,用于接收由具有若干(k)列和若干(h)行的帧构成的信息符号;
第一短块编码,接收所述信息符号,并生成(n-k)位冗余符号的第一序列,
并且其特征在于还包括:
至少一个交错器,接收所述信息符号,并生成相应的交错过的信息符号;
至少一个第二短块编码,接收所述交错信息符号,并生成(n-k)位冗余符号的第二序列;
线性组合器,接收冗余符号的第一和至少一个第二序列,并生成总共((n-k)·h)位冗余符号;以及
加法器,将信息符号和冗余符号相加。
从属权利要求进一步定义了本发明所特有的特征。所有权利要求被理解为本说明书的完整组成部分。
根据本发明的一个优选实施例,在交错器中,列内置换包括列元素的旋转(rotation)。
根据本发明的一个优选实施例,在冗余符号上执行列间置换。
根据本发明的一个优选实施例,码提供冗余符号的双重保护。
通过令编码之一的长度(两个编码具有相同的长度n)乘以一任意参数得到超级块的长度。
附图说明
通过下述参考附图的详细说明,本发明会变得清晰明了,其中:
图1示出了具有保护的系统乘积矢量码的结构;
图2a示出了具有双重冗余而没有冗余符号保护的分组码的结构;
图2b示出了具有双重冗余的部分保护分组码(交错的冗余码A由冗余码B保护);
图2c示出了具有互相保护的双冗余码的分组码的例子(具有交错器A的冗余码A由冗余码B保护,而具有交错器B的冗余码B由冗余码A保护);
图3a和3b示出了具有两组冗余码的本发明的可能的实施例,其中在数据上执行一次旋转,而在冗余码(符号)上执行一次旋转;
图3c,与图3a相关联,示出了在图3b中所示的实施例上的一种改变,其中对冗余码执行一次可能的列置换;
图4a-4c示意性地示出了本发明一个具有三组冗余码的可能的实施例;以及
图5示出了根据本发明的优选实施例的具有两组冗余码的编码器。
具体实施方式
首先参考图1,其中示出了系统乘积矢量码的结构。给出两个具有参数(n1,k1)和(n2,k2)的编码,该乘积矢量码将码构造为二维表(n1×n2),其中n2行为具有长度n1的码字,并且n1列为具有长度n2的码字。
PVC的缺点之一在于矩形交错器的设置。此外,人们不得不以两个长度的乘积(N=n1×n2,K=k1×K2)作为超级块的长度。此外,除了这些约束条件,往往在任何情况下都得不到有效的超码。
图2a示出具有双重冗余码但没有冗余码保护的分组码的结构。该结构给出对按行计算出的两组冗余码(A和B)的计算。本质上,它是一个PVC,其右下角执行交叉校验丢失。
图2a的结构在速率方面具备优势,因为无需传输“对校验所作的校验(Check on Check)”。根本的缺点是虽然信息符号是被双重保护的,但是奇偶校验码/冗余符号却并非如此。因此,这足以使得在奇偶校验码上(例如在奇偶校验码A上)无法被纠正的错误图案导致整个块无法被纠正。
图2b示出了具有双重冗余码的部分保护分组码的一个例子(第一组符号A是被保护的,但另一组符号B没有被保护)。必须指出冗余码A仅仅被传输一次。在这种情况下,仅有的限制是n2必须小于n1,也就是说,行数必须小于或者等于码长度。
在具有双重冗余码的部分保护的分组码的情况下,部分地解决了码易损性问题:码具有不同的长度,(n2>n1),并且(只有)奇偶校验码A被双重保护。首先计算出奇偶校验码A,在按列交错之后,计算出奇偶校验码B。
本发明在于两个(或更多)LBC的交错,以获得一个比两个起始码更长的超级线性分组码(LBC),并因此得到高纠错能力。本发明可作为PVC的替换方案,其主要特征是复杂性较低,并且对长度和速率没有特定的限制,而从另一方面来讲,这正是PVC所特有的。本发明还具有以下优点,即:它能够被扩展为多维码,而不限于二维码。
根据本发明,码的结构是借助于两个连续操作获得的,即用于生成交错器的第一操作,和用于构造码的自保护奇偶校验码的第二操作。为了简化和清楚起见,将分别说明这两个操作。
交错器
一般说来,任何交错器的目的都是通过令码共有的元素数目尽可能小的方式将元素组合。
图3a示出了通过内部生成传输误码的普通传输系统传送的数据/信息块Inf。该数据/信息块由一定数目h(在该特定情况中,等于16)的具有长度k的符号串(I1,1 I1,2 I1,3...I1,7;I2,1 I2,2 I2,3...I2,7;...;I16,1 I16,2I16,3...I16,7)构成,在本例中,k=7。具有奇偶校验(冗余)符号的校验块被添加给该数据块,其由(n-k)·h个奇偶校验符号构成(在本例中,为(15-7)*16)。仅仅为了简化起见,而不希望影响本发明的总的范围,已经选定相同数目的奇偶校验符号,即(16行的)4列用于奇偶校验码A,以及(16行的)4列用于奇偶校验码B。也可以考虑选取奇偶校验码A和B的列数不同的情况。
根据本发明的可能的实施例(参见图3b和3c,其中示出两种可能的交错,一个具有另一个不具有列变换),数据块是通过执行在单列内置换而进行交错,即交换每一单列内的元素位置。为了结构和描述的简单化起见,单列内的置换可以包括元素的旋转。在任何情况下,旋转均为置换的子集。
在该实例中,第一列中的元素的顺序没有改变(“旋转0”);在第二列中执行“1位旋转”(该列第二个元素移到第一行);在第三列中执行“2位旋转”(该列第三个元素移到第一行);...在第七列中执行“6位旋转”(该列第七个元素移到第一行)。
冗余符号块(具有冗余码A和B)以同样的方式交错:例如,对第八列执行“7位旋转”,而对第十五列执行“14位旋转”。
图3c示出了,如果需要的话,怎样可以在列间对奇偶校验块执行变换(码A的列与码B的列进行交换)。在任何情况下,根据奇偶校验符号所在的列,执行相应的旋转。而另一方面,对于数据来说,在列之间没有执行置换,因为它不会改进代码性能。
显然,图3所示即为实际上传输的数据块。图3b或图3c中所示的块清楚地示出了以不同的方式逐码字地读取同一数据块。换言之,根据本发明,码字是由下述组成的:块[Inf+Check]的第一水平序列码,例如:I1,1I1,2 I1,3...B1,4或I6,1 I6,2 I6,3...B6,4,以及交错块[Inf+Check]的第二水平序列码,例如I1,1 I2,2 I3,3...B15,4或者I5,1 I6,2 I7,3...B3,4(如果考虑图3b的话),或者I1,1 I2,2 I3,3....A15,4或者I5,1 I6,2 I7,3....A3,4(如果参照图3c考虑相同序列的话)。在图3a中,符号的这些相同的第二序列显然还可以通过沿着一对角线路径向下一个元素,在其对应的列中“向上移动”来读取。
所述码字是路径。因此“路径”被理解为符号的位置序列。序列的行f(i,j),列j(j=1,2,3,..n)给定路径“i”。每个h行为具有长度n和冗余码(n-k)/2的码字;每个h路径也是具有长度n和冗余码(n-k)/2的码字。
根据本发明的交错器定义了置换(具体来讲可以为旋转),并因此定义了轨迹。显而易见,函数f(·)定义了交错器的结构。例如,沿对角线的路径是由以下公式得到的:
f(i,j)=(i-1+j-1)+MODh+1
其中j=1,2,3...n且i=1,2,3,..h
因此,可以理解的是:“超码”是系统化的,它令k·h信息符号无改变地通过,而只是加入了(n-k)·h位奇偶校验符号。
本发明通过引入旋转交错器的使用,很好地实现了均衡所有符号的强壮性从而不会出现有的区域比其它区域更易发生码损坏。旋转序列理论上是一通用的,假如它将交叉部分数目保持为最小值。需要重申的是,就其一般性来讲,旋转实际上是通用置换。
如果我们考虑两个奇偶校验码(奇偶校验码A和奇偶校验码B),这两个奇偶校验码以可以相互保护的方式被构造。尽管可以使用不同大小的奇偶校验码,但在该例中,两个奇偶校验码大小相同。奇偶校验码B是按行计算的,把一行信息符号和奇偶校验码A的一个去交错行作为它的输入(图3a)。反之亦然,在图3c中,奇偶校验码A也是按行计算的,但却是把一个信息符号的交错行和一行交错后的奇偶校验码B作为输入。必须指出,只是对奇偶校验码执行了列置换,而没有对数据执行此置换。可以看出,为了得到该循环,需要解出一个线性系统。
在图3b中,奇偶校验码B同时用于图3a中的码和图3b中的码,除了交错+冗余码A添加之外,所述冗余码A使得该码得以构建。
必须指出,该处理可以扩展到超过两个的链接码,例如:三个(同时使用两个不同的交错器)。同样在该情况下,仅仅为了实用,冗余码A、B、C具有相同长度。在图4a、4b和4c中示意性地示出了该情形。
在所示例子中,奇偶校验码C(图4a)是按行计算的,将一行信息符号、一行通过第二交错器交错的奇偶校验码A和一行通过第一交错器交错的奇偶校验码B作为其输入。奇偶校验码B(图4b)是按行计算的,将一行通过第一交错器交错的信息码(符号)、一行通过第一交错器交错的奇偶校验码A和一行通过第二交错器交错的奇偶校验码C作为其输入。最后,奇偶校验码A(图4c)是按行计算的,将一行通过第二交错器交错的信息码(符号),一行通过第一交错器交错的奇偶校验码C和一行通过第二交错器交错的奇偶校验码B作为其输入。在任何情况下,显然对奇偶校验码的交错会不同于对信息的交错。
(传输中)码的自保护奇偶校验码的构成
广泛地涉及了交错器之后,现在要考虑自保护奇偶校验码的构造问题。在两个奇偶校验码块的情况下(为了简单起见并保持与图3a、3c的一致性,使用了两个奇偶校验码块),需要找到两组奇偶校验码列,以便行和路径都是码字。类似地,在x个奇偶校验码块的情况下,必须找到x组具有奇偶校验码的列,以便行和路径都是码字。
因为码是线性的,所以我们采用线性度,即我们使用了叠加效应。第二组奇偶校验码的列是由数据奇偶校验码(如果是每行奇偶校验则为P1;或者如果是每路径奇偶校验码则为P2)和第一组列Y的奇偶校验码给出的(如果是每行奇偶校验则为AY;或者如果是每路径奇偶校验码则为BY)。A、B矩阵取决于码和交错器,并可以依据已有技术计算。
让我们现在求Y,即第一组列的码符号,使得:
P1+A·Y=P2+B·Y
(A和B是具有(n-k)/2·h行,(n-k)/2·h列的方形矩阵)
结果是:
Y=(A-B)-1·(P2-Pl)
因此,Y将是第一组的列,而Pl+AY将是第二组。
当然,为了计算Y,可以将矩阵(A-B)求逆(否则不能解出该系统)。为了对矩阵(A-B)求逆,可用自由度包括可以选择交错器和两个码。
上述相同的原理同样适用于各种不同类型的交错器,包括矩形交错器(例如见图2c)。图2c示出了一种“缩短的”PVC,其中两个冗余码彼此互相保护。以同样的方式,通过解出一线性系统获得该性能。可以理解到,这与图2b中所示情形相比较是全新的,并且直接来自本发明。
参照图5,其中示出了一个根据本发明的编码器10(在该例中,是一个二维编码器),在一个作为线性组合器的功能块18中计算Y。图5中所示设备接收一个要被传输的输入信号(数据)。该信号是由具有h行并且每行具有k位信息符号的帧构成的。所述帧被发送给第一短块编码(shortblock coding)12,所述第一短块编码12接收k位符号的连续行的输入流,产生(n-k)/2位冗余符号的第一序列(如已经定义的P1)。每一个冗余符号的第一序列都涉及该帧的相应行。
该帧还被发送给一个交错器14,在该交错器中,k位符号的连续行的流在单个列中进行垂直交错,与先前列的码相比(如果实现了简单的旋转)进行了循环竖直方向上的移位。随后,交错后的帧被作为输入发送给第二短块编码16,所述第二短块编码16产生(n-k)/2位冗余符号的第二序列(P2)。每一个冗余符号的第二序列都涉及该帧中的一个相应对角线路径。
来自第一和第二短块编码12、16的输出被作为输入发送给线性组合器18。使用如上所述的公式,线性组合器18产生总共(n-k)·h位冗余符号,这些冗余符号实际上是被适当地加入(加法器20)数据帧以获得想要的编码的冗余码部分。
一般说来,如果设想超过两个的冗余码块(例如三个或者四个),则必须设想具有一个交错器和一个短块编码的一个或两个(或更多)相应的附加分支,其输出馈送给线性组合器18。附加的交错器可以与交错器14相同(但也可以与之不同)。
需要解释的是,上面所引用的线性系统不是通过该线性组合器解出的,而是在设计阶段预先计算的。
上面描述的处理是完全一般化的,而不管交错器的结构如何,其无疑定义了矩阵A和B以及P1和P2的计算。
在任何情况下,适当选择交错器(函数f(i,j))可以使得Y的计算非常简单。例如,可以使得A和B块对角线形成该计算的局部化。
码的结构(接收端)
解码是已经在文献中被广泛使用的迭代过程。在最简单的情况下,它包括轮流一定次数地对行采用解码器和对路径采用解码器。如果由信道引入的误码数目没有超过码的纠错能力,则所传输的字被极佳地重新生成。
在任何情况下,从解码器角度来看,该码与乘积矢量码具有相同的特性。仅仅是找到码字的路径改变了。因此,能够方便地使用在文献中已知的、用于乘积矢量码的纠错算法。
因此,这里示出并描述了一种新颖的方法和一种新颖的设备,用于实现满足所寻求的所有目的和优点的线性分组码。然而,在本领域技术人员考虑所公开的优选实施例的说明书和附图之后,本发明的诸多改变、更改、变化以及其它使用和应用将变得显而易见。本发明涵盖所有这些不脱离本发明的精神和范围的改变、改进、变化及其他使用和应用,其仅由随后的权利要求书限定。

Claims (10)

1.一种用于实现基于通过传输系统进行传输的信息符号(Inf)的帧的多维线性分组码的方法,所述信息符号由具有若干列和若干行的帧构成,该方法包括下述步骤:
向信息符号(Inf)的帧加入若干列冗余符号,其长度等于将被传输的符号的帧的行数;以及
将信息符号和冗余符号的水平序列或行识别为第一码字,
其特征在于:
所述冗余符号是以这样一种方式构造的,即,通过执行列元素置换将信息符号的帧和冗余符号交错,将置换列的信息符号和冗余符号的水平序列或行识别为第二码字。
2.如权利要求1所述的方法,其特征在于所述执行列元素置换的步骤包括每一列元素的旋转。
3.如权利要求2所述的方法,其特征在于每一列旋转的元素位数等于每列的渐进数减一。
4.如权利要求1至3中任何一个的方法,其特征在于在列间执行置换的步骤。
5.如权利要求4所述的方法,其特征在于仅对冗余符号执行列间置换。
6.如权利要求1至3中任何一个的方法,其特征在于所述冗余符号是由两块或更多块互相保护的冗余符号块构成的。
7.一种编码器,适用于接收将由传输系统传输的信息符号(Inf)的帧作为其输入,并产生信息符号和用于在接收端纠正传输误码的冗余符号,所述编码器包括:
输入装置,用于接收由具有若干列和若干行的帧构成的信息符号;
第一短块编码(12),其接收所述信息符号,并生成多个冗余符号的第一序列,其中所述第一序列的个数等于所述行数;
其特征在于,还包括:
至少一个交错器(14),其接收所述信息符号,并生成相应的被交错的信息符号(Infinterl);
至少一个第二短块编码(16),其接收所述被交错的信息符号,并生成多个冗余符号的第二序列,所述第二序列的个数等于所述行数;
线性组合器(18),接收冗余符号的第一序列和至少一个第二序列,并生成所述冗余符号;以及
加法器,将信息符号和冗余符号相加。
8.如权利要求7所述的编码器,其特征在于,所述交错器(14)执行列置换。
9.如权利要求8所述的编码器,其特征在于,所述交错器(14)在每一列内执行元素的旋转,旋转位数为通过逐位递减的每列的标号而获得的渐进数。
10.如权利要求7至9中任何一个所述的编码器,其中,冗余符号由至少两个相互保护的冗余符号块构成。
CNB03125599XA 2002-09-20 2003-09-19 用于实现完全保护的多维线性分组码的方法和编码器 Expired - Fee Related CN100397786C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02292309.8 2002-09-20
EP02292309A EP1401109A1 (en) 2002-09-20 2002-09-20 Method and encoder for implementing a fully protected multidimensional linear block code

Publications (2)

Publication Number Publication Date
CN1496008A CN1496008A (zh) 2004-05-12
CN100397786C true CN100397786C (zh) 2008-06-25

Family

ID=31896993

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03125599XA Expired - Fee Related CN100397786C (zh) 2002-09-20 2003-09-19 用于实现完全保护的多维线性分组码的方法和编码器

Country Status (3)

Country Link
US (1) US7127658B2 (zh)
EP (1) EP1401109A1 (zh)
CN (1) CN100397786C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415651B2 (en) * 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7613243B2 (en) * 2005-04-12 2009-11-03 Samsung Electronics Co., Ltd. Interleaver and parser for OFDM MIMO systems
US7397862B2 (en) * 2005-10-18 2008-07-08 Samsung Electronics Co., Ltd. Method of designing interleavers for multiple-encoder MIMO OFDM systems
US7729438B2 (en) 2005-12-01 2010-06-01 Samsung Electronics Co., Ltd. Interleaver design for IEEE 802.11n standard
US7660232B2 (en) 2005-12-20 2010-02-09 Samsung Electronics Co., Ltd. Interleaver design with column skip for IEEE 802.11n standard
US7756004B2 (en) * 2005-12-20 2010-07-13 Samsung Electronics Co., Ltd. Interleaver design with column swap and bit circulation for multiple convolutional encoder MIMO OFDM system
US7859987B2 (en) 2005-12-20 2010-12-28 Samsung Electronic Co., Ltd. Interleaver for IEEE 802.11n standard
US7729447B2 (en) * 2005-12-22 2010-06-01 Samsung Electronics Co., Ltd. Interleaver design with multiple encoders for more than two transmit antennas in high throughput WLAN communication systems
US8065582B2 (en) * 2006-02-13 2011-11-22 Digital Fountain, Inc. FEC streaming with aggregation of concurrent streams for FEC computation
US20080140590A1 (en) * 2006-12-12 2008-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Process control integration systems and methods
FR2941580A1 (fr) * 2009-01-23 2010-07-30 Alcatel Lucent Procede de codage de donnees a double entrelacement de symboles de parite, pour une infrastructure radio, et codec associe
US9553611B2 (en) * 2014-11-27 2017-01-24 Apple Inc. Error correction coding with high-degree overlap among component codes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115753A (en) * 1979-02-27 1980-09-05 Sony Corp Pcm signal transmission method
WO1982003719A1 (en) * 1981-04-16 1982-10-28 Odaka Kentaro Error correction coding method
GB2124806B (en) * 1982-08-06 1986-05-14 Sony Corp Method of correcting errors in binary data
JPS6069917A (ja) * 1983-09-26 1985-04-20 Pioneer Electronic Corp デ−タ伝送方式
JP2829963B2 (ja) * 1988-05-16 1998-12-02 ソニー株式会社 ディジタルデータ記録/再生装置
US6289468B1 (en) * 1998-11-06 2001-09-11 Advanced Micro Devices, Inc. Technique for controlling system bus timing with on-chip programmable delay lines

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
UNVEILING TURBO CODES: SOME RESULTSONPARALLEL CONCATENATED CODING SCHEMES. BENEDETTO S ET AL.IEEE TRANSACTIONS ON INFORMATION THEORY, IEEE INC,Vol.42 No.2. 1996
UNVEILING TURBO CODES: SOME RESULTSONPARALLEL CONCATENATED CODING SCHEMES. BENEDETTO S ET AL.IEEE TRANSACTIONS ON INFORMATION THEORY, IEEE INC,Vol.42 No.2. 1996 *

Also Published As

Publication number Publication date
US20040059981A1 (en) 2004-03-25
EP1401109A1 (en) 2004-03-24
CN1496008A (zh) 2004-05-12
US7127658B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
CN100397786C (zh) 用于实现完全保护的多维线性分组码的方法和编码器
US10374635B2 (en) Interleaving and mapping method and deinterleaving and demapping method for LDPC codeword
EP1098446A2 (en) Multiple coding method and apparatus, multiple decoding method and apparatus, and information transmission system
EP0682415A1 (en) Punctured convolutional encoder
US20030079171A1 (en) Forward error correction
CN102394660B (zh) 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器
US20070067696A1 (en) System, transmitter, receiver, method, and computer program product for structured interleaved Zigzag coding
MX2008003922A (es) Conjunto de codigos irregulares de comprobacion de de paridad de baja densidad (ldpc) con escritura aleatoria codificacion.de baja complejidad.
CN103053116A (zh) 低密度奇偶校验码的编码方法和装置
US7107505B2 (en) Concatenated turbo product codes for high performance satellite and terrestrial communications
CN101427474B (zh) 一种疑符辅助块码解码器及其相关方法
US6933865B1 (en) Method and apparatus for coded symbol stuffing in recording systems
JP2007318772A (ja) 少なくとも2つの並列編集方法及び改良された置換方法を備えたコーディング方法及び装置、並びに対応するディコーディング方法及び装置
US7392464B1 (en) Universal parity encoder
RU2671989C1 (ru) Способ передачи многоблочных сообщений каскадным кодом в комплексах связи
CN1496009A (zh) 三维链接乘积码的性能改进方法
CN107666367B (zh) 一种编码方法及装置
Zhao et al. A novel approach to improving burst errors correction capability of Hamming code
JP2001345716A (ja) 符号化通信システムおよびその伝送誤り低減方法
KR100832535B1 (ko) 단일 네트워크 채널에서의 패킷 손실을 줄이기 위한 데이터송/수신 처리 방법 및 장치
CN1471763A (zh) 对源数据元素进行纠错编码的方法及相应的迭代译码器
RU42686U1 (ru) Самокорректирующееся устройство
Houghton et al. Multi-dimensional data structures
JP2006013846A (ja) 符号順序変換方法およびその装置、符号順序変換テーブル作成装置、並びにターボ符号用の符号器および復号器
KR101801491B1 (ko) 2차원 데이터를 위한 데이터 송수신 시스템 및 이에 포함되는 송신 장치와 수신 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20180919