CN100399562C - 电源接线结构 - Google Patents

电源接线结构 Download PDF

Info

Publication number
CN100399562C
CN100399562C CNB2005100855458A CN200510085545A CN100399562C CN 100399562 C CN100399562 C CN 100399562C CN B2005100855458 A CNB2005100855458 A CN B2005100855458A CN 200510085545 A CN200510085545 A CN 200510085545A CN 100399562 C CN100399562 C CN 100399562C
Authority
CN
China
Prior art keywords
wiring
power supply
supply wiring
extension
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100855458A
Other languages
English (en)
Other versions
CN1725487A (zh
Inventor
高畑敦志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1725487A publication Critical patent/CN1725487A/zh
Application granted granted Critical
Publication of CN100399562C publication Critical patent/CN100399562C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

本发明提供了一种电源接线结构，其包括配置在不同平面上而相互两维交叉的第一和第二电源接线。该第一和第二电源接线通过位于这些电源接线相互交叉的交叉区域的第一通孔进行层间连接。至少向第一电源接线或第二电源接线提供延伸接线，该延伸接线是从该交叉区域通过沿另一电源接线的接线延伸方向部分延伸形成的。该延伸接线和与该延伸接线布置在不同平面上的面向该延伸接线的第一电源接线或第二电源接线，通过第二通孔进行层间连接。因此，能够抑制电子迁移的产生。

Description

电源接线结构
技术领域
本发明涉及电源接线结构和电源接线设计方法。
背景技术
与普通的导体接线相比，半导体集成电路包括了更多数量的微小接线，例如时钟接线、信号接线、电源接线等。当电流流入这些微小接线时，会发生电子迁移。迁移的电子驱动形成接线的原子(例如铜原子、铝原子等)，引起原子耗尽(空隙)。该空隙导致接线镀层的截面积减小，电流密度增加，以及由焦耳热所引起的温度上升。加速增长的空隙最后将击穿接线。这种现象被称为电子迁移(下文中称为EM)。
在当前的半导体集成电路技术中，组成半导体集成电路的晶体管的栅极长度被减小以提高集成度。以这种方式提高集成度，能够减小半导体集成电路的面积。然而，单位面积上工作晶体管数量增加，这将引起单位面积上电流消耗的增长。因此，电源接线的电流密度增大，电源接线的EM问题变得严重。
与此同时，半导体集成电路的接线由通过通孔电连接多层接线而形成。对于等量的电流，EM问题在通孔中较之在接线中更加严重。这是由流星失效现象引起的。流星失效现象将在下文中描述。
当前的半导体集成电路制造过程中，大量通孔被聚积，所以，相对于通孔不聚积的区域，大量通孔聚积的区域会形成由通孔组成的膨胀部分。单位接线上的通孔数量密度称为通孔密度。由于该由通孔形成的膨胀部分，导致接线泄漏，以及在形成位于通孔上的层的接线时，与其他接线相接。这种现象称为流星失效现象。
电源接线的接线宽度较信号接线的接线宽度大，故与信号接线的情况相比，可以形成更多的通孔。因此，为避免流星失效现象，电源接线被设计为具有较低的通孔密度。然而，这样的话，通孔密度的降低将导致通孔截面积减小。结果，EM问题更加严重。
为解决上述EM问题，在半导体集成电路中，制定了允许的电流密度标准，并据此选用接线和通孔，以保证电流密度落在允许的电流密度的范围内。
然而，当前的半导体集成电路采用多层结构。进一步，如下文将描述的，半导体集成电路是通过配置各种元件或区块形成的。具体地，半导体集成电路是通过配置各种元件或区块形成的，例如，比如AND电路和OR电路的相对低能耗逻辑元件，比如FF电路和锁存器电路的时序元件，比如SRAM的相对高能耗存储元件等。
由于结构的原因，半导体集成电路中的电路能耗是局部下降的，这导致从电源到晶体管间的电流通路复杂化。因此，计算接线和通孔的允许电流密度变得困难。另外，也难以确定是在半导体集成电路的哪一部分上出现了EM问题。
此外，观察半导体集成电路的区块时，还发现了以下缺陷。即，即使每个区块的EM问题都得以消除，当一个区块的电源接线作为其他高能耗区块的电源接线的旁路电路时，尽管该区块中不会出现EM问题，但由于旁路电路和作为整体的半导体集成电路间的相应关系，EM问题还是有可能出现。
由于上述原因，在设计半导体集成电路的区块时，有必要为电路设计额外的电源，以避免EM问题。此外，在设计半导体集成电路的每个区块时，所使用的设计方法为：基于每个区块消耗的电流确定该区块需要的电源接线面积，如果电源接线占据区块的面积达到预定值或更多，则不会发生EM问题。当采用这种区块设计方法进行区块设计时，所设计的区块被提供了额外的电源面积。结果，半导体集成电路的电源面积增大，阻碍了半导体集成电路尺寸的减小。
日本专利未审公开JP-A 5-226331公开了解决上述电源接线中通孔的EM问题的相关技术。下文中将描述相关技术的电源接线结构。
图13A和图13B描绘了相关技术的电源接线结构的一个例子。图13A中，参考标号12010是修改前的第一电源接线。12020是第一电源接线12010的原始宽度。12030是修改后的第一电源接线12010的宽度。12040是第一电源接线12010的接线延伸方向。12050是第二电源接线。12060是第二电源接线12050的宽度。12070是第二电源接线12050的接线延伸方向。12080是第一电源接线区域。12090是通孔。12100是显著的电源接线部分。图中以虚线标明的第一电源接线12010通过通孔12090连接到第二电源接线12050。通孔12090配置在第一电源接线12010和第二电源接线12050相互交叉的区域上。第一电源接线12010修改后的宽度12030较第二电源接线12050的宽度12060大。
上述半导体集成电路结构获得的效果将在下文进行描述。以多个层所形成的半导体集成电路的制造过程中，大量的不同掩模在相同的位置多次进行层叠，以形成接线和通孔。因此，在相同的位置层叠掩模时，掩模的偏移会引起问题，例如上层接线和下层接线间的接线短路、通孔的漂移等。
在用于克服这种问题的相关技术中，采用第一电源接线12010修改后的宽度12030形成第一电源接线，该宽度大于第一电源接线12010修改前的宽度12020。如此，即使在半导体集成电路的制造过程中通孔位置有偏移，也能够防止半导体集成电路产量的下降。
接下来，图13B是图13A所示的显著的电源接线部分12100的剖面图。参考标号12110是第一电源接线。12120是第一电源接线12110的高度。12130是第二电源接线。12140是第二电源接线12130的高度。12150是通孔。12160是第一电源接线12110修改前的宽度。12170是第一电源接线12110修改后的宽度。12180是电流的流向。12190是第二电源接线12130的宽度。
对于半导体集成电路的接线，为了便于制造，所形成的接线的高度是一致的。因此，没有特殊的原因，第一电源接线12110的高度12120和第二电源接线12130的高度12140被设定为一个任意高度。进一步，由于接线的高度是一致的，在通常情况下，如果确定了电源接线的宽度，也就唯一地确定了电源接线的阻抗和电源接线的电流密度。
电流的方向12180从第二电源接线12130流出后经由通孔12150流向第一电源接线12110。相关技术中，第一电源接线12110修改前的宽度12160被加宽至第一电源接线12110所建议的宽度12170。通过这种方式加宽电源接线的宽度，第一电源接线12110的阻抗降低，仍使得大量的电流能够流过。
然而，通孔12150的数量并未增加。因此，尽管第一电源接线12110的阻抗降低了，从第二电源接线12130流入第一电源接线12110的电流没有改变。如上所述，在常规的结构中，没有针对通孔12150的措施，这也是克服EM问题的瓶颈。
如上文所明确的，图13A和13B示出的常规结构旨在增加半导体集成电路的生产率(增加产量)，而为接线增加通孔数量仅是在生产过程中为避免出现通孔偏移而采取的手段。
接下来，参考图14A至图14C，图中描述的常规方法中，增加了用于接线的通孔数量。在图14A中，参考标号13010是接线规则性与一般产量间的关系。13020是接线规则性和产量的关系，该产量是特别注意到的与接线间交叉区域的通孔密度相关的产量。13030是总产量和接线规则性之间的关系。
在半导体集成电路接线的形成中，通过采用例如以相等间隔排列矩形接线的措施，以增强接线规则性，会使半导体集成电路的制造变得容易，从而提高了半导体集成电路的生产率(产量)。因此，从产量上看，由接线规则性和产量的关系13010可知，接线规则性的增加将提高产量。
然而，对于半导体集成电路的总产量，除了与接线规则性相关的产量外，还包括了与接线间交叉区域的通孔密度相关的产量13020。通过增加接线间交叉区域通孔密度，虽然接线规则性恶化，但EM问题得到改善。因此，产量增加。
所以，从半导体集成电路的总产量来看，总产量13030是由与接线规则性相关的普通产量的增减特性13010，以及注意到接线间交叉区域的通孔密度的增减特性13020这两者的叠加结果决定的。
进一步，参考图14B和14C描述接线中的通孔数目。如图13中及类似图所示，增加通孔数目能够阻止掩膜偏移。然而，如果半导体集成电路所有接线的通孔数目都增加，将引起信号接线的容量和接线区域的增大。因此，有必要结合下述通孔数目的关系式。
参见图14B，在面积和接线容量的增大不是问题的区域里，所述关系可以如下的关系式表达：
通孔数目＝在制造过程中不会引起问题的数目+α---(1)
接下来参见图14C，在面积和接线容量的增大是问题的区域里，所述关系可以如下的关系式表达：
通孔数目＜在制造过程中不会引起问题的数目+α---(2)
基于此，由于相关技术中，上述公式(1)的范围较大，故而降低了在半导体集成电路中引起通孔偏移的可能性。
此外，就半导体集成电路的设计方法，由于便于制造，因此很多方法通过以矩形作为接线的外形层叠接线获得所需半导体集成电路。
在半导体集成电路中，接线和通孔中的EM是一个要点。特别地，EM是电源接线中的一个问题，这是由于与信号接线相比，能量被加在半导体集成电路的每一个晶体管上，且流经的电流较大。此外，在当前的半导体集成电路设计方法中，为解决流星失效现象，通孔密度被降低。另外，由于衬底结构的原因，当对比接线的截面积和与电流方向正交的通孔的截面积时，与电流方向正交的通孔的截面积较接线的截面积小。因此，通孔的EM问题更加显著。进一步，在当前半导体集成电路使用的多层结构中，到达晶体管的电流通路变得复杂，导致很难通过计算局部聚积在每个接线层和级上的通孔的电流密度来解决EM。
在如图13A和13B所示的电源接线结构中，EM显著的电源接线的接线宽度被增大，使得电源接线的面积增加。另外，由于在检测到EM是一个问题的区域后，电源接线和信号接线的设计进行了修改以延伸电源接线，这就要求很多复杂的步骤来修改半导体集成电路。此外，如图13B所示的半导体集成电路中，仅第二电源接线的宽度1219被增大至较大的电源接线宽度1217，其中没有用于解决EM问题变得最显著的通孔的措施。
进一步，相关技术的电源接线结构中的通孔数量与半导体集成电路制造过程中引起的通孔偏移数目相对应，这是根据公式(1)、(2)确定接线中通孔数目而进行设计的。因此，当通孔中发生EM问题时不能被解决，由此降低了半导体集成电路的生产率(产量)。
发明内容
本发明的主要目的在于提供一种能够抑制电子迁移产生的电源接线结构。为了克服上述问题，本发明的电源接线结构包括：
第一和第二电源接线，被配置在不同平面上而相互两维交叉；
第一通孔，用于在上述电源接线相互交叉的交叉区域对第一和第二电源接线进行层间连接；
延伸接线，其通过将第一电源接线和第二电源接线中的至少一个，从该交叉区域沿着另一电源接线的接线延伸方向部分延伸而形成；
第二通孔，用于对延伸接线和第一电源接线或第二电源接线进行层间连接，第一和第二电源接线配置在与延伸接线不同的平面上而面向延伸接线。
采用上述构造，通过使用一个或更多第二通孔连接延伸接线和电源接线，能够形成具有EM抗力的电源接线。从而，在半导体集成电路中，为了应用本发明的电源接线结构，规定了会引起EM问题的第一通孔数目。由此，形成EM的区域的面积被减小，以使得校正EM的过程缩短。
进一步，在包含上述电源接线结构的半导体集成电路中，能够仅通过修改两条电源接线的交叉区域即解决EM问题。因而，能够仅在电源接线区域进行基本和最少的增添即解决EM问题。因此，能够减小电源面积，以抑制EM。由此，半导体集成电路的尺寸被减小。
此外，本发明的发明人发现了在半导体集成电路的总产量方面，由通孔的偏移所引起的半导体集成电路产量的降低，与由EM问题所引起的半导体集成电路产量的降低之间的关系。基于这一关系，通过将通孔密度设定为最佳以克服EM问题，半导体集成电路的总产量能够得到提高。
此外，对于EM是要点的通孔，通孔的截面积按照电流的方向增大。以此，EM抗力能够被进一步增强。
附图说明
根据以下对较佳实施例的说明和所附的权利要求，本发明的其它目的将变得清晰。本领域技术人员能够通过实施本发明而理解本发明的其他特征和有益效果。在附图中：
图1是根据本发明一个实施例的半导体集成电路的结构图；
图2A和图2B是根据本发明另一个实施例的半导体集成电路的设计方法的结构图；
图2C是图2A和图2B所示半导体集成电路的设计方法的流程图；
图3是根据本发明再一个实施例的半导体集成电路的结构图；
图4是根据本发明又一个实施例的半导体集成电路的结构图；
图5是图4所示半导体集成电路的设计方法的流程图；
图6是根据本发明另一个实施例的半导体集成电路的结构图；
图7是图6所示半导体集成电路的设计方法的流程图；
图8A至图8C是根据本发明再一个实施例的半导体集成电路的结构图；
图9是图8所示半导体集成电路的设计方法的流程图；
图10是根据本发明又一个实施例的半导体集成电路的结构图；
图11是图10所示半导体集成电路的设计方法的流程图；
图12是包含本发明的电源接线结构的半导体集成电路的结构图；
图13A和13B是常规半导体集成电路的结构图；和
图14A至图14C是由本发明的发明人发现的与半导体集成电路的通孔相关的图表。
具体实施方式
以下，将参考附图描述本发明的较佳实施例。在本发明中，为使描述尽可能简单，除非有特殊原因，所述是指采用双层结构电源接线的半导体集成电路，包括第一电源接线和第二电源接线，其中第一电源接线和第二电源接线间通过通孔电连接。
下面参考图1说明本发明的一个实施例。
图1中，参考标号1010是第一电源接线。1020是第一电源接线1010的接线延伸方向。1030是第二电源接线。1040是第二电源接线1030的接线延伸方向。1050是第一电源接线1010和第二电源接线1030的交叉区域。1060A是第一通孔，1060B是第二通孔。1070是延伸接线。
第二电源接线1030配置在与第一电源接线1010正交的方向上。第一电源接线1010的接线延伸方向1020和第二电源接线1030的接线延伸方向1040相互正交。
第一电源接线1010和第二电源接线1030是相互不同的接线层。延伸接线1070位于从第二电源接线1030延伸出的形状上，接线1030和1070是同一接线层。即，在可能出现EM问题的交叉区域1050，第二电源接线1030的两端或者一端(本实施例中是一端)，沿着第一电源接线1010的接线延伸方向1020延伸，该第二电源接线1030的延伸部分形成了延伸接线1070。
尽管第一电源接线1010和第二电源接线1030在交叉区域1050相互交叉，它们分别配置在不同高度的平面上。在电源接线1010和1030间配置一个绝缘层(未示出)用于这些接线间的电隔离。第一通孔1060A在交叉区域1050处耦合第一电源接线1010和第二电源接线1030，以实现层间的连接。第二通孔1060B用于第一电源接线1010和延伸接线1070间的层间连接。
采用上述构造的电源接线结构的效果将在下文中描述。为简化叙述，在采用本实施例的半导体集成电路中，EM容许的通孔数目假定为4个或4个以上，作为第一电源接线1010和第二电源接线1030的各个连接部分中的通孔数目。
此外，假设第一通孔1060A被提供在第一电源接线1010和第二电源接线1030的交叉区域1050处，为连接第一电源接线1010和第二电源接线1030提供了两个第一通孔1060A。基于这一假设，连接第一电源接线1010和第二电源接线1030的通孔数目变得低于EM容许值。因此，其中可能存在EM问题。
因此，第二电源接线1030从两端或者一端(本实施例中是一端)，沿着第一电源接线的接线延伸方向1020延伸，以提供延伸接线1070。该延伸接线1070和第一电源接线1010间通过第二通孔1060B实现层间连接。
采用上述构造，通过提供延伸接线1070给第二电源接线1030，用于连接第一电源接线1010和第二电源接线1030的通孔数目增加了2个。因此，连接第一电源接线1010和第二电源接线1030的通孔数目总和为4个。故而，包含该电源接线结构的半导体集成电路能够避免EM问题。
不致引起EM问题的通孔数目可通过下述公式计算，其中Imax是允许的EM中电流密度，Ivia是允许的通孔的最大允许值，α是设计边际值：
通孔数目≥Imax/Ivia+α---(3)
通过公式3设置通孔数目后进行电源接线设计，所得到的半导体集成电路具有EM抗力。
根据上述通孔数目计算公式进行半导体集成电路设计，即使接线规则性恶化(复杂化)到一定程度，通过克服EM问题，半导体集成电路的总生产率(产量)仍能够提高。
参见图2，其中示出了使用图1中电源接线结构的半导体集成电路的设计方法。图2A显示了一个接线和通孔中存在EM问题的半导体集成电路的例子。
图2A中，参考标号2010是第一电源接线。2020是第一电源接线2010的接线延伸方向。2030是第二电源接线。2040是第二电源接线2030的接线延伸方向。2050是第一电源接线2010和第二电源接线2030的交叉区域。2061是包含4个通孔的第一通孔组，2070是包含2个通孔的第一通孔组。
为简化叙述，该半导体集成电路中用于连接第一电源接线2010和第二电源接线2030的通孔数目的EM容许值假定为4个或以上。
在图2A的构造中，由于通孔数目是4个，包括4个通孔的第一通孔组2061所在的交叉区域2050中不存在EM问题。然而，由于通孔数目是2个，故包含2个通孔的第一通孔组2070所在的交叉区域2050中存在EM问题。
图2B示出了本发明的电源接线结构，其中，克服了图2A的相同结构中所出现的EM问题。在图2B中，参考标号2080是第一电源接线。2090是第一电源接线2080的接线延伸方向。2100是第二电源接线。2110是第二电源接线2100的接线延伸方向。2120是第一电源接线2080和第二电源接线2100的交叉区域。2130是第一通孔。2140是延伸接线。2150是用于连接第一电源接线2080和第二电源接线2100的第二通孔。
第二电源接线2100的一部分从两端或一端(本实施例中是一端)，沿着第一电源接线2080的接线延伸方向2090延伸，第二电源接线2100的延伸部分形成延伸接线2140。
在图2B的构造中，在交叉区域2050中，提供了用于连接第一电源接线2080和第二电源接线2100的两个第一通孔2130，另外提供了用于连接第一电源接线2080和延伸区域2140的两个第二通孔2150。因此，其中总共包括4个通孔，故不会引起EM问题。
下面参见图2C描述修改图2A中电源接线结构设计使之成为图2B中电源接线结构设计的方法。首先，判断半导体集成电路的电源接线结构中出现EM的可能性。具体地，通过判断交叉区域2050中第一通孔数目是否少于4个，以确定相应交叉区域2050中出现EM的可能性(第一设计步骤2160)。
然后，按照下述步骤，对经判断为有可能引起EM的第二电源接线2030和2100处的接线结构进行设计修改。即，将位于该部分(交叉区域2050和2120)的第二电源接线2030和2100，沿第一电源接线延伸方向2020和2090进行延伸，以提供延伸接线2140(第二设计步骤2170)。
下一步，配置用于连接所形成的延伸接线2140和第一电源接线2080的第二通孔2150(第三设计步骤2180)。
如果第一电源接线2010、2080和第二电源接线2030、2100之间通过2个第一通孔2070、2130进行连接，则第一电源接线2080和延伸接线2140将通过2个或以上的第二通孔2150进行连接。即，通孔数目应被设为达到或超过EM的容许值，该通孔数目是包括用于连接第一电源接线2010和第二电源接线2030、2100的第一通孔2130数目和第二通孔2150数目的总和。以此，所得到的电源接线结构中不可能出现EM问题。故而，采用该电源接线结构的半导体集成电路具有优良的EM抗力。
下面参照图3说明本发明的另一实施例。图3中，参考标号3010是第一电源接线。3020是第一电源接线3010的接线延伸方向。3030是第二电源接线。3040是第二电源接线3030的接线延伸方向。3050是第一电源接线3010和第二电源接线3030的交叉区域。3060A是第一通孔，3060B是第二通孔。3070是延伸接线。第一电源接线3010、第二电源接线3030、交叉区域3050、第一通孔3060A、第二通孔3060B的构造，以及交叉区域3050的EM容许值基本上与前述的实施例相同。
延伸接线3070和第一电源接线3010在相对彼此相同的接线层上形成。第一电源接线3010的一部分在两端或者一端(本实施例中是一端)，沿着第二电源接线3030的接线延伸方向3040延伸，形成延伸接线3070。这里的“两端”和/或“一端”表示第一电源接线3010沿着近乎与接线延伸方向3040正交的方向的那部分。
第二电源接线3030通过第一通孔3060A与第一电源接线3010连接，并通过第二通孔3060B与延伸接线3070连接。位于任意交叉区域3050作为层间连接元件的第一通孔3060A的数目是两个，这会引起EM问题。然而，在交叉区域处连续提供的作为延伸区域3070和第二电源接线3030间的层间连接元件的通孔3060B的数目也是两个。因此，在交叉区域3050处作为层间连接元件的第一和第二通孔3060A和3060B的总数变为4个，这是不会引起EM问题的数目。在图3所示例子的结构中，各个延伸接线3070的延伸方向是互不相同的。
下面参照图4说明本发明另一实施例。图4中，参考标号4010是第一电源接线。4020是第一电源接线4010的接线延伸方向。4030是第二电源接线。4040是第二电源接线4030的接线延伸方向。4050是第一电源接线4010和第二电源接线4030的交叉区域。4060A是第一通孔，4060B是第二通孔。4070和4080是延伸接线。第一电源接线4010、第二电源接线4030、延伸接线4070和4080、交叉区域4050、第一通孔4060A、第二通孔4060B的构造，以及通孔上的EM容许值基本上与前述的实施例相同。
延伸接线4080和第一电源接线4010在相对彼此的相同接线层上形成。第一电源接线4010向第二电源接线延伸方向4040的两端延伸，形成延伸接线4080。
延伸接线4070和第二电源接线4030在相对彼此的相同接线层上形成。第二电源接线4030向第一电源接线延伸方向4020的两端延伸，形成延伸接线4070。
上述的“两端”在此表示第一电源接线4010或第二电源接线4030沿着近乎与接线延伸方向4040和4020正交的方向的那部分。
通过提供延伸接线4070、4080，通过通孔(第一和第二通孔4060A、4060B)连接的第一电源接线4010和第二电源接线4030的层间连接部分上(交叉区域4050)的通孔数目(本例中4个或更多)不致引起EM问题。本例中，同时在第一电源接线4010和第二电源接线4030上提供了延伸接线4070和4080。
对图4中电源接线设计进行修改的设计方法将参照图5进行描述。首先，判断半导体集成电路的电源接线结构中出现EM的可能性。在第一步骤5010中，通过判断交叉区域4050中通孔数目是否少于4个，确定各个交叉区域4050中出现EM的可能性(第一设计步骤5010)。
然后，按照下述步骤，对经判断为有可能引起EM的第二电源接线4030处(交叉区域4050)的接线结构进行设计修改。即，将位于该部分(交叉区域4050)的第二电源接线4030，沿第一电源接线延伸方向4020进行延伸，以提供延伸接线4070(第二设计步骤5020)。
下一步，配置用于对所形成的延伸接线4070和第一电源接线4010进行层间连接的第二通孔4060B(第三设计步骤5030)。
随后，按照下述步骤，对经判断为有可能引起EM的第一电源接线4010处(交叉区域4050)的接线结构进行设计修改。即，将位于该部分(交叉区域4050)的第一电源接线4010沿第二电源接线延伸方向4040进行延伸，以提供延伸接线4080(第四设计步骤5040)。
然后，配置用于对所形成的延伸区域4080和第二电源接线4030进行层间连接的第二通孔4060B(第五设计步骤5050)。
如果第一电源接线4010和第二电源接线4030在连接部分处(连接区域4050)通过两个第一通孔4060A进行连接，则用于将第一电源接线4010连接到延伸接线4070的第二通孔4060B，和用于将第二电源接线4030连接到延伸接线4080的第二通孔4060B的总数将被设计为两个或以上。以此，所得到的电源接线结构中不会出现EM问题。因此，包括该结构的半导体集成电路具有优良的EM抗力。
下面参照图6说明本发明的另一实施例。图6中，参考标号6010是第一电源接线。6020是第一电源接线6010的接线延伸方向。6030是一条第二电源接线，6040是另一条第二电源接线。6050是第二电源接线6030和6040的接线延伸方向。6060是第一电源接线6010和第二电源接线6030的交叉区域。6070是第一电源接线6010和另一条第二电源接线6040的交叉区域。6080A是第一通孔，6080B是第二通孔。6090是第一延伸接线，6100是第二延伸接线。6110是流入一条第二电源接线6030的电流(I)，6120是流入另一条第二电源接线6030的支路电流(I1)。6130是流入第一延伸接线6090的电流(I2)，6140是流入第二延伸接线6100的电流(I3)。
第一电源接线6010和第二电源接线6030、6040位于相互不同的接线层。一条第二电源接线6030和另一条第二电源接线6040位于相同的连接层。然而，第二电源接线6030和6040被配置为相互大致平行。此外，第二电源接线6030和6040被配置在与第一电源接线6010不同的平面上，从两维的角度看，第二电源接线6030和6040朝向的方向与第一电源接线6010的方向大致是正交的。因此，第二电源接线6030和6040的接线延伸方向6050，与第一电源接线6010的接线延伸方向6020相互正交。
第一延伸接线6090位于一条第二电源接线6030的延伸形状上，接线6030和6090是同一接线层。即，在可能出现EM问题的交叉区域6060，一条第二电源接线6030沿着第一电源接线6010的接线延伸方向6020朝着另一条第二电源接线侧延伸。该一条第二电源接线6030的延伸部分形成了第一延伸接线6090。
第二延伸接线6100位于另一条第二电源接线6040的延伸形状上，接线6040和6100是同一接线层。即，在可能出现EM问题的交叉区域6070，另一条第二电源接线6040沿着第一电源接线6010的接线延伸方向6020朝着一条第二电源接线侧延伸。该另一条第二电源接线6040的延伸部分形成了第二延伸接线6100。
一条第二电源接线6030和另一条第二电源接线6040配置在相同的平面上。尽管在交叉区域6060、6070相互交叉，这些第二电源接线6030、6040和第一电源接线6010配置在高度互不相同的平面上。第一通孔6080A在交叉区域6060对第一电源接线6010和一条第二电源接线6030进行层间连接，在交叉区域6070对第一电源接线6010和另一条第二电源接线6040进行层间连接。进一步，第二通孔6080B对第一电源接线6010和第一延伸接线6090进行层间连接，并对第一电源接线6010和第二延伸接线6100进行层间连接。
此外，第一延伸接线6090和第二延伸接线6100被耦合和配置在相同的平面上，以相互连接。
在上述的电源接线结构中，当第一延伸接线6090和第二延伸接线6100被电隔离时，流入一条第二电源接线6030的电流(I)、流入一条第二电源接线6030的分支电流(I1)、流入第一延伸接线6090的电流(I2)间的关系可以如下的公式(4)表示：
(I)＝(I1)+(I2)---(4)
当第一延伸接线6090和第二延伸接线6100如本实施例这样被连接时，电流(I)、支路电流(I1)、电流(I2)、流入第二延伸接线6100的电流(I3)间的关系可以如下的公式(5)表示：
(I)＝(I1)+(I1)+(I3)---(5)
从公式(4)和公式(5)的对比中可以明显看到，电流(I1)降低了流入第二延伸接线6100的电流(I3)的量。即，通过连接第一延伸接线6090和第二延伸接线6100，流入第一延伸接线6090的电流(I2)降低了流入第二延伸接线6100的电流(I3)的量。因此，第一延伸接线6090的电流密度降低了，这样，所形成的半导体集成电路具有更好的EM抗力。
既便在另一条第二电源接线6040中发生EM问题的情况下，通过电连接第一延伸接线6090和第二延伸接线6100也能够取得相同的效果。
采用图6中电源接线结构的半导体集成电路的设计方法参照图7进行描述。
图7中，首先，执行第一设计步骤，判断半导体集成电路的交叉区域6060、6070的每一个中出现EM的可能性。第一设计步骤7010与前述参照图2C描述的第一设计步骤2160相同。
然后，按照下述步骤，对经判断为有可能引起EM的第二电源接线6030处(交叉区域6060)的接线结构进行设计修改。即，将位于该部分(交叉区域6030)的一条第二电源接线6030沿第一电源接线延伸方向6020，朝另一条第二电源接线侧延伸，以提供第一延伸接线6090(第二设计步骤7020)。
而后，配置用于对所形成的第一延伸接线6090和第一电源接线6010进行层间连接的第二通孔6080B(第三设计步骤7030)。
随后，按照下述步骤，对经判断为有可能引起EM的另一条第二电源接线6040处(交叉区域6070)的接线结构进行设计修改。即，将位于该部分(交叉区域6070)的另一条第二电源接线6040沿第一电源接线延伸方向6020，朝一条第二电源接线侧延伸，以提供第二延伸接线6100(第四设计步骤7040)。
然后，配置用于对所形成的第二延伸接线6100和第一电源接线6010进行层间连接的第二通孔6080B(第五设计步骤7050)。
第二和第三设计步骤7020、7030与第四和第五设计步骤7040、7050可以按照任意顺序执行。然而，如果第二电源接线6030和6040分别通过两个第一通孔6080A连接到第一电源接线6010，则用于连接第一电源接线6010和第一延伸接线6090的第二通孔6080B，和用于连接第一电源接线6010和第二延伸接线6100的第二通孔6080B将分别是两个或以上。具体地，通孔数目应被设为达到或超过EM的允许值，该通孔数目包括位于第一电源接线6010和一个第二电源接线6030的连接部分的第一通孔6080A，以及位于第一电源接线6010和第一延伸接线6090的连接部分的第二通孔6080B数目的总和。类似地，位于第一电源接线6010和另一个第二电源接线6040的连接部分的第一通孔6080A、以及位于第一电源接线6010和第二延伸接线6100的连接部分的第二通孔6080B数目的总和应被设为达到或超过EM的容许值。
最后，第一延伸接线6090和第二延伸接线6100被耦合以形成连接(第六设计步骤7060)。
以此，所得到的电源接线结构中不会出现与所连接通孔数目和电流密度相关的EM问题。因此，包括该结构的半导体集成电路具有优良的EM抗力。
下面参照图8A至图8C说明本发明的另一实施例。图8A至图8C中，参考标号8052是第一电源接线。8020是第二电源接线。8030是延伸接线。该延伸接线8030从第二电源接线8020延伸出。8021是第一电源接线8052的接线延伸方向。8040是第二电源接线8020和延伸接线8030间的夹角。该夹角8040是锐角。这表示第一电源接线8052和第二电源接线8020非正交相交，类似地，延伸接线8030和第二电源接线8020也非正交相交。
参考标号8050是第二电源接线8020和延伸接线8030间所形成的直角三角形的底边。8051是该直角三角形的斜边。8060是用于对延伸接线8030和第一电源接线8052间进行层间连接的第一通孔。8070A和8070B是用于对延伸接线8030和第一电源接线8052间进行层间连接的第二通孔。8080是第二电源接线8020上形成的电流通路。8081是第二电源接线8020和第二通孔8070A间形成的第一电流通路。8082是第二电源接线8020和第二通孔8070B间形成的第二电流通路。8083是第二电源接线8020和延伸接线8030间形成的第三电流通路。8090是第二电源接线8020和延伸接线8030间形成的电流密集部分。8100是辅助耦合部分(阴影部分)。该辅助耦合部分8100从延伸接线8030的一部分延伸至与第二电源接线8020相耦合。
辅助耦合部分8100被提供给电流密集部分8090。8010是在延伸接线8030和第二电源接线8020间规定的最小接线间距。对于半导体集成电路设计，最小接线间距8010表示，当在延伸接线8030和第二电源接线8020上施加规定的电压时，不会引起这两者间短路的最小接线间隔。
辅助耦合部分8100被配置在延伸接线8030和第二电源接线8020(延伸接线被提供处的电源接线)的锐角夹角交叉部分。辅助耦合部分8100从延伸接线8030的接线边缘延伸出至与第二电源接线8020的接线边缘相耦合。辅助耦合部分8100呈直角三角形状，以延伸接线8030的接线边缘作为斜边，以第二电源接线8020的接线边缘作为底边。该辅助耦合部分8100高度设定在该尺寸(最小接线间距8010)内，使得当在延伸接线8030和第二电源接线8020上施加规定的电压时，不会引起这两者间短路。
本实施例中第一电源接线8052、第二电源接线8020和延伸接线8030的构造与参照图1描述的第一电源接线1010、第二电源接线1030和延伸接线1070相同。然而，延伸接线8030和第二电源接线8020间非正交(非90度)耦合。
在图8A中，第二电源接线8020和延伸接线8030位于同一接线层。该“同一接线层”意味着这些接线以相同的接线方式配置在同一平面上。即，延伸接线8030位于从第二电源接线8020延伸出的耦合形状上，接线8020和8030是同一接线层。延伸接线8030是第二电源接线8020的一部分朝着第一电源接线8052的接线延伸方向8021延伸而形成的。第二电源接线8020和延伸接线8030通过第二通孔8070进行层间连接。第二电源接线8020和第一电源接线8052通过第一通孔8060进行层间连接。
在采用上述构造的接线结构中，第二电源接线8020上的电流通路8080中的电流(I)可以下述表示，其中，第一电流通路8081中的电流是(I1)，第二电流通路8082中的电流是(I2)，第三电流通路8083中的电流是(I3)：
(I)＝(I1)+(I1)+(I3)---(6)
此处，设定一点8080a，在该点处，位于第二通孔8070A和第二电源接线8020间的第二电流通路8080分流。以此，第二电流通路8082成为线性耦合支路点8080a和第二通孔8070A的电流通路。同时，通过位于第二电源接线8020和延伸接线8030间的耦合部分，第三电流通路8083成为耦合支路点8080a和第二通孔8070A的电流路径。
因此，对比电流通路8082和8083的长度时，第二电流通路8082较第三电流通路8083短。由于这些原因，流入第二电流通路8082的电流(I2)较流入第三电流通路8083的电流(I3)大。
类似地，设定一点8080a，在该点处，位于第二通孔8070B和第二电源接线8020间的第一电流通路8081分流。以此，第一电流通路8081成为线性耦合支路点8080a和第二通孔8070B的电流通路。同时，通过位于第二电源接线8020和延伸接线8030间的耦合部分，第三电流通路8083成为耦合支路点8080a和第二通孔8070B的电流路径。
因此，对比电流通路8081和8083的长度时，第一电流通路8081较第三电流通路8083短。由于这些原因，流入第一电流通路8081的电流(I1)较流入第三电流通路8083的电流(I3)大。
将电流量之间的关系代入上述表达式(6)，发现第二电流通路8082中的电流(I2)和第三电流通路8083中的电流(I3)较第一电流通路8081中的电流(I1)大。因此，当第二电源接线8020和第三电源接线8030间以锐角8040相紧邻时，电流(I2)和电流(I3)交叠的区域上形成电流密集部分8090。当电流密集部分8090形成后，降低EM变得困难。
因此，如图8C所示，假定第二电源接线8020和延伸接线8030之间是一个直角三角形，以第二电源接线8020的图示上边缘作为底边，以延伸接线8030的图示下边缘作为斜边，最小接线间距8010是另一边。然后，在该区域配置小于该假定的直角三角形的辅助耦合部分8100。
在上述的电源接线结构中，通过提供辅助耦合部分8100，能够保证形成接线所需要的足够最小接线间距8010。因而，在设计方面，不会出现比如短路等引起的不便。进一步，由于提供辅助耦合部分8100，电源接线面积增加了。以此，能够避免在电流密集部分8090出现电流集中。即，电流密度被降低，使得所形成的半导体集成电路具有EM抗力。
采用图8中电源接线结构的半导体集成电路的设计方法参照图9进行描述。图9中，首先，执行第一设计步骤9010，判断半导体集成电路的各个电源接线区域8052、8020、8030中出现EM的可能性。第一设计步骤9010与前述参照图2C描述的第一设计步骤2160相同。
然后，按照下述步骤，对经判断为有可能引起EM的第二电源接线8020处(交叉区域)的接线结构进行设计修改。即，将位于该部分(交叉区域)的第二电源接线8020沿第一电源接线延伸方向8021延伸，以提供延伸接线8030(第二设计步骤9020)。
而后，配置用于连接所形成的延伸接线8030和第一电源接线8052的第一和第二通孔8070A、8070B(第三设计步骤9030)。
随后，按照下述步骤，对经判断为有可能引起EM的第一电源接线8052处(交叉区域)的接线结构进行设计修改。即，将位于该部分(交叉区域)的第一电源接线8052沿第二电源接线延伸方向延伸，以形成延伸接线(未示出)(第四设计步骤9040)。
然后，配置用于连接所形成的延伸接线和第二电源接线8020的第二通孔(未示出)(第五设计步骤9050)。
随后，在第二电源接线8020和第三电源接线8030的交叉区域和在第一电源接线8052和第四电源接线的交叉区域配置辅助耦合部分(未示出)(第七设计步骤9060)。
采用上述半导体集成电路设计方法的半导体集成电路具有EM抗力。
下面参照图10说明本发明的另一实施例。该结构与图8A至图8C中所示的结构基本相同。图10中，参考标号10020是第二电源接线。10030是延伸接线。10010表示第二电源接线10020和第三电源接线10030的接线隔离间距。10060是第二电源接线10020、延伸接线10030以及接线隔离间隔10010所包围区域形成的直角三角形。接线隔离间距10010对应于直角三角形10060的高度。10040是直角三角形10060的内角。内角10040成为第二电源接线10020和延伸接线10030间的交叉角。10050是直角三角形10060的底边。该底边10050由第二电源接线10020的图示上边缘形成。10051是直角三角形10060的斜边。该斜边10051由延伸接线10030的图示下边缘形成。10070是辅助耦合部分，由第二电源接线10020的一部分朝着延伸接线侧延伸形成。该辅助耦合部分10070呈矩形，以接线隔离间隔10010作为高度。
采用图10中所示电源接线结构的半导体集成电路的设计方法参照图11进行描述。图11中，首先，执行第一设计步骤11010，判断半导体集成电路的各个电源接线区域10020、10030等中出现EM的可能性。第一设计步骤11010与前述参照图2C描述的第一设计步骤2160相同。
然后，按照下述步骤，对经判断为有可能引起EM的第二电源接线10020处(交叉区域)的接线结构进行设计修改。即，将位于该部分(交叉区域)的第二电源接线10020沿第一电源接线延伸方向延伸，以形成延伸接线10030(第二设计步骤11020)。
而后，配置用于连接所形成的延伸接线10030和第一电源接线10052的第二通孔(第三设计步骤11030)。
随后，按照下述步骤，对经判断为有可能引起EM的第一电源接线(未示出)处(交叉区域)的接线结构进行设计修改。即，将位于该部分(交叉区域)的第一电源接线沿第二电源接线延伸方向延伸，以形成延伸接线(未示出)(第四设计步骤11040)。
然后，配置用于连接所形成的延伸接线和第二电源接线10020的第二通孔(未示出)(第五设计步骤11050)。
随后，在第二电源接线8020和延伸接线8030的交叉区域，以及在第一电源接线8052和延伸接线的交叉区域，配置矩形辅助耦合部分10070，该矩形以直角三角形区域10060的高度和底边作为其两个边(第八设计步骤11060)。
采用上述半导体集成电路设计方法的半导体集成电路具有EM抗力。
进一步，参照图12说明包含本发明的电源接线结构的半导体集成电路。半导体集成电路10010包含：以点阵形状排列的多个电源接线，半导体器件10020，以及配置在电源接线和半导体器件周围的焊点。对于每条电源接线，通过作为多种焊点中的一种的电源焊点10040提供电源电压和接地电压。部分10030是图1等所示的本发明的电源接线结构，其中，在两条电源接线的交叉区域，一条电源接线沿着另一条电源接线的延伸方向延伸，通过通孔的压力连接这两条电源接线。半导体集成电路10020是实现预定功能的电路块，尽管未示出，该电路块与点阵形状的电源接线电连接，通过接收供应的电源电压和接地电压进行工作。
上面通过参考最佳实施例详细地描述了本发明。然而，本发明并不仅限于优选的实施例，还包括不脱离所附权利要求精神和范围的对本发明元件的各种组合和修改。

Claims (19)

1.一种电源接线结构，包括：
第一和第二电源接线，被配置在不同平面上而相互两维交叉；
第一通孔，用于在所述电源接线相互交叉的交叉区域对所述第一和所述第二电源接线进行层间连接；
延伸接线，通过将所述第一电源接线和所述第二电源接线中的至少一个，从所述交叉区域沿着另一电源接线的接线延伸方向，部分延伸而形成；和
第二通孔，用于对所述延伸接线和所述第一电源接线或所述第二电源接线进行层间连接，所述第一和所述第二电源接线配置在与所述延伸接线不同的平面上而面向所述延伸接线。
2.如权利要求1所述的电源接线结构，其中所述延伸接线紧邻具有电子漂移的高可能性的所述交叉区域。
3.如权利要求2所述的电源接线结构，其中
配置在各个所述交叉区域中的所述第一通孔的装配数目，根据相应所述交叉区域的范围确定，和
各个所述交叉区域具有的所述电子漂移可能性，根据配置在各个所述交叉区域中的所述第一通孔的所述装配数目判断。
4.如权利要求1所述的电源接线结构，其中所述延伸接线提供给所述第一电源接线。
5.如权利要求1所述的电源接线结构，其中所述延伸接线提供给所述第二电源接线。
6.如权利要求1所述的电源接线结构，其中，所述延伸接线分别提供给所述第一电源接线的和所述第二电源接线。
7.如权利要求1所述的电源接线结构，其中
多个所述第二电源接线相互平行；和
所述延伸接线包括：
第一延伸接线，通过将一条所述第二电源接线沿着所述第一电源接线的接线延伸方向，朝着另一条所述第二电源接线部分延伸而形成，和
第二延伸接线，通过将所述另一条第二电源接线沿着所述第一电源接线的所述接线延伸方向，朝着所述一条所述第二电源接线部分延伸而形成，其中
所述第一延伸接线和所述第二延伸接线通过相互紧邻而连接。
8.如权利要求1所述的电源接线结构，其中
所述延伸接线与提供所述延伸接线处的所述电源接线是非正交耦合的；
所述延伸接线包括辅助耦合部分，用于进一步将所述延伸接线耦合到提供所述延伸接线处的所述电源接线上；
在所述延伸接线和提供所述延伸接线处的所述电源接线间的锐角边交叉区域，所述辅助耦合部分从所述延伸接线的一接线边缘延伸出，且与提供所述延伸接线处的所述电源接线的一接线边缘耦合；
所述辅助耦合部分是直角三角形，以所述延伸接线的所述接线边缘作为斜边，以提供所述延伸接线处的所述电源接线的所述接线边缘作为底边；和
当预定电压施加到所述第一和所述第二电源接线时，所述辅助耦合部分的高度处于不会在提供所述延伸接线处的所述电源接线和所述延伸接线间引起短路的范围内。
9.如权利要求8所述的电源接线结构，其中所述辅助耦合部分是以所述直角三角形的所述高度和所述底边作为两边的矩形形状。
10.一种半导体集成电路，包括：
如权利要求1所述的电源接线结构，和
与所述电源接线结构相连接的半导体器件。
11.一种电源接线结构的设计方法，其设计修改电源接线以得到最佳结构，所述电源接线是通过第一通孔对第一和第二电源接线进行层间连接形成的，所述第一和第二电源接线配置在不同平面上而在所述电源接线相互交叉的交叉区域相互两维交叉，所述方法包括：
第一设计步骤，用于判断在所述第一和所述第二电源接线被层间连接的各个所述交叉区域中出现电子迁移的可能性；
第二设计步骤，用于在所述经判断为具有出现所述电子漂移高可能性的所述交叉区域配置延伸接线，该延伸接线是通过将所述第一电源接线和所述第二电源接线中的至少一个，从所述交叉区域沿着另一所述电源接线的接线延伸方向部分延伸而形成的；和
第三设计步骤，用于配置第二通孔，该第二通孔对未提供所述延伸接线的所述电源接线和所述延伸接线进行层间连接。
12.如权利要求11所述的电源接线结构的设计方法，其中
配置在各个所述交叉区域中的所述第一通孔的装配数目，根据各个所述交叉区域的范围设定，和
在所述的第一设计步骤中，各个所述交叉区域中发生所述电子漂移的可能性，根据配置在各个所述交叉区域中所述第一通孔的所述装配数目判断。
13.如权利要求11所述的电源接线结构的设计方法，其中所述延伸接线被提供给所述第一电源接线。
14.如权利要求11所述的电源接线结构的设计方法，其中所述延伸接线被提供给所述第二电源接线。
15.如权利要求11所述的电源接线结构的设计方法，其中所述延伸接线被提供给所述第一电源接线和所述第二电源接线。
16.如权利要求11所述的电源接线结构的设计方法，其中
多个所述第二电源接线相互平行；和
在所述第二设计步骤中，作为所述延伸接线，
第一延伸接线和第二延伸接线被配置为相互耦合和连接，所述第一延伸接线通过将一条所述第二电源接线沿着所述第一电源接线的接线延伸方向，朝着另一条所述第二电源接线部分延伸而形成，所述第二延伸接线通过将所述另一条第二电源接线沿着所述第一电源接线的所述接线延伸方向，朝着所述一条所述第二电源接线部分延伸而形成。
17.如权利要求11所述的电源接线结构的设计方法，其中
在所述第二设计步骤中，所述延伸接线与提供所述延伸接线处的所述电源接线间是非正交耦合的，和
在所述第三步骤后，所述方法进一步包括一个设计步骤，用于给所述延伸接线提供辅助耦合部分，该辅助耦合部分用于进一步将所述延伸接线耦合到提供所述延伸接线处的所述电源接线上，其中
在所述延伸接线和提供所述延伸接线处的所述电源接线间的锐角边交叉区域，所述辅助耦合部分从所述延伸接线的一接线边缘延伸出，且与提供所述延伸处的所述电源接线的一接线边缘相耦合，
所述辅助耦合部分是直角三角形，以所述延伸接线的所述接线边缘作为斜边，以提供所述延伸接线处的所述电源接线的所述接线边缘作为底边，和
当预定电压施加到所述第一和所述第二电源接线时，所述辅助耦合部分的高度处于这样的范围内：不会在所述提供延伸接线处的所述电源接线和所述延伸接线间引起短路。
18.如权利要求17所述的电源接线结构的设计方法，其中所述辅助耦合部分形成为以所述直角三角形的所述高度和所述底边作为两边的矩形形状。
19.一种半导体集成电路的设计方法，采用如权利要求12所述的电源接线结构的设计方法设计半导体集成电路的电源接线。
CNB2005100855458A 2004-07-23 2005-07-25 电源接线结构 Active CN100399562C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004215606A JP4801333B2 (ja) 2004-07-23 2004-07-23 電源配線構造および該電源配線構造を備えた半導体集積回路
JP2004215606 2004-07-23

Publications (2)

Publication Number Publication Date
CN1725487A CN1725487A (zh) 2006-01-25
CN100399562C true CN100399562C (zh) 2008-07-02

Family

ID=35656274

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100855458A Active CN100399562C (zh) 2004-07-23 2005-07-25 电源接线结构

Country Status (3)

Country Link
US (2) US7382053B2 (zh)
JP (1) JP4801333B2 (zh)
CN (1) CN100399562C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250933A (ja) * 2006-03-17 2007-09-27 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのレイアウト設計方法
JP5194461B2 (ja) * 2007-01-30 2013-05-08 富士通セミコンダクター株式会社 電流密度制限チェック方法及び電流密度制限チェック装置
JP2011014576A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体チップ、半導体ウエハ、及び半導体チップの製造方法
KR101712628B1 (ko) * 2010-05-03 2017-03-06 삼성전자 주식회사 가변 콘택을 포함한 반도체 소자
JP6328974B2 (ja) 2014-03-28 2018-05-23 株式会社メガチップス 半導体装置及び半導体装置の設計手法
US9594865B2 (en) * 2015-05-20 2017-03-14 International Business Machines Corporation Distribution of power vias in a multi-layer circuit board
US10664641B2 (en) * 2017-11-30 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Integrated device and method of forming the same
CN112486061B (zh) * 2020-11-23 2023-01-31 海光信息技术股份有限公司 电路结构、集成电路及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075753A (en) * 1988-12-27 1991-12-24 Hitachi, Ltd. Semiconductor integrated circuit device
JPH07312415A (ja) * 1994-05-16 1995-11-28 Yamaha Corp 半導体集積回路
JPH10125803A (ja) * 1996-08-30 1998-05-15 Toshiba Corp 半導体メモリ装置
US6458690B2 (en) * 2000-07-11 2002-10-01 Nec Corporation Method for manufacturing a multilayer interconnection structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226331A (ja) 1991-10-04 1993-09-03 Toshiba Corp 半導体集積回路装置
US5471090A (en) * 1993-03-08 1995-11-28 International Business Machines Corporation Electronic structures having a joining geometry providing reduced capacitive loading
DE4328474C2 (de) * 1993-08-24 1996-09-12 Gold Star Electronics Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung
JPH09232423A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体装置およびその製造方法
US5783864A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
US6166441A (en) * 1998-11-12 2000-12-26 Intel Corporation Method of forming a via overlap
JP2001068621A (ja) * 1999-06-21 2001-03-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
JP3822009B2 (ja) * 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
JP3390393B2 (ja) * 1999-12-21 2003-03-24 エヌイーシーマイクロシステム株式会社 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体
JP3675338B2 (ja) * 2000-01-06 2005-07-27 セイコーエプソン株式会社 半導体装置の製造方法
US6519759B2 (en) * 2000-04-19 2003-02-11 Nec Corporation Photomask pattern shape correction method and corrected photomask
US6518759B2 (en) * 2001-04-09 2003-02-11 Mayo Foundation For Medical Education And Research Motion correction of magnetic resonance images
JP2002329783A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体
US6556658B2 (en) * 2001-09-17 2003-04-29 International Business Machines Corporation Method for adding redundant vias on VLSI chips
JP2003332429A (ja) * 2002-05-09 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7249019B2 (en) * 2002-08-06 2007-07-24 Sri International Method and apparatus for providing an integrated speech recognition and natural language understanding for a dialog system
JP4373065B2 (ja) * 2002-09-20 2009-11-25 株式会社日立製作所 半導体装置およびその製造方法
JP2004281698A (ja) * 2003-03-14 2004-10-07 Toshiba Corp 設計修正装置、設計修正方法及び設計修正プログラム
JP3924550B2 (ja) * 2003-05-22 2007-06-06 Ｎｅｃエレクトロニクス株式会社 半導体装置及びレイアウト装置及び方法並びにプログラム
JP4245418B2 (ja) * 2003-06-25 2009-03-25 富士通マイクロエレクトロニクス株式会社 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法
US6941528B2 (en) * 2003-08-28 2005-09-06 International Business Machines Corporation Use of a layout-optimization tool to increase the yield and reliability of VLSI designs
JP4509521B2 (ja) * 2003-10-01 2010-07-21 東芝マイクロエレクトロニクス株式会社 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075753A (en) * 1988-12-27 1991-12-24 Hitachi, Ltd. Semiconductor integrated circuit device
JPH07312415A (ja) * 1994-05-16 1995-11-28 Yamaha Corp 半導体集積回路
JPH10125803A (ja) * 1996-08-30 1998-05-15 Toshiba Corp 半導体メモリ装置
US6458690B2 (en) * 2000-07-11 2002-10-01 Nec Corporation Method for manufacturing a multilayer interconnection structure

Also Published As

Publication number Publication date
US20080263494A1 (en) 2008-10-23
JP2006041016A (ja) 2006-02-09
US7382053B2 (en) 2008-06-03
JP4801333B2 (ja) 2011-10-26
US8095905B2 (en) 2012-01-10
US20060017158A1 (en) 2006-01-26
CN1725487A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
CN100399562C (zh) 电源接线结构
JP4786836B2 (ja) 配線接続部設計方法及び半導体装置
CN102769015B (zh) 在底部金属层下方带有电源轨的集成电路布局
US6421816B1 (en) Semiconductor device, semiconductor device design method, semiconductor device design method recording medium, and semiconductor device design support system
KR20200135151A (ko) 매립된 파워 공급 레일을 이용한 파워 분배 네트워크
US20080203562A1 (en) Method for designing semiconductor device and semiconductor device
US20060071319A1 (en) Semiconductor integrated circuit
KR102502870B1 (ko) 표준 셀 블록용 파워 레일
US4947229A (en) Semiconductor integrated circuit
JPH08255910A (ja) 厚い銅の相互接続を持つｌｄｍｏｓトランジスタ
JPH0282552A (ja) 半導体集積回路
US20080256380A1 (en) Semiconductor integrated circuit and layout method for the same
JP2004259722A (ja) 電子回路装置
US8441130B2 (en) Power supply interconnect structure of semiconductor integrated circuit
JP2000068383A (ja) 半導体集積回路装置の設計方法および半導体集積回路装置
JP3221383B2 (ja) 半導体装置の多層配線構造
EP0221431B1 (en) Aligned interconnections between logic stages
CN116050343A (zh) 一种电源网络布线方法
US20080132065A1 (en) Method for redirecting void diffusion away from vias in an integrated circuit design
CN111987064A (zh) 抽头单元和半导体单元
CN100359693C (zh) 半导体集成电路及其制造方法
CN111584505A (zh) 一种基于桥接方式的芯片电源网络结构
US8487423B2 (en) Interconnect structure of semiconductor integrated circuit and semiconductor device including the same
CN112380805B (zh) 第一层金属布局方法及集成电路
CN114388450B (zh) 一种集成电路器件结构和集成芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant