CN100403780C - 调整像素时钟 - Google Patents
调整像素时钟 Download PDFInfo
- Publication number
- CN100403780C CN100403780C CNB028119991A CN02811999A CN100403780C CN 100403780 C CN100403780 C CN 100403780C CN B028119991 A CNB028119991 A CN B028119991A CN 02811999 A CN02811999 A CN 02811999A CN 100403780 C CN100403780 C CN 100403780C
- Authority
- CN
- China
- Prior art keywords
- grating
- pixel clock
- demonstration
- video window
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Abstract
响应对于为了显示的视频信号和捕获的视频信号之间的相对位置的周期监视而调整一个像素时钟频率。可以快速避免该显示信号的图像剪切。在像素时钟频率结果中的显著变化的位置对该色同步信号作出调整。
Description
发明背景
本发明涉及视频信号,尤其涉及视频信号的有效同步。
在电视监视器上浏览的图像可以是从若干信源发送的。实况广播和磁带记录的节目都是可以送到该电视监视器的视频信号的例子。这些视频信号常常与个人计算机(PC)图形信号结合。通常,在一个电视显示器上浏览之前,在一个基于处理器的系统上创建的PC图形可被与电视信号结合。
机顶盒是采用电视监视器而不是计算机监视器的一个基于处理器的系统,用于观看视频信号、PC图形信号或这两种信号的组合。机顶盒可以执行连接到例如互联网的数据网络的电子邮件程序和网页浏览器的应用软件,并且接收和显示电视节目信号。
机顶盒可以把广播视频信号与图形信号组合。该机顶盒例如通过同轴电缆从外部信源接收视频信号,并且把该信号与通常从该机顶盒中产生的PC图形信号混合。
由于该输入视频信号的某些处理一般是在该机顶盒中执行的,所以帧缓冲器可以提供该视频信号的暂存。举例来说,处理操作可以包括定标、混合、彩色转换和滤波。这些操作通常由该机顶盒内部的视频解码器和/或图形控制器执行。
除了有效图像之外,该输入视频信号还包括置顶盒用于正确地解码所要图像的其它信息。例如,在每一个有效图像的扫描行之前的水平同步信号,即hsync信号。在有效图像每一场之前的垂直同步信号,即vsync信号。色同步信号提供了一个基准,机顶盒通过该基准解码在该视频信号的有效视频部分中的彩色信息。
通常,仅把该视频信号的有效视频部分存储在该机顶盒帧缓冲器中。为产生机顶盒的输出显示信号,在该机顶盒中再生水平同步、垂直同步和色同步信号,与处理的有效图像和PC图形耦合,并且送到该电视监视器。因此该电视监视器可以把该图像显示为接收到该机顶盒中的原始信号的一种适配信号。
使用像素时钟产生显示信号的水平同步、垂直同步和色同步信号。像素时钟通常是由锁相环(PLL)产生的高频矩形波。PLL又可以使用一个晶体振荡器作为基准频率。
晶体振荡器是相当精确的。然而,晶体振荡器的制造具有影响其性能的某些公差,或不精密性,这些可影响它们的性能。当受到温度改变影响时,该不精密性可能特别明显。该不精密性通过该像素时钟PLL反映,结果是可能影响在视频处理过程中重建的其它信号的定时。
一个装置的公差通常与其造价相关。因此,价格便宜的振荡器可能有比高造价振荡器更宽的公差范围。相对于例如台式机和膝上电脑来说,机顶盒趋向是价格便宜的基于处理器的系统。因此,机顶盒可以采用具有相当宽容差的一个晶体振荡器。
机顶盒的输出显示色同步信号通常是由基于像素时钟PLL的第二PLL产生。如果色同步信号频率不是该电视监视器所预期的,则该电视显示可能失真该彩色或可能完全停止显示彩色,而恢复出可能也是失真的黑白图象。
其中该机顶盒的输出显示光栅基于本机晶体振荡器,其将相对于从远端基准频率产生的输入视频信号的光栅漂移。由于该输出光栅随着输入视频改变定时/相位关系,则该显示的输入有效图像的图像可能显示出某些异常。当定标输入图像时,可能出现剪切,其中显示图像的顶部是来自不同于底部的输入场。当不进行定标时,在显示光栅中可能出现偶然的剪切、下降或输入视频图像场的重复。
双重缓存技术,其中把输入图像的两帧或多帧存储在帧缓冲器中的技术,能够克服该剪切问题,但是仍然会导致周期的场重复或下降,并且采用两倍于和储存单一帧一样多的帧缓冲存储器。另外,此技术对该视频图像的延迟比单一缓存长,并且能够引起人们观看该节目时感觉到的电视节目音频内容的同步异常。
如果显示场的极性与捕获场的极性相反,则硬(hard)同步锁定技术,其中该显示光栅直接锁定到捕获光栅的同步信号的技术也能克服该剪切问题。但是,当输入视频信源改变时,例如改变电视频道时将导致PC图形显示的干扰。另外,此技术在许多PC图形硬件芯片中不能采用。
因此,需要继续调整该像素时钟锁相环和该色同步信号,以便避免显示异常。
附图描述
图1是根据本发明一个实施例的系统的基于一个处理器的实施方案的框图;
图2是根据本发明一个实施例的系统的框图;
图3A和3B示出根据已有技术的一个视频信号的成分;
图4是根据已有技术的系统的像素时钟电路的框图;
图5是关于根据本发明一个实施例系统的捕获和显示光栅的示意图;
图6A至6C示出根据本发明一个实施例的图像剪切的现象;
图7是表示根据本发明图1实施例的定时调节器的操作流程图;
图8是根据本发明一个实施例的检测和避免图像剪切的流程图;
图9是根据本发明一个实施例的涉及检测和避免图像剪切的第二个流程图;
图10是根据本发明一个实施例的涉及检测和避免图像剪切的第三个流程图;
图11是根据本发明一个实施例的用于保持无剪切显示的一个流程图;
图12是根据本发明一个实施例的确定是否作出像素时钟调整的流程图;
图13是根据本发明一个实施例的用于调节该像素时钟以便保持该色同步信号频率的一个流程图。
详细描述
根据在此描述的实施例,像素时钟产生器和色同步信号产生器被调节来使得一个显示信号可被在一个电视监视器上正确地观看。该调整把一个显示光栅与一个捕获光栅同步,以消除图像剪切而不过度使用帧缓冲存储器,并且保证一个电视监视器接收一个有效色同步信号。该调整被适度执行以便避免显示图像的抖动。
根据一个实施例的图1中,系统100的框图包括连接到系统总线12的一个处理器10。系统100可以是各种基于处理器的系统,包括个人计算机、互联网应用、机顶盒等等。
通过电缆IN 30把视频信号38接收到系统100中,并且被送给电视监视器20作为一个显示信号42。在提供到电视监视器20以前,机顶盒通常通过例如添如图形图像来增强输入视频信号38。在机顶盒中还可得到与视频显示同时的例如网页接入的交互性特征。在一个实施例中,在把输入视频信号38提供到电视监视器20之前,系统100增强该输入视频信号38。
多功能桥接器22连接到系统总线12。桥接器22本身可以包括存储控制功能。在一个实施例中,桥接器22接口到系统存储器40以及一个闪存/ROM 18。
作为实例,存储器40可以是一个随机存取存储器(RAM),例如动态随机存储器(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)或DRAM(RDRAM),或任何其它存储数据的介质。闪存/只读存储器(ROM)18可以存储一个或多个由处理器10执行的软件程序。
做为选择,存储器18可以包括硬盘驱动器、激光盘只读存储器(CDROM)或其它非易失的介质。或该存储器18可以位于远程服务器(没示出)上,可由系统100通过例如网络接口(没示出)接入。
在一个实施例中,桥接器22进一步连接到外围部件互连(PCI)总线24。PCI规范可从PCI专用重要组(Portland,Oregon 97214)获得。该PCI总线是用于连接I/O处理器、总线、控制器等的一个高性能总线。
系统100还包括耦合到该PCI总线24的一个图形/音频控制器14。在一个实施例中,Tvia CyberProTM 5050数据流媒体处理器是适用作图形/音频控制器14的处理器,适于机顶盒以及互联网络设备,可从Tvia技术公司(Santa Clara,California)获得。做为选择,图形控制和音频控制可由分别的分立元件组成。
图形/音频控制器14的图形部分可以包括用于执行各种视频操作的电路。图形/音频控制器14可以包括一个用于捕获输入视频到帧缓冲器的视频捕获引擎、用于把图形图像提供在帧缓冲器中的图形引擎、一个光栅调整器(rasterizer)、一种阿尔法混合器、一个视频混合器、一个视频定标器、一个电视编码器、一个闪速滤波器和其它电路。
在一个实施例中,视频信号38是通过电缆、卫星、地面广播或其它RF传输信道发送的一个模拟电视信号。该视频信号38可被接收到一个调谐器28中,该调谐器把射频(RF)信号转换成基带复合视频信号。此外,该输入视频信号38可以是从例如VCR或DVD播放器的外部装置接收的一个基带复合信号31。
在一个实施例中,该基带复合视频信号31由视频解码器26接收,视频解码器26解码该基带复合视频信号31,并且该信号数字化成亮度和色度图像成分。通过例如定标、滤波、或执行本专业技术人员公知的其它操作,该视频解码器26进一步处理该图像成份,并且产生一个数字化的视频数据流46。
在一个实施例中,使用专用的视频端口48把数字化的图像46接收到该图形/音频控制器14中。通过例如定标、滤波、或执行本专业技术人员公知的其它操作,该图形/音频控制器14进一步处理该图像成份。该图形/音频控制器14可以随即把该数字化的图像46送到也称之为帧缓冲存储器16的图形存储器16。
在一个实施例中,帧缓冲存储器16因此用作暂存器和显示存储器,其它图像定时信号,例如水平同步、垂直同步、以及色同步信号通常不存储在帧缓冲存储器16中,相反是由该图形/音频控制器14在送到电视监视器20之前被作为显示信号42重建。
在一个实施例中一个定时调节器500耦合到图形/音频控制器14。如下面进一步描述的那样,该定时调节器500使系统100能够避免图像剪切并且保持一个可接受的色同步信号频率,使得显示信号42可在电视监视器20上观看。可以使用硬件逻辑、一个或者多个软件程序或硬件和软件的混合来实现定时调节器500。
在一个实施例中,系统100进一步包括一个立体声解码器36。立体声解码器36从调谐器28接收一个中频伴音副载波信号。立体声解码器36把该信号解码成立体声的基带音频信号,用于由音频编码器/解码器(编解码器)32接收。音频编解码器32可以连接到一个或者多个扬声器34,在一个实施例中该扬声器34是外部连接到系统100的。
参考图2,图1的系统100的框图包括根据一个实施例的图形/音频控制器14中的电路的描述。图形/音频控制器14可以从一个图形引擎98生产称之为个人计算机(PC)图形的图形图像。一个或者多个内部产生的图形信号可以与储存的数字化视频信号在一个图像混合器/编码器88中混合,以便在该图像混合器/编码器88内部产生一个光栅调节的数据流。该光栅调节的数据流表示该组合的视频和图形图像。
当视频信号38与图形混合时,该图形/音频控制器14还可以通过例如定标、滤波、彩色转换、阿尔法混合或其它本专业技术人员公知的操作来处理该图像成分。
例如,一个图形图像可以叠加在一个视频图像上,使得二者都同时可见。某些电视网中,例如把一个标识图标与一个播出节目信号作阿尔法混合,使得在节目广播的同时可在电视监视器该右下角透明可见该图标。
作为另一实例,一个网页可以包含PC图形,具有显示输入视频的降低定标图像的小窗口。作为再一个实例,PC图形可以指示电视频道改变或音量改变信息,当观众使用一个遥控装置时叠加在该视频图像上。
不考虑图像内容,术语″显示信号″在贯穿此文献中被用于标识任何可能的信号,即被提供适于由电视显示20接收的信号。为产生该显示信号42,该视频混合器/编码器还可以编码该光栅调整的数据流。编码之后,该光栅调整的数据流可被接收到一个数模转换器(DAC)54中,以便产生显示信号42。在一个实施例中,显示信号42是一个适于由电视显示器20接收的一个模拟基带复合信号。
在一个实施例中,该视频混合器/编码器88使用本地产生的水平同步、垂直同步和色同步信号插入水平和垂直同步信号,并且调制该色度数据。因此,图2的图形/音频控制器14包括一个色同步信号产生器102、一个水平同步产生器104和一个垂直同步产生器106。
不考虑图像内容,通过电视监视器20接收显示信号42,在一个实施例中,通过系统100外部的电视监视器20接收该显示信号42。电视监视器20包括一个阴极射线管(CRT)、平板显示器、图像投影机、或其它把显示信号42变换为可观看图像的部件。
在图3A和3B中,一个假设的视频信号150的成分包括一个有效视频部分90、垂直同步部分92、水平同步部分94、和色同步信号部分96。例如,该假设的视频信号150可以是进入该系统100的视频信号38,或由系统100产生的显示信号42。该假设视频信号150的每一扫描行包括有效图像90、水平同步94和色同步信号96。每一场还包括场消隐期间(VBI)93。
在VBI 93之内,垂直同步92表示和标记一场的开始。另外,垂直同步92指示来自电视监视器20的CRT的底部到顶部的电子束回扫的时间。垂直同步92是一组三个专门调制的扫描线,具有低平均直流(DC)电平特性,容易在电视监视器或机顶盒硬件中检测。该专门调制扫描线92在每一侧由均衡脉冲三行围绕,用于总数为九个垂直同步和均衡扫描行。
在每一有效视频90之间,水平同步94限定了每一个扫描行并且指示监视器20从CRT的右到左的回扫时间。水平同步94是在每个扫描行开始时出现的一个急变的矩形低走向信号。
图3B中,有效视频90和水平同步94被放大了。色同步信号96插入在每一新扫描行的开始,紧接该水平同步94之后。色同步信号96使得电视接收机(例如机顶盒100或电视监视器20)从正交调幅(QAM)彩色副载波的正弦和余弦分量精确地解调该色差信号。电视接收机通过把相位锁定到该色同步信号96而解调该彩色信息。由于此操作可以针对每一个电视扫描行执行,所以在有效视频90的每一扫描行之前有一个不同的色同步信号96。
回到图2,称之为像素时钟70的一个定时基准使得图形/音频控制器14能够产生水平同步94、垂直同步92和色同步信号96。通常从例如晶体振荡器66的一个基准时钟获得像素时钟70,馈送到像素时钟产生器(PLL)72,图4中也是如此。
在一个实施例中,像素时钟70馈送到色同步信号产生器102,以便产生色同步信号96。像素时钟70还馈送到水平同步产生器104,以便产生水平同步94,以及馈送到垂直同步产生器106,以便产生垂直同步92。
在一个实施例中,像素时钟产生器72是一个锁相环装置。锁相环(PLL)是一个反馈系统,其中输出的频率是从一个基准频率信号产生的。通过建立输出信号和基准输入信号的频率比例,PLL工作。在一个实施例中,通过把固定精度数加载到图形控制器14的寄存器(没示出)编程用于像素时钟产生器72的比例。根据分子和分母比例数的精度,像素时钟产生器72可以产生一个有限的频率数。
列举一些例子,锁相环可以包括模拟电路,例如压控振荡器(VCO)、数字逻辑装置,例如XOR门或J-K触发器、或模拟和数字电路的组合。对于具有足够快的处理器的系统,例如某些数字信号处理(DSP)系统来说,还可用软件PLL。图4中像素时钟产生器72使得从一个输入频率(由晶体振荡器66产生的时钟60)产生一个稳定的输出频率(像素时钟70)。
像素时钟70根据晶体振荡器66和像素时钟产生器72实现稳定性。其中该晶体振荡器66展现小的不精密性,该不精密性通过像素时钟70反射,结果是可能影响色同步信号96的精确度以及垂直同步92和水平同步94的精确度。
因此,根据一个实施例,系统100(参见图1和2)的定时调节器500调节像素时钟70,使得色同步信号96、水平同步94和垂直同步92信号被正确地产生。通过调整像素时钟产生器72,该系统100获得并且保持该显示光栅相对于输入视频光栅的一个适合的定时关系,使得完好避免图像剪切,而与输入图像信源(例如频道改变)无关,并且与振荡器66的不精密性无关。
图像剪切
图5中示出系统100和捕获及显示信号之间的关系。在一个实施例中,系统100起到在视频信号38和显示信号42的一个中间级的作用。捕获到帧缓冲存储器16的信号遵循收入视频信号38的光栅定时,被示出为一个捕获光栅84。
在一个实施例中,捕获光栅84被遥控产生,例如在系统100外部产生。相反,来自帧缓冲存储器16的显示信号42(作为显示光栅82)遵循由图形控制器16本地产生的光栅定时,其由晶体振荡器66参考。由于这些不同的时基,当捕获和显示图像时,显示光栅82和捕获光栅84起始定时或相位关系是随机的,并且被期望在进行操作过程中连续地漂移。
随着例如图像定标或与PC图形结合的处理操作,产生显示信号42。显示信号42包括该操作的有效图像90、以及新产生的水平同步94、垂直同步92、和色同步信号96。显示信号42被编码,随即送到电视监视器20作为显示光栅82。如捕获光栅84那样,显示光栅82包括用于在电视监视器20上显示的两个隔行场。
图6A至6C中,显示光栅82和捕获光栅84的时序图示出了当降低定标时的图像剪切的现象。显示光栅82包括多个显示垂直同步(vsync)信号112而捕获光栅84包括多个捕获vsync信号114。图6A至6C的每一个都大致包括捕获和显示光栅定时的两个场。
在一个显示场110之内(在两个显示vsync信号112之间),描述了一个小型视频窗口80。虚线对角线映射了定标的视频窗口80的内容/定时与一个捕获场120的内容/定时(在两个捕获vsync信号114之间)。在图6A中,考虑奇数和偶数场,假设显示场110与捕获场120有同一个极性。
定标视频窗口80接近该显示光栅82的顶部(例如在显示场110的左边)。由于该显示光栅82和捕获光栅84的示出的对准,该定标的视频窗口80因此完整在该捕获场120的定时之内。当定标的视频窗口80开始显示时,一个捕获引擎已经捕获了该场内容的大致一半。由于该定标视频窗口80小、非常快,所以该定标视频窗口80的显示″追上″该捕获引擎,并且甚至″经过″该捕获引擎(以垂直虚线86)。结果是旧的数据被显示在定标的视频窗口80的底部(例如右部分),从而产生一个水平剪切(或撕缝)行。
在图6B中,定标的视频窗口80接近显示光栅82的底部(例如接近显示场110的右端)。但是,由于示出的不同于图6A的显示光栅82和捕获光栅84的对准,该定标的视频窗口80具有与图6A中相同的对于捕获光栅84的定时关系。结果是,出现相同的水平剪切行问题(同样在垂直虚线86)。因此,图6B示出,不简单是该显示光栅82的位置,而且定标视频窗口80的相对定时与是否将出现的图像剪切相关。
就象图6B中那样,在图6C中的定标视频窗口80朝向显示光栅82的底部(例如显示场110的右端)。但是,由于示出的不同于图6B的对准的显示光栅82和捕获光栅84的对准,该定标的视频窗口80不是全在捕获光栅84的定时之内。该效果是,没有点造成该定标视频窗口80″经过″该捕获引擎。因此,图6C中没有垂直虚线,并且在电视监视器20上没有图像剪切产生。
使用图6A-6C中的信息,在一个实施例中,系统100的定时调节器500周期地监视在显示光栅82之内的该捕获光栅84和定标视频窗口80的定时关系。如果需要,该定时调节器500改变该像素时钟产生器72,以便把该显示光栅82驱动成类似图6C的与捕获光栅84的关系。换句话说,定时调节器500改变该显示光栅82,使得该定标的视频窗口80的定时部分地或完全地在该捕获场120的有效部分的定时的″外部″。
例如,如果该定时调节器500检测到定标的视频窗口80和捕获光栅84(参见图6B)的定时关系,则定时调节器500改变像素时钟70的频率,使得显示先栅82相对于捕获光栅84移动得稍快或稍慢。如此将逐渐地移动该定标视频窗口80的相关定时,并且该捕获光栅84将类似于图6C中所示。
除了修改像素时钟产生器72以外,本领域技术人员将认识到其它技术可被用于改变该显示速率。例如,晶体振荡器60的频率可以同样地通过使用一个压控振荡器作为一个基准而被修改。作为另一实例,如果在该基准频率链中有另一PLL话的,其也能够被修改。作为另一实例,扫描行或像素能够被添加或从该显示光栅中去除,虽然实验已经表明这将通常引起在该显示中的跳跃。
在一个实施例中,通过比较对照一个″半途″阈值,该定时调节器500将找到该最接近的路径来实现该定标视频窗口80和捕获光栅84的期望的定时关系。根据该结果,该定时调节器500将调节该PLL寄存器来增减该像素时钟70的频率。以此方式,定时调节器500将迅速地实现一个期望的定时。对该观察者来说,这将使水平剪切行看上去上移或下移而靠近视频窗口的边缘,直到该图像消失为止。
在一个实施例中,像素时钟70的频率被显著改变,使得图像剪切被快速地消除,例如在10秒钟之内消除。回想该色同步信号96取决于将要由系统100精确产生的像素时钟70。很遗憾,像素时钟70的显著调整将迫使色同步信号96在该电视监视器20精确彩色显示的范围之外。虽然一个更适度的调整可在一个可接受的范围中保持该色同步信号,但是其仅在一个相当长时间之后,例如一个分钟或更长时间之后才能消除该图像剪切。由于一个观众能够容易地看到电视监视器20上的图像剪切,所以这种适度的调整是不希望的。
因此,在一个实施例中,该定时调节器500补偿该色同步信号96,使得色同步信号频率96被保持在由电视监视器20显示的精确彩色的范围之内。对色同步信号96的补偿将允许从标称值对该像素时钟70的大得多的偏移。结果是,该水平剪切行被快得多地移出定标视频窗口80而没有对该色同步信号96的不利影响。而且,通过周期地监视该相对光栅位置,可以预期和避免随后的图像剪切的发生。
整体操作
根据一个实施例的该系统100的操作在图7的流程图中示出,必要时监视和调节该捕获光栅84的定时关系。在操作的第一阶段,系统100按照需要快速提前或延迟该显示光栅82,以便避免图像剪切问题(框202和菱形框204)。本操作将在下面以标题是″检测避免图像剪切″的部分以及图8、9和10更详细地描述。
一旦实现无剪切显示,则通过按照需要而缓慢提前或延迟显示光栅82来保持无剪切显示(框206)。
此外,在一个实施例中,根据一个实施例,系统100还不断地分析该漂移、指定针对该显示光栅82的导致缓慢延迟或提前的像素时钟设置(框208),补偿该基准时钟中的不精密性。这些操作来在下面的标题为″保持无剪切显示和良好色同步信号″部分以及图11、12和13中更详细地描述。
检测和避免图像剪切
在图8中,流程图示出该定时调节器500的操作,快速地消除图像剪切而对该色同步信号96没有不利影响(如图7的框202中表示的那样)。在一个实施例中,周期地,例如每秒钟执行一次图8的操作(第一取样速率)。由定时调节器500接收捕获光栅84和显示光栅82的当前扫描行数的一个取样(框282)。
在可从捕获和显示硬件得到场极性信息的场合,还接收该场极性信息。包括场信息在内的信息供给了相关光栅定时位置的大得多的范围,这些光栅定时位置被认为是无剪切图像显示可接受的位置。在没有场极性信息的情况下,可以假设最糟的情况,该最糟情况会引起原本不需要的显示光栅82的快速校正。
在该俘获过程期间垂直降低定标时,该捕获光栅行计数可以指示实际捕获的扫描行的数目。当降低定标时,扫描行可以根据一个垂直降低定标比例下降。因此,可以通过相对于该输入的视频信号38的未定标光栅的扫描行计数的垂直降低定标比例的倒数来衰减该取样值。
例如,当以2∶1的比例降低定标时,当输入的视频信号38达到其有效图像的第100扫描行时,取样值可以指示为″50″。通过把捕获光栅行取样值与降低定标比例相乘,定时调节器500补偿而产生一个值,指示该未定标的输入视频信号38的当前光栅定时。
类似地,当在显示处理期间提高定标时,可以复制捕获图像的扫描行,由定时调节器500产生该显示扫描行计数的补偿。本领域技术人员将认识到,该捕获光栅84和显示光栅82的其它补偿形式可能以测量两个光栅之间的定时关系的有意义的方式而产生能够被比较的值。
例如,显示硬件可以按照半扫描行指示该显示光栅的位置,同时该捕获硬件可以按照整扫描行而指示该捕获位置。作为另一实例,该显示硬件可以把该显示光栅指示为在该场消隐期间出现的包括无效视频扫描行,而该捕获硬件可以仅指示有效捕获的扫描行的一个计数。
作为另一实例,该显示硬件可以显示逐行的扫描图像、在某时的一个整帧,并且由此指示该显示扫描行,而该捕获硬件可以指示一个隔行光栅单场之内捕获的隔行扫描行的一个计数。对于本领域技术人员显见的是,这种指示将需要适合的补偿以便成为可比较的值。
捕获光栅84具有一个″死″区,实质上是捕获光栅84的场消隐期,在该区期间没有扫描行被捕获。在此期间,捕获硬件可以不必提供用于确定捕获光栅84的准确位置的机制。为了避免在此区中的重复的专门取样,在一个实施例中用于取样捕获光栅84和显示光栅82的周期不是该场时间的准确倍数。
再参考图8,在一个实施例中,定时调节器500接收指示在显示光栅82中的该定标视频窗口80的上下边缘的信息。从此信息以及显示光栅和捕获光栅定时位置的当前取样,该定时调节器500计算该定标的视频窗口80相对于捕获光栅84的定时关系(框284)。
从此信息,有可能确定是否出现图像剪切,例如由图6A和6B的垂直线86表示的那样。如图6A和6B中所示的那样,定时调节器500确定该定标的视频窗口80是否在该捕获场120的开始之后开始,以及是否在捕获场120的结束之前结束(菱形框286)。本领域技术人员认识到,涉及该定标图像80的上下边缘的信息能以不同形式接收,并且能以不同形式与捕获的图像比较。
例如,可以指示顶部边缘坐标和高度,或可以指示该顶部边缘和底部边缘的分别坐标。本领域技术人员认识到,能以指示在逐行扫描光栅中的位置的形式接收涉及该上下边缘的信息,其中显示一个隔行光栅。在这种情况中,该定时调节器500可以在分析期间变换该信息。
如果该定标视频窗口是在该捕获光栅84的定时之内(菱形框286的″是″),则根据一个实施例,系统100从该显示光栅82快速移动该图像剪切(框288)。此操作将在图9的流程图中描述。
另外根据一个实施例,如果该定标视频窗口不是在该捕获光栅84的定时之内(菱形框286的″否″),则系统100设置该像素时钟70和该色同步信号产生器102以便缓慢漂移(框290)。此操作将在图10的流程图中描述。
在图9中,流程图描述的是根据一个实施例的定时调节器500的操作,用于把图像剪切快速移出该显示光栅82。在一个实施例中,大致每200毫秒(第二取样速率)执行该操作一次。定时调节器500首先确定该像素时钟70是否已经快速提前或延迟该显示光栅82(菱形框302)。如果是,则该定时调节器500不采取进一步的操作。
否则,在一个实施例中,由定时调节器500确定关于是否加速或减慢该显示光栅82提供最快方式来把图像剪切行86移出该定标视频窗口80(参见图6A和6B)。该定时调节器500把该定标视频窗口80的垂直中心的定时与捕获的图像光栅84的垂直中心的定时比较(菱形框304)。如果定标的视频窗口80的中心是迟于捕获图像光栅84的中心(菱形框304的″是″),则定时调节器500降低像素时钟70的频率。因此延迟该显示光栅82,以便把该图像剪切行86朝定标视频窗口80的底部方向移动(框306)。
相反,如果定标的视频窗口80的中心早于捕获视频光栅84的中心(菱形框304的″否″),则定时调节器500增加像素时钟70的频率,并且由此提前该显示光栅82,以便把图像剪切行86朝定标视频窗口80的顶部的方向移动(框308)。
为了避免图像剪切,根据一个实施例,只要把该定标视频窗口80的一个边缘移到该捕获光栅84的定时之外就足够了。该定时调节器500可以按照定时的阈值准确地停止该剪切行的快速移动,并且立刻实现无剪切的显示。
但是在一个实施例中,提供了一个额外迟滞区,其中快速移动继续到该视频窗口边缘越过捕获光栅84的定时若干扫描行为止(例如10个扫描行)。当返回缓慢光栅移动(见下面描述)时,定时调节器500不必精确地知道该晶体振荡器66的特性。在自校准发生(见下面描述)之前,不可能准确知道何种PLL设置会缓慢提前或延迟该显示光栅82。该迟滞区使得该光栅在该快速移动的相反方向进行一会儿,直到该定时调节器500自行校准到该晶体振荡器66的特征为止。
当有效移动该显示光栅82时,根据一个实施例的定时调节器500比第一取样速率更经常地取样光栅位置(参见图8的框282)。在一个实施例中,在实现一个期望的光栅定时之后,一个加速的取样速率(第二取样速率)最小化过调。一旦实现了无剪切光栅定时,该定时调节器500将还原到该第一取样速率。在一个实施例中,该第一取样速率不是该场时间的准确倍数。该较短的取样周期(第二取样速率)大致为该较长取样周期(第一取样速率)的五倍。
在一个实施例中,定时调节器500使用预先确定的PLL参数的一个表格,包括分子、分母和乘数值。包括在该表格中的可以是预先确定引起显示光栅82快速前进的输入项、预先确定使得显示光栅82快速延迟的输入项以及预先确定使得显示光栅82缓慢移动的输入项。
在一个实施例中,直到定时调节器500已经把光栅移动与一个收入视频信号校准,该缓慢运动的准确特性是未知的(见下面描述)。对于一个将精确地给定完全精确基准时钟频率的给定PLL设置来说,该晶体振荡器66中的容差可以产生在机顶盒100的一个情况中的显示光栅82的缓慢提前,同时在另一情况中,可能产生该显示光栅82的缓慢延迟。
返回到图9,在调整像素时钟70之后,该定时调节器500将调整色同步信号产生器102,使得合适地产生该色同步信号96(参见图3B)(框310)。在一个实施例中,预定的PLL参数的表格还包括频率误差信息,将信息可以与校准数据结合并且可以从该信息计算色同步信号的调整。
在一个实施例中,定时调节器500在该显示光栅82的场消隐期间(VBI)改变像素时钟产生器72和色同步信号产生器102的寄存器设置,以便最小化该像素时钟产生器72重新锁定到新参数的任何可见的失真。在一个实施例中,以一个中断服务程序来调整像素时钟产生器72和色同步信号产生器102,该中断服务程序是响应由图形/音频控制器14在垂直回扫时间产生的硬件中断而执行的。
返回到图8,该系统100根据图9的操作在最快方向上把图像剪切移出该视频窗口(框288)。
一旦该定时发生器500确定该定标的视频窗口不是完全在该捕获光栅84之内(菱形286的″否″),而因此不展现图像剪切,则该定时调节器500将设置该像素时钟70和色同步信号产生器102,使得该显示光栅82缓慢地漂移(框290)。这些操作将在图10中描述。
根据一个实施例,定时调节器500首先确定,如果快速移动该剪切行的残留效应,该显示光栅82是快速提前还是延迟(菱形框322)。如果是快速提前,则调整该像素时钟70,以便缓慢提前该显示82(框326)。如果是快速延迟,则调整该像素时钟70,以便缓慢延迟该显示82(框328)。
如果既不快速提前也不快速延迟,则该图像在处理的开始就是无剪切的图像,并且不需要移位。在此情况中,像素时钟70单独存在(框324),继续显示光栅在当前方向的慢漂移。
根据一个实施例,一旦作出是否调节该像素时钟70的确定,则调节该色同步信号产生器102到一个标称设置(框330)。
假设一个完全精确的晶体振荡器66的情况下,当在可接受的时间范围之内缓慢漂移时,该定时调节器500把该色同步信号产生器102设置到其标称省缺设置。即使像素时钟PLL设置可以改变,也维持该省缺设置,从而改变该色同步信号频率。即使不希望的色同步信号本身的频率变化,色同步信号产生器102的省缺设置保持该色同步信号的一个相位锁定到显示信号42的水平同步。在一个实施例中,把色同步信号锁定到水平同步将最小化例如″爬行点线″的可见的不规则图象。下面描述的处理将把色同步信号保持在由该电视监视器20成功显示的一个可接受的公差范围之内。
因此结束了把像素时钟70以及色同步信号产生器102设置到缓慢漂移的操作。
保持无剪切显示和良好的色同步信号频率
再参考图7,在解决了图像剪切问题之后,系统100保持一个无剪切的显示(见菱形框204的″否″)。一旦一个无剪切光栅定时位置是初始地实现或检测,定时调节器500通过使得显示光栅82在光栅定时位置的可接受的范围之内的缓慢漂移而保持该无剪切条件。在一个实施例中,定时调节器500在一个进行周期的基础上监视该捕获光栅84、显示光栅82和定标视频窗口80的位置。
从该监视的信息,定时调节器500调节像素时钟产生器72,按照需要调节稍微或高或低地调节该频率比,以便保持用于无剪切显示的一个可接受的光栅定时关系。在一个实施例中,该调整使得该显示光栅82相对于捕获光栅84交替地缓慢提前或延迟。当该光栅定时位置达到该用于无剪切显示的可接受的定时范围的边缘时,该定时调节器500颠倒该漂移的方向。
图11的流程图描述的是根据一个实施例的该定时调节器500保持一个无剪切显示的操作。如果可得到,定时调节器取样该捕获和显示扫描行号码,以及该捕获光栅84以及显示光栅82的极性(框342)。使用此信息,定时调节器500计算该定标视频窗口相对于该捕获光栅84的定时关系(框344)。
根据该时间关系,定时调节器500可以修改像素时钟70,缓慢延迟显示光栅82(框350),缓慢提前显示光栅82(框352)或保留像素时钟70未改(框348)。
在监视该捕获光栅84和定标视频窗口80的相对定时位置的同时,该定时调节器500还监视该显示光栅82相对用于当前PLL设置该捕获光栅84的总体漂移速率。根据该校准,定时调节器500可以选择一个新的PLL设置来最小化起因于晶体振荡器66中的公差的光栅漂移和色同步的不准确。
如上所述,在一个实施例中,像素时钟产生器72频率的每一步骤都是分子、分母和乘数值的几个设置之一。这些值形成针对该像素时钟产生器72的一组紧密间隔离散频率的可能值。如上所述,这些值可以被表示在一个PLL设置表格中。在一个实施例中,假定晶体振荡器66是完全精确,在捕获光栅84和显示光栅82之间产生最小相关移动的PLL值被认为是用于像素时钟产生器72的初始缺省值。
定时调节器500在该表格中选择一组二或三个相邻PLL值设置。在一个实施例中,选择三个PLL值设置,一个高设置、一个中设置和一个低设置,以及中部设置指定为初始省缺设置。相对于中和低设置,该高设置包括高频值。一开始,当开始无剪切显示的维护时,定时调节器500使用该高设置来缓慢提前显示光栅82,或使用低设置来缓慢延迟显示光栅82。
在一个实施例中,假设晶体振荡器66完全精确,PLL设置的表格还包括有关每一个设置与理想像素时钟频率之比的频率误差的信息。本领域技术人员将认识到,此信息能采用许多形式,并且对应于输入视频信号38的显示光栅82与捕获光栅84之比的预期漂移率。
在缓慢漂移保持无剪切显示的同时,该定时调节器500周期地监视并且估计漂移的实际速率。该定时调节器500还根据表格中的频率误差信息而搜索将最佳补偿此估计的漂移速率的PLL设置。该取得的PLL设置可以成为新的省缺设置,并且该定时调节器500使用其高或低值设置来提前或延迟该显示光栅82。
在一个实施例中,定时调节器500可以确定明确提前(或相反地延迟)该显示光栅82的省缺设置。在此情况中,该省缺设置还可以用作定时调节器500用来提前(或相反地延迟)该显示光栅82的设置。该确定是根据当使用该新省缺像素时钟产生器72设置来补偿该估计的实际漂移时预期的频率误差进行的。
由于该像素时钟产生器72产生离散频率,所以用于产生一个精确像素时钟70的最接近的匹配将可能不产生一个完全精确的像素时钟70。某些情况下,该估算的接近匹配的频率误差可以是足够大来覆盖在漂移的实际比率的测量中的预定的不确定性。本领域技术人员将认识到,这些不确定性是由在该监控周期的确切时间间隔、捕获和显示光栅的测量的量化(尤其该可能由于在降低定标期间行下降的原因而恶化其量化的捕获光栅)、和类似相关因素的不确定性而产生的。
根据一个实施例,当监视漂移的实际速率以及选择二或三个PLL设置的组时,定时调节器500的操作在图12的流程图中示出。在一个实施例中,图12的操作被每秒钟执行一次。
检索捕获光栅84的当前扫描行和显示光栅82的当前扫描行(框362)。本操作与当用于避免图像剪切的监视该捕获光栅84和显示光栅82时的操作相同(见图8的框282)。如上述讨论,可能需要补偿从硬件读出的实际值,以便可以比较捕获和显示值。计算检索的扫描行之间的差值(框364)。此信息是该捕获光栅84和显示光栅82之间的定时关系信息,由定时调节器500储存在存储器16中或储存在图形/音频控制器14中的一个本地存储器中。
在一个实施例中,检索也存储在该存储器16中的一个先前位置差值,并且与当前位置差值比较(框366),以便产生差值结果的一个差值,该结果表示该显示光栅82相对于捕获光栅84的漂移率。差值计算的差被随即累加,并且与先前的差值计算的差一起存储(框368)。一个重复计数器(框370)标识累加的取样数目。
在一个实施例中,储存多个位置差,每一个都跨越几个取样/监视周期。这将使能够实现差值计算的多个差值。在一个实施例中,储存四个位置差,都跨越四个取样/监视周期。这将提供更精确的漂移率估计。
在一个实施例中,进行检测来确定是否已经累加了足够的计算数目(菱形框372)。在一个实施例中,八个取样被认为是足够的。一旦得到足够的取样数,则分析该数据使得该像素时钟70可以被改变(框374)。图12的操作被周期地重复,例如每秒钟重复一次。
如图13那样,累加的取样的分析(图12的框374)也可以由定时调节器500执行。计算变化的一个平均速率(框382)。改变的平均速率等于该捕获光栅84和显示光栅82的位置差或漂移的第一导数。在一个实施例中,存储在存储器16或本地存储器中的差值的累加差由该定时调节器500已经储存的重复计数所除(见图12的框370)。
在一个实施例中,定时调节器500随即把漂移估计转换为该实际像素时钟频率的误差与用于无漂移的像素时钟70的理想频率之比的一个估计(框384)。例如在一个实施例中,计算在四个监视周期上依据半扫描行的漂移估计,其中每一监视周期是1010ms的持续期。
在显示光栅82是逐行倒相行(PAL)、并且使用例如″矩形″像素的情况下,在一个实施例中的用于该显示光栅82的像素时钟频率是29.500MHz,具有14.750MHz的实际像素显示速率。具有这些特性时,每扫描行有944个像素(包括768个有效/可见和176个无效/消隐像素),或每半个扫瞄行有944个像素时钟周期。下列公式把漂移率估算转换成Hz,其中″HSL″代表″半个扫瞄行″:
该漂移率估算涉及像素时钟70。本领域技术人员将认识到,存在若干其它用于估计该漂移的机制。错误标志例如有下列的一个或多个:基准时钟、脉冲发生器、行扫描速率、场频率、等,可以被使用来例如估计该漂移。
在一个实施例中,该定时调节器500在用于该当前PLL设置的表格中考虑了该频率误差信息。回想一下该频率误差表示针对以一个完全精确振荡器时钟66进行的PLL设置的Hz为单位的误差。例如,如果使用一个确切24.576000MHz的晶体振荡器66产生29.500384MHz的频率的一个确定的PLL设置,则该表格将包含值384。像素时钟70的误差计算如下:
ErrorInHz=DriftInHz-CurrPLLExpectedDrift
定时调节器500可以搜索该PLL设置表格以查找最佳省缺设置,把-ErrorInHz误差的反相(-ErrorInHz)与表格中的误差值比较(框386)。在一个实施例中,该最接近的匹配值成为省缺而最低漂移PLL设置。
在对该最接近的匹配进行搜索中,定时调节器500计算在-ErrorInHz误差和表格项目中的误差值之间的差值的绝对值,用于新的省缺像素时钟产生器72。如果该值大于覆盖该周期光栅取样中的不确定性的一个预定的阈值,则该新的省缺像素时钟产生器72输入可以被认为是明确提前或延迟该显示光栅82(菱形框388)。
在一个实施例中,定时调节器500把PLL设置指定为当针对无剪切显示而保持在该捕获光栅84和显示光栅82之间的一个可接受的定时关系时使用的该缓慢提前、省缺和缓慢延迟设置。
如果该省缺设置明确提前该显示光栅82,则省缺和缓慢提前设置可以是相同的(框390)。另一方面,如果该省缺设置明确地延迟该显示光栅82,则省缺和缓慢延迟设置可以是相同的(框400)。
通过调整像素时钟70来最小化该捕获光栅84和该显示光栅82之间的漂移,该像素时钟产生器72可以产生一个相当精确的像素时钟70(框402)。使用图12和13的方法,该像素时钟70实质上参考(reference)输入视频信号38。系统100由此维持了电视监视器20上显示的图像完整性。
尤其对于价格敏感的机顶盒来说,该定时调节器500允许晶体振荡器66的宽容差,因此减低了振荡器部件造价,以及实现系统100的可用操作的宽的温度范围。
只要有一个有效的视频信号38被接收到系统100中,就继续图12和13示出的处理。在复位该平均处理之后,例如当改变输入视频38的信源时或当无图像捕获操作的一个周期以后开始或再起动图像捕获时,每次都提取足够的的取样数来确保第一导数的一个精确表示。在一个实施例中,十二个取样被认为是足够的。
如果不存在有效的视频信号38,并且该定时调节器500没有机会选择一个″最佳″省缺PLL设置,则由该定时调节器500使用一个预定的省缺PLL设置。在一个实施例中,如果对于定时调节器500选择一个新的省缺PLL设置来说有一个足够长有效视频信号出现,则如果并且当该有效视频信号38丢失时,则使用该新省缺设置。即使当不存在图像时,这也将保持针对一个精确色同步信号的最佳估计。
虽然本发明已经相对于有限数目的实施例做了描述,但是本领域技术人员将从其中理解到许多修改和变化。当其落入在本发明的实际精神和范围之内时,所附的权利要求书将意图覆盖全部这种改进和变更。
Claims (28)
1.一种方法,包括:
确定一个视频窗口和一个捕获光栅之间的一个定时关系,其中该视频窗口是在一个显示光栅之内;以及
如果视频窗口不是完全在该捕获光栅的定时之内,通过设置该像素时钟以便使得该显示光栅缓慢漂移来调整一个像素时钟以便避免该视频窗口的剪切。
2.权利要求1的方法,进一步包括:
确定该视频窗口是在该捕获光栅的定时之内;以及
快速把图像剪切移出该视频窗口。
3.权利要求1的方法,进一步包括:
设置一个色同步信号产生器,以便相位锁定在该显示光栅之内。
4.权利要求3的方法,设置一个色同步信号产生器以便相位锁定在该显示光栅之内进一步包括:把色同步信号产生器设置到一个预定的标称设置。
5.权利要求2的方法,快速把图像剪切移出该视频窗口进一步包括:
确定该视频窗口是迟于该捕获光栅;以及
调整该像素时钟以便快速延迟该显示光栅。
6.权利要求5的方法,进一步包括:
调节一个色同步信号产生器以便在该显示光栅上保持一个可观看的图像。
7.权利要求6的方法,进一步包括:
从预定锁相环参数的一个表格中检索频率误差信息;以及
使用该频率误差信息计算一个色同步信号调整。
8.权利要求2的方法,快速把图像剪切移出该视频窗口进一步包括:
确定该视频窗口是早于该捕获光栅;
调节该像素时钟以便快速提前该显示光栅;以及
调节一个色同步信号产生器以便在该显示光栅上保持一个可观看的图像。
9.权利要求1的方法,设置该像素时钟以便使得该显示光栅缓慢漂移进一步包括:
确定该像素时钟正快速提前该显示光栅;以及
设置该像素时钟以便缓慢提前该显示光栅。
10.权利要求1的方法,设置该像素时钟以便使得该显示光栅缓慢漂移进一步包括:
确定该像素时钟正快速延迟该显示光栅;以及
设置该像素时钟以便缓慢延迟该显示光栅。
11.权利要求1的方法,进一步包括:确定一个捕获光栅扫描行数。
12.权利要求11的方法,进一步包括:确定的一个显示光栅扫描行数。
13.权利要求12的方法,进一步包括:
确定一个捕获光栅场的极性;以及
确定一个显示光栅场极性。
14.权利要求1的方法,确定一个视频窗口和一个捕获光栅之间的一个定时关系进一步包括:
周期地监视该捕获光栅和该显示光栅。
15.权利要求14的方法,其中该监视周期不是一个场时间的一个确切倍数。
16.权利要求1的方法,调整一个像素时钟以便避免该视频窗口的剪切进一步包括:
标识一个垂直回扫周期;以及
请求一个中断服务程序以便调节该像素时钟。
17.一种方法,包括:
确定一个视频窗口和一个捕获光栅之间的一个定时关系,其中该视频窗口是在一个显示光栅之内;以及
如果该视频窗口和该捕获光栅之间的定时关系是低于一个预定门限值,则通过设置该像素时钟以便缓慢提前该显示光栅来调整一个像素时钟以便保持该视频窗口的无剪切显示。
18.权利要求17的方法,调节该像素时钟以便保持该视频窗口的无剪切显示进一步包括:
确定该视频窗口和该捕获光栅之间的定时关系是高于一个预定门限值;以及
设置该像素时钟以便缓慢延迟该显示光栅。
19.权利要求17的方法,调节该像素时钟以便保持该视频窗口的无剪切显示进一步包括:
确定该视频窗口和该捕获光栅之间的定时关系是在一个预定范围之内;以及
不调整该像素时钟。
20.权利要求18的方法,确定该视频窗口和该捕获光栅之间的定时关系是高于一个预定门限值进一步包括:
确定在该捕获光栅和该显示光栅之间的漂移速率。
21.权利要求20的方法,确定在该捕获光栅和该显示光栅之间的漂移速率进一步包括:
取样该捕获光栅的指示符;
取样该显示光栅的指示符;
计算这些指示符之间的差,以便产生一个结果;以及
把该结果与一个先前计算的结果比较以便产生这些差值的差。
22.权利要求21的方法,进一步包括:把该差值的差与先前存储的差值的差进行平均。
23.权利要求17的方法,进一步包括:
从预定锁相环参数的一个表格中检索频率误差信息。
24.权利要求23的方法,从预定锁相环参数的一个表格中检索频率误差信息进一步包括:
从该表格中的一组相邻锁相环参数检索一个高参数、一个中参数和一个低参数;以及
指定该中参数为一个缺省设置。
25.一种方法,包括:
确定一个视频窗口和一个捕获光栅之间的一个定时关系,其中该视频窗口是在一个显示光栅之内;
调整一个像素时钟以便避免该视频窗口的剪切,包括监视该显示光栅和该捕获光栅之间的定时关系,其中该监视是以第一频率执行的;以及
调节该像素时钟以便保持该视频窗口的无剪切显示。
26.权利要求25的方法,调节该像素时钟以便保持该视频窗口的无剪切显示进一步包括:
监视该显示光栅和该捕获光栅之间的定时关系,其中该监视是以不同于第一频率的第二频率执行的。
27.权利要求26的方法,进一步包括:
监视该显示光栅和该捕获光栅之间的定时关系以调节该像素时钟从而保持无剪切显示,其中该第一频率大于该第二频率。
28.一种系统,包括:
振荡器,该振荡器产生基准时钟;
像素时钟,该像素时钟接收基准时钟;
确定在一个显示光栅之内的一个视频窗口和一个捕获光栅之间的一个定时关系的装置,其中如果该视频窗口是在一个捕获光栅之内,则调整该像素时钟以便视频窗口不是完全在该捕获光栅的定时之内。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/881,304 | 2001-06-13 | ||
US09/881,304 US6943844B2 (en) | 2001-06-13 | 2001-06-13 | Adjusting pixel clock |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1516956A CN1516956A (zh) | 2004-07-28 |
CN100403780C true CN100403780C (zh) | 2008-07-16 |
Family
ID=25378202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028119991A Expired - Fee Related CN100403780C (zh) | 2001-06-13 | 2002-04-19 | 调整像素时钟 |
Country Status (7)
Country | Link |
---|---|
US (2) | US6943844B2 (zh) |
EP (1) | EP1405507A1 (zh) |
JP (1) | JP4072120B2 (zh) |
KR (1) | KR100647167B1 (zh) |
CN (1) | CN100403780C (zh) |
TW (1) | TW588550B (zh) |
WO (1) | WO2002102063A1 (zh) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6943844B2 (en) * | 2001-06-13 | 2005-09-13 | Intel Corporation | Adjusting pixel clock |
US7046254B2 (en) * | 2002-01-28 | 2006-05-16 | International Business Machines Corporation | Displaying transparent resource aids |
US7136109B2 (en) * | 2002-03-22 | 2006-11-14 | Pelco | Self-adjusting pixel clock and method therefor |
US7120814B2 (en) * | 2003-06-30 | 2006-10-10 | Raytheon Company | System and method for aligning signals in multiple clock systems |
KR100580176B1 (ko) * | 2003-09-17 | 2006-05-15 | 삼성전자주식회사 | 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성장치 |
KR100580177B1 (ko) * | 2003-09-22 | 2006-05-15 | 삼성전자주식회사 | 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 디코더와 그 방법 |
WO2005105449A1 (en) * | 2004-05-04 | 2005-11-10 | Sys Tec, S.R.L. | Method and machine for aligning flexographic printing plates on printing cylinders |
US7827424B2 (en) * | 2004-07-29 | 2010-11-02 | Ati Technologies Ulc | Dynamic clock control circuit and method |
JP2006094415A (ja) * | 2004-09-27 | 2006-04-06 | Toshiba Corp | 映像装置及び映像ストリーミング方法 |
TWI244342B (en) * | 2004-10-12 | 2005-11-21 | Beyond Innovation Tech Co Ltd | Method and apparatus for image timing convert |
US7461939B2 (en) * | 2004-11-19 | 2008-12-09 | Hewlett-Packard Development Company, L.P. | Automatic zoom for screen fitting |
US7519845B2 (en) * | 2005-01-05 | 2009-04-14 | Microsoft Corporation | Software-based audio rendering |
US20060150071A1 (en) * | 2005-01-05 | 2006-07-06 | Microsoft Corporation | Software-based video rendering |
KR100622351B1 (ko) * | 2005-01-07 | 2006-09-19 | 삼성전자주식회사 | 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치 |
KR100706625B1 (ko) * | 2005-01-18 | 2007-04-11 | 삼성전자주식회사 | 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치 |
US7800621B2 (en) * | 2005-05-16 | 2010-09-21 | Ati Technologies Inc. | Apparatus and methods for control of a memory controller |
JP5161426B2 (ja) * | 2006-01-31 | 2013-03-13 | 株式会社ジャパンディスプレイセントラル | 表示制御装置 |
US20080062312A1 (en) * | 2006-09-13 | 2008-03-13 | Jiliang Song | Methods and Devices of Using a 26 MHz Clock to Encode Videos |
US20080062311A1 (en) * | 2006-09-13 | 2008-03-13 | Jiliang Song | Methods and Devices to Use Two Different Clocks in a Television Digital Encoder |
TWI355199B (en) * | 2007-03-26 | 2011-12-21 | Realtek Semiconductor Corp | Display control device and method |
US8300056B2 (en) * | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
TWI408947B (zh) | 2009-02-13 | 2013-09-11 | Mstar Semiconductor Inc | 影像調整裝置及影像調整方法 |
TWI470934B (zh) * | 2009-10-06 | 2015-01-21 | Mstar Semiconductor Inc | 可攜式控制裝置及其方法 |
US8797334B2 (en) * | 2010-01-06 | 2014-08-05 | Apple Inc. | Facilitating efficient switching between graphics-processing units |
US8648868B2 (en) * | 2010-01-06 | 2014-02-11 | Apple Inc. | Color correction to facilitate switching between graphics-processing units |
US8368702B2 (en) | 2010-01-06 | 2013-02-05 | Apple Inc. | Policy-based switching between graphics-processing units |
US8799685B2 (en) | 2010-08-25 | 2014-08-05 | Advanced Micro Devices, Inc. | Circuits and methods for providing adjustable power consumption |
US9515604B2 (en) | 2014-05-19 | 2016-12-06 | Texas Instruments Incorporated | Driving crystal oscillator startup at above, below and operating frequency |
CN105681699A (zh) * | 2016-01-15 | 2016-06-15 | 四川长虹电器股份有限公司 | 液晶电视lvds数据时钟的控制方法及装置 |
CN109429014A (zh) * | 2017-09-04 | 2019-03-05 | 扬智科技股份有限公司 | 视频编码电路、视频输出系统及相关的视频信号转换方法 |
US11699408B2 (en) * | 2020-12-22 | 2023-07-11 | Ati Technologies Ulc | Performing asynchronous memory clock changes on multi-display systems |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85107503A (zh) * | 1984-10-31 | 1986-04-10 | Rca公司 | 具有色同步象素时钟和非标准视频信号校正字符发生器的电视接收机 |
JPH1185118A (ja) * | 1997-09-02 | 1999-03-30 | Matsushita Electric Ind Co Ltd | ビデオオーバーレイ装置 |
US6316974B1 (en) * | 2000-08-26 | 2001-11-13 | Rgb Systems, Inc. | Method and apparatus for vertically locking input and output signals |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0180450B1 (en) | 1984-10-31 | 1991-05-22 | Rca Licensing Corporation | Television display apparatus having character generator with non-line-locked clock |
US4623925A (en) * | 1984-10-31 | 1986-11-18 | Rca Corporation | Television receiver having character generator with non-line locked clock oscillator |
JPS63165922A (ja) * | 1986-12-27 | 1988-07-09 | Nec Corp | サブ画面入出力タイミング発生器 |
US4791488A (en) * | 1987-08-12 | 1988-12-13 | Rca Licensing Corporation | Line-locked clock signal generation system |
US4847678A (en) * | 1988-01-11 | 1989-07-11 | Eastman Kodak Company | Dual mode gen-lock system which automatically locks to color burst or to sync information |
US5371513A (en) * | 1990-05-24 | 1994-12-06 | Apple Computer, Inc. | Apparatus for generating programmable interrupts to indicate display positions in a computer |
GB2250668B (en) * | 1990-11-21 | 1994-07-20 | Apple Computer | Tear-free updates of computer graphical output displays |
JP3423327B2 (ja) | 1991-09-19 | 2003-07-07 | オリンパス光学工業株式会社 | 映像信号入出力装置 |
JP2718311B2 (ja) * | 1991-12-27 | 1998-02-25 | 日本ビクター株式会社 | 時間軸補正装置 |
US5446496A (en) * | 1994-03-31 | 1995-08-29 | Hewlett-Packard Company | Frame rate conversion with asynchronous pixel clocks |
AU3548095A (en) * | 1994-08-31 | 1996-03-22 | S3 Incorporated | Apparatus for correction of video tearing |
US5731843A (en) * | 1994-09-30 | 1998-03-24 | Apple Computer, Inc. | Apparatus and method for automatically adjusting frequency and phase of pixel sampling in a video display |
US5600379A (en) * | 1994-10-13 | 1997-02-04 | Yves C. Faroudia | Television digital signal processing apparatus employing time-base correction |
US5668594A (en) * | 1995-01-03 | 1997-09-16 | Intel Corporation | Method and apparatus for aligning and synchronizing a remote video signal and a local video signal |
US5719511A (en) * | 1996-01-31 | 1998-02-17 | Sigma Designs, Inc. | Circuit for generating an output signal synchronized to an input signal |
JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
US5805233A (en) * | 1996-03-13 | 1998-09-08 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
US6177959B1 (en) * | 1997-12-31 | 2001-01-23 | Telecruz Technology, Inc. | Circuit and method for generating a clock signal synchronized with time reference signals associated with television signals |
US6288699B1 (en) * | 1998-07-10 | 2001-09-11 | Sharp Kabushiki Kaisha | Image display device |
US6304297B1 (en) * | 1998-07-21 | 2001-10-16 | Ati Technologies, Inc. | Method and apparatus for manipulating display of update rate |
US6731295B1 (en) * | 1998-11-09 | 2004-05-04 | Broadcom Corporation | Graphics display system with window descriptors |
KR100312710B1 (ko) * | 1999-07-15 | 2001-11-03 | 윤종용 | 디지탈 영상기기를 위한 클럭공급장치 |
US6636269B1 (en) * | 1999-08-18 | 2003-10-21 | Webtv Networks, Inc. | Video timing system and method |
US6522365B1 (en) * | 2000-01-27 | 2003-02-18 | Oak Technology, Inc. | Method and system for pixel clock recovery |
US6573946B1 (en) * | 2000-08-31 | 2003-06-03 | Intel Corporation | Synchronizing video streams with different pixel clock rates |
US7119815B1 (en) * | 2000-10-31 | 2006-10-10 | Intel Corporation | Analyzing alpha values for flicker filtering |
US6943844B2 (en) * | 2001-06-13 | 2005-09-13 | Intel Corporation | Adjusting pixel clock |
-
2001
- 2001-06-13 US US09/881,304 patent/US6943844B2/en not_active Expired - Lifetime
-
2002
- 2002-04-19 KR KR1020037016283A patent/KR100647167B1/ko not_active IP Right Cessation
- 2002-04-19 EP EP02778921A patent/EP1405507A1/en not_active Withdrawn
- 2002-04-19 WO PCT/US2002/012172 patent/WO2002102063A1/en active Application Filing
- 2002-04-19 CN CNB028119991A patent/CN100403780C/zh not_active Expired - Fee Related
- 2002-04-19 JP JP2003504667A patent/JP4072120B2/ja not_active Expired - Fee Related
- 2002-04-25 TW TW091108566A patent/TW588550B/zh not_active IP Right Cessation
-
2005
- 2005-07-05 US US11/174,929 patent/US7277133B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85107503A (zh) * | 1984-10-31 | 1986-04-10 | Rca公司 | 具有色同步象素时钟和非标准视频信号校正字符发生器的电视接收机 |
JPH1185118A (ja) * | 1997-09-02 | 1999-03-30 | Matsushita Electric Ind Co Ltd | ビデオオーバーレイ装置 |
US6316974B1 (en) * | 2000-08-26 | 2001-11-13 | Rgb Systems, Inc. | Method and apparatus for vertically locking input and output signals |
Also Published As
Publication number | Publication date |
---|---|
JP2004530167A (ja) | 2004-09-30 |
TW588550B (en) | 2004-05-21 |
JP4072120B2 (ja) | 2008-04-09 |
US20020196366A1 (en) | 2002-12-26 |
EP1405507A1 (en) | 2004-04-07 |
KR100647167B1 (ko) | 2006-11-17 |
US20050264695A1 (en) | 2005-12-01 |
KR20040010701A (ko) | 2004-01-31 |
CN1516956A (zh) | 2004-07-28 |
US6943844B2 (en) | 2005-09-13 |
US7277133B2 (en) | 2007-10-02 |
WO2002102063A1 (en) | 2002-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100403780C (zh) | 调整像素时钟 | |
US6636269B1 (en) | Video timing system and method | |
US7460173B2 (en) | Method and apparatus for synchronizing audio and video data | |
JP2520109B2 (ja) | ビデオ信号混合装置 | |
EP0096628B1 (en) | Apparatus for combining a video signal with graphics and text from a computer | |
EP1684516B1 (en) | Software-based audio rendering | |
JP2005318610A (ja) | シーケンス適合同期信号生成器 | |
KR20030062316A (ko) | 미디어 샘플을 타임코딩하기 위한 방법, 시스템 및 데이터구조 | |
US20060209957A1 (en) | Motion sequence pattern detection | |
JPH0783466B2 (ja) | 順次走査表示装置 | |
US6028586A (en) | Method and apparatus for detecting image update rate differences | |
US20080084501A1 (en) | Image processing device | |
US20010016107A1 (en) | Video signal reproducing apparatus | |
CA2197414A1 (en) | Methods and systems for displaying interlaced video on non-interlaced monitors | |
JPS6231289A (ja) | テレビジヨン表示方式 | |
US20060150071A1 (en) | Software-based video rendering | |
CA2419702C (en) | Digital broadcasting receiver and method for compensating color reproduction error of the same | |
US5436668A (en) | Horizontal line counter stabilization in a video receiver | |
US7002635B1 (en) | Method for superimposing pictures | |
US20020036708A1 (en) | Synchronous signal generation circuit and synchronous signal generation method | |
KR100239980B1 (ko) | 비디오 수신기의 안정화를 위한 수평 라인 카운터 | |
KR20040013092A (ko) | 비디오 신호로부터 라인 동기화 정보 아이템을 얻기 위한방법, 및 이 방법을 수행하기 위한 장치 | |
US6400895B1 (en) | Method for optimizing MPEG-2 video playback consistency | |
JP2003304414A (ja) | 同期信号生成回路、映像信号処理回路、および映像表示装置 | |
EP0961491A2 (en) | A signal processing apparatus for setting up vertical blanking signal of television set |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080716 Termination date: 20180419 |
|
CF01 | Termination of patent right due to non-payment of annual fee |