CN100409144C - 具有可调工作模式的装置 - Google Patents

Abstract

简要地，根据本发明的一个实施例，一个积分电路具有稳压器和分频器，它可以被用于调整积分电路的工作频率和/或电位以降低积分电路在工作时的能量消耗。

Description

具有可调工作模式的装置

技术领域

本发明涉及具有可调工作模式的装置，具体涉及一种时钟电路。

背景技术

通常，便携通信或计算装置(如，蜂窝电话，个人数字助理(PDA)，等)的用途是受限制的，至少部分地受到电池所能提供能量值的限制。降低便携装置所消耗能量值的常规技术是，在不使用的时候降低便携装置的至少一部分的工作电压范围。例如，当与便携装置有关的一个处理器不使用时，可能期望将该处理器进入等待、低功耗模式。

可替换地，在不使用处理器时可以降低处理器的工作频率。然而，使用常规的处理器，当频率被降低时处理器指令的执行就会被中断，以至于调整频率时处理器不会失同步。处理器的中断可能降低处理器的吞吐量并对用户产生不适应的延迟。因此，存在降低处理器能量消耗的需要，同时降低对处理器效率的影响和用户产生的不适应的延迟量。

发明内容

根据本发明的一个方面，一种装置包括：动态随机访问存储器；和耦合到静态随机访问存储器上的处理器，该处理器包括：适于提供输出信号的锁相环；适于接收锁相环输出信号的反馈分频器；适于接收锁相环输出信号并提供输出信号的时钟分频器。

根据本发明的另一个方面，一种时钟电路包括：一个锁相环，适于提供一个输出信号，作为反馈分频器和时钟分频器的输入，其中所述锁相环的输入被耦合到所述反馈分频器的输出。

附图简述

本发明的主旨被特别指出并在说明书的总结部分作了明确声明。而至于本发明的工作组织和方法及其目的，特点，优点可以通过结合附图参考下面的详细描述可以更好地理解，其中：

图1是表示根据本发明的一个实施例的一个框图；

图2是根据本发明的一个特定实施例的降低能量消耗方法的流程图；

图3是表示根据本发明的一个可替换实施例的框图；

图4是说明本发明的特定实施例认可的一个能量消耗改善图表；

图5是说明各种应用消耗的能量值图表；

图6是说明本发明的特定实施例认可的一个能量消耗改善图表。

应该理解为了说明的简要和清楚，图中说明的元件没有必要按照刻度画。例如，为了清楚起见，相对于其他一些元件来说某些元件的尺寸被放大了。此外适当地考虑到，图中的参考数字被重复以表示相应或类似的元件。

具体实施例详细描述

在下面的详细描述中，为了提供对本发明的透彻理解，许多专门的细节被放在前面。然而，本领域普通技术人员应该理解本发明在没有这些专门细节时也可以实现。在其它的例子中，公知的方法，处理，组件和电路没有详细描述以便使本发明清楚。

下面给出详细描述的某些部分用操作计算机存储器中的数据比特或二进制数字信号的算法和符号来表示。这些算法描述和表示可以是熟悉数据处理领域的人员使用的方法以便把他们工作的实质传达给其他本领域普通技术人员。

这里的一个算法，通常被认为是与得到期望结果的动作或操作的顺序相互一致的。这些动作或操作包括物理量的物理操作。虽然不必要，但是通常这些量采用能被存储、变换，合并，比较，和其他操作的电或磁信号的形式。把这些信号称为比特，数值，元素，符号，字符，术语，数字等等已经被多次证明是方便的，这主要是由于通用的原因。然而应该理解，所有这些以及类似的术语与适当的物理量相关的并且只是应用这些量的方便标记。

如果没有另外特别说明，就象下面讨论所明显指出的，应该理解利用例如“处理”，“计算”，“运算”，“确定”等术语的所有专门讨论，指的是计算机或计算系统，或类似的电子计算装置的动作和/或处理，它们把表示计算系统的寄存器和/或存储器中的物理量如电子量的数据，操作和/或变换为其他类似表示计算系统的存储器，寄存器和其他这样的信息存储器、传输或显示装置中的物理量的数据。

本发明的实施例可以包括用于这里执行操作的装置。为了期望的目的该装置可以被专门构造，或它可以包括一个可替换的通用计算装置，该装置由存储在该装置中的程序选择性地激活或重构。这样的程序可以被存储在存储介质上，如，但是并不局限于此，包括软盘，光盘，CD-ROMs，磁性光盘的任意类型盘，只读存储器(ROMs)，随机访问存储器(RAMs)，电子可编程只读存储器(EPROMs)，电可擦可编程只读存储器(EEPROMs)，磁或光卡，或任何适于存储电指令，并能被耦合到计算装置的系统总线上的任何其他类型的介质。

在此介绍的处理和显示本质上不涉及任何特殊的计算装置或其他装置。按照这里所教导的各种通用系统和程序可以被一起使用，或可以证明构造一个更特别的装置来执行想要的方法是方便的。各种这些系统所期望的结构将在下面的描述中体现。此外，本发明的实施例并不参照任何特定的编程语言来描述。应该理解，正如在此所描述的，可以使用各种编程语言来实现本发明的教导。

在下面的描述和阐明中，可能使用术语“耦合”和“连接”及其派生术语。应该理解，这些术语并不意味着彼此作为同义词。而是，在特定的实施例中，“连接”可以被用来表示两个或更多元件彼此直接物理或电接触。“耦合”可能也意味着两个或更多元件直接物理或电接触。然而，“耦合”也可能意味着两个或更多元件并不彼此直接接触，而是彼此相互合作或相互作用。

转到图1，描述了根据本发明的一个实施例100。实施例100可以包括一种如一个移动通信装置(如，蜂窝电话)的便携装置，一个双向无线通信系统，一个单向寻呼机，一个双向寻呼机等等。然而应该理解本发明的范围和应用并不局限于这些例子。

这里的实施例100包括一个积分电路10，该积分电路可以包括例如一个微处理器，一个数字信号处理器，一个微控制器等等。然而，应该理解只有积分电路的一部分包含在图1中，本发明的范围并不局限于这些例子。积分电路10可以包括包含一个或更多晶体管的核心数字逻辑电路或核心逻辑电路50，但是本发明的范围并不局限于这一方面，核心逻辑电路50可以包括晶体管，它执行诸如与用户编程或应用相关的指令。

积分电路10也可以包括一个适于当积分电路工作时给核心逻辑电路50供电的电压调节器40。如图1中所示，电压调节器40可以集成到积分电路10中。如，电压调节器40可以如积分电路10那样被构造在半导体材料的相同部分上。然而，本发明的范围并不局限于这一方面。在可替换的实施例中，电压调节器40可以从积分电路10中分离出来。电压调节器40可以用于控制或逐级降低电源60提供的电位，电源可以例如是电池，然而本发明的范围并不局限于这一方面。

在积分器10工作期间，电压调节器可以给核心逻辑电路50提供一个工作电压范围(如，Vdd-Vss)。在可替换的实施例中，电压调节器40可以包括一个控制寄存器41，它可以被设置或编程来指示提供的电位。例如，核心逻辑电路50可以写控制字到控制寄存器41来指示电压调节器将要提供的电位。如下面更详细解释的，电压调节器40提供给核心逻辑电路50的电位范围依赖于，至少部分依赖于核心逻辑电路50工作所想要的频率来调整。例如，如果核心逻辑电路50工作在一个较低的频率上，可以降低电压调节器40提供的电位范围以节省能量。另外，如果期望频率升高，可以增大电位范围。

积分电路10也可以包括一个锁相环(PLL)20。PLL20可以被用于，至少部分被用于在积分电路10工作时提供同步时钟信号。正如根据该特定实施例的图1中所指示的，PLL20提供的时钟信号可以被提供给一个反馈分频器25和一个时钟分频器30。PLL20可以比较反馈分频器25提供的输出信号和参考时钟信号并做出合适的调整(如，增大或降低提供给压控振荡器的电位)，从而将PLL20提供的期望时钟信号作为输出信号。

例如，PLL20可以包括一个相位或频率检测器，它可以被用来比较参考时钟信号和反馈装置中的反馈分频器25的输出。电荷泵可以被用于增大或降低提供给压控振荡器(VCO)的电压，这样轮流调整PLL20提供的时钟信号。如图1中所示，PLL20的输出不仅提供给反馈分频器25，还提供给时钟分频器30，在时钟信号被提供给核心逻辑电路50之前，其输出可以轮流用于独立地分配时钟信号。在可替换的实施例中，时钟分频器30可以被用于产生多个时钟信号(如，多于一个时钟信号)，这些信号有不同的频率并被提供给积分电路10的不同部分。

相反，常规的PLL典型地包括一个单独的反馈分频器，它不仅提供与参考时钟信号比较的反馈时钟信号，而且提供被用于同步核心逻辑电路时钟(如，一个微处理器)工作的时钟信号。这样，常规电路中的反馈分频器不仅提供时钟信号给核心逻辑电路，而且典型地提供用于控制PLL工作的反馈时钟信号。由于常规PLL的分频器提供的时钟信号也提供给核心逻辑电路，所以当调整与PLL相关的电压或频率时，核心逻辑电路的工作可能被中断。因为当改变频率或电压范围时，处理器的工作被中断，因此可能降低常规处理器的效率和吞吐量。

然而，根据图1中示出的本发明的特定实施例，可以提高积分电路10的吞吐量和效率，因为当调整提供给PLL20的电位时，核心逻辑电路50可以保持工作。这归因于，至少部分地由于在电位调节器40提供给PLL20的电位被调节时，时钟分频器30可以给核心逻辑电路50提供一个时钟信号。如图1中所指示的，时钟分频器30产生的输出时钟信号不提供给PLL20，而且由于反馈分频器25提供输出信号，核心逻辑电路50的工作不需要被抑制或中断。虽然不是完全必要地，但是在一些实施例中，时钟分频器30提供的时钟信号的相位可以相对于反馈分频器25的输出信号或系统参考时钟轻微异相。因此，在一些实施例中，期望核心逻辑电路50包括异步总线并使用异步输入/输出(I/O)信号。

本发明的特定实施例可以被用于在积分电路工作时降低积分电路的能量消耗。例如，如果一个用户正在执行一个应用，该应用可能利用一个较低频率而用户感觉在性能上没有明显的降低，因此可以降低该频率来节省能量。现在参考图2，提供一种根据本发明的实施例降低能量消耗的方法。首先，如果核心逻辑电路50使用的新频率低于当前频率，块200，那么核心逻辑电路50(见图1)可以发送控制信号给时钟分频器30，以使时钟分频器30提供一个较低的时钟频率给核心逻辑电路50。

注意，这可以在不影响PLL20的工作时进行，因此，反馈分频器25提供的时钟频率可以保持实质上的恒定或不改变。同样地，时钟分频器30提供的时钟频率可以改变，而核心逻辑电路50仍然工作(如，执行指令)。由于功率与供电电压关系熟知为P＝CV2f，这里f是工作频率，C是开关电容，V是电源电压，频率的降低可以引起能量消耗的线性降低。这样，积分电路10可以通过降低核心逻辑电路50的频率在能量消耗中几乎立即获得好处。

其后，核心逻辑电路60可以发送控制信号给控制寄存器41以降低电压调节器40提供的电位范围。这样可以轮流降低应用到核心逻辑电路50的所有或部分的电压范围。由于能量正比于电压的平方，积分电路10消耗的能量值可以通过降低供电电压显著降低。注意，积分电路10的工作不会出现故障，因为在这个例子中时钟是连续提供的。

如果拟提供到核心逻辑电路50的新频率高于当前频率，块200，那么可首先提升应用到核心逻辑电路50的电位。相应地，核心逻辑电路50可以首先确定电压调节器40是否稳定或正在改变，块204。例如，如果电压调节器40已经处于提升产生的电位的过程中，一旦它已经达到一个新值就可能不需要增大其电压。因此，如果一个信号(例如Vstable)是未确定的，它可以被用于向核心逻辑电路50指示电压调节器50已经处于增大电压的过程中。这样，核心逻辑电路50可以等待直到声明V稳定信号被确定，块205。

如果电压调节器40是稳定的，但是没有产生足够高的电压，那么核心逻辑电路50就可以编程控制寄存器41以使电压调节器40升高电压范围，块206。当电压调节器40升高电压时，就希望中断以执行激励电压增大的处理或线程，于是，核心逻辑电路50可以中断特殊过程的执行直到电压调节器40稳定。信号V稳定可以被用于在核心逻辑电路中产生中断以指示电压范围现在较高而该线程可以继续执行，但是本发明的范围并不局限于这一方面。但是应该注意，可以不需要中断核心逻辑电路50在较低电压上正在执行的其他处理。如果当前电压足够，核心逻辑电路50的工作可以继续，这样，当电压增大时不会明显影响工作。这样可以轮流提高积分电路的整体吞吐量和效率，因为被中断的处理数量被降低了。

一旦电压被增大，核心逻辑电路50可以发送控制信号给时钟分频器30以提升提供给核心逻辑电路50的时钟信号频率，块208。如图1中所示，实施例100可以包括一个存储装置，诸如一个动态随机地址存储器(DRAM)70，它可以包含用于控制事件顺序的指令以提高或降低积分电路10工作时的频率和电压。

现在参考图3，提供根据本发明的实施例300。正如所示，积分电路10可以被分为一个或更多电压区域范围302-303。区域范围302-303中的工作电压可以彼此不同。例如，在电压区域范围302的晶体管可以供给大约3伏的对地电位Vdd，而在电压区域范围303的晶体管可以供给大约0.9伏的对地电位Vdd。应该理解，本发明的范围并不局限于这些特定的电压。在可替换的实施例中，电压区域范围302的电压范围可以是1-5伏的范围，而电压区域范围303的电压范围可以是0.3-1伏的范围。

但是本发明的范围并不局限于这一方面，PLL20可以被连到一个单独的电源以使电压区域范围303的电压范围低于电压区域范围303而不影响PLL20的工作。积分电路10可以包括一个电平移位器301，它可以被用于把来自电压区域范围303的信号的电压范围转换到电压区域范围303的适当电压范围。

根据本发明的特定实施例可以认识到，当计算要求低时，降低合成的线性频率和平方率电压从而改善能量消耗。处理器供电电压、能量消耗，和工作频率一样，可以通过处理器上运行的软件以动态地随选方式进行控制。控制操作系统，一旦确定一个计算密集的任务开始，就可以设置控制工作频率和供电电压的比特，从而允许对于任何给定的任务降低能量消耗，而仍然可以得到想要的计算性能。当计算密集的任务完成时，同样的机制可以被用来把供电电压和频率降低到一个非常低的状态。在此过渡期间，始终可以继续时钟运行，从而允许执行有用的工作。

图4被提供来说明当通过改变处理器的工作频率和处理器电压来调整能量消耗时处理器性能。图5说明如何调整处理器的能量消耗来为特定的用户和系统应用提供期望的性能。图6说明能量消耗的改善，它可以通过调整工作频率和电压范围来得到。

在此本发明的某些特点已经被说明和描述了，对于本领域普通技术人员来说可以作出许多修改，替换，变化和等效变化。因此，应该理解附加的权利要求书旨在覆盖所有包含在本发明的实质精神内的这些修改和变化。

Claims (10)

1. 一种用于产生系统时钟的装置包括：

一个动态随机访问存储器；和

一个耦合到静态随机访问存储器上的处理器，该处理器包括：

一个适于提供输出信号的锁相环；

一个处理器的反馈分频器，适于接收锁相环的输出信号，并提供一个反馈信号给所述锁相环；

一个适于接收锁相环输出信号并提供输出时钟信号的时钟分频器。

2. 权利要求1的装置，其中该处理器的锁相环不适于接收时钟分频器的输出时钟信号。

3. 权利要求1的装置，其中该处理器进一步包括一个耦合在该锁相环和时钟分频器之间的电平移位器。

4. 权利要求3的装置，其中该处理器的电平移位器适于接收锁相环的输出信号并为时钟分频器提供一个输入信号。

5. 权利要求1的装置，其中该处理器的锁相环适于工作在一个第一电压区域范围并且时钟分频器适于工作在一个第二电压区域范围。

6. 权利要求5的装置，其中该处理器工作时，进一步适于相对于第一电压区域范围调整第二电压区域范围中的电位。

7. 权利要求1的装置，其中该处理器进一步包括一个适于提供一个中断信号的电压调节器。

8. 一种具有一个时钟电路的集成电路，包括：

时钟电路中的一个锁相环，适于提供一个输出信号；

所述时钟电路中的一个反馈分频器，适于接收所述锁相环输出信号，并提供一个反馈信号给所述锁相环；

一个电平移位器，适于接收所述锁相环的输出信号；

所述时钟电路中的一个时钟分频器，被耦合到所述电平移位器的输出端，用于向集成电路的核心逻辑电路提供一个输出信号。

9. 根据权利要求8所述的集成电路，其中所述锁相环的输入不耦合到时钟分频器的输出上。

10. 一个集成电路，用于调整具有至少第一和第二电压域区域的设备的操作，包括：

一个适于提供一个输出信号的锁相环；

一个反馈分频器，被耦合以接收输出信号并以锁相环操作在第一电压域区域中；

一个电平移位器，被耦合以接收所述锁相环的输出信号，并提供一个时钟信号给第二电压域区域；

操作在第二电压域区域中的一个时钟分频器，用于接收时钟信号并提供一个处理器时钟给所述处理器核心。

Images