CN100418358C - 像素插值装置及照相机装置 - Google Patents

像素插值装置及照相机装置 Download PDF

Info

Publication number
CN100418358C
CN100418358C CNB2005101217539A CN200510121753A CN100418358C CN 100418358 C CN100418358 C CN 100418358C CN B2005101217539 A CNB2005101217539 A CN B2005101217539A CN 200510121753 A CN200510121753 A CN 200510121753A CN 100418358 C CN100418358 C CN 100418358C
Authority
CN
China
Prior art keywords
interpolation
data
pixel
coefficient
location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101217539A
Other languages
English (en)
Other versions
CN1835556A (zh
Inventor
清水博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1835556A publication Critical patent/CN1835556A/zh
Application granted granted Critical
Publication of CN100418358C publication Critical patent/CN100418358C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation

Abstract

像素插值装置，对水平方向和垂直方向，分别根据棒式缓冲部(52)和缓冲部(80)中所保存的存在于同一条线上的多个点的像素数据，来生成插值位置的像素数据。在水平LUT部(54)的放大系数表(54a)以及垂直LUT部(56)的放大系数表(56a)中，存储对于存在于插值位置起第n邻近的多个像素数据而言共用的系数数据。水平LUT部(54)和垂直LUT部(56)，根据从放大器控制器(50)指示的插值位置，基于放大系数表(54a、56a)中所存储的系数数据，输出与第n邻近位置(P0、P1、P2、P3、P4、P5)的多个像素数据相对应的系数数据，并且执行与多个点的像素数据的每一个的运算。

Description

像素插值装置及照相机装置
技术领域
本发明涉及一种执行放大或缩小图像数据时的像素插值的像素插值装置、以及通过内置该像素插值装置来获得数字式地放大或缩小拍摄图像时的像素插值功能的数字静态照相机、数字视频照相机(数字摄像机)等之类的照相机装置。
背景技术
一般来讲，在诸如数字静态照相机、数字视频照相机等之类的照相机装置中，还搭载有不通过光学操作/功能来对图像进行放大或缩小处理的数字缩放功能。在这样的照相机装置中，通过根据用户实施的缩放操作，基于元图像的像素数据生成(插值)放大或缩小图像的像素数据，来对图像进行放大或缩小(缩放)。此时，通过利用多个现有像素数据的值、以及根据插值位置所选的插值系数进行运算处理，来生成像素数据。
例如，作为放大图像的装置，提出下述这种图像放大装置：通过对纵横的一个方向上相邻排列的至少4个像素数据分别乘以规定的系数然后相加，来生成位于其中央的2个像素数据之间的像素数据，并通过对纵横的另一方向上相邻排列的至少4个刚才生成的像素数据分别乘以规定的系数然后相加，来生成位于其中央的2个像素数据之间的像素数据(特开平第5-7584号公报)。
此外，提出下述图像处理装置：为了放大由包含数字数据的各个像素的阵列所形成的图像，提供通过对图像的相邻像素之间进行插值而被放大的图像的像素，具备：存储表示样条加权函数的滤波(filter)系数的查找表形式的存储器；以及，适合使用系数来计算放大的图像内所插值的顶点值的运算电路(特开平10-63828号公报)。
由此，在以往的这种放大图像的装置中，虽然在放大图像时使用像素(pixel)数据所对应的系数来实施运算，但使用的是存储有没有考虑放大插值中的系数的特征等的通用的系数数据的表和运算电路。因此，表(存储器)和运算电路是冗余的电路结构，可能会导致电路规模的增大。
本发明的第一个课题就是，通过利用图像放大插值中所用的系数的特性，来缩小像素插值装置的电路的规模。
发明内容
本发明正是为了解决前面所述的问题而提出的。
本发明的第1方案，提供一种照相机装置，包括：
拍摄机构，用于拍摄被摄物体并取得图像数据；和
像素插值机构，用于基于由所述拍摄机构获得的图像数据的存在于共用的线上的多个点的像素数据，来生成所述线上的插值位置的像素数据，
还包括存储机构，用于存储对多个点的像素数据共用的系数数据，所述多个点与所述插值位置位于同一线上，且距该插值位置的距离在相对该插值位置不同的各个方向上为第n近，
所述像素插值机构，通过对从所述线上的所述插值位置起的距离为第n近的多个像素数据，使用所述存储机构中对应第n距离所存储的共用系数数据，执行对各像素数据的值、与基于各像素数据所对应的系数数据的系数的值之积进行累加的运算，来生成所述插值位置的像素数据。
本发明的第2方案，提供一种像素插值装置，其基于图像数据的共用的线上存在的多个点的像素数据，来生成所述线上的插值位置的像素数据，具备：
控制器，用于输出表示插值位置的插值位置数据；
系数表，用于存储与相应的系数数据，该系数数据对于插值位置起在所述线上以不同方向分别接近于第n个的第n邻近上所存在的多个像素数据共用；
系数数据输出机构，使用系数表，根据与由所述控制器输出的插值位置数据相对应的位置，从所述系数表中输出所述各个n的每一个所对应的系数数据，所述系数表，对应可取作插值位置的各位置存储系数数据，使其成为对与所述插值位置位于同一线上且距该插值位置的距离在相对该插值位置不同的各个方向上为第n近的多个点的像素数据共用的系数数据；
缓冲机构，用于存储所述线上的多个像素数据；以及，
运算机构，用于执行对由所述缓冲机构所存储的多个像素数据的每一个，乘以由所述系数数据输出机构输出的各个n所对应的系数数据并进行累加的运算。
本发明的第3方案，提供一种像素插值装置，其中：
包括：获取机构，用于获取在指定的线上以规定间隔配置的多个现有像素的像素数据；
指定机构，用于指定作为应插值的插值像素的位置的插值位置；
像素数据输出机构，用于输出由所述获取机构获取到的多个像素数据之中、由所述指定机构指定的插值位置所对应的多个现有像素所对应的像素数据；以及，
像素插值机构，预存储与插值像素和现有像素的位置关系相对应的多个系数数据，也就是现有像素相对插值像素位于所述线上的第一方向的情况下的系数数据、和现有像素相对插值像素位于与所述线上的第一方向相反的第二方向的情况下的系数数据之中的任何一方的系数数据，根据所存储的系数数据，将现有像素相对于插值像素位于第一方向上的情况下的系数数据、和现有像素相对于插值像素位于与所述第一方向相反的第二方向上的情况下的系数数据，对应于多个现有像素来输出，并通过进行将此输出的多个系数数据、与由所述像素数据输出机构输出的多个像素数据相乘并累加的运算，来生成由所述指定机构指定的插值位置的像素数据。
另外，在另一个方式中，构成为一种照相机装置，包括：
拍摄机构，用于拍摄被摄物体并取得图像数据；
像素插值机构，用于基于由所述拍摄机构获得的图像数据的存在于共用的线上的多个点的像素数据，来生成所述线上的插值位置的像素数据；以及，
存储机构，用于存储对第n邻近上存在的多个像素数据共用的系数数据，所述第n邻近从插值位置起在所述线上以不同方向分别接近第n个像素，
所述像素插值机构，通过对从所述线上的所述插值位置起第n邻近的多个像素数据，使用所述存储机构中所存储的系数数据执行运算，来生成所述插值位置的像素数据。
在再另一个方式中，构成为：
一种像素插值装置，其基于共用的线上存在的多个点的像素数据，来生成所述线上的插值位置的像素数据，具备：
控制器，用于输出表示插值位置的插值位置数据；
系数表，用于存储与可取作插值位置的各位置相应的系数数据，该系数数据对于插值位置起在所述线上以不同方向分别接近于第n个的第n邻近上所存在的多个像素数据共用；
系数数据输出机构，用于根据与由所述控制器输出的插值位置数据相对应的位置，从所述系数表中输出所述第n邻近的每一个所对应的系数数据；
缓冲机构，用于存储所述线上的多个像素数据；以及，
运算机构，用于对由所述缓冲机构所存储的多个像素数据的每一个，使用由所述系数数据输出机构输出的系数数据来执行运算。
在另一个方式中，构成为：
一种像素插值装置，其中：
包括：获取机构，用于获取以规定间隔配置的多个现有像素的像素数据；
指定机构，用于指定作为应插值的插值像素的位置的插值位置；
像素数据输出机构，用于输出由所述获取机构获取到的多个像素数据之中、存在于由所述指定机构指定的插值位置的邻近的多个现有像素所对应的像素数据；
存储机构，用于预存储与插值像素和现有像素的位置关系相对应的多个系数数据；
系数数据输出机构，用于输出所述存储机构中所存储的多个系数数据之中、与由所述像素数据输出机构输出的多个现有像素相对应的多个系数数据；以及，
生成机构，用于通过基于由所述像素数据输出机构输出的多个像素数据、以及由所述系数数据输出机构输出的多个系数数据的规定运算，来生成由所述指定机构指定的插值位置的像素数据，
所述存储机构所存储的系数数据，是现有像素相对插值像素位于第一方向的情况下的系数数据、和现有像素相对插值像素位于与所述第一方向相反的第二方向的情况下的系数数据之中的任何一方，
所述系数数据输出机构，根据所述存储机构中所存储的系数数据，输出现有像素相对于插值像素位于第一方向上的情况下的系数数据、和现有像素相对于插值像素位于与所述第一方向相反的第二方向上的情况下的系数数据。
附图说明
图1是表示安装有本发明的实施方式中的像素插值装置的照相机装置1的结构的框图。
图2是表示本实施方式中的成为放大插值处理的对象的栅格状存在的多个现有像素的图。
图3是表示本实施方式中的用于说明现有像素所对应的系数的函数曲线的图。
图4是表示本实施方式中的放大插值部17a的结构的框图。
图5是表示本实施方式中的用256标准化的情况下的第一～第三邻近的像素数据所对应的放大系数数据的一个示例的图。
图6是表示本实施方式中的放大系数表54a、56a中所存储的系数数据的结构的示例的图。
图中：1-照相机装置，11-摄影透镜，10-电机(M)，12-CCD，13-定时发生器(TG)，14-垂直驱动器，15-采样/保持电路(S/H)，16-A/D转换器，17-彩色处理电路，18-DMA控制器，20-DRAM接口(I/F)，21-DRAM，25-控制部，26-VRAM控制器，27-VRAM，28-数字视频编码器，29-显示部，30-图像处理部，32-存储卡，33-内置存储器，36-放大插值部，37-键输入部，40-声音处理部，41-闪光灯驱动部，42-拾音器部(MIC)，43-扬声器部(SP)，45-闪光灯发光部，50-放大器控制器，52-棒式缓冲部，54-水平LUT部，54a-放大系数表，56-垂直LUT部，56a-放大系数表，601～605、820～825-乘法器，620～625、840～845-寄存器，64、66、68、70、86、88、90、92-加法器，72、74、94、96-寄存器，76、98-减法器。
具体实施方式
下面，参照附图来对本发明的实施方式进行说明。
图1是表示安装有本发明的实施方式中的像素插值(interpolation)装置的照相机装置1的结构的框图。
在图1中所示的照相机装置1中，在作为基本模式的拍摄模式中，在透镜光学系中，通过电机(M)10的驱动，拍摄透镜11被移动到光圈位置和常规拍摄所对应的透镜位置上。作为配置在拍摄透镜11的拍摄光轴后方的摄像元件的CCD(Charge Coupled Device：电荷耦合器件)12，利用定时发生器(TG)13、垂直驱动器14来进行扫描驱动，并将与每个规定周期成像出的光学图像相对应的光电变换输出，输出成一幅画面。
该光电变换输出，在模拟值的信号状态下对RGB的各原色成分的每一个进行适当增益调节之后，利用采样/保持(S/H)电路15来进行采样保持，并利用A/D转换器16转换成数字数据，然后利用彩色处理电路17来执行包含像素插值处理和γ校正处理的彩色处理，生成数字值的亮度信号Y和色差信号Cb、Cr，并输出给DMA(Direct Memory Access：直接存储器存取)控制器18。
另外，在彩色处理电路17中，设有相当于本实施方式中的像素插值装置的放大插值部17a。放大插值部17a，根据与来自控制部25的数字缩放操作相伴的控制，实施用于放大图像的放大插值处理。
DMA控制器18，利用来自彩色处理电路17的合成同步信号、存储器写入允许信号以及时钟信号，来将该彩色处理电路17所输出的亮度信号Y和色差信号Cb、Cr，一次写入到DMA控制器18内部的缓冲器中，并且经DRAM接口(I/F)20对用作缓存的DRAM 21实施DMA传送。
控制部25，由CPU、固定存储由该CPU执行的动作程序和数据等的ROM、以及作为工作存储器使用的RAM等构成，并负责该照相机装置1整体的控制动作。
控制部25，在完成将亮度和色差信号传送给DRAM 21的DMA传送后，经DRMA接口20从DRAM 21读出该亮度和色差信号之外，并通过VRAM控制器26写入到VRAM 27中。
数字视频编码器28，通过VRAM控制器26从VRAM 27中定期读出亮度和色差信号，并基于这些数据生成视频信号后输出至显示部29。
显示部29，在拍摄模式时充当监视显示部(电子取景器)，通过根据来自数字视频编码器28的视频信号进行显示，来对基于此时间点从VRAM控制器26获取的图像信息的图像(全通图像(through image))实时地进行显示。
在显示部29中的全通图像被实时显示的显示状态下，在拍摄静态图像的时刻操作键输入部37的快门键后，产生触发信号。
控制部25，根据该触发信号于此时间点停止CCD 12的驱动之后，执行自动曝光处理来获得合适的曝光值，并且控制透镜光学系的光圈和CCD
12的曝光时间来重新实施拍摄。
由此新得到的1帧的像素数据被DMA传送并写入到DRAM 21中，之后控制部25读出写入到DRAM 21中的1帧像素数据，写入到图像处理部30。图像处理部30，通过JPEG(Joint Photographic Experts Group：运动图像专家组)对像素数据进行编码。
编码后的像素数据，被写入到作为照相机装置1的记录媒体可自由拆装地安装着的存储卡32、或者在未安装存储卡32的情况下固定内置的内置存储器33中。
然后，伴随着往存储卡32或内置存储器33写入1帧的像素数据的结束，控制部25恢复驱动，使来自CCD 12的经DRAM 21的全通图像，在显示部29上监视显示。
此外，控制部25上，连接有键输入部37、声音处理部40、闪光灯驱动部41。
键输入部37，由电源键、快门键、模式切换器、菜单键、选择键、缩放按钮及十字键(光标键)等构成，与这些键操作相伴的信号，被直接送出至控制部25。
声音处理部40，具备PCM音源等的音源电路，在录制声音时，将从拾音器部(MIC)42输入的声音信号数字化，按照规定的数据文件格式、例如MP3(MPEG-1Audio Layer-3)标准实施数据压缩来制成声音数字文件，并送出至存储卡32或内置存储器33，另一方面在再生声音时，将从存储卡32或内置存储器33送来的声音数据文件解压缩后模拟化，并且驱动扬声器部(SP)43来扩声播放。
再有声音处理部40，根据来自控制部25的控制，产生各种动作声音，例如与快门键操作相伴的模拟的快门声、与其它键操作相伴的嘀嘀声等，并且由扬声器部43扩声播放。
闪光灯驱动部41，在拍摄静止图像时，给未示出的闪光灯用大电容量电容器充电后，根据来自控制部25的控制，对闪光灯发光部45进行闪光驱动。
接下来，对本实施方式中的像素插值装置(放大插值部17a)进行说明。
在对本实施方式中的像素插值装置的具体电路结构(如图4中所示)进行说明之前，先对由放大插值部17a所执行的放大插值处理的方法进行说明。这里，例如，以对栅格状存在的多个现有像素、例如图2中所示的6×6的现有像素中的某一点(插值点)进行插值为例来说明。
作为6×6的现有像素的插值运算的顺序如下，首先根据水平或垂直方向的公共的直线上存在的6个现有像素运算出1点来进行插值，反复执行6次该步骤来生成6个插值像素，同样根据该垂直或水平方向的直线上的6个插值像素运算出1点来进行插值。再有，虽然在图2中，以将同一条线上存在的多个像素作为对象为例进行了说明，但是无需全部像素的位置都在同一条线上。也就是说，使用能够视为存在于公共的1条直线上的多个像素、例如被三角排列的像素来进行插值的情况，也能够应用。以下为了便于说明，以使用存在于同一条线上的像素的情况为对象。在图2中，首先基于存在于水平方向的同一条线上的6个现有像素P0…P5，生成同一条线上的插值位置上的像素Pt0。同样，基于排列在各水平方向的同一条线上的6个现有像素，生成像素Pt1～Pt5。接着，基于存在于垂直方向的同一条线上的6个现有像素Pt0～Pt5，运算出1点的像素Pt来进行插值。
一般来讲，来自连续图像的插值，可以考虑由连续图像和矩形函数(RECT函数)的卷积来得到，矩形函数的傅立叶变换为sinc(t)＝sin(πt)/πt。
正确的是，由于运算所使用的现有像素的范围被限定以及运算复杂，因而通常的情况是使用近似式或查找表(LUT)。
插值时经常使用的、基于使用采样定理的函数的插值系数，由下式来表示。
f(t)＝sin(πt)/πt
此外，为了用现有像素的范围(即，卷积中使用的像素的范围/数量)进行运算，如前式所示，一般情况下不使用-∞到∞的现有像素的数值，通常是通过与有限个现有像素的大小相称的窗口函数等，来将滤波特性限制在有限范围内。
例如，基于lanczos 3lobbed window函数的插值系数，由下式来表示。
f(t)＝{sin(πt)/πt}×{sin(πt/3)/(tπt/3)}
其中，-3≤t≤3
当将6点的现有像素设为P0…P5、将插值像素设为Pt时，Pt的值由下式来表示。
Pt＝∑f(tn)Pn
其中，tn是从现有像素Pn到Pt的距离。
在此，将P2、P3设为第一邻近像素，将P1、P4设为第二邻近像素，将P0、P5设为第三邻近像素。
卷积运算电路，一般通过使系数具备通用性，经常用于LPF和HPF等各种各样的滤波运算中，但是在采样定理所使用的上述函数等、仅考虑放大插值系数的情况下，插值系数的值具备某种程度上由t确定的特性。采样定理中的sin(πt)/πt的曲线图、以及现有像素和插值像素的关系，具有下述特征1～3。
特征1，第n邻近像素中的系数，可以使用相同区间的数值(例如，像素P2、P3所对应的系数)。
特征2，若n＝奇数，则第n邻近像素中的系数为正；若n＝偶数，第n邻近像素中的系数为负。
特征3，n的数值越大，系数值越小。
下面，分别对各个特征1～3进行说明。首先，对特征1进行说明。
插值像素和现有像素的位置关系，当P2、Pt距离为t时，依次为-(t+2)、-(t+1)、-t、1-t、2-t、3-t。此时，第n邻近像素的位置为-(t-n-1)和n-t，根据sinc函数f(t)＝sin(πt)/πt，此时的放大系数为，
f(-(t-n-1))
＝sin(-(t-n-1)π)/(-(t-n-1)π)
＝sin((t-n-1)π)/(-(t-n-1)π)
这里，若设t’＝H，则上式，
＝sin((n-t’)π)/(n-t’)π
＝f(n-t’)
根据0≤t≤1，t’＝1-t，所以0≤t’≤1。
第n邻近的插值系数，可以用相同区间的数值来进行覆盖(根据函数为偶函数、且现有像素的间隔相同可以直接导出，另外即使在限定于基于窗口函数等的有限范围内的函数中，根据窗口函数也是偶函数，在上述的lanczos中也可以导出)。
接下来，对特征2进行说明。
第n邻近的区域，为n-1≤tn≤n和-n≤tn≤1-n。
由于函数为偶函数，因此如果仅以n-1≤tn≤n为例，则对于第n邻近的区间而言，函数sin(πt)为：
f(tn)＝sin(πtn)/πtn
f(tn)＝0的解，是当tn＝0以外的整数时得到的。此外，
f’(tn)＝(π2cos(πtn)-sin(πtn))/π2tn2
由此，f(tn)＝0时的斜率，
由于当n为奇数时，
tn＝n-1，且f’(n-1)≥0(其中0为tn＝0时的结果)
tn＝n，且f’(n-1)＜0
当n为偶数时，
tn＝n-1，且f’(n-1)＜0
tn＝n，且f’(n-1)＞0
因此在第n邻近的区间内，若n＝奇数则该斜率为正，若为偶数则该斜率为负。
图3(a)中，表示sinc函数的曲线图。此外，在图3(b)中表示的是，基于图3(a)中所示的函数的、插值位置(像素Pt)和现有像素位置(像素P0～P5)以及各现有像素所对应的系数的关系。各现有像素所对应的系数(与像素值相乘的值)为f(t)的值。
如图3(b)所示，第一邻近的像素P2、P3和第三邻近的像素P0、P5所对应的系数的值为正，另外第二邻近的像素P1、P4所对应的系数的值为负。
再者，虽然在图3中系数的值被用1标准化，但在电路上使用标准化为例如256的值等，并将各现有像素与系数的乘积之和用256分割。
对特征3进行说明。
函数f(t)的分母的函数为周期函数，此外由于对于1/πtn而言，t越大越接近0，因此作为函数f(t)，t的绝对值越大其值逐渐收敛为0。
如图3(a)、(b)所示，现有像素Pn到Pt的距离越大，其值越小。
根据这三个特征1、2、3，通过将与放大系数相关的电路结构如下述那样进行限定，能够实现电路规模的缩小。
结构1，不将第n邻近像素所对应的多个系数数据，分别存储在单独的表中。
结构2，第n邻近像素中的系数，如下来进行卷积运算，即：若n＝奇数则作为正值处理，若n＝偶数则作为负值处理。由此，可以将系数数据全部作为正数存储在表中。
结构3，n的数值越大，表的寄存器的位宽越小。
此外，由于在电路设计中，放大系数不能用小数点来保存，因此例如用256等实施标准化。标准化的值，考虑到通过位移位(bit shift)来实施除法而使用2的幂的值。
此时，在插值像素位置，是与现有像素位置相同、或者是视为相同的位置(尽可能邻近的位置)的情况下，为了获得与最邻近的现有像素同等的值，放大系数取256(标准化后的值)。例如，若标准化的值为256，仅为了256而增加系数的位宽是低效的。另外，将电路设计为，与插值位置较近的第一邻近像素所对应的系数数据为0时输出与使用256的运算同等的运算结果，较远的第一邻近像素所对应的系数数据为0时取0，使得当采用通过改变表中所存储的系数数据的值来改变放大特性的结构时，能够实施采用最邻近法的放大处理。由此，可以避免存储放大系数数据的表的位宽增加，同时能够得到所期望的放大插值系数。
接下来，对本实施方式中的考虑了上述结构1～3的像素插值装置(放大插值部17a)的详细结构进行说明。图4是表示本实施方式中的放大插值部17a的结构的框图。放大插值部17a，具有如下结构，即：例如基于6×6的方形配置的现有像素数据来生成插值位置的像素数据。
在图4中，放大器控制器50，还基于6×6的现有像素数据来控制插值，并将表示水平方向的插值位置的水平插值位置数据输出给水平LUT(查找表)部54，将表示垂直方向的插值位置的垂直插值位置数据输出给垂直LUT(查找表)部56。
棒式(stick)缓冲部52，对像素数据进行缓存，将输入的像素数据在垂直方向上保持的6个缓冲器被在水平方向上排列。通过像素数据被缓存于棒式缓冲部52中，图2中所示的水平方向的6个像素数据P0…P5被输出。
在水平LUT部54中设置有放大系数表54a，存储用于执行棒式缓冲部52中所缓存的像素数据所对应的、水平方向的插值运算的系数数据。水平LUT部54，从放大器控制器50输入水平插值位置数据，并输出该数据所表示的插值位置起的各个邻近位置的像素数据P0…P5所对应的系数数据(放大系数)。水平LUT部54，根据选取的是放大系数表54a中的系数数据的结构、即后述的图6(a)～(c)的任何一个结构的哪一个，来选择并分割放大系数表54a中所存储的数据，输出各个邻近位置所对应的系数数据。
乘法器600～605，分别将从棒式缓冲部52输出的水平方向的像素数据P0…P5、与从水平LUT部54输出的各个邻近位置的系数数据相乘。例如，乘法器600，对来自棒式缓冲部52的像素数据P0，使用该像素位置所对应的系数数据(P0放大系数)来执行乘法。
寄存器620～625，分别存储作为由乘法器600～605得到的运算结果的像素数据。例如，在寄存器600中，保存由乘法器600得到的运算结果。
加法器64，对寄存器620、625中所保存的数据做加法，加法器66对寄存器621、623中所保存的数据做加法，加法器68对寄存器622、623中所保存的数据做加法。进而，加法器70对由加法器64、68得到的运算结果做加法。也就是说，对寄存器620～625中所保存的乘法结果，由加法器64、70计算出存在于插值位置起第奇数个位置上的像素数据所对应的运算结果的总和，由加法器66计算出存在于第偶数个位置上的像素数据所对应的运算结果的总和。
寄存器72，保存由加法器70得到的运算结果，即位于插值位置起第奇数个(第一邻近、第三邻近)位置上的像素数据所对应的运算结果的总和。寄存器74，保存由加法器66得到的运算结果，即位于插值位置起第偶数个(第二邻近)位置上的像素数据所对应的运算结果的总和。
减法器76，从寄存器72中所保存的位于插值位置起第奇数个位置的像素数据所对应的运算结果的总和中，减去寄存器74中所保存的位于插值位置起第偶数个位置的像素数据所对应的运算结果的总和。
也就是说，利用乘法器600～605、加法器64、66、68、70、以及减法器76来进行运算，其中对于插值位置起第n邻近的像素数据而言，在n为偶数时将运算结果作为负值，在n为奇数时将运算结果作为正值。从而，即使从水平LUT部54输出的系数数据全部都为正值，也依旧能得到包含令系数为负的值的乘法结果。
由此，能够基于位于水平方向的同一条线上的6个像素数据P0～P5和水平LUT部54中所存储的系数数据，生成插值位置上的像素数据Pt。
缓冲部80，具有保存由减法器76得到的运算结果(水平方向的插值位置上的像素数据)的寄存器800～805。缓冲部80，依次保存由减法器76得到的减法结果，通过保存6个部分的像素数据，来将对各水平方向上的插值位置求出的、位于垂直方向的同一条线上的像素数据Pt0～Pt5，保存在寄存器800～805中。
在垂直LUT部56中设有放大系数表56a，存储用于执行缓冲部80中所保存的像素数据所对应的、垂直方向的插值运算的系数数据。垂直LUT部56，从放大器控制器50输入垂直插值位置数据，并输出该数据所表示的插值位置起的邻近的像素数据Pt1～Pt6所对应的系数数据(放大系数)。
乘法器820～825，分别将从缓冲部80的寄存器800～805输出的垂直方向的像素数据Pt0…Pt5、和从垂直LUT部56输出的各邻近位置的系数数据相乘。例如，乘法器820，对来自缓冲部80的寄存器800的像素数据Pt0，使用该像素位置所对应的系数数据(P0放大系数)来执行乘法。
寄存器840～845，分别存储作为由乘法器820～825得到的运算结果的像素数据。例如，在寄存器840中，保存由乘法器820得到的运算结果。
加法器86，对寄存器840、845中所保存的数据做加法，加法器88对寄存器841、843中所保存的数据做加法，加法器90对寄存器842、843中所保存的数据做加法。进而，加法器92，对由加法器86、90得到的运算结果做加法。也就是说，对寄存器840～845中所保存的乘法结果，由加法器90、92计算出存在于插值位置起第奇数个位置上的像素数据所对应的运算结果的总和，由加法器88计算出存在于第偶数个位置上的像素数据所对应的运算结果的总和。
寄存器94，保存由加法器92得到的运算结果，即位于插值位置起第奇数个(第一邻近、第三邻近)位置上的像素数据所对应的运算结果的总和。寄存器96，保存由加法器90得到的运算结果，即位于插值位置起第偶数个(第二邻近)位置上的像素数据所对应的运算结果的总和。
减法器98，从寄存器94中所保存的位于插值位置起第奇数个位置的像素数据所对应的运算结果的总和中，减去寄存器96中所保存的位于插值位置起第偶数个位置的像素数据所对应的运算结果的总和。
也就是说，利用乘法器800～825、加法器86、88、90、92、以及减法器98来进行运算，其中对于插值位置起第n邻近的像素数据而言，在n为偶数时将运算结果作为负值，在n为奇数时将运算结果作为正值。从而，即使从垂直LUT部56输出的系数数据全部都为正值，也依旧能得到包含令系数为负的值的乘法结果。
由此，能够基于位于垂直方向的同一条线上的6个像素数据Pt0～Pt5和垂直LUT部56中所存储的系数数据，生成插值位置上的像素数据P的值。
接下来，对放大系数表54a及放大系数表56a中所保存的系数数据的具体示例进行说明。
图5(a)中表示的是，用256标准化时的第一全第三邻近的像素数据所对应的放大系数数据的一个示例。图5(a)中，将像素间分成8份作为插值位置，其中任一位置由水平插值位置数据或垂直插值位置数据所指定，在插值位置(t)为0、0.125、0.25、0.375、…、0.875的位置上，分别设定有各邻近像素P0～P5所对应的系数数据。本实施方式中所使用的系数数据，全部都为正值。
再者，虽然在图5所示的示例中，表示的是分成8份的情况，但是与分辨率(分割数)相应的数量的系数数据，对第n邻近的各个像素来设定。
再者，对于插值位置0上的像素位置P2所对应的系数数据0，表示将像素位置P2的像素数据作为运算结果输出。
图5(b)中表示的是，将图5(a)中所示的用256标准化后的值，用2的幂的值表示的放大系数数据的一个例子。如图5(b)所示，固定为考虑到各个第n邻近的系数数据的大小的位宽。
也就是说，将相当于第一邻近的像素位置P2、P3所对应的系数数据用8位表示，将相当于第二邻近的像素位置P1、P4所对应的系数数据用6位表示，将相当于第三邻近的像素位置P0、P5所对应的系数数据用4位表示。即，通过使离插值位置越远的像素位置所对应的系数数据位宽越小，来减小对插值的影响，同时减小水平LUT部54(放大系数表54a)以及垂直LUT部56(放大系数表56a)的电路规模。
图6(a)中表示的是，基于图5(b)中所示的表的、本实施方式中的放大系数表54a及放大系数表56a中所保存的系数数据的一个示例。
图6(a)中例如构成为：将第一邻近的像素位置P2、P3所对应的2个系数数据，作为共用的1个系数数据来存储。在图6(a)中所示的例子当中，将像素位置P2所对应的系数数据作为高位，将像素位置P3所对应的系数数据作为低位(在图中用斜体字表示)，排起来作为1个数据。第一邻近的2个像素所对应的系数数据，通过作为1个系数数据，使位宽成为16位。
由于第n邻近的2个像素位置(例如，P2、P3)的系数数据的组合，对每个插值位置只有1个，因而如果插值位置被确定，就可以读出1个系数数据。而且，当像素位置P2和插值位置Pt之间的距离为t时，对于像素位置P3可使用1-t的系数数据。
同样，对于第二邻近(像素位置P1、P4)、第三邻近(像素位置P0、P5)，也将各个像素位置所对应的系数数据排成1个来作为1个系数数据存储在表中。从而，第二邻近的2个像素所对应的系数数据的位宽为12位，第三邻近的2个像素所对应的系数数据的位宽为8位。
在这种情况下，水平LUT部54，将与来自放大器控制器50的水平插值位置数据对应的LUT用地址所表示的各邻近的像素所对应的系数数据，从放大系数表54a中读出，并分别分割后输出。
例如，读出图6(a)的LUT用地址2所表示的像素位置P2P3所对应的1个系数数据“1110010001000101”，将高位“11100100”作为像素位置P2的系数数据输出至乘法器602，将低位“01000101”作为像素位置P3的系数数据输出至乘法器603。同样，对于像素位置P0P5、像素位置P1P4，也分别读出1个系数数据，根据各像素位置分割后分别输出至乘法器600、601、604、605。
再者，在垂直LUT部56中，也与前面所述的一样，从放大系数表56a读出系数数据，将1个系数数据分割后输出至乘法器820～825，这里省略了对它的详细说明。
由此，如图6(a)所示，没有单独存储第n邻近的多个像素数据的每一个所对应的系数数据，而是组合成1个来存储在放大系数表54a、56a当中，通过这样，对于第n邻近的2个像素位置而言可以共用系数数据。因此，在基于6×6的现有像素执行插值的情况下，只要将与3个邻近位置相对应的系数数据存储在表中即可。
图6(b)表示的是，基于图6(a)中所示的系数数据，构成为可进一步缩小电路规模的表的一个示例的图。
图6(b)是这样一种结构，即：在图6(a)中所示的系数数据当中，将插值位置到中心(插值位置t＝0.5)为止的系数数据，存储在放大系数表54a和放大系数表56a中。
由于第n邻近的像素数据所对应的2个系数数据，其插值位置以第一邻近的现有像素为中心对称且相同(由于t＝1-t’，因而t＝0～0.5时的系数数据的组合与t’＝0～0.5时的系数数据的组合相等)，因此在放大系数表54a、56a 中，只要存储插值位置分辨率的一半的值即可。
在这种情况下，水平LUT部54，将与来自放大器控制器50的水平插值位置数据相应的LUT用地址所表示的各邻近的像素所对应的系数数据，从放大系数表54a中读出，并分别分割后输出。对于用LUT用地址0～4读出的系数数据，与采用图6(a)中所示的表的情况相同。
此外，在水平插值位置数据表示插值位置0.625、0.75、0.875的情况(相当于图6(a)的LUT用地址5、6、7)下，根据插值位置从LUT用地址1、2、3的任何一个中读出1个系数数据。也就是说，在水平插值位置数据表示插值位置0.625的情况下读出LUT用地址3的系数数据，在表示插值位置0.75的情况下读出LUT用地址2的系数数据，在表示插值位置0.875的情况下读出LUT用地址1的系数数据。
例如，根据水平插值位置数据为插值位置0.75，读出LUT用地址2表示的像素位置P2P3所对应的1个系数数据“1110010001000101”。在这种情况下，系数数据的分配与插值位置为0.25的情况不同，选择低位“01000101”作为像素位置P2的系数数据输出至乘法器602，选择高位“11100100”作为像素位置P3的系数数据输出至乘法器603。同样，对于像素位置P0P5、像素位置P1P4，也分别读出1个系数数据，并根据各个像素位置来分割各像素所对应的系数数据，再选择分割后的系数数据，并分别输出至乘法器600、601、604、605。
再者，在垂直LUT部56中，也同前面所述的一样，从放大系数表56a中读出系数数据，分割1个系数数据，再在插值位置为0.625、0.75、0.875的情况下将分割的系数数据分配(交换高位与低位)并输出至乘法器820～825，这里省略了对它的详细说明。
由此，如图6(b)所示，通过令表存储插值位置到中心为止的系数数据，可以削减放大系数表54a、56a中所存储的系数数据量，另外能够简化水平LUT部54和垂直LUT部56的控制电路并缩小电路规模。
图6(c)表示的是，基于图6(b)中所示的系数数据，构成为可进一步缩小电路规模的表的一个示例的图。
图6(c)是这样一种结构，即：将图6(b)中所示的各邻近位置所对应的系数数据，按照每个插值位置合并起来作为1个系数数据，存储在放大系数表54a和放大系数表56a中。
在这种情况下，水平LUT部54，将与来自放大器控制50的水平插值位置数据相应的LUT用地址所表示的各邻近的像素所对应的1个系数数据，从放大系数表54a中读出，并分割为与各邻近位置相应的分别的系数数据后输出。
再者，在水平插值位置数据表示插值位置为0.625、0.75、0.875的情况(相当于图6(a)的LUT用地址5、6、7)下，同采用图6(b)的表的情况相同，根据插值位置从LUT用地址1、2、3任何一个之中读出1个系数数据。
例如，根据水平插值位置数据为插值位置0.75，读出LUT用地址2所表示的像素位置的1个系数数据，即将图6(b)中所示的像素位置P0P5、P1P4、P2P3的每一个所对应的分别的系数数据合并后得到的系数数据“100000101000100100011110010001000101”。
接着，按照像素位置P0P5、P1P4、P2P3的每一个所对应的各个位宽进行分割。也就是说，将高位起8位分割作为第三邻近的像素所对应的系数数据，将高位起12位分割作为第二邻近的像素所对应的系数数据，将高位起16位分割作为第一邻近的像素所对应的系数数据。
再分别分割成各像素位置所对应的系数数据，同采用图6(b)的表的情况同样地来分配系数数据，并输出至乘法器600～605。
再者，在垂直LUT部56中，也同前面所述的一样，从放大系数表56a中读出系数数据，将1个系数数据按照每个像素位置P0P5、P1P4、P2P3分割，再按照每个像素位置分割，并分别输出至乘法器820～825。
由此，如图6(c)所示，通过令表存储插值位置(LUT用地址)所对应的1个系数数据，能够削减放大系数表54a、56a中所存储的系数数据量，还能够削减用于读出某个插值位置所对应的系数数据的地址，并且能够实现电路规模的缩小。
再者，在上述实施方式中，尽管以基于sinc函数或有限范围地改变特性后的sinc函数来设定放大系数的情况为例进行了说明，但只要放大系数的函数的特征相同，也可以将sinc函数以外的其他函数作为对象。例如，也可以应用于采用双线性(线性插值)、双3次样条插值、双三次(bicubic)等的情况。
此外，虽然在前述的说明中，将从水平LUT部54和垂直LUT部56输出的系数数据全部作为正值，并对水平方向利用加法器64、66、68、70及减法器76、对垂直方向利用加法器86、88、90、92及减法器98，来实施将对应于第偶数个像素的运算结果作为负值、将对应于第奇数个像素的运算结果作为正值的运算，但通过构成为从水平LUT部54和垂直LUT部56给系数数据附加符号后输出系数数据，能够简化运算电路的结构。在这种情况下，可以在放大系数表54a、56a中存储正值的系数数据，并仅对第偶数个像素所对应的系数数据附加符号后输出。由此，仅将各乘法器得到的运算结果相加即可，能够简化电路结构。
此外，虽然在图1中，以将相当于本发明的像素插值装置的放大插值部17a设置在彩色处理电路17中的情况为例进行了说明，但也可构成为将其安装在执行图像的放大处理的其它模块等中。
此外，虽然在前述的说明中，以执行用于放大图像的放大插值处理的情况为例进行了说明，但也可应用于缩小图像的缩小插值处理。
再有，上述实施方式中包含各种阶段的发明，可通过适当组合公开的多个结构要素获取各种的发明。例如，从实施方式中所示的全部结构要素之中除去几个结构要素，也可以解决背景技术中所述的至少一个课题，并获得发明内容中所述的至少一个效果，这种情况下，可将除去该结构要素得到的结构作为发明获取。

Claims (15)

1. 一种照相机装置，包括：
拍摄机构，用于拍摄被摄物体并取得图像数据；和
像素插值机构，用于基于由所述拍摄机构获得的图像数据的存在于共用的线上的多个点的像素数据，来生成所述线上的插值位置的像素数据，
还包括存储机构，用于存储对多个点的像素数据共用的系数数据，所述多个点与所述插值位置位于同一线上，且距该插值位置的距离在相对该插值位置不同的各个方向上为第n近，
所述像素插值机构，通过对从所述线上的所述插值位置起的距离为第n近的多个像素数据，使用所述存储机构中对应第n距离所存储的共用系数数据，执行对各像素数据的值、与基于各像素数据所对应的系数数据的系数的值之积进行累加的运算，来生成所述插值位置的像素数据。
2. 根据权利要求1所述的照相机装置，其特征在于：
所述像素差值机构，若n的值为奇数则设为正值，若n的值为偶数则设为负值，来对所述存储机构中存储的系数数据进行乘法运算。
3. 根据权利要求1所述的照相机装置，其特征在于：
所述存储机构，在存储第n距离所对应的系数数据的情况下，n的值越大该系数数据被存储的寄存器的位数越小。
4. 根据权利要求1所述的照相机装置，其特征在于：
所述存储机构，在对应第n距离存储共用的系数数据的情况下，将相对插值位置不同的各个方向所对应的2个系数的值，分别存放在该共用的系数数据的低位和高位中来存储，
所述像素插值机构，在对从所述插值位置起的距离为第n近的多个像素数据乘以系数的值的情况下，分割为所述存储机构中对应第n距离存储的系数数据的低位和高位中存放的2个系数的值，来进行对各个像素数据的乘法运算。
5. 根据权利要求1所述的照相机装置，其特征在于：
所述存储机构，对正值的系数和负值的系数不予区分地存储系数数据，
所述像素插值机构，在对从所述插值位置的距离为第n近的多个像素数据乘以系数的值的情况下，当n为偶数时将运算结果作为负值，当n为奇数时将运算结果作为正值，来执行运算。
6. 根据权利要求1所述的照相机装置，其特征在于：
所述存储机构，将在所述线上邻接的2个像素数据之间的位置分割为多个位置，并分别对应该分割得到的各个位置，存储所述各n的值所对应的系数数据，
所述像素插值机构，在对所述线上邻接的2个像素数据之间的所述分割得到的多个位置的任何一个位置的像素数据进行插值的情况下，用所述存储机构中存储的系数数据之中与该插值位置相对应的系数数据，对从所述插值位置起位于各距离的像素数据乘以系数的值。
7. 根据权利要求6所述的照相机装置，其特征在于：
所述存储机构，在存储所述分割得到的各个位置所对应的系数数据的情况下，将全部的n的值所对应的多个系数的值，存放在分割该系数数据内得到的各位位置中。
8. 根据权利要求6所述的照相机装置，其特征在于：
所述存储机构，对于与所述线上的像素数据相同的位置所对应的系数数据，存储0作为所述各n的值所对应的系数数据
所述像素插值机构，在插值位置所对应的系数数据为0的情况下，执行运算使得位于与该插值位置相同的位置上的像素数据的值为该插值位置的像素数据的值。
9. 根据权利要求1所述的照相机装置，其特征在于：
所述存储机构中所存储的系数数据，表示基于规定的偶函数的值。
10. 一种像素插值装置，其基于图像数据的共用的线上存在的多个点的像素数据，来生成所述线上的插值位置的像素数据，具备：
控制器，用于输出表示插值位置的插值位置数据；
系数表，用于存储与相应的系数数据，该系数数据对于插值位置起在所述线上以不同方向分别接近于第n个的第n邻近上所存在的多个像素数据共用；
系数数据输出机构，使用系数表，根据与由所述控制器输出的插值位置数据相对应的位置，从所述系数表中输出所述各个n的每一个所对应的系数数据，所述系数表，对应可取作插值位置的各位置存储系数数据，使其成为对与所述插值位置位于同一线上且距该插值位置的距离在相对该插值位置不同的各个方向上为第n近的多个点的像素数据共用的系数数据；
缓冲机构，用于存储所述线上的多个像素数据；以及，
运算机构，用于执行对由所述缓冲机构所存储的多个像素数据的每一个，乘以由所述系数数据输出机构输出的各个n所对应的系数数据并进行累加的运算。
11. 根据权利要求10所述的像素插值装置，其特征在于：
所述运算机构包括：
乘法机构，用于对由所述缓冲机构存储的多个像素数据的每一个，使用由所述系数数据输出机构输出的系数数据来执行乘法；以及，
加减法机构，用于从由所述乘法机构得到的位于所述插值位置起第奇数个的像素数据所对应的运算结果的总和中，减去位于第偶数个的像素数据所对应的运算结果的总和。
12. 根据权利要求10所述的像素插值装置，其特征在于：
具备用于拍摄被摄物体来获得图像数据的拍摄机构，
在对由该拍摄机构获得的图像数据进行放大或缩小的情况下，通过利用所述像素插值装置实施像素插值，来存储实施过放大或缩小和像素插值之后的图像数据。
13. 一种像素插值装置，其中：
包括：获取机构，用于获取在指定的线上以规定间隔配置的多个现有像素的像素数据；
指定机构，用于指定作为应插值的插值像素的位置的插值位置；
像素数据输出机构，用于输出由所述获取机构获取到的多个像素数据之中、由所述指定机构指定的插值位置所对应的多个现有像素所对应的像素数据；以及，
像素插值机构，预存储与插值像素和现有像素的位置关系相对应的多个系数数据，也就是现有像素相对插值像素位于所述线上的第一方向的情况下的系数数据、和现有像素相对插值像素位于与所述线上的第一方向相反的第二方向的情况下的系数数据之中的任何一方的系数数据，根据所存储的系数数据，将现有像素相对于插值像素位于第一方向上的情况下的系数数据、和现有像素相对于插值像素位于与所述第一方向相反的第二方向上的情况下的系数数据，对应于多个现有像素来输出，并通过进行将此输出的多个系数数据、与由所述像素数据输出机构输出的多个像素数据相乘并累加的运算，来生成由所述指定机构指定的插值位置的像素数据。
14.根据权利要求10所述的像素插值装置，其特征在于：
所述像素插值机构，存储省略了符号的系数数据，对于相对插值像素位于第偶数个的现有像素，对所存储的系数数据附加符号作为负值并输出。
15. 根据权利要求13所述的像素插值装置，其特征在于：
具备用于拍摄被摄物体并获得图像数据的拍摄机构；
当对由该拍摄机构获取到的图像数据进行放大或缩小时，通过实施所述像素插值机构所实施的像素插值，来存储实施过放大或缩小和像素插值之后的图像数据。
CNB2005101217539A 2004-12-27 2005-12-26 像素插值装置及照相机装置 Expired - Fee Related CN100418358C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004377373 2004-12-27
JP2004377373A JP4774736B2 (ja) 2004-12-27 2004-12-27 画像拡大装置および撮像装置

Publications (2)

Publication Number Publication Date
CN1835556A CN1835556A (zh) 2006-09-20
CN100418358C true CN100418358C (zh) 2008-09-10

Family

ID=36652834

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101217539A Expired - Fee Related CN100418358C (zh) 2004-12-27 2005-12-26 像素插值装置及照相机装置

Country Status (5)

Country Link
US (1) US7693350B2 (zh)
JP (1) JP4774736B2 (zh)
KR (1) KR100783992B1 (zh)
CN (1) CN100418358C (zh)
TW (1) TWI309132B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738712B2 (en) * 2006-01-04 2010-06-15 Aten International Co., Ltd. Mixing 2-D gradient-difference and interpolation/decimation method and device for scaling a digital image
EP2038734A4 (en) * 2006-06-02 2009-09-09 Samsung Electronics Co Ltd DYNAMIC HIGH CONTRAST DISPLAY SYSTEM WITH MULTI SEGMENT REAR LIGHTING
AT504372B8 (de) * 2006-11-13 2008-09-15 Arc Seibersdorf Res Gmbh Verfahren und vorrichtung zur ermittlung von interpolationswerten in datenfeldern
JP4772754B2 (ja) * 2007-06-25 2011-09-14 三菱電機株式会社 画像補間装置及び方法、並びに画像読取装置
JP2009081812A (ja) * 2007-09-27 2009-04-16 Nec Electronics Corp 信号処理装置および信号処理方法
US20110206118A1 (en) * 2010-02-19 2011-08-25 Lazar Bivolarsky Data Compression for Video
US9313526B2 (en) 2010-02-19 2016-04-12 Skype Data compression for video
US9819358B2 (en) * 2010-02-19 2017-11-14 Skype Entropy encoding based on observed frequency
US20110206132A1 (en) * 2010-02-19 2011-08-25 Lazar Bivolarsky Data Compression for Video
US9609342B2 (en) 2010-02-19 2017-03-28 Skype Compression for frames of a video signal using selected candidate blocks
US8249395B2 (en) * 2010-03-05 2012-08-21 Intel Corporation System, method, and computer program product for picture resizing
JP5980080B2 (ja) * 2012-10-02 2016-08-31 キヤノン株式会社 光電変換装置、撮像システム、光電変換装置の検査方法および撮像システムの製造方法
CN104869284B (zh) * 2015-05-14 2018-05-04 北京邮电大学 一种双线性插值放大算法的高效率fpga实现方法和装置
CN111917934B (zh) * 2020-08-12 2022-08-30 珠海奔图电子有限公司 图像处理方法、装置、图像形成装置及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139337A (zh) * 1995-02-27 1997-01-01 三洋电机株式会社 利用插补来自周围象素的三原色的色信号产生象素间色信号成分的单板式彩色电视摄象机
CN1158056A (zh) * 1995-09-30 1997-08-27 三星电子株式会社 用于格式变换的像素的插值方法及其装置
US20020076121A1 (en) * 2000-06-13 2002-06-20 International Business Machines Corporation Image transform method for obtaining expanded image data, image processing apparatus and image display device therefor
JP2003018397A (ja) * 2001-06-28 2003-01-17 Sony Corp 画像処理装置及びその方法
US20030156205A1 (en) * 2002-02-21 2003-08-21 Mega Chips Corporation Hybrid pixel interpolating apparatus and hybrid pixel interpolating method
CN1507265A (zh) * 2002-12-10 2004-06-23 三星电子株式会社 非隔行扫描的装置和方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872188A (en) * 1987-11-27 1989-10-03 Picker International, Inc. Registration correction for radiographic scanners with sandwich detectors
JPH02161872A (ja) * 1988-12-14 1990-06-21 Fuji Xerox Co Ltd 画像処理装置の縮拡処理方式
US5208875A (en) * 1989-03-07 1993-05-04 Sony Corporation Digital picture signal processing apparatus
GB2229059B (en) * 1989-03-07 1993-08-04 Sony Corp Obtaining access to a two-dimensional portion of a digital picture signal
JPH04500419A (ja) * 1989-06-16 1992-01-23 イーストマン・コダック・カンパニー ディジタル画像補間器
US5008752A (en) * 1989-06-16 1991-04-16 Eastman Kodak Company Digital image interpolator with multiple interpolation algorithms
JPH04185075A (ja) * 1990-11-20 1992-07-01 Canon Inc カラー画像処理装置
JPH057584A (ja) 1991-06-30 1993-01-19 Shimadzu Corp 画像拡大装置
GB2263373B (en) * 1992-01-09 1995-05-24 Sony Broadcast & Communication Data error concealment
JPH06164322A (ja) * 1992-11-25 1994-06-10 Sony Corp フィルタの係数発生装置
US5365604A (en) * 1993-01-14 1994-11-15 Rca Thomson Licensing Corporation Error concealment apparatus for video signal processors
US6680782B1 (en) * 1993-06-30 2004-01-20 Nexpress Solutions Llc Method and apparatus of using a raster image processor and interpolator to increase the speed of operation and reduce memory requirements for electronic printing
US5802218A (en) * 1994-11-04 1998-09-01 Motorola, Inc. Method, post-processing filter, and video compression system for suppressing mosquito and blocking atrifacts
WO1997014247A1 (en) * 1995-10-13 1997-04-17 Apple Computer, Inc. Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor
US5959676A (en) * 1995-12-27 1999-09-28 Sony Corporation Video signal encoding method, video signal encoding apparatus, video signal transmitting method, and recording medium
US5847714A (en) * 1996-05-31 1998-12-08 Hewlett Packard Company Interpolation method and apparatus for fast image magnification
GB2314477A (en) 1996-06-19 1997-12-24 Quantel Ltd Image magnification processing system employing non-linear interpolation
US5793435A (en) * 1996-06-25 1998-08-11 Tektronix, Inc. Deinterlacing of video using a variable coefficient spatio-temporal filter
US6188803B1 (en) * 1996-10-18 2001-02-13 Sony Corporation Image processing device
JP3754803B2 (ja) 1997-07-31 2006-03-15 キヤノン株式会社 撮像装置
JP4066484B2 (ja) 1997-12-08 2008-03-26 ソニー株式会社 画像処理装置および画像処理方法、並びにカメラ
KR19990050860A (ko) * 1997-12-17 1999-07-05 윤종용 카메라의 공간 해상도 향상 장치
US6275836B1 (en) * 1998-06-12 2001-08-14 Oak Technology, Inc. Interpolation filter and method for switching between integer and fractional interpolation rates
JP2000261291A (ja) * 1999-03-11 2000-09-22 Mitsubishi Electric Corp リサンプラ方法およびリサンプラ回路
KR100311482B1 (ko) * 1999-10-21 2001-10-18 구자홍 보간 영상의 화질 개선을 위한 필터링 제어방법
US6801922B2 (en) * 2000-06-02 2004-10-05 Texas Instruments Incorporated Sampling rate converter and method
JP4231620B2 (ja) * 2000-10-11 2009-03-04 メディア・テック・ユーエスエイ・インコーポレーテッド 画像処理方法および装置
JP2002199265A (ja) 2000-12-27 2002-07-12 Canon Inc 電子ズーム装置及びビデオカメラ
KR100423503B1 (ko) * 2001-09-14 2004-03-18 삼성전자주식회사 디지털영상 처리 장치 및 방법
JP2003153078A (ja) 2001-11-14 2003-05-23 Sony Corp デジタルカメラ装置およびその電子ズーム処理方法
TW578117B (en) 2002-10-25 2004-03-01 Advanced & Wise Technology Cor Apparatus and method of enhancing image resolution
TWI228915B (en) 2003-11-11 2005-03-01 Mitac Int Corp Digital zooming method
US7580461B2 (en) * 2004-02-27 2009-08-25 Microsoft Corporation Barbell lifting for wavelet coding
US8331710B2 (en) * 2007-11-06 2012-12-11 Sony Corporation Image processing apparatus and method, learning apparatus and method, and program
JP4915341B2 (ja) * 2007-12-20 2012-04-11 ソニー株式会社 学習装置および方法、画像処理装置および方法、並びにプログラム
US8593572B2 (en) * 2008-01-30 2013-11-26 Csr Technology Inc. Video signal motion detection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139337A (zh) * 1995-02-27 1997-01-01 三洋电机株式会社 利用插补来自周围象素的三原色的色信号产生象素间色信号成分的单板式彩色电视摄象机
CN1158056A (zh) * 1995-09-30 1997-08-27 三星电子株式会社 用于格式变换的像素的插值方法及其装置
US20020076121A1 (en) * 2000-06-13 2002-06-20 International Business Machines Corporation Image transform method for obtaining expanded image data, image processing apparatus and image display device therefor
JP2003018397A (ja) * 2001-06-28 2003-01-17 Sony Corp 画像処理装置及びその方法
US20030156205A1 (en) * 2002-02-21 2003-08-21 Mega Chips Corporation Hybrid pixel interpolating apparatus and hybrid pixel interpolating method
CN1507265A (zh) * 2002-12-10 2004-06-23 三星电子株式会社 非隔行扫描的装置和方法

Also Published As

Publication number Publication date
TW200633511A (en) 2006-09-16
US7693350B2 (en) 2010-04-06
JP4774736B2 (ja) 2011-09-14
CN1835556A (zh) 2006-09-20
JP2006185123A (ja) 2006-07-13
US20060152597A1 (en) 2006-07-13
KR20060074851A (ko) 2006-07-03
KR100783992B1 (ko) 2007-12-07
TWI309132B (en) 2009-04-21

Similar Documents

Publication Publication Date Title
CN100418358C (zh) 像素插值装置及照相机装置
US7057658B1 (en) Digital camera capable of forming a smaller motion image frame
JP4772281B2 (ja) 画像処理装置及び画像処理方法
US7212237B2 (en) Digital camera with electronic zooming function
JP4930277B2 (ja) 撮像装置及びそのコンピュータプログラム
US7023455B2 (en) Apparatus and method for processing video signal
JP4985180B2 (ja) 画像処理装置、画像処理方法、画像処理プログラム及び撮像装置
JP4333270B2 (ja) 画像処理装置、画像処理システム、撮像装置および画像処理方法
JP3931942B2 (ja) 画像ファイル装置
JP4286124B2 (ja) 画像信号処理装置
JP3592504B2 (ja) デジタルスチルカメラ
JP2004080427A (ja) 撮像装置、及び画像形式変換方法
US6950127B1 (en) Digital camera
JP3632993B2 (ja) 電子ズーム装置及び電子ズーム方法
JPH11150681A (ja) 情報処理装置および方法、情報処理システム、並びに記録媒体
JP4132264B2 (ja) 画像信号処理回路
CN100409657C (zh) 图像处理方法及图像处理装置
JP2009033438A (ja) 撮像装置
JP2006303693A (ja) 縮小画像の生成機能を備える電子カメラ
JP4905080B2 (ja) 転送回路、転送制御方法、撮像装置、制御プログラム
JP3975033B2 (ja) 電子カメラ
JP3717720B2 (ja) 電子カメラ
JP2000115605A (ja) ディジタルカメラ
KR100303482B1 (ko) 메모기능을갖는디지털카메라및그저장방법
JP2009110555A (ja) 画像処理装置及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1095239

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1095239

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080910

CF01 Termination of patent right due to non-payment of annual fee