CN100423286C - 具有最小寄生现象的晶体管结构及其制造方法 - Google Patents
具有最小寄生现象的晶体管结构及其制造方法 Download PDFInfo
- Publication number
- CN100423286C CN100423286C CNB2005100524281A CN200510052428A CN100423286C CN 100423286 C CN100423286 C CN 100423286C CN B2005100524281 A CNB2005100524281 A CN B2005100524281A CN 200510052428 A CN200510052428 A CN 200510052428A CN 100423286 C CN100423286 C CN 100423286C
- Authority
- CN
- China
- Prior art keywords
- emitter
- base
- extrinsic
- intrinsic
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000003071 parasitic effect Effects 0.000 title abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000002019 doping agent Substances 0.000 claims description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 238000005260 corrosion Methods 0.000 claims description 19
- 230000007797 corrosion Effects 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 238000003475 lamination Methods 0.000 claims description 17
- 238000005192 partition Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 abstract description 7
- 230000002829 reductive effect Effects 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 21
- 230000008569 process Effects 0.000 description 19
- 238000012545 processing Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 238000002955 isolation Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 238000000407 epitaxy Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 208000005189 Embolism Diseases 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000000428 dust Substances 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 235000019994 cava Nutrition 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001311 chemical methods and process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009422 external insulation Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical group [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
提供了一种寄生现象被减为最小的晶体管，此晶体管包括在本征发射极部分顶部具有凹陷的非本征发射极部分的发射极；包括基极，此基极包含与本征发射极部分电接触的本征基极部分和与本征基极部分电接触并被一组发射极/基极间隔电隔离于凹陷的非本征发射极部分的非本征基极部分；以及包括与本征基极部分电接触的收集极。此晶体管还可以包括顶部表面整个被硅化至发射极/基极间隔的非本征基极。此外，此晶体管可以包括晶体管有源区内的基极窗口。还提供了制作上述晶体管的各种方法。
Description
相关申请的交叉参考
本申请涉及到2001年9月25日提出的题为“具有浅结凸起的非本征基极的双极器件及其制造方法”的共同所有在案美国专利申请No.2003/0057458，其整个内容在此处被列为参考。
技术领域
本发明涉及到双极晶体管(BJT)，更确切地说是涉及到呈现较少不利寄生效应和改进了的性能的BJT结构及其制造方法。
背景技术
双极晶体管在电学上可以被想象成背对背的二个二极管。电流从发射区通过基区流入到集电极中。当没有电流流到基区时，晶体管被关断。当晶体管被开通时，电流就流动。仅仅需要小的电流来开通基区而足以使电流能够流过整个晶体管。
大多数双极晶体管由NPN晶体管来设计。NPN分别表示发射极、基极、以及集电极的导电类型。双极晶体管的特点是快速的开关速度。双极晶体管的速度和性能取决于许多因素，包括垂直基极掺杂膜厚度(基极宽度)、基极电阻(Rb)、以及集电极-基极电容(Ccb)。截止频率(fT)和最高振荡频率(fmax)是高速晶体管工作速度的最有代表性的度量标准。因此，对高速晶体管的设计和优化努力大部分都指向上述参数的最大化。
借助于减小从发射极通过基极到集电极的尺寸，通过垂直按比例缩小器件，能够改善是为器件中电流增益度量标准的截止频率(fT)。借助于使器件在较高的电流下工作，也可以提高截止频率(fT)。实现较高电流的一种方法是横向按比例缩小器件，其中发射极具有较小的横向尺寸。横向按比例缩小提供了高的电流密度而无须提高通过器件的绝对电流；因此，使器件能够在甚至更高的截止频率(fT)下工作。此外，还可以借助于提高集电极中的掺杂剂数量以便抵消Kirk效应，来提高截止频率(fT)。
可以提高截止频率(fT)的上述各种修正，也可能增大器件中的寄生效应，对最高振荡频率(fmax)造成不利的影响。也称为功率增益为1时的截止频率的最高振荡频率(fmax)，是与作为电流增益度量的截止频率(fT)相反的功率增益的度量。术语“器件的寄生元件”被定义为理想NPN器件与在提供理想器件的实际实现过程中产生的任何额外数值之间的差异。器件的寄生效应可以包括基极电阻(Rb)、集电极电阻(Rc)、集电极-发射极电容(Cce)、集电极-基极电容(Ccb)、以及集电极-衬底电容(Ccs)的寄生部分。除了上述各种寄生现象之外，发射极-基极电容(Ccb)和发射极电阻(Re)也可以对截止频率(fT)和最高振荡频率(fmax)有不利影响，特别是在小电流下更是如此。
目前在PNP器件中，能够利用现有的生产装置来降低一个或几个寄生元件，但不利的代价是增大了其它的寄生效应，导致器件整个性能下降。例如，参照图1所示的现有技术NPN BJT(双极结晶体管)结构，给定发射极区尺寸的寄生基极电阻的减小涉及到借助于减小间隔层14的宽度来形成紧邻器件本征部分16的非本征基极15。术语“器件的本征部分”意味着形成NPN双极晶体管的NP和PN结的器件部分，例如包括本征发射极、本征基极、以及本征集电极。器件的非本征部分提供了到器件本征部分的电连接。利用非本征基极15紧邻本征基极，可以降低基极电阻(Rb)。但使非本征基极15紧邻器件的本征部分16却增大了由高掺杂的非本征基极15与集电极底座区17之间的相互作用所产生的寄生集电极-基极电容(Ccb)。借助于降低紧邻集电极底座17的非本征基极15部分中的掺杂剂，可以尽可能减小寄生的集电极-基极电容(Ccb)，但降低非本征基极区15中的掺杂剂却不利地增大了寄生基极电阻(Rb)。因此，在集电极-基极电容(Ccb)与基极电阻(Rb)的寄生元件之间存在着折中。
仍然参照图1所示的现有技术晶体管结构，寄生发射极-基极电容(Ceb)不利地存在于发射极18的接触焊点19与非本征基极15之间。接触焊点19是发射极的一部分，它延伸并重叠在部分非本征基极区15上表面上。在现有技术晶体管中，为了确保对发射极18的电接触，接触焊点部分19是必需的。接触焊点19还由于增大了发射极18的非本征部分而没有同时产生对非本征基极15的电短路而不利地提供了寄生发射极电阻(Re)，特别是在加工过程中接触不对准的情况下更是如此。此外，发射极18的接触焊点部分19由于延伸在部分非本征基极15的顶部上，导致未被硅化的非本征基极15的高阻区22，从而增大了寄生基极电阻(Rb)。
美国专利申请No.2003/0057458提供了一种具有浅结凸起的非本征基极的现有技术NPN晶体管，其中，增大集电极底座与非本征基极之间的距离，减小了集电极-基极电容(Ccb)，但不利地倾向于增大寄生基极电阻(Rb)。此外，发射极包含重叠部分非本征基极的发射极接触焊点。
美国专利No.6346453提供了另一种具有包括发射极接触焊点部分的发射极的晶体管，不利地产生了增大的寄生发射极-基极电容(Ceb)和增大的发射极电阻(Re)。此外，美国专利No.6346453所公开的发射极的部分接触焊点区被定位成重叠非本征基极，其中，非本征基极的非硅化部分进一步增大了寄生基极电阻(Rb)。
美国专利No.5962880提供了现有技术晶体管的另一例子，它具有大的发射极结构且进一步将大的隔离间隔层组合在发射极与基极之间，因而产生了一种其中能够减小基极电阻(Rb)、发射极-基极电容(Ceb)、以及发射极电阻(Rb)的寄生部分的器件。
考虑到现有技术双极晶体管所示的缺点，对于开发一种其中可以同时降低结构的寄生效应(电阻和电容)以便改善晶体管的高速性能的新的改进了的双极晶体管，存在着需求。
发明内容
本发明的一个目的是提供一种高性能的双极晶体管，它具有降低了的寄生效应，从而提供优化了的截止频率和最高振荡频率。
本发明的另一目的是提供一种用来制作新的NPN晶体管器件结构的方法，此结构同时将诸如基极电阻(Rb)、集电极电阻(Rc)、发射极电阻(Re)、发射极-基极电容(Ceb)、集电极-发射极电容(Cce)、集电极-基极电容(Ccb)、以及集电极-衬底电容(Ccs)之类的寄生效应减为最小。
在本发明中，借助于形成发射区被凹陷的双极晶体管以减小发射极非本征部分并减小基极/发射极间隔层的宽度而达到了这些和其它的目的和优点。将发射极凹陷到非本征基极区水平表面以下，显著地减小了寄生的发射极-基极电容(Ceb)和发射极串联电阻(Re)。一般说来，本发明的双极晶体管包含：
发射极，它包含非本征发射极部分和本征发射极部分；
基极，它包含与本征发射极部分电接触的本征基极部分和与本征基极部分电接触并被发射极/基极间隔层电隔离于发射极部分的非本征基极部分，其中，发射极被凹陷到非本征基极部分顶部表面以下；
集电极，它与本征基极部分电接触。
本发明的另一情况是一种生产上述具有凹陷发射极的晶体管结构的方法。一般说来，本发明的方法包含：
形成集电极；
在集电极上形成本征基极；
形成一组被发射极沟道分隔开的非本征基极区，此发射极沟道暴露本征基极的上表面；
在各个非本征基极区的垂直表面上形成隔离间隔层；
在发射极沟道内形成发射极，其中，发射极被凹陷到非本征基极区顶部表面以下；
至少在非本征基极区和发射极的顶部上形成隔离叠层；
在隔离叠层顶部形成介质层；
提供通过此介质层和隔离叠层的发射极通道，以便暴露发射极和部分非本征基极区；以及
在发射极通道内形成接触隔离间隔，以便提供发射极和非本征基极区之间的电隔离，其中，部分发射极仍然被暴露。
本发明的另一情况是一种包含硅化了的非本征基极区的双极晶体管，其中，硅化了的区域位于非本征基极区的基本上整个水平表面上且邻近发射极基极隔离间隔。对非本征基极区的基本上整个水平表面的硅化，降低了器件的寄生基极电阻(Rb)。一般说来，本发明的双极晶体管包含：
发射极；
基极，它包含与发射极电接触的本征基极部分和与本征基极部分电接触并被发射极/基极间隔电隔离于发射极的非本征基极部分，其中，非本征基极部分的上表面被硅化至发射极/基极间隔；
集电极，它与本征基极部分电接触。
本发明的另一情况是一种生产上述具有整个硅化了的非本征基极区的晶体管结构的方法。一般说来，本发明的方法包含：
形成集电极；
在集电极上形成本征基极；
形成被发射极沟道分隔开的多个非本征基极区，此发射极沟道暴露本征基极的上表面；
在各个非本征基极区的垂直表面上形成发射极/基极间隔；
在发射极沟道内形成发射极；
至少在非本征基极区和发射极上形成硅化物接触，其中，非本征基极区的顶部表面被硅化至发射极/基极间隔；
至少在非本征基极区和发射极顶部形成隔离叠层；
在隔离叠层顶部形成介质层；
提供通过此介质层和隔离叠层的通道，以便暴露发射极和部分非本征基极区；以及
在通道内形成接触隔离间隔，以便提供发射极和非本征基极区之间的电隔离，其中，部分发射极仍然被暴露。
本发明的另一情况是一种将集电极-基极电容(Ccb)减为最小的双极晶体管。具体地说，借助于减小底座注入区27的面积，而降低了集电极-基极电容的本征分量(Ccb，int)，且借助于减小基极接触窗口(BX)的长度，使基极接触窗口(BX)的面积小于器件的有源区(RX)，可以降低集电极-基极电容的非本征分量(Ccb，ext)。一般说来，本发明的双极晶体管结构包含：
发射极；
基极，它包含与发射极电接触的本征基极部分和与本征基极部分电接触并被电隔离于发射极的非本征基极部分；
集电极，它包含被非本征集电极环绕的本征集电极部分，此本征集电极部分与本征基极部分电接触，其中，双极晶体管的有源区包含至少本征集电极部分和本征基极部分；以及
位于非本征集电极与非本征基极之间的基极窗口介质，其中，基极窗口介质延伸到双极晶体管的有源区中。
本发明的另一情况是一种生产上述具有非本征基极与集电极之间的基极窗口介质层的晶体管结构的方法。一般说来，本发明的方法包含：
在衬底第二导电性部分顶部上，形成第一导电性的外延生长的含硅层；
在第一导电性的外延生长含硅层中，形成至少二个隔离区，其中，有源区被确定在至少二个隔离区之间；
在第一导电性的外延生长含硅层以及至少二个隔离区的顶部上，形成基极窗口介质层；其中，基极窗口介质层延伸至有源区内；
形成一组第一导电性非本征基极区，各个第一导电性外延基极区被发射极沟道分隔，此发射极沟道暴露部分第一导电性的外延生长含硅层；
在发射极沟道内形成第二导电性的发射极，其中，第二导电性的发射极与第一导电性的非本征基极区被发射极/基极隔离间隔分隔；以及
提供了至器件有源区的电连接。
此外，利用低介电常数材料作为深沟槽的填充剂，可以减小集电极-衬底电容(Ccs)。
附图说明
图1是现有技术双极晶体管的剖面图。
图2剖面图示出了本发明的双极晶体管的一个实施方案，它包含凹陷了的发射极、窄的底座掺杂集电极区、以及整个硅化了的非本征基极区。
图3剖面图示出了本发明的双极晶体管的另一实施方案，它包含延伸到双极晶体管有源区中的基极窗口介质。
图4(a)-19(a)剖面图示出了用来生产图2所示双极晶体管的各个加工步骤。
图4(b)-19(b)剖面图示出了用来生产图3所示双极晶体管的各个加工步骤。
具体实施方式
本发明的目的是一种具有改进了的最高振荡频率(fmax)的双极晶体管以及制造具有改进了的最高振荡频率(fmax)的双极晶体管的方法，现在参照本申请的附图来更详细地描述本发明。为简单起见，在附图中示出了单个双极器件区域。可以理解的是，其它的双极器件区域以及数字逻辑电路(未示出)可以被制作在附图所示的双极器件区域附近。在各个附图中，相似或相当的元件由相似的参考号表示。
参照图2，示出了本发明的一个实施方案，提供了一种双极晶体管，它具有凹陷的发射极20和优化的发射极-基极间隔14(以下称为发射极/基极间隔)。凹陷的发射极20降低了发射极电阻(Re)和发射极-基极电容(Ceb)。优化的发射极/基极间隔14使得非本征基极区15能够比先前在现有技术双极晶体管中更靠近器件的本征部分90。术语“器件的本征部分”意味着形成NPN双极晶体管的NP和PN结的器件部分，例如，包括本征发射极、本征基极、以及本征集电极。掺杂剂和SiGe分布也可以被选择来提供PNP器件。因此，PNP和NPN器件都在本发明的范围内。器件的非本征部分提供了到器件本征部分的电连接。优化的发射极/基极间隔14借助于减小从非本征基极流到本征基极的电流幅度而降低了基极电阻(Rb)，同时确保使发射极基极击穿和泄漏被减为最小。
由于凹陷的发射极20显著地减小了发射极-基极电容(Ceb)，故非本征基极15可以被置于更靠近器件的本征部分90而不增大器件的总电容。图1所示的现有技术晶体管要求发射极18具有其一部分重叠非本征基极区15的宽的接触焊点19。此接触焊点19包括用作随后形成的互连通道的接触表面的部分，并被设计来避免将发射极18短路到非本征基极15。现在参照图2，与现有技术晶体管形成对照，本发明的发射极20可以被凹陷到非本征基极部分15以下；因此消除了现有技术晶体管中使用的接触焊点，从而降低了发射极电阻(Re)和发射极-基极电容(Ceb)。
仍然参照图2，借助于减小发射极18的顶部表面与发射极的本征部分之间的距离而减小发射极的非本征部分，发射极电阻(Re)被减小了。术语“发射极的本征部分”意味着直接接触本征基极的发射极结构部分，其中从发射极扩散到基极中的掺杂剂形成NP结。提供电流到NP结的发射极的其余部分是“非本征部分”。图2所示的凹陷的发射极20可以具有至少比图1所示现有技术晶体管的高度D1小50％的垂直高度D2。凹陷的发射极20的发射极高度最好约为600-1000埃。
如上所述，发射极20的凹陷降低了发射极-基极电容(Ceb)。在图1所示的现有技术晶体管中，寄生电容被形成在发射极18与非本征基极15之间。发射极18与非本征基极15用作电容器平板，而发射极/基极隔离间隔14和发射极焊点接触/非本征基极介质13用作电容器介质。在本发明的一个实施方案中，如图2所示，利用凹陷的发射极20，消除了形成在现有技术晶体管的发射极接触焊点19与非本征基极15之间的发射极-基极电容(Ceb)部分。
此外，借助于使发射极20凹陷到非本征基极区15的垂直高度以下，能够进一步降低发射极-基极电容(Ceb)；从而减小用作电容器介质的发射极/基极间隔14的(沿垂直方向测得的)长度。借助于减小用作电容器介质的发射极/基极间隔14部分，寄生的发射极-基极电容(Ceb)就被减小了。可以用作电容器介质的发射极/基极间隔14的长度对应于凹陷的发射极20的高度，可以约为600-1000埃。
发射极-基极电容(Ceb)的降低，归咎于凹陷的发射极20使非本征基极15能够被移动到比先前在现有技术晶体管中可能做到的更靠近器件的本征部分90而不增大器件的总寄生电容。在一个实施方案中，借助于减小发射极/基极间隔14的宽度W1，非本征基极15可以被移动到更靠近器件的本征部分。只要不出现发射极基极泄漏和发射极基极击穿，发射极/基极间隔14的宽度W1最好约为300埃。发射极/基极间隔14的宽度W1可以约为400-800埃。因此，非本征基极15的边沿与发射极窗口34的边沿之间的距离约为400-800埃。
虽然减小发射极/基极间隔14的宽度W1可能增大发射极20与非本征基极15之间的电容，但归咎于发射极/基极间隔的宽度W1减小的发射极-基极电容(Ceb)的增大，被归咎于凹陷的发射极20的发射极-基极电容(Ceb)的降低更多地补偿。此外，由于使非本征基极15更靠近集电极底座掺杂剂区域27而可能出现的集电极-基极电容(Ccb)的增大被归咎于凹陷的发射极20的发射极-基极电容(Ceb)的降低更多地补偿。因此，借助于减小器件的非本征基极15与本征部分90之间的距离(以及到集电极底座掺杂剂区域27的距离)，可以降低基极电阻(Rb)，而不以可能降低性能的方式显著地影响器件的总电容。
仍然参照图2，借助于对非本征基极15的顶部表面进行硅化，可以进一步降低双极晶体管的寄生基极电阻(Rb)，其中的硅化物材料21延伸到发射极/基极间隔14。由于硅化物材料的电阻比下方非本征基极15至少小一个数量级，故硅化物层21提供了到器件本征部分90的低阻电流路径。
再参照图1，在现有技术晶体管中，发射极18的接触焊点部分19延伸在部分非本征基极15上，其中的接触焊点部分19阻碍了下方非本征基极15部分被硅化。因此，现有技术的晶体管在无法被硅化的发射极18接触焊点19的下方具有非本征基极15的高阻部分22。再参照图2，借助于对上述现有技术晶体管的非本征基极15处的高阻部分进行硅化，本发明显著地降低了现有晶体管中固有的基极电阻(Rb)。
本发明的另一情况是，借助于牺牲性高质量氧化物改善非本征基极15与外延SiGe基极层23之间界面的质量，可以进一步降低基极电阻(Rb)。术语“高质量氧化物”意味着热生长的氧化物层，其中的氧化物对诸如表面沾污之类的杂质进行吸杂。借助于清除高质量的氧化物，被吸收的杂质也被清除，从而提供了原始的表面。
本发明双极晶体管结构的第一实施方案的另一情况是，可以降低集电极电阻(Rc)而不对集电极-基极电容(Ccb)造成不利影响。参照图2，晶体管的本征部分90可以通过集电极底座掺杂剂区域27被电连接到子集电极24。此子集电极24是衬底的重掺杂低阻部分。集电极底座区域27被形成在位于子集电极24顶部的导电性较低的外延生长的含硅层25(也称为集电极)中。
借助于提高集电极底座掺杂剂区域27的子集电极24侧中的掺杂剂浓度，可以降低集电极电阻(Rc)，从而增加到达子集电极24的载流子。由于提高了的掺杂剂浓度位于与集电极的本征侧相反的更靠近集电极的子集电极部分24，故不显著地增大集电极-基极电容(Ccb)。
借助于减小其中形成集电极底座掺杂剂区域27的外延含硅层25的厚度T1，集电极电阻(Rc)被进一步降低。外延含硅层25的厚度T1的减小，缩短了从器件本征部分90到集电极接触28的电流路径，因而降低了集电极电阻(Rc)的寄生部分。
借助于减小集电极底座掺杂剂区域27的面积，可以减小集电极-基极电容(Ccb)的本征分量。例如，如图2所示，借助于提供窄薄的集电极底座掺杂剂分布，能够减小集电极底座掺杂剂区域27的面积。现有技术的双极晶体管典型地包括相似于图1所示集电极底座17的更宽的集电极掺杂剂分布。虽然借助于使底座区域27变窄而增大了集电极电阻，但这一增大被由于减薄外延区25而得到的集电极电阻(Rc)的相应降低更多地补偿。因此，能够降低集电极-基极电容(Ccb)而不牺牲集电极电阻(Rc)。
参照图3，在本发明的另一实施方案中，借助于将介质层引入到器件的有源区(Rx)中，可以进一步减小集电极-基极电容(Ccb)，其中，介质层位于非本征基极15和外延SiGe基极层23下方。此介质层最好可以是提供基极接触窗口(Bx)的基极窗口介质32和33。基极窗口介质32和33最好延伸到器件的有源区(Rx)中，其中基极接触窗口(Bx)的宽度小于有源区(Rx)。有源区(Rx)包括至少器件的本征部分，且位于各个隔离区31之间。
由于额外的介质增大了将集电极分隔于非本征基极15与外延SiGe基极层23的组合的距离，故基极窗口介质层32和33降低了集电极-基极电容(Ccb)。可以用凹陷的发射极20或不用凹陷的发射极20来实现基极窗口介质层32和33到器件有源区(Rx)中的延伸。可以用完全硅化的非本征基极区或不用完全硅化的非本征基极区来实现基极窗口介质层32和33到器件有源区(Rx)中的延伸。
本发明的另一情况是，借助于组合低介电常数介质材料作为深沟槽(未示出)介质填料，可以降低集电极-衬底电容(Ccs)。沟槽的深度可以约为2-8微米，最好约为4-6微米。
下面在图4-19中来描述图2和3所示的双极晶体管的制造方法，其中，图4(a)-19(a)示出了制作图2所示双极晶体管的方法，而图4(b)-19(b)示出了制作图3所示双极晶体管的方法。
首先参照图4(a)，提供了含硅的衬底，其中，含硅衬底的上表面被重掺杂，以便产生低阻子集电极区24。此处所用的术语“含硅”表示包括硅的任何半导体材料。示例性例子包括但不局限于Si、SiGe、SiGeC、SiC。
子集电极24可以被掺杂，以便提供n+型硅。最好可以用元素周期表的V族元素来对子集电极区24进行掺杂，这些元素包括但不局限于砷(As)、锑(Sb)、或磷(P)。掺杂剂浓度可以约为每立方厘米1020-1021原子。可以用常规离子注入工艺或原位掺杂方法对子集电极区24进行掺杂。子集电极24可以具有各种厚度，但厚度最好约为0.5-2.0微米。
然后在子集电极区24顶部形成外延生长的含硅层25。最好用典型地在大约450-700℃的温度下执行的低温外延生长工艺来形成此外延生长的含硅层25。此外延生长的含硅层25最好不被有意地掺杂。此外延生长的含硅层典型地被n型掺杂剂自掺杂，此n型掺杂剂包括但不局限于砷(As)、锑(Sb)、或磷(P)。掺杂剂浓度最好被限制为低于每立方厘米1015原子，最好低于每立方厘米1014原子。为了尽量减小集电极电阻(Rc)的寄生部分，外延生长的含硅层25的厚度T1可以小于大约0.6微米，最好约为0.3-0.5微米。
外延生长的含硅层25的厚度设定了稍后形成的底座集电极区27离器件顶部表面的深度，且更重要的是从本征基极到子集电极24的尺寸，因而包含非本征集电极区的大的组成部分。借助于减小外延生长的含硅层25的厚度，可以降低集电极电阻。
仍然参照图4(a)，然后用常规工艺步骤形成隔离区31亦即浅沟槽隔离(STI)区。借助于用诸如反应离子刻蚀(RIE)或等离子体腐蚀之类的常规干法腐蚀工艺将沟槽腐蚀到外延生长的含硅层25中，可以形成此STI区。可以用例如氧化物的常规衬里材料对沟槽可选地进行衬里，然后利用CVD或另一相似的淀积工艺，用多晶硅或其它相似的STI介质材料来填充沟槽。在淀积之后，STI介质可以被可选地致密化。诸如化学机械抛光(CMP)之类的常规整平工艺可以被可选地用来提供平坦的结构。或者，隔离区31可以是场隔离区。可以用局部硅氧化工艺来形成场隔离区。
在形成隔离区31之后，集电极底座掺杂剂区域27可以被引入到外延生长的含硅层25中，其中，集电极底座掺杂剂形成了基极集电极结，并将电流传导到子集电极24。集电极掺杂必需足够高，以便在器件工作过程中降低也称为基极外推效应的Kirk效应。利用图形化的阻挡掩模来暴露注入的选定区域，集电极底座掺杂剂区域27可以被选择性地注入在二个隔离区31之间的外延生长硅层25内。可以用常规的光刻和腐蚀工艺来形成此阻挡掩模，其中，阻挡掩模中的窗口与随后注入的集电极底座掺杂剂区域27对应，且宽度约为0.2-0.8微米。
可以对集电极底座掺杂剂区域27进行掺杂，以便产生n-型含硅区。集电极底座掺杂剂区域27的宽度最好足够窄，以便降低寄生的集电极-基极电容(Ccb)，且掺杂浓度最好足够高，以便在器件工作过程中限制基极加宽和确保低的集电极电阻(Rc)。最好用包括第一浅注入和第二较深注入的二步离子注入工艺来形成底座区域，其中，第一浅注入包含低能低浓度注入，以便避免影响集电极基极电容(Ccb)，第二较深的注入包含高能高浓度注入，以便降低在底座集电极区27最邻近下方子集电极24的部分处的集电极电阻(Rc)。
在本发明中，利用其中采用诸如As或Sb之类的n型掺杂剂的常规离子注入工艺来形成集电极底座掺杂剂区域27。在本发明的一个优选实施方案中，集电极底座掺杂剂区域27的浅注入由Sb组成。由于Sb导致最窄的原始注入分布以及其扩散比As更不容易得多且比P显著地更不容易，故Sb是优选的。用约为每平方厘米2×1011-1×1013原子的离子注入剂量和约为20-150keV的能量，来形成浅注入区。更优选的是，用约为每平方厘米5×1011-5×1012原子的Sb离子剂量和约为30-50keV的能量，来形成集电极底座掺杂剂区域27的浅注入区。
根据本发明，靠近本征基极的底座集电极区域27的宽度小于大约0.8微米。更优选的是，靠近本征基极的底座集电极区域27的宽度约为0.1-0.5微米。借助于产生减小了面积的底座集电极区27，可以将集电极-基极电容(Ccb)的寄生部分减为最小。
形成最靠近子集电极区24的集电极底座掺杂剂区域27的第二较深的注入包含约为每立方厘米1016原子的注入浓度。
可以省略集电极底座掺杂剂区域27。此外，可以仅仅用深注入来实施集电极底座掺杂剂区域27，其中可以省略浅注入。在一个实施方案中，利用仅仅包含深注入的集电极掺杂区域，可以改善集电极基极击穿电压。
集电极穿通区12可以被形成在与器件本征部分90所在的外延生长含硅层25部分相反的外延生长含硅层25部分中。集电极穿通区12提供了随后形成的集电极互连的接触表面，且最好包含相似于子集电极区24的掺杂剂类型和掺杂剂浓度。
在下一个工艺步骤中，能够提供腐蚀停止作用的氧化物或其它相似材料的腐蚀停止层32被淀积或生长跨越在外延生长的含硅层25的顶部表面和隔离区31的顶部表面上。此腐蚀停止层32最好是厚度约为10-50nm的二氧化硅(SiO2)。随后可以在腐蚀停止介质层32顶部淀积籽晶层33，但此籽晶层33可以被省略。籽晶层33最好可以包含多晶硅或非晶硅，且厚度约为10-100nm。
然后可以用常规光刻和腐蚀技术来清除部分籽晶层33和腐蚀停止介质32。被清除的部分籽晶层33和腐蚀停止介质32在随后成为双极晶体管本征部分的部分外延生长的含硅层25上提供了基极窗口(Bx)。此外，基极窗口(Bx)还可以暴露部分隔离区31。腐蚀停止介质32和籽晶层33保留在集电极穿通区上。此保留的腐蚀停止介质32和籽晶层33随后可以被清除。
参照图4(a)，对应于诸如图2所示器件的本发明的一个实施方案的基极窗口(Bx)的宽度约为0.5-1微米。现在参照图4(b)，在对应于图3所示器件的本发明的另一实施方案中，基极窗口(Bx)的宽度小于器件有源区(Rx)的宽度。此有源区(Rx)包括器件的本征部分，并被此处图4(a)所述形成的隔离区31侧翼包围。基极窗口(Bx)的宽度最好约为0.3-0.5微米，其中，包含二氧化硅腐蚀停止介质32和/或多晶硅籽晶层33的部分基极窗口介质32和33横向延伸超过隔离区31进入到器件的有源区(Rx)中。有源区(Rx)的宽度约为0.3-0.8微米，优选为小于0.6微米。
如图4(b)所示将部分基极窗口介质32和33引入到器件的有源区(Rx)中，使介质材料位于部分非本征集电极与随后形成的非本征基极区之间。借助于增大分隔上述基极区和集电极区的介质材料的厚度，降低了集电极-基极电容(Ccb)。
参照图5(a)，外延硅锗(SiGe)层23被生长在图4(a)所示结构上表面的顶部。最好用温度约为450-700℃的低温外延生长工艺来生长此外延硅锗(SiGe)层23。或者，多晶硅锗(poly-SiGe)可以被形成为重叠隔离区31，只要外延SiGe被形成在其中形成器件本征部分的外延生长含硅层25区域的顶部即可。外延生长的SiGe层23可以被p型掺杂，其中的p型掺杂剂可以包含元素周期表的IIIA族元素，优选为硼(B)。低温SiGe外延层被掺杂成符合本征基极所希望的掺杂剂浓度和类型。
由于在外延含硅层25上形成外延SiGe与在隔离区31的氧化物上形成外延SiGe之间的生长差别，故在SiGe外延层23中与外延生长含硅层25和沟槽隔离区31的各个界面重叠处形成了缺失区(divot)35。
图5(b)表示了此工艺步骤，此时基极窗口(Bx)的横向尺寸小于器件的有源区Rx。在此实施方案中，各个缺失区35的顶点与基极窗口介质32和33的端部对准。将基极窗口介质材料引入到器件的有源区(Rx)中，与其中基极窗口(Bx)不小于有源区(Rx)的器件中的SiGe外延层23的宽度W3相比，减小了其中形成器件本征部分90的SiGe外延层23的宽度W2。将基极窗口(Bx)减小到器件有源区(Rx)以内，降低了掺杂剂从非本征基极15进入缺失区35并沿硅到隔离区界面的外扩散。对这一扩散的抑制，降低了非本征集电极-基极电容(Ccb，int)。
参照图6(a)和6(b)，牺牲氧化物膜36然后被淀积在SiGe外延层23顶部上。最好可以用高压氧化工艺来形成此牺牲氧化物膜36。或者，可以利用温度约为700-740℃的低循环热氧化来形成氧化物膜36。氧化物膜36的典型厚度约为5-20nm。牺牲氧化物膜36的质量影响着SiGe外延层23与随后形成的非本征基极区15之间的界面。高质量的牺牲氧化物膜36改善了SiGe外延层/非本征基极界面，并降低了基极电阻(Rb)。此高质量的牺牲氧化物膜36是一种热生长的氧化物层，它对诸如沾污之类的收质进行吸杂。借助于清除高质量的牺牲氧化物膜36，被吸收的杂质也被清除，从而提供原始的表面。
参照图7(a)，在下一工艺步骤中，非本征基极区15被形成在外延生长的SiGe层23顶部上。首先，用常规光刻和腐蚀工艺步骤，从外延生长的SiGe层23的上表面清除部分牺牲氧化物膜36。在清除部分牺牲氧化物膜36之后，将形成凸起的非本征基极区15的非本征层或膜，被淀积在器件的上表面上。此非本征层可以是重掺杂的多晶硅或非晶硅，并可以被原位掺杂或不被原位掺杂。此非本征层的掺杂剂类型可以与外延生长的SiGe层的导电类型相同。对于NPN晶体管，掺杂剂典型为硼。此非本征层的厚度典型地约为100-650nm。在淀积之后，非本征层或膜被腐蚀和整平，以便形成非本征基极区15。在进一步的加工步骤中，发射极沟道34被形成，且将各个非本征基极区分隔开。
然后，介质间隔14和37被形成为紧靠非本征基极15的侧壁。用常规淀积和腐蚀工艺步骤来形成此介质间隔14和37。此介质间隔14和37可以由氧化物、氮化物、或氮氧化物材料组成，最好由Si3N4组成。以下称为发射极/基极间隔14的将非本征基极15分隔于随后形成的发射极的介质间隔14，其宽度W1典型地可以约为400-800埃。在一个实施方案中，发射极/基极间隔14的宽度W1可以约为300埃或以下，将非本征基极15置于比先前在现有技术晶体管中所能够做到的更紧靠器件的本征部分90，只要避免发射极-基极泄漏和发射极-基极击穿即可。
在形成介质间隔14和37之后，非本征基极隔离膜38可以被形成在非本征基极15顶部。此非本征基极隔离膜38可以包含氧化物、氮化物、以及氮氧化物材料，最好是由原硅酸四乙酯(TEOS)前体形成的二氧化硅。图7(b)表示了上述各个工艺步骤，此时基极窗口Bx的横向尺寸小于器件的有源区Rx。
参照图8(a)和8(b)，多晶硅或非晶硅膜39可以分别被满铺淀积在图7(a)和7(b)所示器件的顶部表面上。此多晶硅或非晶硅膜39的厚度可以约为30-200nm。此多晶硅或非晶硅膜39可以被原位掺杂或被离子注入掺杂。掺杂剂最好是原位掺杂的磷(P)，与要求较高温度来使掺杂剂稍许扩散到外延形成的SiGe层23中的砷(As)或锑(Sb)相反，磷(P)使所要求的温度降为最低。图8(b)表示了这一工艺步骤，此时基极窗口(Bx)的横向尺寸小于器件的有源区(Rx)。
现在参照图9(a)，在下一工艺步骤中，用包括但不局限于化学机械抛光(CMP)的常规整平工艺，对多晶硅或非晶硅膜39进行整平。多晶硅或非晶硅膜39被整平到直至非本征基极隔离介质38的上表面被暴露，形成与非本征基极隔离介质38的表面共平面的发射极栓塞40。如图9(a)所示，多晶硅或非晶硅膜39的其余部分保留在侧翼包围凸起的非本征基极区的器件区上。或者，可以用反应离子刻蚀方法来整平多晶硅或非晶硅膜39。图9(b)表示了当基极窗口(Bx)的横向尺寸小于器件的有源区(Rx)时的这一工艺步骤。
参照图10(a)和10(b)，在下一工艺步骤中，发射极栓塞40被凹陷，以便形成凹陷的发射极20，其中，发射极被凹陷到非本征基极区15的顶部表面以下。可以用包括但不局限于干法腐蚀和湿法腐蚀工艺的常规腐蚀工艺来凹陷发射极栓塞。此腐蚀工艺最好是反应离子刻蚀工艺，此工艺使用对非本征基极隔离介质38的二氧化硅和腐蚀停止层36的二氧化硅有选择性的凹陷多晶硅发射极栓塞的腐蚀化学物质。此腐蚀化学物质可以包含KOH。图10(b)表示了当基极窗口(Bx)的横向尺寸小于器件的有源区(Rx)时的这一工艺步骤。
由于在外延生长的含硅材料上生长的多晶硅与在氧化物材料上生长的多晶硅之间的生长差别，故发射极沟道34内的多晶硅比生长在隔离区31顶部上的多晶硅更厚。因此，隔离区31顶部上的多晶硅层39在发射极凹陷腐蚀过程中可以被完全清除，而部分发射极栓塞40保留下来，形成凹陷的发射极20。由于凹陷的发射极20被形成在由随后成为非本征基极区15的层形成的发射极沟道34内，故凹陷的发射极20自对准于非本征基极15。发射极/基极间隔14将凹陷的发射极20与非本征基极15分隔开。
凹陷的非本征发射极20的垂直高度可以约为50-500nm，优选约为60-80nm。发射极20的凹陷，减小了发射极的非本征部分，因而缩短了到发射极本征部分的电流路径，从而将发射极电阻(Re)减为最小。非本征发射极20的凹陷还将发射极-基极电容(Ceb)显著地降低到了能够得到减小了的发射极/基极间隔14宽度W1的水平而对器件的总性能没有不利的影响。。发射极/基极间隔14的宽度W1的减小，使非本征基极15更靠近本征基极，因而减小了基极电阻(Rb)。
参照图11(a)和11(b)，在下一工艺步骤中，用常规的选择性腐蚀方法，发射极基极隔离介质38和腐蚀停止层36被从非本征基极15的顶部表面和外延生长的SiGe层23的顶部表面清除。最好在对介质间隔14和37的Si3N4和n型掺杂的外延生长SiGe层23有选择性的条件下腐蚀TEOS二氧化硅发射极基极隔离介质38和二氧化硅腐蚀停止层36。此腐蚀工艺可以包括湿法和干法工艺，最好是反应离子刻蚀。
然后，最好用原硅酸四乙酯(TEOS)前体，在包括非本征基极区15的暴露表面和外延生长的SiGe层23的暴露表面的器件表面顶部上，共形生长硬掩模氧化物层40。或者，可以用常规低温热生长或包括但不局限于化学气相淀积以及等离子体增强化学气相淀积的低温淀积工艺，来形成硬掩模氧化物层40。术语“低温”意味着约为450-500℃的温度。
在多晶硅淀积之后，光抗蚀剂阻挡掩模41被形成为对准于位于非本征基极区15外侧壁上的介质间隔37。具体地说，光抗蚀剂阻挡掩模41的形成以在整个结构上满铺淀积光抗蚀剂层开始。此光抗蚀剂层然后被选择性地曝光并显影，以便对硬掩模41进行图形化，保护衬底的至少一个第一区域而暴露衬底的至少一个第二区域。然后对器件的暴露区域进行加工，同时保护光抗蚀剂阻挡掩模41下方的区域。
在形成光抗蚀剂阻挡掩模41之后，在对介质间隔37和下方外延生长的SiGe层23有选择性的条件下腐蚀硬掩模氧化物层40的暴露区。最好用对介质间隔14的Si3N4和光抗蚀剂硬掩模41有选择性的腐蚀化学物质由反应离子刻蚀来腐蚀氧化物硬掩模层40的暴露区。
在下一工艺步骤中，用最好包含HF的化学剥离方法来清除光抗蚀剂阻挡掩模41。在清除光抗蚀剂阻挡掩模41之后，外延生长的SiGe层23的暴露部分被腐蚀，将下方的腐蚀停止层32暴露，其中，氧化物硬掩模层40的剩余部分保护了下方的非本征基极区15。用反应离子刻蚀方法，采用对下方二氧化硅腐蚀停止层32有选择性的腐蚀化学剂来清除外延生长的SiGe层23的暴露部分。
然后，如图12(a)和12(b)所示，用常规的选择性腐蚀工艺清除氧化物硬掩模40的其余部分，以便暴露非本征基极15的顶部表面，其中介质间隔14和37的部分44垂直延伸超过非本征基极15的顶部表面。最好在对多晶硅籽晶层33有选择性的条件下清除氧化物硬掩模40的TEOS氧化物。然后，在对二氧化硅腐蚀停止层32、SiGe非本征基极区15、以及介质间隔14和37的Si3N4有选择性的条件下腐蚀多晶硅籽晶层33。
现在参照图13(a)和13(b)，绝缘间隔42和43被形成在介质间隔14和37上。绝缘间隔42和43可以被用来确保随后形成的硅化物接触不将非本征基极区15短路到发射极20。当形成硅化镍接触时，最好采用绝缘间隔42和43。例如当采用硅化钴时，可以省略绝缘间隔42和43。
外绝缘间隔42被形成为紧靠外介质间隔37和外延生长的SiGe层23的外侧壁。内绝缘间隔43被形成为紧靠延伸超过本征基极区15顶部表面的介质间隔部分44的内侧壁。间隔材料可以包含诸如氮化物、氧化物、氮氧化物、或它们的组合之类的介质，最好是Si3N4。可以用常规的淀积和腐蚀工艺来形成绝缘间隔42和43。外绝缘间隔42的宽度可以约为22.5-27.5nm。内绝缘间隔43的宽度可以约为22.5-27.5nm。绝缘帽也被形成在凹陷的发射极20顶部，其中，绝缘帽限制了发射极掺杂剂在发射极掺杂剂推进退火过程中的外扩散。发射极20顶部上的绝缘帽(未示出)最好是诸如Si3N4的氮化物。
在下一工艺步骤中，用大约1000℃温度下的快速热退火工艺来进行大约10秒钟的常规发射极掺杂剂推进退火。在发射极推进退火过程中，掺杂剂从发射极20扩散进入到下方的基极材料部分中，其中，扩散的掺杂剂产生本征发射极。n型掺杂剂最好扩散进入到部分下方p型SiGe基极材料中，形成n型本征发射极。在发射极推进退火之后，发射极顶部的帽层被清除。然后，可以选择性地腐蚀氧化物腐蚀停止层32，以便暴露其上可以随后形成硅化物层28的集电极的穿通部分12。
现在参照图14(a)和14(b)，在下一工艺步骤中，硅化物接触21、28、45被提供在集电极穿通12、非本征基极区15、以及凹陷的发射极20的顶部。硅化物的形成典型地要求将诸如Ni、Co、Ti之类的难熔金属淀积到含硅材料的表面上。由于硅化物不形成在分隔集电极、发射极、以及基极区的绝缘间隔上，故间隔14、37、42、43确保了硅化物接触不短路集电极、发射极、以及基极区。在金属淀积之后，用诸如但不局限于快速热退火的常规工艺对结构进行退火步骤。在热退火过程中，淀积的金属与硅发生反应，形成金属的硅化物。
与发射极、基极、以及集电极接触的硅化物的形成减小了发射极电阻(Re)、基极电阻(Rb)、以及集电极电阻(Rc)的寄生部分。与相似于图1所示现有技术晶体管结构相比，本发明借助于对非本征基极区15的基本上整个上表面进行硅化而进一步减小了基极电阻(Rb)。
现在参照图15(a)和15(b)，诸如氧化物、氮化物、以及氮氧化物之类的绝缘材料的隔离叠层49，被淀积在图14(a)所示结构的顶部表面上。隔离叠层49最好包含形成在隔离氧化物层46顶部的隔离氮化物层47。隔离氧化物层46可以包含用等离子体增强化学气相淀积(PECVD)从原硅酸四乙酯(TEOS)前体形成的二氧化硅。或者，可以用低温淀积和热生长工艺来形成隔离氧化物层46。隔离氧化物层46的厚度可以约为40-60nm。
可以用包括但不局限于化学气相淀积(CVD)和等离子体增强化学气相淀积(PECVD)的常规淀积工艺将隔离氮化物层47淀积在隔离氧化物层46顶部。隔离氮化物层47的厚度可以约为80-120nm。
然后，通过甩涂或相似的工艺，将光抗蚀剂层48涂敷在隔离叠层49顶部。然后对光抗蚀剂层48进行图形化和显影，以便暴露重叠器件本征部分90的部分隔离叠层49。
参照图16(a)和16(b)，用选择性腐蚀工艺，最好是反应离子刻蚀工艺，清除隔离叠层49的暴露部分，其中，剩余光抗蚀剂48下方的隔离叠层49部分被保护。最好用对图形化的光抗蚀剂48和下方二氧化硅隔离氧化物层46有选择性的腐蚀化学过程来清除暴露的隔离多晶硅层47。然后，最好用对图形化的光抗蚀剂48、Si3N4间隔14和42、以及多晶硅凹陷非本征发射极20有选择性的腐蚀化学过程来清除二氧化硅隔离氧化物层46。凹陷51可以被形成在凹陷发射极20二侧上的被腐蚀的隔离叠层与间隔14和42之间。然后用湿法化学剥离方法清除图形化的光抗蚀剂48。
现在参照图17(a)和17(b)，接触隔离间隔60被形成，以便填充凹陷51并确保随后形成的发射极互连63不将凹陷的发射极20短路到非本征基极区15。最好是Si3N4的绝缘材料层被首先淀积在包括凹陷51的图16(a)和16(b)所示的结构的顶部表面上。然后用常规光刻和腐蚀工艺对绝缘材料层进行腐蚀，以便提供填充凹陷51的接触隔离间隔60，同时确保产生最窄的发射极接触区。接触隔离间隔60还将非本征基极15的顶部表面电隔离于随后形成的发射极互连63。凹陷的发射极20接触表面的宽度W4可以约为60-200nm，最好为100nm。
参照图18(a)和18(b)，在形成接触隔离间隔60之后，介质材料层被满铺淀积在整个衬底上，并被整平。满铺介质层61可以选自诸如SiO2、Si3N4、SiOxNy、SiC、SiCO、SiCOH、SiCH的化合物之类的含硅材料；一些或全部Si被Ge取代的上述含硅材料；掺碳的氧化物；无机氧化物；无机聚合物；混合聚合物；诸如聚酰亚胺或SiLKTM之类的有机聚合物；其它的含碳材料；诸如甩涂玻璃和倍半硅氧烷基材料；以及也称为非晶氢化碳的类金刚石碳(DLC)。满铺介质61的其它选择包括多孔形式的或在加工过程中改变成多孔或从多孔和/或可渗透改变成无孔和/或不可渗透的形式的任何上述材料。
可以用包括但不局限于从溶液甩涂、从溶液喷涂、化学气相淀积(CVD)、等离子体增强CVD(PECVD)、溅射淀积、反应溅射淀积、离子束淀积、以及蒸发的本技术领域熟练人员众所周知的各种方法，来形成满铺介质层61。在一个优选实施方案中，介质层61包含甩涂玻璃，最优选是硼磷硅酸盐玻璃(BPSG)。
仍然参照图18(a)和18(b)，淀积的介质61被图形化并腐蚀，以便形成到达凹陷的发射极20的发射极接触通道62。由于隔离叠层49和接触隔离间隔60将非本征基极区15隔离于随后形成在发射极接触通道62中的发射极互连63，故发射极接触通道62的宽度W5可以大于凹陷的发射极20接触表面的宽度W4。
在形成发射极接触通道62之后，借助于用诸如CVD或电镀之类的常规工艺将导电金属淀积到发射极接触通道62中而形成发射极互连63。此导电金属可以包括但不局限于钨、铜、铝、银、金、以及它们的合金。在下一工艺步骤中，如图19(a)和19(b)所示，用常规工艺步骤形成到集电极接触硅化物28的集电极区互连64以及到非本征基极硅化物21的基极区互连65。
虽然用其优选实施方案已经具体描述了本发明，但本技术领域熟练人员可以理解的是，可以作出形式和细节方面的上述和其它的改变而不偏离本发明的构思与范围。因此认为本发明不局限于所述的准确形式和细节，而是包括在所附权利要求的范围内。
Claims (16)
1. 一种双极晶体管，它包含：
发射极，它包含本征发射极部分和非本征发射极部分；
基极，它包含与所述本征发射极部分电接触的本征基极部分以及与所述本征基极部分电接触并被发射极/基极间隔电隔离于所述非本征发射极部分的非本征基极部分，其中，所述非本征发射极部分被凹陷到所述非本征基极部分的上表面以下；以及
集电极，它与所述本征基极部分电接触。
2. 权利要求1的双极晶体管，其中，所述非本征基极部分包含被硅化至所述发射极/基极间隔的上表面。
3. 权利要求1的双极晶体管，其中，所述集电极还包含底座掺杂剂区域。
4. 权利要求1的双极晶体管，其中，各个所述发射极/基极间隔的宽度为22.5-27.5nm。
5. 一种双极晶体管，它包含：
发射极；
基极，它包含与所述发射极电接触的本征基极部分以及与所述本征基极部分电接触并被发射极/基极间隔电隔离于所述发射极的非本征基极部分，其中，所述非本征基极部分的上表面被硅化至所述发射极/基极间隔；以及
集电极，它与所述本征基极部分电接触，
其中，所述发射极被凹陷到所述非本征基极部分的所述上表面以下。
6. 一种双极晶体管，它包含：
发射极；
基极，它包含与所述发射极电接触的本征基极部分以及与所述本征基极部分电接触并被电隔离于所述发射极的非本征基极部分；
集电极，它包含被非本征集电极环绕的本征集电极部分，所述本征集电极部分与所述本征基极部分电接触，其中，所述双极晶体管的有源区包含至少所述本征集电极部分和所述本征基极部分；以及
位于所述非本征集电极与所述非本征基极部分之间的基极窗口介质，其中，所述基极窗口介质延伸到所述双极晶体管的所述有源区中，
其中，所述发射极被凹陷到所述非本征基极部分的上表面以下。
7. 权利要求6的双极晶体管，还包括覆盖所述非本征基极部分的整个表面的硅化物区。
8. 权利要求6的双极晶体管，其中，所述集电极还包含底座注入区，其中，所述底座注入区在紧靠所述非本征集电极处具有峰值掺杂剂浓度。
9. 一种制作双极晶体管的方法，包括下列步骤：
形成集电极；
在所述集电极上形成本征基极；
形成被发射极沟道分隔开的多个非本征基极区，所述发射极沟道暴露所述本征基极的上表面；
在各个所述非本征基极区的垂直表面上形成发射极/基极间隔；
在所述发射极沟道内形成发射极，其中，所述发射极被凹陷到所述非本征基极区的上表面以下；
至少在所述非本征基极区和所述发射极的顶部上形成隔离叠层；
在所述隔离叠层顶部形成介质层；
提供通过所述介质层和所述隔离叠层的发射极通道，以便暴露所述发射极和部分所述非本征基极区；以及
在所述发射极通道内形成接触隔离间隔，以便提供所述凹陷的发射极与所述非本征基极区之间的电隔离，其中，部分所述凹陷的发射极仍然被暴露。
10. 权利要求9的制作双极晶体管的方法，还包含提供到所述发射极、所述非本征基极区、以及所述集电极的电连接。
11. 权利要求9的制作双极晶体管的方法，其中，所述在所述发射极沟道中形成所述发射极包含：
在至少所述发射极沟道顶部淀积多晶硅层；
将所述多晶硅层整平成与所述非本征基极区的水平表面共平面；以及
用选择性腐蚀方法，使所述多晶硅层凹陷。
12. 权利要求9的制作双极晶体管的方法，其中，所述发射极的上表面和所述非本征基极区的水平表面被硅化，其中，所述硅化物区延伸到所述发射极/基极间隔。
13. 权利要求9的制作双极晶体管的方法，其中，所述集电极还包含底座掺杂剂区域，通过在30-50keV的能量下以每平方厘米2×1011-1×1013原子的浓度注入n型掺杂剂，形成所述底座掺杂剂区域。
14. 一种制作双极晶体管的方法，包括下列步骤：
在衬底第二导电性部分顶部上，形成第一导电性的外延生长的含硅层；
在所述第一导电性的外延生长含硅层中，形成至少二个隔离区，其中，有源区被形成在所述至少二个隔离区之间；
在所述第一导电性的外延生长含硅层以及所述至少二个隔离区的顶部上，形成基极窗口介质层；其中，所述基极窗口介质层在所述有源区内；
形成多个第一导电性非本征基极区，所述第一导电性非本征基极区的各个第一导电性外延基极区被发射极沟道分隔，所述发射极沟道暴露部分所述第一导电性的外延生长含硅层；以及
在所述发射极沟道内形成第二导电性的发射极，其中，所述发射极被发射极/基极间隔分隔于所述第一导电性的非本征基极区，并且
所述发射极被凹陷到各个第一导电性非本征基极区的水平表面以下。
15. 权利要求14的制作双极晶体管的方法，其中，所述第一导电性的外延生长含硅层的厚度小于0.6微米。
16. 权利要求14的制作双极晶体管的方法，其中，所述第一导电性非本征基极区组的所述水平表面被硅化至所述发射极/基极隔离间隔。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/789,282 | 2004-02-27 | ||
| US10/789,282 US7075126B2 (en) | 2004-02-27 | 2004-02-27 | Transistor structure with minimized parasitics and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1661810A CN1661810A (zh) | 2005-08-31 |
| CN100423286C true CN100423286C (zh) | 2008-10-01 |
Family
ID=34887239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100524281A Active CN100423286C (zh) | 2004-02-27 | 2005-02-25 | 具有最小寄生现象的晶体管结构及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US7075126B2 (zh) |
| JP (1) | JP4898125B2 (zh) |
| CN (1) | CN100423286C (zh) |
| TW (1) | TWI329886B (zh) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004044678B4 (de) * | 2004-09-09 | 2006-08-31 | Infineon Technologies Ag | Verfahren zum Herstellen eines Kondensators |
| DE102004053394B4 (de) * | 2004-11-05 | 2010-08-19 | Atmel Automotive Gmbh | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
| KR100668833B1 (ko) * | 2004-12-17 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| US20080050883A1 (en) * | 2006-08-25 | 2008-02-28 | Atmel Corporation | Hetrojunction bipolar transistor (hbt) with periodic multilayer base |
| US20070054460A1 (en) * | 2005-06-23 | 2007-03-08 | Atmel Corporation | System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop |
| US20060292809A1 (en) * | 2005-06-23 | 2006-12-28 | Enicks Darwin G | Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection |
| US7459367B2 (en) | 2005-07-27 | 2008-12-02 | International Business Machines Corporation | Method of forming a vertical P-N junction device |
| US8530934B2 (en) | 2005-11-07 | 2013-09-10 | Atmel Corporation | Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto |
| CN100361281C (zh) * | 2005-11-11 | 2008-01-09 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
| US7342293B2 (en) * | 2005-12-05 | 2008-03-11 | International Business Machines Corporation | Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same |
| US20070148890A1 (en) * | 2005-12-27 | 2007-06-28 | Enicks Darwin G | Oxygen enhanced metastable silicon germanium film layer |
| US20070262295A1 (en) * | 2006-05-11 | 2007-11-15 | Atmel Corporation | A method for manipulation of oxygen within semiconductor materials |
| US7781295B1 (en) * | 2006-07-13 | 2010-08-24 | National Semiconductor Corporation | System and method for providing a single deposition emitter/base in a bipolar junction transistor |
| US7390720B2 (en) * | 2006-10-05 | 2008-06-24 | International Business Machines Corporation | Local collector implant structure for heterojunction bipolar transistors and method of forming the same |
| US7569913B2 (en) * | 2006-10-26 | 2009-08-04 | Atmel Corporation | Boron etch-stop layer and methods related thereto |
| US7495250B2 (en) * | 2006-10-26 | 2009-02-24 | Atmel Corporation | Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto |
| US7550758B2 (en) | 2006-10-31 | 2009-06-23 | Atmel Corporation | Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator |
| US7927958B1 (en) | 2007-05-15 | 2011-04-19 | National Semiconductor Corporation | System and method for providing a self aligned bipolar transistor using a silicon nitride ring |
| US7910447B1 (en) | 2007-05-15 | 2011-03-22 | National Semiconductor Corporation | System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter |
| US7838375B1 (en) | 2007-05-25 | 2010-11-23 | National Semiconductor Corporation | System and method for providing a polyemit module for a self aligned heterojunction bipolar transistor architecture |
| US7982282B2 (en) | 2008-04-25 | 2011-07-19 | Freescale Semiconductor, Inc. | High efficiency amplifier with reduced parasitic capacitance |
| JP2010251368A (ja) * | 2009-04-10 | 2010-11-04 | Renesas Electronics Corp | バイポーラトランジスタ及びその製造方法 |
| US8610174B2 (en) * | 2011-11-30 | 2013-12-17 | International Business Machines Corporation | Bipolar transistor with a raised collector pedestal for reduced capacitance |
| TW201403782A (zh) * | 2012-07-04 | 2014-01-16 | Ind Tech Res Inst | 基底穿孔的製造方法、矽穿孔結構及其電容控制方法 |
| US9312370B2 (en) * | 2014-06-10 | 2016-04-12 | Globalfoundries Inc. | Bipolar transistor with extrinsic base region and methods of fabrication |
| US9245951B1 (en) | 2014-09-16 | 2016-01-26 | Globalfoundries Inc. | Profile control over a collector of a bipolar junction transistor |
| US9786770B1 (en) * | 2016-10-06 | 2017-10-10 | Nxp Usa, Inc. | Semiconductor device structure with non planar slide wall |
| CN106783542A (zh) * | 2016-12-23 | 2017-05-31 | 苏州工业园区纳米产业技术研究院有限公司 | Lpcvd法沉积硅锗膜的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1231506A (zh) * | 1998-04-07 | 1999-10-13 | 日本电气株式会社 | 高速和低寄生电容的半导体器件及其制造方法 |
| WO2002043132A1 (en) * | 2000-11-22 | 2002-05-30 | Conexant Systems, Inc. | Method for fabricating a self-aligned emitter in a bipolar transistor |
| US20020096742A1 (en) * | 2001-01-25 | 2002-07-25 | International Business Machines Corporation | ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region |
| US6649482B1 (en) * | 2001-06-15 | 2003-11-18 | National Semiconductor Corporation | Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor |
| CN1466225A (zh) * | 2002-06-05 | 2004-01-07 | 联华电子股份有限公司 | 双载子晶体管及其制造方法 |
| US20040014271A1 (en) * | 2002-07-18 | 2004-01-22 | International Business Machines Corporation | Diffused extrinsic base and method for fabrication |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237076A (ja) | 1989-03-09 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02256242A (ja) | 1989-03-29 | 1990-10-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH07130759A (ja) | 1993-10-28 | 1995-05-19 | Sony Corp | 半導体集積回路装置 |
| JP3172031B2 (ja) | 1994-03-15 | 2001-06-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US5619359A (en) | 1994-11-16 | 1997-04-08 | Nec Research Institute, Inc. | Optoelectronic apparatus |
| JPH08293481A (ja) | 1995-04-24 | 1996-11-05 | Hitachi Ltd | パターン形成方法および素子形成方法 |
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| JPH10261647A (ja) | 1997-03-18 | 1998-09-29 | Sony Corp | バイポーラ型半導体装置及びその製造方法 |
| JP3352941B2 (ja) | 1998-04-21 | 2002-12-03 | 株式会社東芝 | 半導体装置 |
| US20010002061A1 (en) * | 1997-09-29 | 2001-05-31 | Johnson F. Scott | Self-aligned in situ doped plug emitter |
| JPH11330088A (ja) | 1998-05-15 | 1999-11-30 | Nec Corp | 半導体装置とその製造方法 |
| FR2779571B1 (fr) | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
| US6346453B1 (en) * | 2000-01-27 | 2002-02-12 | Sige Microsystems Inc. | Method of producing a SI-GE base heterojunction bipolar device |
| US6595700B2 (en) | 2000-04-04 | 2003-07-22 | Shipley Company, L.L.C. | Optoelectronic packages having insulation layers |
| US6848839B2 (en) | 2000-04-07 | 2005-02-01 | Shipley Company, L.L.C. | Methods and devices for coupling optoelectronic packages |
| WO2002050880A1 (fr) | 2000-12-20 | 2002-06-27 | Sony Corporation | Procede de cristallisation en phase vapeur, procede de production de semiconducteur, et procede de production pour dispositif a semiconducteur |
| JP2002250846A (ja) | 2001-02-26 | 2002-09-06 | Seiko Epson Corp | 光モジュール及びその製造方法並びに光伝達装置 |
| JP2002334889A (ja) | 2001-05-10 | 2002-11-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6927476B2 (en) * | 2001-09-25 | 2005-08-09 | Internal Business Machines Corporation | Bipolar device having shallow junction raised extrinsic base and method for making the same |
| JP4078887B2 (ja) | 2002-06-05 | 2008-04-23 | ソニー株式会社 | 半導体装置及び同半導体装置の製造方法 |
-
2004
- 2004-02-27 US US10/789,282 patent/US7075126B2/en not_active Expired - Fee Related
-
2005
- 2005-02-04 TW TW094103743A patent/TWI329886B/zh not_active IP Right Cessation
- 2005-02-22 JP JP2005045016A patent/JP4898125B2/ja not_active Expired - Fee Related
- 2005-02-25 CN CNB2005100524281A patent/CN100423286C/zh active Active
-
2006
- 2006-07-05 US US11/481,070 patent/US7253070B2/en not_active Expired - Fee Related
-
2007
- 2007-06-18 US US11/764,388 patent/US7491617B2/en not_active Expired - Fee Related
-
2009
- 2009-02-05 US US12/366,425 patent/US7642569B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1231506A (zh) * | 1998-04-07 | 1999-10-13 | 日本电气株式会社 | 高速和低寄生电容的半导体器件及其制造方法 |
| WO2002043132A1 (en) * | 2000-11-22 | 2002-05-30 | Conexant Systems, Inc. | Method for fabricating a self-aligned emitter in a bipolar transistor |
| US20020096742A1 (en) * | 2001-01-25 | 2002-07-25 | International Business Machines Corporation | ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region |
| US6649482B1 (en) * | 2001-06-15 | 2003-11-18 | National Semiconductor Corporation | Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor |
| CN1466225A (zh) * | 2002-06-05 | 2004-01-07 | 联华电子股份有限公司 | 双载子晶体管及其制造方法 |
| US20040014271A1 (en) * | 2002-07-18 | 2004-01-22 | International Business Machines Corporation | Diffused extrinsic base and method for fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070241428A1 (en) | 2007-10-18 |
| JP2005244225A (ja) | 2005-09-08 |
| CN1661810A (zh) | 2005-08-31 |
| US7075126B2 (en) | 2006-07-11 |
| US20060249814A1 (en) | 2006-11-09 |
| TW200535939A (en) | 2005-11-01 |
| US7491617B2 (en) | 2009-02-17 |
| US7253070B2 (en) | 2007-08-07 |
| US20090134429A1 (en) | 2009-05-28 |
| US20050191911A1 (en) | 2005-09-01 |
| TWI329886B (en) | 2010-09-01 |
| US7642569B2 (en) | 2010-01-05 |
| JP4898125B2 (ja) | 2012-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100423286C (zh) | 具有最小寄生现象的晶体管结构及其制造方法 | |
| US5266504A (en) | Low temperature emitter process for high performance bipolar devices | |
| US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| US6900519B2 (en) | Diffused extrinsic base and method for fabrication | |
| US7679164B2 (en) | Bipolar transistor with silicided sub-collector | |
| US7880270B2 (en) | Vertical bipolar transistor | |
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| US6989557B2 (en) | Bipolar junction transistor and fabricating method | |
| US20050236647A1 (en) | Structure and method of forming a bipolar transistor having a self-aligned raised extrinsic base using a link-up region formed froman opening therein | |
| JP4138806B2 (ja) | バイポーラトランジスタの形成方法 | |
| JPH09181089A (ja) | 超自己整列バイポーラトランジスタの製造方法 | |
| EP0430279A2 (en) | Si/SiGe heterojunction bipolar transistor utilizing advanced epitaxial deposition techniques and method of manufacture | |
| US7488663B2 (en) | Semiconductor article and method for manufacturing with reduced base resistance | |
| JP3405766B2 (ja) | 半導体デバイスの製造方法 | |
| US7307336B2 (en) | BiCMOS structure, method for producing the same and bipolar transistor for a BiCMOS structure | |
| US7012009B2 (en) | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| JP2515055B2 (ja) | 半導体デバイス | |
| US20020185657A1 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JP2768970B2 (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| CN109103096A (zh) | 一种晶体管的制作方法 | |
| JPH0456328A (ja) | 半導体装置の製造方法 | |
| JP2002083815A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171204 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171204 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |