CN100431149C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100431149C
CN100431149C CNB011248653A CN01124865A CN100431149C CN 100431149 C CN100431149 C CN 100431149C CN B011248653 A CNB011248653 A CN B011248653A CN 01124865 A CN01124865 A CN 01124865A CN 100431149 C CN100431149 C CN 100431149C
Authority
CN
China
Prior art keywords
film
dielectric film
semiconductor device
capacitance wiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011248653A
Other languages
English (en)
Other versions
CN1332476A (zh
Inventor
山崎舜平
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1332476A publication Critical patent/CN1332476A/zh
Application granted granted Critical
Publication of CN100431149C publication Critical patent/CN100431149C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

TFT的OFF电流减少。本发明提供的半导体器件包括：衬底；为了与衬底接触形成的遮蔽膜；为了覆盖遮蔽膜形成在衬底上的平面化绝缘膜；为了与平面化绝缘膜接触形成的半导体层。半导体器件的特征在于遮蔽膜与半导体层叠加、并且平面化绝缘膜夹在它们之间，并且在半导体层形成之前通过CMP对平面化绝缘膜抛光。

Description

半导体器件及其制造方法
技术领域
本发明涉及采用半导体元件的半导体器件(一种由半导体膜形成的元件)，尤其涉及液晶显示器。本发明还涉及利用液晶显示器做显示单元的电子设备。
背景技术
近几年，引人注意的技术是采用在有绝缘表面的衬底上形成的半导体膜(其厚度在几纳米到几百纳米)制造薄膜晶体管(TFT)。薄膜晶体管应用到包括ICs和半导体器件的广泛的电子器件中。其在液晶显示器的开关元件的应用是尤其希望快速发展的。
有源矩阵液晶显示器具有包括多个像素的像素部分，每一个像素具有TFT(像素TFT)和液晶单元。液晶单元有像素电极、相对电极、以及插入在像素电极和相对电极之间的液晶。像素TFT控制提供到像素电极的电压，由此在像素部分显示图像。
其有源层由具有晶体结构(晶体TFT)的半导体膜形成的TFT具有高的迁移率。因此，晶体TFT可以在同样的衬底上与功能性电路一体化，以使由此构造的液晶显示器可以高清晰度地显示图形。
具体来说，具有晶体结构的半导体膜包括单晶半导体、多晶半导体、微晶半导体以及在未审号为Hei7-130652、Hei8-78329、Hei10-135468和Hei10-135469的日本专利申请中所公开的半导体。
在制造有源矩阵液晶显示器中，在单独的像素部分需要一百万到两百万的晶体TFTs。另外，提供在像素部分外围中的功能电路也包括晶体TFTs以增加所需晶体TFTs的总数。为了获得稳定的图像显示，液晶显示器必须满足严格的标准，每个晶体TFT必须可靠。
TFT的性能可以分成在ON状态中的性能和在OFF状态中的性能。在ON状态中的性能包括ON电流、迁移率、S值以及阈值。在OFF状态中的特性中，OFF电流值是重要特性。
采用薄膜晶体管(TFT)的液晶显示器经常用作液晶投射器等中的发光球。
通常在投射器中射出的光具有约百万勒克斯的强度。尽管一部分射出光进入到有源矩阵衬底上的TFT的有源层中，但大部分射出光辐射到像素电极。尤其当射出光进入到有源层的沟道形成区时，由于光电效应在该区中产生了光电流，因此增加了所不希望的TFT的OFF电流。
因此设置能够遮蔽光(黑矩阵)的遮蔽膜是必不可少的，以阻止外部光进入TFT的有源层。通常遮蔽膜提供在相对衬底或有源矩阵衬底上。
但是，当在相对衬底上提供遮蔽膜的情况下，目前所采用的连接技术耗费了太大的范围以在相对衬底上放置遮蔽膜，结果宽高比降低。因此，考虑到所希望的半导体元件最小化的趋势，遮蔽膜的这种设置不可能合适。
另一方面，在有源矩阵衬底上提供遮蔽膜的情况下，遮蔽膜通常在晶体管和不需要透射可见光的布线之上形成，将中间层绝缘膜放置在遮蔽膜和晶体管及布线之间。这种结构仅花费了有限的范围来放置遮蔽膜，因此改善了宽高比。
如果当射出的光经过液晶显示器时有反射光在有源矩阵衬底的表面反射，或为了获得彩色显示而采用多个液晶显示器并有光线经过其它液晶显示器，光仍可以从有源矩阵衬底一侧进入TFT的有源层。在那些情况下上述构造的遮蔽膜在抑制TFT的OFF电流方面有困难。
发明内容
考虑到上述原因设计本发明，因此本发明的一个目的是提供一种具有遮蔽膜的半导体器件，上述遮蔽膜能够阻止TFT由于来自有源矩阵衬底一侧的入射光而增加其OFF电流。
为了阻止来自有源矩阵衬底一侧的光进入到TFT的有源层中，本发明的发明者们考虑在有源矩阵衬底和TFT的有源层之间形成遮蔽膜。据此，用绝缘膜覆盖遮蔽膜，TFT的有源层形成在绝缘膜上。
然而如果遮蔽膜引起绝缘膜表面不均匀，不均匀性依次使TFT的有源层变形，形成在不均匀绝缘膜上的TFT的性能差。特别是，迁移率不希望地增加了。
虽然如果绝缘膜足够厚绝缘膜的表面可以是平坦的，但形成厚绝缘膜花费时间，这对缩短制造液晶显示器整个过程所需的时间是没有帮助的。进一步说，增加厚度伴随着衬底被弯曲的危险的增加以及由于绝缘膜的应力使绝缘膜自身脱离衬底。
那时，本发明的发明者想出了在有源矩阵衬底上形成遮蔽膜，通过形成绝缘膜覆盖遮蔽膜，然后通过CMP、即化学机械抛光以抛光绝缘膜。
CMP是一种化学和机械地使表面与设置为参照物的抛光物体表面水平的方法。通常，方法采用台板或抛光板以及粘接到台板顶表面上的抛光布或抛光衬垫(在本说明书的下文中通常是指衬垫)。在浆液供应到抛光物体和衬垫间的同时，台板和抛光物体分别地旋转或摇摆，以使抛光物体的表面通过化学和机械结合作用而抛光。
采用上述结构可以整平绝缘膜表面，避免了将要形成在绝缘膜上的TFT差的性能。在某些程度上，通过CMP抛光对减少由绝缘膜的应力导致的衬底的弯折也是有帮助的。
遮蔽膜可以阻挡来自有源矩阵衬底一侧的光，否则光将辐射到TFT的沟道形成区中，从而阻止了光增加TFT的OFF电流。由于形成在有源矩阵衬底的一侧，遮蔽膜仅需要有限的范围进行自身放置，从而改善了宽高比。
除了本发明所采用的结构之外，也就是说在TFT有源层和衬底之间形成遮蔽膜，遮蔽膜可以在TFT和布线之上形成，并且中间层绝缘膜放置在遮蔽膜和TFT及布线之间。这样可以更安全的防止光进入有源层，尤其是沟道形成区。
当在有源矩阵衬底和TFT的有源层之间形成遮蔽膜时，可以同时形成布线。如果相同的材料用于布线和遮蔽膜并且如果布线是栅信号线或源信号线，可以防止由像素间液晶材料中的杂乱取向导致的图像扰动(分辨力)。
根据本发明，为了覆盖遮蔽膜而形成的绝缘膜可以是无机材料或有机材料。但必须是可以由CMP抛光的材料。绝缘膜可以形成为两层或多层。在这种情况下，第一层的绝缘膜由CMP抛光，然后将绝缘膜的第二层及更高层层叠在绝缘膜已抛光的第一层上。选择性的，由CMP抛光可以在绝缘膜的多层上一次进行。
以下显示了本发明的结构。
根据本发明，提供了一种半导体器件，其中包括：形成在绝缘表面上的遮蔽膜；形成在绝缘表面上以覆盖遮蔽膜的平面化绝缘膜；以及使其与平面化绝缘膜接触而形成的半导体膜，其特征在于：遮蔽膜与半导体层叠加，平面化绝缘膜夹在它们之间；以及在半导体层形成前，通过CMP抛光平面化绝缘膜。
根据本发明，提供一种半导体器件，其中包括：形成在绝缘表面的遮蔽膜；形成在绝缘表面上以覆盖遮蔽膜的平面化绝缘膜；以及包括有源层的薄膜晶体管，形成的上述晶体管与平面化绝缘膜接触，其特征在于：有源层具有沟道形成区；遮蔽膜与整个沟道形成区叠加，平面化绝缘膜夹在它们之间；以及在有源层形成前，通过CMP抛光平面化绝缘膜。
根据本发明，提供一种半导体器件，其中包括：形成在绝缘表面上的低层电容布线；形成在绝缘表面上以覆盖低层电容布线的平面化绝缘膜；以及形成的与平面化绝缘膜接触的电容布线，其特征在于：低层电容布线与电容布线叠加，平面化绝缘膜夹在它们之间；以及在电容布线形成前，通过CMP抛光平面化绝缘膜。
根据本发明，提供一种半导体器件，其中包括：遮蔽膜、形成在绝缘表面上的低层电容布线和低层布线；形成在绝缘表面以覆盖遮蔽膜、低层电容布线及低层布线的平面化绝缘膜；包括有源层的薄膜晶体管，所形成晶体管与平面化绝缘膜接触；以及与平面化绝缘膜接触而形成的电容布线，其特征在于：有源层具有沟道形成区；遮蔽膜与整个沟道形成区叠加，平面化绝缘膜夹在它们之间；低层电容布线与电容布线叠加，平面化绝缘膜夹在它们之间；薄膜晶体管有与低层布线电连接的栅电极；以及在有源层形成之前，由CMP对平面化绝缘膜抛光。
根据本发明，提供一种制造半导体器件的方法，其中包括步骤：形成与绝缘表面接触的遮蔽膜；在绝缘表面上形成绝缘膜以覆盖遮蔽膜；通过CMP对绝缘膜抛光以形成平面化绝缘膜；以及形成与平面化绝缘膜接触的半导体层；其特征在于遮蔽膜与半导体层叠加，并且平面化绝缘膜夹在它们之间。
根据本发明，提供一种制造半导体器件的方法，包括步骤：形成与绝缘表面接触的遮蔽膜；在绝缘表面上形成绝缘膜以覆盖遮蔽膜；通过CMP对绝缘膜抛光以形成平面化绝缘膜；以及形成与平面化绝缘膜接触的包括有源层的薄膜晶体管，其特征在于：有源层具有沟道形成区；以及遮蔽膜与整个沟道形成区叠加，并且平面化绝缘膜夹在它们之间。
根据本发明，提供一种制造半导体器件的方法，包括步骤：形成与绝缘表面接触的低层电容布线；在绝缘表面上形成绝缘膜以覆盖低层电容布线；通过CMP对绝缘膜抛光以形成平面化绝缘膜；以及形成与平面化绝缘膜接触的电容布线；其特征在于低层电容布线与电容布线叠加，并且平面化绝缘膜夹在它们之间。
根据本发明，提供一种制造半导体器件的方法，包括步骤：形成遮蔽膜、与绝缘表面接触的低层电容布线和低层布线；在绝缘表面上形成绝缘膜以覆盖遮蔽膜、低层电容布线、低层布线；通过CMP对绝缘膜抛光以形成平面化绝缘膜；以及在平面化绝缘膜上形成电容布线和包括有源层的薄膜晶体管，其特征在于：有源层具有沟道形成区；遮蔽膜与整个沟道形成区叠加、并且平面化绝缘膜夹在它们之间；低层电容布线与电容布线叠加、并且平面化绝缘膜夹在它们之间；以及薄膜晶体管具有与低层布线电连接的栅电极。
根据本发明，提供了一种如在权利要求26中要求的半导体器件的制造方法，其特征在于遮蔽膜、低层电容布线及低层布线中每一个具有0.1μm到0.5μm的厚度。
根据本发明，提供了一种如在权利要求26或27中要求的半导体器件的制造方法，其特征在于遮蔽膜、低层电容布线及低层布线围绕其边缘呈锥形。
根据本发明，权利要求1至28中任意一个所要求的制造半导体器件的方法，其特征在于平面化绝缘膜的厚度在0.5μm到1.5μm。
本发明是数字相机、摄像机、护目镜型显示器件、音频系统、笔记本个人计算机、可移动信息终端、或DVD播放器。
本发明提供一种半导体器件，包括：形成在一个绝缘表面上的一个遮蔽膜和一个栅信号线；形成的一个平面化绝缘膜以覆盖所述遮蔽膜和所述栅信号线；以及在所述平面化绝缘膜上形成的半导体层，其特征在于遮蔽膜与半导体层叠加，并且平面化绝缘膜夹在它们之间；以及在半导体层形成前，通过化学机械抛光一个绝缘膜来形成所述平面化绝缘膜。
本发明还提供一种半导体器件，包括：形成在一个绝缘表面上的一个遮蔽膜和一个栅信号线；形成用于覆盖所述遮蔽膜和所述栅信号线的一个平面化绝缘膜；以及包括有源层的薄膜晶体管，该晶体管形成在所述平面化绝缘膜上，其中所述有源层具有一个沟道形成区，所述遮蔽膜与所述沟道形成区叠加，并且平面化绝缘膜夹在它们之间；以及在有源层形成前，通过化学机械抛光一个绝缘膜来形成所述平面化绝缘膜。
本发明还提供一种半导体器件，包括：形成在绝缘表面上的一个低层电容布线和一个栅信号线；形成在所述低层电容布线和所述栅信号线上的平面化绝缘膜；以及形成在所述平面化绝缘膜上的电容布线，和与所述电容布线电连接的像素电极；其中所述低层电容布线与电容布线叠加，并且平面化绝缘膜夾在它们之间，以及在电容布线形成前，通过化学机械抛光一个绝缘膜来形成所述平面化绝缘膜。
本发明还提供一种半导体器件，包括：形成在绝缘表面上的遮蔽膜、低层电容布线和低层布线；形成用于覆盖所述遮蔽膜、低层电容布线及低层布线的平面化绝缘膜；包括有源层的薄膜晶体管，该薄膜晶体管形成在所述平面化绝缘膜上；以及形成在所述平面化绝缘膜上的电容布线，其中所述有源层具有沟道形成区，所述遮蔽膜与沟道形成区叠加，并且平面化绝缘膜夹在它们之间，低层电容布线与电容布线叠加，并且平面化绝缘膜夹在它们之间，薄膜晶体管具有与低层布线电连接的栅电极，以及其中在有源层形成之前，通过化学机械抛光一个绝缘膜来形成所述平面化绝缘膜。
本发明还提供一种制造半导体器件的方法，包括以下步骤：形成在绝缘表面上的遮蔽膜和栅信号线；形成绝缘膜以覆盖遮蔽膜和栅信号线；对绝缘膜化学机械抛光以形成平面化绝缘膜；以及形成在平面化绝缘膜上的半导体层；其中遮蔽膜与半导体层叠加，并且平面化绝缘膜夹在它们之间。
本发明还提供一种制造半导体器件的方法，包括以下步骤：形成在绝缘表面上的遮蔽膜和栅信号线；形成绝缘膜以覆盖遮蔽膜和栅信号线；对绝缘膜化学机械抛光以形成平面化绝缘膜；以及形成在平面化绝缘膜上的包括有源层的薄膜晶体管，其中有源层具有沟道形成区，以及遮蔽膜与沟道形成区叠加，并且平面化绝缘膜夹在它们之间。
本发明还提供一种制造半导体器件的方法，包括以下步骤：形成在绝缘表面上的低层电容布线和栅信号线；在所述低层电容布线和栅信号线上形成绝缘膜；通对绝缘膜化学机械抛光以形成平面化绝缘膜；以及形成在平面化绝缘膜上的电容布线，其中低层电容布线与电容布线叠加，并且平面化绝缘膜夹在它们之间。
本发明还提供一种制造半导体器件的方法，包括步骤：形成在绝缘表面上的遮蔽膜、低层电容布线和低层布线；形成绝缘膜以覆盖遮蔽膜、低层电容布线、低层布线；对绝缘膜化学机械抛光以形成平面化绝缘膜；以及在平面化绝缘膜上形成电容布线和包括有源层的薄膜晶体管，其中所述有源层具有沟道形成区，遮蔽膜与沟道形成区叠加，并且平面化绝缘膜夹在它们之间，低层电容布线与电容布线叠加，并且平面化绝缘膜夹在它们之间，以及薄膜晶体管具有与低层布线电连接的栅电极。
附图说明
在附图中：
图1A至图1C是根据本发明的有源矩阵衬底的横截面图；
图2是根据本发明的像素顶视图；
图3A至图3C是表示本发明的液晶显示器制造方法的示意图；
图4A至图4C是表示本发明的液晶显示器制造方法的示意图；
图5A和图5B是表示本发明的液晶显示器制造方法的示意图；
图6是表示本发明的液晶显示器制造方法的示意图；
图7A和7B是表示CMP设备的示意图；
图8是承载部件的放大图；
图9A至9C是表示本发明的液晶显示器制造方法的示意图；
图10A至10C是表示本发明的液晶显示器制造方法的示意图；
图11A和11B是表示本发明的液晶显示器制造方法的示意图；
图12A和12B是表示本发明的液晶显示器制造方法的示意图；
图13A至13F是表示采用本发明液晶显示器的电子设备的示意图；
图14A至14D是表示每一个都采用本发明液晶显示器的投影仪的示意图；
图15A至15C是表示每一个都采用本发明液晶显示器的投影仪的示意图；
图16A至16C是表示根据本发明的液晶显示器的制造方法的示意图；
图17A至17C是表示根据本发明的液晶显示器的制造方法的示意图；
图18A和18B是表示根据本发明的液晶显示器的制造方法的示意图；
图19是表示根据本发明的液晶显示器的制造方法的示意图；
图20是根据本发明的液晶显示器的横截面图。
具体实施方式
参考图1A至1C描述本发明的结构。首先，在衬底101上以相同的材料形成遮蔽膜102a、低层电容布线102b和低层布线102c。衬底101由石英、玻璃等形成。
遮蔽膜102a、低层电容布线102b和低层布线102c需要具有遮蔽光的特性，可以由W、WSix、Cu、Al等形成。除了上述材料之外，只要是具有遮蔽光的性能及导电性、并且可以忍受此方法后续步骤中温度的材料都可以采用。
在1A至1C中所示结构具有遮蔽膜102a、低层电容布线102b和低层布线102c的全部，但本发明并不限于此。可以形成遮蔽膜102a、低层电容布线102b和低层布线102c的仅一种或两种。在仅形成遮蔽膜102a的情况下，只要其可以遮蔽光并且能够忍受在此方法后续步骤中热处理期间的温度，遮蔽膜的材料可以不具备导电性。例如可以用黑色颜料混合硅、氧化硅或氮氧化硅作为遮蔽膜材料。
遮蔽膜102a、低层电容布线102b和低层布线102c可以通过制造单层膜的布线图案或由没有制造布线图案的金属掩膜形成。
接下来，将绝缘膜103a形成在衬底101上以覆盖遮蔽膜102a、低层电容布线102b和低层布线102c。绝缘膜103a由能够忍受在此方法后续步骤中热处理期间温度的绝缘材料形成。(图1A)
遮蔽膜102a、低层电容布线102b和低层布线102c可以围绕其边缘呈锥形。使边缘呈锥形可以减小在随后形成的绝缘膜中的不均匀性并缩短用于CMP抛光步骤所需时间。
然后通过CMP对绝缘膜103a抛光。在此CMP步骤中将采用的砂浆、衬垫及CMP设备可以是已知的任意几种，在此将采用的抛光方法也是已知的任意一种。
在绝缘膜103a表面中的不均匀可以通过CMP抛光整平(对应于图1中点划线圈出的区域)。将整平之后的绝缘膜103a作为平面化绝缘膜103b。(图1B)
然后清洗平面化绝缘膜103b的表面。之后，由硅形成电容布线104以便与低层电容布线102b之上的平面化绝缘膜103b接触。低层电容布线102b、平面化绝缘膜103b、电容布线104一起形成电容器105。
形成TFT 106的有源层107以便与遮蔽膜102a之上的平面化绝缘膜103b接触。有源层107有沟道形成区108，整个沟道形成区108通过平面化绝缘膜103b与遮蔽膜102a叠加。
栅绝缘膜109形成在平面化绝缘膜103b之上，以覆盖电容布线104和有源层107。
可以通过平面化绝缘膜103b形成之后的步骤中的任意工艺形成TFT106。虽然在此实施例中TFT 106是顶部栅TFT，但也可以是底部栅TFT。
在本实施例中，形成在平面化绝缘膜103b上的半导体层用作TFT 106的有源层107。然而，本发明并不限定于此。半导体层可以用于其他半导体元件。例如，半导体层可以与遮蔽膜叠加、并且平面化绝缘膜夹在它们之间，因此二极管形成在平面化绝缘膜上并且仅有来自相对衬底一侧的光进入到二极管。
具备上述结构，本发明可以阻止来自衬底101一侧的光进入到TFT 106的沟道形成区108。进一步说，本发明可以防止TFT 106的有源层107和电容布线104之间的电位不连续性，其中所述TFT 106的有源层107和电容布线104形成在绝缘膜上，由于上述绝缘膜表面经过整平形成了平面化绝缘膜1036，因此绝缘膜覆盖了遮蔽膜102a、低层电容布线102b和低层布线102c却没有绝缘膜厚度的增加。因此本发明也能够避免TFT 106迁移性的增加。
以下将描述本发明的实施例。
[实施例1]
图2中表示了具有本发明的光遮蔽膜的液晶显示器的实施例的顶表面示意图。
附图标记201表示源信号线，附图标记202表示栅信号线。附图标记203是低层电容器布线，并且与栅信号线202平行。
附图标记205表示像素TFT，控制已经输入到源信号线201至像素电极208的图像信号的输入。像素TFT 205具有有源层206和栅电极207，并且沟道形成区提供到栅电极207和有源层206叠加的区域中。光遮蔽膜204在有源层206之下形成，其与整个沟道形成区叠加。
在此实施例中，栅信号线202对应于图1中的低层布线102C。在接触栅信号线202、低层电容布线203以及光遮蔽膜之上形成平面化绝缘膜(未示出)。
栅电极207与栅信号线202电连接。有源层206的源区和漏区中的一个与源信号线201连接，另一个通过连接布线209与像素电极208连接。
附图标记210表示与有源层206同时形成的电容器布线，并且电容器形成在电容器布线210与低层电容布线203叠加的区域中。此外附图标记211代表上层电容器布线，并且通过栅绝缘膜(未示出)与电容器布线210叠加，而且通过接触孔与低层电容布线203电连接。在电容器布线210与上层电容器布线211叠加的区域中也形成电容器。
由于在本实施例中两个电容器叠加，可以获得足量的储存电容而没有宽高比的降低。此外，像素TFT 205的沟道形成区可以防止光从有源矩阵衬底的一侧入射。应注意平面化绝缘膜(未示出)的表面经过整平，因此在不增加覆盖在低层电容器布线203上的绝缘膜厚度的情况下，可以防止像素TFT 205的有源层206和电容器布线210形成在绝缘膜上的步骤，而且可以抑制像素TFT 205的迁移。
应注意，本发明并不限于上述像素结构。
[实施例2]
在此实施例中，将详细描述制造像素部分以及同时提供在同一衬底上的像素部分外围中的驱动电路的TFTs(n-沟道TFT和P-沟道TFT)的方法。
首先，如图3A中所示，光遮蔽膜301a、栅信号线301b、及低层电容布线301c形成在有源矩阵衬底上(以下，称作衬底)，衬底由例如硼硅酸钡玻璃、硼硅酸铝玻璃(有代表性的是corning公司的#7059玻璃或#1737玻璃)或石英。
接着，同时形成光遮蔽膜301a、栅信号线301b、及低层电容布线301c。特别是，W以0.1μm至0.5μm(本例为0.3μm)的厚度形成，之后采用ICP(感应耦合等离子体)刻蚀方法，其中CF4和CL2混合在刻蚀气体中，在1Pa的压力下将500W的RF(13.56MHz)功率提供到圈型电极以产生等离子体。100W的RF(13.56MHz)功率同样提供到衬底的一侧并提供充分地负自偏压。
应注意虽然在此例中光遮蔽膜301a、栅信号线301b、及低层电容布线301c由W形成，但本发明不限于此。除了W之外还可以采用例如WSix、Cu及Al等材料。进一步说除了上述材料之外，任何具有光遮蔽特性及导电性、并且可以耐受后续步骤的处理温度的材料都可以采用。
接着，由氧化硅形成的绝缘膜形成在衬底300上以覆盖栅信号线301b和低层电容布线301c。作为绝缘膜，可以采用氧化硅膜、氮化硅膜、氮氧化硅膜。例如，通过等离子CVD方法由SiH4、NH3和N2O制备的氮氧化硅膜形成250至800nm的厚度(优选300至500nm)，由SiH4和N2O以同样方法制备的氢化氮氧化硅膜形成250至800nm的厚度(优选300至500nm)以形成叠层。在此例中，绝缘膜可以形成厚度为1.0μm(优选为0.5至1.5μm)的由氧化硅形成的绝缘膜单层结构。应注意，绝缘膜的材料不限于氧化硅。
然后通过CMP对绝缘膜抛光以形成平面化绝缘膜302。在此可以采用现有的CMP技术。通常用于对氧化膜抛光的砂浆是固液分散系统砂浆，它是通过在含有试剂(如pH调节剂)的溶液中分散100至1000nmф的研磨剂获得的。本实施例中采用硅石砂浆(pH＝10至11)，在砂浆中将20wt％的火成硅石颗粒分散在添加有氢氧化钾的溶液中，上述火成硅石颗粒是通过热解氯化硅气体所获得的。
在形成平面化绝缘膜302之后，形成将是TFT有源层或电容器布线的半导体层303至307。半导体层303至307由晶体半导体膜形成，上述晶体半导体膜用激光结晶化方法或现有的热结晶化方法由具有无定形结构的半导体膜制造。半导体层303至307是以25至80nm(优选为30至60nm)的厚度形成。晶体半导体膜的材料没有限制，但最好由硅或硅锗(SiGe)合金形成。
此外，在晶体半导体膜由激光结晶化方法制造的情况下，可以采用脉冲摆动型或持续波型准分子激光器、YAG激光器、或YVO4激光器。在采用这些激光器的情况下，应当采用这样的方法，在此方法中，从激光振荡器辐射的激光通过光学系统汇聚成线性光束，并辐射到半导体膜上。虽然结晶化的条件完全由操作者自行选择，但当采用准分子激光器的情况下，脉冲摆动频率设置在300Hz，激光能量密度设置在100至400mJ/cm2(典型为200至300mJ/cm2)。在采用YAG激光器的情况下，应当用第二谐波将脉冲摆动频率设置在30至300kHz，激光能量密度设置在300至600mJ/cm2(典型的，350至500mJ/cm2)。然后，将激光汇聚成100至1000μm宽的直线型，例如400μm宽，辐射到衬底的整个表面，此时线形激光的叠加率(覆盖率)可以设置在50至98％。
接下来，形成覆盖在半导体层303至307的栅绝缘膜308。栅绝缘膜308采用例如等离子CVD方法或溅射法等已知方法由含硅的绝缘膜形成40至150nm的厚度。在此实施例中，形成厚120nm的氮氧化硅膜。当然，栅绝缘膜并不限于这种氮氧化硅膜，因此可以采用含有其它硅的绝缘膜的单层或多层结构。例如，当采用氧化硅膜时，其可以以40Pa的反应压力、从300到400℃的衬底温度由TEOS(四乙基正硅酸盐)和O2混合的等离子CVD形成，并且在0.5至0.8W/cm2的高频(13.56MHz)功率密度下放电。通过400至500℃的后续热处理所制造的氧化硅膜中可以获得作为栅绝缘膜好的特性。
之后，在栅绝缘膜308上，形成第一导电膜309a和第二导电膜309b以形成栅电极。在此例中，由TaN膜制成的厚度为50至100nm的第一导电膜与由W膜制成的厚度为100至300nm的第二导电膜309b形成叠层(图3B)。
TaN膜由溅射法形成，Ta靶用Ar喷射。如果适当含量的Xe或Kr添加到Ar中，Ta膜的内部应力降低并且可以避免膜脱落。α相Ta膜的电阻系数大约20μΩcm并且此膜适合用作栅电极。另一方面，β相Ta膜的电阻系数大约180μΩcm并且此膜不适合用作栅电极。为了形成具有α相的Ta膜，如果用晶体结构接近α相Ta膜的氮化钽以10至50nm的厚度形成作为Ta的基体，具有α相的Ta膜可以很容易的获得。
通过由W靶的溅射法形成W膜。W膜可以通过利用六氟化物(WF6)的热CVD形成。无论采用那种方法，为了用作栅电极，必须使材料具有低电阻，优选W膜的电阻率设置在小于或等于20μΩcm。通过使晶粒增大，可以使W膜具有更低的电阻。然而，在例如氧等许多杂质元素包含在W膜中的情况下，阻止了结晶化并且电阻会变得更高。因此，在本实施例中，通过由采用具有99.9999％或99.99％纯度的靶的溅射法形成W膜，此外，通过充分考虑以防止在W膜形成期间气相中的杂质混合其中，可以实现从9至20μΩcm的电阻。
应注意，虽然在本实施例中第一导电膜309a由Ta制成，第二导电膜309b由W制成，但材料不特别限于这些，每种膜都可以由从Ta、W、Ti、Mo、Al、和Cu中选出的元素或包含上述元素作为主要成分的合金材料或化合物材料形成。另外，可以采用用杂质元素如磷掺杂多晶硅膜所得到的半导体膜。具有以下组合的例子是优选的：在一种组合中，第一导电膜309a由氮化钽(TaN)形成并且第二导电膜309b由W形成；或在另一种组合中，第一导电膜309a由氮化钽(TaN)形成并且第二导电膜309b由Al形成；还或者是以下较好的组合，第一导电膜309a由氮化钽(TaN)形成并且第二导电膜由Cu形成。
接着，为了形成电极和布线，通过进行第一刻蚀步骤形成由抗蚀剂构成的掩膜310至315。在此实施例中，采用ICP(感应耦合等离子体)刻蚀方法，其中CF4和Cl2用作刻蚀气体，500W的RF(13.56MHZ)功率在1Pa的压力下提供到圈形电极以产生等离子体。100W的RF(13.56MHZ)功率也提供到衬底的一侧(样品段)，基本上负极自偏压提供到此处。如果CF4和Cl2混合，W膜和Ta膜都以相同程度刻蚀。
在上述第一刻蚀条件下，通过制作由适当抗蚀剂组成的掩膜的形状，由于提供到衬底一侧的偏置电压的作用，第一导电层和第二导电层的末端部分变成锥状。锥状部分的角度为15至45°。为了获得无残渣的刻蚀，将刻蚀时间延长约10至20％的过刻蚀是适当的。氮氧化硅膜与W膜的选择比在2至4的范围内(典型为3)。因此，通过过刻蚀处理，将氮氧化硅膜的剥露表面刻蚀掉约20至50nm。在此方式中，通过第一刻蚀步骤形成由第一导电层和第二导电层构成的第一形状导电层316至324(第一导电层316a至321a和第二导电层316b至321b)。附图标记322表示栅绝缘膜，没有用第一形状导电层316至321覆盖的区域刻蚀了约20至50nm以便形成薄的区域。
之后，进行第一掺杂步骤，将施予n-型的杂质元素添加到半导体层(图3C)。掺杂可以通过离子掺杂或离子注入进行。离子掺杂方法的条件是这样的：用量是1×1013至5×1014atoms/cm2，加速电压是60至100keV。作为施予n型的杂质元素，可以采用属于族15的元素，典型为磷(P)或砷(As)，此处采用磷。在这种情况下，导电层316至320成为对施予n-型的杂质元素的掩膜，第一杂质区323至327以自动对准的方式形成。将施予n-型的杂质元素以1×1020至1×1021atoms/cm3的浓度添加到第一杂质区323至327。
接下来，如图4A中所示，进行第二刻蚀步骤。同样采用ICP刻蚀方法，其中CF4和Cl2用作刻蚀气体，500W的RF功率(13.56MHZ)在1Pa的压力下提供到圈形电极以产生等离子体。50W的RF(13.56MHZ)功率也提供到衬底的一侧(样品段)，比第一刻蚀步骤低的自偏压提供到此处。根据条件，W膜是非均质刻蚀，Ta膜是以低于W膜的刻蚀率进行非均质刻蚀，以形成第二形状导电层333至338(第一导电层333a至338a和第二导电层333b至338b)。附图标记332表示栅绝缘膜，没有用第二形状导电层333至338覆盖的区域刻蚀了约20至50nm的薄膜厚度，成为薄的区域。
由CF4和Cl2的混合气体对W膜或Ta膜的刻蚀反应可以从反应产物已产生的原子团或离子的种类以及蒸汽压推测出。当对W和Ta的氟化物和氯化物的蒸气压进行比较时，W的氟化物WF6相当高，而另外的WCl5、TaF5以及TaCl5具有几乎相等的蒸气压。因此，在CF4和Cl2的混合气体中，W和Ta膜都可以刻蚀。然而，当适当量的O2添加到这些混合气体时，CF4和O2彼此反应以形成CO和F，并且产生大量F原子团或F离子。结果，具有高氟化物蒸汽压的W膜的刻蚀率降低。另一方面，相对于Ta，即使F增加，刻蚀速率的增加也相对较小。除此之外，由于与W相比，Ta容易氧化，Ta的表面由O2的添加剂氧化了一些。由于Ta的氧化物不能与氟化物或氯化物反应，Ta膜的刻蚀速率进一步减小。因此，可能导致W膜和Ta膜的刻蚀速率之间的差别，结果可能使W膜的刻蚀速率高于Ta膜的。
随后，如图4B所示，进行第二掺杂步骤。在此情况下，用量比第一掺杂步骤的用量低，施予n型的杂质元素在更高的加速电压的条件下掺杂。例如，加速电压设定在70至120KeV，并且步骤以1×1013atoms/cm2的用量进行，因此新的杂质区域形成在图3C中第一杂质区域内侧的半导体层上。掺杂以这样的方式进行：第二形状导电层333至337用作对杂质元素的掩膜，并且杂质元素也添加到在第二形状导电层333a至337a下面的半导体层。以这种方式，第三杂质区域341至345与第二导电层333a至337a叠加，并且第二杂质区域346至350在第一杂质区域和第三杂质区域之间形成。施予n-型的杂质元素在第二杂质区域中具有1×1017至1×1019atoms/cm3的浓度，在第三杂质区域中具有1×1016至1×1018atoms/cm3的浓度。
然后，如图4C中所示，第四杂质区域354至356形成在形成p-沟道TFT的半导体层304中，其中在第四杂质区域354至356中施予导电性的杂质元素与所述的一种导电类型相反。第二导电层334用作相对于杂质元素的掩膜，以自动对准方式形成第四杂质区域。此时，形成n-沟道TFT的半导体层303、305、306和307完全用抗蚀剂掩膜351至353覆盖。杂质区域354至356分别以不同的浓度用磷掺杂。在此例中，杂质区域153至158由采用乙硼烷(B2H6)的离子掺杂进行。进行掺杂以使在任何区域中杂质的浓度降到2×1020至2×1021atoms/cm3。
通过以上步骤，杂质区域形成在各半导体层中。第二形状导电层333至336与作为栅电极的半导体层叠加。除此之外，层337用作上层电容布线，338用作源信号线。
然后，如图5A所示，为了控制导电类型，进行对添加到各半导体层中的杂质元素激活的步骤。此步骤通过采用熔炉退火(furnace annealing oven)的热退火进行，除了热退火方法之外，也可以采用激光退火方法或快速热退火方法(RTA方法)。热退火可以在400至700℃(典型的是500至600℃)的温度下、含氧量为1ppm或更低(典型的是0.1ppm或更低)的氮气氛中进行。在本实施例中，热处理在500℃下进行4小时。然而，当用作333至338的布线材料不耐热时，最好在形成中间层绝缘膜(用硅作为主要组成)之后再实施激活以保护布线等。
此外，在含有3至100％氢气的气氛中、在300至450℃温度下进行热处理1至12小时，以进行对半导体层的氢化步骤。此步骤是通过热激发氢气、连接半导体层中的悬挂键的步骤。作为另一种氢化方式，可以进行等离子氢化(采用由等离子激发的氢)。
接下来，由有机绝缘材料制成的第二中间层绝缘膜358形成在第一中间绝缘膜357上，上述第一中间绝缘膜357具有100至200nm的膜厚度、由氮氧化硅膜形成。然后，进行刻蚀以形成接触孔。
然后，在驱动电路406中，形成源布线359至361以接触半导体层的源区，漏布线362和363同时形成接触漏区。另外在像素部分407中，形成像素电极366和367、连接布线365(见图5B)。源信号线338和相邻像素TFT 404由连接布线365电连接。像素电极366电连接到由像素TFT404的半导体层形成的有源层和由半导体层307形成的电容器布线上。应当注意，像素电极367是邻接电极367。
虽然未示出，但上层电容器布线337和下层存储布线301c电连接。电容器是通过低层电容器布线301c、平面化绝缘膜302和由半导体层307形成的电容器布线形成。此外，电容器是由半导体层307形成的电容器布线、栅绝缘膜332和上层电容器布线337形成。这两种电容器一起可以考虑作为存储电容器405。
在上述方式中，包括n-沟道TFT 401、p-沟道TFT 402、n-沟道TFT403的驱动电路406和包括像素TFT 404、存储电容器405的像素部分407可以形成在相同的衬底上。
驱动电路406的n-沟道TFT 401包括沟道形成区368、与形成栅电极的第二导电层333叠加的第三杂质区346(GOLD区)、在栅电极外部形成的第二杂质区341(LDD区)、以及作为源区或漏区的第一杂质区327。P-沟道TFT 402包括沟道形成区369、与形成栅电极的第二导电层334叠加的第四杂质区356、在栅电极外部形成的第四杂质区355、用作源区或漏区的第四杂质区354。n-沟道TFT403包括沟道形成区370、与形成栅电极的第二导电层335叠加的第三杂质区348(GOLD区)、在栅电极外部形成的第二杂质区343(LDD区)、以及用作源区或漏区的第一杂质区329。
像素部分407的像素TFT 404包括沟道形成区371、与形成栅电极的第二导电层336叠加的第三杂质区349(GOLD区)、在栅电极外部形成的第二杂质区344(LDD区)、及用作源区或漏区的第一杂质区330。除此之外，在存储电容器405中，在由半导体层307形成的存储电容器中，将施予n-型的杂质元素以与第一杂质区相同的浓度添加到由331所示的区域、以与第三杂质区相同的浓度添加到由345所示的区域、以与第二杂质区相同的浓度添加到由350所示的区域。
光遮蔽膜301a通过平面化绝缘膜302与像素TFT404的整个沟道形成区371叠加。
实施例1沿着线A-A’的像素顶视图对应于图5B中的线A-A’。也就是说，源信号线338、连接布线365、栅电极336、光遮蔽膜301a、像素电极366，栅信号线301b、低层电容布线301c、电容布线307、上层电容布线337分别对应于201、209、207、204、208、202、203、210和211。
另外，在本发明的像素结构中，通过设置像素电极的末端部分使其与源信号线叠加而形成像素电极的末端部分，因此像素电极间的缝隙遮蔽光。
以下将描述由如上所述制造的有源矩阵衬底制造有源矩阵液晶显示器件的方法。图6用于对其进行解释。
首先，获得有源矩阵衬底，在图5B的有源矩阵衬底上形成定位膜467，并接受摩擦步骤。
接下来，制备相对衬底469。颜色过滤层470和保护层473形成在相对称底369上。
根据连接布线365形成颜色过滤器479。各颜色的颜色过滤器是与颜料混合的丙烯酸树脂，并且形成1至3μm的厚度。感光性材料可以用作颜色过滤器，采用掩膜可以形成预定图形。保护层由有机树脂材料形成，上述有机树脂材料为光固化型或热固化型，例如，聚酰胺、丙烯酸树脂等。
垫块可以任意设置，例如，在相对称底上与连接布线匹配的位置。另外，垫块可以安排在驱动电路406的TFT的匹配位置。垫块可以安排在驱动电路部分的整个表面上，以覆盖源布线和漏布线。
在形成保护层473之后，通过布图形成相对电极476，形成定位膜474，之后接受摩擦步骤。
另外，有源矩阵衬底和相对衬底由密封剂468粘接，其中在上述有源矩阵衬底上形成像素部分407和驱动电路406。在密封剂468中混合了填料，在保持由填充物和垫块作用的均匀缝隙的同时，两个衬底相互粘接。之后，液晶材料注入到两个衬底间，由胶囊密封材料(未示出)将衬底全部封装。已知的液晶材料可以用作液晶材料。因此，完成了图6中所示的有源矩阵液晶显示器件。
注意本发明不限于上述制造方法并可以与实施例1结合来实现。
[实施例3]
本实施例对用在CMP抛光中的CMP装置的结构进行描述。
图7A表示根据本实施例的CMP装置的侧视图，图7B表示其透视图。附图标记701表示压盘，压盘通过驱动轴(a)702以箭头表示的方向或以相反方向转动。驱动轴(a)702通过臂(a)703固定到指定位置。
衬垫704放置在压盘701上。衬垫704可以是现有的抛光布或抛光垫。砂浆从砂浆供应喷嘴705提供到衬垫704上。在此实施例中，砂浆从砂浆供应喷嘴705供应到砂浆供应位置710，此砂浆供应位置710基本上放置在衬垫704的中间。现有的材料可以用作砂浆。
附图际记706表示支架，此支架具有旋转衬底固定在其上的衬垫704上的有源矩阵衬底707的功能。支架706通过驱动轴(b)708以箭头表示的方向或以相反方向旋转。驱动轴(b)708通过臂(a)709固定到预定位置。
这样安装有源矩阵衬底707：让其上绝缘膜之后将形成平面化绝缘膜的一面对着衬垫704。
虽然没有用在此实施例中，但抛光布可以用作衬垫704。在这种情况下，通过提供衬垫增压环，可以将围绕有源矩阵衬底边缘的抛光布变形限制到小的程度。当在有源矩阵衬底707上将1.2至1.6倍抛光压力提供到衬垫施压环上时，改变抛光布的表面形状以沿着抛光布获得均匀变形。
图8表示了图7A和7B中所示的支架706的细节。支架706具有抛光罩711、晶片夹713和固定环712。晶片夹713夹住有源矩阵衬底707，固定环712防止有源矩阵衬底707在抛光期间从支架脱落。抛光罩711保持硅片夹713和固定环712并且具有提供抛光压力的功能。
支架707需要同时具有加压功能和旋转功能。因此，一般支架在其中心具有旋转轴以沿着轴向提供负载。在此普通的方法中，负载沿着中心轴提供，在有源矩阵衬底平面内负载的分布不可避免在中心轴下分布最高的，而朝向平面周边减少。因此现有的辅助负载机械可以结合到抛光罩中以使有源矩阵衬底对整个衬底表面均匀的抛光。
本实施例可以结合实施例1或2进行。
[实施例4]
图9A到12B描述的是与在实施例2中所展示的例子不同的另一例，它描述的是液晶显示器的制造方法，该显示器是本发明的半导体器件之一。这个实施例逐步而详细地描述了同时制造像素TFT、像素部分的存储电容器、用于源信号线驱动电路的TFTS、以及设在像素部分周围的栅信号线驱动电路。
在图9A中，用玻璃衬底、石英衬底等作为衬底501。玻璃衬底可以包含如Corning公司生产的Corning7059和Corning1737硼硅酸钡玻璃或硼硅酸铝玻璃。当使用这种玻璃衬底时，需要预先在10到20℃的温度下进行热处理，此温度低于玻璃变形温度的然后在衬底501上要形成TFT的位置形成了遮蔽膜502。
遮蔽膜502是通过淀积厚0.1到0.5微米(本实施例中为0.3微米)的W而形成的，然后通过ICP(感应耦合等离子)刻蚀W层。刻蚀时所用的刻蚀气是CF4和Cl2混合成的，并在1Pa的压力下给予形成的圈形电极以500W RF(13.56MHz)的电功率，以产生等离子。衬底侧(样品段)也得到100W的RF(13.56MHz)电功率，以便能够基本上施加了负的自偏压。
在这个实施例中用W来形成遮蔽膜502。然而本发明并不局限于此。除了W之外，还可以用的材料包括如WSix，Cu和Al的金属、硅、混有黑色色素的氧化硅和氮氧化硅。除了以上提到的一些材料，只要能够遮蔽光线和在后来工序中能耐受热处理温度的材料都可以使用。
下面，在衬底501上由氧化硅形成了绝缘膜以覆盖遮蔽膜502。这层绝缘膜可以是代替氧化硅膜的氮化硅膜或氮氧化硅膜，例如，它可以是通过等离子CVD从SiH4，NH3和N2O形成的厚为250到800纳米(300到500纳米更好)的氮氧化硅膜层和类似的从SiH4和N2O形成的厚为250到800纳米(300到500纳米更好)氢化氮氧化硅膜。这里使用的绝缘膜是氧化硅膜，并且形成为厚0.5到1.5微米的单层。绝缘膜的材料并不限于氧化硅。
然后用CMP抛光绝缘膜形成平面化的绝缘膜503。这里可使用已知的CMP技术。通常抛光氧化膜所用的浆料是一个固液分散系统，它是由在含有试剂如pH调节剂的溶液中分散100到1000纳米直径的研磨料而获得的。本实施例使用硅浆(PH＝10-11)，其中通过热解氯化硅气体得到的20wt％的火成硅颗粒分散在加有氢氧化钾的溶液中。
形成极化的绝缘膜503后，通过等离子CVD或溅射形成厚25到80纳米(30到60纳米更好)的具有非晶结构的非晶半导体层。具有非晶结构的半导体膜包括非晶半导体层、微晶半导体膜和具有非晶结构的如非晶硅锗膜的复合物半导体膜。从而可以避免平面绝缘膜503的表面被污染，和所制造的TFTs之间特性波动，并且减小了阈值电压的漂移。
然后进行结晶，以便由非晶半导体层形成晶体半导体层504。可以使用激光退火、热退火(固体相生长)或快速热退火(RTA)作为结晶的方法。当使用以上提及的玻璃衬底或热耐受能力较差的塑料衬底的时候，激光退火更可取。使用RTA时，光源可以是红外灯，卤素灯，金属卤化物灯，氙灯等。另外，晶体半导体膜504可以按照日本专利申请未审公开的No.平7-130652号所公开的技术，即使用催化剂的结晶方法形成。在结晶这一步，最好事先释放非晶半导体层中的氢。结晶前，这种非晶半导体层要经过400到500度的热处理，处理时间大约为一小时，以将层中的氢含量减少到5原子％或更少，从而避免膜表面不平。
如果用SiH4和Ar作反应气，并在膜形成过程中将温度设定在400到450度，通过等离子CVD来形成非晶硅膜，非晶硅膜中的氢含量可以减少到5原子％或更少。在这种情况下，释放氢的热处理是不必要的。
当使用激光退火法结晶时，光源是脉冲震荡或持续波准分子激光或氩激光。在使用脉冲震荡准分子激光时，激光线被处理为线形来进行激光退火。可以由操作者适当地设定激光退火的条件。例如，激光脉冲震荡频率设为300赫兹，激光能量密度设为100到500毫焦/平方厘米(通常是300到400毫焦/平方厘米)。然后用线形光束照射整个衬底表面，线形光束的覆盖率为50到98％。用这种方法，可以得到如图9A所示的晶体半导体层504。
利用第一光掩膜(PM1)和光刻技术，在晶体半导体层504上形成了光致抗蚀剂图形，使得能够通过干蚀将晶体半导体层分为岛状层。这样就形成了如图9B所示半导体层505到508。CF4和O2的混合气被于晶体硅膜的干蚀。
可以用施与p型导电率的杂质元素掺杂这些半导体层，以便控制TFT的阈值电压(Vth)。每一个半导体层的整个表面都掺杂有这种杂质元素，浓度大约有1×1016至5×1017原子/cm3。已知使半导体施与p型导电率的杂质元素包括元素周期表的第13组元素，如硼(B)、铝(Al)和镓(Ga)。可以使用离子注入或离子掺杂(或离子喷淋掺杂)作为掺杂方法。如果要处理一个大面积的衬底，适合用离子掺杂。在离子掺杂过程中，用B2H6作为气源，硼(B)作为掺杂物。掺杂杂质元素并不总是必须的，可以省略，但特别是当要使n沟道TFT的阈值电压保持在给定范围内时，掺杂杂质元素是最好的方法。
通过等离子CVD或溅射，从含硅绝缘膜形成了厚40-150nm的栅绝缘膜509。在这个实施例中，使用了厚为120nm的氮氧化硅膜。因为膜中固定的电荷密度较低，通过加O2到SiH4和N2形成的氮氧化硅膜是作为栅绝缘膜509较好的材料。由SiH4、NO2和H2形成的氮氧化硅膜也较好，因为由这种膜形成的栅绝缘膜的界面缺陷密度较低。当然，栅绝缘膜并不局限于这种氮氧化硅膜，其它含硅膜的单层或叠层也可用作栅绝缘膜。例如，可以用氧化硅膜。这种氧化硅膜是在将TEOS(原硅酸四乙酯)与O2混合，衬底温度为300到400度，高频(13.56MHz)电功率密度为0.5到0.8W/平方厘米，在40Pa的反应压力下放电的同时，通过等离子CVD而形成的。通过在400到500度的热退火，这样形成的氧化硅膜作为栅绝缘膜表现出了优异的特点(图9B)。
如图9C所示，为了形成栅电极，在具有第一形状的栅绝缘膜509上形成了厚200-400nm(250-300nm较好)的阻热传导层511。它可以是单层，或具有多层的叠层，如果需要的话，层数为2到3层或更多层。这个阻热传导层包含从Ta，Ti，和W构成的组中选出的元素，或主要包含从上述组选出的元素的合金，或包含构成上述组的元素的组合的合金膜。阻热传导层通过溅射或CVD法形成。为了降低它的电阻率，最好减小层中所含的杂质浓度。特别是，氧浓度最好为30ppm或更低。在这个实施例中，厚为300nm的W膜形成了。W膜是通过以W为靶进行溅射或用六氟化钨(WF6)通过热CVD法形成的。在任何一种情况下，都要降低膜的电阻率以用做栅电极，W膜的理想电阻率为20μΩcm或更低。当膜中的粒径增大时，可以降低W膜的电阻率，但如果W膜中有许多杂质元素，例如氧气，就会妨碍结晶化增加电阻率。因为这个原因，W膜是通过用99.9999％纯度的W靶进行溅射而形成的，并在膜形成的过程中尽量避免混入空气中的杂质。最终W膜的电阻可以减到9到20μΩcm。
类似的，当用Ta膜做阻热传导膜511时，也可用溅射法。在Ta膜的情况下，溅射气为Ar。当在溅射气中加入适量Xe和Kr的时候，要形成的膜的内部应力就会降低，可以防止膜脱落。α相Ta膜的电阻率大约为20μΩcm，适于用作栅电极。另外，β相Ta膜的电阻率为大约180μΩcm，不适于用作栅电极。TaN膜的晶体结构与α相Ta膜的结构相似，如果用TaN膜作为Ta膜的基础，很容易获得α相Ta膜。虽然并未示出，但是在阻热传导膜511、用磷(P)掺杂的硅膜下形成厚为2到20纳米的TaN膜是很有效的。硅膜能够提高其上形成的传导膜的附着力，防止氧化，并能够防止阻热传导膜511中含有的微量碱性金属元素弥散到具有第一形状的栅绝缘膜509之中去。在任何情况下，阻热传导膜511的电阻率最好为10到50μΩcm。
下面，通过第二光掩膜(PM2)和光刻技术，抗蚀剂掩膜512到517形成了。然后进行第一刻蚀处理。在这个实施例中，用ICP刻蚀装置，刻蚀时所用的刻蚀气是CF4和CL2混合成的，并在一帕压力下给予3.2W/平方厘米RF(13.56MHz)而产生等离子。衬底侧(样品段)也得到224mW/平方厘米的RF(13.56MHz)以便能够基本上施加负的自偏压。在这种情况下，W膜的刻蚀速度大约为100nm/min.，以这个速度计算，给出的W膜的第一刻蚀处理时间比估计的时间要长20％。
通过第一刻蚀处理，具有第一锥形的导电层518到523形成了。锥形部分的角度为15到30度。为了能够达到刻蚀完全，延长10到20％刻蚀时间的过刻蚀法较合适。氮氧化硅膜(具有第一形状的栅绝缘膜509)与W膜的选择比范围为2到4(通常为3)。因此，通过过刻蚀处理，氮氧化硅膜外露的表面被刻蚀了大约20到50nm，在具有第一形状的导电层518到523的边缘附近，具有第二形状的栅绝缘膜580形成了。
进行第一掺杂处理，以便用具有一个导电型的杂质元素掺杂半导体层。这里在掺杂时使用了施与n型导电率的杂质元素。当用以形成具有第一形状传导层的掩膜512到517保留，用具有第一锥形的传导膜518到523作掩膜，并以自对准方式通过离子掺杂进行施与n型导电率的杂质元素的掺杂。施与n型导电率的杂质元素必须通过栅电极周围的锥形部分和具有第二形状的栅绝缘膜580一直到下面的半导体层。所以杂质元素的用量为1×1013.到5×1014.原子/cm2，掺杂的加速电压设为80到160keV。施与n型导电率的杂质元素是位于元素周期表第15族的元素，一般为磷(P)或砷(As)。这里使用的是磷(P)。通过以上提到的离子掺杂，用施与n型导电率的杂质元素掺杂第一杂质区524到527浓度为1×1020到1×1021原子/cm3，而用施与n型导电率的杂质元素掺杂在锥形部分下形成的第二杂质区(A)529到532，浓度为1×1017.到1×1020.原子/cm3，而529到532区的浓度不是统一的(图10A)。
在这一步，第二杂质区(A)529到532中，至少在与具有第一形状的导电层518到523叠加的部分中，施与n型导电率的杂质元素的浓度变化反映了锥形部分的厚度变化。换句话说，在第二杂质区(A)与导电层叠加的区中，用以掺杂第二杂质区(A)529到532的磷(P)的浓度在其与具有第一形状的导电层518到523的周边区域向中心递减。这是因为到达半导体层的磷(P)的量根据锥形部分的厚度逐步变化而变化。
下面，如图10B所示，进行第二刻蚀处理。与第一刻蚀处理相似，用ICP刻蚀装置，刻蚀时所用的刻蚀气是CF4和Cl2混合成的，RF功率设为3.2W/平方厘米(13.56MHz)，偏置功率设为45mW/平方厘米(13.56MHz)，压力设为1帕。在这种条件下形成具有第二形状的导电层540到545。这些传导膜的边缘呈锥形，使得导电层的厚度从边缘到中心逐渐增加。与第一刻蚀相比，第二刻蚀中加到衬底侧的偏置功率较低，且各向同性的刻蚀比大大增加。最终锥形部分的角度为30到60度。刻蚀掩膜512到517并刮去其边缘形成掩膜534到539。具有第二形状的栅绝缘膜580被从表面刻蚀了大约40nm而形成具有第三形状的栅绝缘膜570。
用比第一掺杂处理更小的剂量和更高的加速电压掺杂能施与n型导电率的杂质元素。例如，将加速电压设为70到120KeV，剂量设为1×1013原子/平方厘米，使得在具有第二形状的导电层540到545叠加的区域中，杂质浓度达到1×1016到1×1018原子/立方厘米。因而杂质区(B)546到550形成了。
为了形成p沟道TFTs，分别在半导体层505和507中形成了具有与上述一个导电型相反的导电型的杂质区556和557。而且在这种情况下，用具有第二形状的导电层540和542作掩膜，并以自排列方式用施与p型导电率的杂质元素掺杂半导体层以形成杂质区。在这一点上，用抗蚀剂掩膜551到553完全覆盖用于形成n沟道TFTs的半导体层506和508，上述抗蚀剂掩膜551到553是通过使用第三光掩膜(PM3)而形成的。通过用dibolane(B2H6)进行离子掺杂，杂质区556和557形成了。杂质区556和557中用于施与p型导电率的杂质元素的浓度为2×1020到2×1021原子/立方厘米。
仔细看杂质区556和557就会发现每一个都可以分为包含施与n型导电率的杂质元素的3个区域。第三杂质区556a和557a包含施与n型导电率的杂质元素，浓度为1×1020到1×1021原子/立方厘米。第四杂质区(A)556b和57b包含施与n型导电率的杂质元素，浓度为1×1017到1×1020原子/立方厘米。第四杂质区(B)556c和557c包含施与n型导电率的杂质元素，浓度为1×1016到5×1018原子/立方厘米。而如果施与p型导电率的杂质元素的浓度为第三杂质区中施与n型导电率的杂质元素浓度的1.5到3倍，或在杂质区556b，556c，577b，577c中施与p型导电率的杂质元素的浓度为1×1019原子/立方厘米或更高，那么用第三杂质区556a和557a作为p沟道TFTs的源区和漏区是没有问题的。形成第四杂质区(B)556c和557c是用来分别部分覆盖具有第二锥形导电层540和542的。
此后，如图11A所示，在具有第二形状的导电层540到545和栅绝缘膜570上，第一中间层绝缘膜558形成了。它是氧化硅膜、氮氧化硅膜、氮化硅膜或由这些膜组成的叠层膜。在每种情况下，第一中间层绝缘膜558都是由无机绝缘材料形成的。它的厚度定为100到200nm。当使用氧化硅膜作为第一中间层绝缘膜558时，该膜是在将TEOS与O2混合，衬底温度为300到400度，高频(13.56MHZ)功率密度为0.5到0.8W/平方厘米，并在40Pa的反应压力下放电的情况下，通过等离子CVD而形成的。当用氮氧化硅膜时，可以使用由等离子CVD从SiH4，N2O和NH3或从SiH4和N2O得到的氮氧化硅膜。根据这种情况下的成膜条件，反应压力设为20到200帕，衬底温度设为300到400度，高频(60MHz)功率密度设为0.1到1.0W/平方厘米。也可以用由SiH4、N2O和H2形成的氢化氮氧化硅膜作为第一中间层绝缘膜558。类似的，可以通过等离子CVD从SiH4和NH3形成氮化硅膜。
下一步是激活施与n型导电率的杂质元素和施与P型导电率的杂质元素，两种类型的杂质元素以各自的浓度被包含。此步骤采用退火炉热退火。另一种可行办法包括激化退火和快速热退火(RAT)。热退火以400-700度的温度在氧浓度为1ppm或更少的氮气氛中进行，最好氧浓度在为0.1ppm或更少，热退火温度为500-600度。在此例中，热处理以550度进行四小时。如果衬底501是低热阻的塑料衬底，激光退火是最好的。
在激活步骤后，气氛转变为含3-10％氢气，另一种热处理以300-450度进行1-12小时以氢化半导体层。此步骤由热激活氢将半导体层中每立方厘米1016至1018的悬挂键连接。其他氢化措施包括等离子氢化(采用由等离子激活的氢气)。在每一种情况下，半导体层505至508中缺陷密度希望减少到1016/立方厘米或更少，因此以0.01-0.1atomic％的次序将氢给定到各层中。
然后由有机绝缘材料形成第二中间层绝缘膜559，使其具有1.0-2.0微米的平均厚度。可以采用如聚酰亚胺、丙烯酸树脂、聚酰胺树脂、聚酰亚胺酰胺(polyimideamide)和BCB(苯并环丁烯)等有机树脂材料。如果采用涂到衬底上之后热聚合型的聚酰亚胺，例如，通过在300度的清洁炉中烘焙形成该膜。当采用丙烯酸树脂时，选择双组分型丙烯酸树脂。将其主材料和固化剂混合，然后通过旋涂在衬底的整个表面上涂覆上述混合物。然后在80度通过热板给衬底预加热60秒，然后在清洁炉中在250度烘焙60分钟，形成第二中间层绝缘膜。
具有从有机绝缘材料形成的第二中间层绝缘膜559，表面具有令人满意的平面度。有机树脂材料通常具有低的介电常数，因此可以减小寄生电容。然而，有机树脂材料是吸湿的，不适合作为保护膜。因此，由有机树脂材料形成的第二中间层绝缘膜应当如本实施例与第一中间层绝缘膜558的氧化硅膜、氮氧化硅膜或氮化硅膜结合使用。
此后，利用第四光掩膜(PM4)形成具有给定图形的抗蚀剂掩膜，形成到达杂质区的接触孔，这些杂质区作为各个半导体层中的源区或漏区。通过干蚀形成接触孔。在这种情况下，用CF4、O2和He的混合物作为刻蚀气体，首先刻蚀由有机树脂材料形成的第二中间层绝缘膜559。然后，混合CF4和O2并用做刻蚀气体，刻蚀第一中间层绝缘膜558。为了增加相对于半导体层的选择比，将刻蚀气体改为CHF3之后，在具有第三形状的栅绝缘膜570上进行进一步的刻蚀。这样就形成了接触孔。
然后通过溅射或真空蒸发形成导电金属膜，利用第五光掩膜(PM5)形成抗蚀剂掩膜图形，以通过刻蚀形成源布线560-564和漏布线565-568。当漏布线形成时，就形成了像素电极569。像素电极571是属于相邻像素的像素电极尽管未示出，本实施例中的布线按如下方式形成形成厚50-150nm的Ti膜，形成接触部分，以实现与用于在半导体层中形成源区和漏区的杂质区接触，在Ti膜上形成厚300-400nm的铝膜(Al)，在其上进一步形成厚80-120nm的透光导电膜。适合于透光导电膜的材料包含氧化铟和氧化锌的合金(In2O3-ZnO)以及氧化锌(ZnO)。为了提高可见光的透射和导电率，加有镓(Ga)的氧化锌(Zno:Ga)等也是合适的材料。
以这种方式，利用五个光掩膜，可以在相同的衬底上形成驱动电路的TFTs(源信号线驱动电路和栅信号线驱动电路)和像素部分的像素TFT。在驱动电路中，形成了第一p沟道TFT600、第一n沟道TFT 601、第二p沟道TFT602、第二n沟道TFT 603，而在像素部分中形成了像素TFT604和存储电容器605。
在第一p沟道TFT600中，具有第二锥形的导电层起栅极620的作用。半导体层505包含：沟道形成区606；起源区或漏区作用的第三杂质区607a；用于形成不与栅极620叠加的LDD区的第四杂质区(A)607b；和用于形成部分与栅极620叠加的LDD区的第四杂质区(B)607c。
在第一n沟道TFT 601中，具有第二锥形的导电层起栅极621的作用，半导体层506包含：沟道形成区608；起源区或漏区作用的第一杂质区609a；用于形成不与栅极621叠加的LDD区的第二杂质区(A)609b；和用于形成部分与栅极621叠加的LDD区的第二杂质区(B)609c。相对于2-7微米的沟道长度，与栅极621叠加的第二杂质区(B)609c部分的长度为0.1-0.3微米。通过控制栅极621的厚度和锥形部分的角度来控制Lov的长度。当在n沟道TFT中形成了这种LDD区时，可以缓解在漏区附近产生的高电场，可以防止发生热载流子以及TFT的降级。
在驱动电路的第二p沟道TFT602中，具有第二锥形的导电层起栅极622的作用，半导体层507包含：沟道形成区610；起源区或漏区作用的第三杂质区611a；用于形成不与栅极622叠加的LDD区的第四杂质区(A)611b；和用于形成部分与栅极622叠加的LDD区的第四杂质区(B)611c。
驱动电路包含逻辑电路例如移位寄存器和缓冲器，取样电路由模拟开关构成。在图11B中，构成这些电路的TFTs具有单栅结构，其中在形成对的源极和漏极之间设置一个栅极。然而，TFTs可以采用多栅结构，其中在形成对的源极和漏极之间设置多个栅极。
在像素TFT604中，具有第二锥形的导电层起栅极624的作用，半导体层508包含：沟道形成区614a和614b；起源区或漏区作用的第一杂质区615a和617；用于形成不与栅极624叠加的LDD区的第二杂质区(A)615b；和用于形成部分与栅极624叠加的LDD区的第二杂质区(B)615c。与栅极624叠加的第二杂质区(B)615c部分的长度为0.1-0.3微米。存储电容器605包括：第一杂质区617；第二杂质区(A)619b；第二杂质区(B)619c；具有区618的半导体层，该区618没有用决定该区导电型的杂质元素掺杂；与具有第三形状的栅绝缘膜是同一层的绝缘层；由具有第二锥形的导电层形成上层电容布线625。
具有第二锥形的导电层537起源信号线的作用，并通过源布线564与像素TFT604的源区615c连接。
像素TFT604的沟道形成区614a和614b完全被遮蔽膜502覆盖。
像素TFT604的栅电极624穿过栅绝缘膜570与底层半导体层508相交，并进一步延伸过数个半导体层，作为栅信号线。存储电容器605包括通过栅绝缘膜570，从像素TFT604的漏区617延伸的半导体层与上层电容布线625叠加处的区。在该结构中，作为电容布线的半导体层618没有用控制电子的杂质元素掺杂。
上述结构使其能够根据本说明中各个部件的要求，独立地优化构成像素TFTs的TFTs和驱动电路的结构，从而提高半导体器件的工作性能和可靠性。此外，通过用阻热传导材料形成栅极，便于LDD区、源区和漏区的激励。此外，为了以浓度梯度的形式控制导电型，用杂质元素掺杂穿过栅绝缘膜与栅极叠加的LDD区，从而缓和电场的效应，特别是漏区附近的电场。
关于TETs栅极结构，操作者可以根据电路特性，选择单栅结构或多栅结构，在多栅结构中，在成对的源和漏之间设置多个栅极。
然后，如图12A所示，在图11B的状态下，在有源矩阵衬底上形成了柱状垫块。尽管可以通过喷射具有几个微米直径的粒子来设置垫块，但这里采用的方法是在整个衬底上形成树脂膜，然后布图该膜。垫块的材料没有限制。例如通过旋涂涂覆JSR的产品NN700，然后进行曝光并显影以形成为给定图形。然后利用清洁炉等加热到150-200度固化。随着曝光和显影的条件，形成的垫块可以具有变化的形状。较佳的垫块形状是平顶柱状，因为在有源矩阵衬底与相对衬底粘接时，该形状能确保作为液晶面板的机械强度。该垫块也可以具有圆锥形或棱锥形。例如，当垫块是圆锥形时，垫块的具体尺寸如下，高度设为1.2-1.5微米，平均半径设为5-7微米，平均半径和底半径之间的比率设为1-1.5。在这一点，垫块侧面的锥形角在±15°内。
垫块的排列可以是任意的。然而，最佳排列如图12A所示。在像素部分中，形成了柱状垫块656，以便叠加或覆盖像素电极569的接触部分631。在接触部分631损害了平面度，扰乱了这一点上液晶的定向，但当通过将垫块树脂填充到上述接触部分631中形成柱状垫块656时，可以防止出现差别等。用于驱动电路的TFTs也具有垫块，并且垫块655a到655d形成在TFTs上。这些垫块可以形成在整个驱动电路上，或使其覆盖源布线和漏布线，如图12A所示。
然后形成定向膜657。聚酰亚胺树脂通常用于液晶显示元件的定向膜。形成定向膜之后，进行研磨处理，使得液晶分子以一定的预倾斜角度定向。没有被研磨的区从设在像素部分中的柱状垫块656的边缘向研磨方向伸出2微米或更小。为驱动电路在TFTs上形成的垫块655a至655d可以保护TFTs免受静电的危害，静电是研磨过程中经常出现的问题。尽管未示出，也可以在形成定向膜657之后再形成垫块656和垫块655a至655d。
相对侧上的相对衬底651具有透光导电膜653和形成在其上的定向膜654。利用密封胶658，将相对衬底粘接到其上形成了像素部分和驱动电路的有源矩阵衬底上，密封胶658混有填料(未示出)，该填料与垫块656和垫块655a至655d一起，保持两个衬底在粘接到一起时它们之间的距离。此后，液晶材料659注入到两个衬底之间。可以采用已知的液晶材料。可用的液晶材料包含TN液晶和无临界点的反铁电混合液晶，这些液晶具有电-光响应特性，即透射系数随着电场连续变化。在无临界点的反铁电混合液晶中，有一种液晶，其光电响应特性的图形为V字形。以这种方式，就完成了图12B所示的有源矩阵衬底。
本发明并不限于在该实施例中描述的制造方法，也可以利用已知方法制造本发明的有源矩阵衬底液晶显示器。
本实施例可以和实施例3自由结合。
[实施例5]
参考图16A至18B，该实施例描述了关于根据本发明的液晶显示器的制造方法。
参考图16A，首先准备衬底800。在本实施例中，衬底800由玻璃例如硼硅酸钡玻璃或硼硅酸铝制成，该硼硅酸钡的代表产品有Corning公司的产品Corning7059玻璃或Corning1737玻璃。该衬底800的材料没有限制，只要它是透光衬底即可，可以采用石英衬底，如果能够耐本实施例的处理温度，也可以用塑料衬底。
在要形成TFTs的衬底800的表面上形成遮蔽膜801。该遮蔽膜801是通过淀积厚0.1μm至0.5μm(在本实施例中是0.2μm)的W形成的，然后通过ICP(感应耦合等离子)刻蚀法刻蚀该遮蔽膜801。在刻蚀中，采用由混合CF4和Cl2而得到的刻蚀气体以及在1Pa的压力下供给形成的圈形电极500W的RF(13.56MHz)的功率，以产生等离子。该衬底的侧面(样品段)也得到100W的RF(13.56MHz)的功率，使得基本上施加负的自偏压。
在本实施例中用W形成遮蔽膜801。然而，本发明并不限于此。除了W之外还可以采用的材料包含如WSix，Cu和Al的金属和混有黑颜料的硅、氧化硅和氧氮化硅。除了上面提到的材料，可以用任何材料，只要能屏蔽光线和忍耐在后续的工艺步骤中的处理温度。
下一步，在衬底800上由氧化硅形成绝缘膜，以覆盖遮蔽膜801。该绝缘膜可以用代替氧化硅膜的氮化硅膜或氮氧化硅膜。例如，可以是由SiH4、NH3和N2O通过等离子CVD形成的厚250-800nm(最好300-500nm)的氮氧化硅的层压膜以及类似地由SiH4和N2O形成的厚250-800nm(最好300-500nm)的氮氧化硅的氢化膜。这里绝缘膜用氧化硅并且形成为厚0.5-1.5μm的单层。该绝缘膜的材料并不限于氧化硅。
然后用CMP对绝缘膜进行抛光，以形成平面化的绝缘膜802。这里可以用已知的CMP技术。在抛光氧化物膜中通常所用的浆料是固-液分散系统，该固-液分散系统是通过在含有试剂例如PH调节剂的溶液中分散直径为100-1000nm的研磨剂得到的。本实施例用氧化硅浆料(PH＝10-11)，其中在添加有氢氧化钾的溶液中分散了20wt％的火成氧化硅粒子，该火成氧化硅粒子是通过火成氯化硅气体而得到的。
在形成平面化的绝缘膜802之后，在平面化绝缘膜802上形成了半导体层803至806。该半导体层803至806是利用已知方法(溅射、LPCVD或等离子CVD)通过形成具有非晶结构的半导体膜，然后通过已知的结晶工艺(激光结晶、热结晶或用催化剂例如镍的热结晶)使非晶半导体膜结晶而得到的，将得到的结晶的半导体膜布图为所需要的形状。半导体层803-806中的每一个都具有25-80nm(最好30-60nm)的厚度。对结晶半导体膜的材料没有限制，但硅、硅锗合金(SixGe1-x(x＝0.0001-0.02))等比较好。在本实施例中，通过等离子CVD形成厚55nm的非晶硅膜，然后在非晶硅膜上保留含镍的溶液。在进行热结晶(在550℃，4小时)之前，在非晶硅膜上进行脱氢作用(在500℃，1小时)。然后为了提高结晶度，得到结晶的硅膜，对上述膜进行激光退火。利用光刻对该结晶的硅膜布图，形成半导体层803-806。
然后，为了控制TFTs的阈值，可以用微量的杂质元素(硼或磷)掺杂半导体层803-806。
当选择用激光结晶法来形成结晶的半导体膜时，可以用脉冲震荡或连续波准分子激光器、YGA激光器或YVO4激光器。在利用这种激光器时，在辐照半导体膜之前，最好通过光学系统聚集从激光震荡器射出的激光，使其成为线形光束。可以通过控制器选择合适的用于结晶的条件。然而，在利用准分子激光器的情况下，适宜的条件包含设定脉冲震荡频率为300Hz和激光的能量密度为100-400mJ/cm2(一般350-500mJ/cm2)。如果激光器是YGA激光器，用它的第二谐波，设定脉冲震荡频率为30-300KHz，激光的能量密度为300-600mJ/cm2(一般200-300mJ/cm2)。然后将激光聚集为100-1000μm宽度例如400μm的线形光束，用该线形光束辐照衬底，直到激光扫描覆盖了衬底的整个表面。在这种情况下线形激光束的覆盖率是50-98％。
紧接着形成覆盖半导体层803-806之后，形成栅绝缘膜807，该栅绝缘膜是从含硅绝缘膜通过CVD或溅射形成的，厚度为40-150nm。在本实施例中，利用等离子CVD形成厚110nm的氮氧化硅膜(成分比：Si＝32％、O＝59％、N＝7％、H＝2％)。当然，该栅绝缘膜不限于氮氧化硅膜，而是可以用其它的含硅膜的单层或叠层作为栅绝缘膜。
当采用氧化硅膜时，在混合TEOS与氧、在40Pa的反应压力下放电的同时，通过等离子CVD形成该膜，衬底的温度为300-400℃，高频(13.56MHz)功率密度为0.5-0.8W/cm2，这样形成的氧化硅膜在后续的400-500℃的热处理中显示了作为栅绝缘膜的优异的特性。
下一步，如图16A所示，在栅绝缘膜807上层叠厚20-100nm的第一导电膜808a和厚100-400nm的第二导电膜808b。在本实施例中，第一导电膜808a是30nm厚的TaN膜，其上放置了厚370nm、作为第二导电膜808b的W膜。该TaN膜是通过在含氮气氛中用Ta作为靶通过溅射而形成的。所述W膜是用W为靶通过溅射形成。W膜也可以利用六氟化钨(WF6)通过热CVD形成。在任何一种情况下，都必须降低该膜的电阻率以便用它作为栅极，W膜的电阻率希望为20μΩcm或更低。当膜中的粒径增加时，W膜的电阻率可以降得更低。然而，如果W膜中有很多杂质元素例如氧时，阻止了结晶，电阻率增加。为此，本实施例中的W膜是利用高纯度(纯度：99.9999％)W靶，特别注意避免在成膜过程中从空气中引入杂质的情况下，通过溅射形成的。结果，W膜的电阻率可以降到9-20μΩcm。
本实施例中的第一导电膜808a和第二导电膜808b分别由TaN和W形成，但它们的材料并不特别限定。它们可以由从Ta、W、Ti、Mo、Al、Cu、Cr和Nd、或合金材料或主要由上述一种或多种元素构成的复合材料所组成的组中选出的元素制成。也可以采用用杂质元素例如磷掺杂的半导体膜，一般是多晶硅膜。AgPdCu合金也是可用的材料。第一导电膜和第二导电膜的下列组合也是适合的：钽(Ta)为第一导电膜，W膜为第二导电膜，氮化钛(TiN)为第一导电膜，W膜为第二导电膜，氮化钛(TiN)为第一导电膜，Al膜为第二导电膜，氮化钛(TiN)为第一导电膜，Cu膜为第二导电膜。
下一步，为了形成电极和布线(图16B)，通过光刻形成抗蚀剂掩膜809，进行第一刻蚀处理。该第一刻蚀处理采用第一和第二刻蚀条件。在本实施例中，第一刻蚀条件包含：利用ICP(感应耦合等离子)刻蚀；用CF4、Cl2和O2作为刻蚀气体，它们各自流动速率之比设为25/25/10(sccm)；在1Pa的压力下，给圈形形成电极施加500W的RF(13.56MHz)功率，产生等离子。这里采用ICP，所用干蚀设备是东芝电气工业有限公司的产品，(型号：E645-ICP)。衬底侧面(样品段)也得到150W的RF(13.56MHz)功率，使得基本上施加了负的自偏压。在第一刻蚀条件下刻蚀W膜，使得第一导电层在边缘周围是锥形。在第一刻蚀条件下，刻蚀W膜的刻蚀率为200.39nm/分钟，而在第一刻蚀条件下，刻蚀TaN膜的刻蚀率为80.32nm/分钟。据此W相对于TaN的选择比大约为2.5。在第一刻蚀条件下，W膜的锥形角大约为26°。
此后，将第一刻蚀条件转换到第二刻蚀条件，保留抗蚀剂掩膜809。第二刻蚀条件包含：用CF4和Cl2作为刻蚀气体，它们各自流动速率之比设为30/30(sccm)；在1Pa的压力下，给圈形电极施加500W的RF(13.56MHz)功率，以产生等离子。刻蚀时间大约为30秒钟。衬底侧面(样品段)也得到20W的RF(13.56MHz)功率，使得基本上施加了负的自偏压。在第二刻蚀条件下，其中用CF4和Cl2的混合物作为刻蚀气体，将W膜和TaN膜刻蚀到大约相同的程度。在第二刻蚀条件下，W膜的刻蚀率为58.97nm/分钟，而在第二刻蚀条件下，TaN膜的刻蚀率为66.43nm/分钟。为了实现无剩余刻蚀，适于延长大约10-20％的刻蚀时间。
在上面的第一刻蚀处理中，由于抗蚀剂掩膜809的适当形状和加到衬底侧面上的偏压影响，在第一导电层和第二导电层的边缘周围呈锥形。锥形部分的角度适当地选择为15-45°。通过第一刻蚀处理形成的是具有第一形状的导电层810-813(第一导电层810a-813a和第二导电层810b-813b)，导电层810-813由第一导电层和第二导电层形成。参考标号814代表栅绝缘膜，没有被具有第一形状的导电层810-813覆盖的栅绝缘膜的区域被刻蚀了大约20-50nm，从而形成减薄的区。
在不移去抗蚀剂掩膜时，下一步进行第二刻蚀处理(图16C)。在刻蚀中，采用通过混合CF4、Cl2和O2得到的刻蚀气体，它们各自流动速率之比为25/25/10(sccm)，在1Pa的压力下，给圈形电极施加500W的RF(13.56MHz)功率，以产生等离子。衬底侧面(样品段)也得到20W的RF(13.56MHz)功率，使得基本上施加了负的自偏压。在第二刻蚀处理中，W膜的刻蚀率为124.62nm/分钟，而在第二刻蚀处理中，TaN膜的刻蚀率为20.67nm/分钟，W相对于TaN的选择比为6.05。据此，选择性地刻蚀W膜。在进行了第二刻蚀处理之后，W膜的锥形角为70°。通过第二刻蚀处理，形成了第二导电层816b-819b。另一方面，几乎没有刻蚀第一导电层810a-813a，形成第一导电层816a-819a。由820代表的是栅绝缘膜，没有被具有第一形状的导电层816-819覆盖的栅绝缘膜的区域被刻蚀了大约20-50nm，从而形成减薄的区。
第一导电层816a和第二导电层816b一起形成电极，该电极作为在后来的步骤中要形成的驱动电路的n沟道TFT的栅极。第一导电层817a和第二导电层817b一起形成电极，该电极作为在后来的步骤中要形成的驱动电路的p沟道TFT的栅极。同样地，第一导电层818a和第二导电层818b一起形成电极，该电极作为在后来的步骤中要形成的像素部分的n沟道TFT的栅极，第一导电层819a和第二导电层819b一起形成电极，该电极作为在后来的步骤中要形成的像素部分中存储电容器(电容布线)的电极之一。
下一步进行第一掺杂处理，以得到图17A的状态。在掺杂中，用第二导电层816b至819b作为抗杂质元素的掩膜，用杂质元素掺杂在第一导电层816a至819a的锥形部分下面的半导体层。本实施例采用等离子掺杂，选择磷(P)作为杂质元素，设定的剂量为3.5×1012，加速电压为90keV。这样以自对准方式形成的是不与第一导电层叠加的低浓度杂质区822a至825a和与第一导电层叠加的低浓度杂质区822b至825b。低杂质区822b至825b中磷(P)的浓度为1×1017至1×1018原子/cm3，该浓度显示随着第一导电层816a至819a的锥形部分的厚度梯度而出现平缓的坡度。在与第一导电层816a至819a的锥形部分叠加的半导体层中，从第一导电层816a至819a的锥形部分的边缘向中心，杂质元素的浓度轻微地递减。然而，总的来说，浓度基本上是均匀的。
然后形成抗蚀剂掩膜，以进行第二掺杂处理，用施与n型导电率的杂质元素掺杂半导体层(图17B)。在这个掺杂处理中，采用离子掺杂或离子注入。用于离子掺杂的条件包含设定剂量为1×1013至5×1015原子/cm2，设定加速电压为60至100keV。在本实施例中，设定剂量为1.5×1015原子/cm2，加速电压为80keV。施与n型导电率杂质元素是属于周期表中族15的元素，一般是磷(P)或砷(As)。这里用磷(P)。在这种情况下，导电层816至819起抗施与n型导电率的杂质元素的掩膜的作用，以自对准方式形成了不与第一导电层叠加的高浓度杂质区827a至830a、低浓度杂质区827b至830b，以及与第一导电层叠加的低浓度杂质区827c至830c。以1×1020至1×1021原子/cm3的浓度，用施与n型导电率的杂质元素掺杂高浓度杂质区827a至830a。
用于形成p沟道TFT的半导体膜不必通过图17B所示的第二掺杂处理用施与n型导电率的杂质元素掺杂。因此形成掩膜826以完全覆盖半导体层804和806，从而防止这些层被n型杂质元素掺杂。掩膜826可以不设在半导体层804和806上。在这种情况下，这些半导体层的极性在第三掺杂处理中变为p型。
移去抗蚀剂掩膜826后，新形成用于第三掺杂处理的抗蚀剂掩膜831。通过第三掺杂处理在作为p沟道TFT的有源层的半导体层中所形成的是用施与与第二掺杂处理中的导电型(n型)相反的导电型(p型)的杂质元素掺杂而得到的杂质区832至833(图17C)。第一导电层817和819被用做抗杂质元素的掩膜，以自对准的方式掺杂施与p型导电率的杂质元素，形成杂质区。在本实施例中，用dibolant(B2H6)通过离子掺杂形成杂质区832和833。在第三掺杂处理中，用抗蚀剂掩膜831覆盖用于形成n沟道TFTs的半导体层。通过第一掺杂处理和第二掺杂处理，已经以不同的浓度用磷掺杂了杂质区832b和832c。然而，在第三掺杂处理中，杂质区832b和832c都用施与p型导电率的杂质元素掺杂，掺杂浓度为2×1020至2×1021原子/cm3。因此杂质区832b和832c作为p沟道TFT的源区或漏区没有问题。
通过上述步骤，在各个半导体层中形成了杂质区。
下一步移去抗蚀剂掩膜831，以形成第一中间层绝缘膜835。第一中间层绝缘膜835是含硅绝缘膜，通过等离子CVD或溅射形成，厚度为100-200nm。在本实施例中，通过等离子CVD形成了厚150nm的氮氧化硅膜。当然，第一中间层绝缘膜835不限于氮氧化硅膜，可以用其它含硅膜的单层或叠层作为第一中间层绝缘膜。
下一步是激活用来掺杂各个半导体层的杂质元素，如图18A所示。该激活步骤采用在退火炉中的热退火完成的。在400-700℃的温度下，一般是500-550℃，在氧浓度为1ppm或更低、最好0.1ppm或更低的含氮气氛中，进行热退火。在本实施例中，是通过在550℃热处理4小时来激活的。除了热退火之外，其它可用的方法包含激光退火和快速热退火(RTA)。
在本实施例中，在上述激活过程中，通过吸收作用，用做结晶催化剂的镍同时移到含有高浓度磷的杂质区(区827a、829a、832和833a)，主要减小了作为沟道形成区的半导体层中的镍浓度。这样形成的具有沟道形成区的TFTs在OFF态具有低的电流值，并具有优异的结晶度，以得到高的电场迁移率。因此该TFTs能得到优异的特性。
可以在形成第一中间层绝缘膜835之前进行激活。然而，如果布线所用的材料不耐热的话，为了保护布线等，最好在如在本实施例中那样，在中间层绝缘膜(含硅作为主成分的绝缘膜，例如氮化硅膜)之后进行激活。
另一个热处理在含3-100％的氢的气氛中进行1至12小时，以氢化半导体层。在本实施例中，在410℃，含大约3％氢的氮气氛中进行热处理1小时。该步骤是通过含在中间层绝缘膜中的氢来连接半导体层中的悬挂键。其它的氢化措施包含等离子氢化(利用通过等离子激活的氢来进行氢化)。
如果采用激光退火来激活，希望在上述氢化之后进行激光例如准分子激光或YGA激光的照射。
下一步，用有机绝缘材料在第一中间层绝缘膜835上形成第二中间层绝缘膜836。在本实施例中形成了厚1.6微米的丙烯酸树脂膜。然后布图该膜以形成到达各个杂质区827a、829a、832a和833a的接触孔。
然后，在驱动电路905中形成了电极840至843，每个电极与杂质区827a和832a之一电连接。这些电极是通过布图厚50nm的钛膜和厚500nm的合金膜(Al-Ti合金膜)的叠层膜而形成的。
在像素部分906，形成了连接布线845或与杂质区829a接触的源信号线844，还形成了与杂质区833a接触的连接布线846。
然后在连接布线上形成了厚80-120nm的透光导电膜，对该膜布图，形成了像素电极847(图18B)。可用于透光导电膜的材料包含氧化铟与氧化锌的合金(In2O3-ZnO)和氧化锌(ZnO)。为了提高可见光的透射系数和导电率，掺镓(Ga)的氧化锌(ZnO:Ga)也是合适的材料。
通过在连接布线845上形成像素电极847，使得该电极与布线相接触，形成了与像素TFT的漏区的电连接以及与作为存储电容器的电极之一的半导体层(杂质区833a)的电连接。
在这里描述的例子中，将透光导电膜用做像素电极847。另一方面，当由具有反射率的导电材料形成像素电极时，可以制成反射液晶显示器。在这种情况下，上述电极和像素电极可以同时形成。这时像素电极的理想材料是高反射率材料，例如包含Al或Ag为主成分的膜或它们的叠层膜。
这时，具有n沟道TFT901和p沟道TFT902的驱动电路905可以形成在同一衬底上，在该衬底上，形成了具有像素TFT903和存储电容器904的像素部分906。
驱动电路905的n沟道TFT901包含：沟道形成区850；与构成栅极之一的第一导电层816a叠加的低浓度杂质区827c(GOLD区)；形成在栅极外侧的低浓度杂质区827b(LDD区)；和作为源区或漏区的高浓度杂质区827a。p沟道TFT902包含：沟道形成区851；与构成栅极之一的第一导电层817a叠加的杂质区832c；形成在栅极外侧的杂质区832b；和作为源区或漏区的杂质区832a。
像素部分906的像素TFT903包含：沟道形成区852；与构成栅极之一的第一导电层818a叠加的低浓度杂质区829c(GOLD区)；形成在栅极外侧的低浓度杂质区829b(LDD区)；和作为源区或漏区的高浓度杂质区829a。半导体层833a至833c是作为存储电容器904的电极之一的电容布线的一部分，用施与p型导电率的杂质元素掺杂半导体层833a至833c。存储电容器904包括电极819，半导体层833a至833c和半导体层853，栅绝缘膜820作为电介质。
遮蔽膜801与像素TFT903的整个沟道形成区852叠加。
下一步形成了定向膜855，然后在该膜上进行研磨处理。在本实施例中，在形成定向膜855之前，先对有机树脂膜例如丙烯酸树脂膜进行布图，在预定位置形成柱状垫块，用于保持衬底之间的距离。不用柱状垫块，可以在衬底的整个表面上喷涂球形垫块。
下一步，准备相对的衬底856。提供具有滤色器的相对衬底，其中与各个颜色的像素相对应排列色层858。然后形成平面膜859覆盖滤色器，在平面膜859上，在像素部分906中由透光导电膜形成了相对电极857。在该相对衬底的整个表面上形成定向膜860，并在该膜上进行研磨处理。
利用密封胶861将相对衬底粘接到其上形成了像素部分906和驱动电路905的有源矩阵衬底上。密封胶861混有填料，该填料与柱状垫块一起保持彼此粘接的两个衬底之间的一致的距离。此后液晶材料862注入到两个衬底之间，通过端部密封材料(未示出)完全密封上述器件。液晶材料862可以是已经知道的液晶材料，以这种方式就完成了图19所示的有源矩阵液晶显示器。根据需要将有源矩阵衬底或相对的衬底切为所希望的形状，通过已知的技术适当的设置平板等，然后利用已知技术粘接FPC，本实施例可以结合实施例3来完成。
[实施例6]
本实施例给出了具有本发明结构的液晶显示器的截面图实例，图20显示了具有本发明结构液晶显示器的截面图，在有源矩阵衬底6001上形成了含有氧化硅和黑色料的遮蔽膜148。在有源矩阵衬底6001上形成了平面化的绝缘膜6002，使其覆盖遮蔽膜148。
在平面化的绝缘膜6002上，p沟道TFT6101、第一n沟道TFT6102和第二n沟道TFT6103形成在驱动电路6201中，而像素TFT6104和存储电容器6105形成在像素部分中。
在半导体层6004中驱动电路的p沟道TFT6101具有沟道形成区126、源区127a和127b、漏区128a和1289b。在半导体层6005中，第一n沟道TFT6102具有沟道形成区129、与栅极6071叠加的LDD区130(这样的LDD区称为LOV)、源区131和漏区132。在沟道长度方向，Lov区的长度设为0.5-3.0微米，最好1.0至1.5微米。在半导体层6006中，第二n沟道TFT6103具有沟道形成区133、LDD区134和135、源区136和漏区137。这些LDD区包含Lov区和不与栅极6072叠加的LDD区(这种LDD区称为Loff)。在沟道长度方向Loff区的长度设为0.3-2.0微米，最好0.5-1.5微米。在半导体层6007中，像素TFT6104具有沟道形成区138和139、Loff区140-143和源区或漏区144-146。在沟道长度方向每个Loff区的长度设为0.5-3.0微米，最好1.5-2.5微米。Offset区(未示出)形成在像素TFT6104的沟道形成区和作为像素TFT的LDD区的Loff区之间(138和140之间、138和141之间、139和142之间、139和143之间)。存储电容器6105包括：上层电容布线6074；是栅绝缘膜6020的绝缘膜；半导体层147(电容布线)，该半导体层147与像素TFT6104的漏区146连接，并用施与n型导电率的杂质元素掺杂。在图20中，像素TFT6104具有双栅极结构。然而如果像素TFT具有单栅结构或多栅结构，即提供了多个栅极，也能容易做到。
遮蔽膜148与像素TFT6104的沟道形成区138和139完全叠加。
上述结构能够分别优化TFTs的结构，该结构构成了与本说明书各个元件要求相一致的像素部分和驱动电路，从而提高了液晶显示器的工作性能和稳定性。
6060代表像素电极，该电极与像素TFT6104的漏区146电连接。参考标号6061代表定向膜，6062代表相对衬底，6063代表相对电极，6064代表另一个定向膜，6065代表液晶，图20所示的液晶是反射型液晶显示器。
本实施例中反射型液晶显示器显示了TN(twist)模式的图象，据此在反射型液晶显示器的上部设置了平板(未示出)，本实施例可以结合实施例3来实施。
实施例7
利用本发明制造的液晶显示器可用于各种电设备的显示部分，下面给出了这些电设备：摄象机；数字相机；投影机(背投式和前投式)；安装头显示器(护目镜型显示器)；游戏机；汽车导航系统；个人计算机；便携式信息终端(笔记本电脑，移动电话或电子记事簿)等。这些例子示于图13、14和15中。
图13A是个人计算机，它包括主体7001、图象输入部分7002、显示部分7003和键盘7004。本发明可以应用到图象输入部分7002和显示部分7003。
图13B是摄相机，它包括主体7101、显示部分7102、声频输入部分7103、控制开关7104、电池7105和图象接收部分7106。本发明可以应用到显示部分7102。
图13C是便携计算机，它包括主体7201、相机部分7202、图象接收部分7203、控制开关7204和显示部分7205。本发明可以应用到显示部分7205。
图13D是护目镜型显示器，它包括主体7301、显示部分7302和支架部分7303。本发明可以应用到显示部分7302。
图13E是用记录媒体的影碟机，在记录媒体上记录节目(下文称记录媒体)，该影碟机包含主体7401、显示部分7402、扬声器部分7403、记录媒体7404和控制开关7405。这个影碟机利用DVD(数字通用盘)、CD等为记录媒体，可以进行欣赏音乐、欣赏电影、玩游戏或上网。本发明可以应用到显示部分7402。
图13F显示了数字相机，它包含主体7501、显示部分(A)7502、取景部分7503、控制开关7504、显示部分(B)7505和电池7506。本发明的电设备可以应用到显示部分(A)7502和显示部分(B)7505。此外，在显示部分(B)用做控制面板的情况下，通过在黑色背景上显示白色的景物，能减小功率消耗。
图14A是前投式投影机，包括：光源系统和显示部分7601；屏幕7602。本发明可以应用到显示部分7601。
图14B是背投式投影机，包括：主体7701；光源系统和显示部分7702；反光镜7703；反光镜7704和屏幕7705。本发明可以应用到显示部分7702。
图14C是显示图14A和图14B的光源系统和显示部分7601和7702的结构实例图。每个光源系统和显示部分7601和7702包括：光源系统7801；反光镜7802和7804至7806；分色镜7803；光系统7807；显示部分7808；分相板7809和投射光系统7810。投射光系统7810包括多个具有投射镜头的光学透镜，该结构称为三板型，其中用三个显示部分7808。此外，在如图14C中箭头所示的光路中，工作人员可以在光路中合理地配置光学透镜、能使光偏振的膜、调整分相的膜和IR膜等。
图14D是显示图14C中光源系统7801的结构实例图。在本实施例中，光源系统7801包括：反射器7811；光源7812；透镜阵列7813和7814；偏振转化元件7815和聚光镜7816。注意图14D中示出的光源系统只是一个实例，其结构并不限于这个实例，例如，工作人员可以合理地配置光学透镜、能使光偏振的膜、调整分相的膜和IR膜等。
图14C显示了三板型的例子，图15A是显示单板型的例子图。图15A所示的光源系统和显示部分包括：光源系统7901、显示部分7902、投射光系统7903和分相板7904。投射光系统7903包括多个包含投射镜头的光学透镜。可以将图15A所示的光源系统和显示部分应用到图14A和图14B所示的光源系统和显示部分7601和7702。图14D所示的光源系统可以用做光源系统7901。注意在显示部分7902中放置了滤光镜(未示出)，显示的图象是彩色的。
图15B所示的光源系统和显示部分是图15A的应用，用RGB的旋转滤光镜圆板7905代替放置的滤光镜，显示的图象是彩色的。图15B所示的光源系统和显示部分可以应用到图14A和14B所示光源系统和显示部分7601和7702。
图15C所示的光源系统和显示部分被称为少滤光镜单板系统。该系统在显示部分7916中放置了微透镜阵列7915，利用分色镜(绿)7912、分色镜(红)7913和分色镜(蓝)7914，所显示的图象是彩色的。投射光系统7917包括多个包含投射镜头的光学透镜。图1C所示的光源系统和显示部分可以应用到图14A和14B所示的光源系统和显示部分7601和7702。此外，作为光源系统7911，除了光源，还可以用耦合透镜和准直仪透镜的光学系统。
如上所述，本发明的应用范围是很广的。它能应用到各种领域的电设备中。此外，实施例7的电设备可以和实施例1至6的任一个相结合来实现。
具有本发明的结构，可以使绝缘膜的表面平坦，免得在绝缘膜上形成的TFTs性能变劣。此外，通过CMP抛光，将由绝缘膜的应力而引起的衬底弯曲减小到一定的程度。
遮蔽膜为有源矩阵衬底侧遮蔽了光线，否则会照射TFT，从而防止了TFT的OFF电流的增加。由于遮蔽膜形成在有源矩阵衬底上，只需要有限的边缘来定位它，从而提高了宽高比。
除了采用本发明的结构即在TFT的有源层和衬底之间形成遮蔽膜之外，遮蔽膜可以形成在TFT和布线上，中间层绝缘膜设置在遮蔽膜和TFT及布线之间。然后可以更精确地防止光线进入有源层，特别是进入沟道形成区。
当在有源矩阵衬底和TFT的有源层之间形成遮蔽膜时，可以同时形成布线。如果遮蔽膜和布线用相同的材料，并且布线是栅信号线或源信号线，可以防止在像素之间的液晶材料中，由于定向混乱而导致图象跳跃(识别)。
可以将用于相对衬底的遮蔽膜加到本发明的结构中。

Claims (70)

1.一种半导体器件，包括：
形成在一个绝缘表面上的一个遮蔽膜和一个栅信号线；
形成的一个平面化绝缘膜以覆盖所述遮蔽膜和所述栅信号线；以及
在所述平面化绝缘膜上形成的半导体层，
其特征在于遮蔽膜与半导体层叠加，并且平面化绝缘膜夹在它们之间；以及
在半导体层形成前，通过化学机械抛光一个绝缘膜来形成所述平面化绝缘膜。
2.根据权利要求1所述的器件，其特征在于遮蔽膜和栅信号线的厚度是0.1μm到0.5μm。
3.根据权利要求1所述的器件，其特征在于遮蔽膜和栅信号线围绕其边缘呈锥形。
4.一种包括权利要求1的半导体器件的数码相机。
5.一种包括权利要求1的半导体器件的摄像机。
6.一种包括权利要求1的半导体器件的护目镜型显示器件。
7.一种包括权利要求1的半导体器件的音频系统。
8.一种包括权利要求1的半导体器件的笔记本个人计算机。
9.一种包括权利要求1的半导体器件的可移动信息终端。
10.一种包括权利要求1的半导体器件的DVD播放器。
11.根据权利要求1的半导体器件，其中所述绝缘表面是衬底的表面。
12.一种半导体器件，包括：
形成在一个绝缘表面上的一个遮蔽膜和一个栅信号线；
形成用于覆盖所述遮蔽膜和所述栅信号线的一个平面化绝缘膜；以及
包括有源层的薄膜晶体管，该晶体管形成在所述平面化绝缘膜上，
其中所述有源层具有一个沟道形成区，
所述遮蔽膜与所述沟道形成区叠加，并且平面化绝缘膜夹在它们之间；以及
在有源层形成前，通过化学机械抛光一个绝缘膜来形成所述平面化绝缘膜。
13.根据权利要求12所述的器件，其特征在于遮蔽膜和栅信号线的厚度是0.1μm到0.5μm。
14.根据权利要求12所述的器件，其特征在于遮蔽膜和栅信号线围绕其边缘呈锥形。
15.一种包括权利要求12的半导体器件的数码相机。
16.一种包括权利要求12的半导体器件的摄像机。
17.一种包括权利要求12的半导体器件的护目镜型显示器件。
18.一种包括权利要求12的半导体器件的音频系统。
19.一种包括权利要求12的半导体器件的笔记本个人计算机。
20.一种包括权利要求12的半导体器件的可移动信息终端。
21.一种包括权利要求12的半导体器件的DVD播放器。
22.根据权利要求12的半导体器件，其中所述绝缘表面是衬底的表面。
23.一种半导体器件，包括：
形成在绝缘表面上的一个低层电容布线和一个栅信号线；
形成在所述低层电容布线和所述栅信号线上的平面化绝缘膜；以及
形成在所述平面化绝缘膜上的电容布线，和
与所述电容布线电连接的像素电极；
其中所述低层电容布线与电容布线叠加，并且平面化绝缘膜在它们之间，以及
在电容布线形成前，通过化学机械抛光一个绝缘膜来形成所述平面化绝缘膜。
24.根据权利要求23所述的器件，其特征在于低层电容布线和栅信号线的厚度是0.1μm到0.5μm。
25.根据权利要求23所述的器件，其特征在于低层电容布线和栅信号线围绕其边缘呈锥形。
26.根据权利要求23所述的器件，其特征在于平面化绝缘膜的厚度是0.5μm到1.5μm。
27.一种包括权利要求23的半导体器件的数码相机。
28.一种包括权利要求23的半导体器件的摄像机。
29.一种包括权利要求23的半导体器件的护目镜型显示器件。
30.一种包括权利要求23的半导体器件的音频系统。
31.一种包括权利要求23的半导体器件的笔记本个人计算机。
32.一种包括权利要求23的半导体器件的可移动信息终端。
33.一种包括权利要求23的半导体器件的DVD播放器。
34.根据权利要求23的半导体器件，其中所述绝缘表面是衬底的表面。
35.一种半导体器件，包括：
形成在绝缘表面上的遮蔽膜、低层电容布线和低层布线；
形成用于覆盖所述遮蔽膜、低层电容布线及低层布线的平面化绝缘膜；
包括有源层的薄膜晶体管，该薄膜晶体管形成在所述平面化绝缘膜上；以及
形成在所述平面化绝缘膜上的电容布线，
其中所述有源层具有沟道形成区，
所述遮蔽膜与沟道形成区叠加，并且平面化绝缘膜夹在它们之间，
低层电容布线与电容布线叠加，并且平面化绝缘膜夹在它们之间，
薄膜晶体管具有与低层布线电连接的栅电极，以及
其中在有源层形成之前，通过化学机械抛光一个绝缘膜来形成所述平面化绝缘膜。
36.根据权利要求35所述的器件，其特征在于遮蔽膜、低层电容布线及低层布线每一个都具有0.1μm到0.5μm的厚度。
37.根据权利要求35所述的器件，其特征在于遮蔽膜、低层电容布线及低层布线围绕其边缘呈锥形。
38.根据权利要求35所述的器件，其特征在于平面化绝缘膜的厚度是0.5μm至1.5μm。
39.一种包括权利要求35的半导体器件的数码相机。
40.一种包括权利要求35的半导体器件的摄像机。
41.一种包括权利要求35的半导体器件的护目镜型显示器件。
42.一种包括权利要求35的半导体器件的音频系统。
43.一种包括权利要求35的半导体器件的笔记本个人计算机。
44.一种包括权利要求35的半导体器件的可移动信息终端。
45.一种包括权利要求35的半导体器件的DVD播放器。
46.根据权利要求35的半导体器件，其中所述绝缘表面是衬底的表面。
47.一种制造半导体器件的方法，包括以下步骤：
形成在绝缘表面上的遮蔽膜和栅信号线；
形成绝缘膜以覆盖遮蔽膜和栅信号线；
对绝缘膜化学机械抛光以形成平面化绝缘膜；以及
形成在平面化绝缘膜上的半导体层；
其中遮蔽膜与半导体层叠加，并且平面化绝缘膜夹在它们之间。
48.根据权利要求47的方法，其特征在于遮蔽膜和栅信号线的厚度是0.1μm至0.5μm。
49.根据权利要求47的方法，其特征在于遮蔽膜和栅信号线围绕其边缘呈锥形。
50.根据权利要求47的方法，其特征在于平面化绝缘膜的厚度是0.5μm至1.5μm。
51.根据权利要求47的制造半导体器件的方法，其中所述半导体器件被装入由以下组中选择的一个装置上：数码相机、摄像机、投影仪、安装头显示器、游戏机、个人计算机、移动电话、汽车导航系统、电子记事薄、音频系统、DVD播放器和便携式计算机。
52.根据权利要求47的制造半导体器件的方法，其中所述绝缘表面是衬底的表面。
53.一种制造半导体器件的方法，包括以下步骤：
形成在绝缘表面上的遮蔽膜和栅信号线；
形成绝缘膜以覆盖遮蔽膜和栅信号线；
对绝缘膜化学机械抛光以形成平面化绝缘膜；以及
形成在平面化绝缘膜上的包括有源层的薄膜晶体管，
其中有源层具有沟道形成区，以及
遮蔽膜与沟道形成区叠加，并且平面化绝缘膜夹在它们之间。
54.根据权利要求53的方法，其特征在于遮蔽膜和栅信号线的厚度是0.1μm至0.5μm。
55.根据权利要求53的方法，其特征在于遮蔽膜和栅信号线围绕其边缘呈锥形。
56.根据权利要求53的方法，其特征在于平面化绝缘膜的厚度是0.5μm至1.5μm。
57.根据权利要求53的制造半导体器件的方法，其中所述半导体器件被装入到从以下组中选择的一个装置上：数码相机、摄像机、投影仪、安装头显示器、游戏机、个人计算机、移动电话、汽车导航系统、电子记事薄、音频系统、DVD播放器和便携式计算机。
58.根据权利要求53的制造半导体器件的方法，其中所述绝缘表面是衬底的表面。
59.一种制造半导体器件的方法，包括以下步骤：
形成在绝缘表面上的低层电容布线和栅信号线；
在所述低层电容布线和栅信号线上形成绝缘膜；
通对绝缘膜化学机械抛光以形成平面化绝缘膜；以及
形成在平面化绝缘膜上的电容布线，
其中低层电容布线与电容布线叠加，并且平面化绝缘膜夹在它们之间。
60.根据权利要求59的方法，其特征在于低层电容布线和栅信号线的厚度是0.1μm至0.5μm。
61.根据权利要求59的方法，其特征在于低层电容布线和栅信号线围绕其边缘呈锥形。
62.根据权利要求59的方法，其特征在于平面化绝缘膜的厚度是0.5μm至1.5μm。
63.根据权利要求59的制造半导体器件的方法，其中所述半导体器件被装入到从以下组中选择的一个装置上：数码相机、摄像机、投影仪、安装头显示器、游戏机、个人计算机、移动电话、汽车导航系统、电子记事薄、音频系统、DVD播放器和便携式计算机。
64.根据权利要求59的制造半导体器件的方法，其中所述绝缘表面是衬底的表面。
65.一种制造半导体器件的方法，包括步骤：
形成在绝缘表面上的遮蔽膜、低层电容布线和低层布线；
形成绝缘膜以覆盖遮蔽膜、低层电容布线、低层布线；
对绝缘膜化学机械抛光以形成平面化绝缘膜；以及
在平面化绝缘膜上形成电容布线和包括有源层的薄膜晶体管，
其中所述有源层具有沟道形成区，
遮蔽膜与沟道形成区叠加，并且平面化绝缘膜夹在它们之间，
低层电容布线与电容布线叠加，并且平面化绝缘膜夹在它们之间，以及
薄膜晶体管具有与低层布线电连接的栅电极。
66.根据权利要求65的方法，其特征在于遮蔽膜、低层电容布线及低层布线的每一个都具有厚度0.1μm至0.5μm。
67.根据权利要求65的方法，其特征在于遮蔽膜、低层电容布线及低层布线围绕其边缘呈锥形。
68.根据权利要求65的方法，其特征在于平面化绝缘膜的厚度是0.5μm至1.5μm。
69.根据权利要求65的制造半导体器件的方法，其中所述半导体器件被装入到从以下组中选择的一个装置上：数码相机、摄像机、投影仪、安装头显示器、游戏机、个人计算机、移动电话、汽车导航系统、电子记事薄、音频系统、DVD播放器和便携式计算机。
70.根据权利要求65的制造半导体器件的方法，其中所述绝缘表面是衬底的表面。
CNB011248653A 2000-06-28 2001-06-28 半导体器件及其制造方法 Expired - Fee Related CN100431149C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP194222/00 2000-06-28
JP194222/2000 2000-06-28
JP2000194222 2000-06-28

Publications (2)

Publication Number Publication Date
CN1332476A CN1332476A (zh) 2002-01-23
CN100431149C true CN100431149C (zh) 2008-11-05

Family

ID=18693086

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011248653A Expired - Fee Related CN100431149C (zh) 2000-06-28 2001-06-28 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US7163848B2 (zh)
EP (1) EP1168435A3 (zh)
KR (1) KR100790526B1 (zh)
CN (1) CN100431149C (zh)
TW (1) TW504846B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
JP4831885B2 (ja) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7532184B2 (en) * 2003-04-17 2009-05-12 Samsung Mobile Display Co., Ltd. Flat panel display with improved white balance
KR101030524B1 (ko) * 2004-06-11 2011-04-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판의 제조방법
JP3948472B2 (ja) 2004-11-09 2007-07-25 セイコーエプソン株式会社 半導体装置の製造方法
JP4349375B2 (ja) * 2005-04-11 2009-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4977391B2 (ja) * 2006-03-27 2012-07-18 日本電気株式会社 レーザ切断方法、表示装置の製造方法、および表示装置
EP1890479A1 (en) * 2006-08-17 2008-02-20 STMicroelectronics (Research & Development) Limited Imaging Device with Heat-Shielding Means for Inhibiting Thermal Damage to a Lens
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
KR101064354B1 (ko) * 2006-11-09 2011-09-14 가부시키가이샤 알박 장벽막 형성 방법
CN101796613B (zh) * 2007-09-14 2012-06-27 株式会社半导体能源研究所 半导体装置及电子设备
CN101939829B (zh) * 2007-12-25 2013-03-27 株式会社爱发科 薄膜晶体管制造方法以及薄膜晶体管
JP5096572B2 (ja) * 2008-05-29 2012-12-12 シャープ株式会社 半導体装置およびその製造方法
KR101127574B1 (ko) * 2009-04-06 2012-03-23 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
WO2011077916A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI423448B (zh) * 2010-05-21 2014-01-11 Innolux Corp 影像顯示系統
US8242503B2 (en) * 2010-05-21 2012-08-14 Chimei Innolux Corporation Multi-gate thin film transistor device
US9395589B2 (en) * 2012-03-20 2016-07-19 Apple Inc. Electronic device with inverted liquid crystal display
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
CN108054175A (zh) * 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
JP2014086286A (ja) * 2012-10-24 2014-05-12 Samsung Display Co Ltd 発光素子及びそれを備える表示装置
CN103412444B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板
TWI642170B (zh) * 2013-10-18 2018-11-21 半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102405943B1 (ko) 2014-11-11 2022-06-07 엘지디스플레이 주식회사 컬러필터 어레이 기판 및 그 제조방법과 이를 이용한 유기전계발광 표시장치
CN104779199B (zh) * 2015-03-27 2019-01-22 深圳市华星光电技术有限公司 低温多晶硅tft基板结构及其制作方法
CN105093659A (zh) * 2015-09-07 2015-11-25 武汉华星光电技术有限公司 一种液晶显示面板及其制造方法
KR102420327B1 (ko) 2017-06-13 2022-07-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 구비한 표시 장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696387A (en) * 1995-08-25 1997-12-09 Samsung Electronics Co., Ltd. Thin film transistor in a liquid crystal display having a microcrystalline and amorphous active layers with an intrinsic semiconductor layer attached to same
JPH1020998A (ja) * 1996-06-28 1998-01-23 Osaka Kagaku Gijutsu Center 位置指示装置
JPH10135467A (ja) * 1996-11-01 1998-05-22 Sharp Corp 薄膜トランジスタおよびその製造方法
JPH10154759A (ja) * 1996-11-22 1998-06-09 Nec Corp 半導体装置
JPH10173190A (ja) * 1996-12-06 1998-06-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JPH1187714A (ja) * 1997-09-01 1999-03-30 Sharp Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2000150906A (ja) * 1998-08-31 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121876A (ja) 1982-12-28 1984-07-14 Toshiba Corp 薄膜デバイス用ガラス基板
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
JP2622183B2 (ja) 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JP3143996B2 (ja) 1991-10-08 2001-03-07 ソニー株式会社 液晶表示装置
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5643801A (en) 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
DE69332142T2 (de) * 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
US5539551A (en) * 1992-12-28 1996-07-23 Casio Computer Co., Ltd. LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making
KR100294026B1 (ko) 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
DE69529493T2 (de) * 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08125166A (ja) * 1994-10-19 1996-05-17 Toshiba Corp 固体撮像装置およびその製造方法
JPH0954343A (ja) 1995-06-09 1997-02-25 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3307181B2 (ja) 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
TW463068B (en) 1995-10-12 2001-11-11 Toshiba Corp Liquid crystal display device
US5658806A (en) * 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
US5831283A (en) * 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
KR970062775A (ko) * 1996-02-03 1997-09-12 구자홍 액정표시소자의 블랙매트릭스 및 그 제조방법
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JP3708637B2 (ja) 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3468003B2 (ja) 1996-12-20 2003-11-17 ソニー株式会社 表示用薄膜半導体装置
JPH10214974A (ja) * 1997-01-28 1998-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH10240162A (ja) * 1997-02-28 1998-09-11 Sony Corp アクティブマトリクス表示装置
US5889302A (en) 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
JPH118776A (ja) 1997-06-18 1999-01-12 Katsuragawa Electric Co Ltd 多色画像形成装置
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3374717B2 (ja) 1997-09-11 2003-02-10 セイコーエプソン株式会社 液晶表示パネルの製造方法
JP3750303B2 (ja) * 1997-09-11 2006-03-01 ソニー株式会社 液晶表示装置
JP4175437B2 (ja) 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4044187B2 (ja) 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
US5853960A (en) * 1998-03-18 1998-12-29 Trw Inc. Method for producing a micro optical semiconductor lens
JP4312851B2 (ja) 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3702096B2 (ja) 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP3736122B2 (ja) 1998-06-23 2006-01-18 セイコーエプソン株式会社 液晶装置及び電子機器
EP0984492A3 (en) * 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising organic resin and process for producing semiconductor device
JP3141860B2 (ja) * 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
US6521913B1 (en) * 1998-11-26 2003-02-18 Seiko Epson Corporation Electro-optical device and electronic equipment
JP3107075B2 (ja) * 1998-12-14 2000-11-06 日本電気株式会社 液晶表示装置
US6331473B1 (en) * 1998-12-29 2001-12-18 Seiko Epson Corporation SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same
EP2284605A3 (en) 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6399988B1 (en) 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
JP3711211B2 (ja) * 1999-05-26 2005-11-02 シャープ株式会社 固体撮像装置
US6111619A (en) * 1999-05-27 2000-08-29 Sharp Laboratories Of America, Inc. Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP4700156B2 (ja) 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US7038294B2 (en) * 2001-03-29 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Planar spiral inductor structure with patterned microelectronic structure integral thereto
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
JP4449076B2 (ja) * 2004-04-16 2010-04-14 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696387A (en) * 1995-08-25 1997-12-09 Samsung Electronics Co., Ltd. Thin film transistor in a liquid crystal display having a microcrystalline and amorphous active layers with an intrinsic semiconductor layer attached to same
JPH1020998A (ja) * 1996-06-28 1998-01-23 Osaka Kagaku Gijutsu Center 位置指示装置
JPH10135467A (ja) * 1996-11-01 1998-05-22 Sharp Corp 薄膜トランジスタおよびその製造方法
JPH10154759A (ja) * 1996-11-22 1998-06-09 Nec Corp 半導体装置
JPH10173190A (ja) * 1996-12-06 1998-06-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JPH1187714A (ja) * 1997-09-01 1999-03-30 Sharp Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2000150906A (ja) * 1998-08-31 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020001645A (ko) 2002-01-09
EP1168435A3 (en) 2009-09-16
US20020005905A1 (en) 2002-01-17
TW504846B (en) 2002-10-01
CN1332476A (zh) 2002-01-23
US7514302B2 (en) 2009-04-07
EP1168435A2 (en) 2002-01-02
US7163848B2 (en) 2007-01-16
KR100790526B1 (ko) 2008-01-02
US20070102713A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
CN100431149C (zh) 半导体器件及其制造方法
JP5478566B2 (ja) 半導体装置及びその作製方法
CN100573884C (zh) 显示器件
US6583471B1 (en) Semiconductor device having first and second insulating films
US7964879B2 (en) Display device mounted with read function and electric appliance
JP5352554B2 (ja) 半導体装置及び電子機器
US7776712B2 (en) Method of forming a semiconductor device
US7956362B2 (en) Semiconductor device and wiring structure of triple-layer
US7902550B2 (en) Semiconductor device and manufacturing method thereof
TWI338346B (en) Display device and manufacturing method thereof
CN1892382A (zh) 液晶显示面板及其制造方法
US20090072232A1 (en) Thin-Film Transistor and Display Device using Oxide Semiconductor
CN1758304B (zh) 显示装置及驱动方法
CN1359139A (zh) 半导体器件及其制造方法
CN102354709A (zh) 发光器件
JP2000349301A (ja) 半導体装置およびその作製方法
KR20080013804A (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치
JP2000353809A (ja) 半導体装置およびその作製方法
US6818922B2 (en) Thin film transistor array and driving circuit structure
US11037963B2 (en) Thin film transistor and method for manufacturing the same, and display device including the same
CN1092803C (zh) 有非发光型显示器的电子装置
JP4684170B2 (ja) 半導体装置の作製方法
JP2000021885A (ja) 基板形成方法
JP2003043950A (ja) 半導体装置の作製方法
JP2001345454A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

Termination date: 20180628