CN100433335C - 电可编程反熔丝和由它构成的电路 - Google Patents

电可编程反熔丝和由它构成的电路 Download PDF

Info

Publication number
CN100433335C
CN100433335C CNB2004800292536A CN200480029253A CN100433335C CN 100433335 C CN100433335 C CN 100433335C CN B2004800292536 A CNB2004800292536 A CN B2004800292536A CN 200480029253 A CN200480029253 A CN 200480029253A CN 100433335 C CN100433335 C CN 100433335C
Authority
CN
China
Prior art keywords
antifuse
antifuse device
voltage
conduction
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800292536A
Other languages
English (en)
Other versions
CN1864262A (zh
Inventor
瓦格迪·W·阿巴迪尔
约翰·A·法菲尔德
威廉·R·汤蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1864262A publication Critical patent/CN1864262A/zh
Application granted granted Critical
Publication of CN100433335C publication Critical patent/CN100433335C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

一种反熔丝器件(120)，包括偏压元件(124)和可编程反熔丝元件(128)，它们彼此串行排列，以便形成具有输出节点(F)的分压器，所述节点位于偏压元件和反熔丝元件之间。当反熔丝器件处于它的非编程状态时，每个偏压元件和反熔丝元件都是非传导的。当反熔丝器件处于它的编程状态时，偏压元件保持非传导，而反熔丝元件是传导的。反熔丝元件在它的非编程态和编程态的阻值的不同导致在输出节点上看到的电压差值，当1V的电压施加在反熔丝器件上时，该差值大约是几百毫伏的数量级。该电压差很高，从而利用简单的感测电路就可感测出。

Description

电可编程反熔丝和由它构成的电路
技术领域
本发明一般涉及集成电路领域。具体地，本发明涉及电可编程反熔丝和由它构成的电路。
背景技术
在各种集成电路(ICs)中，可编程熔丝和反熔丝是有用的器件。可编程熔丝和反熔丝允许IC设计人员“个性化”或订制配置各类电路来向各个电路提供所期望的功能和/或重新配置电路来旁路一个或多个故障元件或利用冗余元件或电路来替换故障元件或电路。可编程熔丝是一种在它的非编程态闭合而在编程时打开的器件。一般地，可编程熔丝包括易熔导电连接，在编程期间它会断开，这样导电连接就不再闭合电路。
可编程熔丝通常要么是激光可编程类型，要么是电可编程类型。在这两种类型中，通过充分对连接加热，从而导致连接熔解，易熔导电连接就断开了。在激光可编程类型的熔丝中，激光提供了熔解导电连接的能量。在电可编程类型中，相对较大的电流通过导电连接，这样连接的电阻热致使连接熔化。由于人们期望IC在封装和打包以后还可对熔丝进行编程，因此激光可编程类型在许多ICs中是不适用的。这主要因为激光可编程熔丝必须暴露，以便激光束照射它们而把它们熔化，常规的电可编程熔丝一般不适于今天的基于CMOS的IC，因为制造一些熔丝需要高的编程电压和电流以及非CMOS制造技术，这就增加了制造IC的总的成本和复杂度。
从另一个方面来说，可编程反熔丝是在它的非编程态打开，而在编程态闭合的器件。常规地，反熔丝包括两个由隔离区隔开的导电区，该隔离区将两个导电区彼此电隔离。在它的非编程态，反熔丝通常充当电容器，没有电流从一个导电区流入到另一个导电区。然而在编程时，隔离区的隔离功能至少部分被破坏，允许电流在两个导电区之间流动。通常对反熔丝编程会形成导电细丝，该细丝延伸在两个导电区之间的隔离区中。
到目前为止，在各种IC中几类可编程反熔丝器件都被提供和使用。一般地，所有这些类型的器件都是电可编程的，即通过利用足够高的电压对反熔丝的导电区进行充电，使得位于这些区之间的隔离区被充分击穿后变成至少部分导电，从而可编程。一类可编程反熔丝是金属氧化物金属反熔丝。这类反熔丝结构不适于基于CMOS的IC，因为需要非标准的处理技术来制造反熔丝的金属导电部分。
另一类常规可编程反熔丝是多晶硅反熔丝，它的隔离区是由多晶硅制成。尽管这类反熔丝是与CMOS处理技术相兼容的，现有的多晶硅反熔丝包括易熔连接，它通常需要10mA到15mA的编程电流，而电压高于含有反熔丝的IC的常规操作期间所需的电压。因此，为多晶硅反熔丝携带编程电流的配线需要很健壮。这就增大了反熔丝和相关配线的区域。此外，现有的硅化钴多晶硅反熔丝从它的非编程态到编程态只经历了相对较小的阻值变化。因此，感测如此小的阻值变化的感测电路必须十分健壮和复杂。这样的感测电路需要许多元件，并且它们的阻抗跳变点需要频繁的调节，以便管理电阻分布中大的引线。
最近，反熔丝设计人员利用电流氧化物技术来试图提高IC中反熔丝器件的密度并且将现有多晶硅反熔丝技术的编程电流减小至少两个数量级。除了减小编程配线的尺寸以外，实现如此小的编程电流的额外益处是，例如在微安范围内，可立刻对几百个或更多的反熔丝进行编程，因此就减小了对所有反熔丝编程的所需时间。近年在编程电流方面利用沟道或薄氧化层场效应管(FET)结构的努力取得了很好的成果。这样的反熔丝所需电流小到1uA。然而，这些反熔丝在它们编程态时的阻值通常在百万欧姆的范围。现有技术中感测这样高阻值熔丝的技术，例如，在美国专利号为6,426,668，名为“非平衡感测放大器熔丝检测电路”(“Imbalanced Sense Amplifier Fuse DetectionCircuit”)的专利中，该发明由受让人所持有，以及在其它的出版物中刊登出。
具有由半导体物质构成导电区的反熔丝的基本问题是，例如，当反熔丝由CMOS FET结构构成时，编程时形成的导电细丝具有高度非线性的阻值。此反熔丝的该种特性是由于搀杂剂原子从FET的栅极和沟道迁移至位于栅极和沟道间的栅极氧化绝缘层。因此，在高电压时电阻值较低，而在低电压时电阻值较高，在此电压值处反熔丝执行编程一次。编程状态下高阻值的结果是必须使用上述提到的复杂感测电路来感测反熔丝的编程状态。尽管此类感测电路存在并且能有效地区分非编程和编程时电阻的微小差异，它们通常是相对较大的电路，该电路具有对噪声、电压变化和制程变异敏感的动态设计。这些大的感测电路会造成反熔丝密度的降低和电路复杂度的增大。
鉴于前面所述，需要反熔丝技术在非编程状态和编程状态时的电阻值具有数量级上的差别，这样就可通过简单的感测电路轻易感测出来，并且可轻易地集成到常规的CMOS处理中。
发明内容
一方面，本发明涉及一种在通过的电压上工作的反熔丝器件。反熔丝器件包括第一元件，该第一元件具有第一导电区、第二导电区和位于第一与第二导电区之间的隧穿区。隧穿区在工作时被配置成当电压施加在反熔丝器件时，在第一元件的第一和第二导电区出现隧穿电流。第二元件具有第一导电区、第二导电区和位于第一与第二导电区之间的隧穿区。隧穿区在工作时被配置成当电压施加在反熔丝器件时，在第二元件的第一和第二导电区出现隧穿电流。输出节点电连接在第一元件和第二元件之间。
另一方面，本发明涉及一种集成电路芯片，包括功能电路和至少一个工作时连接到功能电路的反熔丝器件。所述至少一个反熔丝器件包括第一元件，该第一元件具有第一导电区、第二导电区和位于第一和第二导电区之间的隧穿区。隧穿区在工作时被配置成当电压施加在反熔丝器件时，在第一元件的第一和第二导电区出现隧穿电流。第二元件具有第一导电区、第二导电区和位于第一与第二导电区之间的隧穿区。隧穿区在工作时被配置成当电压施加在反熔丝器件时，在第二元件的第一和第二导电区出现隧穿电流。输出节点电连接在第一元件和第二元件之间。编程电路与第二元件电通信，并且在工作时被配置成当编程电路被接通时，使得第二元件的隧穿区变为传导。
附图说明
为了描述本发明，附图示出了本发明的优选实施方式。然而应该知道本发明不限于附图所示的精确设置和手段，其中：
图1是本发明的集成电路芯片的高层示意图；
图2是根据本发明的反熔丝器件的示意图；
图3是适用于图2中的反熔丝器件的pFET的放大横断面视图；
图4是适用于图2中的反熔丝器件的多指反熔丝元件的平面图；
图5是沿图4中的线5-5剖开后放大的横断面视图；
图6是图1中的利用由使用CMOS处理技术制成的FETs来实施的反熔丝器件的平面图；
图7A是(1)表示对于偏压pFET的面积与反熔丝pFET的面积的比值，示例的pFET反熔丝器件的节点F的电压图形，以及(2)表示作为编程反熔丝电阻的函数，对于相同的比值，节点F处的电压的图形；
图7B是对于施加在pFET反熔丝器件的不同电压，节点F处的非编程和编程的电压的图形；
图8是本发明的反熔丝/感测电路的示意图；和
图9是本发明的反熔丝/感测/编程电路的示意图。
具体实施方式
现在参照附图，图1示出根据本发明的集成电路(IC)芯片，整体上用数字100来表示。芯片100可以是任意类型的IC芯片，例如专用IC(ASIC)芯片、存储器芯片、微处理器芯片或片上系统，以及其它的。芯片100可提供任何一个或多个适用于具体设计的功能。例如，芯片100包括不同的区域104，该区域包括，例如，存储器、I/O、通信和/或逻辑电路等。本领域技术人员容易理解芯片100提供的具体功能不是用于理解本发明的。因此，这里不会对这些功能进行描述。
芯片100包括至少一个反熔丝区108，该区包含一个或多个电可编程反熔丝器件112和/或用于感测每个反熔丝器件编程状态的感测电路116。一般地，每个反熔丝器件具有非编程状态和编程状态，这样有利于处理任务，例如像个性化、或订制配置、芯片100上区域104中的各类电路(没有示出)，以便来提供具有期望功能的各个电路和/或重新配置电路来旁路一个或多个故障元件或利用冗余元件或电路来替换故障元件或电路段。这里对如何使用反熔丝器件112和感测电路116进行详细解释是没有必要的，因为在现有技术中对反熔丝的使用十分确定和有效了。
图2示出本发明的反熔丝器件120，可适用于图1中的芯片100的每个反熔丝器件112。反熔丝器件112可称为“两元件”器件，因为它包含两个主元件，隧穿偏压元件124和隧穿反熔丝元件128，它们彼此串行电连接。一般地，每个偏压元件124和反熔丝元件128可以分别包括第一导电区132B、132A和第二导电区136B、136A，由隧穿区140B和140A将它们彼此隔离。每个隧穿区140B、140A包括电介质材料，该电介质材料具有电的和/或物理的厚度，当施加的某个电压施加在元件124和128上时，允许隧穿电流分别在第一导电区的132B、136B和第二导电区的132A、136A之间流动，而不会可测量地击穿该电介质材料。经典的隧穿电流是用于常规电路元件中的很有名的现象，例如所谓的“隧穿二极管”及其它的元件。因此，对经典隧穿电流和它背后的物理学的详细解释对于本领域技术人员在本发明的宽的范围内实施本发明来说是没有必要的。
在这种连接中，应该注意到在这里和所附权利要求书中的术语“隧穿电流”不仅包括经典隧穿电流，还包括出现在电介质材料间的泄漏电流，甚至在没有经典隧穿电流情况下也会出现。对隧穿电流的这种定义是认识到这样一种事实，即在没有隧穿时也可获得具有大约隧穿电流大小的电流，例如通过利用“泄漏的”电介质层，该电介质层包括固有的泄漏电介质材料，例如氧化钽，或是具有致使该电介质层泄漏的杂质的固有的非泄漏材料。通常地，流经元件的泄漏电流大约小于当元件是“传导”时流经元件的电流两个数量级，术语“传导”在下面定义。类似的，“隧穿偏压元件”、“隧穿反熔丝元件”“隧穿区”和类似的术语包含具有流过的隧穿电流和/或泄漏电流。此外，还应注意到，术语“基本非传导”用在这里以及与例如偏压元件124和反熔丝元件128的元件有关的所附权利要求书中，用来表示元件传导隧穿和/或泄漏电流通过在其它情况下不允许电流流经的电介质层。相比之下，这里和所附涉及元件的权利要求书中所用的术语“传导”表示电介质层被改变了，例如，被导电细丝的形成所改变，这种改变到达这样一种程度，即电流主要是通过隧穿和/或泄漏之外的方式流经元件。
每个偏压元件124和隧穿元件128可利用任意合适的器件来实施，其中如平行板电容器或场效应晶体管(FET)。如果偏压元件124和/或反熔丝元件128如下讨论作为FET来实施，则它们可作为nFET或pFET器件来实施，如果需要，则也可在反向或累加模式下使用以适于具体的设计。然而应该注意到尽管偏压元件124和隧穿元件128的结构可有多种形式，下面的大多数描述是定向于pFET器件的元件。一般地，这归因于这些器件极其流行并且利用在今天的IC制造业中广泛使用的常规CMOS加工技术极易制造。也就是说，本领域的技术人员将理解如何利用任意合适的非pFET器件来实施偏压元件124和反熔丝元件128。
导电区132B、136B、132A和136A可由任意合适的导电材料构成，例如金属材料或半导体材料。当偏压元件124和反熔丝元件128是平行板电容器或FET时，则隧穿区140B和140A包括介电质层，该介电质层包括例如二氧化硅、氮化矽或其它的介电材料。
反熔丝器件120进一步包括了位于偏压元件124和反熔丝元件128之间的输出节点F。偏压元件124可以被连接至供电电平144(或在一些实施方式中是地电平，例如nFET双反熔丝器件)，并且反熔丝器件128可以连接到供电电平148。本领域技术人员将会理解，由于当偏压元件124和反熔丝元件128连接在所示的供电电平144和148之间时它们每个被设计成用于传送隧穿电流，所以这些元件被认为是具有虽然相对较大但是有限的阻值的电阻元件。因此，如下所述，反熔丝器件120具有类似于简单分压器的特性，其中通过调节偏压元件124和反熔丝元件128的相对电阻来控制出现在节点F处的输出电压FOUT。
一般地，偏压元件124和未编程的反熔丝器件128的相对电阻可通过调节允许流过偏压元件和处于非编程状态的反熔丝元件的隧穿电流量来调节。在一个实施方式中，每个偏压元件124和反熔丝元件128可使用如图3中所示的常规FET结构152来构成。FET结构152可以包括利用如CMOS加工技术的常规加工技术制成的源极156、漏极160、沟道164、栅极168和栅极氧化层172。当每个偏压元件124和反熔丝元件128包含在如FET结构152的FET结构中时，影响通过氧化层172的隧穿电流的变量包括氧化层的物理厚度和与氧化层接触的栅极168的物理面积，因为，对于给定的氧化层介电材料而言，隧穿电流随着氧化层物理厚度的减小和沟道面积的增大而增大(而电阻减小)。
在其它变量相等的情况下，当隧穿注入区176与氧化层172相邻时，隧穿电流也可以被增大(电阻被减小)。隧穿注入区176中可注入能提高隧穿能力的掺质剂。例如，当FET结构152是p型时，注入区176可注入高剂量的磷原子。当FET结构152是n型时，注入区176可注入高剂量的硼原子。本领域的技术人员知道也可使用其它的掺杂剂。
再次参考图2和图3，为了在每个偏压元件124和反熔丝元件128上出现隧穿电流，隧穿区140B和140A通常是很薄的。例如，当隧穿区140B和140A是由二氧化硅制成，并且当利用常规的CMOS加工来制造一般用于栅极氧化层172的电介质时，栅极氧化层的厚度将大约是17
Figure C20048002925300141
或少一些。可以观察到当栅极氧化层172是厚度为17
Figure C20048002925300142
的二氧化硅层时，反熔丝元件128的一个例子的隧穿电流在1V时是2.28nA/(um2的氧化层面积)。一般地，栅极氧化层172做的越薄，则隧穿电流越高。栅极168的区域可做成任意所需的大小以适应具体的设计。除了改变栅极168的长度和/或宽度以外，栅极168’包括多个区段180，如图4和5中所示，从而增大栅极区。在图4和图5中，栅极168’包括五个区段180，其中三个在FET结构152’的连接处伸展。
图6示例了相对应于图2中的反熔丝器件120的反熔丝器件结构188，其中每个偏压元件124和反熔丝元件128分别作为pFET 192和pFET 196来实施。一般地，当偏压pFET 192的栅极区与反熔丝pFET196的栅极区的比值是1∶1或更大时，在节点F(FOUT)处观察到的电压是跨过反熔丝器件120的电压的相对大的部分，例如Vdd，此时反熔丝pFET是非编程的。图7A是示出在节点F(FOUT)观察到的电压的图形198。由直线来表示的200A，200B，200C，200D代表了当反熔丝pFET是非编程的，并且经过反熔丝器件的电压是1伏时，偏压pFET192的栅极区与反熔丝pFET 196的栅极区的不同比值。如图7A所示，对于偏压pFET 192的栅极区与反熔丝pFET 196的栅极区的比值是1∶1，2∶1，4∶1和8∶1，在反熔丝器件120中节点F(FOUT)上观察到的电压大约分别是635mV，730mV，825mV和905mV。可注意到线200A，200B，200C，200D都是线性的，因为反熔丝pFET196的非编程电阻值基本上是常量。当然，如刚才前面段落所述，尽管偏压pFET
192和反熔丝pFET 196的隧穿电流(电阻)的比值是可通过改变偏压pFET的栅极区来调节，但是比值是可选地，或是另外地，可以通过改变其它的参数来调节，例如氧化层的相对厚度和隧穿电流增加掺杂的量。
再次参考图2，一旦用一定隧穿电流(电阻)比制造出偏压元件124和反熔丝元件128从而在节点F处获得期望的非编程电压FOUT，就可对反熔丝器件进行编程，从而在需要的时候向反熔丝器件提供低得多的电阻。对反熔丝器件128的编程涉及到对反熔丝元件施加幅度足够的编程电压，以引起隧穿区140A内部的介质击穿。一般地，隧穿区140A的介质击穿将导致在导电区132A和136A之间形成导电细丝(没有示出)，允许比隧穿电流相对大的一定量的电流流过反熔丝元件128。可通过改变编程电压来改变反熔丝器件128编程时的电阻值。更高的编程电压通常导致介质击穿的加大，这就允许更多的电流传导地流经隧穿140A，从而减小反熔丝元件128的有效阻值。本发明的反熔丝器件128的编程电流通常大约是100uA或小一些的数量级上，这就不需要过度大的和健壮的编程配线。此外，如此低的编程电流允许大量的，例如几十个、几百个或更多的反熔丝器件彼此同时被编程。
反熔丝元件128一旦被编程，施加在反熔丝元件120上的一定量的电压在节点F处表现出的电压FOUT将远比当反熔丝元件是非编程时施加相同的电压而在节点F处表现出的电压要小。图7A中示出了图6的示例的pFET反熔丝结构188。如图7A所示，对于偏压pFET 192的栅极区与反熔丝pFET 196的栅极区的比值1∶1，2∶1，4∶1和8∶1，在反熔丝元件188节点F处观察到分别由线204A，204B，204C，204D来表示的电压FOUT，作为编程电阻值的函数非线性的变化。一般地，对于pFET反熔丝元件188，当反熔丝pFET 196的编程电阻相对较低时，例如为1MΩ，在节点F处观察到的电压FOUT对于栅极区的敏感度将小于当反熔丝pFET 196的编程电阻相对较高时，例如10MΩ时，在节点F处的电压FOUT。例如，在编程电阻是1MΩ，从比值1∶1(线204D)到比值8∶1(线204A)，在节点F处的电压FOUT的差值仅仅大约是100mV(分别大约从20mV到120mV)，而在编程电阻是10MΩ，从比值1∶1(线204D)到比值8∶1(线204A)，在节点F处的电压FOUT的差值大约是310mV(分别大约从150mV到460mV)。
然而，无论在节点F处观察到的电压FOUT如何根据反熔丝器件120的编程电阻和/或栅极区的比值来变化，图7A中应注意到的重点是在节点F处观察到的反熔丝pFET 196在编程态和非编程态的电压差的绝对幅值，反熔丝pFET 196更一般地为图2的反熔丝元件128。正如在图7A中所看到的，在节点F处观察到的电压FOUT在反熔丝pFET196非编程态和编程态的最小差值大约是450mV(大约从线200A的910mV到线204A的460mV)，这出现在编程电阻是10MΩ而栅极区比值是8∶1。下面将更详细的描述，450mV的差值可轻易通过简单的感测电路来感测。比较起来，在节点F处观察到的电压FOUT在反熔丝pFET196非编程态和编程态的最大差值大约是790mV(从线200A的大约910mV到线204A的大约120mV)，这出现在编程电阻是1MΩ而栅极区比值是8∶1。事实上910mV的编程电压和120mV的非编程电压属于逻辑电平电压的范围。这样的电压差可被轻易的感测，从而确定反熔丝器件的编程状态。
图7B是示出相比较施加在供电电平144和地电平148之间的电压，在节点F(图6)处的非编程电压分布212和编程电压分布216的图形。可以看到，非编程电压和编程电压相对于利用含有简单反相器的感测电路(244，图8)来感测的施加电压的变化来说，普遍都很规则并且足够稳定。由于感测电路仅需要反相器，因此实施感测电路只需要很小的空间。这样，结合上面描述的事实，不需要大量的编程配线(没有示出)，允许反熔丝108(图1)高度密集，节省芯片100上的宝贵区域。只需要简单的反相器就可感测反熔丝的编程状态的额外益处是事实上感测电路不再需要任何的锁存器。本领域的技术人员知道，非锁存设计可杜绝感测电路中的软错误。非锁存设计的另一个好处是感测电路是抗辐射的。就是说，辐射情况，也就是由辐射粒子造成的轰击，不会导致只能靠复位才能纠正的严重错误。而且，由于反熔丝器件120(图2)的状态由直流(DC)信号来表示，即，节点F的DC电压，辐射情况将仅引起信号中的瞬态变化，一旦辐射情况结束，就会被自动纠正过来。当然，本领域的技术人员知道，尽管在一些设计中，非锁存的感测电路是所期望的，但如果在需要适用于专用设计时，包含锁存器的感测电路也可被选用。
图8示出了本发明的反熔丝/感测电路220，包括结合了感测电路228的反熔丝器件224。感测电路228与输出节点F电通信，可用来感测反熔丝器件224的编程状态，即，反熔丝是否被编程或保持非编程。感测电路228可以包括反相器232和输出IOUT，该输出用于向其它电路(没有示出)提供反相器的逻辑电平数字输出。在所示的实施方式中，反熔丝器件224包括偏压元件pFET 236和反熔丝pFET 240，它们每个可以是在一定电压处，例如电压Vdd处，具有隧穿电流的薄氧化器件。反熔丝器件220通常以上述描述的分别与图2和图6中的反熔丝器件128和188有关的方式运作，以便当经过器件的电压Vdd为1.2V时，在节点F处引入例如900mV的非编程电压，并且当经过器件的电压相同时，在节点F处引入例如120mV的编程电压。在该例中，非编程电压和编程电压之间的差值是780mV，这对于由反相器232来感应是足够的。反相器232可以是常规的两元件“厚度”，即现有技术中公知的非隧穿的栅极反相器。本领域技术人员很容易理解，在反熔丝器件224的非编程状态和编程状态之间节点F处的电压差相对较大的情况下，反相器232可被逻辑门，例如，AND，OR，NAND，或NOR门来代替，从而在需要的时候，可将F节点处的输出电压转化为完全的逻辑电平数字信号。此外，如果设计关系到功率的使用，则可使用简单的门反相器(没有示出)。
图9中示出在图8中连接了编程电路244和反熔丝保护器件248的反熔丝/感测电路220，编程电路244和反熔丝保护器件248用来保护偏压pFET 236和其它元件，如反相器232，防止经节点FSOURCE提供的相对较大的编程电压的破坏。如上述所提到的，反熔丝pFET240和本发明其它隧穿反熔丝元件的优点在于它们可由相对较小的编程电流来编程，通常大约是在100uA或更小的数量级上。
编程电路244可电连接到位于隔离器件248和反熔丝元件240之间的编程节点P1上的反熔丝/感测电路。编程电路244可以包括厚氧化晶体管252，它的源极254电连接到地256而编程输入PROGP电连接到晶体管的栅极258。在非编程情况下，输入PROGP保持低，这样晶体管252就是打开的。然而，在编程输入PROGP是高时，闭合晶体管252以提供从节点FSOURCE经反熔丝pFET到地256的导通路径。尽管晶体管252是高，当反熔丝pFET 240的栅极氧化层厚度是17
Figure C20048002925300181
时，例如大约是3.5V数量级的相对大的编程电压被施加在节点FSOURCE上来使该电压经过反熔丝pFET，以便使反熔丝pFET的隧穿区(栅极氧化层)内的电介质材料被击穿，从而形成通过隧穿区的导电细丝(没有示出)。一旦导电细丝形成，编程电压将从节点FSOURCE撤去，而输入PROGP再次变低。反熔丝pFET此时就被编程了。
如上所述，导电细丝的存在使得反熔丝pFET 240导电，因此它的电阻相对于只有隧穿电流存在时降低了。反熔丝pFET 240在它的编程态时的电阻通常大约是1MΩ到10MΩ的数量级，更普遍的是当反熔丝是所示的具有栅极氧化厚度为17
Figure C20048002925300182
的pFET器件时，大约是1MΩ到5MΩ，但这取决于用来制造反熔丝元件的专用器件可以更大或更小。如上所提到的，由于只需要相对较小的编程电流和电压就可对本发明的单个的反熔丝器件128(图2)进行编程，因此许多例如是几百或更多的器件可同时被编程。本领域技术人员理解使编程电路224能够同时编程的所需改进，而在这里是不需要对这些改进详细描述的。此外，当然，编程电路244可不同于所示的编程电路。
尽管本发明连同优选实施方式进行了详细的描述，应该理解它不是限制于此的。相反，本发明意在涵盖包含在上面定义的和所附权利要求书的本发明的精神和范围内的所有的可选方案、修改方案和等同方案。

Claims (30)

1.一种在通过的电压上工作的反熔丝器件，包括：
(a)第一元件，具有第一导电区、第二导电区和位于所述第一与第二导电区之间的隧穿区，所述隧穿区在工作时被配置成当电压施加在所述反熔丝器件时，在所述第一元件的所述第一和第二导电区之间出现隧穿电流；
(b)第二元件，具有第一导电区、第二导电区和位于第一与第二导电区之间的隧穿区，所述隧穿区在工作时被配置成当电压施加在所述反熔丝器件时，在所述第二元件的所述第一和第二导电区之间出现隧穿电流；以及
(c)输出节点，电连接在所述第一元件和所述第二元件之间。
2.根据权利要求1所述的反熔丝器件，其中所述反熔丝器件具有编程状态，并且进一步包括电连接至所述输出节点的感测电路，所述感测电路在工作时被配置成用于感测编程状态并且将所述编程状态作为逻辑电平信号输出。
3.根据权利要求2所述的反熔丝器件，其中所述感测电路是非锁存的感测电路。
4.根据权利要求2或3所述的反熔丝器件，其中所述感测电路由反相器组成。
5.根据权利要求1所述的反熔丝器件，其中所述反熔丝器件具有非编程状态和编程状态，并且当电压施加在所述反熔丝器件时，所述输出节点具有相应的非编程电压和编程电压，当所述电压是1V时，所述非编程电压和所述编程电压的差值至少是400mV。
6.根据权利要求5所述的反熔丝器件，其中当所述电压是1V时，所述非编程电压和所述编程电压的差值至少是700mV。
7.根据权利要求1所述的反熔丝器件，其中所述第二元件具有非编程状态和编程状态，其中在所述非编程状态，所述第二元件的所述隧穿区在电压施加在所述反熔丝器件时是非传导的，而在所述编程述编程状态，所述第二元件的所述隧穿区在电压施加在所述反熔丝器件时是传导的。
8.根据权利要求7所述的反熔丝器件，进一步包括了编程电路，所述编程电路在工作时被配置成用来将所述非编程状态变换到所述编程状态。
9.根据权利要求8所述的反熔丝器件，进一步包括了位于所述第一和第二元件之间的隔离元件，所述隔离元件在工作时被配置成当所述编程电路正在对所述第二元件编程时将所述第一元件与所述第二元件隔离。
10.根据权利要求1所述的反熔丝器件，其中所述第二元件的所述隧穿区包括薄氧化层。
11.根据权利要求10所述的反熔丝元件，其中所述第一元件的所述隧穿区包括薄氧化层。
12.根据权利要求11所述的反熔丝元件，其中所述薄氧化层具有不超过19的相等电磁测流厚度。
13.根据权利要求1所述的反熔丝元件，其中所述每个第一和第二元件由半导体电容器构成。
14.根据权利要求1所述的反熔丝元件，其中所述每个第一和第二元件由半导体晶体管构成。
15.一种具有非编程状态和编程状态的反熔丝器件，包括：
(a)偏压元件；
(b)可编程反熔丝元件；以及
(c)输出节点，电连接于所述偏压元件和所述反熔丝元件之间，以便所述反熔丝器件形成分压器；
其中：
(a)当反熔丝器件处于非编程状态时，所述偏压元件在工作时被配置成基本非传导，所述可编程反熔丝元件工作时被配置成基本非传导；和
(b)当反熔丝器件处于编程状态时，所述偏压元件在工作时被配置成非传导，而所述可编程反熔丝元件工作时被配置成传导的。
16.根据权利要求15所述的反熔丝器件，其中所述每个偏压和反熔丝器件是薄氧化器件。
17.根据权利要求15所述的反熔丝器件，进一步包括感测电路，与所述输出节点电通信，所述感测电路在工作时被配置成用来感测所述反熔丝器件的非编程状态和编程状态。
18.根据权利要求17所述的反熔丝器件，其中所述感测电路是非锁存电路。
19.根据权利要求17所述的反熔丝器件，其中所述感测电路由反相器组成。
20.根据权利要求15所述的反熔丝器件，进一步包括编程电路，与所述可编程反熔丝元件电通信，所述编程电路在工作时被配置成使得所述可编程反熔丝元件传导，而所述编程电路被接通。
21.一种可编程反熔丝器件，包括：
(a)第一元件，具有第一导电区、第二导电区和位于所述第一与第二导电区之间的隧穿区，所述隧穿区在工作时被配置成当电压施加在所述反熔丝器件时，在所述第一元件的所述第一和第二导电区之间出现隧穿电流；
(b)第二元件，具有第一导电区、第二导电区和位于第一与第二导电区之间的隧穿区，所述隧穿区在工作时被配置成当电压施加在所述反熔丝器件时，在所述第二元件的所述第一和第二导电区之间出现隧穿电流；以及
(c)编程电路，与所述第二元件电通信，所述编程电路在工作时被配置成当所述编程电路被接通时，使得所述第二元件的所述隧穿区变成传导的。
22.根据权利要求21所述的反熔丝器件，其中所述的每个偏压元件和反熔丝元件是薄氧化器件。
23.根据权利要求21所述的反熔丝器件，进一步包括感测电路，所述感测电路电连接在第一和第二元件之间，在工作时被配置成感测所述第二元件的导通状态。
24.根据权利要求23所述的反熔丝器件，其中所述感测电路是非锁存电路。
25.根据权利要求23所述的反熔丝器件，其中所述感测电路由反相器组成。
26.根据权利要求21所述的反熔丝器件，进一步包括输出节点，电连接在所述第一元件和所述第二元件之间，其中，所述反熔丝器件具有非编程状态和编程状态，当电压施加在所述反熔丝器件时，所述输出节点具有相应的非编程电压和编程电压，当1V的电压施加在所述第一和第二元件时，所述非编程电压和所述编程电压的差值至少是500mV。
27.一种集成电路芯片，包括：
(a)功能电路；
(b)至少一个反熔丝器件，工作时连接至所述功能电路，所述至少一个反熔丝器件包括：
(i)第一元件，具有第一导电区、第二导电区和位于所述第一与第二导电区之间的隧穿区，所述隧穿区在工作时被配置成当电压施加在所述反熔丝器件时，在所述第一元件的所述第一和第二导电区之间出现隧穿电流；
(ii)第二元件，具有第一导电区、第二导电区和位于第一与第二导电区之间的隧穿区，所述隧穿区在工作时被配置成当电压施加在所述反熔丝器件时，在所述第二元件的所述第一和第二导电区之间出现隧穿电流；以及
(iii)输出节点，电连接在所述第一元件和所述第二元件之间；和
(c)编程电路，与所述第二元件电通信，并且在工作时被配置当所述编程电路被接通时，使得所述第二元件的所述隧穿区变成传导的。
28.根据权利要求27所述的集成电路芯片，进一步包括感测电路，电连接在所述第一和第二元件之间，在工作时被配置成感测所述第二元件的传导状态。
29.根据权利要求23所述的反熔丝器件，其中所述感测电路是非锁存电路。
30.根据权利要求23所述的反熔丝器件，包括多个反熔丝器件，所述反熔丝器件包括相应的多个第二元件，所述第二元件包括相应的多个隧穿区，所述编程电路与所述多个反熔丝器件电通信，并且在工作时被配置成当所述编程电路被接通时，使得所述多个隧穿区相互同时变为传导的。
CNB2004800292536A 2003-10-06 2004-10-04 电可编程反熔丝和由它构成的电路 Expired - Fee Related CN100433335C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/605,523 2003-10-06
US10/605,523 US6879021B1 (en) 2003-10-06 2003-10-06 Electronically programmable antifuse and circuits made therewith

Publications (2)

Publication Number Publication Date
CN1864262A CN1864262A (zh) 2006-11-15
CN100433335C true CN100433335C (zh) 2008-11-12

Family

ID=34393295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800292536A Expired - Fee Related CN100433335C (zh) 2003-10-06 2004-10-04 电可编程反熔丝和由它构成的电路

Country Status (6)

Country Link
US (3) US6879021B1 (zh)
EP (1) EP1678764A4 (zh)
JP (1) JP5201650B2 (zh)
KR (1) KR100992023B1 (zh)
CN (1) CN100433335C (zh)
WO (1) WO2005038869A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879021B1 (en) 2003-10-06 2005-04-12 International Business Machines Corporation Electronically programmable antifuse and circuits made therewith
US7057258B2 (en) * 2003-10-29 2006-06-06 Hewlett-Packard Development Company, L.P. Resistive memory device and method for making the same
US7485944B2 (en) * 2004-10-21 2009-02-03 International Business Machines Corporation Programmable electronic fuse
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US20060170487A1 (en) * 2005-01-31 2006-08-03 International Business Machines Corporation A voltage reference circuit for ultra-thin oxide technology and low voltage applications
US7254078B1 (en) 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
US7510960B2 (en) * 2006-08-29 2009-03-31 International Business Machines Corporation Bridge for semiconductor internal node
US8754446B2 (en) * 2006-08-30 2014-06-17 International Business Machines Corporation Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material
US7956628B2 (en) * 2006-11-03 2011-06-07 International Business Machines Corporation Chip-based prober for high frequency measurements and methods of measuring
US7723820B2 (en) * 2006-12-28 2010-05-25 International Business Machines Corporation Transistor based antifuse with integrated heating element
US7466171B2 (en) * 2007-01-15 2008-12-16 International Business Machines Corporation Voltage detection circuit and circuit for generating a trigger flag signal
US7683416B2 (en) * 2007-01-18 2010-03-23 International Business Machines Corporation Post STI trench capacitor
US7682922B2 (en) * 2007-01-18 2010-03-23 International Business Machines Corporation Post STI trench capacitor
KR100845407B1 (ko) * 2007-02-16 2008-07-10 매그나칩 반도체 유한회사 원-타임-프로그래머블 셀 및 이를 구비하는 ｏｔｐ 메모리
US7674691B2 (en) * 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
US7732893B2 (en) * 2007-03-07 2010-06-08 International Business Machines Corporation Electrical fuse structure for higher post-programming resistance
US20080218247A1 (en) * 2007-03-07 2008-09-11 International Business Machines Corporation Method for automatically adjusting electrical fuse programming voltage
US7714326B2 (en) * 2007-03-07 2010-05-11 International Business Machines Corporation Electrical antifuse with integrated sensor
US7851885B2 (en) * 2007-03-07 2010-12-14 International Business Machines Corporation Methods and systems involving electrically programmable fuses
JP2009016568A (ja) * 2007-07-04 2009-01-22 Toshiba Corp 半導体集積回路装置
US20090121357A1 (en) * 2007-11-08 2009-05-14 International Business Machines Corporation Design structure for bridge of a seminconductor internal node
JP2009206490A (ja) * 2008-01-30 2009-09-10 Elpida Memory Inc 半導体装置及びその製造方法
US8816753B2 (en) 2011-03-28 2014-08-26 System General Corp. Trim circuit for power supply controller
FR2993389B1 (fr) * 2012-07-10 2015-02-27 Soitec Silicon On Insulator Antifusible
JP6073705B2 (ja) * 2013-02-26 2017-02-01 エスアイアイ・セミコンダクタ株式会社 ヒューズ回路及び半導体集積回路装置
US9922720B2 (en) 2013-03-07 2018-03-20 Intel Corporation Random fuse sensing
US9871390B2 (en) * 2014-09-02 2018-01-16 Silergy Corp. Battery protection integrated circuit applied to battery charging/discharging system and method for determining resistances of voltage divider of battery protection integrated circuit
FR3050319B1 (fr) * 2016-04-14 2018-05-11 Stmicroelectronics Sa Memoire morte configurable
US10720389B2 (en) * 2017-11-02 2020-07-21 Nanya Technology Corporation Anti-fuse structure
CN112750835B (zh) * 2019-10-29 2022-06-21 长鑫存储技术有限公司 反熔丝结构及其制作方法
US20230267982A1 (en) * 2022-02-24 2023-08-24 Everspin Technologies, Inc. Low resistance mtj antifuse circuitry designs and methods of operation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US20020075744A1 (en) * 2000-12-20 2002-06-20 Mccollum John Antifuse memory cell and antifuse memory cell array
US20020110033A1 (en) * 2001-02-13 2002-08-15 Micron Technology, Inc. Programmable fuse and antifuse and method therefor
CN1421912A (zh) * 2001-11-30 2003-06-04 联华电子股份有限公司 反熔丝的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163180A (en) 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5148391A (en) * 1992-02-14 1992-09-15 Micron Technology, Inc. Nonvolatile, zero-power memory cell constructed with capacitor-like antifuses operable at less than power supply voltage
US5345110A (en) 1993-04-13 1994-09-06 Micron Semiconductor, Inc. Low-power fuse detect and latch circuit
US5831325A (en) 1996-08-16 1998-11-03 Zhang; Guobiao Antifuse structures with improved manufacturability
US6020777A (en) * 1997-09-26 2000-02-01 International Business Machines Corporation Electrically programmable anti-fuse circuit
JP2000200498A (ja) * 1999-01-05 2000-07-18 Mitsubishi Electric Corp 半導体装置
US6389578B1 (en) 1999-05-26 2002-05-14 Hewlett-Packard Company Method and apparatus for determining the strengths and weaknesses of paths in an integrated circuit
US6251710B1 (en) * 2000-04-27 2001-06-26 International Business Machines Corporation Method of making a dual damascene anti-fuse with via before wire
US6960819B2 (en) * 2000-12-20 2005-11-01 Broadcom Corporation System and method for one-time programmed memory through direct-tunneling oxide breakdown
US6426668B1 (en) 2001-03-22 2002-07-30 International Business Machines Corporation Imbalanced sense amplifier fuse detection circuit
US6384666B1 (en) 2001-03-23 2002-05-07 International Business Machines Corporation Antifuse latch device with controlled current programming and variable trip point
US6580144B2 (en) * 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
JP2003115537A (ja) * 2001-10-04 2003-04-18 Toshiba Corp アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法
KR100448703B1 (ko) * 2001-10-24 2004-09-16 삼성전자주식회사 메이크 링크 퓨즈를 구비한 회로 및 이를 이용한 반도체장치
JP2003258102A (ja) * 2002-03-05 2003-09-12 Toshiba Corp 半導体集積回路装置
US6753590B2 (en) * 2002-07-08 2004-06-22 International Business Machines Corporation High impedance antifuse
US6879021B1 (en) 2003-10-06 2005-04-12 International Business Machines Corporation Electronically programmable antifuse and circuits made therewith

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US20020075744A1 (en) * 2000-12-20 2002-06-20 Mccollum John Antifuse memory cell and antifuse memory cell array
US20020110033A1 (en) * 2001-02-13 2002-08-15 Micron Technology, Inc. Programmable fuse and antifuse and method therefor
CN1421912A (zh) * 2001-11-30 2003-06-04 联华电子股份有限公司 反熔丝的制造方法

Also Published As

Publication number Publication date
WO2005038869A2 (en) 2005-04-28
JP5201650B2 (ja) 2013-06-05
US7687883B2 (en) 2010-03-30
JP2007507907A (ja) 2007-03-29
WO2005038869A3 (en) 2006-02-09
US7215002B2 (en) 2007-05-08
US20070120221A1 (en) 2007-05-31
EP1678764A4 (en) 2011-03-02
KR20060132564A (ko) 2006-12-21
US20050073023A1 (en) 2005-04-07
KR100992023B1 (ko) 2010-11-05
EP1678764A2 (en) 2006-07-12
CN1864262A (zh) 2006-11-15
US20050133884A1 (en) 2005-06-23
US6879021B1 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
CN100433335C (zh) 电可编程反熔丝和由它构成的电路
US7157782B1 (en) Electrically-programmable transistor antifuses
US7746696B1 (en) CMOS twin cell non-volatile random access memory
US6897543B1 (en) Electrically-programmable integrated circuit antifuses
US6295230B1 (en) Nonvolatile configuration cells and cell arrays
EP0336500B1 (en) Integrated circuit comprising a programmable cell
US5661323A (en) Integrated circuit fuse programming and reading circuits
US20040004269A1 (en) High impedance antifuse
US7126871B2 (en) Circuits and methods to protect a gate dielectric antifuse
US5552338A (en) Method of using latchup current to blow a fuse in an integrated circuit
Lee et al. OTP memory for low cost passive RFID tags
EP1329901B1 (en) Memory cell with fuse element
US5936880A (en) Bi-layer programmable resistor memory
US5283759A (en) One-time-programmable EEPROM cell
US4835416A (en) VDD load dump protection circuit
US20130201772A1 (en) Low voltage efuse programming circuit and method
US7236043B2 (en) Antifuse programming, protection, and sensing device
US7075127B2 (en) Single-poly 2-transistor based fuse element
US20080067600A1 (en) Storage Elements with Disguised Configurations and Methods of Using the Same
US6018475A (en) MOS memory point
US6369606B1 (en) Mixed threshold voltage CMOS logic device and method of manufacture therefor
US10068910B2 (en) Non-volatile semiconductor memory device
US5008729A (en) Laser programming of semiconductor devices using diode make-link structure
CN107431487A (zh) 基于紧凑ReRAM的FPGA
CN105892540B (zh) 电压钳位电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171113

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171113

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20181004

CF01 Termination of patent right due to non-payment of annual fee