CN100437512C - 计算机系统的接口设备及计算机系统 - Google Patents

计算机系统的接口设备及计算机系统 Download PDF

Info

Publication number
CN100437512C
CN100437512C CNB2005800194241A CN200580019424A CN100437512C CN 100437512 C CN100437512 C CN 100437512C CN B2005800194241 A CNB2005800194241 A CN B2005800194241A CN 200580019424 A CN200580019424 A CN 200580019424A CN 100437512 C CN100437512 C CN 100437512C
Authority
CN
China
Prior art keywords
storage
push
main equipment
dfk
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800194241A
Other languages
English (en)
Other versions
CN1969262A (zh
Inventor
E·贝尔纳斯科尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1969262A publication Critical patent/CN1969262A/zh
Application granted granted Critical
Publication of CN100437512C publication Critical patent/CN100437512C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory

Abstract

一种专用于在计算机系统(CS)中调试和/或追踪的接口设备(D)，该计算机系统(CS)包括至少一个主设备(M1、M2、M3)和与之合作并适用于在选定地址可读且可写的至少一个从设备(SLj)，每个主设备适用于为了读取和/或写入目的而递送从设备地址和执行任务。该接口设备(D)包括：i)一组第一先进先出存储器(SMi)，每个存储器被指派给一个主设备用以存储表示它执行的任务的数据，ii)一组可动态分配的第二先进先出存储器(DFk)，可彼此链接并且可链接到第一先进先出存储器(SFi)，以及iii)处理装置(PM)，被配置成用以鉴于它正在执行的任务动态地计算在一个给定的时间每个主设备需要的先进/先出存储器尺寸，并且动态地将多个第二先进先出存储器(DFk)分配给根据相应的计算出的先进/先出存储器尺寸选择的每个主设备。

Description

计算机系统的接口设备及计算机系统
技术领域
本发明涉及包括至少一个主设备以及合作的至少一个从设备的计算机系统(或设备)，并且更为确切地涉及在这种计算机系统中进行的追踪和/或调试。
本文中“从设备”要理解为具有一个或多个选址并且适用于存储数据并可以被读取的计算机部件。这种部件可以是例如寄存器块、包括输入和输出端口的接口、UART、SPI、I2C或者定时器。而且，本文中的“主设备”要理解为适用于为了读取和/或写入目的而递送从设备地址和执行任务的计算机部件。这种部件可以是例如微处理器、直接存储存取控制器(或者DMA)、主机接口、或者LCD驱动器。
背景技术
正如本领域技术人员所公知的，在设计新的计算机系统时，一般说来它包括需要排除的故障和/或缺陷。在具有单个主设备(诸如微处理器)的计算机系统中，利用专用工具诸如由ARM有限公司生产的ETM(“嵌入式追踪模块”)发现缺陷或者错误来源或者原因在现在是“容易的”任务。实际上，通过将专用工具连接到系统核心插脚，连接至主总线的主设备和从设备能够通过FIFO(“先进先出”)存储器观察并且控制主总线上的所有转送。
在具有多个主设备的计算机系统中(诸如“多层ahb结构”或者“并行结构”)，由于增加了用以观察和控制的主设备和从设备的数量和/或多个主设备可以独立地工作从而难以获知一个主设备正在对另一些主设备做些什么，导致调试和追踪要难得多。而且，在某些环境中，系统核心的内部速度可以变得很高使得在指派给其中一个主设备的先进/先出存储器中会出现上溢。
为了解决该缺陷，可以将具有大尺寸的先进/先出存储器指派给每个主设备，但是这就需要插板有很大的面积，然而这几乎是不是实用的。
发明内容
因此，本发明的目的在于改进这种情况。
为此目的，为包括至少一个主设备和适用于在选定地址可读且可写并与之合作的至少一个从设备的计算机系统提供一种接口设备(或者专用工具)，每个主设备被配置成用以为了读取和/或写入目的而至少递送从设备地址和执行任务。
该接口设备其特征在于，它包括：
一组第一先进先出存储器，其中每个存储器被指派给其中一个主设备用以存储表示它们分别执行的任务的数据，
一组可动态分配的第二先进先出存储器，可彼此链接并且可链接到第一先进先出存储器，以及
处理装置，被配置成用以鉴于它正在执行的任务动态地计算在一个给定的时间每个所述主设备需要的先进/先出存储器尺寸，并且动态地将多个第二先进先出存储器分配给根据相应的计算出的先进/先出存储器尺寸选择的每个所述主设备。
根据本发明的接口设备(或者专用工具)可以独立地或者相结合地包括所认为的附加特征，并且值得注意的是：
-它的处理装置可以被配置成用以分析指派和/或分配给每个主设备的每个第一和第二先进/先出存储器的占用度以动态地计算每个需要的先进/先出存储器尺寸。在此情况下，该处理装置优选地被配置成用以通过比较每个占用度与所选定的阈值以分析占用度；将至少一个所选定的第二先进/先出存储器分配给一个所选定的主设备是在相应占用度大于阈值时确定的，
-当第二先进先出存储器具有不同尺寸时，该处理装置可以被配置成用以确定第二先进先出存储器以根据它们各自的大小和表示处理速度的工作参数动态地进行分配，
-当至少两个主设备的第二先进/先出存储器分配需要大于还没分配的(剩余的)第二先进先出存储器的数量时，该处理装置可以被配置成用以根据所选定的优先机制分配剩余的第二先进先出存储器，
-该处理装置可以被配置成用以在“追踪模式”下工作以在第一和第二先进先出存储器中存储表示主设备控制信号(以及可选择的通过与之工作的主设备的从设备响应)的数据，并且把所存储的这些数据提供到输出上用以释放它们在第一和第二先进先出存储器所占用的位置，
-该处理装置可以被配置成用以在“调试模式”下工作以提供第一和第二先进先出存储器中存储的表示主设备控制信号(以及可选的从设备响应)的数据以便比较主设备活动，
-该处理装置可以被配置成用以在内部时钟的每个上升沿和/或每个下降沿提供数据。
本发明还提供了一种包括至少一个主设备和适用于在选定地址可读且可写并与之合作的至少一个从设备的计算机系统(或电路)，每个主设备被配置成用以为了读取和/或写入目的而递送从设备地址和执行任务，以及诸如上文所介绍的一种接口设备。
附图说明
在研究下文中的详细说明以及所附的附图时本发明的其它特征和优势将变得显而易见，其中：
-图1示意性地示出了为了调试和/或追踪目的配有根据本发明的接口设备的计算机系统，
-图2示意性地示出了根据本发明动态分配先进/先出存储器的例子，以及
-图3示意性地示出了动态再分配图2中示出的先进先出存储器的例子。
所附的附图不仅可以用来完成本发明，而且如果有必要可以有助于其定义。
具体实施方式
首先参考图1来描述在未限制的实施例中配有根据本发明的接口设备D的计算机系统CS的例子。
在随后的描述中，可以认为示出的计算机系统CS包括多层ahb体系结构，诸如因特网地址为www.arm.com的Arm有限公司的因特网站点上描述的那种多层ahb体系结构。继续进行并且如图所示，多层ahb是包括连接至主总线的至少一个主设备Mi(此处i＝1到3，但是它必须大于或等于1)以及也连接至主总线的一组至少一个ahb从设备SLj(此处j＝1到5，但是它必须大于或等于1)。该多层ahb被配置成用以作为一种开关盒，能够根据瞬间需要切换主设备和从设备的总线连接。
在随后的描述中，可以认为主设备Mi例如是微处理器。然而主设备还可以是例如主机接口或者LCD驱动器。ahb从设备SLj可以是例如UART、SPI、I2C、寄存器(块)、或者定时器。
重要的是要注意本发明不局限于具有多层ahb体系结构的计算机系统。实际上本发明还可以应用于包括并行体系结构的任何计算机系统，其中多个主设备(至少两个)分别以独立的方式连接至不同总线。
为了调试和/或追踪目的，本发明提供一种接口设备(或者专用工具)D用以观察和控制通过主总线传输的、由ahb主设备Mi相对于ahb从设备SLj输出的数据。
为此目的，接口设备D包括连接至多层ahb(或核心系统)的所选定的插脚的一组插脚。该接口设备D可以与多层ahb安装在相同的插板上，它们各自的插脚通过印制电路的导电接片连接。
接口设备D还包括一组“静态”先进先出存储器SFi，一组“动态”先进先出存储器DFk(此处k＝1到6，但可以等于或者大于1)，以及耦合至静态SFi和动态DFk先进先出存储器的处理模块PM。
静态先进先出存储器Sfi均分别被指派给其中一个ahb主设备Mi，用以存储它输出的、表示它的活动(或者它执行的任务)的数据。
动态先进先出存储器DFk适于动态地彼此链接和/或链接到静态先进/先出存储器SFi以根据需要被分配给对应ahb主设备Mi。
提供静态SFi和动态DFk先进先出存储器以允许检索由ahb主设备Mi输出的数据。
在一给定时刻，一个ahb主设备Mi的活动可能会比一个或多个其它ahb主设备Mi′的活动重要得多。因此，在一给定时刻，用于存储表示ahb主设备活动的数据所实际需要的先进/先出存储器大小从一个ahb主设备至另一个会发生变化。为此目的，处理模块PM负责鉴于每个ahb主设备Mi的活动(或者它执行的任务)来在一定时刻动态计算其所需的先进/先出存储器尺寸。它还负责将根据刚为其计算的先进/先出存储器尺寸所选择的多个动态先进先出存储器DFk动态分配到每个ahb主设备Mi。
为了计算先进/先出存储器大小，处理模块PM实时分析指派给每个ahb主设备Mi的每个静态先进/先出存储器SFi的占用度以及最终分配给每个主设备Mi的每个动态先进/先出存储器DFk的占用度。例如，处理模块PM实时地将每个占用度与选择的阈值相比较。例如该阈值可以等于90％。对于每个主设备，所选定的阈值可以是一样的，但从一个主设备至另一个，它还可以发生变化。而且，该阈值是可调节的。如果指派或者分配给ahb主设备Mi的静态SFi或者动态DFk先进/先出存储器的占用度变得大于相关的阈值，那么处理模块PM认为该ahb主设备Mi的活动需要更多的先进/先出存储器。因此，它将至少一个(其它)选择的动态先进/先出存储器DFk分配给ahb主设备Mi以免发生存储器上溢。
待分配的动态先进先出存储器DFk的数目取决于需要的先进/先出存储器尺寸。但是，它还可以取决于表示处理速度的工作参数。
动态先进先出存储器DFk的大小优选为相同的。但是这并不是强制性的。
先进/先出存储器的尺寸(或者深度)将限定可以分配给每个ahb主设备Mi的最小粒度。如果该粒度很高，那么可以实施较少的多路复用并且人们可以期待达到高频。但是，如果每当巨大的(或者大)动态先进/先出存储器DFk被用于增大分配给ahb主设备Mi的先进先出存储器尺寸时，人们可以只使用它的一(小)部分乃至不使用。另一方面，如果使用具有小尺寸(或者深度)的动态先进先出存储器DFk，那么就可以非常精确地实时修改所需要的先进/先出存储器大小，而不分配可以分配给其它ahb主设备Mi的先进/先出存储器空间。但是在此情况下最大处理速度将会变小。
当动态先进先出存储器DFk具有不同尺寸时，优选的是，首先根据所选定的速度参数选择动态先进/先出存储器尺寸(或者深度)，然后选择适于计算的动态先进/先出存储器尺寸的动态先进先出存储器DFk的数目。
而且，待分配的动态先进先出存储器DFk的数目还可以取决于还没有被分配的动态先进先出存储器。实际上，可能会出现由处理模块PM计算的动态先进/先出存储器分配需要(按照尺寸)变得大于可用的动态先进/先出存储器尺寸。在此情况下处理模块PM可以根据选择的优先机制分配剩余的动态先进/先出存储器DFk。
例如，该优先机制可以包括：将剩余的动态先进/先出存储器DFi分配给第一主设备Mi，对于第一主设备Mi，在已经在最后的总线观测窗期间检测到阈值的超出。第一备用优先机制可以包括：将剩余的动态先进/先出存储器DFi分配给具有最高优先级的主设备Mi。第二备用优先机制可以包括：将剩余的动态先进/先出存储器DFi分配给在最后的总线观测窗(这需要总线剖析)期间使用使用最大带宽的主设备Mi。还能够结合至少两个上述优先机制。
重要的是要注意：在分配给不同主设备的先进先出存储器之间的冲突发生在相同的总线观测窗期间的情况下，使用优先机制。所述冲突表示阈值超出具有近似相同的值(或者百分比)。
重要的是要注意，当处理模块PM检测到动态先进/先出存储器DFk为空，然后不再用于主设备的数据存储器时，它可以立即根据当前需要将其重新分配另一主设备。
为了从先进先出存储器SFi和DFk检索数据，可以将接口设备D的一个输出通道Ii指配给每个ahb主设备Mi。此处“输出通道Ii”表示选择的插脚组(或者串)。但是为了减少插脚的数目，还可以时分复用来自先进先出存储器SFi和DFk的数据，当数据速率不是太高时尤其如此。但是在此情况下，必须使用外部解复器来恢复被时分复用的数据。
如上所述，接口设备D可以在调试和/或追踪模式下工作。
重复一下，调试模式目的在于检验已经由ahb主设备和可能的ahb从设备SLj逐步(或者逐个周期地)执行的动作。因此，接口设备D将主设备控制数据和可能的从设备响应存储在它的先进先出存储器中并在每个步骤(或周期)结束时在它的输出通道上输出它们。重复一下，从设备响应可以通过与其工作的主设备检索到。
在此模式中，处理模块PM在它的内部时钟的每个上升沿和/或每个下降沿输出所存储的数据，取决于处理速度。一般说来，当处理速度很高时，内部时钟周期很短并且只能够在内部时钟的每个上升沿输出所存储的数据。
追踪模式目的在于提供在选择的时间间隔期间在一个或多个总线上所发生的活动的图像。因此，由于不能存储每个时间间隔在总线上流动的每个数据，所以这些数据暂时地存储在先进先出存储器中并且运行时被检索。而且，优选地，只有ahb主设备Mi的写入和/或读取被存储在先进先出存储器中，因为只对主设备的活动感兴趣。而且，数据是以高于在输出通道Ii上输出它们的速度被存储的。因此，接口设备D包括以低频工作的内部时钟，用以控制从先进先出存储器进行的数据检索以及当然的先进/先出存储器的清理。
该追踪模式不是周期准确的，因为在读取和写入时空间地址已经被消除。更确切的说，这是计算机系统包括并行体系结构的情况。实际上，在此情况下踪迹必须能够并行地并且实时地被观察到。因此，不同的并行踪迹之间没有同步。
在该追踪模式中，如果先进先出存储器足够大并且时钟周期足够低，那么处理模块PM可以在时钟的每个上升沿和每个下降沿输出所存储的数据以使得每个输出通道Ii上的带宽增大。
接口设备D以及值得注意的它的处理模块PM通常是利用硬件模块的组合实现的。
现在将参照图2和3描述根据本发明的先进先出存储器的动态分配和再分配的例子。
在此例子中，人们可以认为，如图1的例子所示的情况下，计算机系统CS包括：三个ahb主设备M1、M2和M3、三个静态FIFO存储器SF1、SF2和SF3，每个FIFO存储器被指派给其中一个ahb主设备Mi、以及六个动态FIFO存储器DF 1到DF6，可根据当前需要动态地分配并且可彼此链接以及可链接到静态先进先出存储器SFi。而且，静态先进先出存储器SFi不具有相同的尺寸(SF2比SF2和SF3大，因为ahb主设备M2比其它两个ahb主设备M1和M3应该具有更大的活动)，而动态先进先出存储器DFk具有相同的尺寸。而且，为了输出数据目的，将输出通道11、12和13指派给已经指派给主设备M1、M2和M3的先进先出存储器。
如图2中所示那样，在一给定时刻，接口设备D的处理模块PM已经决定分配：
-动态先进先出存储器DF3和DF5给ahb主设备M1以完成已经指派给它的静态先进/先出存储器SF1，
-动态先进先出存储器DF1、DF4和DF6给ahb主设备M2以完成已经指派给它的静态先进/先出存储器SF2，和
-动态先进先出存储器DF2给ahb主设备M3以完成已经指派给它的静态先进/先出存储器SF3。
该例子表示这样的一种情形：在一给定时刻，ahb主设备M2比其它两个ahb主设备M1和M3具有重要得多的活动。
但是这种情形可以有所变化，因此编译处理模块PM来计算新的先进/先出存储器尺寸，然后重新分配不同的动态先进先出存储器DFk。图3中示出了这种再分配的例子。更确切的说，在此例子中，接口设备D的处理模块PM已经决定分配：
-动态先进先出存储器DF1、DF2和DF5给ahb主设备M1以完成已经指配给它的静态先进/先出存储器SF1，
-动态先进先出存储器DF4给ahb主设备M2以完成已经指派给它的静态先进/先出存储器SF2，和
-动态先进先出存储器DF3和DF6给ahb主设备M3以完成已经指派给它的静态先进/先出存储器SF3。
在这两个例子中，已经分配了每个动态先进/先出存储器DFk，但是在存在不同需要的其他情况下可以有所不同。
可以提供一种状态寄存器，用以在每次检测到由于不充足的动态先进/先出存储器尺寸分配而导致上溢时生成上溢标志。实际上，该上溢标志可以通知相应主设备的整个活动尚未被存储。
还可以让用户从信号列表中选择他希望收集在先进先出存储器中的信号。当某些收集的信号是强制之时，属于该列表的信号可以是可选择的。
本发明不局限于如上只作为例子所述的接口设备和计算机系统的实施例，而是它包括本领域技术人员可以想到落在以下权利要求的范围内的所有可选实施例。
因此，在先前描述中已经描述了包括多个主设备和与之合作的多个从设备的计算机系统的例子。但是本发明适用于包括至少一个主设备和至少一个从设备的计算机系统。尽管如此，如果主设备和从设备的数目更大，那么根据本发明的接口设备将更加有用。

Claims (12)

1.一种用于计算机系统(CS)的接口设备(D)，该计算机系统(CS)包括至少一个主设备(Mi)和与之合作并适用于在选定地址可读且可写的至少一个从设备(SLj)，每个主设备(Mi)被配置成执行任务以及被配置成递送从设备地址，以进行读取和/或写入，其特征在于它包括：一组第一先进先出存储器(SFi)，每个存储器被指派给其中一个所述主设备(Mi)用以存储表示它们执行的任务的数据，一组可动态分配的第二先进先出存储器(DFk)，可彼此链接并且可链接到所述第一先进先出存储器(SFi)，以及处理装置(PM)，被配置成用以鉴于它正在执行的任务动态地计算在一个给定的时间每个所述主设备(Mi)需要的先进/先出存储器尺寸，并且动态地将多个第二先进先出存储器(DFk)分配给根据相应的计算出的先进/先出存储器尺寸选择的每个所述主设备(Mi)。
2.如权利要求1所述的接口设备，其特征在于，所述处理装置(PM)被配置成用以分析指派和/或分配给每个所述主设备(Mi)的每个第一(SFi)和第二(DFk)先进/先出存储器的占用度以动态地计算每个需要的先进/先出存储器尺寸。
3.如权利要求2所述的接口设备，其特征在于，所述处理装置(PM)被配置成用以通过将每个所述占用度与选择的阈值进行比较来分析所述占用度，将至少一个所选的所述第二先进先出存储器(DFk)分配给一个所选的所述主设备(Mi)是在相应占用度大于所述阈值时确定的。
4.如权利要求1到3任一项所述的接口设备，其特征在于，所述第二先进先出存储器(DFk)具有相同的尺寸，并且所述处理装置(PM)被配置成用以确定第二先进先出存储器(DFk)以根据表示处理速度的工作参数动态地分配。
5.如权利要求1到3之一所述的接口设备，其特征在于，所述处理装置(PM)被配置成用以在至少两个主设备(Mi)的第二先进/先出存储器分配需要大于还没分配的剩余第二先进先出存储器(DFk)的数目的情况下，根据选择的优先机制分配剩余第二先进先出存储器。
6.如权利要求1所述的接口设备，其特征在于，所述处理装置(PM)被配置成用以在‘追踪模式’下工作以在所述第一(SFi)和第二(DFk)先进先出存储器中存储表示主设备控制信号的数据并在输出时提供所存储的这些数据以释放它们在所述第一(SFi)和第二(DFk)先进先出存储器中占据的存储单元。
7.如权利要求1所述的接口设备，其特征在于，所述处理装置(PM)被配置成在“调试模式”下工作，为了比较主设备活动而提供存储在第一(SFi)和第二(DFk)先进先出存储器中的、表示主控制信号和从设备响应的数据。
8.如权利要求6所述的接口设备，其特征在于，所述处理装置(PM)被配置成用以在内部时钟的每个上升沿提供数据。
9.如权利要求8所述的接口设备，其特征在于，所述处理装置(PM)被配置成用以在所述内部时钟的每个下降沿提供数据。
10.如权利要求7所述的接口设备，其特征在于，所述处理装置(PM)被配置成用以在内部时钟的每个上升沿提供数据。
11.如权利要求10所述的接口设备，其特征在于，所述处理装置(PM)被配置成用以在所述内部时钟的每个下降沿提供数据。
12.一种计算机系统，包括至少一个主设备(Mi)和与之合作并适用于在选定地址可读且可写的至少一个从设备(SLj)，每个主设备(Mi)适用于为了读取和/或写入目的而递送从设备地址和执行任务，其特征在于，它包括如先前权利要求之一所述的接口设备(D)，所述主设备(Mi)、所述至少一个从设备(SLj)以及所述接口设备(D)彼此可操作地连接。
CNB2005800194241A 2004-06-14 2005-06-08 计算机系统的接口设备及计算机系统 Expired - Fee Related CN100437512C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04300375.5 2004-06-14
EP04300375 2004-06-14

Publications (2)

Publication Number Publication Date
CN1969262A CN1969262A (zh) 2007-05-23
CN100437512C true CN100437512C (zh) 2008-11-26

Family

ID=35427562

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800194241A Expired - Fee Related CN100437512C (zh) 2004-06-14 2005-06-08 计算机系统的接口设备及计算机系统

Country Status (7)

Country Link
US (1) US7660963B2 (zh)
EP (1) EP1761851B1 (zh)
JP (1) JP2008502974A (zh)
CN (1) CN100437512C (zh)
AT (1) ATE445186T1 (zh)
DE (1) DE602005017038D1 (zh)
WO (1) WO2005124556A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1947569A1 (en) * 2007-01-22 2008-07-23 ZealCore Embedded Solutions AB A method and system for allocating memory spaces for trace data during debugging of a computer program
GB2477936B (en) * 2010-02-17 2016-02-10 Advanced Risc Mach Ltd Trace data priority selection
US9184987B2 (en) * 2011-02-23 2015-11-10 Tyco Fire & Security Gmbh System and method for automatic configuration of master/slave devices on a network
JP5888177B2 (ja) * 2012-08-09 2016-03-16 富士通株式会社 演算処理装置及び演算処理装置の制御方法
JP2014203111A (ja) * 2013-04-01 2014-10-27 三菱電機株式会社 先入れ先出し（ｆｉｆｏ）メモリ再構成装置
CN104915288A (zh) * 2014-03-13 2015-09-16 阿里巴巴集团控股有限公司 测试方法及装置
US9568547B2 (en) 2015-03-17 2017-02-14 Intel Corporation Method, apparatus and system for dynamic bandwidth management in systems
CN107851081B (zh) * 2015-07-20 2021-01-15 美国莱迪思半导体公司 低速总线时间戳记方法和电路
US10795750B2 (en) * 2017-06-04 2020-10-06 Apple Inc. Auto bug capture
CN111831330B (zh) * 2020-07-10 2022-02-01 深圳致星科技有限公司 用于联邦学习的异构计算系统设备交互方案
CN113556294A (zh) * 2021-06-01 2021-10-26 水发兴业能源(珠海)有限公司 数据收发方法、数据收发装置、服务器及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016248A (en) * 1988-10-27 1991-05-14 Kabushiki Kaisha Toshiba Buffer memory device for packet data and method of controlling the device
US5642478A (en) * 1994-12-29 1997-06-24 International Business Machines Corporation Distributed trace data acquisition system
CN1271889A (zh) * 1999-04-23 2000-11-01 太阳微系统有限公司 用于使用寄存器分配器建立调用约定序言和收尾程序代码的方法和装置
CN1430440A (zh) * 2001-12-26 2003-07-16 Lg电子株式会社 基站调制解调器的存储器控制装置和方法
US20040059525A1 (en) * 1997-08-15 2004-03-25 Davis Henry A. DSP bus monitoring apparatus and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603382A (en) * 1984-02-27 1986-07-29 International Business Machines Corporation Dynamic buffer reallocation
AU591702B2 (en) * 1985-09-17 1989-12-14 Motorola, Inc. Network data flow control technique
US5848264A (en) * 1996-10-25 1998-12-08 S3 Incorporated Debug and video queue for multi-processor chip
KR100216368B1 (ko) * 1997-06-11 1999-08-16 윤종용 Atm 스위치에서 셀 손실율 개선을 위한 역방향압력 신호를 이용한 입력 버퍼 제어기 장치 및 논리버퍼 크기 결정알고리즘
KR100311619B1 (ko) * 1998-09-07 2001-12-17 서평원 분산처리 시스템에서 프로세서간 메시지 송수신 방법
US6678813B1 (en) * 1999-10-28 2004-01-13 Hewlett-Packard Development Company, L.P. Dynamically adaptive buffer mechanism
KR100436365B1 (ko) * 2001-06-23 2004-06-18 삼성전자주식회사 비동기전송모드 기반의 트래픽 유형에 따른 지연적응적스케줄링 장치 및 방법
US6795360B2 (en) * 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
GB2379586A (en) * 2001-09-06 2003-03-12 Zarlink Semiconductor Ltd Processing requests for service using FIFO queues
JP2003258805A (ja) * 2002-02-28 2003-09-12 Toshiba Corp バッファ制御装置及びバッファ制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016248A (en) * 1988-10-27 1991-05-14 Kabushiki Kaisha Toshiba Buffer memory device for packet data and method of controlling the device
US5642478A (en) * 1994-12-29 1997-06-24 International Business Machines Corporation Distributed trace data acquisition system
US20040059525A1 (en) * 1997-08-15 2004-03-25 Davis Henry A. DSP bus monitoring apparatus and method
CN1271889A (zh) * 1999-04-23 2000-11-01 太阳微系统有限公司 用于使用寄存器分配器建立调用约定序言和收尾程序代码的方法和装置
CN1430440A (zh) * 2001-12-26 2003-07-16 Lg电子株式会社 基站调制解调器的存储器控制装置和方法

Also Published As

Publication number Publication date
ATE445186T1 (de) 2009-10-15
US20080046674A1 (en) 2008-02-21
EP1761851A2 (en) 2007-03-14
US7660963B2 (en) 2010-02-09
WO2005124556A2 (en) 2005-12-29
JP2008502974A (ja) 2008-01-31
CN1969262A (zh) 2007-05-23
DE602005017038D1 (de) 2009-11-19
EP1761851B1 (en) 2009-10-07
WO2005124556A3 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
CN100437512C (zh) 计算机系统的接口设备及计算机系统
Jaleel et al. CMP $ im: A Pin-based on-the-fly multi-core cache simulator
CN1096034C (zh) 多处理系统
US5047919A (en) Method and apparatus for monitoring software execution in a parallel multiprocessor computer system
US9223677B2 (en) Generation of trace data in a multi-processor system
JP4949157B2 (ja) Ｎｕｍａコンピュータシステムにおけるローカリティドメインおよびスレッドアフィニティに基づいてコードを再コンパイルするためのシステムおよび方法
CN101802746B (zh) 用于信号接收和信号产生的电路装置以及用于运行所述电路装置的方法
CN101276293A (zh) 在逻辑分区之间平衡物理系统资源访问的方法和系统
CN108696571B (zh) 云存储服务系统、方法、云服务智能设备及电子装置
US10203879B2 (en) Control device and control method
CN115080455A (zh) 一种计算机芯片、计算机板卡、存储空间分配方法及装置
CN104603737A (zh) 实现存储设备的高速访问和数据保护的计算机、计算机系统和i/o请求处理方法
CN110389712A (zh) 数据写入方法及其装置、固态硬盘和计算机可读存储介质
CN112346557A (zh) 多核系统及其控制操作
CN105095112A (zh) 控制缓存刷盘方法、装置及非易失性计算机可读存储介质
US8996805B2 (en) Shared cache module and method thereof
CN110308865A (zh) 存储器系统、计算系统及其操作方法
Salkhordeh et al. Online Management of Hybrid DRAM-NVMM Memory for HPC
CN102375702A (zh) 存储器管理设备、存储器管理方法及其程序
Hardock et al. Noftl for real: Databases on real native flash storage
CN117234434B (zh) 存储设备的操作控制方法及装置
Wu et al. A State-Aware Method for Flows With Fairness on NVMe SSDs With Load Balance
RU168894U1 (ru) Устройство обработки цифровых сигналов и информации
Mickler et al. Trace-based analysis and optimization for the Semtex CFD application–hidden remote memory accesses and I/O performance
KR20230088211A (ko) 전자 장치의 성능 모니터링 시스템 및 성능 모니터링 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090206

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklijke Philips Electronics N.V.

ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20090206

ASS Succession or assignment of patent right

Owner name: CALLAHA XILE CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120203

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120203

Address after: American Delaware

Patentee after: NXP BV

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20150608

EXPY Termination of patent right or utility model