CN100440495C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100440495C
CN100440495C CNB2006100092564A CN200610009256A CN100440495C CN 100440495 C CN100440495 C CN 100440495C CN B2006100092564 A CNB2006100092564 A CN B2006100092564A CN 200610009256 A CN200610009256 A CN 200610009256A CN 100440495 C CN100440495 C CN 100440495C
Authority
CN
China
Prior art keywords
area
semiconductor substrate
electrode
semiconductor device
step portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100092564A
Other languages
English (en)
Other versions
CN1841717A (zh
Inventor
安藤守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1841717A publication Critical patent/CN1841717A/zh
Application granted granted Critical
Publication of CN100440495C publication Critical patent/CN100440495C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本发明提供半导体装置及其制造方法，在芯片尺寸封装的半导体装置中，为得到由缝隙孔(80)将半导体衬底(60)分离的结构，而需要由树脂层(78)在同一平面支承固定，但由于和绝缘膜(74)，且具有均匀的厚度，故存在还不能得到足够的强度的实用上的大的问题点。本发明的半导体装置具有，半导体衬底，其具有第一区域(12)及第二区域(13、14)；切割槽(30)，其将第一区域和第二区域分离；阶梯部分(31)，其设于与切割槽邻接的半导体衬底(10)的第一区域及第二区域表面，且使半导体衬底露出；树脂层，其包括所述阶梯部分在半导体衬底的所述第一区域及第二区域表面一体地支承所述半导体衬底，提高阶梯部分和树脂层(34)的密封度。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及晶片级芯片封装的半导体装置及其制造方法。
背景技术
通常，在硅衬底上形成有晶体管元件的半导体装置使用图17所示的结构。1是硅衬底，2是安装硅衬底1的散热板等岛形部，3是引线端子，4是密封用树脂。
如图17所示，形成有晶体管元件的硅衬底1经由焊锡等焊料5固定安装在铜基材散热板等岛形部2上，且由接合引线将晶体管元件的基电极、发射电极与配置于硅衬底1周边的引线端子3电连接。与集电极连接的引线端子与岛形部一体形成，在通过将硅衬底安装在岛形部上，进行电连接后，由环氧树脂等热硬性树脂4进行传递模制。
树脂模制的半导体装置通常作为与安装在玻璃环氧衬底等安装衬底上，且安装在安装衬底上的其它半导体装置、电路元件电连接，用于进行规定的电路动作的一个部件使用。
但是，当实际上将具有功能的半导体芯片面积和安装面积之比作为有效面积率考虑时，在树脂模制的半导体装置中，判断有效面积率极低。有效面积率低，构成安装面积大部分与具有功能的半导体芯片无直接关系的死区，妨碍安装衬底30的高密度小型化。
特别是，该问题在封装尺寸小的半导体装置中非常显著。例如图18所示，搭载于EIAJ规格的SC-75A外形的半导体芯片的最大尺寸最大为0.40mm×0.40mm。当树脂模制该半导体芯片时，则半导体装置的整体尺寸为1.6mm×1.6mm。该半导体装置芯片的面积为0.16mm2，安装半导体装置的安装面积考虑与半导体装置的面积大致相同，为2.56mm2，因此，该半导体装置的有效面积率约为6.25％，构成安装面积大部分与具有功能的半导体芯片的面积没有直接关系的死区。
近年来在电子设备，例如笔记本电脑、携带信息处理装置、摄像机、手机、数码相机、液晶电视等中使用的安装衬底伴随电子设备主体的小型化，用于其内部的安装衬底也由高密度小型化的倾向。
在上述半导体装置中，由于死区大，故妨碍小型化。
但是，本发明者提案有特开平10-12651号公报作为提高有效面积率的在先技术。如图19所示，该在先技术中包括：半导体衬底60；有源元件形成区域61，其形成有源元件；一外部连接用电极62，其作为形成于有源元件形成区域61的有源元件的一个电极，用于进行外部连接；其它外部连接用电极63、64，其与有源元件形成区域61电分离，将衬底60的一部分作为有源元件的其它电极的外部电极；连接装置65，其将有源元件的其它电极和其它外部连接用电极63、64连接。在有源元件形成区域61的表面设有P+型基极区域71、N+型发射极区域72、N+型护环扩散区域73，绝缘膜74覆盖其表面，并设有基电极75、发射电极76、连接用电极77。树脂层78设于绝缘膜74上，一体地支承有源元件形成区域61和其它外部连接用电极63、64。
专利文献1：特开平10-12651号公报(参照图1)
但是，在上述芯片尺寸封装的半导体装置中，由于为由缝隙孔80分离半导体衬底60的结构，故需要由树脂层78在同一平面进行支承固定，但由于与绝缘膜74粘接，且为均匀的厚度，故存在难以得到足够的强度的实用上的大的问题点。
另外，由于缝隙孔80从半导体衬底80的背面形成，故也存在没有作为基准的标记，而难以进行形成缝隙孔时的对位的问题点。
发明内容
本发明是鉴于这样的问题点而研发的，其目的在于，提供最适合实用化的晶片级芯片封装的半导体装置及其制造方法。
本发明提供半导体装置，其具有：半导体衬底，其具有第一区域及第二区域；电路元件及多个电极，其设于所述第一区域，该多个电极与所述电路元件连接；外部连接用电极，其具有被埋入所述第二区域的金属贯通电极；切割槽，其将所述第一区域和第二区域的所述半导体衬底分离；连接装置，其用于将所述电极和所述外部连接用电极电连接；阶梯部分，其设于与所述切割槽邻接的所述半导体衬底的所述第一区域及第二区域表面，露出所述半导体衬底；树脂层，其包括所述阶梯部分且在所述半导体衬底的所述第一区域及第二区域表面一体地支承所述半导体衬底。
另外，在本发明的半导体装置中，贯通电极到达第二区域的背面。
在本发明的半导体装置中，树脂层由聚酰亚胺树脂形成，从上述阶梯部分到所述电极或所述外部连接用电极形成台阶状，提高所述聚酰亚胺树脂的粘接性。
本发明提供半导体装置的制造方法，其具有，在主面上具有用于形成电路元件的第一区域、和在所述第一区域周边与所述第一区域以一定间隔分开配置的多个第二区域的半导体衬底的上面形成外延层的工序；在所述第一区域的所述外延层上形成电路元件的工序；通过进行蚀刻，在所述外延层的至少形成预定的切割槽的区域形成阶梯部分的工序；从背面加工所述半导体衬底，将其减薄，在所述第二区域上形成从背面到达表面的通孔，并在该通孔中形成由金属构成的贯通电极的工序；在所述半导体衬底的主面上形成用于将所述电路元件的电极和所述贯通电极电连接的连接装置的工序；在所述外延层表面形成一体地支承所述第一区域及第二区域的树脂层，提高与所述阶梯部分的密封性的工序；以所述贯通电极为基准，在所述第一区域和所述第二区域的分界的所述半导体衬底上形成从所述半导体衬底背面到达所述树脂层的切割槽，将所述第一区域的所述半导体衬底和所述第二区域的所述半导体衬底电分离，形成由所述第二区域的所述半导体衬底构成的外部连接用电极的工序。
另外，在本发明的半导体装置的制造方法中，所述贯通电极通过镀铜处理而形成在所述通孔内。
在本发明的半导体装置的制造方法中，所述阶梯部分分别包围所述半导体衬底的所述第一区域和所述第二区而形成。
另外，本发明提供其它半导体装置的制造方法，其具有，在主面上具有用于形成电路元件的第一区域、和在所述第一区域周边与所述第一区域以一定间隔分开配置的多个第二区域的半导体衬底的上面形成外延层的工序；在所述第一区域的所述外延层上形成电路元件的工序；在所述外延层的所述第二区域形成从表面到达所述半导体衬底的通孔，并在该通孔中形成由金属构成的贯通电极的工序；通过进行蚀刻，在所述外延层的至少形成预定的切割槽的区域形成阶梯部分的工序；在所述外延层表面形成用于将所述电路元件的电极和所述贯通电极电连接的连接装置的工序；在所述外延层表面形成一体地支承所述第一区域及第二区域的树脂层，提高与所述阶梯部分的密封性的工序；从背面研削所述半导体衬底，将其减薄，从所述第二区域的背面露出所述贯通电极的工序；以所述贯通电极为基准，在所述第一区域和所述第二区域的分界的所述半导体衬底上形成从所述半导体衬底背面到达所述树脂层的切割槽，将所述第一区域的所述半导体衬底和所述第二区域的所述半导体衬底电分离，形成由所述第二区域的所述半导体衬底构成的外部连接用电极的工序。
另外，在本发明的其它半导体装置的制造方法中，所述贯通电极通过镀铜处理而形成在所述通孔内。
在本发明的其它半导体装置的制造方法中，所述阶梯部分分别包围所述半导体衬底的所述第一区域和所述第二区域而形成。
根据本发明的半导体装置，由于通过在与切割槽邻接的半导体衬底的第一区域及第二区域设置阶梯部分，将半导体衬底的第一区域及第二区域的表面露出，使其与树脂层抵接，因此，树脂层的粘接强度提高，且密封性变好。
另外，在阶梯部分，半导体衬底的第一区域及第二区域都形成台阶状的阶梯，且在切割槽的区域使树脂层形成得最厚。因此，可将树脂层和半导体衬底的第一区域及第二区域周边的衬底的粘接面积增大，且也可以使树脂层本身的强度最强。而且，在阶梯部分，由阶梯使电路元件从切割槽到贯通电极的距离起作用，故也可以提高吸湿性。
另外，由于由金属形成贯通电极，从而连接电阻值降低。
在本发明的半导体装置的制造方法中，由于可从半导体衬底的背面形成通孔，故形成于通孔内的贯通电极可在半导体衬底的背面露出。由此，由于可以以贯通电极为基准来确认切割槽得到的半导体衬底的第一区域和第二区域，故可容易地进行对位。
其结果是，切割槽可靠地形成在树脂层的密封性及强度高的阶梯部分，且可将第一区域和第二区域支承固定在同一平面上。
附图说明
图1是说明本发明实施例的半导体装置的剖面图；
图2是说明本发明实施例的半导体装置的制造方法的剖面图；
图3是说明本发明实施例的半导体装置的制造方法的剖面图；
图4是说明本发明实施例的半导体装置的制造方法的剖面图；
图5是说明本发明实施例的半导体装置的制造方法的剖面图；
图6是说明本发明实施例的半导体装置的制造方法的剖面图；
图7是说明本发明实施例的半导体装置的制造方法的剖面图；
图8是说明本发明实施例的半导体装置的制造方法的剖面图；
图9是说明本发明实施例的半导体装置的制造方法的平面图；
图10是说明本发明其它实施例的半导体装置的制造方法的剖面图；
图11是说明本发明其它实施例的半导体装置的制造方法的剖面图；
图12是说明本发明其它实施例的半导体装置的制造方法的剖面图；
图13是说明本发明其它实施例的半导体装置的制造方法的剖面图；
图14是说明本发明其它实施例的半导体装置的制造方法的剖面图；
图15是说明本发明其它实施例的半导体装置的制造方法的剖面图；
图16是说明本发明其它实施例的半导体装置的制造方法的剖面图；
图17是说明现有的半导体装置的结构的剖面图；
图18是说明现有的半导体装置的结构的平面图；
图19上说明现有的半导体装置的结构的剖面图。
附图标记
10  半导体衬底
11  外延层
12  第一区域
13、14  第二区域
27、28  贯通电极
30  切割槽
31  阶梯部分
32、33  金属细线
34  树脂层
35  通孔
36、37、38  外部连接用电极
具体实施方式
下面，参照附图说明用于实施本发明的最优形态。
图1是说明用于实施本发明的最优形态的半导体装置的剖面图。图2～图8是说明用于实施本发明的最优形态的半导体装置的制造方法的剖面图，图9是说明用于实施本发明的最优形态的半导体装置的电极的配置关系的平面图。
如图1所示，半导体衬底10中，使用N+型单晶硅衬底，利用外延生长技术在该衬底10上形成N-型外延层11。半导体衬底10中央的第一区域12构成形成功率MOS、晶体管等有源电路元件的有源元件形成区域，两侧的第二区域13、14构成连接电路元件的电极的外部连接用电极区域15、16。
电路元件在为晶体管的情况下，外延层11构成集电极区域，在外延层11表面由P型基极区域17、N+型发射极区域18、N+型护环区域19构成。电路元件的表面由氧化膜20覆盖，且经由各接触孔，通过喷溅铝而形成基电极21、发射电极22、护环23。
在第二区域13、14表面也同样形成与电路元件进行连接的连接用电极25、26，形成使第二区域13、14从表面到达背面的贯通电极27、28。该贯通电极27、28由铜等金属形成，在第二区域13、14的背面露出。因此，外部连接用电极实质上由第二区域13表面的连接用电极25、26和贯通电极27、28形成，由于其全部为金属制，故可降低取出电阻值。
切割槽30将第一区域12和第二区域13、14电分离且机械分离，切断形成半导体衬底10。
在本实施例中，对应该切割槽30设置阶梯部分31。阶梯部分31是将第一区域12的周围及第二区域周围的半导体衬底10的外延层11蚀刻，使其露出的部分，与切割槽邻接，设置阶梯部分31。另外，在第二区域13、14的外周也同样设置阶梯部分31。都是以将与树脂的粘接性提高为目的。
电路元件的电极，即基电极21及发射电极22通过金属细线32、33的接合而与外部连接用电极的连接用电极25、26连接。作为连接装置，除此之外，也可以使用预先形成有配线的玻璃环氧衬底、挠性衬底及硅衬底等。
半导体衬底10的表面由树脂层34一体地覆盖，并将由切割槽30分离的半导体衬底10的第一区域12和第二区域13、14一体支承，使其保持同一平面。另外，树脂层34也保护金属细线32、33。
在本发明中，该树脂层34也有特征，在阶梯部分31与半导体衬底10的外延层11直接接触，使密封性提高。作为树脂层34聚酰亚胺树脂最适合，但也可以将其与硅类树脂及环氧树脂组合使用。
在本发明的结构中，由阶梯部分31、外延层11的表面、氧化膜20及各电极形成台阶状的阶梯，可增加与树脂层34的粘接面积，且可增加与树脂层34的密封性。特别是，形成切割槽30的部分可使树脂层34形成地最厚，且也十分能承受在形成切割槽30时施加的应力。由于阶梯处的通路相对从切割槽30进入的吸湿起作用，故也可以将吸湿性提高。另外，设于第二区域13、14外周的阶梯部分31也同样使吸湿性提高。
(本发明第一实施例的半导体装置的制造方法)
参照图2～图9说明本发明的半导体装置的制造方法。
如图2所示，在主面上具有用于形成电路元件的第一区域12、和在第一区域周边与第一区域12以一定间隔离开配置的多个区域13、14的半导体衬底10上面形成外延层11。
首先，如图2所示，利用外延层生长技术，在由N+型单晶硅构成的半导体衬底10上形成N-型外延层11。在半导体衬底10的局部区域，区分成形成功率MOSFET及晶体管等有源电路元件的第一区域12、和形成外部连接用电极的第二区域13、14。
其次，如图3所示，在第一区域12的外延层11上形成电路元件，且在第一区域12的外延层11表面形成在连接电路源极时使用的电极。
在半导体衬底10的N-型外延层11上形成由热氧化膜及CVD形成的Si氧化膜等绝缘膜20后，在该绝缘膜20的一部分形成开口，使N-型外延层11露出。在对该露出的区域N-型外延层11选择地注入硼(B)等P型杂质后，通过进行热扩散，在第一区域12的N-型外延层11上形成岛状的基极区域17。
在形成基极区域17后，在第一区域12上再次形成绝缘膜20。在基极区域17一部分的绝缘膜20上形成开口，使基极区域17的一部分露出，在对露出的基极区域17内选择地注入磷(P)、锑(Sb)等N型杂质时，通过进行热扩散，形成晶体管的发射极区域18。在本实施例中，在形成该发射极区域18的同时，形成包围基极区域17的环状的N+型护环区域19。
在半导体衬底10表面形成氧化硅膜或氮化硅膜等绝缘膜20，通过进行蚀刻，形成露出基极区域17表面的基极接触孔及露出发射极区域18表面的发射极接触孔。在本实施例中，由于形成有护环区域19，故同时也形成用于将护环19表面露出的护环接触孔。另外，该绝缘膜20也形成在作为外部连接用电极的第二区域13、14上，但在进行上述蚀刻的同时，形成将预定的贯通电极表面露出的外部连接用接触孔。
然后，在由基极接触孔、发射极接触孔、外部连接用接触孔、及护环接触孔露出的基极区域17、发射极区域18、预定的贯通电极27、28的形成区域、及护环区域19上选择地蒸镀铝等金属材料，选择形成发射电极22、连接用电极25、26、及护环23。
第一区域12及第二区域13、14可在半导体衬底10的任意区域形成，但在该实施例中，如图9所示，在衬底10的中央部分形成第一区域12，配置作为外部连接用电极的第二区域13、14，使其与上述区域12构成三角形状。
经过以上的工序，如图3所示，形成搭载有NPN型晶体管的半导体衬底10。另外，这些电极形成工序也可以在之后的工序后进行。
如图4所示，通过进行蚀刻，在外延层11的至少形成预定的切割槽30的区域形成阶梯部分31。
在本工序中，将位于第一区域12和第二区域13、14的分界的区域的外延层11上的绝缘膜20除去，蚀刻外延层11表面，形成阶梯部分31。此时，在第二区域13、14的周边部分的外延层11上也同时形成阶梯部分31。通过形成阶梯部分31，第一区域12的周围和第二区域13、14的周围从绝缘膜20露出，进而，由外延层11表面、氧化膜20及各电极形成台阶状的阶梯，然后，可使和以后形成的树脂层34的粘接面积增加，可将和树脂层34的粘接面积增大。
如图5及图6所示，从背面研削半导体衬底10，将其减薄，在第二区域13、14上形成从背面到达表面的通孔35，并在该通孔35内形成由金属构成的贯通电极27、28。
由石蜡等将半导体衬底10的表面粘贴在晶片支座上，从半导体衬底10的背面进行背面研磨，削去半导体衬底10的不需要的部分，使其从约400μm薄到100μm程度。然后，将其移送到蚀刻装置，在第二区域13、14上形成通孔35。
以抗蚀剂为掩模，通过从背面干式蚀刻半导体衬底10，形成粗细为70μm程度，长度为100μm程度的通孔35。作为干式蚀刻中使用的蚀刻气体，使用至少含有SF7、O2、或C4F8的气体。通孔35从面形成到连接用电极25、26，由连接用电极25、26进行终点检测。通孔35的具体线状既可以为圆筒状，也可以为角柱状。另外，通孔35的形成也可以使用湿式蚀刻及激光进行。
其次，形成贯通电极25、26，使其覆盖通孔35的内部及半导体衬底10的背面。贯通电极25、26的形成可通过镀敷处理及喷溅进行。
在通过镀敷处理形成贯通电极27、28时，首先，在通孔35的内壁及半导体衬底10的背面整个区域形成由厚度数百nm程度的Cu构成的籽晶层(未图示)。其次，通过进行将该籽晶层作为电极使用的电解镀敷，在通孔35的内壁及半导体衬底10的背面形成由厚度数μm程度的Cu构成的贯通电极27、28。由此，形成经由通孔35与连接用电极25、26电连接的贯通电极27、28。
在此，通孔35的内部由通过镀敷处理形成的Cu完全埋入，但该埋入也可以不完全。即，也可以在通孔35内部设置空洞。
进而，如图7所示，在其主面上形成用于将电极和外部连接用电极电连接的连接装置，形成在外延层11的表面一体地支承第一区域12及第二区域13、14的树脂层34，提高与阶梯部分31的密封性。
形成有贯通电极27、28的半导体衬底10从支座取下，将半导体衬底10的表面露出，再粘贴在支座上。然后，通过将与基电极21及发射电极22对应的连接用电极25、26与金属细线32、33接合，形成连接装置。另外，也可以代替金属细线32、33采用在玻璃环氧树脂衬底、陶瓷衬底、绝缘处理了的金属衬底、苯酚衬底、硅衬底等衬底上形成有配线的配线衬底。在此，由于形成有阶梯部分31，故可防止金属细线32、33垂下，与第一区域12或第二区域13、14的角部接触的情况。
如上所述，该树脂层34是如下形成的，将晶体管的基电极17、发射电极18和连接用电极25、26连接的连接装置与衬底10绝缘，同时，在将第一区域12及第二区域13、14机械分离时，将第一区域12及第二区域13、14一体地支承。作为树脂层34，只要具有粘接性和绝缘性即可，例如，聚酰胺类树脂最好。
在衬底10表面，由例如旋涂2μ～50μ膜厚的聚酰胺树脂，在规定时间烧结后，研磨处理其表面，形成平坦化的树脂层34。
如图8所示，从半导体衬底10的背面，以贯通电极27、28为基准，在第一区域12和第二区域13、14的分界的半导体衬底10上形成到达树脂层34的切割槽30，将第一区域12的半导体衬底10和第二区域13、14的半导体衬底10机械分离，形成由第二区域13、14的半导体衬底10构成的外部连接用电极。
形成切割槽30，使其从半导体衬底10的背面侧到达树脂层34，其利用使用切割装置的机械方法形成。
使用切割装置形成切割槽30的理由是，与蚀刻不同，可以在短时间实现，或可高精度地控制切割的宽度及深度，或使用已有设备，不必重新购买设备。切割宽度根据切割刃的宽度设定，切割深度由于切割装置厂方而不同，但在现有技术中，约有2μ～5μ程度的精度误差，不必切断连接装置32、33，也可以可靠地将第一区域12和第二区域13、14电分离且机械分离。
在本工序中，在进行切割时，由于贯通电极27、28在第二区域13、14的背面露出，故以该贯通电极27、28为标记进行切割的设定。其结果是，切割槽30可在树脂层34的密封性最高的部分进行切割，树脂层34得到的一体支承也满足好的结果。
在该工序中，如图9所示，进行将具有形成于衬底10上的电路元件的第一区域12、和在大致中央埋入有外部连接用电极的贯通电极27、28的第二区域13、14机械且电分离的区域(点划线区域)。该工序中的切割宽度为确保分离后邻接的第一区域12、及第二区域13、14的绝缘性，例如在约0.1mm的宽度下进行。另外，如上所述，切割的深度为可靠地将第一区域12、第二区域13、14电分离，而进入树脂层34内约2μ～5μm程度。第一区域12形成0.5mm×0.5mm，第二区域13、14被设定为0.3mm×0.2mm。
最后，通过将由形成于衬底10上的第一区域12、第二区域13、14构成的晶体管单元X各个分离，完成半导体装置。
这样的分离工序中，如图9所示，由切割装置的切割刃将晶体管单元X的外周部分(斜线区域)切断，各个分离。另外，也可以进行蚀刻分离，但在切割刃上粘贴半导体晶片，对切割槽和晶体管单元进行分离是有效的。
根据本发明，在半导体衬底10的第一区域12背面设有接触电极用外部连接用电极36，在半导体衬底10的第二区域13、14背面设有基电极用外部连接用电极37、发射电极用的外部连接用电极38(参照图8)。各外部连接用电极36、37、38在切割槽30及周边进行倒角蚀刻，镀敷形成焊接优良的金属，各外部连接用电极36、37、38为防止焊接时的短路而配置成三角状，但也可以为直线状。由图9可知，三角状中，无用浪费的部分有三个区域，但若配置成直线状，就可以消除。
(本发明第二实施例的半导体装置的制造方法)
参照图10～图16说明本发明其它半导体装置的制造方法。
首先，如图10所示，在其主面上具有用于形成电路元件的第一区域12、和在第一区域12周边与第一区域12以预定间隔分开配置的多个第二区域13、14的半导体装置10上面形成外延层11。
首先，如图10所示，利用外延生长技术，在由N+型单晶硅构成的半导体衬底10上形成N-型外延层11。在半导体衬底10的一部分区域，区分成形成功率MOSFET及晶体管等有源电路元件的第一区域12、和形成外部连接用电极的第二区域13、14。
其次，如图11所示，在第一区域12的外延层11上形成电路元件，在第一区域12的外延层11的表面上形成用于电路元件的连接时使用的电极。
在半导体衬底10的N-型外延层11上形成热氧化膜及由CVD形成的氧化硅膜等绝缘膜20后，在该绝缘膜20的局部形成开口，露出N-型外延层11。在对该露出的区域的N-型外延层11选择地注入硼(B)等P型杂质后，通过进行热扩散，在第一区域12的N-型外延层11上形成岛状的基极区域17。
在形成基极区域17后，在第一区域12上再次形成绝缘膜20。在基极区域17的一部分的绝缘膜20上形成开口，将基极区域17的一部分露出，在露出的基极区域17内选择地注入磷(P)、锑(Sb)等N型杂质后，通过进行热扩散，形成晶体管的发射极区域18。在本实施例中，在形成该发射极区域18的同时，形成包围基极区域17的环状的N+型护环区域19。
在半导体衬底10的表面形成氧化硅膜及氮化硅膜等绝缘膜20。
另外，如图12所示，在半导体衬底10的第二区域13、14形成从表面到达半导体衬底10的通孔35，在通孔35内形成由金属构成的贯通电极27、28。
在本工序中，以抗蚀剂为掩模，通过从表面干式蚀刻外延层11，形成粗细为70μm程度，长度80μm程度的通孔35。作为干式蚀刻使用的蚀刻气体，使用至少含有SF7、O2、或C4F8的气体。通孔35从表面到达半导体衬底10。通孔35的具体的形状既可以为圆筒状，也可以为角柱状。另外，通孔35的形成也可以使用湿式蚀刻及激光进行。
其次，在通孔35的内部形成贯通电极27、28。贯通电极27、28的形成可通过镀敷处理及喷溅进行。
在通过镀敷处理形成贯通电极27、28时，首先，在通孔35的内壁及外延层11的氧化膜20的表面的整个区域形成由厚度数百nm程度的Cu构成的籽晶层(未图示)。其次，通过进行将该籽晶层作为电极使用的电解镀敷，在通孔35内壁形成由Cu构成的贯通电极27、28。
在此，通孔35的内部由通过镀敷处理形成的Cu完全埋入，但该埋入也可以不完全。即，也可以在通孔35的内部设置空洞。
然后，进行电路元件的电极形成。将氧化膜20上的Cu除去，由蚀刻形成将基极区域17的表面露出的基极接触孔及将发射极区域18表面露出的发射极接触孔。在本实施例中，由于形成有扩环区域19，故同时也形成用于使护环区域19表面露出的护环接触孔。
然后，在由基极接触孔、发射极接触孔、外部连接用接触孔及护环接触孔露出的基极区域17、发射极区域18、贯通电极27、28及护环区域19上选择地蒸镀或喷溅铝等金属材料，选择地形成基电极21、发射电极22、连接用电极25、26及护环23。也可以在贯通电极27、28和连接用电极25、26之间设置Ti的势垒金属或下层为Ti上层为TiN的势垒金属。
如图13所示，通过进行蚀刻，在外延层11的至少形成预定的切割槽30的区域形成阶梯部分31。
在本工序中，将处于第一区域12和第二区域13、14的分界的区域的外延层11上的绝缘膜20除去，蚀刻外延层11表面，形成阶梯部分31。此时，同时在第二区域13、14的周边部分的外延层11上也可形成阶梯部分31。通过形成阶梯部分31，使第一区域12的周围和第二区域13、14的周围从绝缘膜20露出，进而由阶梯部分31、外延层11表面、氧化膜20及各电极形成台阶状的阶梯，可增加与树脂层34的粘接面积，可扩大与树脂层34的粘接面积。
如图14所示，在其主面上形成用于将电极和外部连接用电极电连接的连接装置，形成在外延层11表面一体支承第一区域12及第二区域13、14的树脂层34，提高与阶梯部分31的密封性。
通过将与基电极21及发射电极22对应的连接用电极25、26与金属细线32、33接合，形成连接装置。另外，也可以代替金属细线32、33使用在玻璃环氧树脂衬底、陶瓷衬底、绝缘处理了的金属衬底、苯酚衬底、硅衬底等衬底上形成有配线的配线衬底。
如上所述，该树脂层34是如下形成的，将晶体管的基电极17、发射电极18和连接用电极25、26连接的连接装置与衬底10绝缘，同时，在将第一区域12及第二区域13、14机械分离时，将第一区域12及第二区域13、14一体地支承。作为树脂层34，只要具有粘接性和绝缘性即可，例如，聚酰胺类树脂最好。
在衬底10表面，由例如旋涂2μ～50μ膜厚的聚酰胺树脂，在规定时间烧结后，研磨处理其表面，形成平坦化的树脂层34。在此，该金属细线的连接与上述实施例不同，由于可在晶片厚度厚的状态下使用至此，故晶片本身有强度，相对接合等外力，可抑制对晶片的裂纹等。
如图15所示，从背面进行研削，使半导体衬底10减薄，从第二区域13、14的背面露出贯通电极27、28。
由石蜡等将半导体衬底10的表面粘贴在支座上，由半导体衬底10的背面进行背面蚀刻，削去半导体衬底10的不需要的部分，使其从约400μm薄至100μm程度。此时，由于贯通电极27、28从半导体衬底10的背面露出，故贯通电极27、28构成之后的工序的切割槽形成时的对位的基准。另外，由于贯通电极27、28从外延层11表面到达半导体衬底10的背面，故可大幅降低电极的取出电阻。在此，由背面研磨进行实施，但也可以之后进行若干蚀刻处理，得到失真及损伤。另外，也可以在CMP中实施。进而，也可以在等离子蚀刻及湿式蚀刻时实施。
如图16所示，以贯通电极27、28为基准，在第一区域12和第二区域13、14的分界的半导体衬底10上，形成从半导体衬底10的背面到达树脂层34的切割槽30，将第一区域12的半导体衬底10和第二区域13、14的半导体衬底10电分离，形成由第二区域13、14的半导体衬底10构成的外部连接用电极。
形成切割槽30，使其从半导体衬底10的背面侧到达树脂层34，其由使用切割装置的机械方法形成。
使用切割装置形成切割槽30的理由是，可高精度地控制切割的宽度及深度，或使用已有设备，不必重新购买设备。切割宽度根据切割刃的宽度设定，切割深度由于切割装置厂方而不同，但在现有技术中，约有2μ～5μ程度的精度误差，不必切断配线装置，也可以可靠地将第一区域12和第二区域13、14电分离且机械分离。
在本工序中，在进行切割时，由于贯通电极27、28在第二区域13、14的背面露出，故切割的设定以该贯通电极27、28为标记进行。因此，切割槽30可可靠地与阶梯部分31接触。其结果是，切割槽30可在树脂层34的密封性最高的部分进行切割，树脂层34得到的一体支承也满足好的结果。
在该工序中进行的切割，如图9所示，进行将具有形成于衬底10上的电路元件的第一区域12、和在大致中央埋入有外部连接用电极的贯通电极27、28的第二区域13、14机械且电分离的区域(点划线区域)。该工序中的切割宽度为确保分离后邻接的第一区域12、及第二区域13、14的绝缘性，例如在约0.1mm的宽度下进行。另外，如上所述，切割的深度为可靠地将第一区域12、第二区域13、14电分离，而进入树脂层34内约2μ～5μ程度。第一区域12形成0.5mm×0.5mm，第二区域13、14被设定为0.3mm×0.2mm。
最后，通过将由形成于衬底10上的第一区域12、第二区域13、14构成的晶体管单元X各个分离，完成半导体装置。
这样的分离工序中，如图9所示，由切割装置的切割刃将晶体管单元X的外周部分(斜线区域)切断，各个分离。另外，也可以进行蚀刻分离，但在切割刃上粘贴半导体晶片，对切割槽和晶体管单元进行分离是有效的。
根据本发明，在半导体衬底10的第一区域12背面设有接触电极用外部连接用电极36，在半导体衬底10的第二区域13、14背面设有基电极用外部连接用电极37、发射电极用的外部连接用电极38(参照图16)。各外部连接用电极36、37、38在切割槽30及周边进行倒角蚀刻，镀敷形成焊接优良的金属，各外部连接用电极36、37、38为防止焊接时的短路而配置成三角状，但也可以为直线状。

Claims (9)

1、一种半导体装置，其特征在于，具有：半导体衬底，其具有第一区域及第二区域；电路元件及多个电极，其设于所述第一区域，该多个电极与所述电路元件连接；外部连接用电极，其具有被埋入所述第二区域的金属贯通电极；切割槽，其将所述第一区域和第二区域的所述半导体衬底分离；连接装置，其用于将所述电极和所述外部连接用电极电连接；阶梯部分，其设于与所述切割槽邻接的所述半导体衬底的所述第一区域及第二区域表面，露出所述半导体衬底；树脂层，其包括所述阶梯部分且在所述半导体衬底的所述第一区域及第二区域表面一体地支承所述半导体衬底。
2、如权利要求1所述的半导体装置，其特征在于，所述贯通电极到达所述第二区域的背面。
3、如权利要求1所述的半导体装置，其特征在于，所述树脂层由聚酰亚胺树脂形成，从上述阶梯部分到所述电极或所述外部连接用电极形成台阶状，提高所述聚酰亚胺树脂的粘接性。
4、一种半导体装置的制造方法，其具有，在主面上具有用于形成电路元件的第一区域、和在所述第一区域周边与所述第一区域以一定间隔分开配置的多个第二区域的半导体衬底的上面形成外延层的工序；在所述第一区域的所述外延层上形成电路元件的工序；在所述外延层的至少形成预定的切割槽的区域形成阶梯部分的工序；从背面加工所述半导体衬底，将其减薄，在所述第二区域上形成从背面到达表面的通孔，并在该通孔中形成由金属构成的贯通电极的工序；在所述半导体衬底的主面上形成用于将所述电路元件的电极和所述贯通电极电连接的连接装置的工序；在所述外延层表面形成一体地支承所述第一区域及第二区域的树脂层，提高与所述阶梯部分的密封性的工序；以所述贯通电极为基准，在所述第一区域和所述第二区域的分界的所述半导体衬底上形成从所述半导体衬底背面到达所述树脂层的切割槽，将所述第一区域的所述半导体衬底和所述第二区域的所述半导体衬底电分离，形成由所述第二区域的所述半导体衬底构成的外部连接用电极的工序。
5、如权利要求4所述的半导体装置的制造方法，其特征在于，所述贯通电极通过进行镀铜处理而形成在所述通孔内。
6、如权利要求4所述的半导体装置的制造方法，其特征在于，
所述阶梯部分分别包围所述半导体衬底的所述第一区域和所述第二区域而形成。
7、一种半导体装置的制造方法，其具有，在主面上具有用于形成电路元件的第一区域、和在所述第一区域周边与所述第一区域以一定间隔分开配置的多个第二区域的半导体衬底的上面形成外延层的工序；在所述第一区域的所述外延层上形成电路元件的工序；在所述外延层的所述第二区域形成从表面到达所述半导体衬底的通孔，并在该通孔中形成由金属构成的贯通电极的工序；在所述外延层的至少形成预定的切割槽的区域形成阶梯部分的工序；在所述外延层表面形成用于将所述电路元件的电极和所述贯通电极电连接的连接装置的工序；在所述外延层表面形成一体地支承所述第一区域及第二区域的树脂层，提高与所述阶梯部分的密封性的工序；从背面研削所述半导体衬底，将其减薄，从所述第二区域的背面露出所述贯通电极的工序；以所述贯通电极为基准，在所述第一区域和所述第二区域的分界的所述半导体衬底上形成从所述半导体衬底背面到达所述树脂层的切割槽，将所述第一区域的所述半导体衬底和所述第二区域的所述半导体衬底电分离，形成由所述第二区域的所述半导体衬底构成的外部连接用电极的工序。
8、如权利要求7所述的半导体装置的制造方法，其特征在于，所述贯通电极通过镀铜处理而形成在所述通孔内。
9、如权利要求7所述的半导体装置的制造方法，其特征在于，所述阶梯部分分别包围所述半导体衬底的所述第一区域和所述第二区域而形成。
CNB2006100092564A 2005-03-29 2006-02-15 半导体装置及其制造方法 Expired - Fee Related CN100440495C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP093695/05 2005-03-29
JP2005093695A JP2006278610A (ja) 2005-03-29 2005-03-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1841717A CN1841717A (zh) 2006-10-04
CN100440495C true CN100440495C (zh) 2008-12-03

Family

ID=37030650

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100092564A Expired - Fee Related CN100440495C (zh) 2005-03-29 2006-02-15 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20060220214A1 (zh)
JP (1) JP2006278610A (zh)
KR (1) KR100738149B1 (zh)
CN (1) CN100440495C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150176A (ja) * 2005-11-30 2007-06-14 Sharp Corp 半導体装置及びその製造方法
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
US7474005B2 (en) * 2006-05-31 2009-01-06 Alcatel-Lucent Usa Inc. Microelectronic element chips
JP5228361B2 (ja) * 2007-04-13 2013-07-03 株式会社デンソー 半導体装置の実装構造
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100914051B1 (ko) 2008-01-30 2009-08-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 세라믹 기판
KR101123804B1 (ko) * 2009-11-20 2012-03-12 주식회사 하이닉스반도체 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP5646948B2 (ja) * 2010-10-19 2014-12-24 ローム株式会社 半導体装置
KR20130013820A (ko) * 2011-07-29 2013-02-06 한국전자통신연구원 반도체 장치 및 그 제조 방법
JP2013084770A (ja) * 2011-10-11 2013-05-09 Disco Abrasive Syst Ltd ウェーハの研削方法
TW201430929A (zh) * 2012-11-16 2014-08-01 Electro Scient Ind Inc 用於處理一工件以及其所形成之物件之方法與裝置
KR102178826B1 (ko) * 2013-04-05 2020-11-13 삼성전자 주식회사 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법
JP6171841B2 (ja) * 2013-10-24 2017-08-02 トヨタ自動車株式会社 半導体装置
CN112189251B (zh) * 2018-05-28 2023-12-26 三菱电机株式会社 半导体装置的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012651A (ja) * 1996-06-26 1998-01-16 Sanyo Electric Co Ltd 半導体装置
JP2000243729A (ja) * 1999-02-24 2000-09-08 Texas Instr Japan Ltd 半導体装置の製造方法
EP1416529A1 (en) * 2002-10-30 2004-05-06 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
EP1505643A2 (en) * 2003-08-06 2005-02-09 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842699A (en) * 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
US5312765A (en) * 1991-06-28 1994-05-17 Hughes Aircraft Company Method of fabricating three dimensional gallium arsenide microelectronic device
US5767578A (en) * 1994-10-12 1998-06-16 Siliconix Incorporated Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JP3149352B2 (ja) * 1996-02-29 2001-03-26 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 基板の導体層の形成方法
DE19613561C2 (de) * 1996-04-04 2002-04-11 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
US6077757A (en) 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
JP2002026270A (ja) * 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
JP3788268B2 (ja) * 2001-05-14 2006-06-21 ソニー株式会社 半導体装置の製造方法
JP2003077946A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP4055405B2 (ja) 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US6884717B1 (en) * 2002-01-03 2005-04-26 The United States Of America As Represented By The Secretary Of The Air Force Stiffened backside fabrication for microwave radio frequency wafers
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP2006352617A (ja) * 2005-06-17 2006-12-28 Alps Electric Co Ltd 電子部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012651A (ja) * 1996-06-26 1998-01-16 Sanyo Electric Co Ltd 半導体装置
JP2000243729A (ja) * 1999-02-24 2000-09-08 Texas Instr Japan Ltd 半導体装置の製造方法
EP1416529A1 (en) * 2002-10-30 2004-05-06 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
EP1505643A2 (en) * 2003-08-06 2005-02-09 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN1841717A (zh) 2006-10-04
JP2006278610A (ja) 2006-10-12
KR100738149B1 (ko) 2007-07-10
US20060220214A1 (en) 2006-10-05
KR20060105451A (ko) 2006-10-11

Similar Documents

Publication Publication Date Title
CN100440495C (zh) 半导体装置及其制造方法
CN100392807C (zh) 半导体装置的制造方法
JP4815905B2 (ja) 半導体装置およびその製造方法
CN100334723C (zh) 半导体装置及其制造方法
US7646079B2 (en) Semiconductor device, method of manufacturing the same, circuit board, and method of manufacturing the same
US8609502B1 (en) Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
US8148738B2 (en) Semiconductor device having an element mounted on a substrate and an electrical component connected to the element
TWI459506B (zh) 形成半導體裝置的背部電極到頂邊接觸窗之結構及方法
CN108701652B (zh) 复合晶片，半导体器件，电子部件和制造半导体器件的方法
JP2006261643A (ja) 半導体デバイスおよびその製造方法
KR100272686B1 (ko) 반도체장치및그제조방법
CN105336718A (zh) 源极向下半导体器件及其制造方法
US6075279A (en) Semiconductor device
JPH10242383A (ja) 半導体装置
US6972469B2 (en) Lateral PIN diode and method for processing same
JP5609981B2 (ja) 半導体装置の製造方法
JP2007027654A (ja) 半導体装置
CN1890809A (zh) 带有增强内连接金属化部的引线接合的半导体元件
JP3717597B2 (ja) 半導体装置
JPH1032284A (ja) 半導体装置
JP2013134998A (ja) 半導体装置およびその製造方法
US20220262905A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JPH1167769A (ja) 半導体装置及びその製造方法
JP4318723B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20210215