CN100440538C - 半导体装置和半导体装置制造系统 - Google Patents

半导体装置和半导体装置制造系统 Download PDF

Info

Publication number
CN100440538C
CN100440538C CNB021605211A CN02160521A CN100440538C CN 100440538 C CN100440538 C CN 100440538C CN B021605211 A CNB021605211 A CN B021605211A CN 02160521 A CN02160521 A CN 02160521A CN 100440538 C CN100440538 C CN 100440538C
Authority
CN
China
Prior art keywords
film
laser
dielectric film
semiconductor film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021605211A
Other languages
English (en)
Other versions
CN1428873A (zh
Inventor
矶部敦生
大力浩二
柴田宽
小久保千穗
荒尾达也
早川昌彦
宫入秀和
下村明久
田中幸一郎
山崎舜平
秋叶麻衣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1428873A publication Critical patent/CN1428873A/zh
Application granted granted Critical
Publication of CN100440538C publication Critical patent/CN100440538C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0608—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams in the same heat affected zone [HAZ]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067—Dividing the beam into multiple beams, e.g. multifocusing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/10—Devices involving relative movement between laser beam and workpiece using a fixed support, i.e. involving moving the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/70—Auxiliary operations or equipment
    • B23K26/702—Auxiliary equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices

Abstract

具有沉陷和突起的绝缘膜形成于衬底上。半导体膜形成于绝缘膜上。这样，为了用激光晶化，应变集中的部分选择地形成于半导体膜中。更具体地，条形或矩形沉陷和突起提供在半导体膜中。然后，连续波激光沿着形成于半导体膜中的条形沉陷和突起或在矩形长轴或短轴的方向照射。

Description

半导体装置和半导体装置制造系统
发明背景
1.发明领域
本发明涉及包括具有晶体结构的半导体膜的半导体装置，并特别涉及包括生长在绝缘表面上的结晶半导体膜和诸如尤其是薄膜晶体管和/或双极晶体管的场效应晶体管的半导体装置。此外，本发明涉及半导体装置制造系统，用于用激光晶化半导体膜并用于在离子注入以后激活半导体膜。
2.相关技术说明
已知一种技术，通过激光处理晶化衬底，例如，玻璃上的非晶半导体膜。激光处理可以是用来重结晶半导体衬底或半导体膜上被破坏的层或非晶层的技术，可以是用来晶化绝缘表面上非晶半导体膜的技术，或可以是改善具有晶体结构的半导体膜(结晶半导体膜)的结晶性的技术。用于激光处理的激光振荡设备通常使用诸如准分子激光器的气体激光器或诸如YAG激光器的固体激光器。
使用激光束是因为与使用辐射加热或传导加热的热处理相比从照射的激光束吸收能量的区域可以选择性地加热。例如，使用准分子激光振荡装置振荡波长等于或小于400nm紫外光的激光处理选择性地局部加热半导体。然后，晶化和/或激活处理可以在半导体膜上实施，几乎不会由于热破坏玻璃衬底。
JP Laid-Open 62-104117(第92页)公开了一种激光处理，其中非晶半导体膜不用完全融化半导体膜而通过采取用激光(束斑直径x5000)快速扫描一秒或更长时间来晶化。USP No.4,330,363(图4)公开了一种激光处理，其中延伸的激光束照射到岛状半导体区域以基本上形成单个结晶区域。另外，JP Laid-Open-8-195357(第3-4页，图1-5)公开了一种方法，其中待照射的光束用诸如激光处理设备的光学系统线形地处理。
另外，例如，JP Laid-Open 2001-144027(第4页)公开了使用，例如Nd:YVO4激光器的固体激光振荡装置的晶化技术。根据该技术，使用从固体激光振荡装置投射的激光束的二次谐波，从而可以得到具有比传统尺寸大的晶粒尺寸，以便应用在薄膜晶体管中(下文中称作“TFT”)。
使用固体激光振荡装置的晶化技术中在薄膜晶体管(下文中称作“TFT”)的应用在A.Hara，F.Takeuchi，M.Takei，K.Yoshino，K.Suga和N.Sasaki的“Ultra-high Performance Poly-Si TFT on a Glass by a StableScanning CW Laser Lateral Crystallization”，AMLCD’01 Tech.Dig.，2001，pp.227-230中报导。根据文献所述结果，二极管激发的固体连续波激光器(YVO4)的二次谐波用来晶化要用于制造TFT的非晶硅膜。
传统上，TFT性能的改善也许已经要求有源层(这里是包括多个区的半导体膜和/或具有源或漏区的半导体膜)结晶性的改善。
在绝缘表面上形成单晶半导体已经尝试了很长时间。设计了一种称作图形外延(Graphoepitaxy)的技术作为比较有效的尝试。根据图形外延，在石英衬底的表面上形成阶变(grade changes)。然后，其上面形成非晶膜或多晶半导体膜。通过用激光束或加热器加热，以石英衬底上的阶变作为核形成外延生长层。该技术公开于例如，J.Vac.Sci.Technol.，“Grapho-epitaxy of silicon on fused silica using micropatterns andlaser crystallization”，16(6)，1979，pp.1640-1643中。
此外，M.W.Geis等在“CRYSTALLINE SILICON ON INSULATORS BYGRAPHOEPITAXY”Technical Digest of International Electron DevicesMeeting，1979，pp210中公开了称作图形外延的半导体膜晶化技术。该技术尝试通过在人造非晶衬底的表面上引起阶变来外延生长(epi-raising)半导体膜。在文献所公开的图形外延中，在绝缘膜表面上提供阶变，包括加热或照射激光的工艺在绝缘膜上的半导体膜上实施。这样，半导体膜的晶体就外延生长了。
然而，为了形成具有优良结晶性、极少缺陷和/或晶粒边界(grainboundary)并有均匀取向的半导体膜，传统上主要是半导体加热到比较高的温度融化，然后晶化。这称为带融化(band melting)法。
根据众所周知的图形外延技术，使用基本层(primary layer)中的阶变。这样，晶体沿着阶变生长。结果是，阶变不利地保留在所形成的单晶半导体膜的表面上。另外，单晶半导体膜不能用图形外延在具有较小畸变点的大块玻璃衬底上形成。
在所有这些情形中，由于晶化引起的半导体体积收缩、基底上的热应变、格子(grating)不匹配等等，无法形成具有极少缺陷的结晶半导体膜。另外，积累了畸变。这样，引起缺陷的区域被无法定位控制使其定位在元件形成区域以外的区域。因此，没有粘结的SOI(绝缘体上硅)，绝缘表面上的结晶半导体膜无法得到与单晶半导体上提供的MOS晶体管一样的质量。
发明简述
考虑到这些问题提出本发明。本发明的目的正是提供包括具有较高电流驱动能力的快速半导体元件的半导体装置以在具有极少畸变点的玻璃衬底上形成均匀结晶半导体膜，优选的，单晶半导体膜。
最近，在衬底上形成TFT的各种技术已经有重要的进展。这些技术已经应用于有源矩阵型半导体显示装置。尤其是，使用多晶半导体膜的TFT比具有传统非晶半导体膜的TFT有着更高的场效应迁移率。因而，快速运转是可能的。这样，原来用传统衬底之外配备的驱动电路进行的像素控制可以用上面还提供了像素的衬底上的驱动电路来进行。
顺便，玻璃衬底由于其成本比单晶硅更优选的用于半导体装置。玻璃衬底具有低耐热性，可能容易受热损坏。因而，当多晶硅TFT形成于衬底上时，激光退火可以用来晶化半导体膜。这样，可以非常有效地避免玻璃衬底的热损坏。
与用于辐射加热或传导加热的退火方法相比，激光退火可以明显地减少处理时间。此外，半导体或半导体膜被选择性地局部加热，这几乎不会由于热损坏衬底。
这里“激光退火”指重结晶半导体衬底上或半导体膜上被损坏的层的技术，或晶化衬底上半导体膜的技术。此外，这里“激光退火”包括要用于平整化或改善半导体膜或半导体衬底表面质量的技术。要应用的激光振荡装置可以是诸如准分子激光器的气体激光振荡装置，诸如YAG激光器的固体激光振荡装置。这些设备可以通过在上面照射激光加热半导体表面层几十纳秒到几十毫秒这样非常短的时间周期，从而表面层可以被晶化。
激光器可分为脉冲型和连续波型两类。脉冲型激光器输出比较高的能量。因而，批量产品的性能可以用几cm2或更大尺寸的激光束来改善。尤其是，激光束的形式可以用光学系统处理以得到10cm或更长的线形形状。然后，激光可以有效地照射到衬底上。结果是，批量产品的性能可以进一步改善。因此，脉冲型激光器用于半导体膜的晶化正在变成主流。
然而，最近，当连续波型激光器用于晶化半导体膜时，发现半导体膜中形成的晶体尺寸大于用脉冲型激光器得到的晶体尺寸。半导体膜中的晶粒尺寸越大，用半导体膜形成的TFT的迁移率越高。因而，连续振荡型激光器开始逐渐引起关注。
用激光退火，包括脉冲型和连续波型激光制造的结晶半导体膜一般而言通过将大量晶粒集中起来形成。晶粒的位置和尺寸是任意的。因而，结晶半导体膜很难形成确定晶粒尺寸和位置。结果是，通过将结晶半导体图形化为岛状所形成的有源层可能在晶粒之间有界面(晶粒边界)。
不像晶粒内部，晶粒边界由于非晶结构或有缺陷的晶体具有无数复合和/或俘获中心。当载流子被俘获中心捕获时，晶粒边界的电位增加，它是阻挡载流子的阻挡物。因而，载流子的电流传输性能下降。因此，尤其是当晶粒边界存在于沟道形成区时，TFT性能可能受到严重影响。TFT迁移率明显下降。由于电流在晶粒边界上流动，开电流减小，关电流增加。为得到同样性能制造的多TFT的性能可能依赖于有源层中晶粒边界的存在而不同。
激光照射到半导体膜上时，所得到的晶粒具有任意的位置和尺寸。原因如下：在通过激光的照射已经完全融化的液相半导体膜中产生固相核需要一定的时间周期。过一段时间，无数的晶核会在完全融化的区域中产生。然后，晶体从晶核生长。晶核在任意位置产生。因而，晶核不均匀排列。当晶粒之间碰上时晶体完成了生长。因而，任意尺寸的晶粒产生在任意位置上。
理想地，严重影响TFT性能的沟道形成区被除去从而能形成单晶晶粒。用激光退火形成没有晶粒边界的非晶硅膜几乎是不可能的。直到今天，无法得到具有作为有源层用激光退火晶化的结晶硅膜并具有与单晶硅衬底上制造的MOS性能相同的TFT。
考虑到这些问题提出了本发明。本发明的另一个目的是提供用激光晶化方法制造半导体装置的系统，其能防止TFT的沟道形成区中形成晶粒边界，并能防止由于晶粒边界而产生的TFT迁移率的明显增加、开电流的降低、以及/或关电流的增加。
为了解决这些问题，根据本发明，多绝缘膜堆叠在一起。另外，在具有通过在绝缘膜上化学雕刻图形形成的矩形或条形阶变的基本绝缘膜上，形成非晶半导体膜或结晶半导体膜。然后，激光束照射在上面晶化。然后，留下至少基本绝缘膜的沉陷底部部分中的结晶半导体膜。然后，形成TFT使得沟道形成区可以在结晶半导体膜中提供。沟道形成区在矩形或条形阶变的沉陷底部部分中纵向延伸。
具有阶变的基本绝缘膜用氮化硅(silicon nitride)、氧化硅(siliconoxide)、氧氮化硅(silicon nitride oxide)或氮氧化硅(silicon oxidenitride)形成。阶变可以通过刻蚀膜形成或可以通过堆叠多层膜形成。本发明中，氧氮化硅包含密度不少于20原子％到不多于30原子％的氧，密度不少于20原子％到不多于30原子％的氮，和密度不少于10原子％到不多于20原子％的氢。氮氧化硅包含密度不少于55原子％到不多于65原子％的氧，密度不少于1原子％到不多于20原子％的氮和密度不少于0.1原子％到不多于10原子％的氢。
通过在整个衬底上形成包含氧化硅或氮氧化硅的第一绝缘膜并以矩形或条形图形形成包含氮化硅或氧氮化硅的第二绝缘膜来形成矩形或条形阶变。另外，第二绝缘膜，其是氮氧化硅膜，用氮化硅、氧化硅、氧氮化硅或氮氧化硅的矩形或条形图形形成于整个第一绝缘膜上。
起初，氮化硅膜有大的应变。因而，当结晶半导体膜在上面形成时，由于应变效应，畸变不需要地形成了。氧化硅膜有较小的内应变。因而，结晶半导体膜和界面能保持较好的接触。结果是，界面等级(interfacelevel)密度可以减少。氮氧化硅具有将氮化硅的杂质阻挡性能与氧化硅的性能结合的性能。这样，内应变可以被控制变得更小。因而，氮氧化硅膜适于做基本绝缘膜。
阶变根据衬底表面上TFT的排列形成，不一定要以矩形或周期型图形。根据本发明，基本绝缘膜中的每个阶变通过局部集中来自晶化引起的体积收缩中的应变有效地起作用，从而应变畸变不会在半导体元件的有源层上，尤其是沟道形成区中形成。
在晶化非晶半导体膜的工艺中，由于原子的重新排列和/或所含氢的分离发生体积收缩。百分比依赖于制造非晶半导体膜的条件，但是可以认为是大约0.1％-1％。，结果是，在结晶半导体膜中产生张应变。大小可以是大约1×1010dyn/cm2。这在，例如含氢的非晶硅膜中是明显的。因而，当结晶半导体膜重结晶时，可以发生同样的现象。由于晶化产生的应变集中在阶变上，可以作为内应变储存起来。另外，应变可以引起裂纹。
储存畸变的部分可以被部分地应用。沟道形成区分别提供在具有多矩形或条形阶变的基本绝缘膜上沉陷底面中的结晶半导体膜中。每个沟道形成区可以在条形阶变的纵向方向上延伸，并可以连接到结晶半导体膜。源区或漏区可以形成在连续形成的结晶半导体膜中。用这种形式，形成多沟道TFT，在一个TFT中具有多个沟道形成区。
另外，平行放置的多矩形半导体区串联连接。结晶半导体膜用两个末端相连的一对半导体区整体地形成。在多矩形半导体区中，沟道形成区形成有横穿过绝缘膜的电极。晶体在沟道长度方向延伸。
为了用形成于基本绝缘膜上的阶变晶化，要成线性会聚的激光束用连续波型激光振荡装置照射。激光束理想地具有能量密度分布，其中强度分布在纵向上是均匀的。横向上的分布可以是任意的，例如，可以有高斯分布。激光处理通过在横穿要成直线会聚的连续波激光束纵向方向的方向上扫描实施。这里，如果激光束在纵向上具有均匀强度方向。可以实现与扫描方向平行延伸的晶体生长。换言之，当能量密度分布在纵向上不均匀时，可能产生温度梯度。然后，形成晶体，具有晶粒边界依据其延伸。
连续波激光束的光源是矩形光束固体振荡装置。典型地，可以用片状(slab)激光振荡装置。
考虑到光吸收效率，半导体膜通过激光束的照射基本上选择地被加热。被激光束的照射融化的半导体在它被设置时晶化。由于基本绝缘膜中的阶变产生不同的热容。第一绝缘膜和第二绝缘膜重叠的侧末端部分最快冷却下来。晶体可以从侧末端部分生长。
具有沟道形成区的矩形半导体区中的晶体在平行于沟道长度方向的方向延伸。晶体取向是均匀的。
换言之，形成TFT沟道形成区的区域可以在基本绝缘膜的突起顶部部分(projection top portion)上形成。这样，可以选择地使用好的晶体。另外，畸变在阶变部分中最集中的区域可以从沟道形成区中除去。
这种结构中，多矩形半导体区在一对源和漏区之间平行放置。结果是，可以形成一个晶体管。因而元件之间的性能分布可以被抑制。通过只用高质量的晶体，可以提高场效应迁移率。
这里“非晶半导体膜”不仅指狭义上具有完全非晶结构的膜，还指包含细晶粒、所谓微晶半导体膜的半导体膜或者局部具有晶体结构的半导体膜。典型地，用非晶硅膜。另外，也可以用锗硅膜或非晶碳化硅膜。
发明人发现用激光的照射晶化半导体膜时，半导体膜中产生的应变的方向与晶粒边界的位置和取向密切相关。图1A示出在垂直于激光扫描方向的方向上TEM的截面图(section image)。该情形中，连续振荡激光以5cm/s的扫描速度照射到200nm厚度的非晶半导体膜上。图1A中，在垂直于扫描方向的方向上晶粒边界10a、10b和10c的宽度是随机的。
图1B示意地示出图1A所示TEM的截面图。如图1B所示，半导体膜102在晶粒边界10a和晶粒边界10b之间以及晶粒边界10b和晶粒边界10c之间有突起。发明人认为，如箭头所示，应变在平行于衬底的方向从晶粒边界附近向晶粒中心施加。
这样，发明人估计形成晶粒边界的位置可以通过有意地在半导体膜中形成大量施加应变的部分来选择地确定。这样，根据本发明，具有沉陷和突起的绝缘膜形成于衬底上。然后，半导体膜形成于绝缘膜上。这样，激光晶化过程中在上面大量施加应变的部分选择地形成于半导体膜中。更具体地，条形(或条状)或矩形沉陷和突起提供在半导体膜中。连续波激光沿着形成于半导体膜中的条形沉陷和突起或在矩形的长轴或短轴照射。该情形中，最优选的使用连续波激光。但是，可以用脉冲激光。在垂直于激光扫描方向的方向中的沉陷截面可以是矩形、三角形或梯形。
在用激光照射晶化的过程中，应变集中在半导体膜中沉陷边缘附近或突起边缘附近。结果是，形成晶粒边界。在半导体突起中心附近或沉陷中心附近产生比沉陷边缘附近或突起边缘附近小的应变。这样，晶粒边界就更难形成。即使形成了晶粒边界，晶粒也很大。因而能得到良好的结晶性。
根据本发明，用激光晶化之后，半导体膜中沉陷边缘附近或突起边缘附近的部分通过图形化被除去。然后，沉陷中心附近具有良好结晶性的部分可以作为TFT的有源层有效地使用。结果是，可以防止在TFT的沟道形成区中形成晶粒边界。这样，可以防止由于晶粒边界引起的TFT的迁移率明显增加、开电流降低、和/或关电流增加。要通过图形化除去的沉陷边缘附近的区域可以由设计者来决定。
通常，激光的激光束边缘附近的能量密度低于中心附近的能量密度。因而，半导体膜的结晶性可能降低。因而，扫描激光时，必须防止以后要成为TFT的沟道形成区，更优选的，半导体膜的沉陷的部分和轨迹(trace)的边缘互相重叠。
因此，在本发明的制造系统中，在设计时得到的从衬底上面看到半导体膜或绝缘膜形式数据(图形信息)保存在存储装置中。激光的扫描路径基于图形信息和垂直于激光的激光束扫描方向的方向上的宽度确定。这样，至少要成为TFT的沟道形成区的一部分可不与激光轨迹的边缘重叠。衬底可以参考标志定位。然后，激光按照确定的扫描路径照射到衬底上的半导体膜上。
用这种结构，激光可以扫描到至少所需要的部分，而不照射到整个衬底上。因而，可以节省将激光照射到不必要的部分的时间。结果是，激光照射的时间减少了。处理衬底的速度可以提高。可以防止由于激光照射到不必要的部分对衬底产生的损坏。
标志可以用激光直接刻蚀衬底形成。另外，当形成具有沉陷和突起的绝缘膜时，标志可以在绝缘膜的一部分同时形成。实际形成的绝缘膜或半导体膜的形式可以用诸如CCD的成像元件读取并作为数据保存在第一存储单元中。设计时得到的绝缘膜或半导体膜的图形信息可以保存在第二存储单元中。然后，通过比较保存在第一存储单元中的数据和保存在第二存储单元中的图形信息，就可以定位衬底了。
当读取半导体膜的形式时，半导体膜本身有一定的厚度。因此，半导体膜的形式不总是与绝缘膜的掩模相匹配。这样，进行与图形信息的比较就要考虑半导体膜的厚度。CCD不总是用来识别形式。例如，发自激光二极管的激光可以照射到绝缘膜或半导体膜上。然后，可以监视反射光来识别形式。
通过在绝缘膜的一部分形成标志和/或用绝缘膜的一种形式作为标志，可以消除标志的一个掩模。另外，与用激光将标志形成于衬底上的情形相比，标志可以形成在更精确的位置。因而，定位的精度可以改善。
激光的激光束的能量密度通常不完全是均匀的，其高度依赖于激光束内的位置。本发明中，具有均匀能量密度的激光必须照射到至少要成为沟道形成区的部分，更优选的，到沉陷的整个平面上。因而，在本发明中，要用的激光束需要有一种能量密度分布，其中，用激光扫描，具有均匀能量密度的区域与要成为沟道形成区的至少部分，更优选的，与沉陷的整个表面重叠。为了满足能量密度的需要，激光束理想地是矩形或线形。
此外，激光束中具有较低能量密度的部分可以用狭缝阻挡。通过使用狭缝，具有更均匀能量密度的激光可以照射到沉陷的整个的平面上。因而，可以实现均匀晶化。狭缝可用来根据绝缘膜或半导体膜的图形信息部分地改变激光束的宽度。这样，可以减少TFT的沟道形成区以及更进一步有源层的布局上的约束。“激光束的宽度”指激光束在垂直于扫描方向的方向上的长度。
通过组合从多个激光振荡装置振荡的激光得到的一个激光束可于激光晶化。用这种结构，在每束激光中具有较低能量密度的部分可以受到补偿。
半导体膜形成之后，半导体膜可以通过向其照射激光来晶化，从而防止半导体膜暴露于空气中(即，在诸如稀有气体、氮、和氧的气氛中或在减压的气氛中。)用这种结构，可以防止，例如，净化间中诸如包含在用来改善空气清洁度的过滤器中的硼这样的分子水平的杂质材料在激光晶化的过程中侵入到半导体膜中。
在文献J.Vac.Sci.Technol.，“Grapho-epitaxy of silicon on fusedsilica using surface micropatterns and lasercrystallization”，16(6)，1979，pp1640-1643，或在文献，M.W.Geis等“CRYSTALLINE SILICON ON INSULATORS BY GRAPHOEPITAXY”TechnicalDigest of International Electron Devices Meeting，1979，pp210中公开的称作图形外延的半导体膜晶化技术中，外延生长需要至少大约700℃的温度。当试图在玻璃衬底上外延生长时，晶粒边界形成于绝缘膜中沉陷边缘附近的半导体膜中。根据本发明，布置了岛的掩模。然后，为了改善要成为岛的部分的结晶性，根据岛的布置设计边缘位置和绝缘膜沉陷的形式。更具体地，确定沉陷的形式、尺寸等等使得沉陷边缘和岛彼此不重叠。然后，使用根据岛的布置设计的绝缘膜，并形成半导体膜，其中晶粒边界有意地形成于边缘附近。然后，在边缘附近有许多晶粒边界的半导体膜的部分通过图形化被除去。然后，具有较好结晶性的部分用作岛。因此，本发明公开的技术与传统图形外延一致，因为半导体形成于具有阶变的绝缘膜上，并且用阶变晶化半导体膜。然而，传统图形外延不包括一个概念，即晶粒边界的位置用阶变控制以减少岛内晶粒边界的数目。因而，本发明完全不同于传统图形外延。
如上所述，根据本发明，遵循具有阶变的基本绝缘膜中的图形，结晶半导体膜留在突起的顶部。然后，留下的结晶半导体膜用作TFT的有源层。这样，可以选择地使用好的晶体。换言之，集中在阶变上的畸变区域可以从沟道形成区中除去。
在通过将连续波激光束照射到非晶半导体膜上晶化的过程中，来自晶化的畸变和/或应变可以集中在提供于基本绝缘膜中的阶变上。因而，可防止畸变和/或应变施加在要成为有源层的结晶半导体中。然后，可以形成TFT，其中沟道形成区可以提供在没有畸变和/或应变的结晶半导体膜中。结果是，电流驱动能力可以迅速改善，元件的可靠性可以得到改善。
另外，可以抑制TFT性能，更具体地，TFT的S值、迁移率和阈值的变化。
根据本发明，用激光晶化之后，半导体膜中沉陷边缘附近或突起边缘附近的部分通过图形化除去。然后，沉陷中心附近具有良好结晶性的部分可以有效地用作TFT的有源层。这样，可以防止由于晶粒边界引起的TFT迁移率的明显下降、开电流的降低、和/或关电流的增加。沉陷边缘附近要图形化并要被除去的范围可以由设计者适当地确定。
激光并不扫描和照射到整个半导体膜上。但是，可以扫描激光来晶化至少最小所需的部分。用这种结构，可以节省将激光照射到要在半导体膜形成之后通过图形化除去的部分的时间。结果是，一个衬底所花的处理时间可以明显地减少。
重叠多激光束以互相补偿低能量密度的部分。这样，半导体膜的结晶性可以通过重叠多激光束而不是单独使用激光束得到有效地改善。
胜于在绝缘膜中形成沉陷和突起，沉陷和突起可以通过刻蚀提供在衬底本身中。这样，要形成于衬底上的半导体膜可以有沉陷和突起。结果是，引起应变集中的部分可以有意地形成。
附图简要说明
图1A和1B示出晶化的半导体膜的TEM截面图和示意截面图；
图2A-2D示出激光照射到半导体膜的状态；
图3A-3C示出通过图形化晶化的半导体膜形成的岛；
图4A和图4B示出用图3所示的岛形成的TFT的结构；
图5是根据本发明的制造系统的流程图；
图6示出激光照射设备；
图7示出激光照射设备；
图8A-8D示出具有突起和沉陷的绝缘膜是怎样制造的；
图9A-9C示出具有突起和沉陷的绝缘膜是怎样制造的；
图10A-10C示出通过图形化晶化的半导体膜形成的岛；
图11A和11B示出具有沉陷和突起的绝缘膜；
图12A-12D是用图11B所示的绝缘膜形成的TFT的俯视图和截面图；
图13A-13D示出根据本发明制造半导体装置的方法；
图14A-14C示出根据本发明制造半导体装置的方法；
图15A-15C示出根据本发明制造半导体装置的方法；
图16示出根据本发明制造半导体装置的方法；
图17A-17E示出晶化半导体膜的方法；
图18A-18D示出激光束的能量密度分布；
图19A-19B示出激光束的能量密度分布；
图20示出激光束的能量密度分布；
图21示出光学系统；
图22A-22C示出光学系统；
图23示出在叠加的激光束中心轴方向上能量密度的分布；
图24示出激光束中心之间距离和能量差别的关系；
图25示出激光束中心轴方向上输出能量的分布；
图26是透视图，用来说明根据本发明制造半导体装置的方法和半导体装置的结构；
图27是透视图，用来说明根据本发明制造半导体装置的方法和半导体装置的结构；
图28是透视图，用来说明根据本发明制造半导体装置的方法和半导体装置的结构；
图29是透视图，用来说明根据本发明制造半导体装置的方法和半导体装置的结构；
图30A-30C是垂直截面图，用来说明根据本发明的晶化的细节；
图31A和31B是示出要应用于本发明的激光照射设备的形式的布置图；
图32A-32F是垂直截面图，用来说明根据本发明制造半导体装置的方法；
图33是垂直截面图，用来说明根据本发明制造半导体装置的方法；
图34是俯视图，用来说明根据本发明晶化的细节；
图35是俯视图，用来说明根据本发明制造半导体装置的方法；
图36是俯视图，用来说明根据本发明制造半导体装置的方法；
图37是对应于图36所示的TFT俯视图的等价电路图；
图38A-38C是垂直截面图，用来说明根据本发明晶化的细节；
图39A-39C示出垂直截面图，用来说明根据本发明制造非晶半导体膜和基本绝缘膜的方法；
图40A-40C示出垂直截面图，用来说明根据本发明制造非晶半导体膜和基本绝缘膜的方法；
图41是显示面板的外观图；
图42是俯视图，用来说明显示面板像素部分的结构；
图43A-43G示出半导体装置的实例；
图44A-44D示出突起的实例；
图45A-45C示出S值频率分布；
图46A-46C示出阈值频率分布；
图47A-47C示出迁移率频率分布；
图48A-48C示出阈值频率分布；
图49A-49C示出迁移率频率分布；以及
图50A-50G示出根据本发明制造半导体装置的步骤。
优选实施方案的说明
本发明的实施方案将在下面参考附图给予说明。图26所示的透视图示出一实施方案，具有第一绝缘膜9102，其是衬底9101上的基本绝缘膜，和第二绝缘膜9103-9106，其以条状形式图形化。这里，示出第二绝缘膜形成的3个沉陷底部部分。然而，沉陷底部部分的数目不限于此。衬底可以是商用非碱玻璃衬底、石英衬底、蓝宝石衬底、其中单晶或多晶半导体衬底的表面用绝缘膜覆盖的衬底、以及其中金属衬底的表面用绝缘膜覆盖的衬底中的一个。
优选的，条状第二绝缘膜的宽度W2是1-10μm。优选的，相邻第二绝缘膜之间的间隔W1是0.5-10μm，厚度是0.05-0.5μm。阶变不必排列以规则的周期性图形。阶变可以根据诸如TFT的半导体元件任意排列。第二绝缘膜的长度L不受限制，只需要是例如，TFT的沟道形成区可以在其中形成的长度。
第一绝缘膜的材料可以是氧化硅或氮氧化硅。氧化硅可以通过混合四乙基原硅酸盐(Tetraethyl Ortho silicate，TEOS)和O2用等离子体CVD法形成。氧氮化硅包含密度不少于55原子％到不多于65原子％的氧，密度不少于1原子％到不多于20原子％的氮，和密度不少于0.1原子％到不多于10原子％的氢。包含7.13％二氟氢铵(ammonium bifluoride)(NH4HF2)和15.4％氟化铵(ammonium fluoride)(NH4F)并具有不低于6×1022/cm3到不高于9×1022/cm3的密度的混合溶液在20℃的刻蚀速率是110-130nm/min(500℃热处理1小时和550℃热处理4小时以后为90-100nm/min)。这里限定的刻蚀速率是当包含7.13％的NH4HF2和15.4％的NH4F的液体溶液作为刻蚀溶液时在20℃得到的值。氮氧化硅膜可以用SiH4或N2O和等离子体CVD法形成。
第二绝缘膜的材料可以是氮化硅或氧氮化硅。氧氮化硅含浓度不少于20原子％到不多于30原子％的氧，浓度不少于20原子％到不多于30原子％的氮，和浓度不少于10原子％到不多于20原子％的氢。另外，氮和氧的组分比为不低于0.6到不高于1.5。包含7.13％的二氟氢铵(NH4HF2)和15.4％的氟化铵(NH4F)并具有不低于8×1022/cm3到不高于2×1023/cm3浓度的混合溶液在20℃的刻蚀速率是60-70nm/min(500℃热处理1小时和550℃热处理4小时以后为40-50nm/min)。氮氧化硅膜可以用SiH4、NH3或N2O和等离子体CVD法形成。
形成于第二绝缘膜中的阶变侧壁的角度可以设在5-90度的范围。截面形式可以不仅仅是矩形沉陷和突起形式，还可以是锯齿沉陷和突起形式。
如图27所示，50-200nm厚度的非晶半导体膜9106覆盖基本绝缘膜的第二绝缘膜9103-9105和第一绝缘膜9102的阶变侧表面、沉陷底部部分和突起的顶部部分。非晶半导体膜用硅、硅和锗的合金或化合物或硅和碳的合金或化合物形成。它们中间，硅是最合适的材料。
然后，连续波激光束9107照射到非晶半导体膜9106用来晶化。要应用的激光束用光学系统通过成直线地会聚激光束形成。强度分布可以有纵向均匀区域和横向分布。要用作光源的激光振荡装置可以是矩形光束固体激光振荡装置，更优选的，可以是片状激光振荡装置。另外，激光振荡装置可以是使用掺杂了Nd、Tm或Ho的棒的固体激光振荡装置。尤其是，激光振荡装置可以是使用向诸如YAG、YVO4、YLF和YALO3的晶体中掺杂Nd、Tm或Ho得到的晶体的固体激光振荡装置和片状结构放大器的组合。如图27箭头所示，扫描在交叉于线形纵向的方向上进行。该情形中，最优选的扫描在平行于基本绝缘膜上条状图形的纵向方向的方向上进行。这里“线形”指横向长度与纵向长度之比是1-10或更多的状态。
片状材料可以是诸如ND:YAG、Nd:GGG(钆镓石榴石，gadoliniumgallium garnet)和Nd:GsGG(钆钪镓石榴石gadolinium scandium galliumgarnet)的晶体。片状激光通过在平板状激光介质中重复全反射在Z字型光路中传播。
考虑到非晶半导体膜的光吸收系数，连续波激光束的波长理想地是400-700nm。波长带中的光可以用波长转换元件提取基波的二次谐波和三次谐波得到。波长转换元件可以是ADP(ammonium dyhydrogenphosphate)、Ba2NaNb5O15(barium sodium niobate铌酸钡钠)、CdSe(cadmiumselenide硒化镉)、KDP(kalium dyhydrogen phosphate)、LiNbO3(铌酸锂)、Se、Te、LBO、BBO、或KB5。尤其是，优选的使用LBO。在典型的实例中，使用Nd:YVO4激光振荡装置(1064nm的基波)的二次谐波(532nm)。激光振荡模式是单模，其是TEM00模。
最合适的硅区域具有103-104cm-1吸收系数作为基本可见光范围。当，例如具有更高可见光透射率的玻璃衬底和30nm-200nm厚度硅的非晶半导体膜被晶化时，具有400-700nm波长的可见光范围的光照射到上面。然后，半导体区域被选择地加热。这样，可以在基本绝缘膜上实施晶化而不破坏。更具体地，具有532nm波长的光可以进入到非晶半导体膜大约100nm-1000nm。这样，光可以充分地进入到30nm-200nm厚度的非晶半导体膜9106的内部。换言之，半导体膜可以从内部加热。然后，在激光束照射的区域中几乎整个半导体膜可以均匀地加热。
图30A-30C是说明晶化的垂直截面图。如图30A所示，第一绝缘膜9102、第二绝缘膜9103-9106和非晶半导体膜9107形成于衬底9101上。然后，如图30B所示，激光束9107照射到上面以晶化。与第一绝缘膜9102接触的边界部分和第二绝缘膜9103-9106的侧壁可以被尽早冷却和硬化。晶化从这里开始，晶体向着突起顶部部分生长。第一绝缘膜和第二绝缘膜堆叠在突起顶部部分上。因而，热容大于其它区域，冷却速率低于其它区域。结果是，大晶粒可以生长。阶变在晶体生长方向被拉长。由于与形状有关的原因，大量地产生畸变，内应变积累。
这个情况在图30C中示意地示出。畸变积累在结晶半导体膜9103中的阶变9503中。有时，可能产生裂缝。另一方面，形成于沉陷底部部分9502中的晶体产生其中畸变减轻了的结晶半导体膜。形成于该沉陷底部部分之中的结晶半导体膜可以认为是单晶或基本上是单晶的区域。
晶化结束以后，用结晶半导体膜形成的有源层9109通过图28所示的刻蚀形成。沟道形成区9120-9122(示意的虚线包围的区域)提供在基本绝缘膜的沉陷底部部分上，即，在有源层9109的第二绝缘膜上。其中从突起顶部部分延伸的晶粒边界和/或畸变积累的阶变区域被除去，从而晶体不能在沟道形成区中产生。
图28所示的有源层9109中，平行排列的多矩形半导体区域用连接矩形半导体区域的一对半导体区域整体形成。有源层中多矩形半导体区域的每一个中，可以提供横穿过绝缘膜的电极。这样，可以在此形成沟道形成区。另外，该有源层中，平行排列的多矩形半导体区域按顺序连接。然后，在两个末端连接的一对半导体区域可以整体形成。然后，多矩形半导体区域在平行于沟道长度方向的方向上延伸。另外，晶体朝着沟道形成区中同样的方向。
作为另一个实施方案，如图29所示，结晶半导体膜9110-9112可以对应第二绝缘膜9103-9106形成。通过提供栅电极，沟道形成区9123-9125可以提供在TFT中。
图31A和31B示出激光处理设备结构的实例，其可用于晶化。图31A和31B分别是激光处理设备结构的正视图和垂直投影图。激光处理设备包括激光振荡装置9301、挡板9302、高转换镜(high conversion mirror)9303-9306、狭缝9307、柱状透镜9308和9309、固定基座9311、在X方向和Y方向移动固定基座9311的驱动单元9312和9313、控制驱动单元的控制单元9314、和基于预存程序发送信号到激光振荡装置9301和/或控制单元9314的信息处理单元9315。
用柱面透镜9308和9309在照射表面上以截面形式成直线会聚的激光束相对于固定基座9311的衬底320的表面对角地进入。由于诸如散光像差(astigmatic aberration)的误差，焦点移位。这样，线形光会聚表面可以形成于照射面上或照射面附近。当柱面透镜9308和9309用合成石英制造时，可以得到更高的透射率。每个透镜的表面被涂层以达到激光束波长透射率99％。自然，照射表面的截面形式不限于线形形式，并可以是矩形、卵形、椭圆形或其它任意形式。在所有情形中，短轴与长轴之比落在1-10到1-100的范围。提供波长转换元件9310以得到基波的谐波。
如上所述，矩形光束固体激光振荡装置作为激光振荡装置应用。更优选的，得到片状激光振荡装置。另外，激光振荡装置可以是使用其中Nd、Tm或Ho掺杂到诸如YAG、YVO4、YLF和YAlO3的晶体中的晶体的固体激光振荡装置和片状结构放大器的组合。片状材料可以是诸如Nd:YAG、Nd:GGG(钆镓石榴石)和Nd:GsGG(钆钪镓石榴石)的晶体。此外，可以应用能连续振荡的气体激光振荡装置或固体激光振荡装置。作为连续波固体激光振荡装置，激光振荡装置使用其中Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂到诸如YAG、YVO4、YLF和YAlO3的晶体中的晶体。振荡波长的基波依赖于要掺杂的材料。然而，实施振荡，具有1μm-2μm波长。为了得到更高的输出，应用二极管激发的固体激光振荡装置，其可以以级联的方式连接。
固定基座9311用驱动单元9312和9313在两个轴的方向移动，从而激光处理可以在衬底9320上进行。固定基座9311可以以1-200cm/s，优选的5-50cm/s的恒定速度在一个方向连续移动比衬底9320一侧的长度更长的距离。固定基座9311可以以不连续方式在其它方向不连续地移动等于线形光束纵向长度的距离。用激光振荡装置9101的振荡和固定基座9311的移动用具有微处理器的信息处理单元9315同步操作。
固定基座9311在图31A所示的X方向直线移动，从而从固定的光学系统照射的激光束可以处理衬底的整个表面。位置检测装置9316检测衬底9320位于激光束照射的位置。然后，位置检测单元9316将信号传送到信息处理单元9315。这样，信息处理单元9315使得时间与用激光振荡装置9310振荡操作同步。换言之，当衬底9320不在激光束照射位置时，激光振荡停止。结果是，寿命可以延长。
用具有这种结构的激光照射装置照射衬底9320的激光束在图31A和31B所示的X方向或Y方向相对移动。这样，激光束可以处理半导体膜的整个表面或所需的区域。
用这种方法，为了通过将连续波激光束照射到非晶半导体膜来晶化，阶变提供在基本绝缘膜中。这样，晶化引起的畸变和/或应变可以集中在阶变上。因而，畸变和/或应变不施加在要成为有源层的结晶半导体上。可以形成TFT使得沟道形成区可以提供在没有畸变和/或应变的结晶半导体膜中。这样，电流驱动能力可以迅速改善。然后，元件的可靠性也可以改善。
其次，用在本发明中的照射激光的方法将参考图2A-2D说明。
首先，如2A所示，绝缘膜101形成于衬底100上。绝缘膜101包括条形突起101a。形成突起和沉陷的方法将在以后详细说明。绝缘膜101可以是氧化硅膜、氮氧化硅膜或氮化硅膜。该情形中，可以使用其它绝缘膜，其能够防止诸如碱金属的杂质侵入到以后要形成的半导体膜中，并且其具有耐得住以后处理引起的温度的绝缘性能。此外，突起和沉陷需要能够形成在膜上。另外，可以采用堆叠两层或多层膜的结构。
这里，标志可以用绝缘膜101的一部分在形成绝缘膜101同时形成。
衬底100只需要用耐得住以后步骤中处理温度的材料构成。例如，衬底100可以是石英衬底、硅衬底、硼硅酸钡(borosilicate)玻璃或铝硅酸盐玻璃的玻璃衬底、或其中绝缘膜形成于金属衬底或不锈钢衬底上的衬底。另外，可以用塑料衬底，其是耐热的，耐得住处理温度。
其次，形成半导体膜102以覆盖绝缘膜101。半导体膜102可以用众所周知的方法(诸如溅射方法、LPCVD方法、和等离子体CVD方法)形成。半导体膜可以是非晶半导体膜、微晶半导体膜或结晶半导体膜。不仅可以用硅，还可以用锗硅。
这里，突起和沉陷沿着绝缘膜101的突起和沉陷出现在半导体膜102上。绝缘膜101的突起101a必需考虑半导体膜102的厚度来形成，从而沉陷和突起可以出现在以后将要形成的半导体膜102的表面上。
其次，如图2A所示，激光照射到半导体膜102上。然后，形成半导体膜(LC之后)103，具有更高的结晶性。激光的能量密度在激光束104的边缘附近比较低。因而，边缘附近晶粒比较小。结果是，突起的部分(脊)沿着晶粒边界出现。这样，防止激光的激光束104的轨迹边缘与要成为沟道形成区的部分或半导体膜102的突起101a之间沉陷的平面重叠。
激光的扫描方向限定为与突起101a平行的方向，如箭头所示。
本发明中，可以用众所周知的激光。理想地，用连续波激光。然而，即使用脉冲激光，也能得到本发明的效果。激光器可以是气体激光器或固体激光器。气体激光器可以是准分子激光器、氩离子激光器、氪离子激光器等。固体激光器可以是YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti蓝宝石激光器、Y2O3激光器等。固体激光器可以是使用诸如其中掺杂了Cr、Nd、Er、Ho、Ce、Co、Ti、Yb或Tm的YAG、YVO4、YLF和YAlO3的晶体的激光器。激光器的基波依赖于要掺杂的材料。可得到具有大约1μm基波的激光。可以用非线性光学元件得到基波的谐波。
发自固体激光器的红外激光用非线性光学元件转变成绿色激光。之后，用另一个非线性光学元件得到紫外激光。可以用紫外激光。
图2B是在线A-A’得到的图2A的截面图，其在晶化之前。图2C是在线B-B’得到的图2A的截面图，其在晶化之后。在用激光照射晶化的半导体膜(LC之后)103中，应变集中在突起边缘附近或沉陷边缘附近。这样，可以容易产生晶粒边界105。图2D示出晶化之后半导体膜103的沉陷的放大图。箭头表示内应变的方向。应变集中在半导体膜103突起边缘附近的部分106和半导体膜103沉陷边缘附近的部分107。然后，可以产生晶粒边界105。然而，在沉陷101a和顶部平坦部分产生比沉陷边缘附近应变小的应变。因而，晶粒边界很难产生。即使产生的晶粒边界，也能得到较大的晶粒。
其次，如图3A所示，为了除去突起边缘附近或沉陷边缘附近的部分和突起，晶化后的半导体膜103被图形化。然后，用具有良好结晶性的突起101a之间沉陷的底部平坦部分，形成岛状半导体膜(下文中称作“岛”)108。
本实例中，图形化半导体膜103以便于部分地留下突起边缘附近或沉陷边缘附近的部分和突起。这样，如图3A所示，形成每个岛108以用作狭缝状有源层，沟道形成区只与其分开。图3B示出线A-A’处得到的岛108的截面图。图3C示出线B-B’处得到的岛108的截面图。要成为源区或漏区的部分中半导体膜结晶性对TFT性能的影响没有沟道形成区大。因而，可以留下具有不良结晶性的沉陷边缘附近和突起边缘附近的部分，这没有很大问题。
其次，如图4A所示，形成栅绝缘膜110以覆盖至少要成为岛108的沟道形成区的部分。图4A中，暴露要成为源区或漏区的部分。然而，整个岛108可用栅绝缘膜110覆盖。
其次，形成导电膜，并图形化以形成栅电极111。图4B示出在图4A中线A-A’处得到的截面图。栅电极111与所有沟道形成区重叠。
通过这些制造步骤，完成了具有多沟道形成区的TFT，它们彼此之间互相分开。用这种结构，当每个沟道形成区的沟道宽度长时，可以得到开电流。同时，驱动TFT产生的热可以有效地被释放。
当每个沟道形成区的沟道宽度比是WST并且两个沟道形成区之间的宽度是WSO时，WST与WSO的比可以由设计者适当地设定。更优选的，3WST基本上等于WSO。
其次，将说明根据本发明的制造系统。图5示出根据本发明制造系统的流程图。首先，设计岛的掩模。其次，设计绝缘膜的形式以具有条形或矩形突起和沉陷。这里，在绝缘膜沉陷的平面上布置一个或多个岛。然后，当岛用作TFT的有源层时，载流子移动的方向理想地与绝缘膜条形的方向或矩形长边或短边的方向一样。然而，这些方向可以根据应用有意地有所不同。
这里，绝缘膜的形式可以这样设计，使得标志可以在绝缘膜的一部分形成。
关于所设计的绝缘膜的形式的信息(图形信息)输入到激光照射设备的计算机中并保存在存储器单元中。计算机基于输入的绝缘膜图形信息和垂直于激光束扫描方向的方向的宽度确定激光扫描路径。该情形中，需要这样确定扫描路径，从而激光轨迹的边缘和绝缘膜沉陷的平面不彼此重叠。除了绝缘膜图形信息，岛图形信息也保存在计算机的存储器单元中。这样，可以确定扫描路径，从而激光轨迹边缘和岛或岛的沟道形成区彼此不重叠。
当提供狭缝以控制激光束的宽度时，计算机可以基于输入的绝缘膜图形信息识别垂直于扫描方向的方向上绝缘膜沉陷的宽度。考虑到绝缘膜沉陷的宽度，垂直于扫描方向的方向上狭缝的宽度如此设定使得激光轨迹边缘与绝缘膜沉陷的平面彼此不能重叠。
另一方面，根据所设计图形，绝缘膜形成于衬底上。其次，半导体膜形成于绝缘膜上。形成半导体膜之后，衬底放在激光照射设备的台子上以定位衬底。图5中，用CCD相机检测标志以定位衬底。CCD相机指使用电荷耦合装置(CCD)作为成像元件的相机。
另外，例如，放置在台于上的衬底上的半导体膜或绝缘膜的图形信息用CCD相机检测。然后，用CAD在计算机中设计的半导体膜或绝缘膜的图形信息与实际形成于衬底上的半导体膜或绝缘膜的图形信息比较，后者用CCD相机得到。然后，衬底可以定位。
然后，激光随着所确定的扫描路径照射，以便晶化半导体膜。
其次，照射激光之后，具有用激光照射改善了的结晶性的半导体膜被图形化。这样，形成岛。之后，用岛制造TFT。制造TFT的具体过程依赖于TFT的形式。然而，典型地，淀积栅绝缘膜，杂质区形成在岛中。然后，形成夹层绝缘膜以便于覆盖栅绝缘膜和栅电极。然后，接触孔形成于夹层绝缘膜中。暴露杂质区的一部分。然后，导线形成于夹层绝缘膜上，以便于通过接触孔与杂质区接触。
其次，用在本发明中的激光照射设备的结构将参考图6说明。激光照射设备包括激光振荡装置151。4个激光振荡装置示于图6中。然而，激光照射设备的激光振荡装置的数目不限于此。
激光振荡装置151可以用冷却器152保持在恒定的温度。冷却器152不总是必需的。然而，保持激光振荡装置151的温度恒定可以防止依赖于温度的激光输出能量的变动。
激光照射设备还包括光学系统154。光学系统154改变从激光振荡装置151输出的光路，或处理激光束的形式或会聚激光。此外，图6中激光照射设备的光学系统154可以通过部分重叠它们来组合从多激光振荡装置151输出的激光的激光束。
能够在极短的时间周期内改变激光行进方向的AO调制器153可以提供在待处理的衬底156和激光振荡装置151之间的光路中。除AO调制器，可以提供损耗器(光量调节过滤器)调节激光的能量密度。
能量密度测量单元165可以提供在待处理的衬底156和激光振荡装置151之间的光路中来测量从激光振荡装置151输出的激光的能量密度。然后，所测量的能量密度随时间的变化可以在计算机160中监视。该情形中，为了补偿激光能量密度的损耗，可以提高激光振荡装置151的输出。
穿过狭缝155将所得到的激光照射到衬底156上。狭缝155可以阻挡激光并理想地由某种材料形成，其不会被激光变形或损坏。狭缝155的宽度是可变化的。激光束的宽度可以根据狭缝的宽度改变。
衬底156上，不穿过狭缝155从激光振荡装置151振荡的激光的激光束形式依赖于激光器的类型。此外，其形式可以用光学系统限定。
衬底156固定在台子157上。图6中，位置控制单元158和159对应于控制物体上激光束位置的单元。台子157的位置由位置控制单元158和159控制。
图6中，位置控制单元158在X方向控制台子157的位置。位置控制单元159在Y方向控制台子157的位置。
图6中的激光照射设备包括具有作为存储器的存储单元和中央处理单元的计算机160。计算机160控制激光振荡装置151的振荡。计算机160确定激光的扫描路径并控制位置控制单元158和159使得激光的激光束可以根据所确定的扫描路径扫描。然后，衬底可以移动到预定的位置。
图6中，激光束位置通过移动衬底来控制。但是，激光束可以用诸如检流计镜(galvano-meter mirror)的光学系统移动，也可以用其组合。
图6中，计算机160控制狭缝155的宽度，使得激光束的宽度可以根据掩模图形信息改变。该狭缝不总是必要的。
激光照射设备可以包括调节物体温度的单元。激光是有较高取向和能量密度的光。因而，可以提供阻尼器(damper)以防止反射的光照射到不合适的部分。阻尼器理想地具有吸收反射光的性能。冷水可以在阻尼器中循环以防止控光装置(diaphragm)温度由于吸收反射光升高。另外，用来加热衬底的衬底加热单元可以提供在台子157中。
为了用激光形成标志，可提供用于标志的激光振荡装置。该情形中，用于标志的激光振荡装置的振荡在计算机160中控制。当提供用于标志的激光振荡装置时，另外还提供光学系统以会聚从用于标志的激光振荡装置中输出的激光。用于形成标志的激光器可以典型地是YAG激光器或Co2激光器。此外，也可用其它激光器形成标志。
为了用标志定位，可提供一个或多个CCD相机163。“CCD”相机指用电荷耦合装置(CCD)作为成像元件的相机。
没有标志，绝缘膜或半导体膜上的图形可以用CCD相机163识别以定位衬底。该情形中，输入到计算机160中的绝缘膜或半导体膜的掩模图形信息与CCD相机163收集到的绝缘膜或半导体膜的实际图形信息做比较。这样，就能得到衬底定位信息。该情形中，不另外需要标志。
入射到衬底的激光被衬底表面反射并回到与入射光路同样的光路(即，变成所谓的“回返光”(return light))。回返光有一些不好的影响，诸如激光输出和/或频率的改变以及/或棒的破坏。为了除去回返光稳定激光振荡，可以提供隔离器。
图6示出具有多激光振荡装置的激光照射设备的结构。但是，也可以用单激光振荡装置。图7示出另一个具有单个激光振荡装置的激光照射装置的结构。图7中的激光照射设备包括激光振荡装置201、冷却器202、能量密度测量装置215、AO调制器203、光学系统204、狭缝205和CCD相机213。衬底206置于台子207上。台子207的位置由X方向位置控制单元208和Y方向位置控制单元209控制。然后，如图6所示的那样，激光照射设备元件的运转由计算机210控制。不像图6所示的那样，只用一个激光振荡装置。不像图6中的情形，光学系统204只需要有会聚一束激光束的功能。
用这种方法，根据本发明，用激光晶化之后，半导体膜中每个沉陷边缘附近的部分或每个突起边缘附近的部分通过图形化除去。然后，沉陷中心周围具有良好结晶性的部分肯定地用作TFT的有源层。这样，可以防止晶粒边界形成于TFT的沟道形成区中，这能防止由于晶粒边界引起的TFT的迁移率的明显下降、开电流的下降和/或关电流的增加。沉陷边缘附近要被除去的部分由设计者适当地确定。
激光不需要扫描并照射到整个半导体膜上。扫描激光使得至少只有所需要的部分能被晶化，这样激光照射到晶化半导体膜之后通过图形化要被除去的部分的时间就可以节省下来。因而，一个衬底所花的处理时间可以大大的减少。
【实例】
本发明的实例将在下面说明。
(第1实例)
第一实例是结晶半导体膜形成于具有阶变的基本绝缘膜上的情形。然后，制造TFT，其中沟道形成区提供在突起顶部部分上的结晶半导体膜中。
图32A-32F中，第一绝缘膜9602，其是100nm厚度的氮氧化硅膜，形成于玻璃衬底9601上。然后，氮化硅膜形成于其上，并形成第二绝缘膜9603-9607，通过光刻具有矩形图形。氮氧化硅膜和氮化硅膜用等离子体CVD法形成。
150nm厚度的非晶硅膜9608用等离子体CVD法形成之后，连续波激光束照射到上面用来晶化。图34是其俯视图。图32A是在图34中线A-A’处得到的垂直截面图。第二绝缘膜9603-9607上点画线(one-dashedline)所示的区域9611-9613是TFT的有源层形成的位置。
扫描并照射具有纵向均匀能量密度分布的线形激光束9609。结果是，如图32B所示，形成结晶半导体膜9610。“均匀能量密度分布”不意味对那些不完全是常数的排除。可接受的能量密度分布范围是±5％。激光束照射可以用具有图31A和31B所示结构的激光处理装置实施。用光学系统会聚的激光束可以在强度分布上有均匀的纵向区域。激光束可以有横向分布。安排晶化以在强度分布中具有均匀的纵向均匀区域。这样，可以改善在平行于激光束扫描方向的方向中生成晶体的效果。
之后，第一绝缘膜9602以结晶半导体膜被留下的形式被刻蚀。结果是，形成有源层9611-9613。图35示出这种状态的俯视图。
如图32D所示，栅绝缘膜9614用氧化硅膜形成。形成栅电极的导电膜9615用钨或含钨的合金形成。然后，如图32E所示，用光刻形成栅电极9616和9617。
另外，用掺杂处理在每个有源层中形成源区和漏区。结果是，形成钝化膜9618和平整化膜9619。形成接触孔之后，通过适当地组合铝、钛等等在平整化膜9619上形成导线9620-9623。这样，形成都是单沟道型的n沟道型TFT 9630和p沟道型TFT 9631，以及多沟道型的n沟道型TFT 9632。图36示出这种状态的俯视图。图32F是在图36的线A-A’处得到的垂直截面图。图36示出单沟道，n沟道型TFT 9630和p沟道型TFT 9631形成非电路(inverter circuit)的实例。图33示出在图36的线B-B’处得到的垂直截面图。
图37示出单沟道，n沟道型TFT 9630和p沟道型TFT 9631以及多沟道，n沟道型TFT 9632的等价电路。多沟道，n沟道型TFT 9632通过在源和漏区之间具有多平行沟道形成一个晶体管。用这种方法，通过具有平行沟道形成区，由源和漏区的电阻和/或低密度漏区的电阻产生反馈。这样沟道中流动的电流可以被变平(level out)。用具有这种结构的晶体管，可以减少多元件之间性能的差异。
(第2实例)
像第一实例那样，为了形成有源层，激光束可以照射到非晶半导体膜上用于晶化。然后，在多晶化(poly-crystallization)之后，激光束可进一步照射以提高结晶性。这种两级晶化处理可以形成具有比第一实例中更少畸变的结晶半导体膜。
图38A-38C是示出处理步骤的垂直截面图。图38A中，第一绝缘膜9502，其是100nm厚度的氮氧化硅膜，形成于玻璃衬底9501上。氧化硅膜形成于其上，并且形成第二绝缘膜9503-9506，通过光刻具有矩形图形。然后，150nm厚度的非晶硅膜9507形成于其上。
Ni添加到非晶半导体膜9507的整个表面上。Ni是介质(medium)元素，其能降低晶化硅的温度并能提高取向性能。添加Ni的方法不受限制，可以是旋涂法、蒸汽淀积法或溅射法。旋涂法中，含5ppm醋酸镍盐的溶液涂在表面上以形成含介质元素的层510。介质元素不限于Ni，可以是其它众所周知的材料。
之后，如图38B所示，非晶硅膜9507通过在580℃加热处理4小时晶化。结果是，可以得到结晶硅膜511。结晶硅膜511通过棍状或针状晶体的集中形成。每个晶体在特定的取向以肉眼可见的方式生长。因而，得到均匀的结晶性。此外，在特定位置的取向率很高。
如图38C所示，连续波激光束照射到通过热处理晶化的结晶半导体膜上以提高结晶性。具有均匀纵向能量密度分布的线形激光束9505被扫描并照射到晶体半导体膜上。这样，结晶半导体膜511融化并重结晶。留在结晶半导体膜511中的非晶区域也可以通过该过程晶化。该重结晶过程能控制晶粒尺寸的增加和取向。在晶化阶段，产生少量的体积收缩。然后，畸变积累在阶变中。这样，可以形成结晶半导体膜512而不影响第二绝缘膜上的结晶半导体膜。
之后，用与第一实例中相同的步骤，可以完成TFT。
(第3实例)
在根据第一实例制造具有突起和沉陷的基本绝缘膜的方法中，如图39A所示，氮氧化硅膜形成的第一绝缘膜9702和氮化硅膜形成的第二绝缘膜9703堆叠在玻璃衬底9701上。之后，如图39B所示，掩模9704形成于其上，第二绝缘膜9703形成于具有区域9705-9708的图形中。刻蚀方法的实例可以湿刻蚀，其可以用含7.13％的二氟氢铵(NH4HF2)和15.4％的氟化铵(NH4F)的混合溶液以较好的选择性刻蚀。
为了在上面形成非晶硅膜，氮氧化硅膜9709和非晶半导体膜9710可以在等离子体CVD设备中连续地形成而不暴露于空气中。这样，可以避免与基本绝缘膜界面的杂质影响。通过该处理方法，可形成更清洁的界面。这样，可以防止由于界面杂质而无法控制的晶核的产生。
之后，用与第一实例和第二实例相同的步骤，可以完成TFT。
(第4实例)
根据制造具有突起和沉陷的基本绝缘膜的另一种方法，如图40A所示，氧化硅膜形成于玻璃衬底9701上。绝缘膜9711-9714用氧化硅膜通过光刻形成并形成为矩形或条状图形。
然后，除去掩模9710之后，用氮氧化硅膜通过覆盖绝缘膜9711-9714形成的图形形成第一绝缘膜9715。然后，非晶半导体膜9716形成于第一绝缘膜上。作为第一绝缘膜的氮氧化硅膜可以阻挡，例如，包含玻璃衬底9701中的碱金属。此外，氮氧化硅膜有较低的内应变。因而，氮氧化硅膜适合用作与半导体膜接触的基本绝缘膜。
之后，可以用第1-第3实例中任何一个相同的步骤完成TFT。
(第5实例)
本发明可应用于各种半导体装置。基于第1-第5实例制造的显示面板的形式将参考图41和42说明。
图41中，衬底9901包括像素部分9902、栅信号侧驱动电路9901a和9901b、数据信号侧驱动电路9901c、输入/输出端子部分9908和导线(wire)或多导线(wires)9904。遮挡图形9905可以部分地与栅信号侧驱动电路9901a和9901b、数据信号测驱动电路9901c和导线或多导线9904重叠，所述导线连接驱动电路和输入端子。这样，可以减少显示面板框架区域(即，像素部分的周边区域)的尺寸。FPC 9903固定到外部输入端子部分。
第1-第5实例所示的TFT可用作像素部分9902的开关元件，并作为包含在栅信号侧驱动电路9901a和9901b以及数据信号侧驱动电路9903c中的有源元件。
图42是图41所示像素部分9902中一个像素的结构的实例。像素包括TFT 9801-9803。这些TFT用来开关、复位和驱动以控制包括在像素中的发光元件和/或液晶元件。
这些TFT的有源层9812-9814置于其下面基本绝缘膜的突起顶部部分中。形成有源层的结晶半导体膜可基于第1-第4实例形成。栅导线9815-9817形成于有源层9812-9814上。然后，数据线9818、电源线9819、其它不同种类的导线9820和9821以及像素电极9823穿过钝化膜和平整化膜形成于其上。
用这种方法，根据本发明，可以不受影响的完成显示面板。
(第6实例)
包括根据本发明制造的TFT的半导体装置可以各种方式应用。例如，半导体可以是移动信息终端(诸如电管理器组织者(electricalorganizer)、移动计算机和移动电话)、视频相机、数码相机、个人计算机、电视接收器、移动电话或投影型显示设备。这些实例示于图43A-44D中。
图43A是用本发明完成的电视接收器的实例。电视接收器包括机壳3001、支撑基座3002和显示部分3003。根据本发明制造的TFT应用于显示部分3003。因而，电视接收器可根据本发明完成。
图43B是应用本发明完成的视频相机的实例。视频相机包括主体3011、显示部分3012、声音输入部分3013、操作开关3014、电池3015和接收器3016。根据本发明制造的TFT应用于显示部分3012。因而，视频相机可根据本发明完成。
图43C是应用本发明完成的膝上个人计算机。膝上个人计算机包括主体3021、机壳3022、显示部分3023和键盘3024。根据本发明制造的TFT应用于显示部分3023。因而，个人计算机可以根据本发明完成。
图43D是应用本发明完成的个人数字助理(PDA)。PDA包括主体3031、指示笔3032、显示部分3033、操作按钮3034和外部接口3035。根据本发明制造的TFT应用于显示部分3033。因而，PDA可根据本发明完成。
图43E是应用本发明的音响效果播放设备的实例。特别地，音响效果播放设备是汽车上安装的音频设备，包括主体3041、显示部分3042和操作开关3043和3044。根据本发明制造的TFT应用于显示部分3042。因而，音频设备可根据本发明完成。
图43F是应用本发明完成的数码相机的实例。数码相机包括主体3051、显示部分(A)3052、物镜部分3053、操作开关3054、显示部分(B)3055和电池3056。根据本发明制造的TFT应用于显示部分(A)3052和显示部分(B)3055。因而，数码相机可根据本发明完成。
图43G是应用本发明完成的移动电话的实例。移动电话包括主体3061、声音输出部分3062、声音输入部分3063、显示部分3064、操作开关3065和天线3066。根据本发明制造的TFT应用于显示部分3064。因而，移动电话可根据本发明完成。
图44A是前投式投影仪，包括投影设备2601和屏幕2602。图44B是背投式投影仪，包括主体2701、投影设备2702、反射镜2703和屏幕2704。
图44C示出图44A和图44B中投影设备2601和2702的结构的实例。投影设备2601和2702的每一个包括光源光学系统2801、反射镜2802和2804-2806、二向色镜2803、棱镜2807、液晶显示设备2808、相衬配置2809和投影光学系统2810。投影光学系统2810包括具有投影透镜的光学系统。该实例示出三盘片型设备，但是不限于此。例如，设备可以是单片型。此外，光学系统可以由操作者适当地提供在图44C箭头所示的光路中，诸如光学透镜、有偏振功能的膜、调节相差的膜和IR膜。
图44D示出图44C中光源光学系统2801的结构的实例。该实例中，光源光学系统2801包括反射器2811、光源2812、透镜阵列2813和2814、偏振转换元件2815、和光会聚透镜2816。图44D所示的光源光学系统只是一个实例，并不特别的限制。例如，光学系统可以由操作者用诸如光学透镜、有偏振功能的膜、调节相差的膜和IR膜的光学系统适当地提供。
这里所示的这些设备只是实例的一部分。本发明不限于这些应用。
(第7实例)
形成具有沉陷和突起的绝缘膜的方法将在本实例中说明。
首先，如图8A所示，第一绝缘膜251形成于衬底250上。本实例中，第一绝缘膜251形成于氮氧化硅上，但不限于此。第一绝缘膜251只需要比第二绝缘膜具有更高的刻蚀选择速率。本实例中，第一绝缘膜251用SiH4和N2O在CVD设备中形成50-200nm厚度。第一绝缘膜可以是单层或可以有堆积多个绝缘膜的结构。
其次，如图8B所示，形成第二绝缘膜252，使得第二绝缘膜252能与第一绝缘膜251接触。第二绝缘膜252图形化以在后面的步骤中形成沉陷和突起。该情形中，第二绝缘膜252需要有允许沉陷和突起出现在以后形成的半导体膜的表面上的厚度。本实例中，作为第二绝缘膜252，用等离子体CVD法形成30-300nm厚度的氧化硅。
其次，如图8C所示，形成掩模253。然后，刻蚀第二绝缘膜252。本实例中，用含7.13％的二氟氢铵(NH4HF2)和15.4％的氟化铵(NH4F)的混合溶液(例如，Stella Chemifa公司的LAL 500(商品名))作为刻蚀剂在20℃进行湿刻蚀。通过该刻蚀，形成矩形或条形突起254。第一绝缘膜251和突起253在这里认为是一个绝缘膜。
其次，形成半导体膜以覆盖第一绝缘膜251和突起253。本实例中，突起的厚度是30nm-300nm。因而，半导体膜的厚度理想地是50-200nm。该情形中，半导体膜的厚度是60nm。当杂质出现在半导体膜和绝缘膜之间时，半导体的结晶性受到不利的影响。然后，要制造的TFT的阈值电压中的变化和/或性能的差异可能增加。因而，理想地是绝缘膜和半导体膜连续地形成。本实例中，形成包括第一绝缘膜251和突起253的绝缘膜之后，在绝缘膜上薄薄地形成氧化硅膜255。然后，为了防止它暴露于空气中，连续地形成半导体膜256。设计者可以适当地限定氧化硅膜的厚度。本实例中，氧化硅膜的厚度是5-30nm。
可以刻蚀第二绝缘膜252使得突起形成锥形。有了锥形的突起，可以防止要形成于绝缘膜上的半导体膜、栅绝缘膜、栅电极等等被突起边缘损坏。
其次，将说明形成绝缘膜的另一种方法，其不同于图8A-8D所示的方法。首先，如图9A所示，第一绝缘膜形成于衬底260上。第一绝缘膜可以氧化硅膜、氮化硅膜、氮氧化硅膜等。
当使用氧化硅膜时，根据等离子体CVD方法，四乙基原硅酸盐(tetraethyl orthosilicate，TEOS)和O2混合，并在40Pa的反应压力、300℃-400℃的衬底温度和0.5-0.8W/cm2功率密度的高频下(13.56MHz)放电。根据等离子体CVD法，要用作第一绝缘膜的氮氧化硅膜可以是由SiH4、N2O和NH3制造的氮氧化硅膜或由SiH4和N2O制造的氮氧化硅膜。该情形中，制造条件包括20-200Pa的反应压力、300-400℃的衬底温度和0.1-1.0W/cm2功率密度的高频(60MHz)。另外，可以用由SiH4、N2O和H2制造的氢氧氮化硅(silicon oxide nitride hydride)膜。像氮化硅膜一样，氢氧氮化硅膜可以通过等离子体CVD法用SiH4和NH3制造。
第一绝缘膜在衬底整个面上形成20-200nm(优选的30-30nm)厚度。然后，如图9B所示，用光刻蚀技术形成掩模262。通过刻蚀除去不必要的部分，形成条形或矩形突起263。对第一绝缘膜261，可以用使用氟气体的干刻蚀法或使用氟溶液的湿刻蚀法。如果用湿刻蚀法，可以用含7.13％的二氟氢铵(NH4HF2)和15.4％的氟化铵(NH4F)的混合溶液(例如，Stella Chemifa公司的LAL 500(商品名))来刻蚀。
其次，通过覆盖突起262和衬底260形成第二绝缘膜264。这一层可以是像第一绝缘膜261一样的50-300nm(优选的，100-200nm)厚度的氧化硅膜、氮化硅膜或氧化和氮化硅膜(silicon oxide and nitridefilm)。
通过这些制造步骤，形成包括突起262和第二绝缘膜264的绝缘膜。第二绝缘膜264形成之后，连续地形成半导体膜以防止第二绝缘膜264暴露于空气中。这样，就防止了空气中的杂质侵入到半导体膜和绝缘膜之间。
(第8实例)
本实例中，形成于条形绝缘膜上的半导体膜用激光照射晶化。然后，彼此分开的岛形成于平行于衬底的沉陷表面上。然后，TFT用岛制造。本实例将在下面说明。
图10A示出根据本实例TFT的结构。图10A中，具有条形突起151的绝缘膜152形成于衬底150上。彼此分开的多个岛153形成于突起151之间的每个沉陷之间。形成栅绝缘膜154以便于与岛153接触。形成示于图10A中的栅绝缘膜154使得岛的杂质区被暴露。然而，栅绝缘膜可以通过覆盖岛153形成。
多栅电极155通过与多个岛153重叠在栅绝缘膜154上形成。多个栅电极153可以在某些电路结构中彼此相连。
图10B示出图10A中线A-A’处得到的截面图。图10C示出图10A中线B-B’处得到的截面图。如图10C所示，栅电极155的每一个通过栅绝缘膜154与岛153的沟道形成区156重叠。沟道形成区156也在包括在岛153的两个杂质区157之间。
本实例可以与第1-第7实例组合实施。
(第9实例)
本实例将说明绝缘膜的各种形式。
图11A示出根据本发明的绝缘膜的形式的实例。图11A中，绝缘膜171形成于衬底170上。绝缘膜171有多个突起172。从上面看时每个突起是矩形。所有突起有矩形的长边方向和短边方向，其平行于箭头所指的激光扫描方向。
突起172在激光扫描方向和垂直于扫描方向的方向不总是有同样的宽度。绝缘膜的形式理想地根据所需岛的形式设计。
图11B示出根据本发明的绝缘膜的形式的另一个实例。图11B中，绝缘膜181形成于衬底180上。绝缘膜181有矩形突起182，从上面看时，每个都有狭缝状开口部分。突起182的狭缝短边或长边方向平行于箭头所指的激光扫描方向。
其次，将说明由图11B所示的具有狭缝状开口部分的绝缘膜形成的TFT的结构的实例。
图12A是根据本实例的TFT的俯视图。如图12A所示，本实例中，使用具有里面有狭缝状开口部分的矩形突起160的绝缘膜。半导体膜通过覆盖突起160形成。激光在箭头所指的方向沿着狭缝状开口部分的长轴方向扫描。这样，半导体膜被晶化。对半导体膜图形化，形成具有开口部分的岛161。沟道形成区形成于突起所包围的沉陷顶部表面上。
然后，形成栅绝缘膜162以便与岛161接触。图12B是图12A中线A-A’处得到的截面图。图12C是线B-B’处得到的截面图。图12D是线C-C’处得到的截面图。
导电膜形成于栅绝缘膜162上。图形化导电膜从而形成栅电极163。栅电极163通过栅绝缘膜162与岛161的沟道形成区164重叠。沟道形成区164在包括在岛161的两个杂质区165之间。
形成第一夹层绝缘膜166以覆盖栅电极163、岛161和栅绝缘膜162。第一夹层绝缘膜166是无机绝缘膜，能防止碱金属的不利影响TFT性能的物质侵入岛161中。
然后，有机树脂的第二夹层绝缘膜167形成于第一夹层绝缘膜166上。第二夹层绝缘膜167、第一夹层绝缘膜166和栅绝缘膜162有刻蚀形成的开口部分。导线168和169形成于第二夹层绝缘膜167上。导线168和169通过开口部分分别连接到两个杂质区域165和栅电极163。
本实例中，形成多沟道形成区164。此外，多沟道形成区164彼此分开。因而，通过增加每个沟道形成区的沟道宽度，可以得到开电流。同时，驱动TFT产生的热可以有效地散去。
本实例可以与第1-第8实例组合实施。
(第10实例)
本实例是根据本发明用激光晶化方法制造有源矩阵衬底的方法的实例。本实例将参考图13A-16说明。为方便起见，有源矩阵衬底指具有CMOS电路、驱动电路、具有像素TFT和其上锁存电容(latching capacity)的像素部分的衬底。
首先，使用诸如硼硅酸钡玻璃或铝硅酸盐玻璃的玻璃衬底600。衬底600可以通过在石英衬底、硅衬底、金属衬底或不锈钢衬底的衬底上形成绝缘膜得到。另外，可以用对本实例的处理温度有耐热性的塑料衬底。
其次，诸如氧化硅膜、氮化硅膜和氮氧化硅膜的100-300nm厚度的绝缘膜用众所周知的方法(诸如溅射法、LPCVD法和等离子体CVD法)形成于衬底600上。
其次，根据本实例为了在绝缘膜中形成厚的部分和薄的部分，用光刻(光刻蚀)形成抗蚀剂掩模693，并在上面进行刻蚀处理。厚度依赖于刻蚀的量。该实例中，厚度大约是50-100nm。例如，为了将150nm厚度的氮氧化硅膜刻蚀75nm，可以用使用含氟溶液的湿刻蚀。另外，可以用使用CF4的干刻蚀。用这种方法形成具有突起601的绝缘膜。这里，突起在垂直于激光扫描方向的方向上的宽度可以考虑要制造的TFT的尺寸来适当地决定。2-6μm大小的尺寸(直径或对角线的长度)是优选的，以控制所产生晶核的数目(图13A)。
其次，25-80nm厚度(优选的30-60nm厚度)的非晶半导体膜692用众所周知的方法(诸如溅射法、LPCVD法、和等离子体CVD法)形成于绝缘膜601上(图13B)。本实例中，形成非晶半导体膜，但可以是微晶半导体膜或结晶半导体膜。另外，可以形成诸如非晶锗硅膜的具有非晶结构的化合物半导体膜。
其次，非晶半导体膜692用激光晶化法晶化。激光扫描的方向安排在平行于条形突起在绝缘膜601中延伸的方向。如果从衬底上面看绝缘膜601的突起是矩形时，决定激光扫描方向使其平行于矩形长边或短边的方向。更特别的，基于输入到激光照射装置的计算机中的掩模信息，激光有选择地照射。该情形中，晶化可以不仅通过激光晶化法实施，还可以与其它众所周知的晶化方法(诸如用RTA和/或炉子退火的热晶化法和使用金属元素促进晶化的热晶化法)组合实施。本实例中，激光束的宽度用狭缝根据绝缘膜在垂直于扫描方向的方向上宽度改变。然而，本发明不限于此。狭缝不总是必需的。
为了晶化非晶半导体膜，可以用提供连续波的固体激光器，并可以用基波的二次到四次谐波。这样，可以得到大的晶粒。典型地，理想地用Nd:YVO4激光器(1064nm的基波)的二次谐波(532nm)和/或三次谐波(355nm)。更特殊的，发自连续波YVO4激光器的激光用非线性光学元件转变成谐波。这样，激光有10W的输出。另外，YVO4晶体和非线性光学元件可以放入谐振腔中以发出谐波。优选的，矩形或卵形激光用光学系统形成于照射面上并照射物体。这里能量密度必须是大约0.01-100MW/cm2(优选的，0.1-10MW/cm2)。激光通过相对移动半导体膜以大约10-2000cm/s的速度照射。
为了激光照射，可以用脉冲或连续波气体激光器或固体激光器。气体激光器可以是准分子激光器、Ar激光器、Kr激光器等。固体激光器可以是YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、Y2O3激光器等。固体激光器可以是使用诸如掺杂了Cr、Nd、Er、Ho、Ce、Co、Ti、Yb或Tm的YAG、YVO4、YLF和YAlO3的晶体的激光器。另外，还可以用片状激光器。激光器的基波依赖于要掺杂的材料。可以得到有1μm左右基波的激光。用非线性光学元件可以得到基波的谐波。
作为激光晶化的结果，形成具有改善了的结晶性的结晶半导体膜694(图13C)。在结晶半导体膜中，晶粒边界可能容易在突起或沉陷边缘附近产生。
其次，具有改善了的结晶性的结晶半导体膜694图形化成为所需的形式。这样，形成晶化的岛602-606(图13D)。
形成岛602-606之后，可以掺杂少量杂质元素(硼或磷)以控制TFT的阈值。
其次，形成覆盖岛602-606的栅绝缘膜607。栅绝缘膜607包含硅，并用等离子体CVD法或溅射法形成40-150nm的厚度。本实例中，110nm厚度的氮氧化硅膜(组成比：Si＝32％，O＝59％，N＝7％以及H＝2％)用等离子体CVD法形成。栅绝缘膜不限于氮氧化硅膜，可以是其它具有单层或叠层结构含硅的绝缘膜。
当用氧化硅膜时，根据等离子体CVD法，混合四乙基原硅酸盐(tetraethyl orthosilicate，TEOS)和O2，并在40Pa的反应压力、300℃-400℃的衬底温度、和0.5-0.8W/cm2功率密度的高频(13.56MHz)下放电。所制造的氧化硅膜通过以后在400℃-500℃热退火可以得到良好的结晶性作为栅绝缘膜。
其次，20-100nm厚度的第一导电膜608和100-400nm厚度的第二导电膜609堆叠在栅绝缘膜607上(图14A)。本实例中，含30nm厚度TaN膜的第一导电膜608和含370nm厚度W膜的第二导电膜609堆叠在一起。TaN膜用溅射法形成。用Ta作为靶并在含氮的气氛中溅射。W膜用W作为靶通过溅射法形成。另外，可以用使用六氟化氢(WF6)的热CVD法。在所有情形中，为了用它们做栅电极，电阻必需减小。因而，W膜的电阻理想地不超过20μΩcm。W膜的电阻可以通过提高晶粒尺寸来减小。然而，当W膜含许多诸如氧的杂质元素时，晶化受到干扰。然后，电阻增加了。因而，本实例中，W膜用高纯W(99.9999％纯度)作为靶通过溅射法并防止杂质从汽相中侵入W膜中形成。结果是，可以实现9到20μΩcm的电阻。
本实例中，第一导电膜608和第二导电膜609分别是TaN和W，但是不限于此。它们的每一个可以用选自Ta、W、Ti、Mo、Al、Cu、Cr和Nd的元素、或主要包含该元素的化合物材料或合金形成。另外，可以用诸如多晶硅膜的半导体，其中掺杂了诸如磷的杂质元素。可以用AgPdCu合金。钽(Ta)膜作为第一导电膜和W膜作为第二导电膜的组合、氮化钛(TiN)膜作为第一导电膜和W膜作为第二导电膜的组合、以及氮化钽(TaN)膜作为第一导电膜和W膜作为第二导电膜的组合是可能的。另外，氮化钽(TaN)膜作为第一导电膜和Al膜作为第二导电膜的组合、氮化钽(TaN)膜作为第一导电膜和Cu膜作为第二导电膜的组合是可能的。
本实例不限于两层结构，而且可以是三层结构，例如连续堆叠钨膜、铝-硅(Al-Si)合金膜和氮化钛膜。在三层结构中，可以用氮化钨代替钨。可以用铝-钛(Al-Ti)合金膜代替铝-硅(Al-Si)合金膜。可以用钛膜代替氮化钛膜。
重要的是，最合适的刻蚀方法和刻蚀剂类型要根据导电膜的材料适当地选择。
其次，抗蚀剂掩模610-615用光刻蚀法形成。然后，进行第一刻蚀处理来形成电极和导线。第一刻蚀处理在第一和第二刻蚀条件下进行(图14B)。本实例中，作为第一刻蚀条件，用诱导耦合等离子体(ICP)刻蚀法。CF4、Cl2和O2用作刻蚀气体。气体流速分别是25∶25∶10(sccm)。等离子体通过在1Pa的压力下供给线圈型电极500W的RF(13.56MHz)功率产生。然后，进行刻蚀。150W的RF(13.56MHz)功率还供给衬底侧(样品台)。基本上应用负的自偏压。在第一刻蚀条件下，刻蚀W膜，第一导电膜的末端是锥形的。
然后，用第二刻蚀条件代替第一刻蚀条件而不除去抗蚀剂掩模610-615。CF4和Cl2用作刻蚀气体。气体流速分别是30∶30(sccm)。等离子体通过1Pa的压力下供给线圈型电极500W的RF(13.56MHz)功率产生。然后，刻蚀进行30秒。20W的RF(13.56MHz)功率还供给衬底侧(样品台)。基本上应用负的自偏压。在第二刻蚀条件下混合CF4和Cl2，W膜和TaN膜刻蚀到同样的程度。为了进行刻蚀而不留下残余物，刻蚀时间可以增加10％-20％。
适当形式的抗蚀剂掩模用于第一刻蚀处理。这样，由于施用到衬底侧的偏压的作用，第一导电层和第二导电层的末端可以是锥形的。锥形部分的角度是15°-45°。用这种方法，通过进行第一刻蚀处理，导电层617-622(第一导电层617a-622a和第二导电层617b-622b)可以以包括第一导电层和第二导电层的第一形式形成。图14B包括栅绝缘膜616。第一形式中没有被导电层617-622覆盖的区域被刻蚀并变薄。
其次，不除去抗蚀剂掩模进行第二刻蚀处理(图14C)。这里，CF4、Cl2和O2用作刻蚀气体，W膜被选择地刻蚀。该情形中，第二导电层628b-633b用第二刻蚀处理形成。另一方面，第一导电层617a-622a没有刻蚀得很多。然后，以第二形式形成导电层628-633。
然后，不除去抗蚀剂掩模进行第一掺杂处理，给出n型的杂质元素以低浓度添加到岛中。掺杂处理可以根据离子掺杂法或离子注入法进行。离子掺杂法在1×1013-5×1014原子/cm2的剂量和40-80kV的加速电压的条件下进行。本实例中，剂量是5×1013原子/cm2，加速电压是60kV。给出n型的杂质元素是属于15族元素的元素，典型地可以是磷(P)或砷(As)。本实例中，用磷(P)。这里，导电层628-633是一种掩模，防备(against)给出n型的杂质元素。杂质区623-627以自对准方式形成。给出n型的杂质元素在1×1018-1×1020/cm3的浓度范围添加到杂质区域623-627。
除去抗蚀剂掩模之后，上面重新形成抗蚀剂掩模634a-634c。然后，用比第一掺杂处理所用的加速电压更高的加速电压进行第二掺杂处理。离子掺杂法在1×1013-1×1015原子/cm2的剂量和60-120kV的加速电压的条件下进行。在这次掺杂处理中，第二导电层628b-632b用作防备杂质元素的掩模。然后，进行掺杂，使得杂质元素添加到第一导电层锥形部分的下面的岛中。然后，用比第二掺杂处理低的加速电压进行第三掺杂处理。结果是，得到图15A所示的状态。离子掺杂法在1×1015-1×1017原子/cm2的剂量和50-100kV的加速电压的条件下进行。通过进行第二掺杂处理和第三掺杂处理，给出n型的杂质元素在1×1018-5×1019/cm3的浓度范围添加到与第一导电层重叠的低浓度杂质区636、642和648中。给出n型的杂质元素在1×1019-5×1021/cm3的浓度范围添加到高浓度杂质区635、638、641和647中。
用适当的加速电压，第二掺杂处理和第三掺杂处理可一次形成低浓度杂质区和高浓度杂质区。
其次，除去抗蚀剂掩模之后，重新形成抗蚀剂掩模650a-650c，进行第四掺杂处理。通过进行第四掺杂处理，岛上形成杂质区653、654、659和660，其是p沟道型TFT的有源层。杂质区653、654、659和660包含给出与上一个导电类型相反的其它导电类型的杂质元素。第二导电层628a-632a用作防备杂质元素的掩模。然后，添加给出p型的杂质元素，杂质区以自对准的方式形成。本实例中，杂质区653、654、659和660用硼烷(B2H6)通过离子掺杂形成(图15B)。在第四掺杂处理中，上面形成n沟道型TFT的岛用抗蚀剂掩模650a-650c覆盖。通过第一到第三掺杂处理，不同浓度的磷添加到杂质区653和654以及659和660中。然而，掺杂处理在所有的区域上进行，使得给出p型的杂质元素的浓度可以是1×1019-5×1021原子/cm3。这样，当这些区域作为p沟道型TFT的源区和漏区起作用时不会发生什么问题。
通过这些步骤，杂质区形成于岛上。
其次，除去抗蚀剂掩模650a-650c，形成第一夹层绝缘膜661。作为第一夹层绝缘膜661，100-200nm厚度含硅的绝缘膜用等离子体CVD法或溅射法形成。本实例中，150nm厚度的氮氧化硅膜用等离子体CVD法形成。然而，第一夹层绝缘膜661不限于氮氧化硅膜，还可以是单层或叠层结构含硅的其它绝缘膜。
其次，如图15C所示，激光照射法用作激活处理。如果用激光退火法，可以使用用于晶化的激光器。激活需要大约0.01-100MW/cm2(优选的，0.01-10MW/cm2)的能量密度与用于晶化同样的移动速度。连续波激光器可用于晶化，同时脉冲激光器可用于激活。
激活处理可以在第一夹层绝缘膜形成之前进行。
用加热处理(在300℃-550℃热处理1-12小时)可进行氢化。这种处理用包含在第一夹层绝缘膜661中的氢终结岛中的悬挂键。作为氢化的其它方法，可进行等离子体氢化(用等离子体激发的氢)或在含3％-100％氢的气氛中在300℃-650℃进行加热处理1-12小时。本情形中，无论，半导体层都可以独立于第一夹层绝缘膜的存在被氢化。
其次，用无机绝缘膜材料或有机绝缘体材料在第一夹层绝缘膜661上形成第二夹层绝缘膜662。本实例中，形成1.6μm厚度的丙烯酸树脂膜。其次，形成第二夹层绝缘膜662之后，形成第三夹层绝缘膜672与第二夹层绝缘膜662接触。本实例中，氮化硅用作第三绝缘膜672。
然后，在驱动电路686中形成导线664-668，电连接到杂质区中。这些导线通过图形化含50nm厚度的Ti膜和500nm厚度的合金膜(Al和Ti的)的叠层膜形成。每个导线的结构不限于两层结构，还可以是单层结构或有三层或多层的叠层结构。导线的材料不限于Al和Ti。例如，Al和Cu可形成于TaN膜上，然后Ti膜可形成于其上以得到叠层膜。叠层膜可以图形化以形成导线(图16)。
在像素部分687中，形成像素电极670、栅导线669和连接电极668。连接电极668将源导线(643a和643b的叠层)电连接到像素TFT上。栅导线669电连接到像素TFT的栅电极上。像素电极670电连接到像素TFT的漏区690上。另外，像素电极670电连接到作为形成锁存电容的一个电极起作用的岛685上。这里，像素电极和连接电极用同样的材料形成。然而，对于像素电极670，理想地使用对主要含Al或Ag的膜或其叠层膜具有良好反射能力的材料。
用这种方法，具有n沟道型TFT 681和p沟道型TFT 682的CMOS电路、具有n沟道型TFT 683的驱动电路686、像素TFT 684、和具有锁存电容685的像素部分687可形成于同一衬底上。结果是，完成了有源矩阵衬底。
驱动电路686的n沟道型TFT有沟道形成区637、与形成栅电极(栅重叠LDD(GOLD)区)一部分的第一导电层628a重叠的低浓度杂质区636和作为源区或漏区起作用的高浓度杂质区652。通过连接n沟道型TFT 681和电极666形成CMOS电路的p沟道型TFT 682有沟道形成区640、作为源区或漏区起作用的高浓度杂质区653、以及含给出p型的杂质元素的杂质区654。n沟道型TFT 683有沟道形成区643、与形成栅电极一部分的第一导电层630a重叠的低浓度杂质区642(GOLD区)、和作为源区或漏区起作用的高浓度杂质区656。
像素部分的像素TFT684有沟道形成区646、形成于栅电极外面的低浓度杂质区645(LDD区)、和作为源区或漏区起作用的高浓度杂质区658。作为锁存电容685的一个电极起作用的岛包含给出n型的杂质元素和给出p型的杂质元素。锁存电容685包括电极(632a和632b的叠层)和用绝缘膜616作为电介质的岛。
根据本实例在像素结构中，安排源导线和像素电极的末端重叠以便于阻挡像素之间空隙中的光而不用黑矩阵。
本实例中，说明要用于液晶显示设备的有源矩阵衬底的结构。然而，可以用根据本实例的制造步骤使用发光设备。发光设备通常是显示面板，其中衬底上的发光元件封在衬底和外壳之间或显示面板中实施TFT的显示模块中。每个发光元件有包括能得到产生于电场中的电致发光的有机化合物的层(发光层)、阳极层和阴极层。
在本实例所用的发光元件中，正空穴注入层、电子注入层、正空穴输运层、或电子输运层可以只用无机化合物或含混有有机化合物的无机化合物的材料。这些层可以彼此部分的混合。
本实例可与第1-第9实例组合实施。
(第11实例)
本实例中，为了晶化半导体膜，照射激光的过程和用介质晶化半导体膜的过程组合在一起。当使用介质元素时，理想地使用JP Laid-Open7-130652和JP Laid-Open 8-78329中公开的技术。
首先，如图17A所示，具有突起502的绝缘膜形成于衬底500上。然后，半导体膜503形成于绝缘膜501上。
其次，半导体膜503用介质元素晶化(图17B)。例如，当使用JPLaid-Open 7-130652中公开的技术时，含10ppm(重量)醋酸镍盐的溶液涂在半导体膜503上以形成含镍层504。然后，含镍层504在500℃受到脱氢处理1小时并在550℃-650℃受到热处理4-12小时，本实例中，在550℃处理8小时。结果是，形成具有改善了的结晶性的半导体膜505。除了镍(Ni)，诸如锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Co)、铂(Pt)、铜(Cu)和金(Au)的元素可以用作介质元素。
然后，具有进一步改善的结晶性的半导体膜506通过激光照射由经NiSPC晶化的半导体膜505形成。通过激光照射得到的半导体膜506包括介质元素。因而，进行处理(吸取)以便从半导体膜506中除去介质元素。用JP Laid-Open 10-135468或JP Laid-Open 10-135469中公开的技术进行吸取。
更具体地，激光照射后得到的半导体膜506中形成部分含磷的区域507。然后，区域507在氮气氛中550-800℃受到热处理5-24小时，该情形中，在600℃热处理12小时。然后，半导体膜506中含磷的区域507作为吸取位起作用。然后，半导体膜506中的介质元素可以偏析到含磷的区域507中(图17D)。
之后，半导体膜506的含磷区域507被图形化以除去。然后，可以得到岛508，其中介质元素的浓度减少到不超过1×1017原子/cm3，优选的到大约1×1016原子/cm3(图17E)。
晶化之前将含介质元素的溶液涂在半导体膜上之后，可以用激光照射来生长晶体，而不用SPC。
本实例可以与实例1-11组合实施。
(第12实例)
本实例中，将说明通过重叠多个激光束组合的激光束的形式。
图18A示出没有狭缝从物体上多个激光振荡装置振荡的激光的激光束的实例。图18A所示的激光束是卵形。根据本发明，从激光振荡装置振荡的激光的激光束形式不限于卵形。激光束的形式依赖于激光器的类型并可以用光学系统形成。例如，发自Lambda的XeCl准分子激光器L3308(308nm波长和30nm脉冲宽度)的激光的形式是10mm×30mm(光束轮廓的半宽)的矩形。发自YAG激光器的激光的形式是棒状的环形或圆形。发自片状激光器的激光的形式是矩形。用光学系统形成激光，可以产生所需尺寸的激光。
图18B示出图18A所示激光束长轴L方向上激光的能量密度分布。图18A所示的激光束对应于满足等于图18B中能量密度峰值的1/e2的能量密度的区域。这种分布中，具有卵形激光束的激光的能量密度越向着卵形的中心O变得越高。图18A所示的激光具有在中心轴方向遵循高斯分布的能量密度。可能具有均匀能量密度的区域非常小。
其次，图18C示出从具有图18A所示激光束的激光组合得到的激光束形式。图18C示出四个激光的激光束重叠形成一个线形激光束的情形。要重叠的激光束的数目不限于此。
如图18C所示，所有的激光束具有同样的卵形长轴。激光束重叠并彼此部分组合。结果是，形成一个激光束360。连接所有卵形中心O得到的直线是激光束360的中心轴。
图18D示出图18C所示激光在中心轴y方向组合的激光束的能量密度分布。图18C所示的激光束对应于满足等于图18B中能量密度峰值的1/e2的能量密度的区域。在所有组合前的激光束的部分中，能量密度相加。例如，当所示重叠的光束的能量密度L1和L2相加时，结果基本上等于光束能量密度L3的峰值。然后，能量密度在卵形中心中变平(level)。
理想地，L1和L2相加的结果等于L3。但是，实际上，它们不总是相等。L1和L2相加得到的值与L3之间的差别可以由设计者适当地设定。
当独立地使用激光束时，能量密度分布遵循高斯分布。因而，具有均匀能量密度的激光很难照射到整个部分上，其是半导体膜或与绝缘膜的平坦部分接触的岛。然而，如图18D所示，多激光束重叠以补偿彼此之中具有较低能量密度的部分。这样，具有均匀能量密度的区域变得比单独使用激光束所得到的区域大。因而，半导体膜的结晶性可以有效地改善。
图19A和19B示出在图18C中虚线B-B’和C-C’处计算得到的能量密度分布。在图19A和19B中，基准是满足位于峰值1/e2在组合之前的激光束的能量密度的区域。组合之前的激光束中，短轴方向的长度是37μm，长轴方向的长度是410μm。中心之间的距离是192μm。本情形中，B-B’和C-C’处能量密度分别具有图19A和19B所示的分布。虽然，B-B’处的分布略低于C-C’处的分布，可以认为它们是一样的大小。因而，组合的激光束的形式可以认为在满足能量密度等于组合之前的激光束峰值的1/e2的区域中是线形的。
图20是示出组合的激光束的能量分布的图。区域361有均匀的能量密度。区域362有较低的能量密度。图20中，激光束中心轴方向的长度是WTBW，而具有均匀能量密度的区域361中心轴方向的长度是Wmax。当长度WTBW大于长度Wmax时，具有不均匀且不能用于半导体晶化的能量密度的区域362的百分比变得大于具有均匀能量密度、能用于晶化的区域361。当只照射能量密度不均匀的区域362时，就产生微晶。然后，半导体膜的结晶性就不高。因此，必需安排绝缘膜的突起和沉陷和扫描路径以便于防止半导体膜的岛区域和仅仅区域362重叠。然后，当区域362对区域361的百分比变大时，限制就变得更大。用狭缝可以防止只有能量密度不均匀的区域362照射到形成于绝缘膜沉陷上的半导体膜上。然后，绝缘膜突起和沉陷以及扫描路径的安排上的限制可以有效地减少。
本实例可与第1-第11实例组合实施。
(第13实例)
本实例中，将说明用于本发明的激光照射设备的光学系统以及每个光学系统和狭缝之间的位置关系。
图21示出四个激光束组合成一个激光束时使用的光学系统。图21所示的光学系统有6个柱面透镜417-422。发自箭头所指方向的四束激光束进入四个柱面透镜419-422中。柱面透镜419和421形成的2个激光束的形式再次用柱面透镜417成形。然后，激光束通过狭缝424照射到物体423上。另一方面，柱面透镜420和422成形的2个激光束再用柱面透镜418成形。然后，激光束通过狭缝424照射到物体423上。
物体423上的激光的光束重叠并彼此部分地组合以形成一个激光束。
每个透镜的焦距和入射角可以由设计者适当地设定。离物体423最近的柱面透镜417和418的焦距设计得小于柱面透镜419-422的焦距。例如，离物体423最近的柱面透镜417和418的焦距是20mm。柱面透镜419-422的焦距是150mm。本实例中，设定每个透镜使得激光从柱面透镜417和418到物体400的入射角可以是25°，激光从柱面透镜419-422到柱面透镜417和418的入射角可以是10°。为了防止回返光，并形成均匀的照射，激光到衬底的入射角保持在大于0°，理想地是5-30°。
图21示出组合4个激光束的实例。本情形中，提供分别对应于4个激光振荡装置的4个柱面透镜，和对应于4个柱面透镜的2个柱面透镜。然而，要组合的激光束的数目不限于此。可以组合2-8个激光束。如果组合n个激光束(其中n＝2、4、6或8)，提供分别对应于n个激光振荡装置的n个柱面透镜，和对应于n个柱面透镜的n/2个柱面透镜。如果组合n个激光束(其中n＝3、5或7)，提供分别对应于n个激光振荡装置的n个柱面透镜，和对应于n个柱面透镜的(n+1)/2个柱面透镜。
如果5个或更多激光束重叠，从光学系统放置的位置看第5个和随后的激光束理想地从衬底的对面侧照射，干涉等。该情形中，必须在衬底的对面侧还提供狭缝。衬底必须是透光的。
为了防止沿着初始光路返回的回返光，到衬底的入射角理想地保持在大于0°和小于90°。
为了照射均匀的激光，入射面必须垂直于被照射的面，并包括矩形的短边和长边，由每个光束在组合之前形成。然后，激光的入射角θ理想地满足θ≥arctan(W/2d)，其中W是包括在入射面内的长边或短边的长度，d是置于照射面上并对激光透明的衬底的厚度。每个激光组合前必须满足该方程。当激光路径不在入射面上时，投射到入射面上的路径的入射角是入射角θ。如果激光以入射角θ进入，衬底表面反射的光和衬底背面反射的光不干涉。因而，可以照射均匀的激光。本说明中，衬底的折射率是1。实际上，大多数衬底具有1.5左右的折射率。考虑到这个值，可以得到比根据本说明计算的角度更大的计算值。然而，束斑的两个纵向末端的能量被衰减。因而，干涉在这部分没有很大的影响，用计算的值可以得到干涉衰减的充分影响。
具有用在本发明中的激光照射设备的光学系统不限于本实例中说明的结构。
本实例可与第1-第12实例组合实施。
(第14实例)
具有卵形激光束的激光在垂直于扫描方向的方向上具有遵循高斯分布的能量密度分布。因而，在总区域中的低能量密度区域的百分比高于具有矩形或线形激光束的激光。这样，在本发明中，激光的矩形和线形激光束是理想的，其具有更均匀的能量密度分布。准分子激光器和片状激光器分别是典型的气体激光器和固体激光器，其能得到矩形或线形激光束。本实例中，将说明片状激光器。
图22A示出片状激光振荡装置的结构的实例。图22A所示的片状激光振荡装置有柱7500、反射镜7501、输出镜7502、和柱面透镜7503。
当激发光照射到棒7500时，激发光在棒7500中走Z字型光路。然后，激光发射到反射镜7501或输出镜7502侧。发射到反射镜7501侧的激光被反射并再次进入棒7500。然后，激光发射到输出镜7502侧。棒7500是使用片状板介质的片状。通过用片状棒7500，发射时可以形成较长或线形的激光束。发射的激光在柱面透镜7503中处理使得激光束的形式能更窄。然后，激光束从激光振荡装置中发射。
图22B示出片状激光振荡装置的另一种结构，其不同于图22A所示的那个。图22B中的结构与图22A中的不同在于柱面透镜7504加到激光振荡装置中。激光束的长度可以用柱面透镜7504控制。
当相干长度是10cm或更长，优选的是1m或更长时，激光束可以变得更窄。
为了防止棒7500的温度过度上升，可以提供，例如，用于循环冷却水的控制温度的装置。
图22C示出柱面透镜形式的实例。本实例中柱面透镜7509用支架7510固定。柱面透镜7509有圆柱表面和矩形平面，其彼此面对。圆柱表面的两个母线和面对的矩形的两侧都互相平行。圆柱表面的母线和平行的两侧形成的两个平面分别以大于0°并小于90°的角度与矩形的平面相交。当两个平行侧形成的两个平面，分别地，以小于90°的角度与矩形的平面相交时，可以得到比以90°或更大角度相交时得到的焦距更短的焦距。然后，激光束的形式变得更窄并更接近于线形激光束。
本实例可与第1-第13实例组合实施。
(第15实例)
本实例中，将说明激光束重叠时激光束中心之间的间距与能量密度之间的关系。
图23中，激光束中心轴方向上能量密度的分布和组合的激光束能量密度的分布分别用实线和虚线表示。激光束中心轴方向上能量密度的值通常遵循高斯分布。
当满足能量密度等于或大于激光束组合前峰值的1/e2的中心轴方向的间距是1时，峰值间的间距是X。在组合的激光束中，组合后的峰值和谷值平均值间的增量是Y。通过拟合得到的X和Y的关系示于图24。图24中Y以百分比表示。
图24中，能量差Y在下面的方程1的近似表示中表示：
Y＝60-293X+340X2   [Eq.1]
(其中X是两个解中较大的一个)
根据方程1，当能量差需要大约是5％时，例如，X大约是0.584。理想地，Y＝0，这实际上很难实现。这样，设计者必须适当地设定能量差Y可接受的范围。尽管Y＝0是理想的，但束斑长度变短。因而，X可以根据产出的平衡来决定。
其次，将说明Y可接受的范围。图25示出光束是卵形时YVO4激光器输出(W)的分布对中心轴方向的光束宽度。阴影区是得到良好结晶性所需的输出能量的范围。组合的激光输出能量只需要在3.5-6W的范围。
当组合束斑输出能量的最大值和最小值刚刚落在得到良好结晶性所需要的输出能量范围时，得到良好结晶性的能量差Y是最大的。因而，图25中，能量差Y是±26.3％。能量差Y只需要落在得到良好结晶性的范围内。
得到良好结晶性的输出能量范围依赖于可接受的良好结晶性范围。输出能量的分布还依赖于激光束形式。这样，能量差Y可接受的范围不总是限于这些值。设计者必须适当的限定良好结晶性所需的输出能量的范围。然后，能量差Y可接受的范围必须基于所用激光器的输出能量分布来限定。
本实例可与第1-第14实例组合实施。
(第16实例)
根据本发明半导体装置的多沟道TFT比用晶化的半导体膜形成的多沟道TFT和单沟道TFT在S值、迁移率、阈值等等上具有更小的变化量。
图45A示出根据本发明的n型多沟道TFT的S值的频率分布。根据本发明的多沟道TFT具有通过在有沉陷和突起的绝缘膜上激光照射晶化的半导体膜。绝缘膜每个突起和沉陷的宽度分别是1.25μm和1.50μm。TFT的沟道长度是8μm，总的沟道宽度是12μm。
为了比较，图45B示出在平坦绝缘膜上晶化的n型单沟道TFT的S值频率分布。TFT的沟道长度和沟道宽度都是8μm。图45C示出在平坦绝缘面上晶化的n型多沟道TFT的S值的频率分布。TFT中，沟道长度是8μm。总沟道宽度是12μm。每个沟道的宽度是2μm。沟道间距是2μm。
图45B中标准误差是σ＝15.8mV/dec.，图45C中标准误差是σ＝19.9mV/dec.。另一方面，图45A中的标准误差是σ＝8.1mV/dec.，其小于其它两个值。因而，图45A所示根据本发明的n型多沟道TFT有较小的S值变化。
图45B中TFT的沟道宽度比图45A中TFT总沟道宽度短。图45C中的TFT中，每个沟道的宽度和沟道间距比图45A中的长。然而，即使考虑到这些条件，图45A中标准偏差可以比图45B和45C中的明显的小。因而，根据本发明n沟道型TFT可以有较小的S值。
其次，图46A示出根据本发明n型多沟道TFT阈值的频率分布。图46A中TFT的结构与图45A中一样。为了比较，图46B示出在平坦绝缘膜上晶化的n型单沟道TFT阈值的频率分布。图46B中TFT的结构与图45B中一样。图46C示出在平坦绝缘膜上晶化的n型多沟道TFT阈值的频率分布。图46C中TFT的结构与图45B中一样。
图46B中标准误差是σ＝126mV/dec.，图46C中标准误差是σ＝153mV/dec.。另一方面，图45A中的标准误差是σ＝80mV/dec.，其小于其它两个值。因而，图46A所示根据本发明的n型多沟道TFT阈值有较小变化。
图46B中TFT的沟道宽度比图46A中TFT总沟道宽度短。图46C的TFT中，每个沟道的宽度和沟道间距比图46A中的长。然而，即使考虑到这些条件，图46A中标准偏差可以比图46B和46C中的明显的小。因而，根据本发明n沟道型TFT可以有较小的阈值。
其次，图47A示出根据本发明n型多沟道TFT迁移率的频率分布。图47A中TFT的结构与图45A中一样。为了比较，图47B示出在平坦绝缘膜上晶化的n型单沟道TFT迁移率的频率分布。图47B中TFT的结构与图45B中一样。图47C示出在平坦绝缘膜上晶化的n型多沟道TFT迁移率的频率分布。图47C中TFT的结构与图45B中一样。
图47B中标准误差是σ＝7.9％，图47C中标准误差是σ＝9.2％。另一方面，图47A中的标准误差是σ＝5.2％，其小于其它两个值。因而，图47A所示根据本发明的n型多沟道TFT迁移率有较小变化。图47A中，迁移率用沟道宽度的设计值计算。因而，实际的迁移率可能低大约20％。
图47B中TFT的沟道宽度比图47A中TFT总沟道宽度短。图47C的TFT中，每个沟道的宽度和沟道间距比图47A中的长。然而，即使考虑到这些条件，图47A中标准偏差可以比图47B和47C中的明显的小。因而，根据本发明n沟道型TFT可以有较小的迁移率。
其次，图48A示出根据本发明p型多沟道TFT阈值的频率分布。图48A中TFT的结构与图45A中一样。为了比较，图48B示出在平坦绝缘膜上晶化的p型单沟道TFT阈值的频率分布。图48B中TFT的结构与图45B中一样，除了极性不同。图48C示出在平坦绝缘膜上晶化的p型多沟道TFT阈值的频率分布。图48C中TFT的结构与图45B中一样，除了极性不同。
图48B中标准误差是σ＝218mV，图48C中标准误差是σ＝144mV。另一方面，图48A中的标准误差是σ＝77mV，其小于其它两个值。因而，图48A所示根据本发明的p型多沟道TFT阈值有较小变化。
图48B中TFT的沟道宽度比图48A中TFT总沟道宽度短。图48C的TFT中，每个沟道的宽度和沟道间距比图48A中的长。然而，即使考虑到这些条件，图48A中标准偏差可以比图48B和48C中的明显的小。因而，根据本发明p沟道型TFT可以有较小的阈值。
其次，图49A示出根据本发明p型多沟道TFT迁移率的频率分布。图49A中TFT的结构与图45A中一样，除了极性不同。为了比较，图49B示出在平坦绝缘膜上晶化的p型单沟道TFT迁移率的频率分布。图49B中TFT的结构与图45B中一样，除了极性不同。图49C示出在平坦绝缘膜上晶化的p型多沟道TFT迁移率的频率分布。图49C中TFT的结构与图45B中一样，除了极性不同。
图49B中标准误差是σ＝7.6％，图49C中标准误差是σ＝5.9％。另一方面，图49A中的标准误差是σ＝4.6％，其小于其它两个值。因而，图49A所示根据本发明的p型多沟道TFT迁移率有较小变化。图49A中，迁移率用沟道宽度的设计值计算。因而，实际迁移率可能低大约20％。
图49B中TFT的沟道宽度比图49A中TFT总沟道宽度短。图49C的TFT中，每个沟道的宽度和沟道间距比图49A中的长。然而，即使考虑到这些条件，图49A中标准偏差可以比图49B和49C中的明显的小。因而，根据本发明p沟道型TFT可以有较小的迁移率。
如图45A-49C所示，根据本发明的多沟道TFT可以抑制性能上的变化。每个沟道的晶体取向比平坦绝缘膜上晶化的单沟道TFT和多沟道TFT更容易旋转。因而，包括各种晶体取向。这样，由于晶体取向造成的形成上的变化可以容易地变平。
；
(第17实例)
本实例中，将说明本发明的结构，用于在矩形或条状栅电极上形成绝缘膜，从而在绝缘膜的面上提供沉陷和突起。
首先，如图50A所示，在衬底7000上形成导电膜并图形化。这样，形成第一矩形栅电极7001和7002。第一栅电极7001和7002的厚度理想地大约是40-150nm。第一栅电极7001和7002具有条形形式。
其次，第一栅绝缘膜7003形成于衬底7000上，从而覆盖第一栅电极7001和7002。第一栅绝缘膜7003的厚度理想地是40-150nm。第一栅绝缘膜7003的表面由于矩形第一栅电极7001和7002的存在有沉陷和突起。每个突起的宽度理想地是0.5-10μm。放置第一栅电极7001和7002使得它们落在该范围内。
其次，半导体膜7004形成于第一栅绝缘膜7003上(图50B)。半导体膜7004的厚度理想地大约是60-200nm。
其次，通过向半导体膜7004照射激光，如图50C所示形成具有改善了的结晶性的多晶半导体膜。多晶半导体膜通过激光照射融化，体积移动到第一栅绝缘膜7003的沉陷中。然后，暴露(expose)第一栅绝缘膜7003的突起。多晶半导体膜图形化以形成岛状半导体膜7005(图50C)。
其次，形成第二栅绝缘膜7006使其覆盖岛状半导体膜7005(图50D)。第一栅绝缘膜7003和第二栅绝缘膜7006部分地刻蚀以形成接触孔。然后，部分地暴露第一栅电极7001和7002。
其次，形成导电膜并图形化，使得导电膜能覆盖第一栅电极7001和7002暴露的部分以及第二栅绝缘膜7006。结果是，形成第二栅电极7007，其在接触孔中连接到第一栅电极7001和7002。
然后，给出导电性的杂质掺杂到岛状半导体膜7005中，使得沟道形成区可以形成于半导体膜7005与第二栅电极7007通过第二栅绝缘膜7006彼此重叠的部分。本实例中，抗蚀剂掩模形成于其上来掺杂数次。这样，形成作为源/漏区起作用的第一杂质区7008和作为LDD区起作用的第二杂质区7009(图50E)。
图50F是图50E所示状态的俯视图。图50E是图50F中线A-A’处得到的截面图。图50G是图50F中线B-B’处得到的截面图。
图50G所示的区7010对应于沟道形成区。沟道形成区7010通过第一栅绝缘膜7003与第一栅电极7001和7002重叠。沟道形成区7010通过第二栅绝缘膜7006与第二栅电极7007重叠。
具有本实例中所说明的结构的TFT不仅在沟道形成区7010的顶表面附近而且在两侧表面都有沟道。因而，可以提高开电流。
图50C中，暴露第一栅绝缘膜7003的突起。然而，依赖于所形成半导体膜7004的厚度，岛状半导体膜7005可以覆盖第一栅绝缘膜7003的突起。本情形中，另外，岛状半导体膜7005的表面被刻蚀。然后，暴露第一栅绝缘膜7003的突起。

Claims (7)

1.一种半导体装置，包括：
具有结晶半导体膜的薄膜晶体管，其中该结晶半导体膜包括多个沟道形成区、一个源区和一个漏区，
具有多个矩形或者条形阶变并且具有多个矩形或者条形阶变的多个沉陷底部部分的绝缘膜，
其中该多个沟道形成区被平行提供，
其中该多个沟道形成区的每一个都提供在多个沉陷底部部分的每一个上，
其中多个沟道形成区的每一个都在多个矩形或条形阶变的纵向方向上延伸。
2.一种半导体装置，包括：
具有结晶半导体膜的薄膜晶体管，其中该结晶半导体膜包括多个沟道形成区、一个源区和一个漏区，
具有多个矩形或者条形阶变并且具有多个矩形或者条形阶变的多个沉陷底部部分和多个突起顶部部分的绝缘膜，
其中该多个沟道形成区被平行提供，
其中该多个沟道形成区的每一个都提供在多个沉陷底部部分的每一个上，
其中多个沟道形成区的每一个都在多个矩形或条形阶变的纵向方向上延伸，并且
其中源区或漏区从多个沉陷底部部分的其中一个延伸到多个突起顶部部分的其中一个。
3.一种半导体装置，包括：
具有结晶半导体膜的薄膜晶体管，其中该结晶半导体膜包括多个沟道形成区、一个源区和一个漏区，
具有多个非周期矩形或者条形阶变并且具有多个非周期矩形或者条形阶变的多个沉陷底部部分和多个突起顶部部分的绝缘膜，
其中该多个沟道形成区被平行提供，
其中该多个沟道形成区的每一个都提供在多个沉陷底部部分的每一个上，
其中多个沟道形成区的每一个都在多个非周期矩形或条形阶变的纵向方向上延伸，并且
其中源区或漏区从多个沉陷底部部分的其中一个延伸到多个突起顶部部分的其中一个。
4.根据权利要求1-3中任何一个的半导体装置，其中绝缘膜有阶变，其具有氧化硅或氮氧化硅的第一绝缘膜，和形成于第一绝缘膜上的矩形或条形图形的氧氮化硅或氮化硅的第二绝缘膜。
5.根据权利要求1-3中任何一个的半导体装置，其中绝缘膜有阶变，其具有矩形或条形图形的氧化硅或氮氧化硅的第一绝缘膜和形成于第一绝缘膜上的氧氮化硅或氮化硅的第二绝缘膜。
6.一种半导体装置，包括：
多个第一栅电极，每个有矩形或条形；
第一栅绝缘膜，其覆盖多个第一栅电极并且有多个沉陷和突起；
结晶半导体膜，其具有多个沟道形成区，其中该多个沟道形成区的每一个都提供在第一栅绝缘膜的多个沉陷中的每一个上；
第二栅绝缘膜，其形成于结晶半导体膜上并且与第一栅绝缘膜的突起接触；以及
第二栅电极，其形成于第二栅绝缘膜上并且通过第一和第二栅绝缘膜中的接触孔与多个第一栅电极接触，
其中多个沟道形成区通过第一栅绝缘膜与多个第一栅电极中的任何两个重叠并且通过第二栅绝缘膜与第二栅电极重叠。
7.根据权利要求1-3和6中任何一个的半导体装置，其中该半导体装置引入到选自包含移动信息终端、视频相机、数码相机、个人计算机、电视接收器、移动电话和投影型显示设备的组中的电子设备中。
CNB021605211A 2001-12-28 2002-12-27 半导体装置和半导体装置制造系统 Expired - Fee Related CN100440538C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001401518 2001-12-28
JP401518/01 2001-12-28
JP399038/01 2001-12-28
JP2001399038 2001-12-28
JP399038/2001 2001-12-28
JP401518/2001 2001-12-28

Publications (2)

Publication Number Publication Date
CN1428873A CN1428873A (zh) 2003-07-09
CN100440538C true CN100440538C (zh) 2008-12-03

Family

ID=26625355

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021605211A Expired - Fee Related CN100440538C (zh) 2001-12-28 2002-12-27 半导体装置和半导体装置制造系统

Country Status (5)

Country Link
US (2) US7115903B2 (zh)
EP (1) EP1326273B1 (zh)
KR (1) KR100913211B1 (zh)
CN (1) CN100440538C (zh)
TW (1) TWI263337B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973319B2 (en) 2018-11-15 2024-04-30 Uab Brolis Semiconductors Radiant beam combining of multiple multimode semiconductor laser diodes for directional laser beam delivery applications

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
JP4011344B2 (ja) 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
TWI267131B (en) * 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
JP4406540B2 (ja) * 2003-03-28 2010-01-27 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
ITTO20030318A1 (it) * 2003-04-24 2004-10-25 Sacmi Dispositivo sensore di gas a film sottile semiconduttore.
JP4152806B2 (ja) * 2003-05-28 2008-09-17 株式会社半導体エネルギー研究所 レーザ光照射装置
TW200507279A (en) * 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
KR20050053883A (ko) * 2003-12-03 2005-06-10 삼성전자주식회사 표시 장치용 박막 트랜지스터 표시판
US7547866B2 (en) * 2004-04-28 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing semiconductor device including an autofocusing mechanism using the same
CN100565806C (zh) 2004-07-30 2009-12-02 株式会社半导体能源研究所 激光辐照装置和激光辐照方法
KR100689315B1 (ko) 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
CN101667538B (zh) * 2004-08-23 2012-10-10 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007142167A (ja) * 2005-11-18 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
CN101331592B (zh) 2005-12-16 2010-06-16 株式会社半导体能源研究所 激光照射设备、激光照射方法和半导体装置的制造方法
TWI418036B (zh) * 2006-12-05 2013-12-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2008069432A1 (en) * 2006-12-05 2008-06-12 Electronics And Telecommunications Research Institute Mask pattern for selective area growth of semiconductor layer and selective area growth method using the mask pattern for semiconductor layer
JP2008252068A (ja) * 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130256286A1 (en) * 2009-12-07 2013-10-03 Ipg Microsystems Llc Laser processing using an astigmatic elongated beam spot and using ultrashort pulses and/or longer wavelengths
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
FR2972447B1 (fr) * 2011-03-08 2019-06-07 Saint-Gobain Glass France Procede d'obtention d'un substrat muni d'un revetement
CN102646594A (zh) * 2011-05-20 2012-08-22 京东方科技集团股份有限公司 一种esd电路的沟道及其制备方法
WO2013031198A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
JP6040438B2 (ja) * 2011-11-09 2016-12-07 株式会社Ｊｏｌｅｄ 薄膜形成基板及び薄膜形成方法
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN104028891B (zh) * 2013-03-06 2016-06-15 中国科学院理化技术研究所 在线监测激光晶体应变的焊接系统及其在线监测方法
KR102213223B1 (ko) * 2014-05-23 2021-02-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN105185705B (zh) * 2014-06-19 2019-04-26 中芯国际集成电路制造(上海)有限公司 半导体器件有源区结构的制造方法及用该方法制造的产品
JP6303931B2 (ja) * 2014-08-29 2018-04-04 日亜化学工業株式会社 発光装置
US9873180B2 (en) 2014-10-17 2018-01-23 Applied Materials, Inc. CMP pad construction with composite material properties using additive manufacturing processes
US11745302B2 (en) 2014-10-17 2023-09-05 Applied Materials, Inc. Methods and precursor formulations for forming advanced polishing pads by use of an additive manufacturing process
US10875153B2 (en) 2014-10-17 2020-12-29 Applied Materials, Inc. Advanced polishing pad materials and formulations
CN107078048B (zh) 2014-10-17 2021-08-13 应用材料公司 使用加成制造工艺的具复合材料特性的cmp衬垫建构
CN105807579B (zh) * 2014-12-31 2018-10-16 上海微电子装备（集团）股份有限公司 一种硅片和基板预对准测量装置和方法
CN113103145B (zh) 2015-10-30 2023-04-11 应用材料公司 形成具有期望ζ电位的抛光制品的设备与方法
US10391605B2 (en) 2016-01-19 2019-08-27 Applied Materials, Inc. Method and apparatus for forming porous advanced polishing pads using an additive manufacturing process
US10424672B2 (en) * 2016-02-19 2019-09-24 Silicon Display Technology Oxide semiconductor transistor
US11471999B2 (en) 2017-07-26 2022-10-18 Applied Materials, Inc. Integrated abrasive polishing pads and manufacturing methods
WO2019032286A1 (en) 2017-08-07 2019-02-14 Applied Materials, Inc. ABRASIVE DISTRIBUTION POLISHING PADS AND METHODS OF MAKING SAME
CN112654655A (zh) 2018-09-04 2021-04-13 应用材料公司 先进抛光垫配方
US11878389B2 (en) 2021-02-10 2024-01-23 Applied Materials, Inc. Structures formed using an additive manufacturing process for regenerating surface texture in situ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448632A (en) * 1981-05-25 1984-05-15 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor devices
US4710604A (en) * 1985-12-20 1987-12-01 Nippon Kogaku K. K. Machining apparatus with laser beam
JPH1012891A (ja) * 1996-06-20 1998-01-16 Sony Corp 薄膜半導体装置の製造方法
US5759879A (en) * 1995-04-10 1998-06-02 Sharp Kabushiki Kaisha Method for forming polycrystalline silicon film and method for fabricating thin-film transistor
WO2000063956A1 (fr) * 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
EP1067593A2 (en) * 1999-07-08 2001-01-10 Nec Corporation Semiconductor thin film forming system

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US48864A (en) * 1865-07-18 Machine for cleaning boots and shoes
US4330363A (en) 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS6331108A (ja) * 1986-07-25 1988-02-09 Citizen Watch Co Ltd Ｓｏｉ素子の製造方法
DE68909973T2 (de) * 1988-03-18 1994-03-24 Seiko Epson Corp Dünnfilmtransistor.
US5470265A (en) 1993-01-28 1995-11-28 Canon Kabushiki Kaisha Multi-electron source, image-forming device using multi-electron source, and methods for preparing them
JP2973492B2 (ja) 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5163220A (en) * 1991-10-09 1992-11-17 The Unites States Of America As Represented By The Secretary Of The Army Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes
NL194848C (nl) 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
JP3431647B2 (ja) 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
CA2112431C (en) 1992-12-29 2000-05-09 Masato Yamanobe Electron source, and image-forming apparatus and method of driving the same
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5589406A (en) 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
EP0640864B1 (en) 1993-08-25 2001-12-12 Kabushiki Kaisha Toshiba Liquid crystal display apparatus and fabrication method thereof
JPH07109573A (ja) 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5594296A (en) 1993-12-27 1997-01-14 Canon Kabushiki Kaisha Electron source and electron beam apparatus
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6162667A (en) 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
US5831387A (en) 1994-05-20 1998-11-03 Canon Kabushiki Kaisha Image forming apparatus and a method for manufacturing the same
TW395008B (en) 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
WO1997001863A1 (fr) 1995-06-26 1997-01-16 Seiko Epson Corporation Procede de formation de film semi-conducteur cristallin, procede de production de transistor a couche mince, procede de production de cellules solaires et dispositif cristal liquide a matrice active
GB9521855D0 (en) 1995-10-25 1996-01-03 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuitry
JPH09234579A (ja) 1996-02-28 1997-09-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
JPH09321310A (ja) 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US6759628B1 (en) 1996-06-20 2004-07-06 Sony Corporation Laser annealing apparatus
US5970368A (en) 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
US5981974A (en) 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10154816A (ja) 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
KR100307385B1 (ko) * 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
JPH1140501A (ja) * 1997-05-20 1999-02-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JPH1184418A (ja) 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
JP3943245B2 (ja) 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
US5994174A (en) 1997-09-29 1999-11-30 The Regents Of The University Of California Method of fabrication of display pixels driven by silicon thin film transistors
JPH11177102A (ja) * 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO1999031719A1 (fr) 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication
TW362322B (en) * 1998-01-19 1999-06-21 Accton Technology Corp Digital data exchanger
KR100580391B1 (ko) * 1998-09-03 2007-03-02 삼성전자주식회사 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100478577B1 (ko) 1998-10-16 2005-03-28 세이코 엡슨 가부시키가이샤 전기 광학 장치의 구동회로 및 그 구동방법, ｄ/ａ컨버터, 신호선 구동회로, 전기 광학 패널, 투사형표시장치, 및 전자기기
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP2000243967A (ja) 1999-02-22 2000-09-08 Sony Corp 半導体装置の製造方法
US6674136B1 (en) 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
JP2000277450A (ja) 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd レーザアニール装置及びこの装置を用いた薄膜トランジスタの製造方法
KR100524622B1 (ko) 1999-04-03 2005-11-01 엘지.필립스 엘시디 주식회사 폴리실리콘 반도체층을 포함한 박막트랜지스터 제조방법
KR100317623B1 (ko) 1999-04-16 2001-12-22 구본준, 론 위라하디락사 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법
JP4403599B2 (ja) 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP3425392B2 (ja) 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP2000349296A (ja) 1999-06-08 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4053691B2 (ja) 1999-06-29 2008-02-27 三井化学株式会社 ホスフィンオキシド化合物およびその製造方法
JP3897965B2 (ja) 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
TW544727B (en) 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3645755B2 (ja) 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP4776767B2 (ja) * 1999-10-26 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
US6653657B2 (en) 1999-12-10 2003-11-25 Semoconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US6780687B2 (en) 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
GB0006958D0 (en) 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv Method of manufacturing a transistor
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US6746901B2 (en) 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
DE60028015T2 (de) * 2000-06-06 2007-04-19 Lucent Technologies Inc. Kodeangepasstes Filter für einen CDMA Funk-Diversity-Empfänger
US7015882B2 (en) 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
EP1343134A4 (en) 2000-12-06 2008-07-09 Sony Corp TIME CONTROL GENERATION CIRCUIT FOR A DISPLAY AND DISPLAY THEREOF
JP3950988B2 (ja) 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2002324808A (ja) 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4071005B2 (ja) 2001-01-29 2008-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4744700B2 (ja) 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6602758B2 (en) 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7474002B2 (en) 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2003204067A (ja) 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6780693B2 (en) 2001-12-29 2004-08-24 Lg.Philips Lcd Co., Ltd. Method of fabricating polysilicon thin film transistor
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
TWI267131B (en) 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6812491B2 (en) 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US6906343B2 (en) 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US6841434B2 (en) 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6875998B2 (en) 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448632A (en) * 1981-05-25 1984-05-15 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor devices
US4710604A (en) * 1985-12-20 1987-12-01 Nippon Kogaku K. K. Machining apparatus with laser beam
US5759879A (en) * 1995-04-10 1998-06-02 Sharp Kabushiki Kaisha Method for forming polycrystalline silicon film and method for fabricating thin-film transistor
JPH1012891A (ja) * 1996-06-20 1998-01-16 Sony Corp 薄膜半導体装置の製造方法
WO2000063956A1 (fr) * 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
EP1067593A2 (en) * 1999-07-08 2001-01-10 Nec Corporation Semiconductor thin film forming system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973319B2 (en) 2018-11-15 2024-04-30 Uab Brolis Semiconductors Radiant beam combining of multiple multimode semiconductor laser diodes for directional laser beam delivery applications

Also Published As

Publication number Publication date
EP1326273A2 (en) 2003-07-09
US7115903B2 (en) 2006-10-03
KR100913211B1 (ko) 2009-08-24
CN1428873A (zh) 2003-07-09
US20070034877A1 (en) 2007-02-15
US7652286B2 (en) 2010-01-26
US20030230749A1 (en) 2003-12-18
TW200302581A (en) 2003-08-01
EP1326273A3 (en) 2005-07-06
TWI263337B (en) 2006-10-01
EP1326273B1 (en) 2012-01-18
KR20030057484A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
CN100440538C (zh) 半导体装置和半导体装置制造系统
US10879272B2 (en) Semiconductor device and semiconductor device production system
CN100409409C (zh) 半导体器件及其制造方法
US6933527B2 (en) Semiconductor device and semiconductor device production system
US7749818B2 (en) Semiconductor device and method of manufacturing the same
CN101217150B (zh) 半导体元件和使用半导体元件的半导体装置
JP4387099B2 (ja) 半導体装置の生産方法
JP4627135B2 (ja) 半導体装置の生産方法
JP4312466B2 (ja) 半導体装置の作製方法
CN101299412B (zh) 半导体器件及其制造方法
JP4526764B2 (ja) 半導体装置及び半導体装置の生産システム
JP2005340852A (ja) 半導体装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20171227