CN100449685C - 强电介质电容器及其制造方法和强电介质存储装置 - Google Patents

强电介质电容器及其制造方法和强电介质存储装置 Download PDF

Info

Publication number
CN100449685C
CN100449685C CNB2005101071378A CN200510107137A CN100449685C CN 100449685 C CN100449685 C CN 100449685C CN B2005101071378 A CNB2005101071378 A CN B2005101071378A CN 200510107137 A CN200510107137 A CN 200510107137A CN 100449685 C CN100449685 C CN 100449685C
Authority
CN
China
Prior art keywords
film
ferro
target
electrode
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101071378A
Other languages
English (en)
Other versions
CN1763911A (zh
Inventor
大桥幸司
木岛健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1763911A publication Critical patent/CN1763911A/zh
Application granted granted Critical
Publication of CN100449685C publication Critical patent/CN100449685C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

本发明所要解决的问题是提供一种强电介质特性良好、难以产生电极膜的剥离的强电介质电容器及其制造方法与强电介质存储装置。本发明的强电介质电容器的制造方法，在基体(10)的上方顺序配置下部电极(20)、至少一个中间电极(40)和上部电极(60)，并在各个电极之间设置强电介质膜(30、50)。在中间电极(40)的形成工序中，(a)在强电介质膜(30)的上方通过溅射法形成第一金属膜(41)，(b)在第一金属膜(41)的上方通过蒸镀法形成第二金属膜(46)。

Description

强电介质电容器及其制造方法和强电介质存储装置
技术领域
本发明涉及强电介质电容器及其制造方法，和强电介质存储装置。
背景技术
强电介质存储装置作为为非易失性且与DRAM具有相同的操作速度的下一代型存储器之一令人期待。进而，具有消耗功率比其他任何一种存储器都低的特长。为了实现该强电介质存储装置的高集成化，现有技术公开了如下技术方案：即层叠多个强电介质电容。但是，在该技术方案中，通过仅仅基于现有的溅射法形成的方法在作为基底的强电介质膜上形成中间电极，存在由之后的工序引起的电极膜从强电介质膜剥离的问题。进而，存在在中间电极上的强电介质膜上很难得到希望的强电介质特性的问题。
【专利文献1】特开2001-230384号公报
发明内容
本发明的目的是提供一种强电介质特性良好，且很难产生电极膜的剥离的强电介质电容器及其制造方法、和强电介质存储装置。
(1)一种强电介质电容器的制造方法，在基体的上方顺序配置下部电极、至少一个中间电极和上部电极，并在各个电极彼此之间设置强电介质膜，其特征在于：
在所述中间电极的形成工序中，具有：
在所述强电介质膜的上方通过溅射法形成第一金属膜的第1工序；
在所述第一金属膜的上方通过蒸镀法形成第二金属膜的第2工序，所述下部电极，包含通过溅射法形成的电极材料的初始晶核和通过蒸镀法形成电极材料的成长层，
在所述初始晶核和成长层之间形成扩散防止膜，或者当在所述初始晶核上层积多层的成长层时，在所述成长层彼此之间形成扩散防止膜。
根据本发明，通过溅射法形成第一金属膜，通过蒸镀法形成第二金属膜。在溅射法中，通常得到密接力高且结晶性好的膜。另外，在蒸镀法中，由于在成膜中的电极材料的粒子的能量低、且杂质少的气氛中进行成膜，所以得到洁净的膜，且形成膜中的内部应力低。因此，对于中间电极，可以实现防止从强电介质膜剥离、良好的结晶性和杂质和内部应力的降低。由此，在中间电极上形成的强电介质膜中，可以得到良好的强电介质特性。
另外，本发明中，所谓在特定的A上方设置B，包含在A上直接设置B的情况和在A上经其他部件设置B的情况。这在下面的发明中也相同。
(2)该强电介质电容器的制造方法中，在所述(a)工序中，也可通过DC溅射法形成所述第一金属膜。
(3)该强电介质电容器的制造方法中，
也可在所述(a)工序后，进而包含在所述第一金属膜的上方通过溅射法将初始晶核形成为岛状；
在所述(b)工序中，通过生长所述初始晶核，形成所述第二金属膜。
(4)该强电介质电容器的制造方法中，也可通过离子束溅射法形成所述初始晶核。
(5)该强电介质电容器的制造方法中，所述第一金属膜、所述初始晶核和所述第二金属膜也可由包含白金族金属的电极材料形成。
(6)该强电介质电容器的制造方法中，包含形成多个所述中间电极，也可通过同一工序来形成所述多个中间电极。
(7)本发明的强电介质电容器，通过上述的制造方法来制造。
(8)本发明的强电介质存储装置，包含上述强电介质电容器。
附图说明
图1是表示第一实施方式涉及的强电介质电容器的制造方法的图。
图2是表示第一实施方式涉及的强电介质电容器的制造方法的图。
图3是表示第一实施方式涉及的强电介质电容器的制造方法的图。
图4是表示第一实施方式涉及的强电介质电容器的制造方法的图。
图5是表示第一实施方式涉及的强电介质电容器的制造方法的图。
图6是表示第一实施方式涉及的强电介质电容器的制造方法的图。
图7是表示第一实施方式涉及的强电介质电容器的制造方法的图。
图8是表示第一实施方式涉及的强电介质电容器的制造方法的图。
图9是表示第一实施方式涉及的变形例的图。
图10是表示第一实施方式涉及的实施例的强电介质特性的图。
图11是表示第一实施方式涉及的实施例的强电介质特性的图。
图12是表示第二实施方式涉及的强电介质电容器的制造方法的图。
图13是表示第二实施方式涉及的强电介质电容器的制造方法的图。
图14是表示第二实施方式涉及的强电介质电容器的制造方法的图。
图15是表示第三实施方式涉及的强电介质存储装置的图。
图中：10-基体，12-密接层，20-下部电极，24-生长层，30-强电介质膜，40-中间电极，41-第一金属层，42-初始晶核，44-生长层，46-第二金属膜，50-强电介质膜，60-上部电极，80-上部电极，112-密接层，120-下部电极，130-强电介质膜，14-中间电极，141-第一金属膜，146-第二金属膜，150-强电介质膜，160-上部电极
具体实施方式
下面，参照附图来说明本发明的实施方式。
(第一实施方式)
图1～图8是表示本发明的第一实施方式涉及的强电介质电容器的制造方法的图。
(1)首先，如图1所示，准备基体(基板)10。在本实施方式中，作为基体10，可以使用硅、锗等的元素半导体、GaAs、ZnSe等的化合物半导体等的半导体基板、Pt等的金属基板、蓝宝石基板、MgO基板、SrTiO3、BaTiO3、玻璃基板等的绝缘性基板等。另外，可以将在这些各种基板上层叠了绝缘层(例如SiO2、Si3N4)等的层的基板作为基体10来使用。
也可在基体10上形成密接层12。密接层12若是确保基体10和下部电极20(参照图4)的粘合强度的层，则并不限定其材料。作为这种材料，举出了例如钽、钛等的高熔点金属及其氧化物等。密接层12可以通过例如溅射法形成。
(2)接着，如图2～图4所示，在基体10(密接层12)上形成下部电极20。作为下部电极20的电极材料，可以使用Pt、Ir、Ru、Ni等的白金族金属。下部电极20可以由白金族金属形成，也可由包含白金族金属的合金或氧化物形成。
在下面的例子中，分多个阶段来形成下部电极20。
(2-1)首先，如图2所示，在密接层12上，通过溅射法将初始晶核22形成为岛状(多个位置)。这时，将提供给基体10的温度设定在200℃以上600℃(或800℃)以下。由此，可以使初始晶核22的结晶品质良好。
这里，所谓溅射法，是指在真空中将离子投到作为原料的目标材料中，使从中释放出的原子附着在接近的基板上而制作薄膜的方法。即，溅射法是在放电等中电极的材料通过离子的撞击而从电极中释放，而利用作为附着在处于附近的物体的表面的现象的喷镀现象的方法。在本实施方式中，根据产生离子的方法的差别，可以使用RF溅射法、DC溅射法、磁控管溅射法、离子束溅射法等。
另外，在本实施方式中，初始晶核22也可由包含两种以上不同的白金族金属的电极材料形成。例如，在基体10上将由第一电极材料构成的第一初始晶核形成为岛状，而在第一初始晶核上形成由第二电极材料构成的第二初始晶核。在初始晶核22的一部分上使用了Ir的情况下，由于Ir与Pt相比对强电介质材料的防止扩散效果高，所以可以实现强电介质电容的疲劳特性的提高。另外，两种以上的初始晶核都可通过溅射法形成。
(2-2)接着，如图3所示，通过真空蒸镀法，使初始晶核22生长，而形成生长层24。这时，生长层24可以边保持初始晶核22的结晶性边形成。另外，这时，提供给基体10的温度，优选比形成初始晶核22时的温度低，具体的，可以设定为比200℃低的温度。由此，作为生长层24可以形成晶粒边界少，且平坦性良好的板状结晶。
这里，所谓真空蒸镀法是指加热真空中的原料物质使其蒸发，并在被形成体的表面上冷凝、薄膜形成的方法。为了对物质提供气化热，通常使用电子束，通过使提供气化热而成为蒸汽的原料物质在被形成体的表面上放出气化热来冷凝，从而形成薄膜。另外，真空蒸镀法由于在真空中进行上述工序，所以使原料物质蒸发变得容易，可以防止由氧化造成的变质，且可以清洁地保持形成膜的表面。另外，由于真空蒸镀法与溅射法相比成膜中的飞行原子不具有大的能量，所以在形成后的薄膜中很难产生内部应力。
(2-3)这样，如图4所示，可以在基体10(密接层12)上形成下部电极20。下部电极20包含通过溅射法形成的电极材料的初始晶核22和通过蒸镀法形成的电极材料的生长层24。这时所形成的下部电极20的膜厚可以例如为50～200nm。下部电极20兼具有通过溅射法形成的初始晶核22的良好的结晶性和通过真空蒸镀法形成的生长层24的晶粒边界少和平坦性、表面的洁净性。即，可以得到具有良好的结晶性和平坦性，晶粒边界少的下部电极20。另外，通过由真空蒸镀法形成生长层24，从而与全部通过溅射法形成成膜工序的情况相比，可以减小下部电极20内在的应力。
另外，在通过上述的工序，形成了下部电极20后，通过进行热处理，可以释放下部电极20中内在的应力。另外，通过使该热处理在氮气和氩气等的非氧化气体气氛中进行，从而可以防止电极膜表面的氧化。但是，在通过上述的方法形成了下部电极20的情况下，即使省略该热处理也可保持良好的品质。
另外，在本实施方式中，通过重复进行上述(2-1)和(2-2)的工序，可以形成由多层形成的下部电极20。据此，通过多层层叠晶粒边界少的电极膜，而在电极膜上形成了其他结晶层的情况下，通过使其他结晶层的构成元素从电极膜的晶粒边界向内部扩散，而可防止其他结晶层的质量劣化。更详细的，通过将第二次以后的初始晶核形成在由电极材料的生长层的晶粒边界形成的间隙上，从而可以形成由晶粒边界少的多层构成的下部电极20。
另外，在本实施方式中，也可以形成扩散防止膜(图中未示)。作为扩散防止膜的电极材料，举出了Ir、IrO2、Ru、RuO2、HfO2、Al2O3等，例如也可以是与初始结晶膜22不同的材料。扩散防止膜例如可以使用溅射法形成。也可将扩散防止膜形成在初始晶核22和生长层24之间。或者，在使多层的生长层24层叠在初始晶核22上的情况下，也可在生长层24彼此之间形成扩散防止膜。扩散防止膜形成为嵌在生长层24的晶粒边界的间隙。由此，可以提高对强电介质材料的扩散防止效果，可以实现强电介质电容器的疲劳特性的提高。
(3)接着，如图5所示，在下部电极20上形成强电介质膜30。强电介质膜30使用由包含Pb、Zr、Ti来作为构成元素的氧化物构成的PZT系强电介质来形成。或者，也可使用在Ti位置(site)上掺杂了Nb的Pb(Zr、Ti、Nb)O3(PZTN系)。或者，强电介质膜并不限于这些材料，也可使用例如SBT系、BST系、BIT系、BLT系中的任一种。作为强电介质膜的形成方法，可以使用溶液涂敷法(包含溶胶一凝胶法、MOD(MetalOrganic Decomposition)法等)、溅射法、CVD(Chemical Vapor Deposition)法、MOCVD(Metal Organic Chemical Vapor Deposition)法等。
(4)接着，如图6和图7所示，在强电介质膜30上形成中间电极40。所谓中间电极40是指在下部电极20和后述的上部电极60(参照图8)之间设置的电极。作为中间电极40的电极材料，也可与下部电极20相同，可使用包含白金族金属的材料。
(4-1)首先，如图6所示，在强电介质膜30上，通过溅射法形成第一金属膜41。第一金属膜41可以通过例如DC溅射法形成。由此，由于可以由高能量的电极材料的粒子来形成第一金属膜41，所以实现了中间电极40的密接力和结晶性的提高。第一金属膜41通过构成中间电极40的膜中，生成最高能量的粒子的方法形成。
(4-2)接着，如图6所示，在第一金属膜41上，通过溅射法将初始晶核42形成为岛状(多个位置)。初始晶核42例如可通过离子束溅射法形成。在初始晶核42的形成工序中可以将提供给基体10的温度设定在200℃以上600℃(或800℃)以下。由此，可以使初始晶核的结晶质量良好。初始晶核42也可通过生成比第一金属膜41低能量的粒子的方法形成。另外，在中间电极40中也与在下部电极20中所说明的内容相同，例如由包含两种以上不同的白金族金属的电极材料来形成初始晶核42。
(4-3)接着，通过真空蒸镀法，使初始晶核42生长，来形成生长层44。这时，生长层44边保持初始晶核42的结晶性边形成。这时，优选提供给基体10的温度比形成初始晶核42时的温度低，具体而言，可以设定为比200℃低的温度。由此，作为生长层44，可以形成晶粒边界少平坦性良好的板状结晶。
(4-4)这样，如图7所示，可以在第一金属膜41上形成第二金属膜46。中间电极40包含通过溅射法形成的电极材料的第一金属膜41和通过溅射法与蒸镀法的组合形成的电极材料的第二金属膜46。这时形成的中间电极40的膜厚可以例如为50～200nm。中间电极40兼具有通过溅射法形成的初始晶核42的良好的结晶性和通过真空蒸镀法形成的生长层44的晶粒边界少和平坦性、进而表面的结晶性。即，可以得到具有良好的结晶性和平坦性，晶粒边界少的中间电极40。另外，通过由真空蒸镀法形成生长层44，与全部由溅射法形成成膜工序的情况相比，可以降低中间电极40上内在的应力。
另外，通过上述的工序，在形成了中间电极40后，通过进行热处理，可以释放中间电极40上内在的应力。另外，通过使该热处理在氮气和氩气等的非氧化气体气氛中进行，从而可以防止电极膜表面的氧化。但是在是通过上述的方法形成的中间电极40的情况下，即使省略该热处理，也可保持良好的品质。
另外，在本实施方式中，通过重复进行上述(4-2)和(4-3)的工序，可以形成由多层构成的中间电极40。由该方法达到的效果可以参照下部电极20的内容。
另外，在本实施方式中，也可以形成扩散防止膜(图中未示)，对于其细节也可参照下部电极20的内容。
(5)接着，如图8所示，在中间电极40上形成强电介质膜50，在强电介质膜50上形成上部电极60。强电介质膜50的细节可以使用在下部电极20和中间电极40之间设置的强电介质膜30的内容。另外，上部电极60可以通过与中间电极40相同的电极材料和方法形成，也可具有第一和第二金属膜61、62的层叠结构。另外，在上部电极60上设置了图中未示的氧化膜等。
(6)这样，在基体10上可以制造多层型的强电介质电容器1。该强电介质电容器1顺序配置下部电极20、中间电极40和上部电极60，并在各个电极之间设置着强电介质膜30、50。在图8所示的例子中，通过下部电极20、强电介质膜30和中间电极40构成第一强电介质电容，通过中间电极40、强电介质膜50和上部电极60构成第二强电介质电容器。中间电极40为第一和第二强电介质电容器的公共电极。
根据本实施方式，在中间电极40的形成工序中，通过溅射法形成第一金属膜41，通过溅射法和蒸镀法的组合来形成第二金属膜46。在溅射法中，一般得到了密接力高且结晶性好的膜。另外，在蒸镀法中，由于在成膜中的电极材料的粒子能量低、且杂质少的气氛中进行成膜，所以得到了洁净的膜，且形成膜中的内部应力低。因此，对于中间电极40，可以实现防止从强电介质膜30、50剥离，良好的结晶性、杂质和内部应力的降低。由此，在中间电极40上形成的强电介质膜50中可以得到良好的电介质特性。
进而，根据本实施方式，由于在各个多层型的强电介质电容器之间不必形成层间绝缘层(例如SiO2层)也可以，所以可以实现成本降低和工序的简化。
另外，在上述的例子中，说明了分多个阶段来形成下部电极20或上部电极60的例子，但是本发明并不限于此。例如，也可仅通过溅射法或仅通过蒸镀法形成下部电极20(或上部电极60)。
作为本实施方式涉及的变形例，如图9所示，还可以形成多个中间电极40、48。即，还可以层叠三层以上的强电介质电容器。更详细而言，该强电介质电容器3顺序配置下部电极20、多个中间电极40、48和上部电极80，并在各个电极之间设置着强电介质膜30、50、70。在该变形例的情况下，可以通过同一工序来形成多个中间电极40、48。由此，对于各个中间电极40、48，可以实现防止从强电介质膜30、50、70剥离，良好的结晶性、杂质和内部应力的降低。
接着，对本实施方式说明详细的实施例。
【实施例】
在本实施例中，制造上述的强电介质电容器，以研究其强电介质特性。
作为基体10，在硅基板的表面上用了形成了硅热氧化膜的层而作为层间绝缘膜。另外，在基体10的表面上通过溅射法形成了TiOX膜而作为密接层12。
在下部电极20的形成工序中，首先，通过离子束溅射法，在基体温度800℃以下将Pt初始晶核22形成为厚度为40nm以上。之后，通过离子束溅射法在室温下将Ir扩散防止膜形成为10nm以下。之后，通过蒸镀法，在基体温度200℃以下，将Pt生长层24形成为厚度为100nm以上。另外，Ir扩散防止膜如上所述，实现了强电介质电容器的疲劳特性的提高。
接着，在下部电极20上形成了强电介质膜30。更详细而言，进行预定次数的混合溶液涂敷工序(旋涂法)～酒精去除工序～干燥热处理工序～脱脂热处理工序(第一次150℃，第二次300℃)的一系列的工序，之后，通过结晶化退火在650℃下来进行烧成，以形成强电介质膜。在本实施例中，形成了具有Pb(Zr0.17Ti0.66Nb0.17)O3的组成的强电介质膜。
之后，在中间电极40的形成工序中，首先，将由Pt构成的第一金属层41通过DC溅射法在基体温度800℃以下中形成为厚度40nm以上。通过与下部电极20相同的条件，形成其后的Pt初始晶核42、Ir扩散防止膜和Pt生长层44。
之后，在中间电极40上与强电介质膜30相同的条件，形成强电介质膜50，并在强电介质膜50上通过与中间电极40相同的条件，形成上部电极60。
对于这样得到的强电介质电容器的样本，测量了各个强电介质膜30、50的强电介质特性。图10是表示下部电极和中间电极之间的强电介质膜的磁滞特性的图，图11是表示中间电极和上部电极之间的强电介质膜的磁滞特性的图。另外，图10所示的特性在中间电极40上形成了强电介质膜50之前的状态下来测量。
由此，在图10和图11的任一个的磁滞特性中，可以看出表示了方形性的良好的强电介质特性。考虑其是因为作为基底的电极(下部电极20或中间电极40)的结晶性和定向性要良好。
(第二实施方式)
图12～图14是表示本发明的第二实施方式涉及的强电介质电容器的制造方法的图。另外，在本实施方式中，包含从第一实施方式中导出的内容。
(1)如图12所示，准备基体(基板)110。另外，也可在基体110上形成密接层112。这些的细节如上所述。
(2)接着，如图12所示，在基体110(密接层112)上形成下部电极120。下部电极120可以通过溅射法形成，也可通过蒸镀法形成，如在第一实施方式中所说明的，也可通过初始晶核和生长层来形成。另外，下部电极120的电极材料可以使用上述的内容。
(3)接着，如图13所示，在下部电极120上形成强电介质膜130。强电介质膜130的细节也如上所述。
(4)之后，在强电介质膜130上形成中间电极140。在本实施方式中，该中间电极140的形成工序与第一实施方式不同。
在本实施方式中，首先，在强电介质膜130上通过溅射法形成第一金属膜141。第一金属膜141例如可以通过DC溅射法形成。由此，由于第一金属膜141可以由高能量的电极材料的粒子形成，所以实现了中间电极140的密接力和结晶性的提高。另外，在形成第一金属膜141时，例如若在800℃以下的温度下加热基体(基板)，则能实现中间电极140的密接力和结晶性的提高。进而，在形成了第一金属膜141后，例如若在800℃以下的温度下加热基体(基板)，则能实现中间电极140的密接力和结晶性的提高。另外，该热处理中的气氛不管是氧化还是非氧化均可。
接着，通过真空蒸镀法在第一金属膜141上形成第二金属膜146。即，在本实施方式中，省略初始晶核的形成。由此，可以实现工序的简化和成本降低。另外，在第一金属膜141和第二金属膜146之间可以包含Ir扩散防止膜，也可不包含。
这样，在形成了中间电极140后，通过进行热处理，也可以释放中间电极140上内在的应力。另外，该热处理中的气氛不管氧化、非氧化均可。在本实施方式中，通过进行该热处理，可以实现中间电极140的良好品质。
(5)之后，在中间电极140上形成强电介质膜150，在强电介质膜150上形成上部电极160。上部电极160可以通过与中间电极140相同的电极材料和方法形成，也可以具有第一和第二金属膜161、164的层叠结构。
(6)这样，在基体110上可以制造多层型的强电介质电容器100。该强电介质电容器100顺序配置下部电极120、中间电极140和上部电极160，并在各个电极之间设置了强电介质膜130、150。在图14所示的例子中，由下部电极120、强电介质膜130和中间电极140构成第一强电介质电容器，由中间电极140、强电介质膜150和上部电极160构成第二强电介质电容器。中间电极140为第一和第二强电介质电容器的公共电极。
根据本实施方式，在中间电极140的形成工序中，通过溅射法形成第一金属膜141，通过蒸镀法形成第二金属膜146。在溅射法中，一般得到了密接力高且结晶性好的膜。另外，在蒸镀法中，由于可以在成膜中的电极材料的粒子的能量低、且杂质少的气氛中进行成膜，所以可以得到洁净的膜，且形成膜中的内部应力低。因此，对于中间电极140，可以实现防止从强电介质膜130、150剥离，良好的结晶性、杂质和内部应力的降低。另外，由此，在中间电极140上形成的强电介质膜150中，可以得到良好的强电介质特性。
(第三实施方式)
在本实施方式中，说明包含上述的强电介质电容器的强电介质存储装置。图15(A)是本实施方式涉及的强电介质存储装置的平面图，图15(B)是本实施方式涉及的强电介质存储装置的截面图。
强电介质存储装置1000如图15(A)所示，包含强电介质存储单元阵列200和外围电路部300。分别在不同的层上形成强电介质存储单元阵列200和外围电路部300。另外，外围电路部300相对强电介质存储单元阵列200配置在半导体基板400上的不同区域上。另外，作为外围电路部300的具体例，可以举出Y门(gate)、读出放大器(sense amplifier)、输入输出缓存器、X地址译码器、Y地址译码器或地址缓存器。
强电介质存储单元阵列200将行选择用的下部电极20(第一字线)、列选择用的中间电极40(位线)和行选择用的上部电极60(第二字线)分别交替地配置。另外，下部电极20、中间电极40和上部电极60具有由多个线状的信号电极构成的带状。
并且，如图15(B)所示，在下部电极20和上部电极40之间设置强电介质膜30，在中间电极40和上部电极60之间设置着强电介质膜50。在强电介质存储单元阵列200中，在该下部电极20和中间电极40相交的区域(或中间电极40和上部电极60相交的区域)中，构成作用为强电介质电容器1的存储单元。由于在该存储单元中，采用了强电介质电容器的多层型结构，所以可以提供高集成且小型的强电介质存储装置。另外，也可将强电介质膜30、50至少配置在电极彼此相交的区域之间。
进而，在强电介质存储装置1000上形成有第二层间绝缘膜430，使其覆盖强电介质电容器1。进而，在第二层间绝缘膜430上形成有绝缘性的保护层440，使其覆盖布线层450、460。
外围电路300如图15(A)所示，包含对强电介质存储单元阵列200有选择地进行信息的写入或读出用的各种电路，例如，包括：有选择地控制下部电极20和上部电极60用的第一驱动电路310；有选择地控制中间电极40用的第二驱动电路320；和除此之外的读出放大器等的信号检测电路(省略图示)而构成。
另外，外围电路部300如图15(B)所示，包含在半导体基板400上形成的MOS晶体管330。MOS晶体管330具有栅极绝缘膜332、栅极334和源极/漏极区域336。在各MOS晶体管330之间通过元件分离区域410来进行分离。在形成了该MOS晶体管330的半导体基板400上形成有第一层间绝缘膜420。并且，通过布线层450来电连接着外围电路部300和强电介质存储单元阵列200。
根据本实施方式，由于在强电介质存储装置1000中，包含通过上述的方法制造的强电介质电容器1，所以可以实现电极膜的剥离防止，同时可以得到良好的强电介质特性。另外，由于强电介质电容器1采用多层型的结构，所以可以实现存储器的高集成化和小型化。
本发明并不限于上述的实施方式，可以有各种变形。例如，本发明包含与在实施方式中所说明的构成实质上为同一构成(例如，功能、方法和结果相同的构成、或目的和结果相同的构成)。另外，本发明包含置换了在实施方式中所说明的构成的非本质的部分的构成。另外，本发明包含可以与实施方式中所说明的构成实现同一作用效果的构成或实现同一目的的构成。另外，本发明包含在实施方式中所说明的构成上添加了公知技术的构成。

Claims (9)

1、一种强电介质电容器的制造方法，在基体的上方顺序配置下部电极、至少一个中间电极和上部电极，并在各个电极彼此之间设置强电介质膜，其特征在于：
在所述中间电极的形成工序中，具有：
在所述强电介质膜的上方通过溅射法形成第一金属膜的第1工序；
在所述第一金属膜的上方通过蒸镀法形成第二金属膜的第2工序，
所述下部电极，包含通过溅射法形成的电极材料的初始晶核和通过蒸镀法形成电极材料的成长层，
在所述初始晶核和成长层之间形成扩散防止膜，或者当在所述初始晶核上层积多个成长层时，在所述成长层彼此之间形成扩散防止膜。
2、根据权利要求1所述的强电介质电容器的制造方法，其特征在于：
在所述第1工序中，通过DC溅射法形成所述第一金属膜。
3、根据权利要求1或2所述的强电介质电容器的制造方法，其特征在于：
在所述第1工序后，进而包含在所述第一金属膜的上方通过溅射法将初始晶核形成为岛状的工序；
在所述第2工序中，通过生长所述初始晶核，形成所述第二金属膜。
4、根据权利要求3所述的强电介质电容器的制造方法，其特征在于：
通过离子束溅射法形成所述初始晶核。
5、根据权利要求3所述的强电介质电容器的制造方法，其特征在于：
由包含白金族金属的电极材料形成所述第一金属膜、所述初始晶核和所述第二金属膜。
6、根据权利要求1或2所述的强电介质电容器的制造方法，其特征在于：
包含形成多个所述中间电极，并通过同一工序来形成所述多个中间电极。
7、根据权利要求5所述的强电介质电容器的制造方法，其特征在于：
包含形成多个所述中间电极，并通过同一工序来形成所述多个中间电极。
8、一种强电介质电容器，其特征在于：
在基体的上方顺序配置下部电极、至少一个中间电极和上部电极，并在各个电极彼此之间设置强电介质膜，具有：
在所述强电介质膜的上方通过溅射法形成的第一金属膜；
在所述第一金属膜的上方通过蒸镀法形成的第二金属膜，并且，所述下部电极，包含通过溅射法形成的电极材料的初始晶核和通过蒸镀法形成电极材料的成长层，
在所述初始晶核和成长层之间形成扩散防止膜，或者当在所述初始晶核上层积多个成长层时，在所述成长层彼此之间形成扩散防止膜。
9、一种强电介质存储装置，其特征在于：
包含权利要求8所述的强电介质电容器。
CNB2005101071378A 2004-10-04 2005-09-28 强电介质电容器及其制造方法和强电介质存储装置 Expired - Fee Related CN100449685C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004291346 2004-10-04
JP2004291346A JP2006108291A (ja) 2004-10-04 2004-10-04 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置

Publications (2)

Publication Number Publication Date
CN1763911A CN1763911A (zh) 2006-04-26
CN100449685C true CN100449685C (zh) 2009-01-07

Family

ID=35474649

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101071378A Expired - Fee Related CN100449685C (zh) 2004-10-04 2005-09-28 强电介质电容器及其制造方法和强电介质存储装置

Country Status (4)

Country Link
US (1) US7179705B2 (zh)
EP (1) EP1643555A3 (zh)
JP (1) JP2006108291A (zh)
CN (1) CN100449685C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081779A2 (en) * 2004-02-19 2005-09-09 Kent Displays Incorporated Staked display with shared electrode addressing
SG135079A1 (en) * 2006-03-02 2007-09-28 Sony Corp Memory device which comprises a multi-layer capacitor
JP5256466B2 (ja) * 2008-08-28 2013-08-07 株式会社ユーテック 成膜装置及び酸化物薄膜成膜用基板の製造方法
KR102307061B1 (ko) 2014-08-05 2021-10-05 삼성전자주식회사 반도체 소자의 커패시터 제조 방법
EP3382751B1 (en) * 2015-11-25 2023-09-13 Toray Industries, Inc. Ferroelectric memory element, method for producing same, memory cell using ferroelectric memory element, and radio communication device using ferroelectric memory element
US20190035562A1 (en) * 2017-05-26 2019-01-31 Flash Power Capacitors, Llc High energy density capacitor system and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
JP2001230384A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp 多層強誘電体記憶装置
CN1316086A (zh) * 1998-07-08 2001-10-03 因芬尼昂技术股份公司 FeRAM装置
CN1532894A (zh) * 2003-03-24 2004-09-29 精工爱普生株式会社 电极膜及其制造方法和强电介质存储器及半导体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
JPH09331034A (ja) * 1996-06-07 1997-12-22 Sharp Corp 酸化物電極膜の形成方法
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
JPH1093030A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 強誘電体不揮発性メモリ
JP3905977B2 (ja) * 1998-05-22 2007-04-18 株式会社東芝 半導体装置の製造方法
JP3976462B2 (ja) * 2000-01-26 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
JP2001229532A (ja) * 2000-02-10 2001-08-24 Hitachi Maxell Ltd 薄膜の形成方法、磁気記録媒体の製造方法及び磁気記録装置
CN1170320C (zh) * 2000-03-13 2004-10-06 松下电器产业株式会社 半导体装置及其制造方法
JP4041396B2 (ja) * 2000-08-11 2008-01-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002305288A (ja) * 2000-08-25 2002-10-18 Nomura Shinzo キャパシタ電極構造及び半導体記憶装置
JP2002124645A (ja) * 2000-10-16 2002-04-26 Sharp Corp 半導体装置およびその製造方法
JP2002217381A (ja) * 2000-11-20 2002-08-02 Toshiba Corp 半導体記憶装置及びその製造方法
KR100389032B1 (ko) * 2000-11-21 2003-06-25 삼성전자주식회사 강유전체 메모리 장치 및 그의 제조 방법
JP2002190578A (ja) * 2000-12-21 2002-07-05 Toshiba Corp 半導体装置およびその製造方法
JP3598068B2 (ja) * 2001-02-06 2004-12-08 松下電器産業株式会社 半導体装置の製造方法
JP2002289796A (ja) * 2001-03-26 2002-10-04 Nec Corp 半導体装置の製造方法
JP2002289801A (ja) * 2001-03-26 2002-10-04 Seiko Epson Corp 強誘電体メモリ装置および製造方法
JP4167833B2 (ja) * 2002-01-24 2008-10-22 株式会社ユーテック 成膜装置、酸化物薄膜成膜用基板及びその製造方法
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
JP4586956B2 (ja) * 2002-12-24 2010-11-24 セイコーエプソン株式会社 電極膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
CN1316086A (zh) * 1998-07-08 2001-10-03 因芬尼昂技术股份公司 FeRAM装置
JP2001230384A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp 多層強誘電体記憶装置
CN1532894A (zh) * 2003-03-24 2004-09-29 精工爱普生株式会社 电极膜及其制造方法和强电介质存储器及半导体装置

Also Published As

Publication number Publication date
CN1763911A (zh) 2006-04-26
EP1643555A3 (en) 2007-03-21
JP2006108291A (ja) 2006-04-20
US20060073616A1 (en) 2006-04-06
US7179705B2 (en) 2007-02-20
EP1643555A2 (en) 2006-04-05

Similar Documents

Publication Publication Date Title
KR100737636B1 (ko) 금속 박막 및 그 형성 방법, 유전체 캐패시터 및 그 제조방법과 반도체 장치
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
JP3832617B2 (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JPH07111318A (ja) 強誘電体メモリ
CN100449685C (zh) 强电介质电容器及其制造方法和强电介质存储装置
JP2000208725A (ja) 半導体装置及び半導体装置の製造方法
CN1447416A (zh) 半导体器件的制造方法
US6297085B1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
US20150221516A1 (en) Process-compatible sputtering target for forming ferroelectric memory capacitor plates
US6504228B1 (en) Semiconductor device and method for manufacturing the same
US20080019075A1 (en) Dielectric capacitor
JPH11243179A (ja) 強誘電体メモリおよびそのパッケージング方法
US7163828B2 (en) Electrode, method of manufacturing the same, ferroelectric memory, and semiconductor device
JP4586956B2 (ja) 電極膜の製造方法
JPH09129827A (ja) 強誘電体キャパシタ
KR100459796B1 (ko) 스토리지 커패시터의 제조방법 및 이 방법으로 제조된스토리지 커패시터를 이용하여 제조된 반도체 구성요소
JPH107495A (ja) 薄膜形成方法
JP3239852B2 (ja) 高誘電率キャパシタ及びその製造方法
JP2002289809A (ja) 半導体装置およびその製造方法
JP2010157748A (ja) 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置
JP2002124644A (ja) 半導体装置およびその製造方法
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JP2004079691A (ja) Ｂｌｔ強誘電体薄膜キャパシタ及びその作製方法
JPH0621339A (ja) 半導体記憶装置の製造方法及び半導体記憶装置の記録方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20180928