CN100451797C - 显示装置及其制造法 - Google Patents

显示装置及其制造法 Download PDF

Info

Publication number
CN100451797C
CN100451797C CNB2004800404298A CN200480040429A CN100451797C CN 100451797 C CN100451797 C CN 100451797C CN B2004800404298 A CNB2004800404298 A CN B2004800404298A CN 200480040429 A CN200480040429 A CN 200480040429A CN 100451797 C CN100451797 C CN 100451797C
Authority
CN
China
Prior art keywords
layer
grid
semiconductor layer
tft
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800404298A
Other languages
English (en)
Other versions
CN1906527A (zh
Inventor
福地邦彦
藤井岩
中村理
前川慎志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1906527A publication Critical patent/CN1906527A/zh
Application granted granted Critical
Publication of CN100451797C publication Critical patent/CN100451797C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

根据本发明的一个方面，通过液滴喷射方法形成制造显示装置所需的至少一个或多个图案，例如形成布线或电极的导电层以及掩模。那时，其中不在半导体层下的一部分栅极绝缘薄膜在本发明的制造步骤过程中被除去。

Description

显示装置及其制造法
技术领域
本发明涉及一种显示装置，包括在玻璃衬底之上形成的例如晶体管的有源元件，以及涉及一种制造该显示装置的方法。
背景技术
通常，如同制造半导体集成电路的技术一样，已经通过使用光掩模的光线曝光使各种薄膜形成图案制造包括在玻璃衬底之上形成的薄膜晶体管的有源矩阵驱动液晶显示装置。
但是，随着制造此类液晶显示装置所使用的玻璃衬底尺寸变得更大，已经变得难以通过常规形成图案方法以低成本高生产率制造显示面板。因此，即使通过连续曝光等形成与大衬底对应的显示面板，加工时间也由于多次曝光处理而增加。另外，研发一种可以处理此类大衬底的光线曝光装置需要巨额投资。
另外，在其中各种薄膜全部在衬底表面之上形成并且随后被蚀刻除去以便仅保留所需部分的制造方法的情况下，随着衬底尺寸变得更大，花费的材料成本更高，并且需要处理例如液体废物的大量废物。
本发明的公开内容
鉴于以上问题完成本发明。本发明的一个目的是提供一种显示装置，其可以通过改进材料效率的简化制造工艺制造。本发明的另一个目的是提供一种该显示装置的制造方法。
根据本发明的一个方面，通过有选择地形成图案，形成制造显示装置所需的至少一个或多个图案，例如形成布线或电极的导电层以及用于形成预定图案的掩模层，并且同时除去不在半导体层之下的一部分栅极绝缘薄膜。液滴喷射方法用于通过从细微孔有选择地喷射组合物液滴有选择地形成预定图案。另外，可以使用丝网印刷技术或胶版印刷技术。
一种制造本发明的显示装置的方法包括：第一步，通过液滴喷射方法在具有绝缘表面或具有预处理基础表面的衬底之上形成栅极；第二步，在该栅极之上形成栅绝缘层以及在该栅绝缘层之上形成第一半导体层；第三步，通过液滴喷射方法在第一半导体层之上在与栅极重叠的区域之上形成通道保护层；第四步，在栅绝缘层、第一半导体层和通道保护层之上形成含有具有导电性类型杂质的第二半导体层；第五步，在第二半导体层之上有选择地形成第一掩模层；第六步，使用第一掩模层蚀刻第二半导体层、其下的第一半导体层以及栅极绝缘薄膜；第七步，通过液滴喷射方法在栅极之上有选择地形成第一绝缘层；第八步，通过液滴喷射方法有选择地形成源极布线和漏极布线；第九步，在通道保护层之上蚀刻第二绝缘层；第十步，在衬底整个表面之上形成钝化膜；第十一步，在钝化膜的整个基面之上通过液滴喷射方法形成第二绝缘层；第十二步，在漏极布线之上蚀刻钝化膜；和第十三步，在第二绝缘层之上形成透明导电薄膜以便连接漏极布线。在第十一步中，第二绝缘层通过液滴喷射方法有选择地在除了其中漏极布线与透明导电薄膜连接的区域之外的衬底整个表面之上形成。
一种制造本发明的显示装置的方法包括：第一步，通过液滴喷射方法在具有绝缘表面或具有基础薄膜的衬底之上形成栅极；第二步，在该栅极之上形成栅绝缘层以及在该栅绝缘层之上形成第一半导体层；第三步，通过液滴喷射方法在第一半导体层之上在与栅极重叠的区域之上形成通道保护层；第四步，在栅绝缘层、第一半导体层和通道保护层之上形成含有具有导电性类型杂质的第二半导体层；第五步，在第二半导体层之上有选择地形成第一掩模层；第六步，使用第一掩模层蚀刻第二半导体层、其下的第一半导体层以及栅极绝缘薄膜；第七步，通过液滴喷射方法在栅极之上有选择地形成第一绝缘层；第八步，通过液滴喷射方法有选择地形成源极布线和漏极布线；第九步，使用源极布线和漏极布线作为掩模在通道保护层之上蚀刻第二绝缘层；第十步，在衬底整个表面之上形成钝化膜；第十一步，在钝化膜的整个表面之上通过液滴喷射方法形成第二绝缘层；第十二步，使用第二绝缘层作为掩模在漏极布线之上蚀刻钝化膜；和第十三步，在第二绝缘层之上形成透明导电薄膜以便连接漏极布线。在第十一步中，第二绝缘层通过液滴喷射方法有选择地在除了其中漏极布线与透明导电薄膜连接的区域之外的衬底整个表面之上形成。
在上述第二步中，优选的是通过等离子体增强汽相生长(等离子体CVD)或通过溅射不暴露于大气连续形成栅绝缘层和第一半导体层的各层。
分层顺序地形成第一氮化硅薄膜、二氧化硅薄膜和第二氮化硅薄膜，以形成栅极绝缘薄膜；因此可以防止栅极氧化。另外，可以得到在栅极绝缘薄膜朝上侧面上形成的栅极绝缘薄膜和半导体层之间的优选界面。
如上所述，根据本发明的另一个方面，在形成图案过程中使用的栅极、布线和掩模通过有选择地形成图案的方法形成。但是，制造显示装置所需的至少一个或多个图案可以通过可以有选择地形成制造液晶显示装置的图案的液滴喷射方法等形成，由此达到目的。
本发明的显示装置包括连接到薄膜晶体管的像素电极。该薄膜晶体管具有在衬底之一之上提供的栅极；与栅极接触的包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜；半导体层；以及连接到半导体层的由导电性材料形成的源极布线和漏极布线。另外，提供半导体层的一端，使得其不从栅绝缘层的一端伸出。在薄膜晶体管中，栅极、岛形栅极绝缘薄膜、半导体层以及源极布线和漏极布线从衬底侧顺次层压。
本发明的显示装置包括连接到薄膜晶体管的像素电极。该薄膜晶体管具有在衬底之一之上提供的栅极；与栅极接触的包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜；半导体层；以及连接到半导体层的由导电性材料形成的源极布线和漏极布线。另外，提供半导体层的一端，使得其与栅绝缘层的一端相重合。
本发明的显示装置包括连接到薄膜晶体管的像素电极。该薄膜晶体管具有在衬底之一之上提供的栅极；与栅极接触的包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜；半导体层；连接到半导体层的由导电性材料形成的源极布线和漏极布线；以及与源极布线和漏极布线接触的氮化硅层或氮氧化硅层。另外，提供半导体层的一端，使得其不从栅绝缘层的一端伸出。
本发明的显示装置包括连接到薄膜晶体管的像素电极。该薄膜晶体管具有在衬底之一之上提供的栅极；与栅极接触的包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜；半导体层；连接到半导体层的由导电性材料形成的源极布线和漏极布线；以及与源极布线和漏极布线接触的氮化硅层或氮氧化硅层。另外，提供半导体层的一端，使得其与栅绝缘层的一端相重合。
本发明的显示装置包括：具有在衬底之一之上提供的栅极的第一薄膜晶体管；与栅极接触的包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜；半导体层；和连接到半导体层的由导电性材料形成的源极布线和漏极布线；连接到第一薄膜晶体管的像素电极，和具有所形成的与第一薄膜晶体管具有相同结构的第二薄膜晶体管的驱动电路；以及从驱动电路伸出并连接到第一薄膜晶体管的栅极的布线层。在此，可以提供像素区域或驱动电路区域的半导体层的一端，使得其不从栅绝缘层的一端伸出。
本发明的显示装置包括：具有在衬底之一之上提供的栅极的第一薄膜晶体管；与栅极接触的包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜；半导体层；和连接到半导体层的由导电性材料形成的源极布线和漏极布线；连接到第一薄膜晶体管的像素电极，和具有所形成的与第一薄膜晶体管具有相同结构的第二薄膜晶体管的驱动电路；以及从驱动电路伸出并连接到第一薄膜晶体管的栅极的布线层。在此，可以提供半导体层的一端，使得其与栅绝缘层的一端相重合。
本发明的显示装置包括：具有在衬底之一之上提供的栅极的第一薄膜晶体管；与栅极接触的包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜；半导体层；和连接到半导体层的由导电性材料形成的源极布线和漏极布线；与源极布线和漏极布线接触的氮化硅层或氮氧化硅层；连接到第一薄膜晶体管的像素电极，和具有所形成的与第一薄膜晶体管具有相同结构的第二薄膜晶体管的驱动电路；以及从驱动电路伸出并连接到第一薄膜晶体管的栅极的布线层。在此，可以提供像素区域或驱动电路区域的半导体层的一端，使得其不从栅绝缘层的一端伸出。
本发明的显示装置包括：具有在衬底之一之上提供的栅极的第一薄膜晶体管；与栅极接触的包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜；半导体层；和连接到半导体层的由导电性材料形成的源极布线和漏极布线；与源极布线和漏极布线接触的氮化硅层或氮氧化硅层；连接到第一薄膜晶体管的像素电极，和具有所形成的与第一薄膜晶体管具有相同结构的第二薄膜晶体管的驱动电路；以及从驱动电路伸出并连接到第一薄膜晶体管的栅极的布线层。在此，提供半导体层的一端，使得其与栅绝缘层的一端相重合。
根据本发明，该显示装置为液晶显示装置，衬底把液晶材料夹在中间。
根据本发明，栅极或栅极布线可以通过有选择地形成图案由导电性材料形成。Ag或含有Ag的合金；涂有NiB、Ag的Cu颗粒，或其层压材料等可以用作导电性材料。可以通过在其上提供氮化硅薄膜或氮氧化硅薄膜防止栅极或栅极布线氧化。
根据本发明，作为薄膜晶体管主要部件的半导体层可以由通过使用半导体材料气体的汽相生长或溅射形成的非晶半导体(以下也称为AS)、半非晶半导体(也称为微晶，以下也称为SAS)等形成，所述半导体材料气体由可以使用的硅烷和锗代表。
SAS是一种具有非晶和晶体结构(包括单晶和多晶)之间的中间结构的半导体。这是一种具有在自由能状态稳定，和其中包括具有短程有序和晶格畸变的晶区的第三态半导体。至少在薄膜中的一部分区域中可以观察到0.5nm到20nm的晶区。当含有硅作为主要组分时，拉曼光谱迁移到低于520cm-1的较低频率侧。在X射线衍射中观察到由硅晶格产生的(111)或(220)衍射峰。含有至少1原子％或更多的氢或卤素作为悬挂键的中和剂。SAS通过对硅化物气体进行生长喷射分解(等离子体CVD)形成。除SiH4之外，Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等可以用作硅化物气体。另外，可以混合GeF4。该硅化物气体可以用H2或者H2和一种或多种He、Ar、Kr和Ne稀有气体元素稀释。稀释比从2倍到1000倍变化。压力范围大约为0.1Pa到133Pa，电源频率为1MHz到120MHz，优选为13MHz到60MHz。衬底加热温度可以为300℃或更低。理想的是，作为薄膜中的杂质元素，例如氧、氮或碳的大气成分杂质为1×1020原子/cm3或更少，具体地氧浓度为5×1019原子/cm3或更少，优选为1×1019原子/cm3或更少。
仅用n-通道薄膜晶体管形成的驱动电路可以通过使用SAS提供。因此，可以通过使用可以在1cm2/V·sec到15cm2/V·sec的电场效应迁移率下操作的薄膜晶体管在一个衬底之上形成驱动电路。
根据本发明，形成布线或掩模图案可以通过液滴喷射方法等直接进行；因此可以得到其中材料的材料效率预期改进和制造步骤简化的薄膜晶体管，以及得到使用该薄膜晶体管的液晶显示装置。
另外，除了半导体层下的区域之外，不形成栅极绝缘薄膜；因此TFTs容易用布线互相连接。如果TFTs由具有高电场效应迁移率的多晶半导体或微晶硅半导体形成，则例如扫描线驱动电路的各种电路可以通过与像素TFT相同的工艺轻易地装配到衬底上。
附图简述
图1是显示液晶显示装置结构的俯视图。
图2是显示液晶显示装置结构的俯视图。
图3是显示液晶显示装置结构的俯视图。
图4A到4E是说明液晶显示装置的制造方法的剖视图。
图5A到5E是说明液晶显示装置的制造方法的剖视图。
图6A到6D是说明液晶显示装置的制造方法的剖视图。
图7A到7E是说明液晶显示装置的制造方法的剖视图。
图8A到8D是说明液晶显示装置的制造方法的剖视图。
图9A到9C是说明液晶显示装置的制造方法的剖视图。
图10A到10E是说明液晶显示装置的制造方法的剖视图。
图11A到11E是说明液晶显示装置的制造方法的剖视图。
图12A到12E是说明液晶显示装置的制造方法的剖视图。
图13是说明液晶显示装置的制造方法的制视图。
图14A到14C显示描绘液晶显示装置的制造方法的俯视图和剖视图。
图15A到15C显示说明液晶显示装置的制造方法的俯视图和剖视图。
图16A到16C显示说明液晶显示装置的制造方法的俯视图和剖视图。
图17A到17C显示说明液晶显示装置的制造方法的俯视图和剖视图。
图18是说明液晶显示装置的制造方法的剖视图。
图19A和19B是说明液晶显示装置驱动电路的装配方法(COG)的附图。
图20A和20B是说明液晶显示装置驱动电路的装配方法(TAB)的附图。
图21A和21B是说明液晶显示装置驱动电路的装配方法(COG)的附图。
图22是说明当液晶显示装置的扫描线驱动电路由TFT形成时的电路构造的附图。
图23是说明液晶显示装置的扫描线驱动电路由TFT形成的情况下的电路构造(移位寄存器电路)的附图。
图24是说明液晶显示装置的扫描线驱动电路由TFT形成的情况下的电路构造(缓冲电路)的附图。
图25是显示液晶电视主结构的方块图。
图26是说明液晶显示装置模块结构的附图。
图27是说明根据本发明完成的电视接收机结构的附图。
图28是显示液晶显示装置的俯视图。
图29是图28中所示液晶显示装置的等效电路简图。
图30是说明液滴喷射系统结构的附图。
实施本发明的最佳方式
本发明的实施方案模式将参考附图做详细说明。应指出，相同标记数字在各个附图中表示相同部分，并且该说明将不在以下说明中重复。另外，应理解，各种变化和改进对于本领域技术人员来说将是显而易见的，除非这种变化和改进脱离本发明的内容和范围。因此，解释本发明不限于该实施方案模式中的说明。
图1显示本发明某一方面的液晶显示装置结构的俯视图。在具有绝缘表面的衬底100上形成其中像素102排列在矩阵中的像素部分101、扫描线输入端103和信号线输入端104。根据各种标准提供像素数目。XGA的像素数目可以为1024×768×3(RGB)，UXGA的像素数目可以为1600×1200×3(RGB)，以及与其对应的全点高分辨率(full-speck high vision)的像素数目为1920×1080×3(RGB)。
像素102通过在驱动电路中使由扫描线输入端103发出的扫描线与由信号线输入端104发出的信号线交叉排列在矩阵中。发出的扫描线电连接于像素102中提供的薄膜晶体管的栅极，向其发射信号。发出的信号线电连接于源极或漏极，向其发射信号。每个像素102具有开关元件和与其连接的像素电极。开关元件的典型实例为TFT。TFT的栅极侧连接到扫描线，其源极或漏极侧连接到信号线；因此每个像素可以由从外部输入的信号独立控制。作为典型实例，开关元件、TFT可以在驱动电路中提供。驱动电路中的TFT可以具有与像素102中的TFTs相同的结构；因此驱动电路中的TFTs和像素102中的TFTs可以同时制造。
TFT包括作为主要组分的半导体层、栅绝缘层和栅极。也包括与在半导体层中形成的源极和漏极区连接的布线。其中半导体层、栅绝缘层和栅极从衬底侧排列的顶栅型、其中栅极、栅绝缘层和半导体层从衬底侧排列的底栅型通称为TFT的结构。但是，任何一种结构都可以应用于本发明。
通过使用由硅烷或锗烷代表的半导体材料气体用汽相生长法或溅射法制造的非晶半导体(以下也表示为“AS”)；通过使用光能或热能使非晶半导体结晶形成的多晶半导体；半非晶(也称为微晶，以及以下也表示为“SAS”)半导体等等可以用作形成半导体层的材料。
SAS是一种具有非晶和晶体结构(包括单晶和多晶)之间的中间结构的半导体。这是一种具有在自由能状态稳定，和其中包括具有短程有序和晶格畸变的晶区的第三态半导体。至少在薄膜中的一部分区域中可以观察到0.5nm到20nm的晶区。当含有硅作为主要组分时，拉曼光谱迁移到低于520cm-1的较低频率侧。在X射线衍射中观察到由硅晶格产生的(111)或(220)衍射峰。含有至少1原子％或更多的氢或卤素作为悬挂键的中和剂。SAS通过对硅化物气体进行生长喷射分解(等离子体CVD)形成。除SiH4之外，Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等可以用作硅化物气体。另外，可以混合GeF4。该硅化物气体可以用H2或者H2和一种或多种He、Ar、Kr和Ne稀有气体元素稀释。稀释比从2倍到1000倍变化。压力范围大约为0.1Pa到133Pa，电源频率为1MHz到120MHz，优选为13MHz到60MHz。衬底加热温度可以为300℃或更低。理想的是，作为薄膜中的杂质元素，例如氧、氮或碳的大气成分杂质为1×1020原子/cm3或更少，具体地，氧浓度为5×1019原子/cm3或更少，优选为1×1019原子/cm3或更少。
作为用于通过液滴喷射方法形成布线的导电性材料，可以使用含有少量例如Ag(银)、Au(金)、Cu(铜)、W(钨)、Al(铝)的金属、少量涂有Ag的Cu等的组合物。另外，可以混合发射光线的氧化铟锡(ITO)或含有二氧化硅的氧化铟锡(ITSO)。特别地，因为栅极布线优选具有低电阻，所以优选使用其中金、银或铜的任何一种溶解在或分散在溶剂中的材料，并且考虑到电阻率值，更优选使用具有低电阻的银或铜。
作为用于形成布线的导电性材料，银是昂贵的。因此，如果将来可以通过使用液滴喷射体系形成具有几微米宽度的线条，那么可以通过结合电镀技术，例如镀铜得到所需宽度。在进行电镀的情况下，可以采用其中电镀液在大衬底上流动的方法，代替其中大衬底浸入如水池的电镀浴的方法。
为了改进用于形成布线的导电性材料和衬底、有机中间层绝缘薄膜、元机中间层绝缘薄膜或导电薄膜之间的粘合性，可以通过溅射或汽相沉积以0.01nm到10nm厚度由Ti(钛)、W(钨)、Cr(铬)、Al(铝)、Ta(钽)、Ni(镍)、Zr(锆)、Hf(铪)、V(钒)、IF(铱)、Nb(铌)、Pd(钯)、Pt(铂)、Mo(钼)、Co(钴)或Rh(铑)的金属材料形成粘合性改进层。优选的是因此在要在衬底之上提供图案的表面上进行预处理。可以形成TiOx的光催化剂层代替金属材料。这种粘合性改进层不仅可以在导电性材料层下形成，而且可以在导电性材料层上形成，以改进导电性材料层和要形成的有机中间层绝缘薄膜、无机中间层绝缘薄膜或导电薄膜之间的粘合性。
图1显示液晶显示装置的结构，其中输入扫描线和信号线的信号由外部驱动电路控制。此外，如图2所示，驱动IC105和106可以通过COG(玻璃上的芯片)装配到衬底100上。驱动ICs可以在单晶半导体衬底上形成或者可以由具有在玻璃衬底上的TFT的电路形成。
如图3所示，当在像素上提供的TFT由SAS形成时，扫描线驱动电路107可以在衬底100上整体形成。标记数字108表示保护二极管。
图30显示用于形成图案的液滴喷射装置的一种模式。液滴喷射装置1403的每个机头1405分别连接到控制装置1407。控制装置1407根据输入计算机1410的程序控制液滴从机头1405喷射。当中间层绝缘薄膜通过大量喷射形成时，多个狭窄线条使用相同材料重叠以便改进生产量。喷射液滴的定时可以根据例如在衬底1400上形成的标记1411确定。另外，参考点可以固定在衬底1400的边缘作为参照。参考点通过例如CCD的成像装置1404探测，并且计算机1410识别由图像处理装置1409转换的数字信号，产生控制信号。当然，要在衬底1400上形成的图案信息位于记录介质1408中。根据该信息，可以将控制信号传输到控制装置1407，并且液滴喷射装置1403的每个机头1405可以分别控制。
另外，在使用大衬底的情况下，液滴喷射装置1403可以具有等于液晶显示装置最大宽度的尺寸。如果液滴喷射装置1403的尺寸等于要制造的液晶显示装置的最大宽度，则可以有效地制造该液晶显示装置。
接下来，将根据使用液滴喷射方法的制造步骤描述有关像素102的细节。
实施方案模式1
在本实施方案模式中，将描述通道保护型薄膜晶体管的制造方法。
图4A到6E显示通过液滴喷射方法形成栅极和连接到该栅极的栅极布线的过程。
除了例如用熔法或浮法制造的硼硅酸钡玻璃、硼硅酸铝玻璃或硅酸铝玻璃的非碱性玻璃衬底以及陶瓷衬底之外，可以承受加工温度等的具有耐热性的塑性衬底可以用于衬底100。另外，也可以应用例如单晶硅的半导体衬底、其中例如不锈钢的金属衬底的表面提供有绝缘层的衬底。
由例如Ti(钛)、W(钨)、Cr(铬)、Al(铝)、Ta(钽)、Ni(镍)、Zr(锆)、Hf(铪)、V(钒)、Ir(铱)、Nb(铌)、Pd(钯)、Pt(铂)、Mo(钼)、Co(钴)或Rh(铑)的金属材料或其氧化物(TiOx等)形成的粘合性改进层201优选通过例如溅射或汽相沉积的方法在衬底100上形成(图4A)。粘合性改进层201可以形成具有0.01nm到10nm的薄膜厚度；但是，因为可以将其形成得非常薄，所以其不必具有层状结构。因此，优选的是在要提供有图案的栅极等的表面之上进行预处理。当得到合适的粘合性时，栅极可以通过液滴喷射方法直接在衬底100上形成，而不形成粘合性改进层201。
可以适当地使用粘合性改进层201以便改进如下形成的所有层的粘合性，以及改进衬底100和栅极布线202之间的粘合性。
栅极布线202和栅极203通过用液滴喷射方法喷射含有导电性物质的组合物而在粘合性改进层201上形成(图4B)。含有例如银、金、铜、钨或铝的金属作为主要组分的组合物可以用作形成这些层的导电性物质。另外，可以混合发射光线的氧化铟锡(ITO)和含有二氧化硅的氧化铟锡(ITSO)。特别地，栅极布线优选是低电阻的。因此，优选使用其中金、银或铜的任何一种溶解在或分散在溶剂中的材料，并且考虑到电阻率值，更优选使用具有低电阻的银或铜。但是，在使用银或铜的情况下，可以另外提供阻挡薄膜用于杂质测量。溶剂对应地有例如乙酸丁酯的酯类、例如异丙醇的醇类、例如丙酮的有机溶剂等。通过调节溶剂密度和添加表面活性剂等适当调节表面张力和粘度。
用于液滴喷射方法的喷嘴直径设置为0.02μm到100μm(优选为30μm或更少)，从喷嘴喷射的组合物喷射量优选设置为0.001pl到100pl(优选为10pl或更少)。存在用于液滴喷射方法的按需(on-demand)型和连续型两种类型，两者都可使用。此外，存在使用通过向压电材料施加电压转变性能的压电系统，和通过设置在喷嘴中的加热器使组合物沸腾以及用喷嘴喷射要用于液滴喷射方法的组合物的加热系统，两者都可使用。目标物和喷嘴喷射口之间的距离优选尽可能靠近，以便使液滴滴在所需位置，其优选设置为0.1mm到3mm(优选为1mm或更少)。当保持相对距离时，喷嘴和目标物之一移动并画出所需图案。另外，在喷射组合物之前，可以在目标物表面上进行等离子体处理。这一点是利用当进行等离子体处理时，目标物的表面变得亲水和憎水。例如，其变得亲合去离子水以及其变得排斥用醇溶解的浆料。
喷射组合物的步骤可以在低压下进行，使得当喷射组合物以及到达目标物上时，组合物的溶剂可以挥发，并且可以省略或缩短后续的干燥和烘干步骤。喷射组合物之后，干燥和烘干步骤之一或两者通过激光辐射、快速热退火、加热炉等在常压或低压下进行。干燥和烘干步骤都是热处理步骤。例如，干燥在100℃进行3分钟以及烘干在200℃到350℃的温度进行15分钟到120分钟。因此，目标、温度和时间是不同的。为了使干燥和烘干步骤进行良好，可以加热衬底，其温度设置为100℃到800℃(优选为200℃到350℃)，但是取决于衬底的材料等。经过该步骤，组合物中的溶剂被蒸发或者分散剂被化学除去，以及树脂周围固化和收缩，由此加速熔融和熔接。这一点在氧气、氮气或大气气氛下进行。但是，该步骤优选在其中溶剂分解或金属元素分散容易除去的氧气气氛下进行。
连续波或脉冲气体激光器或固态激光器可以用于使用激光的辐射。存在准分子激光器、Ar激光器等作为气态激光器，以及存在使用例如与Cr、Nd等掺杂的YAG或YVO4的晶体的激光器作为固态激光器。就激光吸收率而言，优选的是使用连续波激光器。另外，也可以使用所谓的结合连续振荡和脉冲振荡的激光辐射混合方法。然而，通过激光辐射的热处理可以从几微秒到几十秒快速进行，取决于衬底耐热性。快速热退火(RTA)通过使用发射从紫外光到红外光的红外灯、卤素灯等，在惰性气体气氛下使温度快速升高，施加几微秒到几分钟的快速加热进行。该处理快速进行；因此，基本上仅在最上面的表面可以受热，并且因此存在较低层不受影响的优点。
形成栅极布线202、栅极203和粘合性改进层201之后，理想的是进行以下两个步骤之一作为对其表面被暴露的粘合性改进层201的处理。
第一种方法是通过使与栅极布线202和栅极203不重叠的粘合性改进层201绝缘形成绝缘层205的步骤(参见图4C)。换句话说，使与栅极布线202和栅极203不重叠的粘合性改进层201氧化而绝缘。在粘合性改进层201通过用这样的方式氧化绝缘的情况下，粘合性改进层201优选形成具有0.01nm到10nm的薄膜厚度，使得其可容易被氧化。应指出，暴露于氧气气氛的方法或进行热处理的方法都可以用作氧化方法。
第二种方法是使用栅极布线202、栅极203，并且栅极203作为掩模蚀刻和除去粘合性改进层201的步骤。在使用该步骤的情况下，对于粘合性改进层201的薄膜厚度没有限制。
接下来，通过使用等离子体CVD方法或溅射方法在栅极和栅极布线上以单层或层压结构形成栅绝缘层(见图4D)。作为特别优选的模式，组成包括氮化硅的绝缘层205、包括二氧化硅的绝缘层206和包括氮化硅的绝缘层207的三层堆叠体作为栅极绝缘薄膜。应指出，例如氩气的稀有气体可以包含在反应性气体中以及混入要形成的绝缘薄膜，以便形成在低沉积温度下几乎不具有栅漏电流的致密绝缘薄膜。由于氧化造成的劣化可以通过形成包括氮化硅或氮化硅氧化物以及与栅极布线202和栅极203接触的绝缘层205而加以防止。
接下来，在栅极之上形成半导体层208，其间具有栅绝缘层。半导体层208由用汽相生长方法或溅射方法，使用由硅烷或锗烷代表的半导体材料气体制造的AS形成，或者由SAS形成。等离子体CVD方法或热CVD方法可以用作汽相生长方法。
在使用等离子体CVD方法的情况下，AS由是半导体材料气体的SiH4或者SiH4和H2的混合气体形成。当SiH4用H2稀释3倍到1000倍形成混合气体时，或者当用GeF4稀释Si2H6使得Si2H6对GeF4的气体流速为20到40比0.9时，可以得到Si组成比为80％或更多的SAS。特别地，因为半导体层208可以具有来自与基础的界面的结晶度，所以后者情况是优选的。
经过以上步骤，可能的是不暴露于大气而连续形成绝缘层205到半导体层208。换句话说，可以形成层压层之间的各个界面而不受大气成分污染以及空气中漂浮的杂质元素气载污染；因此可以使TFT性能的变化降低。
接下来，通道保护薄膜209通过在绝缘层208上在其中栅极203在其下形成的位置有选择地喷射组合物而形成。也就是说，通道保护薄膜209与栅极203重叠(参见图4E)。例如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂或聚氨酯树脂的树脂材料用作通道保护薄膜209。另外，通道保护薄膜209通过使用有机材料用液滴喷射方法形成，所述有机材料例如苯并环丁烯、聚对亚苯基二甲基、闪光或发光聚酰亚胺；由例如硅氧烷基聚合物聚合制造的化合物材料；含有水溶性均聚物和水溶性共聚物的复合材料；等等。在使用任何一种材料中，通过稀释溶剂或添加表面活性剂等适当调节表面张力和粘度。
接下来，n型半导体薄膜210在半导体薄膜208和通道保护薄膜209之上形成(图5A)。n型半导体薄膜210可以使用硅烷气体和磷化氢气体由AS或SAS形成。
接下来，掩模211在n型半导体层210之上形成。具有与半导体层212相同导电率的半导体层213通过使用掩模211蚀刻n型半导体层210、半导体层208、绝缘层205、包括二氧化硅的绝缘层206和由氮化硅形成的绝缘层207形成(图5B和图5C)。这里，进行蚀刻使得半导体层210的一端与栅绝缘层的一端相重合，也就是说半导体层210的该端不从栅绝缘层的该端伸出。蚀刻的半导体层称为岛形半导体层，以及蚀刻的栅绝缘层称为岛形栅绝缘层。
除去掩模211之后，在栅极布线202之上和其中源极布线215将要形成的位置上喷射组合物，其防止栅极布线和源极布线之间短路，由此形成中间层绝缘薄膜214(图5D)。中间层绝缘薄膜214由例如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂或和聚氨酯树脂的树脂形成。另外，中间层绝缘薄膜214通过液滴喷射方法使用有机材料形成，所述有机材料例如苯并环丁烯、聚对亚苯基二甲基、闪光或发光聚酰亚胺；由例如硅氧烷基聚合物聚合制造的化合物材料；含有水溶性均聚物和水溶性共聚物的组合物；等等。在使用任何一种材料中，通过稀释溶剂或添加表面活性剂等适当调节表面张力和粘度。中间层绝缘薄膜能够使表面平面化。
接下来，源极布线和漏极布线215和216通过使用液滴喷射方法喷射含有导电性材料的组合物形成(图5E)。
随后，使用源极布线和漏极布线215和216作为掩模蚀刻通道保护薄膜209之上的n型半导体薄膜210；因此形成源极和漏极区的n型半导体薄膜217和218得以形成(图6A)。导线电阻可以随形成源极和漏极区的n型半导体薄膜217和218而减少。在该实施方案模式中，源极布线和漏极布线用作掩模；替代地，另一个掩模可以独立提供。
接下来，用作钝化薄膜的绝缘层219在整个表面之上形成以便保护通道区(图6B)。绝缘层219优选用通过等离子体CVD或溅射形成的氮化硅薄膜形成。要求该薄膜精细，由此防止例如有机物质、金属和在空气中悬浮的水汽的污染物进入。为了该目的，如果氮化硅薄膜通过使用硅作为目标物以及氮气和例如氩气的稀有气体元素的混合物作为溅射气体的RF溅射形成；由此细度可以通过用稀有气体元素浸渍薄膜得到促进，其是优选的。
接下来，绝缘层220在衬底的整个表面之上形成(图6C)。绝缘层220通过根据其中像素由对应于第一电极226形成的位置提供具有通孔的开口形成。该绝缘层220可以由例如二氧化硅、氮化硅、氮氧化硅、氧化铝、氮化铝、氮氧化铝等的无机绝缘材料；丙烯酸、甲基丙烯酸和其衍生物；具有耐热性的高分子量物质，例如聚酰亚胺、芳族聚酰胺或聚苯并咪唑；包括Si-O-Si键，其中化合物由硅、氧和氢制造，通过使用硅氧烷衬底料作为起始材料形成的无机硅氧烷；或其中硅之上的氢用例如甲基或苯基的有机基团取代的有机硅氧烷绝缘材料形成。当绝缘层220由光敏材料或非光敏材料，例如丙烯酸或聚酰亚胺形成时，因为其边缘具有曲率半径连续变化的形状以及较上层中的薄膜没有分段不连续形成，所以其是优选的。
绝缘层220通过液滴喷射方法、旋涂或浸渍涂布在整个表面之上形成。开口通过蚀刻等在绝缘层220的预定部分形成。这里，在绝缘层220下形成的绝缘层219被同时蚀刻，以便使栅极布线202、源极布线和漏极布线215和216的预定部分暴露。另外，当绝缘层220通过液滴喷射方法有选择地形成时，因为不必蚀刻绝缘层220，所以其是优选的。
作为在绝缘层220中形成开口的方法，可以使用以下步骤。首先，在形成绝缘层220之前，衬底的整个表面通过涂布例如氟基偶联剂的液态防水试剂，如氟烷基硅烷；或者含有氟的有机材料，例如CHF3产生防水性。随后，将掩模材料应用于其中将要形成开口的部分，以及进行O2抛光等；由此除去在除了具有掩模的部分之外的区域上施加的液态防水试剂。接下来，除去掩模，以及通过旋涂、浸渍涂布或液滴喷射方法在衬底整个表面之上形成绝缘层220。绝缘层220不在产生防水性的部分形成；由此在该部分形成开口。应指出，在施加液态防水试剂中，只要开口通过液滴喷射方法用液态防水试剂涂布，就不需要形成掩模、除去液态防水试剂和除去掩模的步骤。
接下来，对应于像素电极221的像素电极层通过喷射含有导电性材料的组合物电连接到漏极布线216(图6D)。像素电极221通过烘干具有特定图案的组合物形成，所述组合物含有氧化铟锡(ITO)、含有二氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)等。在反射型液晶显示装置的情况下，可以使用含有Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)的组合物作为主要组分。作为另一种方法，透明导电薄膜或反光导电薄膜通过溅射形成；掩模图案通过液滴喷射方法形成；以及像素电极可以通过结合蚀刻形成。图14A显示平面结构，图14B显示A-B，以及图14C显示对应于C-D的纵向部分结构；因此可以同时参见附图。
通过以上步骤，完成用于液晶显示装置的TFT衬底200，其中底栅(反向交错)TFT和像素电极在衬底100之上连接(图6D)。
接下来，称为校正层的绝缘层222通过印刷或旋涂形成以便覆盖像素电极221。绝缘层222可以通过丝网印刷或胶版印刷如所示有选择地形成。其后，进行研磨。随后，在围绕由液滴喷射方法形成的像素的周围区域上形成密封剂223(图13)。
将具有用作校正层的绝缘层224和用作反向电极的导电层225的反向衬底229粘贴到TFT衬底200上，其间具有隔离物(未示出)。衬底之间的间隙可以具有液晶层，由此制造液晶显示装置(图13)。可以将填料混入密封剂223。另外，反向衬底229可以具有滤色片或屏光薄膜(黑色基质)等。应指出，在粘贴反向衬底229之后，作为形成液晶层的方法有分配方法(液滴法)或通过毛细现象注入液晶的浸渍涂布(泵起法)。
如上所述，在该实施方案模式中，通过跳过光线曝光步骤可以省略使用光掩模，从而可以简化工艺。此外，因为通过液滴喷射方法在衬底上直接形成一些图案，所以液晶显示装置可以容易制造，即使该衬底的一边(第五代计算机之后)具有一米或更高长度。
实施方案模式2
通道保护型结构已经在实施方案模式1中示出。在该实施方案中，其中不形成通道保护薄膜的通道蚀刻型将作为另一种模式加以描述。
栅极布线202和栅极203通过在衬底100上喷射含有导电性材料的组合物形成。接下来，具有单层或分层结构的栅极绝缘薄膜通过等离于体CVD或溅射形成。作为特别优选形式，具有由氮化硅形成的绝缘层205、由二氧化硅形成的绝缘层206和由氮化硅形成的绝缘薄膜207的三层堆叠体相当于栅极绝缘薄膜。另外，直至形成用作活性层的半导体薄膜208。因此，图4A到4D中所示的步骤与实施方案模式1相似。
接下来，n型半导体薄膜301在半导体薄膜208之上形成(图7A)。n型半导体薄膜301可以使用硅烷气体和磷化氢气体由AS或SAS形成。
通过以上步骤，可能的是不暴露于大气而连续形成绝缘层205到半导体层301。换句话说，可以形成层压层之间的各个界面而不受大气成分污染以及空气中悬浮的污染杂质元素污染；因此可以使TFT性能的变化降低。
接下来，掩模302通过液滴喷射方法在半导体层301上有选择地喷射组合物形成(图7B)。使用掩模302将半导体层208和n型半导体层301，以及栅绝缘层205、206和栅绝缘层207同时蚀刻；由此形成半导体层303和n型半导体层304(图7C)。
除去掩模302之后，在栅极布线202之上和其中源极布线306将要形成的位置上喷射组合物，由此形成中间层薄膜305(图7D)。中间层薄膜305由例如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂或和聚氨酯树脂的树脂形成。另外，中间层绝缘薄膜305通过液滴喷射方法使用有机材料形成，所述有机材料例如苯并环丁烯、聚对亚苯基二甲基、闪光或发光聚酰亚胺；由例如硅氧烷基聚合物聚合制造的化合物材料；含有水溶性均聚物和水溶性共聚物的组合物；等等。在使用任何一种材料中，通过稀释溶剂或添加表面活性剂等适当调节表面张力和粘度。
含有导电性材料的组合物在半导体层304上喷射；由此形成源极布线和漏极布线306和307(图7E)。
随后，半导体层308和309通过使用源极布线和漏极布线306和307作为掩模蚀刻n型半导体层304形成。在这种情况下，半导体层303也在一定程度上被蚀刻，以及形成半导体层310(图8A)。后续步骤与实施方案模式1中的步骤相同(图8B到8D)。
通过以上步骤，完成用于液晶显示装置的TFT衬底300，其中底栅(反向交错)通道蚀刻TFT和像素电极221在衬底100之上连接(图8D)。图15A显示平面结构，图15B显示A-B，以及图15C显示对应于C-D的纵向部分结构；因此可以同时参见附图。
实施方案模式3
在实施方案模式1和2中，各模式中均为其中衬底整个表面用保护层219和绝缘薄膜220覆盖。在本实施方案模式中，仅TFT和布线用保护层219和绝缘薄膜701覆盖。
在衬底100之上形成半导体薄膜之后，形成绝缘薄膜以便保护通道区。由此，图6A和6B中所示的步骤与实施方案模式1相似。在形成通道蚀刻型半导体薄膜的情况下，可以使用实施方案模式2。
接下来，绝缘层701通过液滴喷射方法仅在衬底的半导体层、栅极布线202和源极布线和漏极布线215和216之上有选择地形成(图9A)。绝缘层701不在要电连接到随后在漏极布线216之上形成的像素电极221的部分，以及要电连接到栅极布线和源极布线215之上的外部布线(未示出)之上形成。该绝缘层701可以由例如二氧化硅、氮化硅、氮氧化硅、氧化铝、氮化铝、氮氧化铝等的元机绝缘材料；丙烯酸、甲基丙烯酸和其衍生物；具有耐热性的高分子量物质，例如聚酰亚胺、芳族聚酰胺或聚苯并咪唑；包括Si-O-Si键，其中化合物由硅、氧和氢制造，通过使用硅氧烷衬底料作为起始材料形成的无机硅氧烷；或其中硅之上的氢用例如甲基或苯基的有机基团取代的有机硅氧烷绝缘材料形成。当绝缘层由光敏材料或非光敏材料，例如丙烯酸或聚酰亚胺形成时，因为其边缘具有曲率半径连续变化的形状以及较上层中的薄膜没有分段不连续形成，所以其是优选的。
然后，保护层219通过使用绝缘层710作为掩模的干蚀刻或湿蚀刻加以蚀刻，由此形成开口。在此，在保护层219下的栅极布线202的预定部分和源极和漏极布线215和216的预定部分被暴露。
接下来，对应于像素电极702的像素电极层通过有选择地喷射含有导电性材料的组合物电连接到漏极布线216(图9C)。像素电极702通过烘干具有特定图案的组合物形成，所述组合物含有氧化铟锡(ITO)、含有二氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)等。在反射型液晶显示装置的情况下，可以使用含有例如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)的金属颗粒的组合物作为主要组分。作为另一种方法，透明导电薄膜或反光导电薄膜通过溅射形成；掩模图案通过液滴喷射方法形成；以及像素电极可以通过结合蚀刻形成。
通过以上步骤，完成用于液晶显示装置的TFT衬底700，其中底部栅(反向交错)TFT和像素电极221在衬底100之上连接(图9C)。图16A表示平面结构，图16B表示A-B，以及图16C表示对应于C-D的纵向部分结构；因此可以同时参见附图。
实施方案模式4
实施方案模式4中将描述一种模式，其中像素电极501在漏极布线516下形成。作为实施方案模式的一个例子，在此将描述一种其中提供用于保护通道区的绝缘层(以下称为通道保护层)的通道保护类型。不管用何种方法，也可以形成其中通道区不具有如实施方案模式3中的通道保护层的通道蚀刻类型。
图10A到10E、11A到11E和12A到12E表示通过液滴喷射方法在衬底100之上形成栅极和连接到该栅极的栅极布线的步骤。
粘合性改进层201通过溅射、蒸汽沉积等在衬底100之上形成(图10A)。应指出，如果可以得到充分的粘合性，栅极可以直接在衬底100上形成，而不形成粘合性改进层。
对应于像素电极501的像素电极层通过在粘合性改进层201上有选择地喷射含有导电性材料的组合物形成(图10B)。像素电极501可以通过烘干具有特定图案的组合物形成，所述组合物含有氧化铟锡(ITO)、含有二氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)等。在反射型液晶显示装置的情况下，可以使用含有例如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)的金属颗粒的组合物作为主要组分。作为另一种方法，透明导电薄膜或反光导电薄膜通过溅射形成；掩模图案通过液滴喷射方法形成；以及像素电极可以通过结合蚀刻形成。另外，像素电极可以在形成粘合性改进层201之前，在粘合性改进层201下形成。
栅极布线502和栅极503通过用液滴喷射方法喷射含有导电性材料的组合物，在粘合性改进层201上形成(图10C)。含有例如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)的金属颗粒的组合物可以用作形成这些层的导电性物质。另外，可以混合发射光线的氧化铟锡(ITO)和含有二氧化硅的氧化铟锡(ITSO)。特别地，栅极布线优选是低电阻的。因此，优选使用其中金、银或铜的任何一种溶解在或分散在溶剂中的材料，以及考虑到电阻率值，更优选使用具有低电阻的银或铜。但是，在使用银或铜的情况下，可以另外提供阻挡薄膜用于杂质测量。溶剂对应地有例如乙酸丁酯的酯类、例如异丙醇的醇类、例如丙酮的有机溶剂等。通过调节溶剂密度和添加表面活性剂等适当调节表面张力和粘度。
形成栅极布线202、栅极503之后，理想的是进行以下两个步骤之一，作为其表面被曝光的粘合性改进层201的处理。
第一种方法是通过使与栅极布线502、栅极503和像素电极501不重叠的粘合性改进层201绝缘形成绝缘层504的步骤(参见图10D)。这里，使与栅极布线502和栅极503不重叠的粘合性改进层201氧化以便绝缘。在粘合性改进层201通过用这样的方式氧化绝缘的情况下，粘合性改进层201优选形成具有0.01nm到10nm的薄膜厚度，这样其可容易氧化。应指出，暴露于氧气气氛的方法或进行热处理的方法都可以用作氧化方法。
第二种方法是使用栅极布线502、栅极503和像素电极501作为掩模蚀刻和除去粘合性改进层201的步骤。在使用该步骤的情况下，对于粘合性改进层201的薄膜厚度没有限制。
接下来，栅绝缘层通过使用等离子体CVD方法或溅射方法以单层或分层结构形成。作为特别优选的形式，组成由氮化硅制造的绝缘层505、由二氧化硅制造的绝缘层506和由氮化硅制造的绝缘层507的三层堆叠体作为栅极绝缘薄膜。应指出，例如氩气的稀有气体可以包含在活性气体中以及混入要形成的绝缘薄膜，以便形成在低沉积温度下几乎不具有栅漏电流的致密绝缘薄膜。由于氧化的劣化可以通过由氮化硅或氮化硅氧化物形成与栅极布线502和栅极503接触的绝缘层505加以防止。
接下来，形成半导体层508(图10E)。半导体层508由用汽相生长方法，使用由硅烷或锗烷代表的半导体材料气体制造的AS或SAS形成，或者由溅射方法，使用硅靶制造的AS或SAS形成。等离子体CVD方法或热CVD方法可以用作汽相生长方法。
在使用等离子体CVD方法的情况下，AS由是半导体材料气体的SiH4或者SiH4和H2的混合气体形成。当SiH4用H2稀释3倍到1000倍形成混合气体时，或者当Si2H6用GeF4稀释结果Si2H6对GeF4的气体流速为20到40比0.9时，可以得到Si组成比率为80％或更多的SAS。特别地，因为半导体层508可以具有来自与基底的界面的结晶度，所以后者情况是优选的。
通过以上步骤，可能的是不暴露于空气而连续形成绝缘层505到半导体层508。换句话说，可以形成层压层之间的各个界面而不受大气成分以及空气中漂浮的污染杂质元素气载污染；因此可以使TFT性能的变化降低。
接下来，通道保护薄膜509通过在与栅极503相对并且位于绝缘层508上的位置有选择地喷射组合物形成(参见图11A)。例如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂或聚氨酯树脂的树脂材料用作通道保护薄膜509。另外，通道保护薄膜209通过使用有机材料用液滴喷射方法形成，所述有机材料例如苯并环丁烯、聚对亚苯基二甲基、闪光或发光聚酰亚胺；由例如硅氧烷基聚合物聚合制造的化合物材料；含有水溶性均聚物和水溶性共聚物的复合材料；等等。在使用任何一种材料中，通过稀释溶剂或添加表面活性剂等适当调节表面张力和粘度。
接下来，n型半导体薄膜510在半导体薄膜508之上形成(图11B)。n型半导体薄膜510可以使用硅烷气体和磷化氢气体由AS或SAS形成。
接下来，掩模511通过液滴喷射方法在半导体层510之上形成(图11C)。通过使用掩模511蚀刻n型半导体层510、半导体层508、半导体层505、由二氧化硅形成的绝缘层506、由氮化硅形成的绝缘层507，形成具有与半导体层512相同导电率的半导体层513(图11D)。
除去掩模511之后，在栅极布线502之上和其中源极布线515将要形成的位置上喷射组合物，由此形成中间层绝缘薄膜514(图11E)。中间层绝缘薄膜214由例如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂或和聚氨酯树脂的树脂形成。另外，中间层绝缘薄膜514通过液滴喷射方法使用有机材料形成，所述有机材料例如苯并环丁烯、聚对亚苯基二甲基、闪光或发光聚酰亚胺；由例如硅氧烷基聚合物聚合制造的化合物材料；含有水溶性均聚物和水溶性共聚物的组合物；等等。在使用任何一种材料中，通过稀释溶剂或添加表面活性剂等适当调节表面张力和粘度。
接下来，源极布线和漏极布线515和516通过液滴喷射方法有选择地喷射含有导电性材料的组合物形成(图12A)。作为用于形成布线的导电性材料，可以使用含有例如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)的金属颗粒的组合物。同样，透明氧化铟锡(ITO)、含有二氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌、氮化钛等可以作为材料混合。
随后，使用源极布线和漏极布线515和516作为掩模蚀刻通道保护薄膜509之上的具有一种导电率类型的半导体薄膜513；因此形成源极和漏极区的n型半导体薄膜217和218得以形成(图12B)。
接下来形成属于绝缘层的保护层519以便保护通道区(图12C)。绝缘层519优选用通过等离子体CVD或溅射形成的氮化硅薄膜形成。要求该薄膜精细，由此防止例如有机物质、金属和在空气中悬浮的水汽的污染物进入。为了该目的，如果氮化硅薄膜通过使用硅作为目标物以及氮气和例如氩气的稀有气体元素的混合物作为溅射气体的RF溅射形成；由此细度可以通过用稀有气体元素浸渍薄膜得到促进，其是优选的。
接下来，绝缘层520通过液滴喷射方法仅在衬底的半导体层、栅极布线502和源极布线和漏极布线515和516之上有选择地形成(图12D)。绝缘层520不在要电连接到随后在漏极布线516之上形成的像素电极521的部分，以及要电连接到栅极布线502和源极布线515之上的外部布线(未示出)之上形成。该绝缘层520可以由例如二氧化硅、氮化硅、氮氧化硅、氧化铝、氮化铝、氮氧化铝等的无机绝缘材料；丙烯酸、甲基丙烯酸和其衍生物；具有耐热性的高分子量物质，例如聚酰亚胺、芳族聚酰胺或聚苯并咪唑；包括Si-O-Si键，其中化合物由硅、氧和氢制造，通过使用硅氧烷衬底料作为起始材料形成的元机硅氧烷；或其中硅之上的氢用例如甲基或苯基的有机基团取代的有机硅氧烷绝缘材料形成。
然后，绝缘层519通过使用绝缘层520作为掩模的干蚀刻或湿蚀刻加以蚀刻，由此形成开口(图12E)。在此，栅极布线502、源极布线和漏极布线515和516，以及位于绝缘层519下的像素电极501的预定部分被暴露。
通过以上步骤，完成用于液晶显示装置的TFT衬底500，其中底部栅(反向交错)TFT和像素电极在衬底100之上连接(图12E)。图17A显示平面结构，图17B显示A-B，以及图17C显示对应于C-D的纵向部分结构；因此可以同时参见附图。
实施方案1
如图3所述，在由实施方案模式1、实施方案模式2、实施方案模式3或实施方案模式4制造的液晶显示装置中，可以通过由SAS形成半导体层在衬底100上形成扫描线驱动电路。
图22显示由使用SAS的n-通道类型TFTs组成的扫描线驱动电路，其中得到1cm2/V·sec到15cm2/V·sec的电场效应迁移率。
标记数字1500中所述的方块对应于图22中为一个步骤输出样本脉冲的脉冲输出电路，以及移位寄存器由n片脉冲输出电路组成。标记数字1501表示缓冲电路，以及像素1502(对应于图3中的像素102)连接在其末端。
图23显示脉冲输出电路1500的具体结构，以及电路由n-通道型TFTs 601到613组成。此时，TFTs的尺寸可以根据使用SAS的n-通道型TFTs的操作特性确定。例如，当通道长度设定为8μm时，通道宽度可以设定为10μm到80μm。
另外，图24显示缓冲电路1501的具体结构。缓冲电路由n-通道型TFTs 620到635以同样方式组成。此时，TFTs的尺寸可以根据使用SAS的n-通道型TFTs的操作特性确定。例如，当通道长度设定为10μm时，通道宽度可以设定为10μm到1800μm。
必要的是通过布线将TFTs互相连接以实现这种电路，以及图18显示在这种情况下布线的结构实例。如同实施方案模式1一样，图18显示一种状态，其中形成栅极203、栅绝缘层(由氮化硅形成的绝缘层205、由二氧化硅形成的绝缘层206和由氮化硅形成的绝缘层207的三层堆叠体)、由SAS形成的半导体层212、形成通道保护层的绝缘层209、形成源极和漏极的n-型半导体层217和218，以及连接到源极和漏极的布线215和216。在这种情况下，在与形成栅极203中相同的步骤中在衬底之上形成连接布线232、233和234。开口在栅绝缘层中提供，这样连接布线232、233和234被暴露。通过由连接到源极和漏极的布线215和216以及在相同步骤中形成的连接线235将TFTs连接实现各种电路。
实施方案2
参考图28说明一种模式，其中为扫描线输入端部分和信号线输入端部分提供保护二极管。为图28中的像素102提供TFT 260和电容265。该TFT具有与实施方案模式1中的TFT相同的结构。标记数字1224表示像素电极，以及1204表示电容线。
为信号线输入端部分提供保护二极管261和262。保护二极管在与TFT 260相同的步骤中制造以及通过均连接到栅和漏极或源极之一作为二极管。图29显示图28中所示俯视图的等效电路图。
保护二极管261包括栅极250、半导体层251、通道保护252的绝缘层以及布线249和253。保护二极管262具有相同结构。连接该保护二极管的共用电位线254和255在与栅极相同的层形成。因此，必须在栅绝缘层中形成连接孔以电连接布线253。
掩模可以通过液滴喷射方法形成，可以在栅绝缘层中进行蚀刻工艺形成连接孔。在这种情况下，当通过常压喷射施加蚀刻工艺时，局部喷射工艺同样可能，以及其不必在衬底整个表面之上形成掩模。
保护二极管261和262在与连接到TFT 260中的源极和漏极的布线215和216相同的层中形成，以及具有其中连接的布线249连接到源极侧或漏极侧的结构。
扫描信号线侧的输入端部分同样具有与保护二极管263和264以及布线256相同的结构。根据本发明，在输入阶段中提供的保护二极管可以同时形成。应指出，放置保护二极管的位置不局限于本实施方案模式，以及也可以如图3所示在驱动电路和像素之间提供。
实施方案3
接下来，将参考图19到21描述根据实施方案模式1到4的任何一个制造的液晶亚示装置上装配驱动电路的形式。
首先，参考图19A和19B描述使用COG的显示装置。在该显示装置中，在衬底1001之上提供显示例如文字和图像的信息的像素区域1002以及扫描线驱动电路1003和1004。具有多个驱动电路的衬底1005和1008被分割成矩形形状。分离的驱动电路(以下称为驱动ICs)连接到衬底1001。图19A显示多个驱动ICs 1007，以及带1006连接到驱动ICs 1007的末端。图19B显示驱动IC 1010，以及带1009连接到驱动IC 1010的末端。
参考图20A和20B描述使用TAB的显示装置。在衬底1001之上提供像素区域1002、扫描线驱动电路1003和1004。这里，如图20A中的，多个带1006粘贴在衬底1001上，以及驱动ICs 1007连接到带1006。图20B中，带1009粘贴在衬底1001上，以及驱动IC1010连接到带1009。在采用后者的情况下，就强度而论，可以同时提供固定驱动IC 1010的金属片等。
就改进生产率而言，用于液晶显示装置的多个驱动ICs可以装配在具有300mm到1000mm或更高侧边的矩形衬底1005和1008上。
其中驱动电路部分和输入/输出端作为一个单元使用的多个电路图案可以在衬底1005和1008上形成，以及最终被分开和取得。就驱动IC长侧边的长度而论，考虑到像素部分或像素间距一个侧边的长度，可以形成长侧边为15到80mm以及短侧边为1到6mm的矩形，如图19A和20A所示。像素部分1002的一个侧边，或像素部分1002的一个侧边加上每个驱动电路1003和1004的一个侧边的长度可以用于形成驱动IC，如图19B和20B所示。
在IC芯片之上的驱动IC的第一位是较长侧边的长度。当使用具有15到80mm较长侧边的驱动IC时，对应于像素区域1002的装配所需的驱动ICs的数目小于IC芯片的数目。因此，制造中的工艺产率可以改进。当驱动IC在玻璃衬底上形成时，因为驱动IC不局限于用作母体主体的衬底形状，所以不会降低生产率。与从圆形硅晶片取得IC芯片相比，这一点是重要的优点。
图19A、19B、20A和20B中，具有驱动电路的驱动IC 1007或1010装配在像素区域1002的区域外部。驱动ICs 1007和1010为信号线驱动电路。为了形成对应于RGB全色的像素区域，XGA类别的3072信号线和UXGA类别的4800信号线是必要的。上述信号线的数目通过分开像素区域1002边缘中的几个方块形成引出线，以及根据驱动ICs 1007和1010的输出端的节距集中。
驱动IC优选由在衬底之上形成的结晶半导体形成。该结晶半导体优选通过用连续波激光器的光线辐射形成。因此，连续波固态激光器或气态激光器用作发射激光的振荡器。当使用连续波激光器时，几乎没有晶体缺陷。因此，晶体管可以通过使用具有大晶粒大小的多晶半导体薄膜制造。另外，因为迁移率或响应速率良好，所以高速驱动是可能的，以及可能的是相比常规元素的工作率，进一步改进元素的工作率；因此因为几乎没有性能变化，所以可以得到高可靠性。应指出，晶体管的通道长度方向可以与激光的扫描方向相同，以进一步改进工作率。这一点是因为在通过连续波激光器产生激光结晶化的步骤中，当晶体管的通道长度方向与激光的扫描方向相对于衬底是差不多平行(优选-30°到30°)时，可以得到高迁移率。在通道形成区域中通道长度方向与电流的流动方向相同，换句话说与其中电荷移动的方向相同。由此形成的晶体管具有包括多晶半导体薄膜的活性层，其中晶粒在通道方向延伸，以及这一点意味着晶粒边界差不多沿着通道方向形成。
在进行激光结晶化中，优选的是激光大规模地变窄，并且其束斑优选具有大约1mm到3mm的宽度，其与驱动IC的较短侧边的宽度相同。另外，为了确保要被辐射的物体的合适和有效的能量密度，激光的辐射区域优选为直线形状。但是，在这里直线形状并不表示固有含义中的线，而是表示具有大纵横比的矩形或椭圆形。例如，直线形状表示纵横比为2或更高(优选10到10000)的矩形或椭圆形。因此，生产率可以通过使激光束斑的宽度与驱动IC的较短侧边的宽度相等得到改进。
图19A和19B以及图20A和20B中显示一种模式，其中扫描线驱动电路随像素部分整体形成以及驱动IC以信号线驱动电路的形式装配。但是，本实施方案模式不局限于该形式，并且驱动IC可以以扫描线驱动电路和信号线驱动电路的形式装配。在那种情况下，优选的是使在扫描线侧和信号线侧使用的驱动ICs的规格不同。
在像素区域1002中，信号线和扫描线交叉形成矩阵，并且晶体管设置在每个交叉部分中。根据本发明的一个方面，具有由非晶半导体或半非晶半导体形成的通道部分的TFT可以用作设置在像素部分1002中的晶体管。非晶半导体由等离子体CVD方法、溅射方法等形成。可能的是在300℃或更低温度下用等离子体CVD形成半非晶半导体。即使在例如550mm×650mm外部尺寸的非碱性玻璃衬底的情况下，形成晶体管所需的薄膜厚度也在短时间内形成。这种生产工艺的特征在制造大尺寸屏幕的显示装置中有效。另外，半非晶TFT可以通过由SAS形成通道区得到1到15cm2/V·sec的电场效应迁移率。TFT可以用作像素的开关元件或形成扫描线驱动电路的元件。因此，可以制造实现板上系统的EL显示面板。
图19A到20B显示每个TFT具有由SAS形成的半导体薄膜的条件下，这样扫描线驱动电路在衬底之上整体形成的情形，如实施方案模式3中的。在使用具有由AS形成的半导体层的TFT情况下，扫描线驱动电路和信号线驱动电路可以以驱动ICs的形式装配。
在那种情况下，优选的是使扫描线和信号线侧之间使用的驱动ICs的规格不同。例如，组成扫描线驱动ICs的晶体管需要大约30V的经受压力；但是100kHz或更少的驱动频率以及高速操作是相对不需要的。因此，优选的是设定足够长的组成扫描线驱动器的晶体管的通道长度(L)。另一方面，大约12V的经受压力对于信号线驱动ICs的晶体管来说足够；但是需要在3V下的大约65MHz的驱动频率以及高速操作。因此，优选的是设定根据微米定律设定组成驱动器的晶体管的通道长度等。
图21A和21B显示在图2中的液晶显示装置情况下，其中驱动IC通过COG装配的结构。图21A显示其中驱动IC 106使用各向异性导电性材料装配在TFT衬底上的结构。在TFT衬底200之上提供像素部分101、信号线输入端104(在扫描线驱动电路103的情况下相同)。反向衬底229用密封剂226粘贴到TFT衬底200。液晶层230在衬底之间形成。
FPC 812使用各向异性导电性材料连接到信号线输入端104。各向异性导电性材料包括树脂815和导电性颗粒814，其每个表面用Au等覆盖并且其直径为几十到几百微米。由于有导电性颗粒214，信号线输入端104电连接到在FPC 812中形成的布线813。驱动IC106也用各向异性导电性材料连接到TFT衬底。由于有包括在树脂811中的导电性颗粒810，在驱动IC 106中提供的输入-输出端809电连接到信号线输入端104。
如图21B所示，驱动IC 106用粘合剂816固定到TFT衬底200，并且驱动IC的输入-输出端809可以用Au布线817连接到信号线输入端104。然后，在此使用密封树脂818进行密封。关于驱动IC的装配方法没有限制，可以使用已知的方法，例如COG、引线接合或TAB。
驱动IC形成与反向衬底相同的厚度。因此，它们可以具有几乎相同的高度，以一个整体产生薄的显示装置。另外，每个衬底由一种材料形成；因此即使当显示装置中的温度变化时，也不产生热应力，并且由此不损坏包括TFTs的电路的性能。另外，如该实施方案所示，驱动电路用比IC芯片长的驱动IC装配，这样要装配在像素区域上的驱动ICs的数目可以减少。
如上所述，驱动电路可以装配在液晶显示装置上。
实施方案4
液晶电视接收机可以通过根据实施方案模式1到4制造的液晶显示装置完成。图25显示液晶电视接收机主结构的方块图。如图1中所示的结构，存在这样的情况，其中扫描线驱动电路403和信号线驱动电路402通过TAB方法通过仅形成像素部分401装配。如图2中所示的结构，扫描线驱动电路403和信号线驱动电路402通过COG方法装配在像素区域401和其周边。如图3所示，存在这样的情况，其中TFT由SAS形成，信号线驱动电路402通过整体形成像素区域401以驱动IC的形式装配，以及扫描线驱动电路403装配在衬底之上。但是，可以应用任何一种形式。
作为外电路的另一种结构，在视频信号的输入侧，提供调谐器404、放大来自调谐器的视频信号的视频信号放大器电路405；对应于红、绿和蓝的每种彩色将其中输出的信号转换成彩色信号的视频信号处理电路406；将视频信号转换成驱动IC的输入规格的控制电路407；等等。控制电路407分别将信号输出进入扫描线侧和信号线侧。在数字驱动的情况下，信号分配电路408在信号线侧上提供，以及可以具有其中输入数字信号通过分成m-段提供的结构。
在由调谐器404收到的信号中，音频信号被传输到音频信号放大器电路409，并且经由音频信号处理电路410为扬声器413提供输出。控制电路411接收接收台的控制信息(接收频率)或者来自输入部分412的音量，并且向调谐器404或音频信号处理电路410发送信号。
图26是液晶显示装置模块的实例。TFT衬底200和反向衬底229用密封剂226固定，并且其间提供像素部分101和液晶层230形成显示区域。在实现彩色显示中需要显色层270。在RGB系统的情况下，对应于每个像素提供对应于红、绿和蓝各个颜色的显色层270。偏振片271和267在TFT衬底200和对面的衬底229的外侧提供。光源由冷阴极管258和光线引导片259组成，以及电路板257通过柔性印制电路板273和端子231连接到TFT衬底200，并且引入例如控制电路或供电电路的外电路。
图27显示一种状态，其中电视接收机通过将液晶显示装置模块装入外壳2301完成。显示屏2303由液晶显示装置模块形成，以及扬声器2304、操作转换器2305等作为其它附属设备提供。因此，根据本发明可以完成电视接收机。
当然，本发明的液晶显示装置不局限于电视接收机，其适用于例如在车站、机场处的信息显示板，移动电话显示器等的显示媒介，或者街道上的广告显示板以及个人电脑监视器。

Claims (56)

1.一种显示装置，包括：
薄膜晶体管，包括：
在衬底之一之上的粘合性改进层；
在所述粘合性改进层之上的包括导电性材料的栅极；
包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜，其与栅极连接；
在所述岛形栅极绝缘薄膜之上的半导体层；和
包括导电性材料的源极布线和漏极布线，其中所述源极布线和漏极布线连接到半导体层；和
连接到薄膜晶体管的像素电极，
其中提供半导体层的一端使得其不从所述栅极绝缘薄膜的一端伸出。
2.根据权利要求1的装置，其中所述粘合性改进层包括在形成要形成的至少一个层之前用于预处理的金属材料和金属氧化物材料之一。
3.根据权利要求1的装置，进一步包括在半导体层之上的保护薄膜。
4.根据权利要求1的装置，其中栅极及源极布线和漏极布线的至少一个的导电性材料含有选自Ag、Au、Cu、W和Al的一种作为主要组分。
5.根据权利要求1的装置，其中薄膜晶体管可以在1cm2/V·sec到15cm2/V·sec的电场效应迁移率下操作，以及薄膜晶体管的半导体层含有氢和卤素以及具有晶体结构的半导体。
6.根据权利要求1的装置，其中显示装置为液晶显示装置并且衬底把液晶材料夹在中间。
7.根据权利要求1的装置，其中显示装置装配在电视接收机、个人电脑、移动电话、信息显示器和广告牌之一中。
8.一种显示装置，包括：
薄膜晶体管，包括：
在衬底之一之上的粘合性改进层；
在所述粘合性改进层之上的包括导电性材料的栅极；
包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜，其与栅极连接；
在所述岛形栅极绝缘薄膜之上的半导体层；和
包括导电性材料的源极布线和漏极布线，其中所述源极布线和漏极布线连接到半导体层；和
连接到薄膜晶体管的像素电极，
其中提供半导体层的一端使得其与所述栅极绝缘薄膜的一端相重合。
9.根据权利要求8的装置，其中所述粘合性改进层包括在形成要形成的至少一个层之前用于预处理的金属材料和金属氧化物材料之一。
10.根据权利要求8的装置，进一步包括在半导体层之上的保护薄膜。
11.根据权利要求8的装置，其中栅极及源极布线和漏极布线的至少一个的导电性材料含有选自Ag、Au、Cu、W和Al的一种作为主要组分。
12.根据权利要求8的装置，其中薄膜晶体管可以在1cm2/V·sec到15cm2/V·sec的电场效应迁移率下操作，以及薄膜晶体管的半导体层含有氢和卤素以及具有晶体结构的半导体。
13.根据权利要求8的装置，其中显示装置为液晶显示装置并且衬底把液晶材料夹在中间。
14.根据权利要求8的装置，其中显示装置装配在电视接收机、个人电脑、移动电话、信息显示器和广告牌之一中。
15.一种显示装置，包括：
薄膜晶体管，包括：
在衬底之一之上的粘合性改进层；
在所述粘合性改进层之上的包括导电性材料的栅极；
包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜，其与栅极连接；
在所述岛形栅极绝缘薄膜之上的半导体层；
包括导电性材料的源极布线和漏极布线，其中所述源极布线和漏极布线连接到半导体层；和
与源极布线和漏极布线连接的氮化硅层和氮氧化硅层之一；和
连接到薄膜晶体管的像素电极，
其中提供半导体层的一端使得其不从所述栅极绝缘薄膜的一端伸出。
16.根据权利要求15的装置，其中所述粘合性改进层包括在形成要形成的至少一个层之前用于预处理的金属材料和金属氧化物材料之一。
17.根据权利要求15的装置，进一步包括在半导体层之上的保护薄膜。
18.根据权利要求15的装置，其中栅极及源极布线和漏极布线的至少一个的导电性材料含有选自Ag、Au、Cu、W和Al的一种作为主要组分。
19.根据权利要求15的装置，其中薄膜晶体管可以在1cm2/V·sec到15cm2/V·sec的电场效应迁移率下操作，以及薄膜晶体管的半导体层含有氢和卤素以及具有晶体结构的半导体。
20.根据权利要求15的装置，其中显示装置为液晶显示装置并且衬底把液晶材料夹在中间。
21.根据权利要求15的装置，其中显示装置装配在电视接收机、个人电脑、移动电话、信息显示器和广告牌之一中。
22.一种显示装置，包括：
薄膜晶体管，包括：
在衬底之一之上的粘合性改进层；
在所述粘合性改进层之上的包括导电性材料的栅极；
包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜，其与栅极连接；
在所述岛形栅极绝缘薄膜之上的半导体层；
包括导电性材料的源极布线和漏极布线，其中所述源极布线和漏极布线连接到半导体层；和
与源极布线和漏极布线连接的氮化硅层和氮氧化硅层之一；和
连接到薄膜晶体管的像素电极，
其中提供半导体层的一端使得其与所述栅极绝缘薄膜的一端相重合。
23.根据权利要求22的装置，其中所述粘合性改进层包括在形成要形成的至少一个层之前用于预处理的金属材料和金属氧化物材料之一。
24.根据权利要求22的装置，进一步包括在半导体层之上的保护薄膜。
25.根据权利要求22的装置，其中栅极及源极布线和漏极布线的至少一个的导电性材料含有选自Ag、Au、Cu、W和Al的一种作为主要组分。
26.根据权利要求22的装置，其中薄膜晶体管可以在1cm2/V·sec到15cm2/V·sec的电场效应迁移率下操作，以及薄膜晶体管的半导体层含有氢和卤素以及具有晶体结构的半导体。
27.根据权利要求22的装置，其中显示装置为液晶显示装置并且衬底把液晶材料夹在中间。
28.根据权利要求22的装置，其中显示装置装配在电视接收机、个人电脑、移动电话、信息显示器和广告牌之一中。
29.一种显示装置，包括：
第一薄膜晶体管，包括：
在衬底之一之上的粘合性改进层；
在所述粘合性改进层之上的包括导电性材料的栅极；
包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜，其与栅极连接；
在所述岛形栅极绝缘薄膜之上的半导体层；和
包括导电性材料的源极布线和漏极布线，其中所述源极布线和漏极布线连接到半导体层；和
连接到第一薄膜晶体管的像素电极，
具有与第一薄膜晶体管相同结构的第二薄膜晶体管的驱动电路；和
从驱动电路伸出并连接到第一薄膜晶体管的栅极的布线层，
其中提供半导体层的一端使得其不从所述栅极绝缘薄膜的一端伸出。
30.根据权利要求29的装置，其中所述粘合性改进层包括在形成要形成的至少一个层之前用于预处理的金属材料和金属氧化物材料之一。
31.根据权利要求29的装置，进一步包括在半导体层之上的保护薄膜。
32.根据权利要求29的装置，其中栅极及源极布线和漏极布线的至少一个的导电性材料含有选自Ag、Au、Cu、W和Al的一种作为主要组分。
33.根据权利要求29的装置，其中第一和第二薄膜晶体管可以在1cm2/V·sec到15cm2/V·sec的电场效应迁移率下操作，以及第一和第二薄膜晶体管的每一个的半导体层含有氢和卤素以及具有晶体结构的半导体。
34.根据权利要求29的装置，其中显示装置为液晶显示装置并且衬底把液晶材料夹在中间。
35.根据权利要求29的装置，其中显示装置装配在电视接收机、个人电脑、移动电话、信息显示器和广告牌之一中。
36.一种显示装置，包括：
第一薄膜晶体管，包括：
在衬底之一之上的粘合性改进层；
在所述粘合性改进层之上的包括导电性材料的栅极；
包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜，其与栅极连接；
在所述岛形栅极绝缘薄膜之上的半导体层；和
包括导电性材料的源极布线和漏极布线，其中所述源极布线和漏极布线连接到半导体层；和
连接到第一薄膜晶体管的像素电极，
具有与第一薄膜晶体管相同结构的第二薄膜晶体管的驱动电路；和
从驱动电路伸出并连接到第一薄膜晶体管的栅极的布线层，
其中提供半导体层的一端使得其与所述栅极绝缘薄膜的一端相重合。
37.根据权利要求36的装置，其中所述粘合性改进层包括在形成要形成的至少一个层之前用于预处理的金属材料和金属氧化物材料之一。
38.根据权利要求36的装置，进一步包括在半导体层之上的保护薄膜。
39.根据权利要求36的装置，其中栅极及源极布线和漏极布线的至少一个的导电性材料含有选自Ag、Au、Cu、W和Al的一种作为主要组分。
40.根据权利要求36的装置，其中第一和第二薄膜晶体管可以在1cm2/V·sec到15cm2/V·sec的电场效应迁移率下操作，以及第一和第二薄膜晶体管的每一个的半导体层含有氢和卤素以及具有晶体结构的半导体。
41.根据权利要求36的装置，其中显示装置为液晶显示装置并且衬底把液晶材料夹在中间。
42.根据权利要求36的装置，其中显示装置装配在电视接收机、个人电脑、移动电话、信息显示器和广告牌之一中。
43.一种显示装置，包括：
第一薄膜晶体管，包括：
在衬底之一之上的粘合性改进层；
在所述粘合性改进层之上的包括导电性材料的栅极；
包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜，其与栅极连接；
在所述岛形栅极绝缘薄膜之上的半导体层；
包括导电性材料的源极布线和漏极布线，其中所述源极布线和漏极布线连接到半导体层；和
与源极布线和漏极布线连接的氮化硅层和氮氧化硅层之一；
连接到第一薄膜晶体管的像素电极，
具有与第一薄膜晶体管相同结构的第二薄膜晶体管的驱动电路；和
从驱动电路伸出并连接到第一薄膜晶体管的栅极的布线层，
其中提供半导体层的一端使得其不从所述栅极绝缘薄膜的一端伸出。
44.根据权利要求43的装置，其中所述粘合性改进层包括在形成要形成的至少一个层之前用于预处理的金属材料和金属氧化物材料之一。
45.根据权利要求43的装置，进一步包括在半导体层之上的保护薄膜。
46.根据权利要求43的装置，其中栅极及源极布线和漏极布线的至少一个的导电性材料含有选自Ag、Au、Cu、W和Al的一种作为主要组分。
47.根据权利要求43的装置，其中第一和第二薄膜晶体管可以在1cm2/V·sec到15cm2/V·sec的电场效应迁移率下操作，以及第一和第二薄膜晶体管的每一个的半导体层含有氢和卤素以及具有晶体结构的半导体。
48.根据权利要求43的装置，其中显示装置为液晶显示装置并且衬底把液晶材料夹在中间。
49.根据权利要求43的装置，其中显示装置装配在电视接收机、个人电脑、移动电话、信息显示器和广告牌之一中。
50.一种显示装置，包括：
第一薄膜晶体管，包括：
在衬底之一之上的粘合性改进层；
在所述粘合性改进层之上的包括导电性材料的栅极；
包括氮化硅层、氮氧化硅层和二氧化硅层的至少一个的岛形栅极绝缘薄膜，其与栅极连接；
在所述岛形栅极绝缘薄膜之上的半导体层；
包括导电性材料的源极布线和漏极布线，其中所述源极布线和漏极布线连接到半导体层；和
与源极布线和漏极布线连接的氮化硅层和氮氧化硅层之一；
连接到第一薄膜晶体管的像素电极，
具有与第一薄膜晶体管相同结构的第二薄膜晶体管的驱动电路；和
从驱动电路伸出并连接到第一薄膜晶体管的栅极的布线层，
其中提供半导体层的一端使得其与所述栅极绝缘薄膜的一端相重合。
51.根据权利要求50的装置，其中所述粘合性改进层包括在形成要形成的至少一个层之前用于预处理的金属材料和金属氧化物材料之一。
52.根据权利要求50的装置，进一步包括在半导体层之上的保护薄膜。
53.根据权利要求50的装置，其中栅极及源极布线和漏极布线的至少一个的导电性材料含有选自Ag、Au、Cu、W和Al的一种作为主要组分。
54.根据权利要求50的装置，其中第一和第二薄膜晶体管可以在1cm2/V·sec到15cm2/V·sec的电场效应迁移率下操作，以及第一和第二薄膜晶体管的每一个的半导体层含有氢和卤素以及具有晶体结构的半导体。
55.根据权利要求50的装置，其中显示装置为液晶显示装置并且衬底把液晶材料夹在中间。
56.根据权利要求50的装置，其中显示装置装配在电视接收机、个人电脑、移动电话、信息显示器和广告牌之一中。
CNB2004800404298A 2003-11-14 2004-11-05 显示装置及其制造法 Expired - Fee Related CN100451797C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP386030/2003 2003-11-14
JP2003386030 2003-11-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200810185705XA Division CN101452893B (zh) 2003-11-14 2004-11-05 显示装置及其制造法

Publications (2)

Publication Number Publication Date
CN1906527A CN1906527A (zh) 2007-01-31
CN100451797C true CN100451797C (zh) 2009-01-14

Family

ID=34587392

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004800404298A Expired - Fee Related CN100451797C (zh) 2003-11-14 2004-11-05 显示装置及其制造法
CN200810185705XA Expired - Fee Related CN101452893B (zh) 2003-11-14 2004-11-05 显示装置及其制造法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200810185705XA Expired - Fee Related CN101452893B (zh) 2003-11-14 2004-11-05 显示装置及其制造法

Country Status (5)

Country Link
US (2) US7601994B2 (zh)
KR (2) KR101130232B1 (zh)
CN (2) CN100451797C (zh)
TW (1) TWI364111B (zh)
WO (1) WO2005047968A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
US7598129B2 (en) * 2003-11-14 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2005048354A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same
TWI259538B (en) * 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
US20070231974A1 (en) * 2006-03-30 2007-10-04 Hsien-Kun Chiu Thin film transistor having copper line and fabricating method thereof
US8026669B2 (en) 2006-03-31 2011-09-27 Canon Kabushiki Kaisha Display device
KR101338106B1 (ko) * 2006-06-30 2013-12-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8017186B2 (en) * 2006-08-17 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Film forming method, discharging droplet method and droplet discharging device
KR101251349B1 (ko) 2006-08-18 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.
US8937013B2 (en) * 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
US8525817B2 (en) * 2006-12-06 2013-09-03 Pervasive Display Co., Ltd. Pixel array module and flat display apparatus
JP5058084B2 (ja) * 2007-07-27 2012-10-24 株式会社半導体エネルギー研究所 光電変換装置の作製方法及びマイクロ波プラズマｃｖｄ装置
JP5216446B2 (ja) * 2007-07-27 2013-06-19 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び表示装置の作製方法
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
US20100142222A1 (en) * 2008-12-04 2010-06-10 World Properties, Inc. Light guide with refractive layer
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5420274B2 (ja) * 2009-03-02 2014-02-19 パナソニック株式会社 半導体装置及びその製造方法
KR102181301B1 (ko) 2009-07-18 2020-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
TWI405335B (zh) 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
CN101997037B (zh) * 2010-09-20 2012-07-04 友达光电股份有限公司 半导体结构及其制造方法
WO2012117439A1 (ja) 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
WO2016152090A1 (ja) * 2015-03-25 2016-09-29 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置
KR20180033375A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102507830B1 (ko) * 2017-12-29 2023-03-07 엘지디스플레이 주식회사 디스플레이 장치
CN110534659B (zh) * 2018-05-23 2022-09-27 昆明申北科技有限公司 顶发光oled的阳极结构、显示装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120068A (ja) * 1987-11-02 1989-05-12 Oki Electric Ind Co Ltd 薄膜トランジスタ
US6265730B1 (en) * 1997-09-30 2001-07-24 Sanyo Electric Co., Ltd. Thin-film transistor and method of producing the same
US20030040150A1 (en) * 1996-03-10 2003-02-27 Semiconductor Energy Laboratory Co. Ltd., A Japanese Corporation Thin film semiconductor device and method of manufacturing the same

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794752A (ja) 1993-09-22 1995-04-07 Dainippon Printing Co Ltd 半導体装置の製造方法および半導体装置
JP2701738B2 (ja) 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜ｅｌ素子
JPH07333652A (ja) 1994-06-13 1995-12-22 Hitachi Ltd 液晶表示装置
KR0145899B1 (ko) * 1995-02-11 1998-09-15 김광호 완전 자기 정렬형 액정 표시 장치용 박막 트랜지스터 기판의 제조방법
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JP4011664B2 (ja) 1997-02-03 2007-11-21 キヤノン株式会社 配線基板の製造方法
JPH10253983A (ja) 1997-03-14 1998-09-25 Toshiba Corp 反射型液晶表示装置および反射電極
JP4087949B2 (ja) 1998-05-20 2008-05-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6909477B1 (en) * 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
US6503772B1 (en) * 1999-03-26 2003-01-07 Fuji Xerox Co., Ltd. Method of manufacturing a thin film transistor-integrated color filter
TW480722B (en) 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
JP4896286B2 (ja) 2000-01-07 2012-03-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW484238B (en) 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
JP2002062543A (ja) * 2000-08-18 2002-02-28 Matsushita Electric Ind Co Ltd 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP3972354B2 (ja) * 2000-10-17 2007-09-05 セイコーエプソン株式会社 アクティブマトリクス基板及び液晶表示装置の製造方法
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP4683772B2 (ja) 2001-06-15 2011-05-18 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2003022892A (ja) 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd 発光装置の製造方法
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP2003058077A (ja) 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
US6645807B2 (en) * 2001-09-06 2003-11-11 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
TWI258317B (en) 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
JP4068883B2 (ja) 2002-04-22 2008-03-26 セイコーエプソン株式会社 導電膜配線の形成方法、膜構造体の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
JP2003318193A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
EP1743656A3 (en) * 2002-04-24 2007-03-07 Boehringer Ingelheim Pharma GmbH & Co. KG Pharmaceutical combination for the treatment of benign prostatic hyperplasia or for the long-term prevention of acute urinary retention
US6858464B2 (en) 2002-06-19 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing light emitting device
TWI276366B (en) 2002-07-09 2007-03-11 Semiconductor Energy Lab Production apparatus and method of producing a light-emitting device by using the same apparatus
CN100544533C (zh) 2002-11-11 2009-09-23 株式会社半导体能源研究所 发光装置的制造方法
TWI362644B (en) 2003-01-16 2012-04-21 Semiconductor Energy Lab Liquid crystal display device and manufacturing method therof
US7183146B2 (en) 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP1592054A4 (en) 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
WO2004070819A1 (ja) 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
KR20110038165A (ko) 2003-02-05 2011-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
KR101032338B1 (ko) 2003-02-06 2011-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작방법
KR101193015B1 (ko) 2003-02-06 2012-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 플라즈마 장치
KR101186919B1 (ko) 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
US7061570B2 (en) 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2004096451A1 (ja) 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. パターンの作製方法及び液滴吐出装置
US7192859B2 (en) 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
TWI336921B (en) 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7354808B2 (en) 2003-08-15 2008-04-08 Semiconductor Energy Laboratory Co., Ltd. Resist composition and method for manufacturing semiconductor device using the same
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP3923462B2 (ja) 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8263983B2 (en) 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
JP4689159B2 (ja) 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム
US7226819B2 (en) 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
KR101061888B1 (ko) 2003-11-14 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120068A (ja) * 1987-11-02 1989-05-12 Oki Electric Ind Co Ltd 薄膜トランジスタ
US20030040150A1 (en) * 1996-03-10 2003-02-27 Semiconductor Energy Laboratory Co. Ltd., A Japanese Corporation Thin film semiconductor device and method of manufacturing the same
US6265730B1 (en) * 1997-09-30 2001-07-24 Sanyo Electric Co., Ltd. Thin-film transistor and method of producing the same

Also Published As

Publication number Publication date
TW200527681A (en) 2005-08-16
US20070057258A1 (en) 2007-03-15
KR101130232B1 (ko) 2012-03-27
CN1906527A (zh) 2007-01-31
KR20060123320A (ko) 2006-12-01
KR20110124378A (ko) 2011-11-16
CN101452893A (zh) 2009-06-10
CN101452893B (zh) 2011-04-13
TWI364111B (en) 2012-05-11
US7601994B2 (en) 2009-10-13
US7883912B2 (en) 2011-02-08
WO2005047968A1 (en) 2005-05-26
US20090325333A1 (en) 2009-12-31
KR101195165B1 (ko) 2012-10-29

Similar Documents

Publication Publication Date Title
CN100451797C (zh) 显示装置及其制造法
CN100464429C (zh) 液晶显示设备及其制造方法,以及液晶电视接收机
CN100501944C (zh) 制造半导体器件的方法
CN100510922C (zh) 液晶显示装置及其制造方法、以及包含其的电视接收机
WO2005059990A1 (en) Electronic device and semiconductor device and method for manufacturing the same
US7439086B2 (en) Method for manufacturing liquid crystal display device
CN100377628C (zh) 图形的形成方法、图形形成装置以及器件的制造方法
CN1879055B (zh) 液晶显示器件及其制造方法
CN1740886B (zh) 有源矩阵基板及制造方法、电光学装置及电子机器
JP4684625B2 (ja) 半導体装置の作製方法
JP4554344B2 (ja) 半導体装置の作製方法
JP4737971B2 (ja) 液晶表示装置および液晶表示装置の作製方法
JP4679058B2 (ja) 半導体装置の作製方法
CN100508137C (zh) 电子装置和半导体装置以及用于制造这些装置的方法
JP4624078B2 (ja) 液晶表示装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114

Termination date: 20181105

CF01 Termination of patent right due to non-payment of annual fee