CN100452404C

CN100452404C - 半导体装置的制造方法

Info

Publication number: CN100452404C
Application number: CNB2004800381775A
Authority: CN
Inventors: 王文生
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2004-02-19
Filing date: 2004-02-19
Publication date: 2009-01-14
Anticipated expiration: 2024-02-19
Also published as: CN1898799A; US7419837B2; JPWO2005081317A1; WO2005081317A1; JP4579236B2; US20060214208A1

Abstract

在半导体基板(11)的上方形成铂膜(24)、PLZT膜(25)、以及上部电极膜(26)。接着，对上部电极膜(26)进行图案成型。然后，将覆盖PLZT膜(25)所露出的部分的PLZT膜(27)作为防蒸发膜而形成。接下来，通过在氧化性环境中进行热处理，来修复PLZT膜(25)所受到的损伤。另外，从对上部电极膜(26)进行图案成型到形成PLZT膜(27)为止的过程中，不进行热处理。其后，通过按顺序对PLZT膜(25)以及铂膜(24)进行图案成型，从而形成铁电电容器。

Description

半导体装置的制造方法

技术领域

本发明涉及一种适用于铁电电容器的制造的半导体装置的制造方法。

背景技术

近年来，伴随着数码技术的进步，高速处理或者保存大容量的数据的发展趋势越来越强。为此，人们对被使用在电子设备上的半导体装置提出了高集成化以及高性能化的要求。

在此，为了实现半导体存储装置(DRAM)的高集成化，用铁电材料或者高介电常数材料替代氧化硅或者氮化硅来作为构成DRAM的电容元件的电容绝缘膜，关于该技术，正在广泛地进行研究以及开发。

此外，为了实现能够进行在低电压并且高速状态下的写入动作和读取动作的非易失性随即存取存储器，关于使用了具有自发极化特性的铁电薄膜作为电容绝缘膜的铁电存储器(FeRAM)，也正在积极地进行研究以及开发。

铁电存储器(FeRAM)利用铁电体的磁滞特性来存储信息。在铁电存储器中，在每个存储器单元中设置有具有铁电薄膜作为一对电极间的电容介质膜的铁电电容器。在铁电体中，根据电极间的施加电压而发生极化，即使去掉施加电压，自发极化仍然残留。此外，如果施加电压的极性被反转，则自发极化的极性也反转。因此，只要检测出自发极化就能够读取信息。并且，铁电存储器，与闪存器相比较，能够在低电压状态下进行工作，还可以在节省电力状态下进行高速写入。

FeRAM的铁电薄膜由锆钛酸铅(PZT)、掺杂La的PZT(PLZT(锆钛酸铅镧))等PZT类材料、或是SrBi₂Ta₂O₉(SBT、Y1)、SrBi₂(Ta、Nb)₂O₉(SBTN、YZ)等Bi(铋)层状结构化合物等形成。

一直以来，作为铁电薄膜的成膜方法，使用溶胶-凝胶法或者溅射法。利用这些成膜方法，在下部电极膜上形成无定形相的铁电薄膜，然后，通过热处理使铁电薄膜向钙钛矿结构的结晶进行结晶化。在铁电薄膜结晶化后，形成上部电极膜。但是此时，铁电薄膜主要受到由高能量的溅射粒子导致的物理上的破坏。其结果是，铁电薄膜的结晶结构的一部分被破坏，电容元件的特性恶化。

在此，一直以来，为了修复这种电容元件的特性恶化，要进行下述的处理。在现有第一方法中，对上部电极膜进行图案成型之后，在氧气环境中进行热处理。在现有第二方法中，对上部电极膜以及铁电薄膜进行图案成型之后，在氧气环境中进行热处理。在现有第三方法中，通过图案成型形成了电容元件之后，在氧气环境中进行热处理。在这些处理中，氧使铁电薄膜的结晶性被修复。

还有，在现有的方法中，在形成了电容元件之后，为了由氢退化保护铁电薄膜，形成覆盖电容元件的氧化铝膜作为扩散防止膜。接下来，为了修复铁电薄膜在铁电薄膜的图案成型过程中以及扩散防止膜的形成过程中所受到的损伤，再次在氧气环境中进行热处理。其后，形成层间绝缘膜。

此外，在专利文献1(JP特开平5-251351号公报)中还公开了其他的方法。在专利文献1所公开的方法中，以获得没有氧空穴，即使施加电场也不会产生漏电流，较高地维持介电常数的铁电薄膜为目的，对铁电薄膜在氧气环境中进行各种热处理。并且，作为这种热处理可列出对臭氧或者氧气照射紫外线的方法、在高压氧气环境中进行的热处理、以及使用了臭氧的热处理。

此外，在专利文献2(JP特开2002-305289号公报)中还公开了其他的方法。在专利文献2所公开的方法中，进行了用于修复铁电电容器的损伤的热处理之后，通过形成比作为电容绝缘膜的PZT膜的铅组成比多的PZT膜，在铁电电容器的侧壁上形成侧壁膜。通过这种侧壁绝缘膜，来减低来自其后形成的正硅酸乙酯(TEOS)膜中的氢以及水等的影响，从而PZT膜的特性恶化被降低。

但是，不论利用这些方法中的哪一个都不能得到特性足够的铁电电容器。

例如，在专利文献1所公开的方法中，得到的铁电薄膜的结晶的取向性低，因此残留极化就低。

此外，在专利文献2所公开的方法中，在进行用于修复铁电电容器的损伤的热处理时，蒸气压最高的元素从铁电薄膜的露出部跑掉，从而在铁电薄膜会形成针孔。就是说，在使用PZT膜的情况下，会产生铅缺损。这种缺损降低了铁电电容器的开关特性，同时也降低了初始特性以及保持特性。此外，产生了这种缺损的露出部对铁电电容器整体的占有率，伴随着半导体集成电路的细微化也在增加。因此，最近，以这种缺损为原因的问题也在不断显现。并且，伴随着占有率的增加，即使在之后形成了由铅含量多的PZT构成的侧壁膜，要均匀地补偿铅缺损也变得越来越困难。

此外，在专利文献2所公开的方法中，由于存在侧壁膜，从而电容绝缘膜的膜中组成容易变得不均匀。因此，开关电荷量降低，或者容易产生压印(Imprint)。

专利文献1：JP特开平5-251351号公报。

专利文献2：JP特开2002-305289号公报。

发明内容

本发明的目的在于提供一种能够提高铁电电容器的电容绝缘膜的组成的均一性的半导体装置的制造方法。

在本发明的半导体装置的制造方法中，在半导体基板的上方，形成了由作为铁电电容器的下部电极的原料膜的下部电极膜、作为电容绝缘膜的原料膜的铁电薄膜、以及作为上部电极的原料膜的上部电极膜构成的层叠体之后，至少对上述上部电极膜进行图案成型。接着，至少覆盖上述铁电薄膜的露出的部分，并形成含有与上述铁电薄膜相同元素的防蒸发膜。接下来，在氧化性环境中进行热处理，从而修复上述铁电薄膜受到的损伤。另外，在对上述上部电极膜进行图案成型的工序和形成上述防蒸发膜的工序之间，不进行热处理。

本发明还提供一种半导体装置的制造方法，其特征在于，具有以下工序：在半导体基板的上方形成由作为铁电电容器下部电极的原料膜的下部电极膜、作为电容绝缘膜原料膜的铁电薄膜、作为上部电极原料膜的上部电极膜构成的层叠体的工序；至少对上述上部电极膜进行图案成型的工序；形成防蒸发膜的工序，该防蒸发膜至少覆盖上述铁电薄膜露出的部分，并含有与上述铁电薄膜相同的元素；在上述防蒸发膜的上面露出的状态下，通过在氧化性环境中进行热处理，来修复上述铁电薄膜受到的损伤的工序；其中在对上述上部电极膜进行图案成型的工序和形成上述防蒸发膜的工序之间，不进行热处理。

附图说明

图1是表示用本发明的实施方式的方法而制造的铁电存储器(半导体装置)的存储器单元阵列的结构的电路图。

图2A至图2F是按工序顺序表示本发明的第一实施方式的铁电存储器(半导体装置)的制造方法的剖面图。

图3是表示开关电荷量的曲线图。

图4是表示漏电流的曲线图。

图5是表示图7中的P以及U值的曲线图。

图6是表示开关电荷量以及P-U的值的曲线图。

图7是表示施加电压和极化量的关系的曲线图。

图8是表示本发明的第二实施方式的铁电存储器(半导体装置)的制造方法的剖面图。

图9是表示本发明的第三实施方式的铁电存储器(半导体装置)的制造方法的剖面图。

具体实施方式

下面，参照附图具体地说明本发明的实施方式。图1是表示用本发明的实施方式的方法而制造的铁电存储器(半导体装置)的存储器单元阵列的结构的电路图。

在存储器单元阵列中，设置有多条向一个方向延伸的位线(bit line)3、多条在相对位线3的延伸方向垂直的方向上延伸的字线(word line)4以及板线(plate line)5。此外，要与这些位线3、字线4以及板线5构成的格子相匹配，多个本实施方式的铁电存储器的存储器单元被配置为阵列状。在各存储器单元中，设置有铁电电容器1以及MOS晶体管2。

MOS晶体管2的栅极被连接到字线4。此外，MOS晶体管2的一端的源·漏极被连接到位线3，而另一端的源·漏极被连接到铁电电容器1的一端的电极。并且，铁电电容器1另一端的电极被连接到板线5。另外，各字线4以及板线5经由在与它们延伸的方向相同的方向上并列的多个MOS晶体管2而被公用。同样地，各位线3经由在与其延伸方向相同的方向上并列的多个MOS晶体管2而被公用。字线4以及板线5延伸的方向、位线3延伸的方向，分别被称为行方向、列方向。

在这样构成的铁电存储器的存储器单元阵列中，根据被设置在铁电电容器1的铁电薄膜的极化状态，保存数据。

(第一实施方式)

下面说明本发明的第一实施方式。图2A至图2F是按工序顺序表示本发明的第一实施方式的铁电存储器(半导体装置)的制造方法的剖面图。但是，在图2A至图2F图示了与公用1根位线(相当于图1中的位线3)的2个MOS晶体管相当的部分。

在第一实施方式中，首先如图2A所示，在硅基板等半导体基板11表面上形成元件分离区域12及晶片13。接着，通过在晶片13的表面上形成栅极绝缘膜17、栅极电极18、盖膜19、侧壁20、源·漏极扩散层15以及硅化物层16，从而形成MOS晶体管14作为开关元件。该MOS晶体管14相当于图1中的MOS晶体管2。另外，在各MOS晶体管14，形成源极以及漏极用的2个源·漏极扩散层15，而其中之一在2个MOS晶体管14之间公用。

接着，以覆盖MOS晶体管14的方式全面地形成氮氧化硅膜21，并且全面地形成SiO₂膜22作为层间绝缘膜，通过CMP(化学机械研磨)等将SiO₂膜22平坦化。氮氧化硅膜21，是为了在形成SiO₂膜22时防止栅极绝缘膜17等发生氢退化而形成的。接着，在氮气环境中，通过实施650℃、30分钟的退火，主要进行SiO₂膜22的脱气处理。

其后，如图2B所示，通过溅射法在SiO₂膜22上形成氧化铝膜23作为下部电极密合层。氧化铝膜23的厚度例如为20nm左右。也可形成厚度为20nm左右的钛膜或TiO_x膜作为下部电极密合层。接着，在氧化铝膜23之上通过溅射法形成铂膜24作为下部电极膜。铂膜24的厚度例如为150nm左右。

接着，通过溅射法在铂膜24之上以无定形状态形成PLZT膜25作为铁电薄膜。接下来，通过快速热退火(RTA：Rapid Thermal Annealing)法在含有氩气以及氧气的环境下进行600℃以下的热处理。该处理的结果是在PLZT膜25发生结晶的同时，铂膜24发生致密化，抑制了在铂膜24和PLZT膜25之间的交界面附近的铂和氧的相互扩散。

其后，通过溅射法在PLZT膜25之上形成IrO_x膜26a(1≤x≤2)作为上部电极膜的一部分。IrO_x膜26a的厚度例如为50nm左右。接着，通过RTA法进行热处理。该处理的结果是在PLZT膜25完全地结晶的同时，微量的铱从IrO_x膜26a向PLZT膜25扩散，铁电电容器的电气特性提高。接下来，通过溅射法在IrO_x膜26a上形成IrO_x膜26b作为上部电极膜的其他的部分。IrO_x膜26b的厚度例如为200nm左右。IrO_x膜26a以及IrO_x膜26b构成上部电极膜26。然后清洗半导体基板(晶片)11的背面(后面)。

其后，如图2C所示，通过对IrO_x膜26a以及IrO_x膜26b进行图案成型，由上部电极膜26形成铁电电容器的上部电极。接着，通过溅射法形成覆盖上部电极膜26以及PLZT膜25的PLZT膜27作为防蒸发膜，该防蒸发膜用于防止铅从PLZT膜25蒸发。PLZT膜27的厚度例如为20nm至50nm左右。接下来，通过进行热处理，使PLZT膜27结晶化。另外，也可以省略此结晶退火。

并且，进行用于在PLZT膜25由PLZT膜27覆盖的状态下使PLZT膜25的特性恢复的还原退火。此还原退火例如在氧气环境中以650℃进行60分钟。通过该还原退火，修复在上部电极膜26的形成时以及图案成型时在PLZT膜25所产生的损坏。此外，在此时，即使存在铅从PLZT膜27蒸发的情况，铅也不会从PLZT膜25蒸发，从而保持了PLZT膜25中的组成的均一性。另外，进行还原退火的环境可以不必是氧气环境，只要是氧化性环境既可。此外，优选进行还原退火的温度为600℃至700℃。

在进行了还原退火之后，通过对PLZT膜27进行图案成型，如图2D所示那样地，除去PLZT膜27的上部电极上的部分。此时，也可以通过进行全面回蚀(etchback)，除去所有的PLZT膜27。

接着，如图2E所示那样，通过对PLZT膜25进行图案成型，由PLZT膜25形成铁电电容器的电容绝缘膜。此时，PLZT膜27也被进行了图案成型。然后通过对铂膜24进行图案成型，由铂膜24形成铁电电容器的下部电极。这样一来，形成了铁电电容器。此铁电电容器相当于图1中的铁电电容器1。接下来，为了抑制PLZT膜25的氢退化，形成氧化铝膜28作为防止氢从外部向PLZT膜25扩散的扩散防止膜。氧化铝膜28的厚度例如在由溅射法形成的情况下为50nm左右，在由MOCVD(金属有机化学气相沉积)法形成的情况下，因为覆盖(coverage)良好，所以做成20nm至50nm左右。

其后，如图2F所示那样地，全面地形成层间绝缘膜29并将其平坦化。接着，形成到MOS晶体管14的硅化物层16为止的接触孔(contact hole)。并且，通过在接触孔内埋入阻挡金属膜30以及W膜31来形成导电性插件(plug)32。接着，形成到铁电电容器的上部电极为止的接触孔以及到达下部电极为止的接触孔。接下来，在接触孔内以及层间绝缘膜29上，形成由阻挡金属膜33、铝膜34以及阻挡金属膜35构成的配线36。配线36中，与下部电极相连接的部分构成图1中的板线5的一部分。并且全面地形成层间绝缘膜37。然后，在层间绝缘膜37形成到达导电性插件32为止的接触孔，该导电性插件32与由2个MOS晶体管14公用的扩散层15上的硅化物层16相连接。并且，在接触孔内，通过埋入阻挡金属膜38以及W膜39来形成导电性插件40。导电性插件40构成图1中的位线3的一部分。

其后，进一步进行上层的配线以及层间绝缘膜的形成等。并且，形成例如由TEOS膜以及SiN膜构成的保护(cover)膜，完成具有铁电电容器的铁电存储器。

根据这个第一实施方式，由于在由PLZT膜27覆盖PLZT膜25的状态下对含有易蒸发的铅的PLZT膜25进行还原退火，所以不会产生PLZT膜25的铅缺损。因此，能够维持组成的均一性并能获得良好的特性。

相对于此，在以往的方法中，由于在构成铁电电容器的铁电薄膜的一部分露出了的状态下进行还原退火，所以铅部分地从成为铁电薄膜的电容绝缘膜的部分蒸发，从而电容绝缘膜的组成会发生变化。此外，伴随铅的蒸发铁电特性也下降。另外，虽然热处理温度不满400℃仍能够防止铅的蒸发，但是在这个温度下不能修复铁电薄膜的损伤。此外，即使是在电容绝缘膜由氧化铝膜覆盖的状态下进行还原退火的方法，因为电容绝缘膜中的铅在与氧化铝膜的交界面附近蓄积，会产生铅浓度比其他的部分低的部分，所以组成的均一性下降。

在此，关于第一实施方式，对本申请发明人实际进行的实验的结果进行说明。

第一实验

在第一实验中，用5种方法制作试样。铁电电容器的平面形状为边长是50μm的正方形。此程度尺寸的铁电电容器(不连续(discrete))，一般地，不被使用于存储器单元，而被使用于平滑电路等。

第一试样(试样No.1)，依次对上部电极膜、PLZT膜以及下部电极膜进行图案成型，在形成了铁电电容器之后，作为覆盖铁电电容器的扩散防止膜而形成了厚度为50nm的氧化铝膜。接着，在650℃的氧环境中进行60分钟的还原退火。接下来，对氧化铝膜的上部电极上的部分进行回蚀。其后，与第一实施方式相同地形成了配线。第二试样(试样No.2)，除了形成厚度为20nm的氧化铝膜作为扩散防止膜之外，与第一实施方式相同地制作了。第三试样(试样No.3)，除了省略了在形成第一试样时所进行的回蚀，跟第一实施方式相同地制作了。第四试样(试样No.4)，除了形成了厚度为50nm的PLZT膜作为防蒸发膜来替代扩散防止膜之外，跟第一实施方式相同地制作了。第五试样(试样No.5)，除了形成了厚度为20nm的PLZT膜作为防蒸发膜来替代扩散防止膜之外，与第一实施方式相同地制作了。第六试样(试样No.6)，除了调换了还原退火和氧化铝膜的形成的顺序，与第一实施方式相同地制作了。这些试样中，试样No.4以及No.5涉及本发明的实施例，其他试样是比较例。

并且，对于这些试样，测定了对铁电电容器的施加电压为3V时的开关电荷量Qsw以及施加电压为±5V时的漏电流。测定数为每1个试样(1晶片)40点。在此，正的施加电压表示将下部电极的电位设置得高于上部电极的电位的情况。将这些结果表示在图3以及图4上。

如图3所示那样地，实施例的试样No.4以及No.5的开关电荷量Qsw即使与比较例相比较也毫不逊色。比较例的试样No.1的开关电荷量Qsw虽然比其他试样低，但这是因为：由于氧化铝膜比较厚，所以还原退火的效果不充分。此外，如图4所示，对于漏电流，实施例的试样No.4以及No.5的结果，与比较例相比较也不逊色。

(第二实验)

在第二实验中，也是用5种方法制作了试样。但是，铁电电容器的平面形状为短边长度是1.15μm、长边长度是1.80μm的长方形。此程度尺寸的铁电电容器，一般地被使用于存储器单元。5种试样的制作方法跟第一试样相同。

并且，对于这些试样，求出如图7所示那样的表示施加电压和极化量之间关系的磁滞曲线，再根据该磁滞曲线求得各种值。这些结果表示在图5以及图6中。另外，开关电荷量Qsw是使用从磁滞曲线得到的值P、U、N以及D并利用下述算式1求得的值。

Qsw = \frac{(P - U) + (N - D)}{2}

(算式1)

如图5以及图6所示那样地，在试样No.4中，P值以及U值比其他试样高，此外，开关电荷量Qsw也很高。特别地，如图与试样No.6比较，则开关电荷量Qsw的增加为8％左右。试样No.5中，P值以及U值与比较例相比较，虽然不像试样No.4那么高，但是开关电荷量Qsw高了。

另外，第一实施方式也可以用于形成不是平面的结构而是堆叠结构的铁电电容器。

(第二实施方式)

接着，说明本发明的第二实施方式。图8是表示本发明的第二实施方式的铁电存储器(半导体装置)的制造方法的剖面图。在第二实施方式中形成堆叠结构的铁电电容器。

在第二实施方式中，形成了层间绝缘膜22之后，在层间绝缘膜22上形成接触孔，并在该接触孔内埋入导电性插件51。接着，按顺序形成作为下部电极膜的铂膜24、作为铁电薄膜的PLZT膜25以及由2个IrO_x膜构成的上部电极膜26。接着，通过对上部电极膜26以及PLZT膜25一起进行图案成型，来形成上部电极以及电容绝缘膜。其后，形成覆盖上部电极膜26以及PLZT膜25的PLZT膜27作为防蒸发膜。接下来，与第一实施方式相同地，在PLZT膜25的侧面由PLZT膜27覆盖的状态下进行还原退火。接着，除去PLZT膜27的上部电极上的部分。接着，形成氧化铝膜28作为扩散防止膜。其后，通过对氧化铝膜28、PLZT膜27以及铂膜24进行图案成型，来形成下部电极。并且，进行层间绝缘膜的形成、堆叠结构的铁电电容器用的配线的形成等。并且，形成保护膜等，完成具有铁电电容器的铁电存储器。

在这种第二实施方式中，由于也在由作为防蒸发膜的PLZT膜27覆盖PLZT膜25的状态下，对含有易蒸发的铅的PLZT膜25进行还原退火，所以与第一实施方式相同，不产生PLZT膜25的铅缺损。因此，能维持组成的均一性并获得良好的特性。

另外，第二实施方式也适用于形成平面结构的铁电电容器。

第三实施方式

下面，说明本发明的第三实施方式。图9是表示本发明的第三实施方式的铁电存储器(半导体装置)的制造方法的剖面图。在第三实施方式中，与第二实施方式相同地，形成堆叠结构的铁电电容器。

在第三实施方式中，与第二实施方式相同地，按顺序形成了作为下部电极膜的铂膜24、作为铁电薄膜的PLZT膜25以及由2个IrO_x膜构成的上部电极膜26之后，通过对上部电极膜26以及PLZT膜25以及铂膜24一起进行图案成型，形成上部电极、电容绝缘膜以及下部电极。接着，形成覆盖上部电极膜26、PLZT膜25以及下部电极的PLZT膜27作为防蒸发膜。接下来，与第一以及第二实施方式相同地，在PLZT膜25的侧面由PLZT膜27覆盖的状态下进行还原退火。其后，除去PLZT膜27的上部电极上的部分。接着，形成氧化铝膜28作为扩散防止膜。并且，进行层间绝缘膜的形成、堆叠结构的铁电电容器用的配线的形成等。并且，形成保护膜等，来完成具有铁电电容器的铁电存储器。

在这种第三实施方式中，由于也在由作为防蒸发膜的PLZT膜27覆盖PLZT膜25的状态下，对含有易蒸发的铅的PLZT膜25进行还原退火，所以与第一以及第二实施方式相同地，不产生PLZT膜25的铅缺损。因此，能维持组成的均一性并获得良好的特性。

另外，第三实施方式也适用于形成平面结造的铁电电容器。

在这些第一～第三实施方式中，除去PLZT膜27的上部电极上的部分。这时因为在被连接到上部电极的配线(插件)包含铝的情况下，PLZT膜27有可能会阻碍配线与上部电极的接触连通。相对于此，如果被连接到上部电极的配线(插件)不包含铝，例如是W插件的情况下，就不会产生这种弊病。因此，在这种情况下，没有必要设置仅仅为了除去PLZT膜27的上部电极上的部分、或者对PLZT膜27进行全面回蚀的工序。此时，在其上形成的层间绝缘膜上形成接触孔时，可以通过一系列工序在PLZT膜27形成开口部。

此外，作为铁电薄膜，除了PLZT膜，还可以使用PZT(Pb(Zr，Ti)O₃)膜、在PZT膜添加了微量的钙、锶、硅等的膜的钙钛矿结构的化合物膜、或者SBT(SrBi₂Ta₂O₉)等铋层状类结构的化合物膜。并且，铁电薄膜的形成方法没有特别限定，还可以使用溶胶-凝胶法、溅射法、MOCVD法等来形成铁电薄膜。

并且，上部电极膜以及下部电极膜的材料也没有被限定。作为上部电极膜，可以使用例如铱、钌、铂、铑、钯的氧化膜，此外还可以使用这种氧化膜的层叠体。并且，还可以在这些氧化膜的上面形成有SrRuO₃膜，使用所构成的层叠体。作为下部电极，还可以使用例如铂、铱、钌、钯构成的膜或者这些元素的合金膜，此外，还可以使用这种膜的层叠体。

产业上的可利用性

如上所述，根据本发明，能够抑制由热处理导致的电容绝缘膜的组成的变动。因此，即使进行了充分的还原退火，仍然能够抑制开关特性的下降。

Claims

1.一种半导体装置的制造方法，其特征在于，具有以下工序：

在半导体基板的上方形成由作为铁电电容器下部电极的原料膜的下部电极膜、作为电容绝缘膜原料膜的铁电薄膜、作为上部电极原料膜的上部电极膜构成的层叠体的工序；

至少对上述上部电极膜进行图案成型的工序；

形成防蒸发膜的工序，该防蒸发膜至少覆盖上述铁电薄膜露出的部分，并含有与上述铁电薄膜相同的元素；

在上述防蒸发膜的上面露出的状态下，通过在氧化性环境中进行热处理，来修复上述铁电薄膜受到的损伤的工序；其中

在对上述上部电极膜进行图案成型的工序和形成上述防蒸发膜的工序之间，不进行热处理。

2.如权利要求1记载的半导体装置的制造方法，其特征在于，

形成含有在特定温度下蒸发的元素的膜作为上述铁电薄膜，其中上述特定温度是指，在进行用于修复上述损伤的热处理时的温度，

形成含有上述元素的膜作为上述防蒸发膜。

3.如权利要求2记载的半导体装置的制造方法，其特征在于，上述元素是铅。

4.如权利要求1记载的半导体装置的制造方法，其特征在于，在进行上述热处理的工序之后，形成用于防止氢元素向上述铁电薄膜扩散的扩散防止膜。

5.如权利要求1记载的半导体装置的制造方法，其特征在于，在至少对上述上部电极膜进行图案成型的工序中，对上述上部电极膜以及铁电薄膜一起进行图案成型。

6.如权利要求1记载的半导体装置的制造方法，其特征在于，在至少对上述上部电极膜进行图案成型的工序中，对上述上部电极膜、铁电薄膜以及下部电极膜一起进行图案成型。

7.如权利要求1记载的半导体装置的制造方法，其特征在于，在进行上述热处理的工序之后，具有通过图案成型来除去上述防蒸发膜的上述上部电极膜上的一部分的工序。

8.如权利要求1记载的半导体装置的制造方法，其特征在于，在进行上述热处理的工序之后，具有通过全面回蚀来除去上述防蒸发膜的工序。

9.如权利要求7记载的半导体装置的制造方法，其特征在于，在除去上述防蒸发膜的一部分的工序之后，具有形成与上述上部电极连接且含有铝的配线的工序。

10.如权利要求8记载的半导体装置的制造方法，其特征在于，在除去上述防蒸发膜的一部分的工序之后，具有形成与上述上部电极连接且含有铝的配线的工序。

11.如权利要求1记载的半导体装置的制造方法，其特征在于，将进行上述热处理的工序在含有氧的环境中进行。

12.如权利要求1记载的半导体装置的制造方法，其特征在于，将进行上述热处理的工序在600℃至700℃的温度条件下进行。

13.如权利要求1记载的半导体装置的制造方法，其特征在于，形成含有贵金属的氧化物的导电膜作为上述上部电极膜。

14.如权利要求13记载的半导体装置的制造方法，其特征在于，使用从由铱、钌、铂、铑以及钯构成的组中选择的一种元素的氧化物作为上述贵金属的氧化物。

15.如权利要求1记载的半导体装置的制造方法，其特征在于，形成钙钛矿结构的化合物膜或者铋层状类结构的化合物膜作为上述铁电薄膜。

16.如权利要求1记载的半导体装置的制造方法，其特征在于，形成从由铱膜、钌膜、铂膜以及钯膜构成的组中选择的一种膜作为上述下部电极膜。

17.如权利要求1记载的半导体装置的制造方法，其特征在于，形成从由铱、钌、铂以及钯构成的组中选择的一种元素的氧化膜作为上述下部电极膜。

18.如权利要求1记载的半导体装置的制造方法，其特征在于，通过溶胶-凝胶法、溅射法或者金属有机化学气相沉积法来形成上述铁电薄膜。

19.如权利要求4记载的半导体装置的制造方法，其特征在于，形成氧化铝膜作为上述扩散防止膜。