CN100463190C - Soi衬底及其制造方法 - Google Patents

Soi衬底及其制造方法 Download PDF

Info

Publication number
CN100463190C
CN100463190C CNB2005100823387A CN200510082338A CN100463190C CN 100463190 C CN100463190 C CN 100463190C CN B2005100823387 A CNB2005100823387 A CN B2005100823387A CN 200510082338 A CN200510082338 A CN 200510082338A CN 100463190 C CN100463190 C CN 100463190C
Authority
CN
China
Prior art keywords
insulating barrier
soi substrate
electrode
film
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100823387A
Other languages
English (en)
Other versions
CN1716619A (zh
Inventor
川野连也
田代勉
栗田洋一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Desella Advanced Technology Company
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1716619A publication Critical patent/CN1716619A/zh
Application granted granted Critical
Publication of CN100463190C publication Critical patent/CN100463190C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Abstract

SOI衬底(1)具有支撑衬底(10)、形成在支撑衬底(10)上的绝缘层(20)以及形成在绝缘层(20)上的硅层(30)。在SOI衬底(1)的器件形成区(A1)中设置穿通电极(40)。穿通电极(40)从硅层(30)到达绝缘层(20)。具体地，穿通电极(40)从硅层(30)的表面开始贯穿硅层(30)延伸至绝缘层(20)的内部。这里，在绝缘层(20)侧的穿通电极(40)的端面(40a)停止在绝缘层(20)内。

Description

SOI衬底及其制造方法
本申请以日本专利申请No.2004-194639为基础，在此将其内容引入作为参考。
技术领域
本发明涉及SOI衬底及用于制造SOI衬底的方法，以及半导体器件。
背景技术
关于现有SOI(绝缘体上的硅)衬底，有例如日本特许-公开专利公开No.2003-7909中描述的SOI衬底(图57)。日本特许-公开专利公开No.2003-7909中描述的SOI衬底(图57)具有绝缘层和形成在绝缘层上的硅层。在该SOI衬底中形成穿通电极，并且穿通电极贯穿硅层和绝缘层。也就是说，穿通电极形成为在绝缘层侧的穿通电极的端面应该从绝缘层突出。由此，在支撑衬底被设置在绝缘层的下表面(硅层的相对表面)上的状态下，穿通电极到达支撑衬底。
发明内容
但是，在上面所述的穿通电极从绝缘层突出的结构中，当在具有上述SOI衬底的半导体器件的制造工艺中剥离支撑衬底时，穿通电极易于受到某种损坏。因此，日本特许-公开专利公开No.2003-7909中描述的SOI衬底(图57)在可靠性方面具有改进的余地。
根据本发明，提供一种具有绝缘层和设置在绝缘层上的硅层的SOI衬底，包括：从硅层到达绝缘层的穿通电极，其中在绝缘层侧的穿通电极的端面停止在绝缘层内。
在该SOI衬底中，在绝缘层侧的穿通电极的端面停止在绝缘层内。也就是说，该结构导致端面不从绝缘层突出的状态。因此，当在具有SOI衬底的半导体器件的制造工艺中剥离支撑衬底时，穿通电极不易于受到损坏。因此，实现了具有高可靠性的SOI衬底。
绝缘层也可以包括刻蚀停止膜。由此，可以容易地实现其中穿通电极的上述端面停止在绝缘层内的结构。
刻蚀停止膜可以由SiN构成。由此，可以使刻蚀停止膜用作金属扩散阻止膜，阻止硬金属等扩散。此外，在此情况下，绝缘层可以包括设置在刻蚀停止膜的与硅层背对侧的硅氧化物膜。在此情况下，可以更容易地实现其中根据硅氮化物膜和硅氧化物膜之间的刻蚀选择比使穿通电极的上述端面停止在绝缘层内的结构。
绝缘层的厚度也可以不小于100nm和不大于800nm。当绝缘层的厚度不小于100nm时，可以充分地保证绝缘层的覆盖状态。在某些情况下，当绝缘层的厚度太大时，发生SOI衬底的翘曲。在该点，当厚度不大于800nm时，可以充分地抑制翘曲。
上述SOI衬底可以包括设置在硅层中的多晶硅栓。由此，可以使多晶硅栓用作杂质的吸附部位。多晶硅栓可以与穿通电极的侧表面接触。
根据本发明，还提供一种包括上述SOI衬底的半导体器件。如上所述，因为当剥离支撑衬底时穿通电极不易受到损坏，所以SOI衬底具有高可靠性。因此，在半导体器件中，也获得高可靠性。
根据本发明，提供一种制造SOI衬底的方法，包括以如下的方式形成穿通电极：在SOI晶片中形成从硅层到达绝缘层的孔或沟槽，其中SOI晶片具有支撑衬底、设置在支撑衬底上的绝缘层以及设置在绝缘层上的硅层；接着将导电膜嵌入孔或沟槽中，其中在形成穿通电极的步骤中，穿通电极形成为在绝缘层侧的穿通电极的端面应该停止在绝缘层内。
在该制造方法中，穿通电极形成为在绝缘层侧的穿通电极的端面应该停止在绝缘层内。也就是说，穿通电极形成为端面不应该从绝缘层突出。由此，当在具有SOI衬底的半导体器件的制造工艺中剥离支撑衬底时，穿通电极不易于受到损坏。因此，根据该制造方法，可以获得具有高可靠性的SOI衬底。
根据本发明，可以实现具有高可靠性的半导体芯片及其制造方法以及半导体器件。
附图说明
从下面结合附图的如下说明将使本发明的上述及其他目的、优点和特征更明显，其中：
图1示出了根据本发明的SOI衬底的一个实施例的剖面图；
图2示出了根据本发明的SOI衬底的一个实施例的平面图；
图3示出了用于制造根据本发明的SOI衬底的方法的一个实施例的步骤图；
图4示出了用于制造根据本发明的SOI衬底的方法的一个实施例的步骤图；
图5示出了用于制造包括图1的SOI衬底的半导体器件的方法的一个例子的步骤图；
图6示出了用于制造包括图1的SOI衬底的半导体器件的方法的一个例子的步骤图；
图7示出了用于制造包括图1的SOI衬底的半导体器件的方法的一个例子的步骤图；
图8示出了用于制造包括图1的SOI衬底的半导体器件的方法的一个例子的步骤图；
图9示出了用于制造包括图1的SOI衬底的半导体器件的方法的一个例子的步骤图；
图10是说明图1的SOI衬底的改进例子的示图；
图11是说明图1的SOI衬底的改进例子的示图；
图12是说明图1的SOI衬底的改进例子的示图；以及
图13是说明图1的SOI衬底的改进例子的示图。
具体实施方式
现在将参考说明性实施例在此描述本发明。本领域技术人员将认识到使用本发明的讲述可以完成许多选择性的实施例，并且本发明不局限于用于解释性目的而说明的实施例。
下面将参考的附图详细地描述根据本发明的SOI衬底及其制造方法以及半导体器件的优选实施例。应当注意，在图的解释中，相同标记被给予相同的元件，且省略了重复的解释。
图1示出了根据本发明的SOI衬底的一个实施例的剖面图。此外，图2示出了根据本发明的SOI衬底的一个实施例的平面图。SOI衬底1以具有支撑衬底10、在支撑衬底10上形成的绝缘层20以及在绝缘层20上形成的硅层30的方式构成。在本实施例中，硅衬底用作支撑衬底10。
绝缘层20包括硅氧化物膜21(第一硅氧化物膜)、硅氮化物膜23以及硅氧化物膜25(第二硅氧化物膜)。也就是说，绝缘层20构成为其中从支撑衬底10侧顺序地形成这些硅氧化物膜21、硅氮化物膜23和硅氧化物膜25的多层绝缘膜。在硅氧化物膜21、25之间插入的硅氮化物膜23用作刻蚀停止膜并且还用作阻止重金属等扩散的金属扩散阻止膜。硅氧化物膜21和硅氧化物膜25是例如SiO2膜。硅氮化物膜23是例如SiN膜。应当注意SiCN膜或SiON膜或这些膜的组合可以用来代替硅氮化物膜23或与硅氮化物膜23一起使用。此外，优选绝缘层20的厚度不小于100nm并且不大于800nm。
穿通电极40设置在SOI衬底1的器件形成区(电路形成区)Al中。穿通电极40从硅层30到达绝缘层20。具体地，穿通电极40从硅层30的表面开始贯穿硅层30延伸至绝缘层20的内部。这里，在绝缘层20侧的穿通电极40的端面40a停止在绝缘层20内。换句话说，穿通电极40部分地嵌入绝缘层20中。在本实施例中，在支撑衬底10侧，端面40a的位置近似与硅氮化物膜23的表面(也就是说，与硅层30背对侧的表面)相同。例如，可以使用Cu、W、Al或多晶硅作为穿通电极40的材料。穿通电极40的侧表面覆盖有诸如SiO2等的绝缘膜41。
此外，多晶硅栓50设置在器件形成区Al中。多晶硅栓50以贯穿硅层30的方式形成。在本实施例中，设置多个多晶硅栓50。
沿器件形成区A1和划线区A2之间的边界设置沟槽60。沟槽60贯穿硅层30到达绝缘层20。并且，如图2所示，沟槽60被设置为围绕器件形成区A1的整个侧表面。在沟槽60内嵌入导电膜61。例如，使用与穿通电极40相同的材料作为该导电膜61的材料。此外，导电膜61的内周围表面和外周围表面都覆盖有绝缘膜63。应当注意，在图2中未示出绝缘膜41、多晶硅栓50和绝缘膜63。
下面参考图3和图4描述用于制造SOI衬底1的方法的一个例子，作为用于制造根据本发明的SOI衬底的方法的一个实施例。首先，在作为支撑衬底10的第一硅晶片上顺序地形成SiO2、SiN和SiO2为分层结构。优选形成多层绝缘膜，以具有不小于100nm和不大于800nm的厚度。将作为硅层30的第二硅晶片层叠到第一硅晶片上，接着使其在真空下退火。因此，获得了其中在支撑衬底10上形成绝缘层20和硅层30的SOI晶片(图3)。
接下来，通过使用例如干法刻蚀在图3所示的SOI晶片的预定位置处形成用于从硅层30到达绝缘层20的穿通电极40的孔71。此时，确定刻蚀条件使得刻蚀应该停止在硅氧化物膜21和硅氮化物膜23之间的边界，以便穿通电极40的端面40a(参考图1)停止在绝缘层20内。在本例子中，在形成孔71的同时还形成沟槽60。此外，通过在该状态下热硅氧化物层30，形成绝缘膜41和绝缘膜63。应当注意孔71可以是沟槽。
继而，通过将导电膜嵌入孔71形成穿通电极40(穿通电极形成工艺)。在本例子中，在嵌入孔71的同时，导电膜还被嵌入沟槽60。具体地，在形成TiN、TaN或Ta等的阻挡金属之后，通过镀或CVD形成Cu、W或Al膜。此外，除在孔71或沟槽60内之外形成的导电膜，以及硅层30上的绝缘膜被剥离。此外，在硅层30的预定位置上形成多晶硅栓50。用如上所述的方式，获得图1所示的SOI衬底1。
此外，下面将参考图5至9描述用于制造包括SOI衬底1的半导体器件的方法的一个例子。首先，在SOI衬底1的器件形成区Al上形成需要的器件。然后，切割划线区A2。由此，获得在SOI衬底1上具有互连层100的多个半导体芯片3(图5)。应当注意互连层100除互连之外还可以包括各种电路元件，如电极端子，以及各种无源元件等。
接下来，制备表面上具有互连层81的基础晶片80，并且在其上固定半导体芯片3(图6)。此时，使互连层81、100互相面对。可以使用例如用于基础晶片80和半导体芯片3之间的结合的表面活化结合方法。在该方法中，通过CMP方法(化学机械抛光方法)等使基础晶片80和半导体芯片3的结合表面平坦化。然后，在通过等离子体照射等使相对电极和相对绝缘膜活化的状态下使它们相互结合。应当注意在使用普通倒装芯片结合方法的情况下，在电极之间进行结合和树脂密封是适宜的。在本例子中，以预定的间隔在基础晶片80上放置多个半导体芯片3。该间隔被设置大于在后续工艺中用于切割基础晶片80的工艺中使用的切割刀片的厚度。
继而，通过使用例如湿法刻蚀从SOI衬底1剥离支撑衬底10(支撑衬底剥离工艺)。此时，硅氧化物膜21也与支撑衬底10一起被剥离，从而露出穿通电极40的端面40a(图7)。应当注意，在支撑衬底剥离工艺中，除湿法刻蚀之外通过研磨或CMP或其组合来剥离支撑衬底10也是适合的。
此外，制备其中在SOI衬底91上设置有互连层93的第二半导体芯片90。第二半导体芯片90被固定在半导体芯片3上。此时，使互连层93面对半导体芯片3(图8)。
最后，在切割不设置半导体芯片3的基础晶片80的区域时，获得了包括SOI衬底1的半导体器件5(图9)。
现在将描述本实施例的效果。在本实施例中，穿通电极40的端面40a停止在绝缘层20内。也就是说，该结构导致端面40a不从绝缘层20突出的状态。因此，当在支撑衬底剥离工艺中剥离支撑衬底10时，穿通电极40不易于受到损坏。因此，实现了具有高可靠性的SOI衬底1和具有SOI衬底1的半导体器件。
绝缘层20包括用作刻蚀停止膜的硅氮化物膜23。为此，可以容易地实现其中穿通电极40的端面40a停止在绝缘层20内的结构。在SiN被用作硅氮化物膜23的情况下，由硅氮化物膜23的金属扩散阻止膜带来的效果尤其变得显著。此外，当包括SiON膜或SiCN膜时，绝缘膜20也能适当地用作金属扩散阻止膜。
绝缘层20包括硅氧化物膜21。由此，根据硅氮化物膜23和硅氧化物膜21之间的刻蚀选择比，可以更容易地实现其中穿通电极40的端面40a停止在绝缘膜20内的结构。
此外，在本实施例中，设置了硅氧化物膜25。此外，硅氧化物膜25用作金属扩散阻止膜。因此，具有由硅氧化物膜21、硅氮化物膜23和硅氧化物膜25构成的多层膜结构的绝缘层20在刻蚀停止和金属扩散阻止方面实现了特别优越的功能。但是，在本实施例中，绝缘层20具有多层膜结构并不总是必需的。此外，绝缘层20可以是由例如硅氧化物膜21和硅氮化物膜23构成的2层结构。或者，绝缘层20可以是仅仅由硅氧化物膜21构成的单层结构。
当绝缘层20的厚度被制为不小于100nm时，可以充分地保证绝缘层20的覆盖状态。此外，当厚度不大于800nm时，可以充分地抑制SOI衬底1的翘曲。
在硅层30中设置了多晶硅栓50。由此，通过SOI衬底1中的多晶硅栓50进行吸附杂质。应当注意，如图10所示，可以设置多晶硅栓50使其与穿通电极40的侧表面接触。在同一图中，设置多晶硅栓50使其也与导电膜61的侧表面接触。但是，设置多晶硅栓50并不总是必需的。
导电膜61和绝缘膜63被设置为围绕硅层30中的器件形成区A1的整个侧表面。由此，即使重金属等附着到芯片的侧表面，利用这些导电膜61和绝缘膜63，也可以防止重金属等扩散到器件形成区A1内。因此，SOI衬底1的可靠性被进一步提高。此外，在上述实施例中，利用与穿通电极40相同的工艺形成导电膜61和绝缘膜63。由此，在不增加工艺数目的条件下，能够获得具有导电膜61、绝缘膜63和穿通电极40的SOI衬底1。但是，设置导电膜61和绝缘膜63并不总是必需的。可以设置这些膜的任意一个或可以不设置这些膜。
应当注意，在上述实施例中，示出了其中在上述支撑衬底10被剥离之后的SOI衬底1中，穿通电极40的端面40a与SOI衬底1的表面近似相同的例子(参考图7等)。但是，如图11所示，端面40a可以凹陷到SOI衬底1的表面。在同一图中，在端面40a上设置焊料43。在焊料43的表面存在从SOI衬底1的表面突出的部分(凸出部分)和不从SOI衬底1的表面突出的部分(非凸出部分)。具体地，焊料43的表面的中间段从SOI衬底1的表面突出，而焊料43的表面的边缘段停止在绝缘层20内而不从SOI衬底1的表面突出。
图12示出了具有图11所示的结构的SOI衬底1相互结合的状态。如上所述，非凸出部分位于焊料43的表面上。由此，在结合之后，该部分变为电极材料的应力释放(relief)部分。因此，可以适当地连接SOI衬底1的整个表面。
此外，如图13所示，形成穿通电极40使其在端面40a处具有凸出部分和非凸出部分也是适合的。同一图中的穿通电极40的形状与图11中穿通电极40加上焊料43的形状相同。也就是说，在图13中，该结构导致穿通电极40的部分端面40a的一部分停止在绝缘层20内的状态。此外，在此情况下，与整个端面从绝缘层突出的情况相比较，当剥离支撑衬底10时，穿通电极40几乎不被损坏。
至于包括SOI衬底1的半导体器件，不限于图9所示的半导体器件5，无论什么种类的半导体器件都是适合的，只要它包括SOI衬底1。例如，包括SOI衬底1的内插器(interposer)也被归入根据本发明的半导体器件的一个实施例中。在分层型半导体器件中，该内插器例如设置在逻辑LSI和DRAM之间。在这种分层型半导体器件中，可以根据内插器的穿通电极在逻辑LSI和DRAM之间实现电连接。为此，与根据引线键合等在逻辑LSI和DRAM之间实现电连接的情况相比较，获得处理速度的增加和功耗的降低等效果。
很显然本发明不局限于上述实施例，并且在不脱离本发明的范围或精神的条件下可以进行修改或改变。

Claims (13)

1.一种SOI衬底，具有绝缘层和设置在所述绝缘层上的硅层，包括：
从所述硅层到达所述绝缘层的穿通电极，
其中所述绝缘层包括蚀刻停止膜，以及
其中在所述穿通电极穿透所述蚀刻停止膜时，在所述绝缘层侧的所述穿通电极的端面停止在所述绝缘层内。
2.根据权利要求1所述的SOI衬底，其中所述刻蚀停止膜由SiN构成。
3.根据权利要求2所述的SOI衬底，其中所述绝缘层包括在所述刻蚀停止膜的与所述硅层背对侧设置的硅氧化物膜。
4.根据权利要求1所述的SOI衬底，其中所述绝缘层的厚度不小于100nm并且不大于800nm。
5.根据权利要求1所述的SOI衬底，还包括在所述硅层中设置的多晶硅栓。
6.根据权利要求5所述的SOI衬底，其中所述多晶硅栓与所述穿通电极的侧表面接触。
7.一种SOI衬底，具有绝缘层和设置在所述绝缘层上的硅层，包括：
贯穿所述硅层并部分地嵌入在所述绝缘层中的穿通电极；
其中所述绝缘层包括蚀刻停止膜，以及
其中在所述穿通电极穿透所述蚀刻停止膜时，在所述绝缘层侧的所述穿通电极的端面停止在所述绝缘层内。
8.根据权利要求7所述的SOI衬底，其中
所述绝缘层包括第一绝缘膜和第二绝缘膜；以及
所述刻蚀停止膜插入在所述第一绝缘膜和所述第二绝缘膜之间。
9.根据权利要求8所述的SOI衬底，其中所述第一绝缘膜和所述第二绝缘膜由硅氧化物构成。
10.根据权利要求9所述的SOI衬底，其中所述刻蚀停止膜由SiN构成。
11.根据权利要求7所述的SOI衬底，还包括在所述硅层中设置的多晶硅栓。
12.根据权利要求11所述的SOI衬底，其中所述多晶硅栓与所述穿通电极的侧表面接触。
13.一种用于制造SOI衬底的方法，包括：
以如下方式形成穿通电极，即在SOI晶片中形成从硅层到达绝缘层的孔或沟槽、接着将导电膜嵌入到所述孔或所述沟槽中的方式，其中SOI晶片具有支撑衬底、所述绝缘层包括蚀刻停止膜、设置在所述支撑衬底上的所述绝缘层以及设置在所述绝缘层上的所述硅层，
其中，在形成穿通电极的步骤中，在所述穿通电极穿透所述蚀刻停止膜时，所述穿通电极形成为在所述绝缘层侧的所述穿通电极的端面应该停止在所述绝缘层内。
CNB2005100823387A 2004-06-30 2005-06-30 Soi衬底及其制造方法 Expired - Fee Related CN100463190C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004194639A JP4773697B2 (ja) 2004-06-30 2004-06-30 Ｓｏｉ基板およびその製造方法ならびに半導体装置
JP2004194639 2004-06-30

Publications (2)

Publication Number Publication Date
CN1716619A CN1716619A (zh) 2006-01-04
CN100463190C true CN100463190C (zh) 2009-02-18

Family

ID=35512997

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100823387A Expired - Fee Related CN100463190C (zh) 2004-06-30 2005-06-30 Soi衬底及其制造方法

Country Status (3)

Country Link
US (1) US7262486B2 (zh)
JP (1) JP4773697B2 (zh)
CN (1) CN100463190C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ594844A (en) 2005-09-09 2013-04-26 Novartis Ag Prion-specific peptoid reagents
JP5696349B2 (ja) * 2008-09-05 2015-04-08 株式会社Sumco 裏面照射型固体撮像素子用ウェーハの製造方法
JP2013510297A (ja) 2009-11-04 2013-03-21 ノバルティス アーゲー モノマーからのタンパク質凝集体の分離における結合試薬としての正に荷電した種
US8896102B2 (en) * 2013-01-22 2014-11-25 Freescale Semiconductor, Inc. Die edge sealing structures and related fabrication methods
JP6557953B2 (ja) 2014-09-09 2019-08-14 大日本印刷株式会社 構造体及びその製造方法
KR101798574B1 (ko) * 2016-05-02 2017-11-17 동부대우전자 주식회사 방열용 송풍기 및 이를 포함하는 냉장고
FR3062517B1 (fr) * 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576957B2 (en) * 2000-12-31 2003-06-10 Texas Instruments Incorporated Etch-stopped SOI back-gate contact
US20040000685A1 (en) * 2002-07-01 2004-01-01 International Business Machines Corporation Structure for scalable, low-cost polysilicon dram in a planar capaacitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02219252A (ja) * 1989-02-20 1990-08-31 Fujitsu Ltd 半導体装置の製造方法
JPH02271657A (ja) * 1989-04-13 1990-11-06 Nec Corp 能動層２層積層ｃｍｏｓインバータ
JP2776149B2 (ja) * 1992-06-15 1998-07-16 日本電気株式会社 半導体集積回路
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
JP2000323484A (ja) * 1999-05-07 2000-11-24 Mitsubishi Electric Corp 半導体装置及び半導体記憶装置
JP2001068647A (ja) * 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4020367B2 (ja) 2001-04-17 2007-12-12 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576957B2 (en) * 2000-12-31 2003-06-10 Texas Instruments Incorporated Etch-stopped SOI back-gate contact
US20040000685A1 (en) * 2002-07-01 2004-01-01 International Business Machines Corporation Structure for scalable, low-cost polysilicon dram in a planar capaacitor

Also Published As

Publication number Publication date
JP2006019424A (ja) 2006-01-19
US20060001090A1 (en) 2006-01-05
JP4773697B2 (ja) 2011-09-14
US7262486B2 (en) 2007-08-28
CN1716619A (zh) 2006-01-04

Similar Documents

Publication Publication Date Title
US9793192B2 (en) Formation of through via before contact processing
US8264077B2 (en) Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips
US7872357B2 (en) Protection for bonding pads and methods of formation
US6727590B2 (en) Semiconductor device with internal bonding pad
US7919835B2 (en) Semiconductor device and method for manufacturing the same
US6191023B1 (en) Method of improving copper pad adhesion
US7385283B2 (en) Three dimensional integrated circuit and method of making the same
US7663244B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
KR20200052893A (ko) 상호연결부를 위한 확산 배리어 칼라
CN100463190C (zh) Soi衬底及其制造方法
JP2014517547A (ja) 集積回路構造、集積回路、および堅牢なｔｓｖ構造を形成する方法
CN101887887A (zh) 使用被接合的金属平面的3维集成结构和方法
US11217560B2 (en) Die assembly and method of manufacturing the same
US20100171218A1 (en) Semiconductor device and method for fabricating the same
CN100449762C (zh) 半导体芯片及其制造方法以及半导体器件
US6211569B1 (en) Interconnection lines for improving thermal conductivity in integrated circuits and method for fabricating the same
JP3725527B2 (ja) 半導体装置
US9666546B1 (en) Multi-layer metal pads
TWI822153B (zh) 封裝結構及其形成方法
KR19980057850A (ko) 다층 금속 배선의 스택 플래그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: DESAILA ADVANCED TECHNOLOGY COMPANY

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20141029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141029

Address after: American California

Patentee after: Desella Advanced Technology Company

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20190630

CF01 Termination of patent right due to non-payment of annual fee