CN100468746C - 浮栅存储器单元的半导体存储器阵列 - Google Patents

浮栅存储器单元的半导体存储器阵列 Download PDF

Info

Publication number
CN100468746C
CN100468746C CNB200410039986XA CN200410039986A CN100468746C CN 100468746 C CN100468746 C CN 100468746C CN B200410039986X A CNB200410039986X A CN B200410039986XA CN 200410039986 A CN200410039986 A CN 200410039986A CN 100468746 C CN100468746 C CN 100468746C
Authority
CN
China
Prior art keywords
floating boom
control gate
channel region
side direction
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200410039986XA
Other languages
English (en)
Other versions
CN1538527A (zh
Inventor
陈柏密
李达纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN1538527A publication Critical patent/CN1538527A/zh
Application granted granted Critical
Publication of CN100468746C publication Critical patent/CN100468746C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Abstract

一种浮栅存储器单元阵列，其中沟渠形成于半导体基板的表面内。源极及漏极区域分别于沟渠下方，沿着基板的表面形成，在源极区域及漏极区域之间具有非线性沟道区域。浮栅具有位于沟渠内的下部，以及位在基板上方的上部，且具有与基板表面平行延伸的侧向突出物。侧向突出物是通过将一空穴蚀刻入牺牲层之暴露端内，并充填多晶硅所形成。控制栅是围绕著侧向突出物形成并与其绝缘。沟渠侧壁与基板表面以一锐角相接合，形成一指向浮栅且在与侧向突出物相对之方向上的尖锐边缘。

Description

浮栅存储器单元的半导体存储器阵列
技术领域
本发明关于一种形成浮栅存储器单元的半导体存储器阵列的自行对准方法。本发明也关于前述类型的浮栅存储器单元的半导体存储器阵列。
背景技术
利用浮栅以储存该浮栅上的电荷的非易失性半导体存储器单元，以及形成于半导体基板中的此类非易失性存储器单元的存储器阵列为现有技术领域中已知的。一般而言，此类浮栅存储器单元已制成分裂栅形式或堆叠栅形式。
半导体浮栅存储器单元阵列的可制造性已面临的问题之一为例如源极、漏极、控制栅及浮栅等不同元件的对准。因为半导体集成化的设计规则减少，减小最小的平版印刷组件，对于精确对准的需求变得更重要。各种不同部件的对准亦决定半导体产品制造的产率。
自行对准为现有技术中众所皆知的技术。自行对准意指加工涉及一或多种材料之一或多个步骤的作用，以致于在该步骤加工中组件彼此自动对准。因此，本发明使用自行对准的技术，以达成制造浮栅存储器单元形式的半导体存储器阵列。
对于缩小存储器单元阵列的尺寸的需求仍持续不断，以致能使单一晶圆上存储器单元数目最大化。已知形成成对的存储器单元，利用每一对共享一单一源极区域，以及邻近对的单元共享一共同的漏极区域，减小存储器单元阵列的尺寸。然而，阵列的大面积一般是留给位元线连接至漏极区域。位元线区域一般由界于存储器单元对之间的接触开口，以及接触点至字线之间的间距所占据，该间距是强硬地依平版印刷为第几代，接触对准，以及接触完整性而定。此外，字线晶体管是保留显著的空间，该空间的尺寸是由平版印刷世代及接合比例描绘所设定。
传统上，所形成的浮栅具有面对控制栅的尖锐边缘，以增进Fowler-Nordheim穿隧效应，其是在擦除操作期间，用于使电子离开浮栅。尖锐边缘一般是通过以不均匀的方法，氧化或部分蚀刻多晶硅浮栅的上部表面所形成。为了增进氧化处理，多晶硅浮栅一般是经过稍微掺杂，以避免形成大颗粒。然而，因为浮栅的尺寸愈来愈小，与浮栅的整体尺寸相较，多晶硅的颗粒(其由于氧化处理的热循环而变大)在尺寸上变得显著。相对于浮栅尺寸的大颗粒尺寸造成尖锐边缘不均一地形成，其危及浮栅的操作及功能性。
现有技术对于改良存储器单元阵列的编程效率亦有需求。第1图例示说明一众所周知的分裂栅非易失性存储器单元设计，其包括一浮栅1及一控制栅2，其通过绝缘材料3而彼此绝缘且形成在基板基板4上。源极区域5及漏极区域6是形成基板4中，具有位于此源极区域5及此漏极区域6之间的沟道区域。在现有的编程方法中，沟道区域中的电子以与浮栅1平行的路径，自漏极6流向源极5，其中相对少数的经加热电子注入至浮栅。估计的编程效率(经射入的电子数与电子总数的比值)据估计为约1/1000。
现有技术对于增加存储器单元阵列的擦除效率及可信赖性亦有需求。对擦除存储器单元而言，如第1图所示，增加控制栅2的电子电位直至浮栅1上的电子自浮栅1的尖锐尖端7经由绝缘材料3穿隧，经由Fowler-Nordheim穿隧作用至控制栅2上。
然而，界于浮栅尖端7及邻近控制栅表面9的电场线8是不对称的，与接近控制栅表面9处相较，接近浮栅尖端7处的电场线密度较强。由于过大的电场产生的缺陷及氧化物降解倾向发生在电场线密度最大的绝缘材料3中。因此，接近浮栅尖端7的不对称电场线限制可使用于擦除存储器单元的最大电压，且限制存储器单元尺寸的可扩展性。
现有技术对于具有显著减小的单元尺寸，同时可提供增进的编程及擦除效率及存储器单元的可信赖性的非易失性、浮栅型存储器单元阵列仍有需求。
发明内容
本发明通过提供形成具有减小尺寸及新颖结构的存储器单元的自行对准方法，以及由该存储器单元形成的存储器单元阵列，以解决上述问题。
本发明为一种电气地可编程以及可擦除的存储器装置，其包括一半导体材料基板，该基板具有第一导电类型及一表面；一沟槽，其形成于该基板的该表面中；第一隔开区域及第二隔开区域，其形成于基板内并具有第二导电类型，在第一隔开区域及第二隔开区域之间，具有形成于基板内的沟道区域，其中该第一隔开区域是形成在该沟槽下方，以及该沟道区域包括实质上沿着沟槽侧壁延伸的第一部分，以及实质上沿着基板表面延伸的第二部分；导电性浮栅，其具有上部及下部，其中该下部是位于邻近且与沟道区域第一部分绝缘的沟槽内，以及其中该上部是在基板表面上方延伸并包括一侧向突出物，该侧向突出物在一与基板表面实质平行的方向上延伸；以及导电性控制栅，其是设置在该沟道区域第二部分上且与该沟道区域第二部分绝缘，且为侧向地邻近该浮栅的侧向突出物而设置并与其绝缘。
于本发明的另一方面，本发明为一种电气地可编程以及可擦除的存储器装置的阵列，其包括一半导体材料基板，该基板具有第一导电类型及一表面；隔开的隔离区域，其是形成在基板上，其是实质上彼此平行且在第一方向上延伸，具有界于每对邻近隔离区域之间的有源区域，以及每一有源区域包括多个存储器单元。每一存储器单元包括形成于基板表面内的沟槽；第一及第二隔开区域，其形成于基板内并具有第二导电形式，在该第一及第二隔开区域之间，具有形成于基板内的沟道区域，其中该第一隔开区域是形成在该沟槽下方，以及该沟道区域包括实质上沿着沟槽侧壁延伸的第一部分，以及实质上沿着基板表面延伸的第二部分；导电性浮栅，其具有上部及下部，其中该下部是位于邻近且与沟道区域第一部分绝缘的沟槽内，以及其中该上部是在基板表面上方延伸并包括一侧向突出物，该侧向突出物在一与基板表面呈实质平行的方向上延伸；以及导电性控制栅，其是设置在该沟道区域第二部分上且与该沟道区域第二部分绝缘，且为侧向地邻近该浮栅的侧向突出物而设置并与其绝缘。
本发明的其他目的及特征将通过回顾说明书、权利要求书及附图而彰显。
附图说明
第1图为现有非易失性存储器单元的截面图。
第2A图为使用于本发明的方法的第一步骤以形成隔离区域的半导体基板的顶视图；
第2B图为沿着线2B-2B所得第2A图的结构的截面图，显示本发明的最初加工步骤；
第2C图为显示加工第2B图的结构的下一步骤的结构顶视图，其中已界定隔离区域；
第2D图为沿着线2D-2D所得第2C图的结构的截面图，显示形成于结构中的隔离沟槽；
第2E图为第2D图中结构的截面图，显示在隔离沟槽中材料的隔离块的形成；
第2F图为第2E图中结构的截面图，显示隔离区域的最终结构；
第3A-3N图为沿着线3A-3A所得的第2F图中半导体结构的截面图，依序显示加工本发明的浮栅存储器单元的非易失性存储器阵列的半导体结构的步骤；
第4图为本发明的存储器单元阵列的顶部平面图；
第5A图为例示说明浮栅的顶部表面的部分截面图；以及
第5B图为例示说明可由定时的多晶硅蚀刻方法所得的浮栅顶部表面的各种不同可能形状的部分截面图。
具体实施方式
本发明的方法是例示说明于第2A至2F图及第3A至3N图(其显示制造本发明的存储器单元阵列的加工步骤)。此方法以半导体基板10开始，该基板较佳为P型且为现有技术中众所皆知。下文中所描述的层厚度将视设计规则及工艺技术世代而定。在本文中所描述的为0.10微米工艺。然而，熟悉该项技术者应了解到，本发明并不拘限于任何特定的工艺技术世代，也不受限于任何下文中所描述的工艺参数的任何特定数值。
隔离区域的形成
第2A至2F图例示说明众所周知的在基板上形成隔离区域的STI方法。参考第2A图，其中显示出半导体基板10(或半导体阱)的顶部平面图，其较佳为P型且为现有技术领域中众所皆知的。第一材料层12及第二材料层14是形成(例如生长或沉积)在基板上。举例而言，第一材料层12可为二氧化硅(在下文中称为＂氧化物＂)，其通过任何例如氧化作用或氧化物沉积作用(例如化学气相沉积法或CVD)等众所皆知的技术，形成在基板10上，以达到约85的厚度。第二材料层14可为氮化硅(在下文中称为＂氮化物＂)，其是形成在氧化物层12上，较佳是通过CVD形成(例如达到约1400的厚度)。第2B图例示说明所得结构的截面图。
一旦第一材料层12及第二材料层14已形成，将适当的光刻胶材料16施用在氮化物层14上并进行掩模步骤，以选择性地自如第2C图所示的延伸于Y方向或纵向的特定区域(条带18)移除光刻胶材料。当移除光刻胶材料16时，利用标准蚀刻技术(亦即各向异性氮化物及氧化物蚀刻方法)，蚀刻去除条带18中暴露的氮化物层14及氧化物层12，以形成结构中的沟槽20。界于邻近条带18之间的距离W可小至如同所使用的方法的最小平版印刷元件一般。接着使用硅蚀刻方法使沟槽20向下延伸至硅基板10内(例如达到约0.3μm的深度)，如第2D图所示。该处未移除光刻胶16，保有氮化物层14及氧化物层12。目前例示说明于第2D图的所得结果，界定交错有隔离区域24的有源区域22。
将此结构进一步加工以去除余留的光刻胶16。接着，通过沉积厚氧化物层，使例如二氧化硅的隔离材料形成于沟槽20中，接着通过化学机械抛光或CMP蚀刻(使用氮化物层14作为蚀刻终止层)，以去除除了沟槽20中的氧化物块26之外的氧化物层，如第2E图所示。接着利用氮化物/氧化物蚀刻方法，去除余留的氮化物及氧化物层14/12，留下沿着隔离区域24延伸的STI氧化物块26，如第2F图所示。
上述的STI隔离方法为形成隔离区域24的较佳方法。然而，众所周知的LOCOS隔离方法(例如凹陷式LOCOS(recessed LOCOS)，多缓冲LOCOS(poly buffered LOCOS)等)，可替换使用，其中沟槽20可未延伸至基板内，以及隔离材料可形成在基板表面的条带区域18中(例如使用氧化方法)。
第2A至2F图例示说明基板的存储器单元阵列区域，其中存储器单元的行列将形成在由隔离区域24所分隔的有源区域22中。应注意的是，基板10亦包括至少一周围区域，其中形成将用于操作形成于存储器单元阵列区域中的存储器单元的控制电路。较佳地，在进行与上述相同的STI或LOCOS方法期间，隔离块26亦形成在周围区域中。
存储器单元的形成
依下文所述进一步加工第2F图所显示的结构。第3A至3N图显示有源区域22的结构的截面，其是以与第2F图呈直角的观察角度观察(沿着如第2C及2F图所示之线3A-3A观察)，因为本发明的方法中的下述步骤是同时对此二区域进行。
在基板上形成一对牺牲材料层28及30，如第3A图所示。较佳地，层28为氮化物，其可通过例如LPCVD(低压化学汽相沉积法)来形成，具有厚度T1(例如60至80)。较佳地，层30为氧化物，其可通过例如TEOS(四乙基邻硅酸盐)或BSG(硼硅酸盐玻璃)或BPSG(磷/硼磷-硅酸盐)来形成，具有厚度T2(例如50至100)。基板10的有源区域部分可于层28(以及可能的话在层30)形成后掺杂，使存储器装置的单元阵列部分，相对于周围区域28，能达到更好的独立控制。此类掺杂一般是称为Vt注入或单元阱注入，且为现有技术领域中众所皆周知的。在注入期间，周围区域是由光刻胶保护，该光刻胶层是沉积在整个结构上且只有自基板的存储器单元阵列区域去除。于此任择的Vt注入后，在氧化物层30上形成厚层的硬质掩模材料32(例如厚度2000至3100的氮化物)。所得有源区域结构如第3A图所示。
多个平行的第二沟槽34是通过在氮化物层32上施用一光刻胶(掩模)材料，并接着进行掩模步骤以自所选择的平行条带区域(其与隔离区域24垂直)移除光刻胶，以形成在氮化物层32内。各向异性氮化物蚀刻是用于移除条带区域中氮化物层32的暴露部分，留下向下延伸至氧化物层30且暴露该氧化物层30的第二沟槽34。接着进行各向异性氧化物及氮化物蚀刻以去除位于第二沟槽34底部的氧化物层30及氮化物层28的暴露部分，使基板10的部分暴露。接着使用硅各向异性蚀刻方法，使第二沟槽34向下延伸入基板10(举例而言，向下深度约一元件尺寸深度，例如利用0.15um技术至约0.15um深度)。第3B图显示移除光刻胶后所得的结构。
接着使用热氧化方法，沿着第二沟槽34中基板10的暴露部分，形成牺牲氧化物层36(例如厚度200-600)。此氧化方法使基板边缘38锐化(此时第二沟槽基板侧壁与基板的上表面呈锐角接合-小于90度)，因为氮化物层28使氧化方法对接近基板上表面的基板侧壁的影响减小。所得结构如第3C图所示。
进行选择性、各向同性氧化物蚀刻，例如湿式氧化物蚀刻，以移除任何蚀刻损害及来自第二沟槽34的暴露基板材料的污染。此氧化物蚀刻亦移除氧化物层30的暴露末端部分(与第二沟槽34接合处)，形成侧向远离第二沟槽34延伸的凹穴40，如第3D图所示。凹穴40的形成为自限性方法，其中氧化物蚀刻仅侧向地延伸入氧化物层30一特定距离(依氧化物层30的厚度而定)并接着主要停止移除氧化物。凹穴40在氧化物层30中的尺寸及深度是以氧化物层30的厚度T2表示(亦即厚度T2愈大，凹穴40的尺寸及深度愈大)。因此可通过选择具有所欲厚度T2的氧化物层30来精确地且可重覆地控制凹穴40的尺寸及深度。
利用第二热氧化方法，沿着基板10中的第二沟槽34的暴露侧壁及底壁形成另一氧化物层42(例如厚度60-80)。此接续的氧化方法进一步增进尖锐边缘38的尖锐度及尺寸，其中第二沟槽基板侧壁较佳与基板的上表面呈显著小于90度的角度接合(例如70-85度)。另一Vt注入或单元阱注入可在此时进行，因为只有基板未受到氮化物层32保护的部分为第二沟槽34中的此等部分。所得结构如第3E图所示。应注意的是，若有需要的话，尖锐边缘38的尖锐度可通过进行额外的氧化物蚀刻及氧化方法来进一步增进。
接着在结构(例如As或P的原位杂掺杂，厚度200至500)进行掺杂的多晶硅层44(在下文中称为＂多晶＂)，其沿着第二沟槽34的壁及底部表面排列并充填凹穴40，如第3F图所示。接着在结构上沉积未掺杂的多晶硅厚层，接着平坦化多晶蚀刻(例如CMP，使用氮化物层32作为蚀刻挡止层)，其利用多晶块46充填第二沟槽34。所得结果如第3G图所示。
接下来在结构上进行多晶蚀刻方法，以使多晶层44及多晶块66的顶部凹入每一第二沟槽34中。多晶蚀刻较佳为一定时的蚀刻方法，其降低位于氮化物层32的顶部下方的多晶块46的高度，但较佳地在氧化物层30的上部表面上具有至少300。因为蚀刻掺杂的多晶硅比蚀刻未掺杂的多晶硅快，多晶层44的上部表面44a是向下蚀刻至低于多晶块46的上部表面46a(例如当上部表面44a延伸远离上部表面46a时向下倾斜)，如第3H图所示。利用热氧化方法增进上部表面44a的倾斜度，其在多晶层44及多晶块46上的形成氧化物层48。因为蚀刻掺杂的多晶硅氧化物比蚀刻未掺杂的多晶硅快，增进上部表面44a的倾斜度。所得结构如第3I图所示。
接着沿着第二沟槽34中的氮化物层32形成间隙壁50。间隙壁的形成为现有技术领域中众所皆知者，且涉及在一结构的轮廓上形成材料的沉积，接着进行各向异性蚀刻方法，藉此自结构的水平表面上移除材料，同时使材料大部分完整地保持在结构的垂直位向表面上。在此具体实施例中，间隙壁50是通过在整个结构上沉积一材料层(例如氧化物)，接着进行各向异性氧化物蚀刻方法，例如众所皆知之反应性离子蚀刻(RIE)，移除除了间隙壁50之外的沉积氧化物层。氧化物蚀刻亦移除氧化物层48的中心部分，以暴露每一第二沟槽34中多晶块46的中心部分。接着进行各向异性多晶蚀刻，其移除多晶块46的暴露的中心部分以及未受氧化物间隙壁50保护的多晶层44，在每一第二沟槽34中留下成对相对的多晶块46b，以及在第一第二沟槽34中留下氧化物层42的暴露的中心部分。所得结构如第3J图所示。
接着利用绝缘沉积及各向异性回蚀方法，沿着多晶块46b的暴露侧及多晶层44的暴露末端部分，形成绝缘层52(例如厚度
Figure C200410039986D00141
)。绝缘层52可利用任何适当的绝缘材料来形成(例如ONO-氧化物/氮化物/氧化物，或其他高介电材料)。较佳地，绝缘材料为氧化物，以致于氧化物沉积/蚀刻方法亦使每一第二沟槽34的底部的氧化物层42的暴露部分的部分或完全移除。接着横越结构的表面进行适当的离子注入作用(以及可能的退火)，以在第二沟槽34的底部的暴露基板部分形成第一(源极)区域54。源极区域54是与第二沟槽34自行对准，且具有与基板或基板阱(例如P型)的第一导电形式不同的第二导电形式(例如N型)。离子对于氮化物层32无显著影响。若有需要的话，进行各向异性氧化物蚀刻，移除任何在第二沟槽34的底部上的暴露氧化物，以确保暴露基板。利用一多晶沉积步骤(较佳为原位掺杂)，接着利用多晶CMP蚀刻(使用氮化物层32是为蚀刻挡止层)，以多晶块56充填第二沟槽34。所得结构如第3K图所示。
接着进行氮化物及氧化物蚀刻，其移除氮化物层32/28及氧化物层30。接着通过热氧化方法、氧化物沉积法或二者兼施，在多晶层44上及基板10的暴露部分上形成穿隧氧化物层58。此氧化物形成步骤亦在多晶块56的暴露的顶部表面上形成氧化物层60(例如厚度大于
Figure C200410039986D00151
)。利用多晶沉积步骤，在整个结构上形成多晶层62(例如厚度约
Figure C200410039986D00152
较佳为原位掺杂)，其接着通过另一沉积步骤，在整个多晶层62上形成金属化多晶硅层64。接着在整个结构上沉积光刻胶，并回蚀留下光刻胶层66(例如厚度800-
Figure C200410039986D00153
)，该光刻胶所沉积的上部表面较佳不高于氧化物层60，使此等多晶层62/64的部分暴露向上延伸并在多晶块56上。接着利用多晶蚀刻方法移除设置在多晶块56上的多晶层62/64的暴露部分，以及邻近氧化物间隙壁50的向下低于多晶块56的顶部的此等多晶层的凹入部分，但较佳为高于氧化物层58的顶部。所得结构如第3L图所示。
于移除光刻胶66之后，通过在结构上沉积一氮化物层(例如厚度1300至
Figure C200410039986D00154
)，接着进行留下氮化物间隙壁68(例如～
Figure C200410039986D00155
宽度)的各向异性氮化物蚀刻，形成靠抵氧化物间隙壁50(以及在多晶层62/64部分上的)氮化物间隙壁68。接着利用各向异性多晶蚀刻，移除多晶层62/64的暴露部分(亦即未受到氮化物间隙壁68保护的部分)。接着通过沉积一氮化物层(例如经由CVD形成200-
Figure C200410039986D00156
的厚度)，以及接着进行各向异性氮化物蚀刻，形成靠抵氮化物间隙壁68及多晶层62/64的暴露末端部分的绝缘(例如氮化物)间隙壁70。使用适当的离子注入(及退火)，在邻接氮化物间隙壁70的暴露基板中形成第二(漏极)区域72。可利用任择的金属化步骤(未显示)，通过在结构上沉积例如钨、钴、钛、镍、铂或钼等金属，并将结构退火以容许在基板10的表面进行硅化反应，在漏极区域72上形成导电性金属化硅(硅化物)。接着在整个结构上形成绝缘材料74，例如ILD(中间层介电物)，接着进行回流及平坦化蚀刻方法(例如利用氮化物间隙壁68作为蚀刻终止层的CMP蚀刻)。接着使用氧化物蚀刻以移除多晶块56上的氧化物层60。接着利用多晶蚀刻，以及利用沉积在结构上的钨/钛-氮化物76(例如通过CVD)来取代，以及回蚀(较佳地凹入低于氧化物间隙壁50的顶部)，以移除多晶块56的暴露上部(界于氧化物间隙壁50之间)。所得结果如第3M图所示。
接着在结构上形成另一绝缘材料层(例如ILD)78。较佳地利用双镶嵌金属化反应法，其包括应用仅使漏极区域72暴露的第一接触掩模，接着利用ILD蚀刻，形成通过绝缘层78/74的接触开口以暴露漏极区域72。接着利用金属沉积作用及回蚀方法，以导体金属(例如钨及钼等)充填接触开口，形成电气地连接至漏极区域72的金属接触点80，以及将每一有源区域22中所有金属接触点80连接在一起的金属接触线82。最后的有源区域存储器单元结构是例示说明于第3N图中。
如第3N图所示，本发明的方法形成彼此成镜像反射的成对存储器单元，具有形成在多晶块56的每一侧上的存储器单元。对每一存储器单元而言，第一及第二区域54/72分别形成源极及漏极区域(虽然熟习该项技术者已知在操作中源极及漏极可转换)。每一存储器单元中的沟道区域84是界定于基板的界于源极及漏极54/72中间的表面部分中。每一沟道区域84包括二个以约呈直角的角度接合的部分，具有沿着经充填的第二沟槽34的垂直壁延伸的第一(垂直)部分84a，以及延伸于经充填的第二沟槽34的侧壁及漏极区域72之间延伸的第二(水平)部分84b。在此情况下，源极区域54未完全占据第二沟槽34下方的基板，沟道区域包括第三部分84c，其自沟道区域垂直部分84a延伸至源极区域54。每对存储器单元共享一共同的源极区域54，其位于经充填的第二沟槽34的下方，且与多晶块56电气接触。类似地，每一漏极区域72在来自不同的镜像反射的存储器单元组的邻近存储器单元之间被共享。
对每一存储器单元而言，多晶层44及多晶块46b构成浮栅，其是设置于邻近沟道区域部分84a/84c以及通过氧化物层42与该沟道区域部分绝缘，以及设置于邻近(源极)多晶块56且通过氧化物层52与其绝缘。多晶块62/64构成每一存储器单元的控制栅，该等组件单元设置在沟道区域部分84b上且邻近浮栅44/46a，并通过氧化物层58与该沟道区域及浮栅绝缘。
每一浮栅44/46a包括延伸直至基板表面(以及基板10的相对锐化边缘38)的下部，以及在基板表面上方延伸的上部。每一浮栅上部包括一侧向突出物44b(其通过充填牺牲氧化物层30中的凹穴40所形成)，其在平行基板表面的方向上侧向延伸且平行用于编程存储器单元的沟道区域84b。对每一存储器单元而言，侧向突出物44b的尖端44c所指方向与基板边缘38所指方向相对。控制栅62/64包括环绕浮栅侧向突出物44b且均一地与其绝缘的侧向凹穴62a。使控制栅侧向凹穴62a与浮栅侧向突出物44b绝缘的氧化物层58是提供二者之间的Fowler-Nordheim穿隧效应的路径。多晶块56各自沿着二浮栅44/46b延伸并通过(氧化物层52)与该等浮栅44/46b绝缘，以增进之间的电压耦合。
第4图为所得结构的顶视图。接触点80及接触线82形成导电性漏极(位元)线，其在每一有源区域22中将所有漏极区域72电气连接在一起。控制栅62/64是以导电性控制栅(字元)线的方式连续地形成，其各自延伸横越该有源及隔离区域22/24，以供电气地连接每一排存储器单元中的所有控制栅。上述方法不会产生延伸横越隔离区域24的源极区域54(其可通过在离子注入之前，自第二沟槽34的隔离区域部分移除STI绝缘材料而容易地形成)。然而，多晶块56(其与源极区域54电气接触)是以横越隔离区域至邻近有源区域的方式连续地形成，且形成导电性源极线，其各自将每一排成对存储器单元中所有源极区域54电气地连接在一起。
存储器单元的操作
现在将描述存储器单元的操作。此类存储器单元的操作及操作理论亦描述于美国专利第5,572,054号中，其关于非易失性存储器单元的操作及操作理论的揭露内容是并入本文中以供参考，该非易失性存储器单元具有浮栅及控制栅、浮栅至控制栅的穿隧作用，以及藉此形成的存储器单元阵列。
为了最初擦除在任何选定的有源区域22内的选择的存储器单元，对源极54及漏极72同时施加一接地电位。＂源极＂及＂漏极＂二词在MOS操作中是可相互交换的。在下述操作中，不管电子操作，＂源极＂特别意指区域54及＂漏极＂特别意指区域72。对控制栅62/64施加高正电压(例如+8伏特)。在浮栅44/46b上的电子是透过Fowler-Nordheim穿隧机制自浮栅侧向突出物44b，经由氧化物层58，穿隧至控制栅62/64的凹穴62a部分，留下带正电的浮栅44/46b。通过突出物44b的尖端44c的尖锐度(以及因此凹穴62a形状的对应尖锐度)来增进穿隧作用。横越氧化物层58电场线密度比现有设计更均一，使氧化物层58具有均一的厚度以及侧向突出物/凹穴具有相配合的形状。应注意到的是，因为每一控制栅62/64以连续字元线的方式延伸横越有源及隔离区域，在每一有源区去中的一存储器单元是同时＂擦除＂。
当欲将选择的存储器单元编程时，将一小电压(例如0.5至1.0V)施加至漏极区域72。将接近MOS结构的阈值电压之一的正电压(约+1.4伏特)施加至其控制栅62/64。将正高电压(例如约5或6伏特)施加至其源极区域54。通过漏极区域72产生的电子将由该漏极区域，经由深入消耗沟道区域84的水平部分84b，流向源极区域54。当电子达到沟道区域104的垂直部分84a时，将看到浮栅44/46b的高电压(因为浮栅是强力地电容(电压)耦合至带正电的源极区域54及多晶块56)。电子将加速且被加热，大部分的电子是射入并通过绝缘层42并到达浮栅44/46b上。编程效率进一步通过基板尖锐边缘38所形成的射入器尖端来增进，该射入器尖端集中且更有效率地使电子朝向浮栅44/46b射入，因此减少使编程存储器单元所需时间及源极电压，以及改良通过降低介电材料42的体积内的平均电场电压来改良介电完整性寿命。将低或接地电位施加不包含选择的存储器单元的存储器单元列/行的源极/漏极区域54/72及控制栅62/64。因此，仅有选择的列及行中的存储器单元被编程。
电子至浮栅44/46b的射入作用将持续至使浮栅上的电荷减低至可不再沿着垂直沟道区域部分84a维持高表面电位以产生热电子。在此时，浮栅44/46b中的电子或负电荷将降低自漏极区域72至浮栅上的电子流。
最后，为了读取选择的存储器单元，将接地电位施加至其源极区域54。将读取电压(例如～1伏特)施加至其漏极区域72且将约1.5至3.3伏特(依装置的电源电压而定)施加至其控制栅62/64。若浮栅44/46b带有正电荷(亦即浮栅放出电子)，则开启沟道区域部分84a/84c(直接与浮栅44/46b相邻)。当控制栅62/64升高至读取电位时，水平沟道区域部分84b(直接与控制栅62/64相邻)亦开启。因此，整个沟道区域84将开启，造成电子自源极区域54流至漏极区域72。此时感测到的电子流将为＂1＂状态。
另一方面，若浮栅44/46b带负电，沟道区域部分84a/84c为微弱地开启或整个关闭。因此，当控制栅62/64及漏极区域72升高至读取电位时，极少或没有电流将流经沟道区域部分84a/94c。在此例子中，相对于＂1＂状态，电流非常小，或完全没有电流。在此方式中，所感测的存储器单元是在＂0＂状态下编程。接地电位仅施加至未选择的行及列的源极/漏极区域54/72及控制栅62/64，因此只有读取选择的存储器单元。
存储器单元阵列包括周围电路，该电路包括现有的列位址解码电路、行位址解码电路、感测放大器电路、输出缓冲电路及输入缓冲电路，其等为现有技术领域中众所周知者。
本发明提供具有减小尺寸及优异编程及擦除效率的存储器单元阵列。存储器单元尺寸是显著地减小，因为源极区域54是埋入基板10内侧，且自行对准第二沟槽34，其中由于平版印刷世代、接触对准及接触整体性的限制，空间不会浪费。每一浮栅44/46b具有位于形成于基板中的第二沟槽34的下部，以供在编程操作期间用于接收穿隧电子，并供在读取操作期间用于开启沟道区域部分84a/84c。再者，垂直地及水平地分隔的源极区域54及漏极区域72，容许在不影响单元尺寸下，较容易将可信赖性参数最适化。
编程效应通过＂瞄准＂浮栅44/46b处的沟道区域84的水平部分84b以及基板10的射入器尖端(尖锐边缘)38而大辐增进。在现有的编程反应法中，沟道区域中的电子是以与浮栅平行的路径流动，其中相当少数的加热电子射至浮栅上。此现有编程反应法的估算编程效率(射入电子数与总电子数的比值)估计为约1/1000。然而，因为水平沟道区域部分84b及射入器尖端(尖锐边缘)38定义一聚焦的电子路径，其直接瞄准浮栅，本发明的编程效率估算为接近1/1，甚至降低编程电压。编程效率亦通过经由多晶块56(与源极区域54电气连接)的每一浮栅44/46b与对应的源极区域54之间的电容耦合来增进。同时，在浮栅44/46b及控制栅62/64之间具有相当低的电容耦合(其将阻碍擦除操作)。
擦除效率是通过在浮栅44/46b及控制栅62/64之间，并横越穿隧氧化物层58，提供一更均一的电场而大幅增进。此更均一的电场是由延伸入控制栅侧向凹穴62a中并具有与该侧向凹穴相同的形状的浮栅侧向突出物44b所造成。使侧向突出物44b与侧向凹穴62a绝缘的氧化物层58具有均一的厚度。因此，无论突出物/凹穴44b/62a是否具有更圆的形状，或具有更尖头形的边缘及更凹陷的形状，其形状彼此配合且通过均匀厚度的绝缘层隔开，以供在擦除操作期间，在该突出物及凹穴之间进行Fowler Nordheim穿隧作用。此存储器单元设计容许按比例地应用至较小的元件及单元尺寸，但未损及性能及可信赖性。
本发明的存储器单元设计的一重要特征为浮栅及控制栅之间的电容耦合可最小化且可重覆，同时浮栅及源极区域之间的电容耦合可最大化。因为浮栅44/46b在第二沟槽34的底部的源极区域上延伸，且因为多晶块56(电气耦合至该源极区域54)沿着浮栅44/46b的整个长度延伸，使浮栅/源极区域之间的电容耦合最大化。
相对地，仅有浮栅侧向突出物44b及界于侧向突出物44b及基板表面之间的浮栅部分紧邻控制栅(通过氧化物层58与其绝缘)。因此，侧向突出物44b的尺寸及其高于基板表面的高度(亦即其高于基板尖锐边缘38)，指示浮栅及控制栅之间电容耦合的量。此等变数皆相当可控制的，因为其皆通过氧化物层30及氮化物层28的厚度所指示(参见第3A-3K图)。特别地，侧向突出物44b是通过充填形成于氧化物层30之凹穴40来形成。如上所述，关于第3D图，凹穴40的尺寸及形状是通过氧化物层30的厚度T2所指示。同样地，侧向突出物44b高于基板表面的高度(以及基板尖锐边缘38)是通过氮化物层28的厚度T1所指示。因为材料沉积厚度可以显著的精密度来控制，浮栅44/46b及控制栅62/64之间的电容耦合也可如此。
第5A图显示浮栅44/46b的上部表面86，其延伸于侧向突出物44b之上。然而，因为浮栅上部表面86是倾斜远离控制栅62/64，且不与该控制栅紧邻，实质上不影响浮栅及控制栅之间的电容耦合。上述参考第3H图，浮栅上部表面86是利用定时的多晶蚀刻形成，其无自然的终点或蚀刻挡止层；接着进行热氧化作用，其亦无自然的终点。然而，即使此定时的蚀刻方法没有可信赖的深度控制，浮栅及控制栅之间的电容耦合实质上不会受到多晶层/块44/46的稍微过度或不及的蚀刻的影响。第5B图例示说明浮栅上部表面86的各种不同形状，其是由各种不同程度的多晶蚀刻层/块44/46所造成。无论多晶层/块44/46b向下蚀刻多深，浮栅上部表面86是与控制栅远离地隔开，以使其等之间的电容耦合最小化。
应了解到，本发明不仅不受限于上文中所描述及本说明书中所例示的具体实施例，且涵括任何及所有落在后附权利要求书范畴内的改变。举例而言，沟槽20/34可具有延伸至基板的任何形状的尾端，而并非只有如图式所示的伸长的矩形。再者，虽然前述方法描述使用经适当掺杂的多晶硅作为用于形成存储器单元的导电性材料，对于在现有技术领域具有一般技能的人而言，应很清楚在本案说明书及后附权利要求书的揭露内容中，＂多晶硅＂意指任何适当的导电性材料，其可用于形成非易失性存储器单元的元件。再者，任何适当的绝缘体可用于取代二氧化硅或氮化硅。再者，任何蚀刻性质与二氧化硅(或任何绝缘体)以及与多晶硅(或任何导体)不同的适当材料，可用于取代氮化硅。再者，由权利要求书的内容可知，并非所有的方法步骤必须依照说明书所例示说明或权利要求书所界定的精确顺序来进行，而是以任何容许适当地形成本发明的存储器单元的顺序来进行即可。此外，上述发明是显示形成在均匀掺杂的基板中，但由本发明可知且可预期到，存储器单元元件可形成在基板的阱区域中，与基板的其他部分相较，其为掺杂至具有不同导电类型的区域。最后，单层绝缘或导电材料可以此等材料的多层形式来形成，反之亦然。
附图标记
1    浮栅           42    氧化物层
2    控制栅         44    多晶硅层
3    绝缘材料       44a   上部表面
4    基板           44b   侧向突出物
5    源极           44c   尖端
6    漏极           46    多晶块
7    尖锐尖端       46a   上部表面
8    电场线         46b   多晶块
9    控制栅表面     48    氧化物层
10   基板           50    间隙壁
12   氧化物层       52    绝缘层
14   氮化物层       54    源极区域
16   光刻胶材料     56    多晶块
18   条带           58    氧化物层
20   沟槽           60    氧化物层
22   有源区域       62    控制栅
24   隔离区域       62a   凹穴
26   块                  64     控制栅
28   氮化物层            66     多晶块
30   氧化物层            68     氮化物间隙壁
32   氮化物层            70     氮化物间隙壁
34   第二沟槽            72     漏极区域
36   氧化物层            74     绝缘材料
38   边缘                78     绝缘材料层
40   凹穴                80     金属接触点
82   金属接触线          84     沟道区域
84a  垂直部分            84b    水平部分
84c  第三部分            86     上部表面
88   钨/钛-氮化物
W    距离
2B-2B线
2D-2D线
3A-3A线

Claims (33)

1.一种电气地可编程以及可擦除的存储器装置，包含:
一半导体材料基板，其具有第一导电类型及一表面；
一沟槽，其形成于该基板表面中；
隔开的第一及第二区域，形成于基板内并具有第二导电类型，在该隔开的第一及第二区域之间，具有形成于基板内的沟道区域，其中该第一区域形成在该沟槽下方，该沟道区域包括沿着沟槽侧壁延伸的第一部分，以及沿着基板表面延伸的第二部分；
导电性浮栅，其具有上部及下部，其中该下部邻近且与沟道区域第一部分绝缘地位于沟槽内，以及其中该上部在基板表面上方延伸并包括一浮栅侧向突出物，该浮栅侧向突出物在一与基板表面平行的方向上延伸；以及
导电性控制栅，其设置在该沟道区域第二部分上且与该沟道区域第二部分绝缘，且设置为侧向地邻近该浮栅侧向突出物并与其绝缘，
其中该控制栅包括形成于该控制栅内的控制栅凹穴，以及其中该浮栅侧向突出物延伸入该控制栅凹穴中，且
该控制栅凹穴的形状与该浮栅侧向突出物的形状相配合。
2.如权利要求书第1项的存储器装置，其中该控制栅凹穴及该浮栅侧向突出物通过具有均一厚度的一层或多层绝缘材料层来彼此绝缘。
3.如权利要求书第1项的存储器装置，其中该浮栅侧向突出物通过下述步骤形成:
在基板上形成具有一暴露端的一牺牲材料层；
进行蚀刻加工，在该暴露端中形成一侧向凹穴；以及
沿着暴露端形成第一导电材料层，该第一导电材料层利用导电材料充填该侧向凹穴以形成该侧向突出物。
4.如权利要求书第3项的存储器装置，其中该控制栅通过下述步骤形成:
移除该牺牲材料层；
沿着所述侧向突出物形成一层或多层绝缘材料层；以及
沿着该一层或多层绝缘材料层形成第二导电材料层。
5.如权利要求书第1项的存储器装置，其中该沟槽侧壁与基板表面以一锐角接合，以形成指向该浮栅及与该浮栅绝缘的尖锐边缘。
6.如权利要求书第5项的存储器装置，其中该沟道区域第一部分及第二部分彼此不在一条线上，该沟道区域第二部分以朝向尖锐边缘及浮栅的方向，从该第二区域延伸，以界定利用电子经由热电子注入编程该浮栅的路径。
7.如权利要求书第5项的存储器装置，其中该尖锐边缘通过下述步骤形成:
在沟槽侧壁上经由硅氧化作用形成第一氧化物层；
移除该第一氧化物层；以及
在沟槽侧壁上经由硅氧化作用形成第二氧化物层。
8.如权利要求书第5项的存储器装置，其中该浮栅侧向突出物终止于指向第一方向的尖端，以及其中该尖锐边缘指向与该第一方向相反的第二方向。
9.如权利要求书第1项的存储器装置，进一步包含:
一导电材料块，具有至少一邻近该浮栅并与该浮栅绝缘地设置在沟槽内的下部。
10.如权利要求书第9项的存储器装置，其中该导电材料块电气地连接至该第一区域。
11.如权利要求书第1项的存储器装置，其中该沟道区域包括沿着该沟槽的底部表面的至少一部分延伸的第三部分，以及其中至少一部分该浮栅设置在该沟道区域第三部分上并与其绝缘。
12.如权利要求书第1项的存储器装置，其中该控制栅包括:
一多晶硅层，其设置在该沟道区域第二部分上并与其绝缘，且设置为侧向地邻接至少一部分该浮栅并与其绝缘；以及
一金属化多晶硅层，其设置在该多晶硅层上。
13.如权利要求书第1项的存储器装置，其中该浮栅包括:
一掺杂的多晶硅层；以及
一未掺杂的多晶硅块，其沿着该掺杂的多晶硅层设置并且比该掺杂的多晶硅层更远离控制栅。
14.如权利要求书第13项的存储器装置，其中该浮栅包括:
一上部表面，随着该上部表面靠近控制栅而向下倾斜，用于降低该浮栅与该控制栅之间的电容耦合。
15.如权利要求书第14项的存储器装置，其中该浮栅的所述上部表面是通过蚀刻及氧化该掺杂的多晶硅层，以及该未掺杂的多晶硅块来形成，该未掺杂的多晶硅块的蚀刻及氧化比该掺杂的多晶硅层的蚀刻及氧化慢。
16.一种电气地可编程以及可擦除的存储器装置的阵列，包含:
一半导体材料基板，其具有第一导电类型及一表面；
形成在基板上的隔开的隔离区域，它们彼此平行且在第一方向上延伸，有源区域位于每对相邻隔离区域之间；以及
每一有源区域包括多个存储器单元，其中每一存储器单元包括:
形成于基板表面内的沟槽；
隔开的第一及第二区域，形成于基板内并具有第二导电类型，在该隔开的第一及第二区域之间，具有形成于基板内的沟道区域，其中该第一区域形成在该沟槽下方，并且该沟道区域包括沿着沟槽侧壁延伸的第一部分，以及沿着基板表面延伸的第二部分；
导电浮栅，其具有上部及下部，其中该下部邻近且与沟道区域第一部分绝缘地位于沟槽内，并且其中该上部在基板表面上方延伸并包括一浮栅侧向突出物，该浮栅侧向突出物在一与基板表面平行的方向上延伸；以及
导电控制栅，其设置在该沟道区域第二部分上且与该沟道区域第二部分绝缘，且设置为侧向地邻近该浮栅侧向突出物并与其绝缘，
其中每一控制栅包括形成于该控制栅内的控制栅凹穴，以及其中每一个浮栅侧向突出物延伸入控制栅凹穴之一，并且
其中每一个控制栅凹穴的形状与延伸于该凹穴中的浮栅侧向突出物的形状相配合。
17.如权利要求书第16项的阵列，其中每一控制栅凹穴通过具有均一厚度的一层或多层绝缘材料层，与浮栅侧向突出物之一绝缘。
18.如权利要求书第16项的阵列，其中该浮栅侧向突出物通过下述步骤形成:
在基板上形成具有暴露端的牺牲材料层；
进行蚀刻加工，在每一暴露端中形成一侧向凹穴；以及
沿着暴露端形成第一导电材料层，该第一导电材料层利用导电材料充填该侧向凹穴以形成该侧向突出物。
19.如权利要求书第18项的阵列，其中该控制栅通过下述步骤形成:
移除该牺牲材料层；
沿着每一侧向突出物形成一层或多层绝缘材料层；以及
沿着该一层或多层绝缘材料层形成第二导电材料层。
20.如权利要求书第16项的阵列，其中每一沟槽具有与基板表面以一锐角接合的一侧壁，以形成指向并绝缘于浮栅之一的尖锐边缘。
21.如权利要求书第20项的阵列，其中对每一存储器单元而言，沟道区域第一部分及沟道区域第二部分彼此不在一条线上，沟道区域第二部分以朝向尖锐边缘之一及浮栅之一的方向，从第二区域之一延伸，以界定利用电子经由热电子注入编程该一个浮栅的路径。
22.如权利要求书第20项的阵列，其中每个尖锐边缘通过下述步骤形成:
在沟槽侧壁之一上经由硅氧化作用形成第一氧化物层；
移除该第一氧化物层；以及
在该沟槽侧壁之一上经由硅氧化作用形成第二氧化物层。
23.如权利要求书第20项的阵列，其中对每一存储器单元而言，浮栅侧向突出物终止于指向第二方向的尖端，并且其中尖锐边缘指向与该第二方向相反的第三方向。
24.如权利要求书第16项的阵列，进一步包含:
多个导电材料块，每一个具有至少一邻近浮栅之一并与其绝缘地设置在沟槽之一内的下部。
25.如权利要求书第24项的阵列，其中每一导电材料块电气地连接至第一区域之一。
26.如权利要求书第16项的阵列，其中每一沟道区域包括沿着沟槽之一的底部表面的至少一部分延伸的第三部分，并且其中浮栅之一的至少一部分设置在一个沟道区域第三部分上并与其绝缘。
27.如权利要求书第16项的阵列，其中每一控制栅包括:
一多晶硅层，其设置在沟道区域第二部分之一上并与其绝缘，且设置为侧向地邻接并绝缘于浮栅之一的至少一部分；以及
一金属化多晶硅层，其设置在该多晶硅层上。
28.如权利要求书第16项的阵列，其中每一浮栅包括:
一掺杂的多晶硅层；以及
一未掺杂的多晶硅块，其沿着该掺杂的多晶硅层设置并且比该掺杂的多晶硅层更远离控制栅。
29.如权利要求书第28项的阵列，其中每一浮栅包括:
一上部表面，随着该上部表面靠近控制栅而向下倾斜，用于降低浮栅与控制栅之间的电容耦合。
30.如权利要求书第29项的阵列，其中该浮栅的所述上部表面通过蚀刻及氧化该掺杂的多晶硅层，以及该未掺杂的多晶硅块来形成，该未掺杂的多晶硅块的蚀刻及氧化比该掺杂的多晶硅层的蚀刻及氧化慢。
31.如权利要求书第16项的阵列，进一步包含:
多条导电材料的控制线，每一条以与第一方向垂直的方向，延伸跨越有源区及隔离区域，并且每一条从每一有源区域电气地与控制栅之一连接在一起。
32.如权利要求书第25项的阵列，进一步包含:
多条导电材料的源极线，每一条以与第一方向垂直的方向，延伸跨越有源区及隔离区域，并且每一条从每一有源区域电气地与导电块之一连接在一起。
33.如权利要求书第16项的阵列，进一步包含:
多条导电材料的漏极线，每一条沿着有源区域之一延伸并将该有源区域之一中的所有第二区域电气地连接在一起。
CNB200410039986XA 2003-03-21 2004-03-22 浮栅存储器单元的半导体存储器阵列 Expired - Lifetime CN100468746C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/394975 2003-03-21
US10/394,975 US6958273B2 (en) 2003-03-21 2003-03-21 Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby

Publications (2)

Publication Number Publication Date
CN1538527A CN1538527A (zh) 2004-10-20
CN100468746C true CN100468746C (zh) 2009-03-11

Family

ID=33096769

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410039986XA Expired - Lifetime CN100468746C (zh) 2003-03-21 2004-03-22 浮栅存储器单元的半导体存储器阵列

Country Status (5)

Country Link
US (2) US6958273B2 (zh)
JP (1) JP2004289162A (zh)
KR (1) KR20040083373A (zh)
CN (1) CN100468746C (zh)
TW (1) TW200502978A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637695A (zh) * 2012-04-06 2012-08-15 上海华力微电子有限公司 一种埋入式可编程闪存器件及其控制方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873006B2 (en) * 2003-03-21 2005-03-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region
US6936883B2 (en) * 2003-04-07 2005-08-30 Silicon Storage Technology, Inc. Bi-directional read/program non-volatile floating gate memory cell and array thereof, and method of formation
KR100526478B1 (ko) * 2003-12-31 2005-11-08 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
KR100585146B1 (ko) * 2004-06-15 2006-05-30 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리 소자 및 그 제조 방법
US7262093B2 (en) * 2004-07-15 2007-08-28 Promos Technologies, Inc. Structure of a non-volatile memory cell and method of forming the same
US7129536B2 (en) * 2004-09-02 2006-10-31 Silicon Storage Technology, Inc. Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same
US7220642B2 (en) * 2004-11-12 2007-05-22 Spansion Llc Protection of active layers of memory cells during processing of other elements
US7087966B1 (en) * 2005-05-18 2006-08-08 International Business Machines Corporation Double-Gate FETs (field effect transistors)
CN100468703C (zh) * 2005-06-14 2009-03-11 茂德科技股份有限公司 非挥发性存储器及其制造方法
KR100707674B1 (ko) * 2005-07-26 2007-04-13 동부일렉트로닉스 주식회사 플래시 기억 장치 및 그 제조 방법
US7586145B2 (en) * 2005-07-27 2009-09-08 Taiwan Semiconductor Manufacturing Co. Ltd EEPROM flash memory device with jagged edge floating gate
CN100403522C (zh) * 2005-12-02 2008-07-16 旺宏电子股份有限公司 形成具有镶嵌式浮置栅极的非易失性存储器的方法
JP5289748B2 (ja) * 2007-10-15 2013-09-11 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
JP5236985B2 (ja) * 2008-04-18 2013-07-17 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8404549B2 (en) * 2008-11-06 2013-03-26 Spansion Llc Fabricating method of mirror bit memory device having split ONO film with top oxide film formed by oxidation process
CN101882576B (zh) * 2009-05-06 2012-03-14 中芯国际集成电路制造(北京)有限公司 提高浮栅擦除效率的方法
JP2011023637A (ja) * 2009-07-17 2011-02-03 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP6457829B2 (ja) * 2015-02-05 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置
US9666680B1 (en) 2015-11-18 2017-05-30 United Microelectronics Corp. Flash cell and forming process thereof
KR102519608B1 (ko) * 2016-07-12 2023-04-10 삼성전자주식회사 반도체 장치
CN110010606B (zh) * 2018-01-05 2023-04-07 硅存储技术公司 衬底沟槽中具有浮栅的双位非易失性存储器单元
WO2019135813A1 (en) * 2018-01-05 2019-07-11 Silicon Storage Technology, Inc. Twin bit non-volatile memory cells with floating gates in substrate trenches
CN110600474A (zh) * 2019-09-16 2019-12-20 武汉新芯集成电路制造有限公司 闪存器件及其制造方法
CN111341776B (zh) * 2020-03-18 2023-11-14 上海华虹宏力半导体制造有限公司 存储器及其形成方法、存储器单元阵列及其驱动方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US393896A (en) * 1888-12-04 Propelling-gear for tram-cars
US5808328A (en) * 1977-02-21 1998-09-15 Zaidan Hojin Handotai Kenkyu Shinkokai High-speed and high-density semiconductor memory
US4757360A (en) * 1983-07-06 1988-07-12 Rca Corporation Floating gate memory device with facing asperities on floating and control gates
JPH0616549B2 (ja) * 1984-04-17 1994-03-02 三菱電機株式会社 半導体集積回路装置
US4947221A (en) * 1985-11-29 1990-08-07 General Electric Company Memory cell for a dense EPROM
IT1191566B (it) * 1986-06-27 1988-03-23 Sgs Microelettronica Spa Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate) alterabile elettricamente con area di tunnel ridotta e procedimento di fabbricazione
US4794565A (en) * 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
KR910000139B1 (ko) * 1986-10-27 1991-01-21 가부시키가이샤 도시바 불휘발성 반도체기억장치
US4905062A (en) * 1987-11-19 1990-02-27 Texas Instruments Incorporated Planar famos transistor with trench isolation
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
JP2600301B2 (ja) * 1988-06-28 1997-04-16 三菱電機株式会社 半導体記憶装置およびその製造方法
US5051793A (en) * 1989-03-27 1991-09-24 Ict International Cmos Technology, Inc. Coplanar flash EPROM cell and method of making same
KR940006094B1 (ko) * 1989-08-17 1994-07-06 삼성전자 주식회사 불휘발성 반도체 기억장치 및 그 제조방법
US5029130A (en) * 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5572054A (en) * 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
US5021848A (en) * 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
US5071782A (en) * 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
JP2815495B2 (ja) * 1991-07-08 1998-10-27 ローム株式会社 半導体記憶装置
US5544103A (en) * 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
JP3133667B2 (ja) * 1995-02-23 2001-02-13 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
US5780892A (en) * 1995-03-21 1998-07-14 Winbond Electronics Corporation Flash E2 PROM cell structure with poly floating and control gates
KR0144906B1 (ko) * 1995-03-31 1998-07-01 김광호 불휘발성 메모리 소자 및 그 제조방법
JP3403877B2 (ja) * 1995-10-25 2003-05-06 三菱電機株式会社 半導体記憶装置とその製造方法
US5597751A (en) * 1995-12-20 1997-01-28 Winbond Electronics Corp. Single-side oxide sealed salicide process for EPROMs
US5814853A (en) * 1996-01-22 1998-09-29 Advanced Micro Devices, Inc. Sourceless floating gate memory device and method of storing data
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
DE19732870C2 (de) * 1997-07-30 1999-10-07 Siemens Ag Nichtflüchtige Speicherzelle mit hoher Koppelkapazität und Verfahren zu ihrer Herstellung
US6118147A (en) * 1998-07-07 2000-09-12 Advanced Micro Devices, Inc. Double density non-volatile memory cells
US6236082B1 (en) * 1998-08-13 2001-05-22 National Semiconductor Corporation Floating gate semiconductor device with reduced erase voltage
US6292917B1 (en) * 1998-09-30 2001-09-18 Agere Systems Guardian Corp. Unequal error protection for digital broadcasting using channel classification
US6130453A (en) * 1999-01-04 2000-10-10 International Business Machines Corporation Flash memory structure with floating gate in vertical trench
US6091104A (en) * 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
US6140182A (en) * 1999-02-23 2000-10-31 Actrans System Inc. Nonvolatile memory with self-aligned floating gate and fabrication process
US6103573A (en) * 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US6222227B1 (en) * 1999-08-09 2001-04-24 Actrans System Inc. Memory cell with self-aligned floating gate and separate select gate, and fabrication process
US6525371B2 (en) * 1999-09-22 2003-02-25 International Business Machines Corporation Self-aligned non-volatile random access memory cell and process to make the same
US6316298B1 (en) * 1999-10-22 2001-11-13 United Microelectronics Corp. Fabrication method for a flash memory device
US6812515B2 (en) * 2001-11-26 2004-11-02 Hynix Semiconductor, Inc. Polysilicon layers structure and method of forming same
TW530416B (en) * 2002-03-26 2003-05-01 Nanya Technology Corp Structure and manufacturing method of split gate flash memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637695A (zh) * 2012-04-06 2012-08-15 上海华力微电子有限公司 一种埋入式可编程闪存器件及其控制方法
CN102637695B (zh) * 2012-04-06 2014-11-05 上海华力微电子有限公司 一种埋入式可编程闪存器件及其控制方法

Also Published As

Publication number Publication date
TW200502978A (en) 2005-01-16
US20040197996A1 (en) 2004-10-07
KR20040083373A (ko) 2004-10-01
US7180127B2 (en) 2007-02-20
JP2004289162A (ja) 2004-10-14
CN1538527A (zh) 2004-10-20
US20040238874A1 (en) 2004-12-02
US6958273B2 (en) 2005-10-25

Similar Documents

Publication Publication Date Title
CN100468746C (zh) 浮栅存储器单元的半导体存储器阵列
US6906379B2 (en) Semiconductor memory array of floating gate memory cells with buried floating gate
US7537996B2 (en) Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried source line and floating gate
CN100382321C (zh) 浮栅存储器单元的半导体存储器阵列
US7307308B2 (en) Buried bit line non-volatile floating gate memory cell with independent controllable control gate in a trench, and array thereof, and method of formation
CN1540762B (zh) 具有沟槽型选择栅极的快闪存储器及制造方法
US7205198B2 (en) Method of making a bi-directional read/program non-volatile floating gate memory cell
US6891220B2 (en) Method of programming electrons onto a floating gate of a non-volatile memory cell
US8138524B2 (en) Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
US7547603B2 (en) Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same
TW200409350A (en) Self-aligned split-gate NAND flash memory and fabrication process
US20030227048A1 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby
CN107210203A (zh) 高密度分裂栅存储器单元
US6822287B1 (en) Array of integrated circuit units with strapping lines to prevent punch through
TW201941409A (zh) 於基材溝中具有浮閘之雙位元非揮發性記憶體單元
US6936883B2 (en) Bi-directional read/program non-volatile floating gate memory cell and array thereof, and method of formation
CN115083912A (zh) 带改善控制栅电容耦合的分裂栅存储器单元及其制造方法
WO2019135813A1 (en) Twin bit non-volatile memory cells with floating gates in substrate trenches
CN101752386A (zh) 非易失性存储阵列和闪速eeprom阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090311