CN100470451C - 计算机系统及其省电方法 - Google Patents

计算机系统及其省电方法 Download PDF

Info

Publication number
CN100470451C
CN100470451C CNB2007101061680A CN200710106168A CN100470451C CN 100470451 C CN100470451 C CN 100470451C CN B2007101061680 A CNB2007101061680 A CN B2007101061680A CN 200710106168 A CN200710106168 A CN 200710106168A CN 100470451 C CN100470451 C CN 100470451C
Authority
CN
China
Prior art keywords
chipset
processor
power down
down mode
interrupt request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101061680A
Other languages
English (en)
Other versions
CN101055493A (zh
Inventor
陈仁杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN101055493A publication Critical patent/CN101055493A/zh
Application granted granted Critical
Publication of CN100470451C publication Critical patent/CN100470451C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3246—Power saving characterised by the action undertaken by software initiated power-off
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

一种计算机系统及其省电方法。执行一暂停操作以使一处理器自一操作状态进入一省电状态，并且利用该处理器广播一睡眠信息。利用一芯片组接收该睡眠信息并且进入该省电状态，并且通过该芯片组连接一硬件管脚，以使连接该处理器与该芯片组的一数据总线去能。判断在该省电状态期间是否传送一数据传输要求给该芯片组。若传送该数据传输要求给该芯片组，通过该芯片组中断该硬件管脚以致能该数据总线，并且将该数据传输要求传送给该处理器。当完成数据处理时，通过该芯片组连接该硬件管脚以去能该数据总线。本发明所述的计算机系统及其省电方法，可减少LDT总线的电力消耗，因而减少系统资源或电力的浪费。

Description

计算机系统及其省电方法
技术领域
本发明是有关于一种电源管理方法，且特别有关于一种计算机系统的省电方法。
背景技术
图1是显示传统的计算机系统的架构示意图。
计算机系统100包括一处理器110与一芯片组130。芯片组130更包括一中断控制器131与一系统管理控制器(SystemManagement Controller，SMC)133。处理器110与芯片组130间是以一闪电数据传输(Lighting Data Transport，以下简称为LDT)总线(BUS)相耦接。当计算机系统100的操作系统开始运作时，系统管理控制器133中断闪电数据传输停止(以下简称为LDT_STOP)管脚(Pin)(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线，故可在处理器110与芯片组130间进行数据传输。当该操作系统进入省电模式时，处理器110执行一暂停指令(Halt Instruction)，以自电源模式的C0状态(操作状态)进入电源模式的C1状态(省电状态)。
接着，处理器110广播一睡眠信息给其它元件(例如，芯片组130、装置150或其它硬件元件)以减少系统资源的消耗。例如，可降低工作频率、电压等等，此时LDT_STOP管脚仍在中断的状态(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)，故LDT总线仍处在致能的状态。若装置150发出一中断请求(Interrupt Request，IRQ)给芯片组130，中断控制器131接收该中断请求并且传送给处理器110。当接收到该中断请求，处理器110自电源模式的C1状态(省电状态)恢复至电源模式的C0状态(操作状态)，此时LDT_STOP管脚仍在中断的状态(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)，故LDT总线仍处在致能的状态。
如上所述，若计算机系统100与处理器110进入省电模式(C1状态)，LDT_STOP管脚总是处于中断的状态(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)，将会浪费系统资源或电力。因此，本发明提供一种计算机系统的省电方法与装置来解决上述问题。
发明内容
基于上述目的，本发明揭露了一种计算机系统的省电方法。执行一暂停操作以使一处理器自一操作状态进入一省电状态，并且利用该处理器广播一睡眠信息。利用一芯片组接收该睡眠信息并且进入该省电状态，并且通过该芯片组连接一硬件管脚，以使连接该处理器与该芯片组的一数据总线去能。判断在该省电状态期间是否传送一数据传输要求给该芯片组。若传送该数据传输要求给该芯片组，通过该芯片组中断该硬件管脚以致能该数据总线，并且将该数据传输要求传送给该处理器。当完成数据处理时，通过该芯片组连接该硬件管脚以去能该数据总线。
本发明更揭露了一种计算机系统，包括一处理器，一第一芯片组及一第二芯片组。该处理器执行一暂停操作以自一操作状态进入一省电状态，然后该处理器广播一睡眠信息。该第二芯片组接收该睡眠信息并且进入该省电状态，连接一硬件管脚以使连接该处理器与该第一芯片组的一数据总线去能，判断在该省电状态期间是否收到一第一要求，若收到该第一要求，则中断该硬件管脚以致能该数据总线，将该第一要求传送给该处理器，并且当完成数据处理时，连接该硬件管脚以去能该数据总线。
本发明更揭露了一种计算机系统的省电方法。通过一芯片组接收一睡眠信息，并且连接该硬件管脚以去能连接一处理器与该芯片组的一数据总线。当欲进行数据传输的一要求传送给该芯片组时，中断该硬件管脚以致能该数据总线，并且传送该要求给该处理器。当数据处理完成时，通过该芯片组连接该硬件管脚以去能该数据总线。
本发明所述的计算机系统及其省电方法，可减少LDT总线的电力消耗，因而减少系统资源或电力的浪费。
附图说明
图1是显示传统的计算机系统的架构示意图。
图2是显示本发明实施例的计算机系统的架构示意图。
图3是显示本发明实施例的省电方法的步骤流程图。
图4是显示本发明另一实施例的计算机系统的架构示意图。
具体实施方式
为了让本发明的目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合所附图示图2至图4，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置是为说明之用，并非用以限制本发明。且实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
本发明实施例揭露了一种计算机系统及其省电方法。
图2是显示本发明实施例的计算机系统的架构示意图。
计算机系统200包括一处理器210与一芯片组230。芯片组230更包括一中断控制器231与一系统管理控制器(SMC)233。处理器210与芯片组230间是以一LDT总线相耦接。当计算机系统200的操作系统开始运作时，芯片组230利用系统管理控制器233中断LDT_STOP管脚(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线，故可在处理器210与芯片组230间进行数据传输。当该操作系统进入省电模式时，处理器210执行一暂停指令(Halt Instruction)，以自电源模式的C0状态(操作状态)进入电源模式的C1状态(省电状态)。
接着，处理器210广播一睡眠信息(在此定义为Halt SpecialCycle)给芯片组230。当接收到该睡眠信息，芯片组230进入一省电状态(在此定义为Chipset C1 State)，并且连接LDT_STOP管脚(即，LDT总线处于断线状态，此时LDTSTOP#管脚设为“LOW”)以去能LDT总线，如此可减少LDT总线的电力消耗。
当在省电状态期间需要进行数据传输，装置250发出一要求(在此定义为Bus_Master_Cycle)给芯片组230。当接收到该要求时，芯片组230利用系统管理控制器233中断LDT_STOP管脚(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线。芯片组230将该要求传送给处理器210且处理器210的存储器控制器215自存储器270存取或写入数据。当完成数据处理时，芯片组230利用系统管理控制器233连接LDT_STOP管脚(即，LDT总线处于断线状态，此时LDTSTOP#管脚设为“LOW”)以去能LDT总线。需注意到，当完成上述处理时，处理器210仍处于省电状态(Chipset C1 State)。
当装置250发出一中断请求给芯片组230，中断控制器231接收该中断请求，芯片组230自省电状态(Chipset C1 State)唤醒，并利用系统管理控制器233中断LDT_STOP管脚(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线。接着，芯片组230经由LDT总线传送该中断请求给处理器210，则处理器210自电源模式的C1状态(省电状态)恢复到电源模式的C0状态(操作状态)。
图3是显示本发明实施例的省电方法的步骤流程图。
首先，计算机系统的处理器处于电源模式的C0状态(操作状态)(步骤S301)，并且执行一暂停指令(Halt Instruction)以进入电源模式的C1状态(省电状态)(步骤S302)。接着，该处理器广播一睡眠信息(在此定义为Halt Special Cycle)给其它硬件元件(步骤S303)，例如，该计算机系统的芯片组。该芯片组接收该睡眠信息(步骤S304)并进入一省电状态(在此定义为Chipset C1 State)(步骤S305)，然后连接LDT_STOP管脚(即，LDT总线处于断线状态，此时LDTSTOP#管脚设为“LOW”)以去能连接该处理器与该芯片组的LDT总线(步骤S306)，如此可减少LDT总线的电力消耗。
接着，判断在省电状态时是否传送欲进行数据传输的要求(在此定义为Bus_Master_Cycle)给该芯片组(步骤S307)。若传送要求给该芯片组，则该芯片组中断LDT_STOP管脚(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线(步骤S308)，并且传送该要求给该处理器。当数据处理完成时，该芯片组连接LDT_STOP管脚(即，LDT总线处于断线状态，此时LDTSTOP#管脚设为“LOW”)以去能LDT总线(步骤S309)，然后回到步骤S307。
若该芯片组未接收到任何要求，则接着判断是否自一装置收到中断请求(步骤S310)。若未收到中断请求，则回到步骤S307。若收到中断请求，则该芯片组自省电状态(Chipset C1State)唤醒(步骤S311)，中断LDT_STOP管脚(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线(步骤S312)，并且经由LDT总线传送该中断请求给该处理器(步骤S313)。当接收到该中断请求，该处理器自电源模式的C1状态(省电状态)恢复到电源模式的C0状态(操作状态)(步骤S314)。
图4是显示本发明另一实施例的计算机系统的架构示意图。
计算机系统400包括一处理器410与一主芯片组420。处理器410更包括一存储器控制器415。主芯片组420更包括一第一芯片组430与一第二芯片组450。第一芯片组430更包括一中断控制器435。第二芯片组450更包括一中断控制器451与一系统管理控制器453。主芯片组420中的芯片组数量并不限于仅有两个芯片组。此外，第一芯片组430可为一北桥芯片，而第二芯片组450可为一南桥芯片。
当处理器410与第二芯片组450间欲进行数据传输时，其处理与图2所示流程类似，故在此不予以赘述。
当操作系统进入省电模式，处理器410进入电源模式的C1状态(省电状态)，而第一芯片组430与第二芯片组450分别进入省电模式(在此定义为Chipset C1 State)。当在省电状态期间需要在处理器410与第一芯片组430间进行数据传输，装置470发出一要求(在此定义为Bus_Master_Cycle)给第一芯片组430。当接收到该要求时，第一芯片组430发送一信息给第二芯片组450以通知要进行数据处理。当收到该信息时，第二芯片组450利用系统管理控制器453中断LDT_STOP管脚(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线，并且传送该要求给处理器410。当收到该要求，处理器410的存储器控制器415自存储器490存取数据。当完成数据处理时，第二芯片组450利用系统管理控制器453连接LDT_STOP管脚(即，LDT总线处于断线状态，此时LDTSTOP#管脚设为“LOW”)以去能LDT总线。需注意到，当完成上述处理时，处理器410仍处于省电状态(C1 State)，而第一芯片组430亦仍处于省电状态(Chipset C1 State)。
此外，当装置470发出一中断请求给第一芯片组430，中断控制器435接收该中断请求，且第一芯片组430自省电状态(Chipset C1 State)唤醒。接着，第一芯片组430将该中断请求传送给第二芯片组450。当中断控制器451接收到该中断请求时，第二芯片组450自省电状态(Chipset C1 State)唤醒，并利用系统管理控制器453中断LDT_STOP管脚(即，LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线。接着，第二芯片组450经由LDT总线传送该中断请求给处理器410，则处理器410自电源模式的C1状态(省电状态)恢复到电源模式的C0状态(操作状态)。
本发明更提供一种记录介质(例如光盘片、磁盘片与抽取式硬盘等等)，其是记录一计算机可读取的权限签核程序，以便执行上述的省电方法。在此，储存于记录介质上的权限签核程序，基本上是由多个程序码片段所组成的(例如建立组织图程序码片段、签核表单程序码片段、设定程序码片段以及部署程序码片段)，并且这些程序码片段的功能为对应到上述方法的步骤与上述系统的功能方块图。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100：计算机系统
110：处理器
130：芯片组
131：中断控制器
133：系统管理控制器
150：装置
200：计算机系统
210：处理器
215：存储器控制器
230：芯片组
231：中断控制器
233：系统管理控制器
250：装置
270：存储器
400：计算机系统
410：处理器
415：存储器控制器
420：主芯片组
430：第一芯片组
435：中断控制器
450：第二芯片组
451：中断控制器
453：系统管理控制器
470、480：装置
490：存储器

Claims (10)

1.一种计算机系统的省电方法，其特征在于，包括下列步骤：
执行一暂停操作以使一处理器自一操作状态进入一省电状态；
利用该处理器广播一睡眠信息；
利用一芯片组接收该睡眠信息并且进入该省电状态；
通过该芯片组连接一硬件管脚，以使连接该处理器与该芯片组的一数据总线去能；
判断在该省电状态期间是否传送一数据传输要求给该芯片组；
若传送该数据传输要求给该芯片组，通过该芯片组中断该硬件管脚以致能该数据总线；
将该数据传输要求传送给该处理器；以及
当完成数据处理时，通过该芯片组连接该硬件管脚以去能该数据总线。
2.根据权利要求1所述的计算机系统的省电方法，其特征在于，更包括下列步骤：
判断是否自一装置接收到一中断请求；
若接收到该中断请求，则将该芯片组自该省电状态唤醒；
通过该芯片组中断该硬件管脚以致能该数据总线；
通过该芯片组并经由该数据总线传送该中断请求给该处理器；以及
当收到该中断请求时，将该处理器自该省电状态唤醒。
3.一种计算机系统，其特征在于，包括：
一处理器，其执行一暂停操作以自一操作状态进入一省电状态，然后该处理器广播一睡眠信息；
一第一芯片组，耦接于该处理器；以及
一第二芯片组，耦接于该第一芯片组，其接收该睡眠信息并且进入该省电状态，连接一硬件管脚以使连接该处理器与该第一芯片组的一数据总线去能，判断在该省电状态期间是否收到一第一要求，若收到该第一要求，则中断该硬件管脚以致能该数据总线，将该第一要求传送给该处理器，并且当完成数据处理时，连接该硬件管脚以去能该数据总线。
4.根据权利要求3所述的计算机系统，其特征在于，
该第二芯片组判断是否自一装置接收到一第一中断请求，若接收到该第一中断请求，则自该省电状态唤醒，中断该硬件管脚以致能该数据总线，并且经由该数据总线传送该第一中断请求给该处理器，以及
当收到该第一中断请求时，该处理器自该省电状态唤醒。
5.根据权利要求4所述的计算机系统，其特征在于，当接收到欲进行数据传输的第一要求时，该处理器更自一存储器中存取数据。
6.根据权利要求5所述的计算机系统，其特征在于，该第二芯片组更包括：
一中断控制器，其接收该第一中断请求；以及
一系统管理控制器，当接收到该第一中断请求时，其中断该硬件管脚以致能该数据总线。
7.根据权利要求3所述的计算机系统，其特征在于，其中该第一芯片组当自该处理器接收到该睡眠信息，其进入该省电状态，判断在该省电状态下是否接收到欲进行数据传输的一第二要求，以及若接收到该第二要求，则发送一信息以通知该第二芯片组。
8.根据权利要求7所述的计算机系统，其特征在于，该第二芯片组中断该硬件管脚以致能该数据总线，并且传送该第二要求给该处理器。
9.根据权利要求8所述的计算机系统，其特征在于，该第一芯片组自另一装置接收一第二中断请求且自该省电状态唤醒，并且传送该第二中断请求给该第二芯片组。
10.根据权利要求9所述的计算机系统，其特征在于，
当接收到该第二中断请求，该第二芯片组自该省电状态唤醒，中断该硬件管脚以致能该数据总线，并且传送该第二中断请求给该处理器；以及
该处理器自该省电状态唤醒。
CNB2007101061680A 2007-01-24 2007-06-08 计算机系统及其省电方法 Active CN100470451C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/626,622 2007-01-24
US11/626,622 US7730337B2 (en) 2007-01-24 2007-01-24 Method and apparatus for asserting a hardware pin to disable a data bus connecting a processor and a chipset during power saving state

Publications (2)

Publication Number Publication Date
CN101055493A CN101055493A (zh) 2007-10-17
CN100470451C true CN100470451C (zh) 2009-03-18

Family

ID=38795353

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101061680A Active CN100470451C (zh) 2007-01-24 2007-06-08 计算机系统及其省电方法

Country Status (3)

Country Link
US (1) US7730337B2 (zh)
CN (1) CN100470451C (zh)
TW (1) TWI328159B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8255708B1 (en) 2007-08-10 2012-08-28 Marvell International Ltd. Apparatuses and methods for power saving in USB devices
US20100146169A1 (en) * 2008-12-05 2010-06-10 Nuvoton Technology Corporation Bus-handling
US8549330B2 (en) * 2009-12-18 2013-10-01 International Business Machines Corporation Dynamic energy management
TWI528161B (zh) 2010-09-30 2016-04-01 瑞昱半導體股份有限公司 資料傳輸系統以及資料傳輸方法
CN102289279A (zh) * 2011-09-01 2011-12-21 上海果壳电子有限公司 一种基于rtc时钟中断的设备管理方法及装置
CN107632881B (zh) * 2016-07-18 2021-08-03 阿里巴巴集团控股有限公司 一种虚拟处理器的状态切换方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295272A (zh) * 1999-11-08 2001-05-16 神基科技股份有限公司 电脑装置
US6357013B1 (en) * 1995-12-20 2002-03-12 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
CN1540539A (zh) * 2003-10-28 2004-10-27 威盛电子股份有限公司 中断信号控制系统与控制方法
CN1547088A (zh) * 2003-12-16 2004-11-17 威盛电子股份有限公司 中断信号控制方法
CN1619467A (zh) * 2004-12-09 2005-05-25 威盛电子股份有限公司 计算机系统及电源管理状态切换方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729683A (en) * 1995-05-18 1998-03-17 Compaq Computer Corporation Programming memory devices through the parallel port of a computer system
JPH11212687A (ja) * 1998-01-26 1999-08-06 Fujitsu Ltd バス制御装置
US7000065B2 (en) * 2002-01-02 2006-02-14 Intel Corporation Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
US7152167B2 (en) * 2002-12-11 2006-12-19 Intel Corporation Apparatus and method for data bus power control
TWI284808B (en) * 2005-01-21 2007-08-01 Via Tech Inc South and north bridge circuit and related computer system for supporting CPU
US7529955B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Dynamic bus parking

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6357013B1 (en) * 1995-12-20 2002-03-12 Compaq Computer Corporation Circuit for setting computer system bus signals to predetermined states in low power mode
CN1295272A (zh) * 1999-11-08 2001-05-16 神基科技股份有限公司 电脑装置
CN1540539A (zh) * 2003-10-28 2004-10-27 威盛电子股份有限公司 中断信号控制系统与控制方法
CN1547088A (zh) * 2003-12-16 2004-11-17 威盛电子股份有限公司 中断信号控制方法
CN1619467A (zh) * 2004-12-09 2005-05-25 威盛电子股份有限公司 计算机系统及电源管理状态切换方法

Also Published As

Publication number Publication date
US20080178026A1 (en) 2008-07-24
TWI328159B (en) 2010-08-01
CN101055493A (zh) 2007-10-17
US7730337B2 (en) 2010-06-01
TW200832126A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
CN100470451C (zh) 计算机系统及其省电方法
CN102778943B (zh) 状态控制方法、装置及便携终端
CN102193765B (zh) 显示信息更新的装置及方法
CN1097228C (zh) 信息处理系统
CN102124454B (zh) 通用串行总线(usb)远程唤醒
CN103092701A (zh) 一种通信方法、装置及电子设备
CN101714021A (zh) 混合式系统的计算机
TWI308273B (zh)
CN102308274B (zh) 一种访问关机硬盘的方法、网卡和硬盘卡
US7467313B2 (en) Method for transmitting a power-saving command between a computer system and peripheral system chips
CN101581964B (zh) 计算机系统及外围设备驱动方法
CN109240966A (zh) 一种基于cpld的加速卡、数据采集方法及装置
CN103076868B (zh) 电源管理方法及应用该方法的电子系统
CN101814280A (zh) 一种电子设备及其显示面板的驱动方法
CN101943941A (zh) 信息处理装置及其功率控制方法以及计算机可执行程序
CN1097237C (zh) 信息处理系统
CN1097236C (zh) 信息处理系统
CN102147612A (zh) 一种基于32位微处理器的无线传感器网络数据采集系统
US20030182415A1 (en) Power management method and apparatus
CN102681650B (zh) 一种电源控制节能方法及其对应的存储系统
US7634669B2 (en) Method of power management of a central processing unit connecting with a plurality of host bridges
CN102353498A (zh) 低功耗管道水压智能监测仪及其监测方法
CN202158923U (zh) 低功耗管道水压智能监测仪
CN106056178A (zh) 一种基于lifi移动端的综合管理系统
CN201387723Y (zh) 外接式存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant