CN100470846C - 肖特基势垒二极管及其制造方法 - Google Patents

肖特基势垒二极管及其制造方法 Download PDF

Info

Publication number
CN100470846C
CN100470846C CNB021529361A CN02152936A CN100470846C CN 100470846 C CN100470846 C CN 100470846C CN B021529361 A CNB021529361 A CN B021529361A CN 02152936 A CN02152936 A CN 02152936A CN 100470846 C CN100470846 C CN 100470846C
Authority
CN
China
Prior art keywords
conductivity type
epitaxial loayer
electrode
anode
linkage contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021529361A
Other languages
English (en)
Other versions
CN1409409A (zh
Inventor
浅野哲郎
小野田克明
中岛好史
村井成行
冨永久昭
平田耕一
榊原干人
石原秀俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1409409A publication Critical patent/CN1409409A/zh
Application granted granted Critical
Publication of CN100470846C publication Critical patent/CN100470846C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种肖特基势垒二极管及其制造方法。该方法通过在阳极键合接点下设置绝缘区域，可以将阳极键合接点直接固定在衬底上。而不象现有技术那样在键合接点下设置用于防止破裂的聚酰亚胺层，通过镀金来形成键合接点。另外，在键合接点下几乎没有寄生电容的同时，层间绝缘膜可以用氮化膜来代替，所以成本降低。此外，还可简化制造流程，没有键合时的应力造成的破裂、剥落。

Description

肖特基势垒二极管及其制造方法
技术领域
本发明涉及应用于高频电路的化合物半导体的肖特基势垒二极管及其制造方法，特别涉及通过平面构造来实现工作区域和芯片尺寸的小型化的化合物半导体的肖特基势垒二极管及其制造方法。
背景技术
由于世界性的携带电话市场的扩大，随着对数字卫星广播接收机的需求的增加，高频器件的需求急剧增加。作为这种元件，由于处理高频，所以大多使用场效应晶体管，该晶体管使用砷化镓(GaAs)。与此同时，正在推进将所述开关电路本身集成化的单片微波集成电路(MMIC)和本机振荡用FET的开发。
GaAs肖特基势垒二极管也因用于基站等而提高了用量。
图18表示现有的肖特基势垒二极管的工作区域部分的剖面图。
在n+型GaAs衬底21上层积6μm左右的n+型外延层22(5×1018cm-3)，再淀积例如3500
Figure C02152936D0005083155QIETU
左右的作为动作层的n型外延层23(1.3×1017cm-3)。
构成欧姆电极28的第1层的金属层是在n+型外延层22上欧姆接的AuGe/Ni/Au。第2层的金属层是Ti/Pt/Au，该第2层的金属层的图形有阳极侧和阴极侧两种。在阳极侧形成n型外延层23和肖特基结。以下将具有该肖特基结区域31a的阳极侧的第2层的金属层称为肖特基电极31。肖特基电极31也构成形成阳极键合接点的第3层的Au电镀层的衬底电极，使双方的图形完全重叠。阴极侧的第2层的金属层与欧姆电极连接，进而成为形成阴极键合接点的第3层的Au电镀层的衬底电极，阳极侧同样使双方的图形完全重叠。由于肖特基电极31需要将其图形的端部的位置配置在聚酰亚胺层的上面，所以在肖特基结区域31a周边中向阴极侧重叠16μm并进行图形制作。肖特基结部以外的衬底是阴极电位，在阳极电极34和形成阴极电位的GaAs交叉的部分，设置用于绝缘的聚酰亚胺层30。该交叉部分的面积为3900μm2左右，由于具有大的寄生电容，所以需要使其间隔距离为6～7μm左右的厚度，来缓和寄生电容。聚酰亚胺因其介电常数低和可以加厚地形成的性质而用作层间绝缘膜。
肖特基结区域31a被设置在1.3×1017cm-17左右的n型外延层23上，以便确保10V左右的耐压和良好的肖特基特性。另一方面，将欧姆电极28设置于通过台面型晶体管蚀刻露出的n+型外延层22的表面上，以便降低取出电阻。此外，n+型外延层22的下层为高浓度的GaAs衬底21，作为背面电极设置作为欧姆电极28的AuGe/Ni/Au，也可与从衬底背面的取出机种对应。
图19表示现有的化合物半导体的肖特基势垒二极管的平面图。
在芯片的大致中央的n型外延层23上形成肖特基结区域31a。该区域是直径约10μm的圆形，在露出n型外延层23的肖特基接触孔39上依次蒸镀形成作为第2层的金属层的Ti/Pt/Au。以包围圆形的肖特基结区域31a的外周来设置作为第1层金属层的欧姆电极28。欧姆电极28是依次蒸镀AuGe/Ni/Au而得到的，被设置在芯片接近一半的区域。此外，为了取出电极，使第2层的金属层与欧姆电极28接触，作为衬底电极。
阳极侧和阴极侧的衬底电极是用于作为第3层的Au电镀层而设置的。在阳极侧设置与肖特基结区域31a部分键合所需的最小限度的区域，而将阴极侧进行图形制作形成可包围圆形的肖特基结区域31a的外周的形状。此外，为了降低高频特性的因数即感应成分，需要固定安装多个结合线，因此将占有芯片的约一半部分的区域作为结合区域。
而且，设置Au电镀层，以便与衬底电极重叠。这里，通过跳焊(stitch bond)来固定键合线，使电极被取出。阳极键合接点部是40×60μm2，阴极键合接点部为40×70μm2。
阴极电极35不通过聚酰亚胺而直接接触n+型外延层上设置的欧姆电极28，将其延伸并设置阴极键合接点。这里，通过跳焊来固定键合线，并附加电极，所以衬底为阴极电位。
在跳焊产生的连接中，通过1次跳焊可以连接2条键合线，所以即使键合面积小，也可以减小作为高频特性参数的感应成分，有助于高频特性的提高。
图20至图24表示现有的肖特基势垒二极管的制造方法。
在图20中，通过台面型晶体管蚀刻来露出n+型外延层22，附着第1层的金属层而形成欧姆电极28。
即，在n+GaAs衬底21上淀积6μm左右的n+型外延层22(5×1018cm-3)，在其上淀积
Figure C02152936D00071
左右的n型外延层23(1.3×1017cm-3)。然后用氧化膜25覆盖整个表面，进行对预定的欧姆电极28上的抗蚀剂层有选择地开窗口的光刻处理。然后，以该抗蚀剂层作为掩模来蚀刻预定的欧姆电极28部分的氧化膜25，进行n型外延层23的台面型晶体管蚀刻，使得n+型外延层22进一步露出。
然后，依次真空蒸镀并层积作为第1层金属层的AuGe/Ni/Au这三层。接着，除去抗蚀剂层，在预定的欧姆电极28部分留下金属层。随后，通过合金热处理在n+型外延层22上形成欧姆电极28。
在图21中，形成肖特基接触孔29。在整个表面上形成新的抗蚀剂，进行将预定的肖特基结区域31a部分有选择地开窗的光刻处理。在蚀刻露出的氧化膜25后除去抗蚀剂，形成露出预定的肖特基结区域31a的n型外延层23的肖特基接触孔29。
在图22中，形成用于绝缘的聚酰亚胺层30。在整个表面上多次涂敷聚酰亚胺，设置厚的聚酰亚胺层30。在整个表面上形成新的抗蚀剂层，进行光刻工艺，选择性地开窗，从而留下预定的聚酰亚胺层30部分。然后，通过蚀刻来除去露出的聚酰亚胺。然后除去抗蚀剂层并对聚酰亚胺层30进行固化，形成6～7μm的厚度。
在图23中，对肖特基接触孔29内露出的n型外延层23进行蚀刻，形成具有肖特基结区域31a的肖特基电极31。
以肖特基接触孔29周围的氧化膜25作为掩模来蚀刻n型外延层23。如上所述，在接触孔29形成后，在n型外延层23表面露出的情况下形成聚酰亚胺层30。肖特基结必须形成在清洁的GaAs表面上，因此在肖特基电极形成前对n型外延层23表面进行蚀刻。而且，为了确保作为动作层的最合适的厚度
Figure C02152936D00072
精确地控制温度和时间，以便进行将厚度从
Figure C02152936D00073
左右变为
Figure C02152936D00074
的湿式蚀刻。
然后，依次真空蒸镀Ti/Pt/Au，形成与n+型外延层22具有肖特基结区域31a、并兼作阳极电极的衬底电极的肖特基电极31和阴极电极35使用的衬底电极。
在图24中，形成作为阳极电极34和阴极电极35的Au镀层。
在露出预定的阳极电极34和阴极电极35部分的衬底电极并用抗蚀剂层覆盖其他部分后，进行电解镀金。此时，抗蚀剂层成为掩模，仅在衬底露出电极的部分附着蒸镀Au，形成阳极电极34、阴极电极35。在将衬底电极设置在整个表面上，并除去抗蚀剂后，用Ar等离子体进行离子研磨，消除未实施Au蒸镀部分的衬底电极，进行图形制作形成阳极电极34和阴极电极35的形状。此时，Au蒸镀部分也多少被消除一些，但由于厚度为6μm左右，所以没有问题。
阴极电极35不通过聚酰亚胺而直接接触n+型外延层上设置的欧姆电极28，将其延伸并设置阴极键合接点。这里，通过跳焊来固定键合线，并附加电极，所以衬底为阴极电位。
再对背面进行搭接处理(バックラップ)，依次蒸镀AuGe/Ni/Au，实施合金化热处理，形成背面的欧姆电极28。
如果化合物半导体肖特基势垒二极管的前工序完成，则转移到进行组装的后工序。在将晶片状的半导体芯片进行切割，进行单个的半导体芯片分离，将该半导体芯片固定在框架(未图示)后，用键合线将半导体芯片的阳极和阴极键合接点与规定的引线(未图示)相连接。作为键合线40，使用细金线，以公知的跳焊进行连接。然后，形成传递模并实施树脂封装。
现有的肖特基势垒二极管的衬底构造形成可对应多种机种从背面取出阴极电极的构造，形成在n+型GaAs衬底上设置n+型外延层，并为确保规定的特性，在其上层设置1.3×1017cm-3左右的n型外延层的构造。
阴极电极35不通过聚酰亚胺而直接接触n+型外延层上设置的欧姆电极28，将其延伸并设置阴极键合接点。这里，通过跳焊来固定键合线，并附加电极，所以衬底为阴极电位。
即，将阳极电极34设置在大致为阴极电位的GaAs上，因而有此处的寄生电容增大的问题。阳极电极和阴极电位的GaAs的交叉部分的面积为3900μm2，所以需要用厚的层间绝缘膜来降低寄生电容。而且，由于在阳极键合接点34a上施加高频的信号，所以还需要防止该信号的漏泄，在阳极键合接点34a的下面需要绝缘膜。因此，将阳极电极和阴极电位的层间绝缘膜与防止阳极键合接点下面的高频信号漏泄的绝缘膜共用而设置聚酰亚胺层。这里，采用聚酰亚胺层的理由在于，由于需要6～7μm的厚度而介电常数低，而且为缓和键合时压接的应力，适合采用比较柔软的树脂。
这里，在现有构造中有以下所示的问题。
第1，阳极键合接点部的其面积是2400μm2，即使采用介电常数低的聚酰亚胺层，该部分的寄生电容使作为阳极键合接点的寄生电容增加，阻碍提高特性。
第2，因设置厚的聚酰亚胺层而存在成本增加的问题。聚酰亚胺是昂贵的，而且需要将在其上设置的阳极电极和阳极键合接点34、34a构成用Au(5页开始)电镀层形成的6μm左右的厚电极层，所以成本增加。由于聚酰亚胺层30厚并且比较柔软，所以如果在其上设置的电极层薄，则由键合时的应力和焊接封装时的加热使树脂和GaAs的热膨胀系数不同而产生电极断裂的故障。为了避免此故障，需要比Au电镀层更厚的电极层，为了设置Au电镀层，作为其衬底电极，还必须设置蒸镀金属层。由于该电极的面积大，所以它们成为不能削减成本的主要原因。
第3，由于聚酰亚胺层厚，所以在成为其开口部的肖特基结和欧姆结的附近带有锥体。因此，在肖特基势垒二极管的工作区域附近不具有6μm厚度的层间绝缘膜，使寄生电容增加，存在使特性恶化的原因的问题。
第4，由于存在聚酰亚胺层30的膜质量的偏差和聚酰亚胺层30和抗蚀剂的粘结性的偏差，该锥体的角度有30～45度这样大的偏差。因此，考虑到锥体，作为工作区域的肖特基结区域31a和欧姆电极28的间隔距离需要确保在7μm左右。但是，由于该各结的间隔距离有助于串联电阻，所以如果间隔距离大，则阻碍高频特性的提高，而且还成为不能推进芯片的小型化的原因。
此外，现有的制造方法存在以下问题。
第1，因为键合接点进行引线键合时面积小，所以通过跳焊来固定。因此，在1次键合中可以连接2条引线，所以即使键合面积小，也可以减小作为高频特性参数的感应成分。但是，该跳焊对键合接点的应力增大，在现有构造中，由于键合接点下面的聚酰亚胺层又厚又软，所以存在键合时剥落，大量发生故障的大问题。
第2，作为层间绝缘膜的聚酰亚胺层形成工序和在聚酰亚胺层上设置取出电极的Au电镀形成工序使制造流程复杂化，在时间上还存在效率低的问题。
由于化合物半导体其衬底的自身价格高，故为了合理化，需要抑制成本。也就是说，降低芯片尺寸是不可避免的，还期望削减材料自身的成本。同时，还要求进一步改善高频特性。而且，简化制造工序和提高效率也成为重要的课题。
发明内容
鉴于这样的问题，本发明提供一种肖特基势垒二极管，其特征在于，它包括：不掺杂化合物半导体衬底；在衬底上设置的平坦的一导电型的外延层；从设置在阳极键合接点固定区域的外延层表面至所述不掺杂化合物半导体衬底的绝缘区域；通过形成于外延层表面的肖特基结延伸的阳极电极；成为层间绝缘膜的氮化膜；将阳极电极延伸并直接固定在阳极键合接点固定区域的外延层表面上的阳极键合接点；以及固定在阳极键合接点上的键合线。从而可以不使用绝缘膜而将阳极键合接点直接固定在GaAs外层表面上。由此，在键合接点的下面不产生寄生电容，可仅由蒸镀金属层来实现阳极电极和键合接点。而且，由于可以减小工作部分的面积，所以可以通过芯片尺寸的小型化和削减成本，及降低寄生电容和电阻，能够有助于提高高频特性。
此外，本发明还提供一种肖特基势垒二极管的制造方法，其特征在于，该方法包括以下工序：层积在不掺杂化合物半导体衬底上的一导电型的外延层的准备工序；形成从预定的阳极键合接点固定区域的一导电型的外延层表面至不掺杂化合物半导体衬底的绝缘区域的工序；在整个表面上设置氮化膜，在外延层表面上形成肖特基结，形成通过该肖特基结延伸的阳极电极，将该阳极电极进一步延伸来形成直接固定在阳极键合接点固定区域的外延层表面上的阳极键合接点的工序；以及将键合线固定在阳极键合接点上的工序，该方法可以大幅度地降低键合时的键合接点的剥落和破裂，并且可以实现制造工序的简化和高效率。
附图说明
图1是说明本发明的半导体器件的剖面图；
图2是说明本发明的半导体器件的平面图；
图3是说明本发明的半导体器件的剖面图；
图4是说明本发明的半导体器件的剖面图；
图5是说明本发明的半导体器件的制造方法的剖面图；
图6是说明本发明的半导体器件的制造方法的剖面图；
图7是说明本发明的半导体器件的制造方法的剖面图；
图8是说明本发明的半导体器件的制造方法的剖面图；
图9是说明本发明的半导体器件的制造方法的剖面图；
图10是说明本发明的半导体器件的剖面图；
图11是说明本发明的半导体器件的平面图；
图12是说明本发明的半导体器件的剖面图；
图13是说明本发明的半导体器件的制造方法的剖面图；
图14是说明本发明的半导体器件的制造方法的剖面图；
图15是说明本发明的半导体器件的制造方法的剖面图；
图16是说明本发明的半导体器件的制造方法的剖面图；
图17是说明本发明的半导体器件的制造方法的剖面图；
图18是说明现有的半导体器件的剖面图；
图19是说明现有的半导体器件的平面图；
图20是说明现有的半导体器件的制造方法的剖面图；
图21是说明现有的半导体器件的制造方法的剖面图；
图22是说明现有的半导体器件的制造方法的剖面图；
图23是说明现有的半导体器件的制造方法的剖面图；
图24是说明现有的半导体器件的制造方法的剖面图。
具体实施方式
下面参照图1至图9来详细说明本发明的第1实施例。
本发明第1实施例的肖特基势垒二极管由不掺杂化合物半导体衬底1、n型外延层3、氮化膜5、绝缘区域6、阳极电极11、阳极键合接点11b、以及键合线40构成。
图1表示工作区域部分的剖面图。
化合物半导体衬底1是不掺杂的GaAs衬底，在其上层积
Figure C02152936D00111
的高浓度外延层2(5×1018cm-3)和
Figure C02152936D00112
的n型外延层3(1.3×1017cm-3)。在任何一层上都不形成台面，具有平坦的平面构造，在表面上设置高浓度离子注入区域7。此时，因为需要使在后面的工序中形成的绝缘区域6到达不掺杂化合物半导体衬底1，所以将n+型外延层2比以往设置得薄，而欧姆电极8下面设置的高浓度离子注入区域7和肖特基结的距离为1μm，以及将载流子的横方向移动路径大幅度地压缩至现有的欧姆电极和肖特基电极的7μm距离的1/7，所以可以抑制成为恶化高频特性主要原因的串联电阻的增加。
高浓度离子注入区域7设置成从欧姆电极8下面的n型外延层3表面到达n+型外延层2。沿圆形的肖特基结11a外周来设置，大致与欧姆电极8重叠，至少在包围在n型外延层3表面上设置的肖特基结11a的部分比欧姆电极8突出设置。肖特基结11a和高浓度离子注入区域7的间隔距离是1μm。即，形成保持平面构造原样在表面上设置高浓度离子注入区域7的构造来取代以往采用的台面构造，可以不设置台构造而实现欧姆接合。
氮化膜5是阴极电位的欧姆电极8、GaAs外层2、3及阴极电极15和阳极电极11的层间绝缘膜，设置为
Figure C02152936D00121
左右的厚度。
绝缘区域6是从阳极键合接点11b下面的外延层3表面注入硼等的绝缘区域(以下将该区域称为绝缘区域6)，该区域直至到达不掺杂化合物半导体衬底1。通过直至到达具有半绝缘性的不掺杂GaAs衬底1，可以对作为阴极电位的阳极键合接点11b下面的GaAs外层2、3部分进行绝缘。即，由于可以充分抑制高频信号的漏泄，所以可以不设置聚酰亚胺而将阳极键合接点11b直接固定在衬底上。该深度必须达到不掺杂化合物半导体衬底1，以便进行绝缘。
欧姆电极8是在氮化膜5中设置接触孔并在露出高浓度离子注入区域7的区域中设置的第1层金属层。依次蒸镀AuGe/Ni/Au，将n型外延层3表面上设置的肖特基结附近构图为刻纹成圆形的形状。与相邻的肖特基结11a的间隔距离是2μm。
阴极电极15是第2层的Ti/Pt/Au，与欧姆电极8接触，与阳极电极11相对设置。第2层金属层延伸至阴极键合区域，成为阴极键合接点15b。欧姆电极8接触的高浓度离子注入区域7和n+型外延层2为阴极电位(电极)。阴极键合接点15b直接固定在n型外延层3表面上。
阳极电极11是从肖特基结延长的金属层，将其进一步延长来设置阳极键合接点11b。作为依次蒸镀Ti/Pt/Au后的第2层金属层，这里，在覆盖GaAs表面的氮化膜5上设置直径10μm的圆形的肖特基结的连接部，用形成阳极电极11的金属层来形成n型外延层3和肖特基结。而且，通过氮化膜5将欧姆电极8或阴极电位的GaAs外层2、3进行绝缘。
阳极键合接点11b将阳极电极11进一步延伸至键合线固定区域，直接固定在绝缘区域6上。由于阳极键合接点11b通过阴极电位的GaAs外层2、3和绝缘区域6进行绝缘，防止高频信号的漏泄，所以不需要以往必需的厚聚酰亚胺层。由此，几乎没有阳极键合接点11b的寄生电容，所以可以极大地降低肖特基势垒二极管的寄生电容。
键合线40通过跳焊而固定在阳极键合接点11b和阴极键合接点15b上。在用于键合的面积小的情况下，通过采用在1次引线键合中可以固定2条键合线的跳焊，可以减小作为高频特性参数的感应成分，有助于提高高频特性。
图2表示本发明的化合物半导体的肖特基势垒二极管的平面图。
依次蒸镀成为第2层金属层的Ti/Pt/Au来设置阳极电极11。在本发明的实施例中，阳极电极11大致在芯片的中央，与n型外延层3表面形成肖特基结。该区域是直径约10μm的圆形，仅该圆形部分直接接触GaAs表面。而且，将该金属层延长来设置阳极键合接点11b，取出电极。
在阳极键合接点11b的下面设置注入了B+离子的绝缘区域6。由此，可将阳极键合接点11b不通过绝缘膜而直接固定在衬底上，可以降低键合时的故障，在键合接点几乎没有寄生电容。而且，由于阳极键合接点11b的下面没有阴极电位，所以成为阳极电极和阴极电位的GaAs外层2、3的交叉部分在肖特基结11a附近仅约为100μm2。这样与以往的3900μm相比，可以缩短至1/39左右后，由于键合接点可以直接固定在衬底上，所以可以用薄的氮化膜5来代替层间绝缘膜上采用的聚酰亚胺。
虚线所示的部分为欧姆电极8。它包围圆形的肖特基结的外周并与高浓度离子注入区域(未图示)连接。欧姆电极8是依次蒸镀AuGe/Ni/Au的第1层金属层。与高浓度离子注入区域大致重叠设置，而且为了取出电极，设置通过第2层的蒸镀金属层产生的阴极电极15延伸，并设置阴极键合接点15b。阴极电极的取出使作为高频特性因素的感应成分降低，所以需要多固定键合线，因此将占有芯片一半的区域作为键合区域。
在阳极键合接点11b和阴极键合接点15b中通过跳焊来固定键合线40，并取出电极。阳极键合接点11b部分的面积为60×70μm2，阴极键合接点15b部分的面积为180×70μm2。在跳焊的连接中，可以通过1次键合连接2条键合线，所以即使键合面积小，也可以减小作为高频特性参数的感应成分，有助于高频特性的提高。
阴极电极15与高浓度离子注入区域7中设置的欧姆电极8直接连接，将其延长来设置阴极键合接点。这里，通过跳焊来固定键合线，并附加电极，所以衬底为阴极电位。
本发明的特征在于，设置从n型外延层表面直至到达不掺杂GaAs衬底的绝缘区域6，将阳极键合接点11b直接固定在衬底上。通过到达具有半绝缘性的不掺杂GaAs衬底1的绝缘区域6，使阴极电位的GaAs外层2、3和阳极键合接点11b下面的GaAs外层2、3的电路切断，防止阳极键合接点11b下面的高频信号的漏泄，所以不需要厚的聚酰亚胺层，几乎不产生阳极键合接点11b中的寄生电容。
这里，由于绝缘区域6不是完全电绝缘的，所以如果在其上直接设置作为键合接点的金属层，根据与高频信号对应的耗尽层距离的变化，在达到耗尽层相邻的电极时，则在那里产生高频信号的漏泄。但是，根据本发明，通过高浓度离子注入区域7和n+外延层2，在那里吸收耗尽层的延伸，所以成为阳极、阴极间的高频信号的干扰不存在，且阳极和阴极在高频上完全断路的构造。就是说，即使将阳极键合接点11b直接固定在绝缘区域6上也完全没有问题。
本发明的阳极电极还具有仅是蒸镀金属层的电极构造的特征。聚酰亚胺可以用薄的氮化膜来代用，所以电极及布线仅用蒸镀金属层就可以实现，不需要以往必需的镀金层，所以能够极大地有助于降低成本。
而且，通过绝缘区域6，阴极电位的GaAs外层2、3和阳极电极11交叉的部分的面积是100μm2，与以往相比，为1/39的面积。由于不需要通过增大聚酰亚胺厚度(间隔距离)来抑制寄生电容，所以可以用薄的氮化膜来代替聚酰亚胺层，也不必考虑聚酰亚胺的锥体部分。
因此，具体地说，可以将肖特基结和欧姆电极的间隔距离从7μm降低至2μm。而且，与高浓度离子注入区域7的间隔距离是1μm，这种情况下高浓度离子注入区域7是载流子的移动路径，具有与欧姆电极8大致相同的效果，所以与以往相比，可以将间隔距离降低至1/7。肖特基结和欧姆电极8的间隔距离有助于串联电阻，所以如果可以缩小间隔距离，则可以进一步降低电阻，可以极大地有助于高频特性的提高。
即，有助于芯片的小型化，在芯片尺寸上，现有的芯片尺寸为0.27×0.31mm2，而可以缩小到0.25×0.25mm2。作为尺寸来说，有配置键合接点的必要性、以及组装时可操作的芯片尺寸的限制，所以0.25mm见方是目前的界限，但作为工作区域，可以大幅度收缩至1/10左右。
如图3所示，也可以在外延层3表面上设置作为保护膜的不掺杂的InGaP层4。即使这种情况下，如果设置从阳极键合接点11b下面的InGaP层4表面达到不掺杂化合物半导体衬底1的绝缘区域6，则可以将阳极键合接点11b直接固定在衬底上，可获得与上述实施例同等的效果。而且，在上述实施例中，通过阳极电极11来形成肖特基结，但如图3所示，例如也可以是设置形成其他形式的肖特基结的金属层10来延长阳极电极11的构造。
而且，如图4所示，也可以将绝缘区域6以包围阳极键合接点11b固定的部分的外周来设置。即，即使将阳极键合接点11b直接固定在衬底上，也可以通过绝缘区域6将高频信号断路，不向键合接点以外的区域漏泄。
图5至图9详细地示出本发明的肖特基势垒二极管的制造方法。
肖特基势垒二极管的制造方法包括：层积在不掺杂化合物半导体衬底上层积的一导电型外延层的准备工序；形成从预定的阳极键合接点固定区域的一导电型的外延层表面达到不掺杂化合物半导体衬底的绝缘区域的工序；在整个表面上设置氮化膜，在外延层表面上形成肖特基结，形成通过肖特基结延伸的阳极电极，将阳极电极进一步延长来形成直接固定在阳极键合接点固定区域的外延层表面上的阳极键合接点的工序；以及将键合接点固定在阳极键合接点上的工序。
本发明的第1工序如图5所示，准备层积在不掺杂化合物半导体衬底1上的一导电型外延层3。
即，在不掺杂GaAs衬底1上淀积
Figure C02152936D00151
左右的n+型外延层2(5×1018cm-3)，在其上淀积的n型外延层3(1.3×1017cm-3)。
本发明的第2工序如图6所示，形成从预定的阳极键合接点固定区域的一导电型的外延层表面直至达到不掺杂化合物半导体衬底的绝缘区域6。
本工序是成为本发明的特征的工序，是在阳极键合接点11b下面设置绝缘区域6的工序。
用氮化膜5来覆盖整个表面，设置抗蚀剂层并进行对预定的绝缘区域6上的抗蚀剂层有选择地开窗的光刻处理。然后，以该抗蚀剂层作为掩模来进行B+杂质的离子注入，形成直至不掺杂GaAs衬底1的绝缘区域6，实现阴极电位GaAs外层2、3和阳极键合接点部11a的绝缘。对该绝缘区域6以规定的条件进行离子注入，以便形成直至具有半绝缘性的不掺杂GaAs衬底1的深度。再有，如果改变绝缘区域6的开窗口的图形，则可在如图4所示的阳极键合接点11b的周围形成绝缘区域6。
通过该工序，使后工序中形成欧姆电极并成为阴极电位的GaAs外层2、3和阳极键合接点11b下面的GaAs外层2、3绝缘，所以可以将阳极键合接点11b直接固定在衬底上，不需要厚的聚酰亚胺层。
接着，进行将预定的高浓度离子注入区域7形成的区域上的抗蚀剂层有选择地开窗的光刻处理。然后，将该抗蚀剂层作为掩模来进行高浓度的n型杂质(Si+、1×1018cm-3左右)的离子注入，并贯通预定的欧姆电极8下面的n型外延层3，形成达到n+外延层2的高浓度离子注入区域7。此时，离子注入以不同的条件分多次进行注入，以在深度方向尽可能均匀来形成高浓度离子注入区域7的杂质浓度。然后，除去抗蚀剂层，对用于退火的氮化膜5再次进行淀积来实施高浓度离子注入区域7和绝缘区域6的激活退火。
本发明的第3工序如图7和图8所示，在整个表面上设置氮化膜，在外延层表面上形成肖特基结，形成通过肖特基结延长的阳极电极，将阳极电极进一步延长来形成直接固定在阳极键合接点固定区域的外延层表面上的阳极键合接点。
本工序也是成为本发明特征的工序，是形成作为层间绝缘膜的氮化膜，而且将阳极键合接点直接固定在绝缘区域上的工序。
首先，在图7中，形成欧姆电极8，设置氮化膜。在整个表面上形成抗蚀剂层，对形成预定的欧姆电极8的部分进行有选择地开窗的光刻处理。除去从抗蚀剂层露出的氮化膜5，依次真空蒸镀层积作为第1层的金属层的AuGe/Ni/Au的三层。然后，通过剥离来除去抗蚀剂层，在预定的欧姆电极8部分残留第1层的金属层。接着，通过合金化热处理，在高浓度离子注入区域7表面上形成欧姆电极8。
再次在整个表面上淀积
Figure C02152936D00161
左右的作为层间绝缘膜的氮化膜5。这里，现有作为层间绝缘膜采用聚酰亚胺层，但通过设置绝缘区域6，可以将阳极电极和阴极电位的GaAs外层2、3的交叉部降低至以往的1/39，可以用薄的氮化膜来代替层间绝缘膜。
然后，在整个表面上形成抗蚀剂层，并进行对肖特基结11a和阳极键合接点11b、阴极电极15部分有选择地开窗的光刻处理。对露出的氮化膜5进行干式蚀刻，除去抗蚀剂层，使n型外延层3露出的肖特基结11a、阳极键合接点11b、以及阴极电极15露出。这里，虽然未图示，但也可以在肖特基结11a部分前的工序中设置形成肖特基结的金属层。
而且，如图8所示，在外延层3表面上形成肖特基结11a，通过肖特基结11a来延长阳极电极11，形成直接固定在外延层3表面上的阳极键合接点11b。
再次将抗蚀剂设置在整个表面上，并对阳极电极11和阴极电极15的图形进行有选择地开窗的光刻处理。在整个表面上依次层积真空蒸镀作为第2层的金属层的Ti/Pt/Au的三层，通过剥离来除去抗蚀剂层。由此，通过第2层的金属层在n型外延层3表面上形成肖特基结11a。将该第2层的金属层延长来形成阳极电极11，并且形成延长到露出的绝缘区域6上直接固定在外延层3的表面上的阳极键合接点11b。同时，形成与欧姆电极8接触、延伸至阴极键合接点15b的阴极电极15。然后对其背面进行搭接处理。
阴极电极15与设置在高浓度离子注入区域7中的欧姆电极8直接连接，将其延长来设置阴极键合接点。这里，通过跳焊来固定键合线，并附加电极，所以GaAs外层2、3为阴极电位。
阳极键合接点11b被设置在绝缘区域6或由绝缘区域6包围的区域上，与阴极电位的GaAs外层2、3断电。即，由于可防止高频信号的漏泄，所以不需要设置聚酰亚胺层等的绝缘膜。因此，以往作为在又厚又软的聚酰亚胺层上设置的电极层需要Au电镀层，现在可不需要它，将阳极电极11和阴极电极15仅用以普通的剥离(1ift off)方法形成的蒸镀金属层来形成。即，可以省略以往为了吸收在聚酰亚胺层上的不合适的聚酰亚胺而加厚设置的布线和形成键合接点的Au电镀工序。如果可以省略进行几次涂敷的聚酰亚胺层形成工序和Au电镀工序，则可以简化制造流程，高效率地制造肖特基势垒二极管。
本发明的第4工序如图9所示，将键合线固定在阳极键合接点上。
如果化合物半导体肖特基势垒二极管的前工序完成后，则转移到进行组装的后工序。将晶片状的半导体芯片进行切割，进行单个的半导体芯片分离，将该半导体芯片固定在框架(未图示)后，用键合线将半导体芯片的键合接点11b、15b与规定的引线(未图示)相连接。作为键合线，使用细金线，以公知的跳焊进行连接。然后，形成传递模并实施树脂封装。
跳焊在1次键合中可以固定2条键合线，不需要球形键合那样大的面积，但以往需要厚的聚酰亚胺层，所以因跳焊的应力使阳极电极的剥落和破裂大量发生。但是，根据本发明，在阳极键合接点11b的下面不设置绝缘膜，直接固定在衬底上，所以可以大幅度地降低这些故障。
在图10至图17中，表示本发明的第2实施例。该实施例为了进一步抑制高频信号的漏泄，在阳极键合接点11b的固定部分设置n+型高浓度区域16，并设置包围其周围的绝缘区域6。
图10表示工作区域部分的剖面图，图11表示平面图。本发明第2实施例的肖特基势垒二极管由不掺杂化合物半导体衬底1、一导电型的外延层3、高浓度区域16、绝缘区域6、阳极电极11、氮化膜5、阳极键合接点11b、以及键合线40构成。
在不掺杂的GaAs衬底1上层积
Figure C02152936D00181
的高浓度外延层2(5×1018cm-3)和
Figure C02152936D00182
的n型外延层3(1.3×1017cm-3)。将欧姆电极8设置在另一高浓度区域的高浓度离子注入区域7上，通过氮化膜5与阳极电极11绝缘。阳极电极11与n型外延层3形成肖特基结。另外，在欧姆电极8中，接触阴极电极15。再有，该工作区域部分与第1实施例的构成要素相同，所以省略详细的说明。
绝缘区域6是从外延层3表面注入硼等来进行绝缘的区域，直至不掺杂化合物半导体衬底1。而且，以包围阳极键合接点11b的下面设置的高浓度区域16的外周来设置。而且，通过直至达到具有半绝缘性的不掺杂GaAs衬底1，可以使成为阴极电位的阳极键合接点11b下面的GaAs外层2、3部分绝缘，可以断电。即，由于可以充分抑制高频信号的漏泄，所以可以不设置聚酰亚胺而将阳极键合接点11b直接固定在衬底上。该深度必须达到不掺杂化合物半导体衬底1，以便进行绝缘。
高浓度区域16与欧姆电极8下面的高浓度离子注入区域7同时在阳极键合接点11b下面的外延层3表面上，是比阳极键合接点11b的固定区域突出设置的n+型杂质的扩散区域。该高浓度区域16与不掺杂质的衬底1(具有半绝缘性，但衬底电阻值在1×107Ω·cm以上)表面有所不同，杂质浓度高(离子种类29Si+时浓度为1×1018cm-3)，所以可抑制耗尽层的扩大。如果耗尽层在半绝缘性GaAs衬底中延伸，则因与高频信号对应的耗尽层距离的变化，有耗尽层达到相邻的电极的情况，认为在那里会产生高频信号的漏泄。但是，通过从阳极键合接点11b的下面突出来设置高浓度区域16可以抑制耗尽层的扩大。在与欧姆电极8之间有绝缘区域6并断电，所以在阳极和阴极之间没有寄生电流流动，而通过高浓度区域16来抑制耗尽层的扩大，可以进一步防止高频信号的漏泄。
阳极键合接点11b将阳极电极11进一步延伸至键合线固定区域，直接固定在高浓度区域16上。在阳极键合接点11b上施加的高频信号通过绝缘区域6断电，而且可以通过高浓度区域16来抑制耗尽层的扩大，所以进一步提高防止高频信号漏泄的效果。即，不需要以往必需的厚聚酰亚胺层。由此，几乎没有阳极键合接点11b部的寄生电容，所以可以极大地降低肖特基势垒二极管的寄生电容。
键合线40通过跳焊被固定在阳极键合接点11b和阴极键合接点15b上。在用于键合的面积小的情况下，采用在1次键合中可以固定2条键合线的跳焊，从而可以减小作为高频特性参数的感应成分，极大地有助于高频特性的提高。
这里，如果高浓度区域16可以抑制阳极键合接点11b的耗尽层向相邻的电极(这里为欧姆电极8)扩大，则如图12所示，也可以设置在阳极键合接点11b周端部的下面，但为了抑制耗尽层的扩大，需要比n型外延层对接部分突出来设置。
在图13至图17中，说明第2实施例的制造方法。第2实施例的制造方法包括：层积在不掺杂化合物半导体衬底上的一导电型外延层的准备工序；在预定的阳极键合接点固定区域中形成一导电型高浓度区域，包围高浓度区域，形成从外延层表面直至达到不掺杂化合物半导体衬底的绝缘区域的工序；在整个表面上设置氮化膜，在外延层表面上形成肖特基结，形成通过肖特基结延长的阳极电极，将阳极电极进一步延长来形成直接固定在阳极键合接点固定区域的外延层表面上的阳极键合接点的工序；以及将键合接点固定在阳极键合接点上的工序。
第2实施例的第1工序如图13所示，准备层积在不掺杂化合物半导体衬底1上的一导电型的外延层3。
即，在不掺杂GaAs衬底1上淀积
Figure C02152936D00191
左右的n+型外延层2(5×1018cm-3)，在其上淀积的n型外延层3(1.3×1017cm-3)。
第2实施例的第2工序如图14所示，在预定的阳极键合接点11b固定区域中形成一导电型高浓度区域16，包围高浓度区域16，形成从外延层3表面直至不掺杂化合物半导体衬底1的绝缘区域6。
本工序是成为本发明的特征的工序，在阳极键合接点11b下面设置高浓度区域16，在包围高浓度区域16下设置绝缘区域6。
用氮化膜5来覆盖整个表面，设置抗蚀剂层并进行对预定的绝缘区域6上的抗蚀剂层有选择地开窗的光刻处理。然后，以该抗蚀剂层作为掩模来进行B+杂质的离子注入，形成直至不掺杂GaAs衬底1的绝缘区域6，实现成为阴极电位GaAs外层2、3和阳极键合接点部11a的绝缘。对该绝缘区域6以规定的条件进行离子注入，以便包围后面形成的高浓度区域16，形成直至具有半绝缘性的不掺杂GaAs衬底1的深度。
通过该工序，在后工序中形成欧姆电极的情况下，由于将阴极电位的GaAs外层2、3和阳极键合接点11b下面的GaAs外层2、3断电，使寄生电流不流动，所以可以将阳极键合接点11b直接固定在衬底上，不需要厚的聚酰亚胺层。
接着，进行对形成预定的阳极键合接点11b下面的高浓度离子区16和形成预定的欧姆电极8下面的高浓度离子注入区域7的区域上的抗蚀剂层有选择地开窗的光刻处理。然后，将该抗蚀剂层作为掩模来进行高浓度的n型杂质(Si+、1×1018cm-3左右)的离子注入，并贯通预定的阳极键合接点11b下面的n型外延层3，形成到达n+外延层2的高浓度区域16，同时在预定的欧姆电极8下面形成高浓度离子注入区域7。此时，离子注入以不同的条件分多次进行注入，形成高浓度区域16和高浓度离子注入区域7的杂质浓度在深度方向尽可能均匀。然后，除去抗蚀剂层，对用于退火的氮化膜5再次进行淀积来实施高浓度离子注入区域7和绝缘区域6的激活退火。通过该工序，在阳极键合接点11b下面设置n+型高浓度区域16。在此，由于杂质浓度高，所以即使在键合接点11b上施加高频信号，也可以抑制耗尽层的扩大。再有，如果改变高浓度区域16的开窗的图形，则如图12所示，可在阳极键合接点11b的周端部形成高浓度区域16。
在阴极电极(欧姆电极8)之间，由于作为绝缘区域6断电，所以在阳极和阴极之间寄生电流不流动，而通过高浓度区域16来抑制耗尽层的扩大，可以进一步防止高频信号的漏泄。
而且，用与欧姆电极8下面的高浓度离子注入区域7相同的工序来设置高浓度区域16，所以不增加特别的工序，可以提高抑制高频信号漏泄的效果。
本发明的第3工序如图15和图16所示，在整个表面上设置氮化膜，在外延层表面上形成肖特基结，形成通过肖特基结延长的阳极电极，进一步延长阳极电极来形成直接固定在阳极键合接点固定区域的外延层表面上的阳极键合接点。
本工序也是本发明的特征工序，形成作为层间绝缘膜的氮化膜，而且将阳极键合接点直接固定在外延层表面上。
首先，在图15中，形成欧姆电极8，设置氮化膜。在整个表面上形成抗蚀剂层，进行将形成欧姆电极8的预定的部分有选择地开窗的光刻处理。除去从抗蚀剂层露出的氮化膜5，依次真空蒸镀并层积作为第1层的金属层的AuGe/Ni/Au的三层。然后，通过剥离来除去抗蚀剂层，在预定的欧姆电极8部分残留第1层的金属层。接着，通过合金化热处理，在高浓度离子注入区域7表面上形成欧姆电极8。
再次在整个表面上淀积
Figure C02152936D00211
左右的作为层间绝缘膜的氮化膜5。在此，现有技术中作为层间绝缘膜采用聚酰亚胺层，但通过设置绝缘区域6，可以将阳极电极和阴极电位的GaAs外层2、3的交叉部降低至以往的1/39，可以用薄的氮化膜来代替层间绝缘膜。
然后，在整个表面上形成抗蚀剂层，并进行对肖特基结11a和阳极键合接点11b、阴极电极15部分有选择地开窗的光刻处理。对露出的氮化膜5进行干式蚀刻，除去抗蚀剂层，使露出n型外延层3的肖特基结11a、阳极键合接点11b、以及阴极电极15露出。在此，虽然未图示，但也可以在肖特基结11a部分，在前面工序中设置形成肖特基结的金属层。
而且，如图16所示，在外延层3表面上形成肖特基结11a，通过肖特基结11a来延长阳极电极11，形成直接固定在阳极键合接点固定区域的外延层表面上的阳极键合接点。
再次将抗蚀剂设置在整个表面上，并进行阳极电极11和阴极电极15的图形有选择地开窗的光刻处理。在整个表面上依次真空蒸镀并层积作为第2层的金属层的Ti/Pt/Au的三层，通过剥离来除去抗蚀剂层。由此，通过第2层的金属层在n型外延层3表面上形成肖特基结11a。将该第2层的金属层延长来形成阳极电极11，并且形成直接固定在延长露出的高浓度区域16上的阳极键合接点11b。同时，与欧姆电极8接触、形成延伸至阴极键合接点15b的阴极电极15。然后对其背面进行搭接处理。
阴极电极15与设置在高浓度离子注入区域7中的欧姆电极8直接接触，将其延长来设置阴极键合接点。在此，通过跳焊来固定键合线，并附加电极，所以GaAs外层2、3为阴极电位。
由于阳极键合接点11b设置在高浓度区域16的内侧，可以抑制耗尽层的扩大。由于在与阴极电极15(欧姆电极8)之间是绝缘区域6断电，所以在阳极和阴极之间不流动寄生电流，而通过高浓度区域16来抑制耗尽层的扩大，可以进一步防止高频信号的漏泄。即，不需要设置聚酰亚胺层等的绝缘膜，以往作为在又厚又软的聚酰亚胺层上设置的电极层并需要Au电镀层，现在也可不需要它。将阳极电极11和阴极电极15仅用以普通的剥离方法形成的蒸镀金属层来形成。即，可以省略以往为吸收在聚酰亚胺层上的聚酰亚胺的故障情况而加厚设置的布线和形成键合接点的电镀Au工序。如果可以省略进行几次涂敷的聚酰亚胺层形成工序和电镀Au工序，则可以简化制造流程，高效率地制造肖特基势垒二极管。
本发明的第4工序如图17所示，将键合线固定在阳极键合接点上。
如果化合物半导体肖特基势垒二极管的前工序完成，则转移到进行组装以后工序。将晶片状的半导体芯片进行切割，进行单个的半导体芯片分离，将该半导体芯片固定在框架(未图示)后，用键合线将半导体芯片的键合接点11b、15b与规定的引线(未图示)相连接。作为键合线，使用细金线，以公知的跳焊进行连接。然后，形成传递模并实施树脂封装。
跳焊在1次键合中可以固定2条键合线，不需要球形键合那样大的面积，但以往需要厚的聚酰亚胺层，所以因跳焊的应力使阳极电极的剥落和破裂大量发生。但是，根据本发明，在阳极键合接点11b的下面不设置绝缘膜，直接固定在衬底上，所以可以大幅度地降低这些故障。
根据本发明的构造，可获得以下所示的各个效果。
第1，由于阳极键合接点11b下面通过绝缘区域6与阴极电位的GaAs外层绝缘，所以即使在阳极键合接点的下面不设置绝缘膜，也可以防止高频信号的漏泄。通过将绝缘区6设置在阳极电位和阴极电位之间来将它们断电，具有使寄生电流不流动的效果。但是，该绝缘区域6自身不是完全电绝缘，所以如果在其上直接设置作为键合接点的金属层，根据与高频信号对应的耗尽层距离的变化，达到耗尽层相邻的电极，则在那里产生高频信号的漏泄。但是，在本发明中，通过相邻的欧姆电极8下面的高浓度离子注入区域7来吸收耗尽层的延伸，所以没有阳极、阴极间的高频信号的漏泄。即，可以将阳极键合接点11b直接固定在绝缘区域6中，不需要以往所需要的厚的聚酰亚胺层，在阳极键合接点11b部中几乎不产生寄生电容。
第2，由于可以将聚酰亚胺用薄的氮化膜来代替，所以电极和布线可以仅用蒸镀金属层来实现。现有技术为抑制由又厚又软的聚酰亚胺层因键合时的应力及焊接封装时的热膨胀系数的不同造成的电极的不良而设置厚的镀金层的电极，现在由于不需要这样的电极，所以可以极大地有助于降低成本。
第3，阴极电位的GaAs外层和阳极电极14交叉部分的面积为100μm2左右，寄生电容大幅度降低。这是因为在阳极电极14下面的几乎整个区域上设置绝缘区域6，由此可将产生寄生电容的交叉部的面积与以往相比在肖特基结部分降低至1/39。此外，由于阳极键合接点14a也直接固定在GaAs上，所以在该部分不产生寄生电容，可以大幅度地降低总的寄生电容。以往，为了抑制寄生电容，采用介电常数低的聚酰亚胺并设置厚的层间绝缘膜，现在可以用薄的氮化膜来代替。氮化膜与聚酰亚胺相比，其介电常数大。根据本发明的构造，即使使用
Figure C02152936D00231
左右的氮化膜，与现有技术相比可以降低寄生电容。
第4，由于不使用厚的聚酰亚胺，所以不需要考虑工作区域的聚酰亚胺开口部的锥体部分的距离和锥体角度的偏差。因此，可以缩小作为工作区域的肖特基结和欧姆电极的间隔距离。由于该各结的间隔距离有助于串联电阻，所以还具有提高高频特性，并有助于芯片的小型化的优点。
在此，根据本发明的第2实施例，在阳极键合接点11b的下面设置高浓度区域16，由此可以抑制耗尽层的扩大。阳极电极和阴极电极之间有绝缘区域6，可断电，所以在阳极和阴极之间无电流流动。通过高浓度区域16来抑制耗尽层的扩大，具有可以进一步防止高频信号漏泄的优点。
根据本发明的制造方法，可获得以下所示的效果。
第1，由于将阳极键合接点直接固定在衬底上，所以可以大幅度地降低键合时的不良。阳极键合接点的键合面积比较小，所以可以采用在1次键合中固定2条键合线的跳焊，可提高作为高频特性参数的感应成分。但是，现有技术中为了防止漏泄高频信号，在阳极键合接点的下面需要厚的聚酰亚胺层，所以大量发生因跳焊的应力造成阳极电极的剥落和破裂。但是根据本发明，在阳极键合接点11b的下面不设置绝缘膜而直接固定在衬底上，所以可以大幅度地降低这些故障。
第2，还可以降低焊接封装时的加热造成的故障。这是因为聚酰亚胺层又厚又软，所以因在焊接封装时的热树脂和GaAs的热膨胀系数不同而发生电极断裂的故障，但通过用氮化膜来代替，也可以降低这种故障。
第3，不需要聚酰亚胺层形成工序、电镀Au等工序，可以高效率并且简化制造工序来实现上述肖特基势垒二极管的制造。由于聚酰亚胺层的厚度为6～7μm，所以要重复进行几次涂敷来形成。对聚酰亚胺层进行几次涂敷需要花费时间，并且制造流程也变得复杂。而如果不需要聚酰亚胺，则也不需要电镀Au层的电极。现有技术中，需要确保电极的强度以防止焊接封装时的热和引线键合时的应力造成的电极断裂和变形，所以要通过电镀厚的金层阳极电极和阴极电极。但是，如果不需要聚酰亚胺层，则不需要考虑其影响。即不需要电镀金电极，可以仅用Ti/Pt/Au的蒸镀金属来形成阳极电极和阴极电极，并提高可靠性。而且，由于没有引起现有技术中正品率下降的上述主要因素，所以可提高正品率。
即，该制造方法具有以下优点：在提供可以大幅度地降低寄生电容、降低电阻并能够大幅度地提高高频特性的肖特基势垒二极管的同时简化制造工序和实现高效率。
此外，根据第2实施例，阳极键合接点下面的高浓度区域和欧姆电极下面的高浓度离子注入区域可以用同一工序来实施。即，可以提供不增加特别的工序，而通过高浓度区域和绝缘区域来进一步抑制高频信号的漏泄的肖特基势垒二极管的制造方法。

Claims (11)

1.一种肖特基势垒二极管，其特征在于，包括：
不掺杂化合物半导体衬底，
在该衬底上设置的一导电型的高浓度外延层，
设置在该高浓度外延层上的平坦的一导电型的外延层，
通过注入使上述一导电型的高浓度外延层和上述一导电型的外延层的导电性丧失的离子而从阳极键合接点固定区域的所述外延层表面到达所述不掺杂化合物半导体衬底形成的绝缘区域，
通过形成于所述一导电型的外延层表面的肖特基结延伸的阳极电极，
设置在所述一导电型的外延层上并成为阴极电位的电极和所述阳极电极之间的层间绝缘膜的氮化膜，
将所述阳极电极延伸并直接固定在所述阳极键合接点固定区域的所述一导电型的外延层表面上的阳极键合接点，以及
固定在所述阳极键合接点上的键合线。
2.如权利要求1所述的肖特基势垒二极管，其特征在于，所述绝缘区域包围所述阳极键合接点的外周来设置。
3.一种肖特基势垒二极管，其特征在于，包括：
不掺杂化合物半导体衬底，
在该衬底上设置的一导电型的高浓度外延层，
设置在该高浓度外延层上的平坦的一导电型的外延层，
设置在阳极键合接点固定区域的所述一导电型的外延层中的一导电型的高浓度区域，
通过注入使上述一导电型的高浓度外延层和上述一导电型的外延层的导电性丧失的离子而包围所述高浓度区域来设置、从所述一导电型的外延层到达所述不掺杂化合物半导体衬底的绝缘区域，
通过形成于所述一导电型的外延层表面的肖特基结延伸的阳极电极，
设置在所述一导电型的外延层上并成为阴极电位的电极和所述阳极电极之间的层间绝缘膜的氮化膜，
将所述阳极电极延伸并直接固定在所述阳极键合接点固定区域的所述一导电型的外延层表面上的阳极键合接点，以及
固定在所述阳极键合接点上的键合线。
4.如权利要求3所述的肖特基势垒二极管，其特征在于，所述高浓度区域通过露出所述阳极键合接点的外延层对接部来设置。
5.如权利要求1或3所述的肖特基势垒二极管，其特征在于，在所述一导电型的外延层表面有不掺杂的InGaP层的表面保护层。
6.如权利要求1或3所述的肖特基势垒二极管，其特征在于，所述阳极键合接点仅是蒸镀金属层。
7.如权利要求1或3所述的肖特基势垒二极管，其特征在于，在与所述绝缘区域相邻的电极下设置一导电型的另一高浓度区域。
8.一种肖特基势垒二极管的制造方法，其特征在于，该方法包括以下工序：
在不掺杂化合物半导体衬底上设置一导电型的高浓度外延层乃至一导电型的外延层的准备工序；
在预定的阳极键合接点固定区域注入使上述一导电型的高浓度外延层和上述一导电型的外延层的导电性丧失的离子，形成从上述一导电型的外延层表面至所述不掺杂化合物半导体衬底的绝缘区域的工序；
在整个表面上设置氮化膜，在所述一导电型的外延层表面上形成肖特基结，形成通过该肖特基结延伸的阳极电极，将该阳极电极进一步延伸来形成直接固定在所述阳极键合接点固定区域的所述一导电型的外延层表面上的阳极键合接点的工序；以及
将键合线固定在所述阳极键合接点上的工序。
9.一种肖特基势垒二极管的制造方法，其特征在于，该方法包括以下工序：
在不掺杂化合物半导体衬底上层积一导电型的高浓度外延层和一导电型的外延层而得的基板的准备工序；
在预定的阳极键合接点固定区域中形成一导电型高浓度区域，注入使上述一导电型的高浓度外延层和上述一导电型的外延层的导电性丧失的离子而包围所述高浓度区域，形成从所述一导电型的外延层表面至所述不掺杂化合物半导体衬底的绝缘区域的工序；
在整个表面上设置氮化膜，在所述一导电型的外延层表面上形成肖特基结，形成通过该肖特基结延伸的阳极电极，将该阳极电极进一步延伸来形成直接固定在所述阳极键合接点固定区域的所述一导电型的外延层表面上的阳极键合接点的工序；以及
将键合线固定在所述阳极键合接点上的工序。
10.如权利要求8或9所述的肖特基势垒二极管的制造方法，其特征在于，所述绝缘区域通过离子注入而形成。
11.如权利要求9所述的肖特基势垒二极管的制造方法，其特征在于，所述键合接点仅由依次蒸镀Ti/Pt/Au的金属层而形成。
CNB021529361A 2001-09-25 2002-09-25 肖特基势垒二极管及其制造方法 Expired - Fee Related CN100470846C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001290756A JP2003101036A (ja) 2001-09-25 2001-09-25 ショットキーバリアダイオードおよびその製造方法
JP290756/2001 2001-09-25
JP290756/01 2001-09-25

Publications (2)

Publication Number Publication Date
CN1409409A CN1409409A (zh) 2003-04-09
CN100470846C true CN100470846C (zh) 2009-03-18

Family

ID=19113013

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021529361A Expired - Fee Related CN100470846C (zh) 2001-09-25 2002-09-25 肖特基势垒二极管及其制造方法

Country Status (6)

Country Link
US (2) US6627967B2 (zh)
EP (1) EP1296379A3 (zh)
JP (1) JP2003101036A (zh)
KR (1) KR100620925B1 (zh)
CN (1) CN100470846C (zh)
TW (1) TW561622B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142697A (ja) * 2001-10-31 2003-05-16 Sanyo Electric Co Ltd 集積型ショットキーバリアダイオードおよびその製造方法
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7098521B2 (en) 2004-10-01 2006-08-29 International Business Machines Corporation Reduced guard ring in schottky barrier diode structure
JP4637553B2 (ja) * 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
KR100620967B1 (ko) * 2005-02-21 2006-09-14 삼성전자주식회사 누설전류 발생이 감소된 쇼트키 다이오드 및 그 제조방법
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
JP5153107B2 (ja) * 2006-09-21 2013-02-27 株式会社アドバンテスト ショットキーバリアダイオード、受信装置、及び製造方法
JP5143392B2 (ja) * 2006-09-21 2013-02-13 株式会社アドバンテスト ショットキーバリアダイオード、検波回路、及び製造方法
JP2008085187A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP2008085186A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
US7875950B2 (en) * 2007-03-08 2011-01-25 Semiconductor Components Industries, Llc Schottky diode structure with multi-portioned guard ring and method of manufacture
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
CN101661960B (zh) * 2008-08-26 2011-05-04 万国半导体股份有限公司 形成设在p型衬底上的肖特基二极管或底部阳极肖特基二极管的结构与方法
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US8476689B2 (en) 2008-12-23 2013-07-02 Augustine Wei-Chun Chang Super CMOS devices on a microelectronics system
US11342916B2 (en) 2008-12-23 2022-05-24 Schottky Lsi, Inc. Schottky-CMOS asynchronous logic cells
US11955476B2 (en) 2008-12-23 2024-04-09 Schottky Lsi, Inc. Super CMOS devices on a microelectronics system
US9853643B2 (en) 2008-12-23 2017-12-26 Schottky Lsi, Inc. Schottky-CMOS asynchronous logic cells
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
TWI602308B (zh) * 2013-12-17 2017-10-11 國立清華大學 蕭特基二極體元件
US9917067B1 (en) * 2017-01-30 2018-03-13 Kulite Semiconductor Products, Inc. Electronic device interconnections for high temperature operability
CN111129163B (zh) * 2019-12-05 2023-06-27 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN112435919B (zh) * 2020-10-27 2022-08-12 中国电子科技集团公司第五十五研究所 一种金刚石与GaAs太赫兹肖特基二极管集成的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633817A (en) * 1979-08-29 1981-04-04 Fujitsu Ltd Preparation of semiconductor device
JPS59171157A (ja) * 1983-03-18 1984-09-27 Hitachi Ltd 半導体装置
US5021840A (en) * 1987-08-18 1991-06-04 Texas Instruments Incorporated Schottky or PN diode with composite sidewall
US5221638A (en) * 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device
US5278444A (en) * 1992-02-26 1994-01-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Planar varactor frequency multiplier devices with blocking barrier
JPH0897234A (ja) * 1994-09-22 1996-04-12 Mitsubishi Electric Corp 半導体装置の電極，及びその製造方法
JP2679653B2 (ja) * 1994-12-05 1997-11-19 日本電気株式会社 半導体装置
JPH11238847A (ja) 1998-02-24 1999-08-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3413569B2 (ja) 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
JP2000100829A (ja) * 1998-09-25 2000-04-07 Sony Corp 接合型電界効果トランジスタおよびその製造方法
JP2000216244A (ja) 1999-01-21 2000-08-04 Toshiba Corp 半導体装置及びその製造方法
US6380552B2 (en) * 1999-05-28 2002-04-30 Hrl Laboratories, Llc Low turn-on voltage InP Schottky device and method
EP1203410B1 (de) * 1999-08-06 2011-11-02 Infineon Technologies AG Halbleitererzeugnis mit einem schottky-kontakt
US6525389B1 (en) * 2000-02-22 2003-02-25 International Rectifier Corporation High voltage termination with amorphous silicon layer below the field plate

Also Published As

Publication number Publication date
TW561622B (en) 2003-11-11
EP1296379A2 (en) 2003-03-26
US20030089959A1 (en) 2003-05-15
US6777277B2 (en) 2004-08-17
CN1409409A (zh) 2003-04-09
US20030060031A1 (en) 2003-03-27
JP2003101036A (ja) 2003-04-04
EP1296379A3 (en) 2005-04-06
KR100620925B1 (ko) 2006-09-13
US6627967B2 (en) 2003-09-30
KR20030027701A (ko) 2003-04-07

Similar Documents

Publication Publication Date Title
CN100470846C (zh) 肖特基势垒二极管及其制造方法
KR101024474B1 (ko) 전극 구조 및 반도체 장치
TWI467721B (zh) 晶圓級晶片尺寸封裝
US20030025175A1 (en) Schottky barrier diode
US7847316B2 (en) Semiconductor device and its manufacture
US20050179106A1 (en) Schottky barrier diode
JP2009164288A (ja) 半導体素子及び半導体装置
JP2009152364A (ja) 半導体装置及びその製造方法
CN100472814C (zh) 集成型肖特基势垒二极管及其制造方法
KR100612189B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR100612188B1 (ko) 쇼트키 배리어 다이오드 및 그의 제조 방법
US6682968B2 (en) Manufacturing method of Schottky barrier diode
KR100612187B1 (ko) 쇼트키 배리어 다이오드의 제조 방법
JP2020027878A (ja) 半導体装置
KR100612186B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US20240112992A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20230122575A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20230215840A1 (en) Semiconductor device
KR100616049B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR100620924B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
EP1280210A2 (en) Schottky barrier diode and manufacturing method of schottky barrier diode
CN117316908A (zh) 封装结构及其制作方法
CN112992658A (zh) 焊盘上化学镀方法、半导体器件及其制造方法
JPH11284180A (ja) 半導体素子およびそれを用いた半導体装置
JPH06151862A (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20200925