CN100472714C - 用于制造硬掩模的方法 - Google Patents

用于制造硬掩模的方法 Download PDF

Info

Publication number
CN100472714C
CN100472714C CNB2004800283895A CN200480028389A CN100472714C CN 100472714 C CN100472714 C CN 100472714C CN B2004800283895 A CNB2004800283895 A CN B2004800283895A CN 200480028389 A CN200480028389 A CN 200480028389A CN 100472714 C CN100472714 C CN 100472714C
Authority
CN
China
Prior art keywords
hard mask
layer
mask layer
photoresist layer
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800283895A
Other languages
English (en)
Other versions
CN1860586A (zh
Inventor
R·费尔哈伯
H·特维斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1860586A publication Critical patent/CN1860586A/zh
Application granted granted Critical
Publication of CN100472714C publication Critical patent/CN100472714C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

根据本发明的方法，硬掩模层通过原子层沉积方法被应用到形成一定结构的光致抗蚀剂层上，硬掩模层的一部分被去除，使得形成一定结构的光致抗蚀剂层的相应部分被暴露出。所述暴露的部分然后被去除。

Description

用于制造硬掩模的方法
技术领域
本发明涉及用于制造硬掩模的方法和硬掩模结构。
背景技术
目前，用于制造小于100nm的形体尺寸的适合的光学光刻法的发展面临相当多的问题，涉及用于所使用的光致抗蚀剂材料的化学性、用在光学光刻法的环境中的掩模的制造、以及所使用的光刻工具的复杂性。已知技术目前是成本非常高的。
小于100nm的形体尺寸(100nm以下的结构)的制造已经引起使用波长λ＝193nm的光的光刻法的发展，甚至对于所谓的“65nm”技术节点引起使用波长λ＝157nm的光的光刻法的发展。
然而，使用波长λ＝157nm的光的光学光刻法要求新的光致抗蚀剂材料。然而，尽管已经付出相当大的开发努力，但是迄今为止，满足所有技术要求的适合的光致抗蚀剂材料仍未开发出来。
并且，在使用波长λ＝157nm的光的光学光刻法的环境中，要求用于制造在光刻法中使用的掩模的新材料和新方法，而对这种新材料和新方法的开发是成本非常高的。
另外，对于制造用于157nm的光刻法的掩模，要求新而昂贵的基本设施，例如，要求新的检查工具和新的修理工具。
最终，该工具，更确切地说，执行使用波长λ＝157nm的光的光刻法的设备，自身是非常昂贵的，并且要求相当多的开发工作。
目前，所谓的分辨率增强技术(RET)正被用于在65nm技术节点的晶片的最临界的(就分辨率而言)层中制造具有相应的希望尺寸的结构，从而提高目前惯用的193nm的光刻。
特别对于利用临界尺寸(CD)的精确控制制造非常小的栅结构，目前唯一适合的方法将在如出版物[1]中描述的与两次曝光相关的交替相移掩模(altPSM)的使用中可知道。然而，两次曝光和交替相移掩模显著提高了工艺成本。
并且，出版物[2]到[5]描述了各种用于沉积二氧化硅和氧化铝的原子层外延方法，也称为原子层沉积方法(ALD方法)。
出版物[6]描述了这样的一种方法，其中氧化硅通过等离子体CVD方法应用于光致抗蚀剂结构，部分去除硅层，使得光致抗蚀剂结构的上部区域暴露，随后去除光致抗蚀剂结构。
具体而言，此步骤的缺点是，该方法的可靠性非常差，因为，由于出现在等离子体CVD方法的环境中的工艺条件，光致抗蚀剂结构被破坏，或被热处理，使得其随后非常困难地被去除，并且可能损坏形成的电路结构的其余部分。
并且，为了减小形成硬掩模的间距，出版物[7]披露了利用共形断开(conformal turn-off)从所形成的层制造垫片结构，所述结构在基板上延伸，并且通过在已经实现垫片形成后去除的垫片连接。
出版物[8]描述了重叠沉积的两个硬掩模，并且在第二硬掩模层上应用光致抗蚀剂层。首先，利用图案化的光致抗蚀剂暴露的第二硬掩模层区域被去除，使得留在光致抗蚀剂层下面的第二硬掩模层的部分随后被用作用于蚀刻第一硬掩模层的蚀刻掩模。第二硬掩模层被修整，且随后将第二硬掩模层的剩余材料作为硬掩模蚀刻第一硬掩模层的暴露区域。随后接着修整图案化的第一硬掩模层。
发明内容
本发明基于使用与现有技术相比更节省成本的生产工艺制造亚光刻硬掩模的问题。
通过本发明的生产硬掩模的方法解决此问题。
提出在生产硬掩模的方法中，将光致抗蚀剂层应用在基板上。所应用的光致抗蚀剂层随后被图案化，并且在50℃至100℃的温度的情况下通过原子层外延方法将硬掩模层应用于图案化的光致抗蚀剂层且应用于所述基板的上表面的暴露区域。随后去除该硬掩模层的部分，暴露图案化的光致抗蚀剂层的相应部分且暴露所述基板的上表面的所述暴露区域的一部分。换句话说，去除硬掩模层的部分，使得图案化的光致抗蚀剂层的相应部分被暴露。其中暴露的图案化的光致抗蚀剂层随后被去除。
硬掩模结构具有基板和应用在基板上的图案化的光致抗蚀剂层。硬掩模层应用于图案化的光致抗蚀剂层上。
显然，可看到本发明涉及使用低温原子层外延方法将硬掩模层直接应用于图案化的光致抗蚀剂层。随后利用各向异性蚀刻步骤蚀刻硬掩模层的水平区域。这样硬掩模层被清楚地“打开”，从而图案化的光致抗蚀剂层至少部分被暴露，以随后去除它。没有被去除的硬掩模层的垂直部分保持并具有可根据在原子层外延方法的环境中希望的尺寸被非常精确地设定的层厚度。
本发明的优点特别在于，为了在使用常规掩模类型的硬掩模中形成亚光刻结构，而产生节省成本的生产方法。并且，由于将原子层外延方法用于形成硬掩模层，所以能非常精确地控制硬掩模层的厚度，并且很好共形地将硬掩模层应用于图案化的光致抗蚀剂层，使得硬掩模被精确形成到一个原子层，由此甚至就临界尺寸(CD)而言，所生产的硬掩模是可靠的。
并且，本发明的一个重要方面是，硬掩模层被直接应用在图案化的光致抗蚀剂层上，这可仅通过特别使用原子层外延方法完全实现，因为该原子层外延方法是在约100℃被执行的，即，在低于常规光致抗蚀剂材料的焙烘温度很多的温度执行的。
所使用的光致抗蚀剂材料可以是任何希望的光致抗蚀剂材料(也称为光致抗蚀剂)。
硬掩模层由电介质形成，优选由二氧化硅(SiO2)或氧化铝(Al2O3)形成。
作为可选方案，硬掩模层可由适合的介电材料形成，例如由下述材料的其中之一形成：
●氧化锆(ZrO2)，
●二氧化铪(HfO2)，
●稀土材料的氧化物，或
●镧系元素的氧化物。
因此，概言之，可使用任何适合的介电材料形成硬掩模层，优选使用可利用原子层外延方法应用的任何适合的介电材料。
并且，本发明的重要优点可在以下事实看出：使用传统光刻掩模形成亚光刻硬掩模结构。
具体而言，如将在下面更详细地说明的，以下光刻元件的两个或三个用于形成亚光刻硬掩模：
1)用于限定该结构的中等分辨率光致抗蚀剂掩模；
2)用于选择较大的待曝光区域的中等分辨率掩模；
3)中等分辨率修整掩模。
三个中等分辨率掩模使得能生产(即，制造)根据本发明的亚光刻硬掩模结构，例如作为随后执行栅蚀刻的基础。因此，根据本发明的工艺流程通过简单而节约成本的新工艺顺序取代了复杂而成本高的分辨率增强技术和掩模方案(例如交替相移掩模的使用)。
本发明的优选变型在从属权利要求中显示。
下述本发明的改进均涉及生产硬掩模的方法和硬掩模结构。
根据本发明的一个改进，硬掩模层由介电材料形成，优选由二氧化硅或氧化铝形成，可选地由上述材料的其中之一形成。
在去除图案化的光致抗蚀剂层之前，优选用各向异性蚀刻方法去除，特别优选用各向异性干蚀刻方法(例如，反应离子蚀刻方法(RIE))去除硬掩模的部分。显然，去除覆盖光致抗蚀剂材料的光致抗蚀剂层的材料，即，布置在光致抗蚀剂层上面的硬掩模层的“覆盖部分”，由此暴露光致抗蚀剂层的至少部分，优选暴露整个光致抗蚀剂层。
显然，以此方式形成在由光致抗蚀剂制成的顶侧上开口的平行六面体(即，未设置有硬掩模材料)，该平行六面体带有由硬掩模材料制成的垫片。
根据本发明的另一改进，在已去除图案化的光致抗蚀剂层后，优选使用中等分辨率修整掩模去除硬掩模层的第二部分，由此举例来说利用修剪或蚀刻掉硬掩模层的仍不希望的部分以边缘结构形成希望的硬掩模。在此上下文中应指出，如果适合，可将中空平行六面体用作亚光致抗蚀剂硬掩模，只要所述结构能利用硬掩模执行希望的基板的随后蚀刻即可。
多个电子电路集成在该基板中。
硬掩模特别用于随后蚀刻布置在硬掩模下面的栅叠层。
并且，根据本发明的另一改进，在沉积第一硬掩模层后，将由不同材料制成的第二硬掩模层应用于图案化的光致抗蚀剂层和所述基板的上表面的所述暴露区域，该第二硬掩模层接着优选利用原子层外延方法被应用。如下面描述的，该方法使得能同时制造由具有不同厚度的硬掩模材料制成的复杂结构。
特别优选地，根据本发明的这项改进，第一硬掩模层由氧化铝形成，第二硬掩模层由二氧化硅形成，反之亦然。其它材料同样可考虑作为硬掩模层，只要它们能以低温被共形地沉积，并且它们能随后关于彼此被有选择地蚀刻。具体而言，如果用于硬掩模层和第二硬掩模层的材料可关于彼此被有选择地蚀刻，则可使用上述硬掩模层材料。
将两种不同的硬掩模层材料用于第一硬掩模层和第二硬掩模层实现了第二硬掩模层的简单且节约成本的有选择的蚀刻，而不会侵蚀第一硬掩模层。
优选地，利用根据本发明的本示范性实施例的中等分辨率掩模将由常规光致抗蚀剂制成的光致抗蚀剂层应用于第二硬掩模层，并且将第二光致抗蚀剂层图案化。
在去除显影的区域即光致抗蚀剂层的所示出的区域(在正光刻方法的情况下)，或去除没有显影的区域即第二光致抗蚀剂层的未示出的区域(在负光刻方法的情况下)后，形成结构上扩大的区域，所述区域举例来说用作接合盘，即明显作为用于与基板中的电子元件的端子接触的端子区，举例来说作为用于反相电路中的电触点的接合盘。
附图说明
本发明的实例实施例在附图中示出，下面对其进行更详细地说明。
其中在附图中：
图1示出处于生产过程中第一时间点的根据本发明的第一示范性实施例的硬掩模结构；
图2示出处于生产过程中第二时间点的根据本发明的第一示范性实施例的硬掩模结构；
图3示出处于生产过程中第三时间点的根据本发明的第一示范性实施例的硬掩模结构；
图4示出处于生产过程中第四时间点的根据本发明的第一示范性实施例的硬掩模结构；
图5示出处于生产过程中第一时间点的根据本发明的第二示范性实施例的硬掩模结构；
图6示出处于生产过程中第二时间点的根据本发明的第二示范性实施例的硬掩模结构；
图7示出处于生产过程中第三时间点的根据本发明的第二示范性实施例的硬掩模结构。
图1示出处于生产过程中第一时间点的根据本发明的第一示范性实施例的硬掩模结构100。
具体实施方式
硬掩模结构100具有由硅或某一其它半导体材料制成的晶片基板101，其中多个电子电路元件或电子开关电路集成到所述晶片基板中，这些电子电路元件或电子开关电路例如是电阻、电容、电感、(CMOS)场效应晶体管、双极晶体管等。
利用旋涂方法将光致抗蚀剂层103应用于基板101的上表面102上。使用中等分辨率光致抗蚀剂掩模(未示出)限定将形成在光致抗蚀剂层103中的结构。在曝光将被去除的光致抗蚀剂层103的区域(根据本示范性实施例使用正光刻方法)后，将光致抗蚀剂层103图案化，即利用湿蚀刻方法去除光致抗蚀剂层103的曝光和显影的区域，由此在光致抗蚀剂层103中形成开口104。换句话说，在光致抗蚀剂层103中形成沟104，从而部分暴露基板101的上表面102。
在已经实现图案化后，例如，本质上与一般的现有技术对应，以在100℃和200℃之间的温度烘焙图案化的光致抗蚀剂层103。
此后，如图2中所示，在硬掩模结构200处于生产过程中第二时间点的情况下，利用原子层外延方法以原子层外延层的形式应用由氧化铝制成的硬掩模层201到光致抗蚀剂层103和基板101的暴露的上表面102，从而用由氧化铝(A12O3)制成的硬掩模层201共形地完全覆盖图案化的光致抗蚀剂层103以及该基板的上表面102的暴露的区域。
在上部区域即恰好在基板101的上表面102下的区域中，形成栅叠层结构(未示出)，其中如下面更详细地描述的，使用根据本发明制造的硬掩模蚀刻该栅叠层结构。
在上下文中应指出，由于光致抗蚀剂层103没有被用作蚀刻掩模，所以光致抗蚀剂层103的厚度可被选择为较小，即，在例如60nm和200nm之间的范围内。
根据本发明的示范性实施例使用在[2]、[3]、或[4]中描述的氧化铝的ALD沉积的方法之一。
在约50℃至100℃的工艺温度执行原子层外延方法。
硬掩模层201的厚度取决于希望的最终横向尺寸，即，将生产的硬掩模的横向形体尺寸，并且可被精确设定到一个原子层。根据本发明的此示范性实施例，硬掩模层201具有在10nm和50nm之间的厚度。
如图3中处于生产过程的第三时间点的硬掩模结构300中所示的，根据本示范性实施例，借助于反应离子蚀刻，使用各向异性干蚀刻方法去除硬掩模层201的部分。根据本发明的此示范性实施例，再次去除基板101上不再由图案化的光致抗蚀剂层103覆盖的区域，从而重新暴露如图1中所示的基板101的上表面102的暴露的区域。
此外，通过各向异性干蚀刻方法，去除如此多的硬掩模层的材料，使得图案化的光致抗蚀剂层103的上表面被暴露。
这样，最初用图案化的光致抗蚀剂层103的材料填充的顶部开口的空腔平行六面体301清楚地呈现。
随后例如通过焚化图案化的光致抗蚀剂层103的光致抗蚀剂材料剥去(即，去除)光致抗蚀剂。
根据本发明的此示范性实施例，空腔平行六面体301的高度约为50nm。
所制造的中空平行六面体301的边缘结构的宽度等于硬掩模层201的层厚度；根据此示范性实施例，硬掩模层201因而具有在10nm和50nm之间的厚度。
使用中等分辨率修整掩模，在随后的步骤中去除剩余的第一硬掩模层的区域，即中空平行六面体301的区域，从而产生高度为50nm和宽度为10nm的凸纹401。这在图4中处于生产过程中第四时间点的硬掩模结构400中示出。
所产生的凸纹401形成用于蚀刻位于凸纹401下面的栅结构的希望的硬掩模。
图5示出处于生产过程中第一时间点的根据本发明的第二示范性实施例的硬掩模结构500。
本发明的第二示范性实施例从具有第一亚光刻硬掩模的结构开始，所述结构举例来说根据第一示范性实施例的方法制造。在此情形下，将图4中所示的硬掩模结构400作为下面所示出的根据本发明的第二示范性实施例制造硬掩模结构的方法的基础。
尽管根据本发明的第二示范性实施例仅采用两个中等分辨率掩模，然而根据第二示范性实施例也可使用三个中等分辨率掩模。
本发明的第二示范性实施例使得能制造待形成的硬掩模的两个不同厚度。具有两个不同厚度的硬掩模可用作制造薄硬掩模或用于制造所谓的接合盘的实例，其中该薄硬掩模即为用于超短栅结构的薄亚光刻硬掩模加用于蚀刻更长的栅结构的第二掩模区，该接合盘即为用于与基板101中的电子元件接触(例如用于与集成进基板101的反相电路的反相端子接触)的较大端子区。
在根据图4制造硬掩模401后，即在已经修剪硬掩模层后，再次利用原子层外延方法在硬掩模401的整个表面以及基板101的上表面102的暴露的区域上共形沉积第二介电层。
根据本发明的此示范性实施例，第二硬掩模层501由二氧化硅(SiO2)形成。
第二硬掩模层501具有约20nm的厚度。
第二光致抗蚀剂层601(比较，图6中处于生产过程的第二时间点的硬掩模结构600)应用于第二介电层上，即，应用于第二硬掩模层501上。通过光学光刻方法，使用中等分辨率掩模，限定要求较厚介电层(即，由第一硬掩模层和第二硬掩模层制造的层)的区域，且该(这些)区域被曝光，从而被显影。
使用适合的蚀刻方法，去除第二光致抗蚀剂层601的曝光区域，从而形成图案化的第二光致抗蚀剂层。
此后，使用相对第一硬掩模层的材料有选择地蚀刻第二硬掩模层501的材料的湿蚀刻方法，去除不在第二光致抗蚀剂层601下面的区域，即，第二硬掩模层501的暴露的区域(比较，图7中处于制造方法的第三时间点的根据本发明的第二示范性实施例的硬掩模结构700)。
利用所使用的选择性湿蚀刻方法去除第二硬掩模层501的暴露的区域，从而形成图案化的第二硬掩模层701。此后，利用焚化去除图案化的第二光致抗蚀剂层601，从而形成硬掩模结构700，该硬掩模结构一方面具有宽度为10nm的硬掩模的薄凸纹401，也具有由第二硬掩模701形成的变宽的区域。
可选择地，非必需地提供通过适合的各向异性蚀刻方法去除实现蚀刻后仍存在的横向位于第二硬掩模层701的第二光致抗蚀剂层601下面的区域702。优选将反应离子蚀刻方法用于此目的。
接着，使用在图7中形成的硬掩模结构700蚀刻希望的结构，例如剩余的第二硬掩模层701下面的接合盘或具有第一栅长度的凸纹401下面的栅叠层。利用图案化的第二硬掩模层701，进一步能以非常简单的方式制造具有比第一栅长度大的第二栅长度的栅叠层。
根据本发明的示范性实施例，第一硬掩模层具有约10nm的厚度，第二硬掩模层具有约20nm的厚度。这样，通过制造的硬掩模结构700，使用凸纹401以及图案化的第二硬掩模层701，本发明使得能制造具有10nm的栅长度的结构以及具有50nm的栅长度的结构。
尽管没有执行栅修剪就产生了亚光刻硬掩模结构，但是根据本发明不要求例如交替相移掩模等成本高的光刻技术。
在可选实施例中，根据第二示范性实施例的方法以图2中所示的硬掩模结构开始。在此情形下，将第二硬掩模层直接应用于目前为止仍未图案化的第一硬掩模层，并且以上面在这两个示范性实施例的上下文中所示的相应方式应用随后的图案化步骤到两个硬掩模层，从而在此情形下也形成具有两个不同厚度的硬掩模。
在本文中引用了以下出版物：
[1]L.W.Liebmann(IBM Corporation)，Layout Impact Resolution Enhancement Techniques：Impediment or Opportunity，International Symposium on Physical Design，Monterey，California，USA，page 110，April 6 to 9，2003
[2]US 5,916,365；
[3]US 5,480,818；
[4]US 4,389,973；
[5]US 6,090,442；
[6]JP 01035916 A(Patent Abstracts of Japan)；
[7]US 2003/0157436 A1；
[8]US 6,368,982 D1.
参考标号列表
100  硬掩模结构
101  基板
102  基板的上表面
103  光致抗蚀剂层
104  沟
200  硬掩模结构
201  第一硬掩模层
300  硬掩模结构
301  中空平行六面体
400  硬掩模结构
401  硬掩模
500  硬掩模结构
501  第二硬掩模层
600  硬掩模结构
601  第二光致抗蚀剂层
700  硬掩模结构
701  图案化的第二硬掩模层
702  将去除图案化的第二硬掩模层的区域

Claims (14)

1.一种用于制造硬掩模的方法，
其中光致抗蚀剂层被应用于基板上，
其中所述光致抗蚀剂层被图案化，
其中在50℃至100℃的温度的情况下利用原子层外延方法将硬掩模层应用于所述图案化的光致抗蚀剂层且应用于所述基板的上表面的暴露区域，
其中所述硬掩模层的部分被去除，从而暴露所述图案化的光致抗蚀剂层的相应部分且暴露所述基板的上表面的所述暴露区域的一部分，
其中所述暴露的图案化的光致抗蚀剂层被去除。
2.根据权利要求1所述的方法，
其中所述硬掩模层由二氧化硅形成。
3.根据权利要求1所述的方法，
其中所述硬掩模层由氧化铝形成。
4.根据权利要求1所述的方法，
其中利用各向异性蚀刻方法，去除所述硬掩模层的部分。
5.根据权利要求4所述的方法，
其中各向异性蚀刻方法是各向异性干蚀刻方法。
6.根据权利要求4或5所述的方法，
其中利用反应离子蚀刻方法去除所述硬掩模层的部分。
7.根据权利要求1-5之一所述的方法，
其中在去除所述图案化的光致抗蚀剂层后去除所述硬掩模层的第二部分，从而产生凸纹。
8.根据权利要求7所述的方法，
其中通过利用用于修剪在去除所述图案化的光致抗蚀剂层后留下的硬掩模层的修剪掩模来去除所述硬掩模层的第二部分。
9.根据权利要求1-5之一所述的方法，
其中在去除所述图案化的光致抗蚀剂层后，将第二硬掩模层应用于所述硬掩模层和所述基板的上表面的所述暴露区域。
10.根据权利要求9所述的方法，
其中所述第二硬掩模层的应用是利用原子层外延方法。
11.根据权利要求9所述的方法，
其中所述硬掩模层由氧化铝形成，且所述第二硬掩模层由二氧化硅形成。
12.根据权利要求1-5之一所述的方法，
其中所述硬掩模层由下述材料的一种形成：
氧化锆，
二氧化铪，
稀土材料的氧化物，
或镧系元素的氧化物。
13.根据权利要求9所述的方法，
其中所述硬掩模层和/或所述第二硬掩模层由下述材料的一种形成：
氧化锆，
二氧化铪，
稀土材料的氧化物，
或镧系元素的氧化物。
14.根据权利要求9所述的方法，
其中第二光致抗蚀剂层被应用于所述第二硬掩模层，及
其中所述第二光致抗蚀剂层被图案化。
CNB2004800283895A 2003-09-30 2004-09-30 用于制造硬掩模的方法 Expired - Fee Related CN100472714C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10345455.1 2003-09-30
DE10345455A DE10345455A1 (de) 2003-09-30 2003-09-30 Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung

Publications (2)

Publication Number Publication Date
CN1860586A CN1860586A (zh) 2006-11-08
CN100472714C true CN100472714C (zh) 2009-03-25

Family

ID=34399090

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800283895A Expired - Fee Related CN100472714C (zh) 2003-09-30 2004-09-30 用于制造硬掩模的方法

Country Status (5)

Country Link
US (1) US20060234138A1 (zh)
EP (1) EP1668680A1 (zh)
CN (1) CN100472714C (zh)
DE (1) DE10345455A1 (zh)
WO (1) WO2005034215A1 (zh)

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151040B2 (en) 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7413981B2 (en) 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7450411B2 (en) * 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
TWI318003B (en) 2005-11-21 2009-12-01 Macronix Int Co Ltd Air cell thermal isolation for a memory array formed of a programmable resistive material
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7521364B2 (en) * 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7554144B2 (en) 2006-04-17 2009-06-30 Macronix International Co., Ltd. Memory device and manufacturing method
US7928421B2 (en) * 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US8003310B2 (en) 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7423300B2 (en) * 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7696506B2 (en) * 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7772581B2 (en) 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7682868B2 (en) * 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US8344347B2 (en) 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7884343B2 (en) 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US8610098B2 (en) 2007-04-06 2013-12-17 Macronix International Co., Ltd. Phase change memory bridge cell with diode isolation device
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
KR101368544B1 (ko) * 2007-05-14 2014-02-27 마이크론 테크놀로지, 인크. 간이화한 피치 더블링 프로세스 플로우
US7846849B2 (en) * 2007-06-01 2010-12-07 Applied Materials, Inc. Frequency tripling using spacer mask having interposed regions
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7884342B2 (en) 2007-07-31 2011-02-08 Macronix International Co., Ltd. Phase change memory bridge cell
US7729161B2 (en) * 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7804083B2 (en) 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7646631B2 (en) 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US7879643B2 (en) 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) * 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
KR20090106887A (ko) * 2008-04-07 2009-10-12 삼성전자주식회사 반도체 소자 및 그 제조방법
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8039399B2 (en) * 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) * 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US9176377B2 (en) 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US9281207B2 (en) 2011-02-28 2016-03-08 Inpria Corporation Solution processible hardmasks for high resolution lithography
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US9310684B2 (en) 2013-08-22 2016-04-12 Inpria Corporation Organometallic solution based high resolution patterning compositions
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
KR102264419B1 (ko) 2014-10-23 2021-06-11 인프리아 코포레이션 유기 금속 용액 기반의 고해상도 패터닝 조성물 및 상응하는 방법
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
EP3896520B1 (en) 2015-10-13 2022-10-05 Inpria Corporation Organotin oxide hydroxide patterning compositions, precursors, and patterning

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
US4389973A (en) * 1980-03-18 1983-06-28 Oy Lohja Ab Apparatus for performing growth of compound thin films
JPS6435916A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Formation of fine pattern
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
JP3317582B2 (ja) * 1994-06-01 2002-08-26 菱電セミコンダクタシステムエンジニアリング株式会社 微細パターンの形成方法
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
US6090442A (en) * 1997-04-14 2000-07-18 University Technology Corporation Method of growing films on substrates at room temperatures using catalyzed binary reaction sequence chemistry
US5805491A (en) * 1997-07-11 1998-09-08 International Business Machines Corporation Fast 4-2 carry save adder using multiplexer logic
US6368982B1 (en) * 2000-11-15 2002-04-09 Advanced Micro Devices, Inc. Pattern reduction by trimming a plurality of layers of different handmask materials
US6701339B2 (en) * 2000-12-08 2004-03-02 Intel Corporation Pipelined compressor circuit
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
DE10207131B4 (de) * 2002-02-20 2007-12-20 Infineon Technologies Ag Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
US6709926B2 (en) * 2002-05-31 2004-03-23 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
US6645797B1 (en) * 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
US7214991B2 (en) * 2002-12-06 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS inverters configured using multiple-gate transistors
KR100543207B1 (ko) * 2003-06-30 2006-01-20 주식회사 하이닉스반도체 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법
US7084024B2 (en) * 2004-09-29 2006-08-01 International Business Machines Corporation Gate electrode forming methods using conductive hard mask

Also Published As

Publication number Publication date
DE10345455A1 (de) 2005-05-04
EP1668680A1 (de) 2006-06-14
US20060234138A1 (en) 2006-10-19
CN1860586A (zh) 2006-11-08
WO2005034215A1 (de) 2005-04-14

Similar Documents

Publication Publication Date Title
CN100472714C (zh) 用于制造硬掩模的方法
US7927782B2 (en) Simplified double mask patterning system
KR100879499B1 (ko) 피치 멀티플리케이션을 이용한 집적회로 제조방법
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US20080303141A1 (en) Method for etching a substrate and a device formed using the method
CN109309091A (zh) 图案化方法
JP2002359352A (ja) 半導体装置の製造方法および半導体装置
KR101002928B1 (ko) 반도체 소자의 미세 라인 형성방법
KR950024337A (ko) 게이트 스택 제조 공정
US5942787A (en) Small gate electrode MOSFET
CN110021518A (zh) 自对准双重图案方法
US6180500B1 (en) Method of creating ultra-small nibble structures during MOSFET fabrication
TW200403733A (en) Method for semiconductor gate line dimension reduction
CN107919279B (zh) 形成图案化结构的方法
WO2003015132A2 (en) Dual layer hard mask for edram gate etch process
KR960035802A (ko) 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법
TW200534435A (en) A method for manufacturing high density flash memory and high performance logic on a single die
TWI236729B (en) Method for fabricating semiconductor device
CN100437974C (zh) 导线的制造方法以及缩小导线与图案间距的方法
US7169711B1 (en) Method of using carbon spacers for critical dimension (CD) reduction
JPH0327521A (ja) Ｍｏｓ型トランジスタの製造方法
CN112447528A (zh) 集成电路的制作方法
KR100956596B1 (ko) 반도체 소자의 미세 게이트 형성방법
KR100620173B1 (ko) 게이트 미세 패턴 형성 방법
KR20050104088A (ko) 반도체소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20091030