CN100474528C - 半导体处理用成膜方法和装置 - Google Patents

半导体处理用成膜方法和装置 Download PDF

Info

Publication number
CN100474528C
CN100474528C CNB2005101343349A CN200510134334A CN100474528C CN 100474528 C CN100474528 C CN 100474528C CN B2005101343349 A CNB2005101343349 A CN B2005101343349A CN 200510134334 A CN200510134334 A CN 200510134334A CN 100474528 C CN100474528 C CN 100474528C
Authority
CN
China
Prior art keywords
reative cell
gas
processed substrate
reaction tube
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101343349A
Other languages
English (en)
Other versions
CN1790629A (zh
Inventor
柴田哲弥
高桥丰
梅泽好太
富田正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1790629A publication Critical patent/CN1790629A/zh
Application granted granted Critical
Publication of CN100474528C publication Critical patent/CN100474528C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Abstract

本发明提供一种在反应室内、在被处理基板上形成氧氮化硅膜的半导体处理用的成膜方法，其包含：在不装载被处理基板的状态下，对反应室内的部件实施预处理的工序；和接着，在反应室内，在被处理基板上形成氧氮化硅膜的工序。预处理将含有氮化气体或氧氮化气体的预处理气体供给到反应室内，同时，将反应室内设定为第一温度和第一压力。

Description

半导体处理用成膜方法和装置
与相关申请的交叉参照
本申请基于2004年12月14日提交的在先日本专利申请第2004-361108号，并要求其优先权，对其全部内容在此结合以作参照。
技术领域
本发明涉及在半导体晶片等被处理基板上形成氧氮化硅膜(SiON膜)的半导体处理用的成膜方法及装置。这里，所谓的半导体处理，是指通过在晶片、LCD(Liquid Crystal Display：液晶显示器)、FPD(FlatPanel Display：平板显示器)用的玻璃基板等被处理基板上，按照规定的图案形成半导体层、绝缘层、导电层等，为了在该被处理基板上制造包括半导体设备、半导体设备上连接的配线、电极等结构而实施的各种处理。
背景技术
在半导体设备的制造工序中，通过热处理、CVD(Chemical VaporDeposition：化学气相沉积)等处理，在被处理基板例如半导体晶片上进行形成氮化硅膜、氧氮化硅膜等薄膜的处理。例如，特开平5—251428号公报(专利文献1)公开了由热处理形成氧氮化硅膜的方法。该方法具有在反应室内在被处理基板上形成氧化硅膜的工序，和接着在反应室内将被处理基板上的氧化硅膜氮化的工序。
近年来，随着设备的微细化，要求氧氮化硅膜薄膜化。如果将氧氮化硅膜薄膜化，那么氧氮化硅膜中所含的氮浓度稍有改变就会对设备的电特性带来大的影响。例如，使用间歇式的立式热处理装置时，因为只更换反应室内的部件，所以形成的氧氮化硅膜中所含的氮浓度下降。由于氧氮化硅膜中的氮浓度的这种变化，含有该膜的设备的电特性将会变化。
发明内容
本发明的目的是提供可以抑制氧氮化硅膜中所含的氮浓度的变化、连续稳定地形成所希望的氮浓度的氧氮化硅膜的半导体处理用成膜方法及装置。
本发明的目的还在于，提供可以提高氧氮化硅膜中所含的氮浓度的半导体处理用的成膜方法及装置。
本发明的第一方面，是在反应室内、在被处理基板上形成氧氮化硅膜的半导体处理用的成膜方法，具备：在不装载上述被处理基板的状态下、对上述反应室内的部件实施预处理的工序，这里，向上述反应室内供给含有氮化气体或者氧氮化气体的预处理气体，同时，将上述反应室内设定为第一温度和第一压力；和接着，将上述被处理基板装载到上述反应室内进行成膜处理，由此在上述被处理基板上形成氧氮化硅膜的工序。
本发明的第二方面，是半导体处理用的成膜装置，具有：容纳被处理基板的反应室，在上述反应室内支撑上述被处理基板的支撑部件，对上述反应室内的上述被处理基板进行加热的加热器，对上述反应室内进行排气的排气系统，将含有氮化气体或氧氮化气体的预处理气体供给上述反应室内的预处理气体供给系统，将用于形成氧氮化硅膜的成膜气体供给上述反应室内的成膜气体供给系统，和控制上述装置动作的控制部；上述控制部运行下述工序：在不装载上述被处理基板的状态下、对上述反应室内的部件实施预处理的工序，这里，将上述预处理气体供给上述反应室内，同时，将上述反应室内设定为第一温度和第一压力；和接着，通过将上述被处理基板装载到上述反应室内进行成膜处理，在上述被处理基板上形成氧氮化硅膜的工序。
本发明的第三方面，是包含用于在处理器上运行的程序指令且计算机能够读取的介质，上述程序指令在处理器上实行时、在反应室内、在被处理基板上形成氧氮化硅膜的半导体处理用的成膜装置中，运行如下工序：在不装载上述被处理基板的状态下、对上述反应室内的部件实施预处理的工序，这里，将含有氮化气体或氧氮化气体的预处理气体供给上述反应室内，同时，将上述反应室内设定为第一温度和第一压力；和接着，通过将上述被处理基板装载到上述反应室内进行成膜处理，在上述被处理基板上形成氧氮化硅膜的工序。
本发明的其他目的和优点将在以下说明中阐明、通过以下说明部分地变得明显、或可通过对本发明的实施而获知。本发明的目的和优点可通过以下具体指出的手段及组合而实现和获得。
附图说明
结合在本说明书中且构成其一部分的附图，图解显示了本发明目前的优选实施例，与以上给出的总体说明和以下给出的优选实施例的详细说明一起，用于解释本发明的本质。
图1是表示本发明的第一实施方式的立式热处理装置的图。
图2是表示图1所示装置的控制部的结构的图。
图3是表示本发明的实施方式的成膜方法的方案的图。
图4是表示在实验1中使用的实施例和对照例数据的图。
图5是表示在图4中提到的实施例和对照例的氧氮化硅膜中的氮浓度的图。
图6是表示在实验2中使用的实施例与对照例数据的图。
图7是表示在图6中提到的实施例与对照例的反应管的氮浓度的图。
图8是表示本发明的第二实施方式的立式热处理装置的图。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，在以下的说明中，对具有大致相同功能与结构的构成要素，附注相同符号，只在必须的情况下进行重复说明。
图1是表示本发明的第一实施方式的立式热处理装置的图。该装置构成为用于形成氧氮化硅膜的间歇式立式热处理装置1。如图1所示，热处理装置1，纵向方向具有向着垂直方向的大致为圆筒状的反应管(反应室)2。反应管2以耐热和耐腐蚀性优异的材料，例如选自石英、碳化硅(SiC)的材料为主要成分(50％以上)。
在反应管2的上端，面向上端一侧配置有以缩小直径的方式形成为大致圆锥形状的顶部3。在顶部3的中央配置有用于排出反应管2内的气体的排气口4。排气部GE通过密封的排气管5连接于排气口4。排气部GE上配置有阀、真空排气泵(图1中未图示、图2中以符号127表示)等压力调节机构，通过排气部GE，反应管2内的气体被排出，同时，可以设定为规定的压力(真空度)。
在反应管2的下方配置有盖体6。盖体6由耐热和耐腐蚀性优异的材料例如石英形成。盖体6通过后述的晶舟升降机(图1中未图示、图2中以符号128表示)构成为能够上下移动。盖体6通过晶舟升降机上升时，反应管2的下方一侧(炉口部分)被关闭。盖体6通过晶舟升降机下降时，反应管2的下方一侧(炉口部分)被打开。
在盖体6的上部，配置有保温筒7。保温筒7具有由电阻发热体构成的平面状的加热器8，该电阻发热体防止因从反应管2的炉口部分散热而导致的反应管2内的温度下降。该加热器8通过筒状的支撑体9被支撑在距盖体6的上表面规定的高度。
保温筒7的上方配置有旋转台10。旋转台10作为能够旋转地载置容纳被处理基板例如半导体晶片W的晶舟11的载置台而发挥作用。具体地说，在旋转台10的下部配置有旋转支柱12。旋转支柱12贯穿加热器8的中央部，连接于使旋转台10旋转的旋转机构13。
旋转机构13主要由电动机(未图示)和具有以气密状态从盖体6的下表面侧贯通导入至上表面侧的旋转轴14的旋转导入部15构成。旋转轴14与旋转台10的旋转支柱12连接，通过旋转支柱12将电动机的旋转力传递到旋转台10。因此，通过旋转机构13的电动机使旋转轴14旋转时，旋转轴14的旋转力被传递到旋转支柱12，从而使旋转台10旋转。
晶舟11构成为能够在垂直方向以规定的间隔容纳多片例如100片半导体晶片W或半导体晶片W和模拟晶片。模拟晶片被容纳在晶舟11的规定位置，例如晶舟11的上部或下部。模拟晶片的数目根据容纳的半导体晶片W的片数等而改变。晶舟11以耐热和耐腐蚀性优异的材料例如选自石英、碳化硅(SiC)的材料为主要成分。这样，因为晶舟11被载置在旋转台10上，所以，若旋转台10旋转，则晶舟11旋转，容纳在晶舟11内的半导体晶片W旋转。
在反应管2的周围，以包围反应管2的方式配置有例如由电阻发热体构成的加热器16。反应管2的内部通过该加热器16被升温(加热)到规定的温度，其结果，半导体晶片W被加热到规定的温度。
在反应管2下端附近的侧面，贯穿有将处理气体(例如预处理气体、成膜气体)导入反应管2内的处理气体导入管17。处理气体导入管17通过后述的质量流量控制器(MFC)(图1中未图示、图2中以符号125表示)与处理气体供给源GS1连接。
预处理气体含有选自氮化气体或氧氮化气体，例如氨(NH3)、一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)的1种以上的气体。例如，作为成膜用气体，可以使用将被处理基板的硅表面(例如硅晶片的表面)氧化从而形成氧化硅膜的氧化气体和将该氧化硅膜氮化从而形成氧氮化硅膜(SiON膜)的氮化气体或者氧氮化气体。例如，氧化气体含有选自水(H2O)、氧(O2)的1种以上的气体。例如，氮化气体或氧氮化气体含有选自氨、一氧化氮、一氧化二氮、二氧化氮的1种以上的气体。
另外，在图1中只画出了一根处理气体导入管17，但在本实施方式中，根据处理工序的种类或导入反应管2内的气体的种类，贯穿有多根处理气体导入管17。具体地说，将氧化气体导入反应管2内的气体导入管和将氮化气体或氧氮化气体导入反应管2内的气体导入管(兼用于预处理和成膜处理)，贯穿反应管2下端附近的侧面。
另外，在反应管2下端附件的侧面，贯穿有清洗气体供给管18。清洗气体供给管18通过后述的质量流量控制器(MFC)(图1中未图示、在图2中以符号125表示)连接于清洗气体供给源GS2。
另外，热处理装置1具有进行装置各部分的控制的控制部100。图2是表示控制部100的结构的图。如图2所示，在控制部100中连接有操作面板121、温度传感器(组)122、压力计(组)123、加热器控制器124、MFC125、阀控制部126、真空泵127、晶舟升降机128等。
操作面板121具有显示画面和操作按钮，将操作人员的操作指示传递到控制部100，并且，将来自控制部100的各种信息显示在显示画面上。温度传感器(组)122测定反应管2内和排气管5内的各部分的温度，将该测定值告知控制部100。压力计(组)123测定反应管2内和排气管5内的各部分的压力，将测定值告知控制部100。
加热器控制器124用于分别控制加热器8和加热器16。加热器控制器124响应来自控制部100的指示，对加热器8、加热器16通电以将它们加热。另外，加热器控制器124分别测定加热器8、加热器16的消耗电力并告知控制部100。
MFC125配置在处理气体导入管17、清洗气体供给管18等各配管上。MFC125将流过各配管的气体流量控制在控制部100指示的量。另外，MFC125测定实际流过的气体流量并告知控制部100。
阀控制部126配置在各配管上，将配置在各配管上的阀门的打开程度控制在控制部100指示的值。真空泵127连接于排气管5，排出反应管2内的气体。
通过使盖体6上升，晶舟升降机128将载置在旋转台10上的晶舟11(半导体晶片W)装载到反应管2内。另外，通过使盖体6下降，晶舟升降机128将载置在旋转台10上的晶舟11(半导体晶片W)从反应管2内卸载。
控制部100包含方案存储部111、ROM112、RAM113、I/O端口114和CPU115。它们由总线116相互连接，信息通过总线116在各部分之间传递。
在方案存储部111中，存储有设置方案和多个处理方案。最初制造热处理装置1时，只存储设置方案。设置方案是在生成相应于各热处理装置的热模型等时运行的方案。处理方案是为用户每次实际进行的热处理(process：处理)准备的方案。如后述的图3所示，处理方案规定例如从向反应管2装载半导体晶片W到卸载处理完成后的晶片W的过程中各部分的温度变化、反应管2内的压力变化、处理气体的供给开始和停止时间和供给量等。
ROM112由EEPROM、闪存(flash memory)、硬盘等构成，是存储CPU115的动作程序等的记录介质。RAM113作为CPU115的工作区域等发挥作用。
I/O端口114与操作面板121、温度传感器122、压力计123、加热器控制器124、MFC125、阀控制部126、真空泵127、晶舟升降机128等连接，控制数据和信息的输入输出。
CPU(Central Processing Unit：中央处理器)115构成控制部100的中枢。CPU115运行存储在ROM112中的控制程序，根据来自操作面板121的指示，按照方案存储部111中存储的方案(处理方案)，控制热处理装置1的动作。即，CPU115通过温度传感器(组)122、压力计(组)123、MFC125等测定反应管2内和排气管5内的各部分的温度、压力、流量等。另外，CPU115基于该测定数据，将控制信号输出到加热器控制器124、MFC125、阀控制部126、真空泵127等，上述各部分根据处理方案进行控制。
接着，对使用如以上构成的热处理装置1的氧氮化硅膜的形成方法进行说明。在本实施方式中，首先，在不装载半导体晶片W的状态下，对反应管2内的部件实施预处理。此后，将半导体晶片W装载到反应管2内，使用氧(O2)在半导体晶片W上形成氧化硅膜(热氧化膜)。然后，通过使用氨(NH3)将氧化硅膜氮化，形成氧氮化硅膜。图3是表示本发明的实施方式的成膜方法的方案的图。
另外，在以下的说明中，构成热处理装置1的各部分的动作由控制部100(CPU115)控制。如上所述，通过控制部100(CPU115)控制加热器控制器124(加热器8、加热器16)、MFC125(处理气体导入管17、清洗气体供给管18)、阀控制部126、真空泵127等，各处理中的反应管2内的温度、压力、气体流量等成为按照图3所示的方案的条件。
首先，为了进行预处理，由加热器16将反应管2内设定为规定的装载温度，例如300℃。另外，从清洗气体供给管18将规定量的氮(N2)供给反应管2内。接着，将未容纳半导体晶片W的晶舟11载置在盖体6(旋转台10)上，通过晶舟升降机128使盖体6上升。由此，将晶舟11装载到反应管2内，同时，将反应管2密闭(装载工序)。此外，在形成氧氮化硅膜的接下来的成膜处理中，利用模拟晶片时，在该预处理中，将模拟晶片配置在晶舟11内的规定位置。
接着，从清洗气体供给管18向反应管2内供给规定量的氮，同时，由加热器16将反应管2内加热到规定的氮化温度(处理温度)，例如如图3(a)所示的1000℃。另外，排出反应管2内的气体，将反应管2减压到规定的压力，例如如图3(b)所示的16000Pa(120Torr)。于是，进行该减压和加热操作直到反应管2在规定的压力和温度下稳定(稳定化工序)。
反应管2内在规定的压力和温度下稳定后，就停止从清洗气体供给管18供给氮。然后，从处理气体导入管17将氮化气体(预处理气体)导入到反应管2内，将反应室内的部件的表面氮化(预氮化工序)。这里，例如，如图3(e)所示，以2升/min供给规定量的氨(NH3)作为氮化气体。进行预氮化工序直到反应管2的内壁、模拟晶片、晶舟11等反应管2内的部件表面的氮化几乎饱和。例如，如图3(f)所示，预氮化工序持续进行240分钟。
预氮化工序中的反应管2内的温度，优选设置为600～1050℃、更优选设置为800～1000℃。反应管2内的温度低于600℃时，反应管2的内壁等的氮化过于花费时间。将反应管内的温度设置为600℃以上、特别是800℃以上时，可以在短时间内进行氮化处理。但是，将该温度设置得过高时，就必须有防止构成热处理装置1的部件热劣化的措施。因此，预氮化工序中的反应管2内的温度，优选设置为1050℃以下、更优选设置为1000℃以下。
预氮化工序中的反应管2内的压力，优选设置为665Pa(5Torr)～100000Pa(750Torr)。特别地，预氮化工序中的反应管2内的压力，更优选设置为2660Pa(20Torr)～17290Pa(130Torr)，最优选设置为13300Pa(100Torr)～16000Pa(120Torr)。通过设置为该范围，可以进行有效的氮化处理。
反应管2的内壁等被氮化时，停止从处理气体导入管17供给氨。然后，对反应管2内进行排气，同时，从清洗气体供给管18向反应管2内供给规定量的氮，由此，将反应管2内的气体排出到排气管5(清洗工序)。此外，为了确实排出反应管2内的气体，优选进行循环清洗，即多次重复排出反应管2内的气体和供给氮气。
接着，降低反应管2内的温度，设置为规定的温度、例如300℃。与此同时，从清洗气体供给管18向反应管2内供给规定量的氮，如图3(b)所示，使反应管2内的压力回到常压。然后，通过晶舟升降机128使盖体6下降，将氮化后的晶舟11卸载到反应管2外(卸载工序)。
接着，为了进行成膜处理，将具有硅表面的半导体晶片(典型的是硅晶片)W容纳在晶舟11中。此外，在成膜处理中利用模拟晶片时，将进行了预处理的模拟晶片原样地载置在晶舟11中。接着，将容纳了半导体晶片W的晶舟11载置在盖体6上，通过晶舟升降机128使盖体6上升。由此，将搭载半导体晶片W的晶舟11装载到反应管2内，同时，将反应管2密闭(装载工序)。
接着，从清洗气体供给管18向反应管2内供给规定量的氮，同时，由加热器16将反应管2内加热到规定的氧化温度，例如，如图3(a)所示的800℃。排出反应管2内的气体，将反应管2减压到规定的压力，例如如图3(b)所示的2660Pa(20Torr)。进行该减压和加热操作直到反应管2在规定的压力和温度下稳定(稳定化工序)。
另外，控制旋转机构13的电动机，使旋转台10旋转、使晶舟11旋转。通过使晶舟11旋转，晶舟11中容纳的半导体晶片W也旋转，半导体晶片W被均匀地加热。
反应管2内在规定的压力和温度下稳定时，停止从清洗气体供给管18供给氮。然后，从处理气体导入管17将氧化气体导入到反应管2内，将晶片W的硅表面氧化以形成氧化硅膜(氧化工序)。这里，例如，如图3(d)所示，以5升/min供给规定量的氧(O2)作为氧化气体。例如，如图3(f)所示，氧化工序持续进行5～20分钟。
在半导体晶片W的表面形成规定厚度的氧化硅膜时，停止从处理气体导入管17供给氧。然后，对反应管2内进行排气，同时，从清洗气体供给管18向反应管2内供给规定量的氮，将反应管2内的气体排出到排气管5(清洗工序)。
接着，从清洗气体供给管18将确定量的氮供给反应管2内，同时，由加热器16将反应管2内加热到规定的氮化温度，例如如图3(a)所示的900℃。另外，排出反应管2内的气体，将反应管2减压到规定的压力，例如如图3(b)所示的8000Pa(60Torr)。然后，将该减压和加热操作进行到反应管2在规定的压力和温度下稳定(稳定化工序)。另外，与上述同样地控制旋转机构13的电动机，使旋转台10旋转、使晶舟11旋转，均匀地加热半导体晶片W。
反应管2内在规定的压力和温度下稳定时，停止从清洗气体供给管18供给氮。然后，从处理气体导入管17将氮化气体导入反应管2内，将晶片W表面的氧化硅膜氮化以形成氧氮化硅膜(膜氮化工序)。这里，例如，如图3(e)所示，以2升/min供给规定量的氨作为氮化气体。例如，如图3(f)所示，膜氮化工序持续进行1～15分钟。通过这样的工序形成的氧氮化硅膜，例如，膜厚为10nm～30nm、氮浓度为5％～20％。
在半导体晶片W的表面形成规定厚度的氧氮化硅膜时，停止从处理气体导入管17供给氨。然后，对反应管2内进行排气，同时，从清洗气体供给管18将规定量的氮供给反应管2内，将反应管2内的气体排出到排气管5(清洗工序)。
接着，降低反应管2内的温度，设置为规定的温度、例如300℃。与此同时，从清洗气体供给管18将规定量的氮供给反应管2内，如图3(b)所示，使反应管2内的压力回到常压。然后，通过晶舟升降机128使盖体6下降，将晶舟11和形成氧氮化硅膜的晶片W一起卸载到反应管2外(卸载工序)。
<实验1>
对由上述成膜方法形成的氧氮化硅膜的氮浓度进行确认。具体地说，涉及上述实施方式中进行预处理的实施例PE1～5和不进行预处理的对照例CE1、2，进行上述的成膜处理，在硅晶片上形成氧氮化硅膜。然后，用X射线光电子分光法(XPS(X-ray Photoelectron Spectroscopy)测定)测定氧氮化硅膜中的氮浓度。另外，根据由二次离子质谱法(SIMS(Secondary ion mass spectrometry)测定)测定的模拟晶片中的热氧化膜中含有的氮的混入量来判断在成膜处理中利用的模拟晶片的状态。作为模拟晶片，使用具有100nm厚的热氧化膜的硅晶片。
图4是表示实验1中使用的实施例PE1～5和对照例CE1、2的数据的图。图5是表示在图4中提及的实施例PE1～5和对照例CE1、2的氧氮化硅膜中的氮浓度的图表。
在实施例PE1～5中，在成膜处理之前，使用氨作为氮化气体进行上述的预处理。实施例PE1～5的氮化时间，分别为2、4、6、8、6小时。在实施例PE1～4中，在预处理前、将新的模拟晶片(具有100nm厚的热氧化膜)容纳在晶舟11中，即，将模拟晶片更换为新品。在实施例PE5中，在预处理前、不将模拟晶片更换为新品(即使用通过预氮化、表面已经被氮化的模拟晶片)。
在对照例CE1、2中，在成膜处理之前，不进行上述的预处理。在对照例CE1中，在成膜处理前、不将模拟晶片更换为新品(即使用通过预氮化、表面已经被氮化的模拟晶片)。在对照例CE2中，在成膜处理前、将模拟晶片更换为新品。
在图5中，如对照例CE2和实施例PE1～4所示，即使将模拟晶片更换为新品，通过进行预处理(预氮化工序)也可以提高氧氮化硅膜中含有的氮浓度。特别地，通过进行4小时以上的预氮化工序，可以使氧氮化硅膜中含有的氮浓度提高。可以认为这是因为：通过4小时的预氮化工序，反应管2内的部件(反应管2的内壁、晶舟11、模拟晶片等)表面的氮化已达到几乎饱和的状态。
另外，通过进行6小时以上的预氮化工序，可以使氧氮化硅膜中含有的氮浓度大大地提高。可以认为这是因为：通过进行6小时以上的预氮化工序，反应管2内的部件(反应管2的内壁、晶舟11、模拟晶片等)表面的氮化达到完全饱和。如图4所示，在实施例PE3、4中，模拟晶片被氮化成为饱和状态。
另外，如对照例CE1和实施例PE1～5所示，通过使用本实施方式的成膜方法，相比于不进行上述预处理的以往的成膜方法，可以使氧氮化硅膜中含有的氮浓度提高。另外，如实施例PE3和实施例PE5所示，不论模拟晶片有无更换，氧氮化硅膜的氮浓度几乎是相同的值，即几乎不变。即，不会象对照例CE1和对照例CE2的关系那样，由于模拟晶片的更换而导致氧氮化硅膜的氮浓度降低。可以认为这是因为通过预氮化工序、反应管2内的部件(反应管2的内壁、晶舟11、模拟晶片等)表面的氮化达到被饱和状态的缘故。
如上所述，通过使用本实施方式的成膜方法，可以抑制氧氮化硅膜中含有的氮浓度的变化。另外，可以连续稳定地形成期望的氮浓度的氧氮化硅膜。
<实验2>
接着，在利用上述的成膜方法形成氧氮化硅膜后，进行反应管2(石英)的氮浓度的测定。具体地说，涉及上述实施方式中进行预处理的实施例PE6～8和不进行预处理的对照例CE3，进行上述的成膜处理，从而在硅晶片上形成氧氮化硅膜。然后，用X射线光电子分光法(XPS测定)测定在处理中使用的反应管2的氮浓度。另外，根据由二次离子质谱法(SIMS测定)测定的构成反应管2的石英中含有的氮的混入量来判断反应管2的状态。此外，作为模拟晶片，使用将表面预氮化并达到饱和的模拟晶片。
图6是表示实验2中使用的实施例PE6～8和对照例CE3数据的图。图7是表示图6中提及的实施例PE6～8和对照例CE3的反应管的氮浓度的图。
在实施例PE6～8中，将反应管2更换为新品，在成膜处理之前，使用氨作为氮化气体进行上述的预处理。实施例PE6～8的氮化时间分别是2、4、6小时。在对照例CE3中，将反应管2更换为新品，在成膜处理之前，不进行上述的预处理。
如图6和图7所示，通过进行2小时的预氮化工序，构成反应管2的石英几乎全部被氮化。特别地，通过进行4小时以上的预氮化工序，构成反应管2的石英已被氮化到饱和。因此，在将反应管2更换为新品时，希望进行2小时以上、特别是进行4小时以上的预氮化工序。
如以上说明，根据本实施方式，通过预处理，将反应管2内的部件(反应管2的内壁、晶舟11、模拟晶片等)氮化到几乎饱和。由此，形成的氧氮化硅膜的氮浓度不会降低。而且，可以抑制氧氮化硅膜中含有的氮浓度的变化。另外，可以连续稳定地形成期望的氮浓度的氧氮化硅膜。
此外，在上述实施方式中，每次氧氮化硅膜的成膜工序中都显示进行预氮化工序的状态。但是，在氧氮化硅膜中含有的氮浓度的变化不成为问题的范围内，也可以每进行多次成膜工序进行一次预氮化工序。
在上述实施方式中，使用氨作为预处理气体和将氧化膜氮化的氮化气体。但是，预处理气体也可以是其它的氮化气体或者氧氮化气体，例如一氧化氮、一氧化二氮、二氧化氮等。
在上述实施方式中，在不将预处理气体等离子化的状态下(即，以非等离子状态)将其供给反应管2内，这里，通过加热使预处理气体活化。然后，利用该被活化的预处理气体将反应管2内的部件(反应管2的内壁、晶舟11、模拟晶片等)表面氮化。取而代之，可以一边将预处理气体等离子化(即，以等离子状态)供给反应管2内，以边用该被活化的预处理气体使反应管2内的部件氮化。
图8是表示本发明的第二实施方式的立式热处理装置的图。该装置201除了在处理气体导入管17上配置有等离子体生成器202以外，与上述的热处理装置1同样地构成。根据该成膜装置201，从处理气体供给源GS1供给的预处理气体，在通过等离子体生成器202时被等离子化从而活化(生成氮活性种)。这样，将预处理气体在被活化的状态下供给反应管2内，通过气体中的氮活性种，反应管2内的部件(反应管2的内壁、晶舟11、模拟晶片等)被氮化。此时，反应管2内的温度，优选设置为200～800℃。另外，反应管2内的氨的压力(氨分压)优选设置为13.3～16000Pa(0.1～120Torr)。通过设置在该范围，可以进行有效的氮化处理。
作为等离子体生成器202，可以使用平行平板型、磁控管型、耦合型、ECR(Electron Cyclotron Resonance：电子回旋共振)型等各种等离子体生成器。等离子体生成器202使用RF电源时，优选施加50～2000W的例如13.56MHz的高频电力。
另外，使用成膜装置201时，可以在氧氮化硅膜的形成工序(氧化工序、膜氮化工序)中利用等离子。此时，可以使氧化工序和膜氮化工序中反应管2内的温度低于先前的实施方式。
在上述实施方式中，反应管2等由石英形成，但也可以由例如碳化硅(SiC)形成。此时，通过预处理，也可以抑制氧氮化硅膜中含有的氮浓度的变化。另外，可以连续稳定地形成期望的氮浓度的氧氮化硅膜。
在上述实施方式中，进行240分钟(4小时)预氮化工序(氮化时间)。但是，预氮化工序的优选时间，随反应管2内的温度、构成反应管2等的石英的构成状态、模拟晶片的种类、预处理气体的种类等而变化。因此，预氮化工序也可以不足4小时。
在上述实施方式中，每种处理工序都配置有处理气体导入管17。取而代之，例如，也可以是每种气体都设置有处理气体导入管17。还可以以从多根气体导入管导入相同的气体的方式在反应管2的下端附件的侧面贯穿多根处理气体导入管17。此时，从多根处理气体导入管17向反应管2内供给处理气体，可以将处理气体更均匀地导入反应管2内。
在本实施方式中，使用单管结构的间歇式热处理装置作为热处理装置。取而代之，本发明可以使用例如反应管由内管和外管构成的双层管结构的间歇式立式热处理装置。本发明还可以使用单片式的热处理装置。被处理基板不限定于半导体晶片W，也可以是例如LCD用的玻璃基板。
热处理装置的控制部100，不限于专用的系统，能够使用通常的计算机系统实现。例如，通过将存储用于执行上述处理的程序的记录介质(软盘、CD-ROM等)中的该程序安装在通用的计算机上，可以构成执行上述处理的控制部100。
用于提供这些程序的方法是任意的。程序除了可以如上所述通过规定的记录介质提供以外，也可以通过例如通信线路、通信网络、通信系统等提供。此时，例如，也可以在通信网络的公告板(BBS)上公布该程序，将其叠加在载波中通过网络提供。然后，启动这样提供的程序，可以在OS的控制下、通过与其它应用程序同样地运行来实施上述的处理。
其他优点和改型对于本领域技术人员将是显而易见的。因此，本发明的更广泛的实施方式不局限于在此显示和说明的具体细节和代表性的实施例。因此，可进行不同的改型，而不脱离由所附权利要求及其等效物所确定的总体发明构思的实质和范围。

Claims (18)

1.一种在反应室内、在被处理基板上形成氧氮化硅膜的半导体处理用的成膜方法，其特征在于，具备：
在不装载所述被处理基板的状态下，对所述反应室内的部件实施预处理的工序，在此，向所述反应室内供给含有氮化气体或氧氮化气体的预处理气体，同时，将所述反应室内设定为第一温度和第一压力；和
接着，将所述被处理基板装载到所述反应室内进行成膜处理，由此在所述被处理基板上形成氧氮化硅膜的工序，
所述预处理进行到所述反应室内的部件的表面的氮化饱和为止。
2.如权利要求1所述的方法，其特征在于：
所述反应室的内表面以选自石英、碳化硅的材料为主要成分。
3.如权利要求1所述的方法，其特征在于：
所述预处理在不将所述预处理气体等离子化的状态下、将其供给到所述反应室内。
4.如权利要求3所述的方法，其特征在于：
所述第一温度在600～1050℃的范围内。
5.如权利要求3所述的方法，其特征在于：
所述第一压力在665Pa～100kPa的范围内。
6.如权利要求1所述的方法，其特征在于：
所述预处理一边将所述预处理气体等离子化，一边将其供给到所述反应室内。
7.如权利要求6所述的方法，其特征在于：
所述第一温度在200～800℃的范围内。
8.如权利要求6所述的方法，其特征在于：
所述第一压力在13.3Pa～16kPa的范围内。
9.如权利要求1所述的方法，其特征在于：
所述预处理气体含有选自氨、一氧化氮、一氧化二氮、二氧化氮中的1种以上的气体。
10.如权利要求1所述的方法，其特征在于：
形成所述氧氮化硅膜的成膜处理，具备：
在所述反应室内、在所述被处理基板上形成氧化硅膜的工序；和
接着，在所述反应室内，将所述被处理基板上的所述氧化硅膜氮化的工序。
11.如权利要求10所述的方法，其特征在于：
所述被处理基板具备硅表面，形成所述氧化硅膜的工序通过向所述反应室内供给氧化气体，对所述硅表面进行氧化。
12.如权利要求10所述的方法，其特征在于：
所述预处理气体是氮化气体，将所述氧化硅膜氮化的工序是通过向所述反应室内供给与所述氮化气体相同的氮化气体而进行的。
13.如权利要求1所述的方法，其特征在于：
所述被处理基板与支撑部件一起在所述反应室中装载/卸载，所述预处理是将不支撑所述被处理基板的所述支撑部件配置在所述反应室内而进行的。
14.一种半导体处理用的成膜装置，其特征在于，具有：
容纳被处理基板的反应室，
在所述反应室内支撑所述被处理基板的支撑部件，
加热所述反应室内的所述被处理基板的加热器，
对所述反应室内进行排气的排气系统，
将含有氮化气体或氧氮化气体的预处理气体供给到所述反应室内的预处理气体供给系统，
将用于形成氧氮化硅膜的成膜气体供给到所述反应室内的成膜气体供给系统，和
控制所述装置的动作的控制部；
所述控制部运行下述工序：
在不装载所述被处理基板的状态下，对所述反应室内的部件实施预处理的工序，在此，将所述预处理气体供给到所述反应室内，同时，将所述反应室内设定为第一温度和第一压力，和
接着，将所述被处理基板装载到所述反应室内进行成膜处理，由此在所述被处理基板上形成氧氮化硅膜的工序，
在对所述反应室内的部件实施预处理的工序中，所述预处理进行到所述反应室内的部件的表面的氮化饱和为止。
15.如权利要求14所述的装置，其特征在于：
所述反应室的内表面以选自石英、碳化硅的材料为主要成分。
16.如权利要求14所述的装置，其特征在于，还具有：
以一边将所述预处理气体等离子化、一边将其供给到所述反应室内的方式配置的等离子生成器。
17.如权利要求14所述的装置，其特征在于：
所述成膜气体供给系统具有氧化气体供给系统和氮化气体供给系统；
所述控制部构成为使得形成所述氧氮化硅膜的成膜处理具有：
在所述反应室内、在所述被处理基板上形成氧化硅膜的工序，和
接着，在所述反应室内、将所述被处理基板上的所述氧化硅膜氮化的工序。
18.如权利要求17所述的装置，其特征在于：
所述预处理气体供给系统共有所述成膜气体供给系统和所述氮化气体供给系统。
CNB2005101343349A 2004-12-14 2005-12-14 半导体处理用成膜方法和装置 Expired - Fee Related CN100474528C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004361108 2004-12-14
JP2004361108A JP4541864B2 (ja) 2004-12-14 2004-12-14 シリコン酸窒化膜の形成方法、形成装置及びプログラム

Publications (2)

Publication Number Publication Date
CN1790629A CN1790629A (zh) 2006-06-21
CN100474528C true CN100474528C (zh) 2009-04-01

Family

ID=36584565

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101343349A Expired - Fee Related CN100474528C (zh) 2004-12-14 2005-12-14 半导体处理用成膜方法和装置

Country Status (5)

Country Link
US (1) US7981809B2 (zh)
JP (1) JP4541864B2 (zh)
KR (1) KR100964045B1 (zh)
CN (1) CN100474528C (zh)
TW (1) TWI375259B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541864B2 (ja) * 2004-12-14 2010-09-08 東京エレクトロン株式会社 シリコン酸窒化膜の形成方法、形成装置及びプログラム
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007019145A (ja) * 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP4438850B2 (ja) * 2006-10-19 2010-03-24 東京エレクトロン株式会社 処理装置、このクリーニング方法及び記憶媒体
JP5008957B2 (ja) 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
JP5151260B2 (ja) * 2007-06-11 2013-02-27 東京エレクトロン株式会社 成膜方法及び成膜装置
KR100916533B1 (ko) * 2007-09-21 2009-09-11 피에스케이 주식회사 기판 처리 장치 및 방법
JP2010147265A (ja) * 2008-12-19 2010-07-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US8473975B1 (en) 2012-04-16 2013-06-25 The Nielsen Company (Us), Llc Methods and apparatus to detect user attentiveness to handheld computing devices
JP6298391B2 (ja) * 2014-10-07 2018-03-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6779165B2 (ja) 2017-03-29 2020-11-04 東京エレクトロン株式会社 金属汚染防止方法及び成膜装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246281A (ja) * 1984-05-23 1985-12-05 セイコーエプソン株式会社 石英材の窒化処理方法
JPS6125636A (ja) * 1984-07-13 1986-02-04 Toshiba Mach Co Ltd 気相成長装置
JP2793416B2 (ja) 1992-03-06 1998-09-03 沖電気工業株式会社 絶縁膜形成方法
US5587128A (en) * 1992-05-01 1996-12-24 The Trustees Of The University Of Pennsylvania Mesoscale polynucleotide amplification devices
JP3297958B2 (ja) * 1994-03-04 2002-07-02 ソニー株式会社 薄膜形成方法
JPH08222575A (ja) * 1995-02-13 1996-08-30 Toshiba Ceramics Co Ltd 半導体水素熱処理用表面改質石英治具
JP3080867B2 (ja) * 1995-09-25 2000-08-28 日本電気株式会社 Ｓｏｉ基板の製造方法
KR100502945B1 (ko) * 1996-11-14 2005-11-23 동경 엘렉트론 주식회사 플라즈마처리장치의세정방법
JP3341619B2 (ja) * 1997-03-04 2002-11-05 東京エレクトロン株式会社 成膜装置
TW460943B (en) * 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
US6451686B1 (en) * 1997-09-04 2002-09-17 Applied Materials, Inc. Control of semiconductor device isolation properties through incorporation of fluorine in peteos films
US6323119B1 (en) * 1997-10-10 2001-11-27 Applied Materials, Inc. CVD deposition method to improve adhesion of F-containing dielectric metal lines for VLSI application
US6211065B1 (en) * 1997-10-10 2001-04-03 Applied Materials, Inc. Method of depositing and amorphous fluorocarbon film using HDP-CVD
US6624064B1 (en) * 1997-10-10 2003-09-23 Applied Materials, Inc. Chamber seasoning method to improve adhesion of F-containing dielectric film to metal for VLSI application
US5976900A (en) * 1997-12-08 1999-11-02 Cypress Semiconductor Corp. Method of reducing impurity contamination in semiconductor process chambers
US6194038B1 (en) * 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
KR100327329B1 (ko) 1998-12-11 2002-07-04 윤종용 저압하의실리콘산화막및산질화막형성방법
US6530992B1 (en) * 1999-07-09 2003-03-11 Applied Materials, Inc. Method of forming a film in a chamber and positioning a substitute in a chamber
JP3367497B2 (ja) * 2000-02-23 2003-01-14 日本電気株式会社 半導体装置の製造方法
JP4790896B2 (ja) * 2000-05-26 2011-10-12 エーユー オプトロニクス コーポレイション トップゲート型ｔｆｔを含むアクティブマトリックスデバイスの製造方法および製造装置
US6413321B1 (en) * 2000-12-07 2002-07-02 Applied Materials, Inc. Method and apparatus for reducing particle contamination on wafer backside during CVD process
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
US6846745B1 (en) * 2001-08-03 2005-01-25 Novellus Systems, Inc. High-density plasma process for filling high aspect ratio structures
US6734101B1 (en) * 2001-10-31 2004-05-11 Taiwan Semiconductor Manufacturing Company Solution to the problem of copper hillocks
JP2003243388A (ja) 2002-02-15 2003-08-29 Seiko Epson Corp 半導体装置の製造方法及びｃｖｄ装置
JP3982402B2 (ja) * 2002-02-28 2007-09-26 東京エレクトロン株式会社 処理装置及び処理方法
KR20030097442A (ko) * 2002-06-21 2003-12-31 삼성전자주식회사 반도체 소자의 질화막 형성방법
JP3946130B2 (ja) * 2002-11-20 2007-07-18 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4430918B2 (ja) * 2003-03-25 2010-03-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法及び薄膜形成方法
JP3974547B2 (ja) * 2003-03-31 2007-09-12 株式会社東芝 半導体装置および半導体装置の製造方法
US7723228B2 (en) * 2003-05-20 2010-05-25 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US7371427B2 (en) * 2003-05-20 2008-05-13 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US20050082002A1 (en) * 2003-08-29 2005-04-21 Yuusuke Sato Method of cleaning a film-forming apparatus and film-forming apparatus
US6974781B2 (en) * 2003-10-20 2005-12-13 Asm International N.V. Reactor precoating for reduced stress and uniform CVD
JP4584572B2 (ja) * 2003-12-22 2010-11-24 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
US7288284B2 (en) * 2004-03-26 2007-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Post-cleaning chamber seasoning method
JP4541864B2 (ja) * 2004-12-14 2010-09-08 東京エレクトロン株式会社 シリコン酸窒化膜の形成方法、形成装置及びプログラム

Also Published As

Publication number Publication date
US7981809B2 (en) 2011-07-19
JP2006173236A (ja) 2006-06-29
CN1790629A (zh) 2006-06-21
JP4541864B2 (ja) 2010-09-08
KR20060067843A (ko) 2006-06-20
US20060128161A1 (en) 2006-06-15
TW200701344A (en) 2007-01-01
KR100964045B1 (ko) 2010-06-16
TWI375259B (en) 2012-10-21

Similar Documents

Publication Publication Date Title
CN100474528C (zh) 半导体处理用成膜方法和装置
CN1800444B (zh) 成膜装置及其使用方法
CN101192534B (zh) 半导体处理用的成膜装置及其使用方法
TWI374481B (en) Film formation method and apparatus for semiconductor process
US9012331B2 (en) Etching method and non-transitory storage medium
US7368384B2 (en) Film formation apparatus and method of using the same
CN100589230C (zh) 薄膜形成方法及半导体处理设备
CN101144181B (zh) 半导体处理用的成膜装置及其使用方法
TW200832554A (en) Film formation method and apparatus for forming silicon oxide film
US20060121211A1 (en) Chemical vapor deposition apparatus and chemical vapor deposition method using the same
EP3029718B1 (en) Substrate processing method and recording medium
JP2011135044A (ja) 成膜方法および成膜装置
US9920424B2 (en) Method of cleaning thin film forming apparatus, thin film forming method, thin film forming apparatus and non-transitory recording medium
KR20100130968A (ko) 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법
US20080107824A1 (en) Film formation method and apparatus for semiconductor process
US9460914B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
US7691445B2 (en) Film formation apparatus and method of using the same
US20090114156A1 (en) Film formation apparatus for semiconductor process
US20200123654A1 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
CN101311336B (zh) 薄膜形成装置及其使用方法
CN109314046A (zh) 基板处理装置、半导体装置的制造方法以及记录介质
CN102655085A (zh) 氮化钛膜的形成方法和氮化钛膜的形成装置
CN100533656C (zh) 成膜装置及其使用方法
CN105990101A (zh) 氮化硅膜的形成方法以及氮化硅膜的形成装置
JP3068372B2 (ja) 薄膜形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20151214

EXPY Termination of patent right or utility model