CN100481374C - 具有自对准栅导电层的非易失性半导体存储器及其制造方法 - Google Patents

具有自对准栅导电层的非易失性半导体存储器及其制造方法 Download PDF

Info

Publication number
CN100481374C
CN100481374C CNB2004101019092A CN200410101909A CN100481374C CN 100481374 C CN100481374 C CN 100481374C CN B2004101019092 A CNB2004101019092 A CN B2004101019092A CN 200410101909 A CN200410101909 A CN 200410101909A CN 100481374 C CN100481374 C CN 100481374C
Authority
CN
China
Prior art keywords
pattern
conductive
isolation pattern
layer
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004101019092A
Other languages
English (en)
Other versions
CN1630058A (zh
Inventor
张永官
李昌炫
金载勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1630058A publication Critical patent/CN1630058A/zh
Application granted granted Critical
Publication of CN100481374C publication Critical patent/CN100481374C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

公开了一种具有自对准栅导电层的半导体器件及其制造方法。在本发明的某些实施例中，在半导体衬底上形成多个场隔离图形，以在半导体衬底中限定多个有源区。然后通过例如热退火工艺增加场隔离图形的密度。然后在各个有源区上形成多个栅绝缘图形。然后在各个栅绝缘图形上形成多个第一导电图形。

Description

具有自对准栅导电层的非易失性半导体存储器及其制造方法
要求的优先权
本申请根据35U.S.C.§119要求2003年12月19申请的韩国专利申请号2003-94000的优先权，在此将其阐述的公开内容全部引入作为参考。
技术领域
本发明涉及非易失性半导体存储器件及其形成方法。更具体，本发明涉及具有自对准层的非易失性半导体存储器件及其制造方法。
背景技术
通常，通过在半导体衬底中形成限定多个有源区的场隔离层制造金属氧化物半导体场效应晶体管(MOSFET)。通常使用浅沟槽隔离(STI)技术形成场隔离层。当使用STI技术时，在半导体衬底上形成沟槽掩模图形。然后在各向异性刻蚀工序中使用沟槽掩模图形作为蚀刻掩模，以在半导体衬底处形成沟槽，然后填充沟槽以形成场隔离层。
在形成非易失性存储器的情况下，跨越各个有源区形成控制栅电极(或栅电极)，其下有浮栅电极。用于形成浮栅电极的工序通常包括两个构图工序。第一构图工序采用平行于有源区蔓延的掩模图形。第二构图工序使用在可以用来形成栅电极的有源区的垂直方向中蔓延的掩模图形。
但是，使用在有源区的平行方向中蔓延的掩模图形的构图工序需要附加的掩模图形。因此，为了形成浮栅电极，应该附加地执行光刻工序。在该光刻工序中，工艺参数如浮栅电极重叠场隔离层的每个边缘的宽度和“重叠对称性”(即，浮栅电极与场隔离层重叠的对称性)被严格地控制。但是，随着半导体器件变得更高度地集成，精确地控制这些工艺参数变得困难，以及光刻工序的成本可能较高。
发明内容
根据本发明的一个方面，提供一种制造半导体器件的方法，包括：
在半导体衬底上形成沟槽掩模图形，沟槽掩模图形的每一个形成为具有连续层叠的焊盘氧化物图形和氮化硅图形；
在沟槽掩模图形之间的半导体衬底处形成限定有源区的沟槽；
在沟槽和沟槽掩模图形之间的间隔中形成场隔离图形；
除去氮化硅图形以暴露焊盘氧化物图形；
热退火具有暴露的焊盘氧化物图形的衬底，以增加场隔离图形的密度；
除去焊盘氧化物图形，以暴露有源区；
在多个有源区的每一个上形成多个栅绝缘图形；以及
在多个栅绝缘图形的每一个上形成多个第一导电图形。
附图说明
包括的附图提供本发明的进一步理解并被引入和构成本申请的一部分，附图图示了本发明的某些实施例。在附图中：
图1-6图示了根据本发明的实施例形成半导体器件的方法的剖面图。
图7示出了根据本发明的再一实施例形成半导体器件的方法的剖面图。
图8图示了在焊盘氧化层的去除过程中非致密的场隔离图形怎样被刻蚀的剖面图。
图9图示了可以在第一导电图形的顶表面上形成的裂缝的剖面图。
图10是根据本发明的实施例的非易失性存储器件的透视图。
具体实施方式
下面将参考附图更完全地描述本发明的实施例，在附图中示出了本发明的实施例。但是，本发明可以以多种不同的方式体现，不应该认为局限于在此阐述的实施例。相反地，提供这些实施例以便本公开是彻底的和完全的，并将本发明的范围完全传递给所述领域的技术人员。在整篇中，相同的标记始终指相同的元件。
应当理解尽管在此可以使用术语第一和第二等描述各种元件，但是这些元件不应该受这些术语限制。使用这些术语仅仅使一个元件与另一元件相区别。例如，在不脱离本发明的范围的条件下，下面论述的第一元件可以称为第二元件，同样，第二元件可以称为第一元件。在此使用的术语“和/或”包括一个或多个相关列项的一种或多种组合。
应当理解当一个元件例如层、区域或衬底被称为在另一元件“上”或在另一个元件“上”延伸时，它可以直接在另一元件“上”或直接在另一元件上延伸或也可以存在插入元件。相反，当一个元件称为“直接在另一个元件“上”或直接在另一个元件“上”延伸时，不存在插入元件。应当理解当一个元件称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件或可以存在插入元件。相反，当一个元件称为“直接连接”或“直接耦接”到另一个元件时，不存在插入元件。用来描述元件之间的关系的其他单词应该以同样的方式理解(例如，“在...之间”与“直接在...之间”、“邻近”与“直接邻近”等)。
在此可以使用相对术语如“在...下面”或“在...之上”或“上部”或“下部”或“水平”或“垂直”描述一个元件、层或区域与图中所示的其它元件、层或区域的关系。应当理解这些术语是用来包括除图中描绘的取向之外的器件的不同取向。
在此参考剖面图描述了本发明的实施例，剖面图是本发明的理想化实施例(和中间结构)的示意性图示。为了清楚可以放大附图中的层和区域的厚度。此外，由于例如制造技术和/或容差的变化应当预想到图示的形状变化。因此，本发明的实施例不应该认为限于在此所示的区域的特定形状而是包括由制造所得的形状变化。例如，图示为矩形的注入区一般地将具有圆润的或弯曲的特点和/或在其边缘具有注入浓度的梯度而不是从注入区至非注入区的二元变化。同样，通过注入形成的掩埋区可以引起掩埋区和通过其进行注入的表面之间区域中发生某些注入。因此，图中所示的区域本质上是示意性的且它们的形状不打算图示器件区域的实际形状以及不打算限制本发明的范围。
在此使用的专业词汇是仅仅用于描述具体实施例而不是限制本发明。如在此使用的单数形式“a”，“an”以及“the”同样试图包括复数形式，除非上下文另外清楚地表明。还应当理解，在此使用的术语“comprises”、“comprising”、“includes”和/或“including”，具体说明部件、整体、步骤、操作、元件、和/或零件的存在，但是不排除存在或增加一个或多个其他部件、整体、步骤、操作、元件、零件和/或其组。
除非另外限定，在此使用的所有术语(包括技术和科学术语)具有与由本发明所属的技术领域的普通技术人员通常理解的相同意思。还应当理解术语如在通常使用的词典中定义的那些术语应该解释为具有符合相关技术的环境中的意思且不被解释理想化或过于形式感知的意思，除非在此被清楚地限定。
如图1所示，形成露出半导体衬底10的预定区的沟槽掩模图形20。沟槽掩模图形20可以包括连续地层叠的焊盘氧化物图形22和氮化硅图形24。
为了形成沟槽掩模图形20，可以形成并构图沟槽掩模层。沟槽掩模层可以包括多层绝缘层，多层绝缘层包括焊盘氧化层和氮化硅层。沟槽掩模层还可以包括中温氧化物(MTO)和/或抗折射层。MTO和抗折射层可以连续地层叠在氮化硅层上。
在本发明的某些实施例中，氮化硅图形24可以用作后续沟槽刻蚀工序中的蚀刻掩模和作为限定场隔离层形状的铸模层。氮化硅图形24可以具有例如约800至2000埃的厚度。焊盘氧化物图形22可以吸收氮化硅图形24和硅衬底10之间的应力，该应力由于其热膨胀系数之间差异可能发生的。如图2所示，可以使用沟槽掩模图形20作为刻蚀掩模刻蚀半导体衬底10，以在沟槽掩模图形20当中的半导体衬底10形成沟槽12。例如可以使用采用等离子体的各向异性刻蚀工序形成沟槽12。但是，这种各向异性刻蚀工艺可能在沟槽12的内壁引起刻蚀损坏。由此，可以在形成沟槽12之后执行热氧化工序，以处理任意这种刻蚀损坏。该热氧化工艺可以在沟槽12的内壁形成热氧化层15。
然后可以在衬底上形成场隔离层30。如图2所示，场隔离层30可以填充沟槽12以及可以形成覆盖沟槽掩模图形20的顶表面和被沟槽掩模图形20围绕的间隙。在本发明的某些实施例中，场隔离层30可以由下列材料的一种或多种形成：高温氧化物(HTO)、等离子体增强的四乙基原硅酸酯(PETEOS)层、MTO、高密度等离子体(HDP)氧化物层和/或旋涂玻璃(SOG)层。例如，场隔离层30可以包括连续地层叠的HTO层和PETEOS层。
参考图3，然后可以采用例如平面化刻蚀工艺部分地除去场隔离层30，以露出氮化硅图形24。平面化-刻蚀工艺可以包括例如化学机械抛光(CMP)工艺。由于该工艺，在沟槽掩模图形20中的沟槽12中和间隙区中形成场隔离图形35。场隔离图形35的高度和宽度可以由沟槽掩模图形20之间的高度和距离决定。
接下来，可以有选择地除去露出的氮化硅图形24，以露出焊盘氧化物图形22。在本发明的某些实施例中，可以使用在氮化硅图形24和焊盘氧化物图形22和场隔离图形35之间具有刻蚀选择率的刻蚀方法除去氮化硅图形24。
在除去氮化硅图形24之后，可以执行热退火工艺。可以使用该热退火工艺增加场隔离图形35的密度，以便它们在可以用来除去焊盘氧化物图形22的后续工序中不会过度地凹陷。在本发明的某些实施例中，可以在从约0.3至1.5大气压的压力范围下和在从约500至900摄氏度的温度范围下执行热退火工序约5分钟至约1小时。例如，在一个具体实施例中，可以在大气压下和在800摄氏度的温度下执行热退火工序30分钟。应当理解可以使用其他各种退火工艺，以及在退火工序中温度和/或压力可以或不必始终保持恒定。还应当理解可以在工序中不同的点如在除去氮化硅图形24之前执行热退火工序。
也可以执行离子-注入工序，以将杂质注入焊盘氧化物图形22下面的半导体衬底10中。可以使用热退火工序激活离子-注入工序中注入的杂质。
如图4所示，接下来可以除去焊盘氧化物图形22，以露出部分半导体衬底10。例如可以使用在焊盘氧化物图形22和半导体衬底10之间具有刻蚀选择率的刻蚀工艺除去焊盘氧化物图形22。在本发明的某些实施例中，为了减小和/或最小化刻蚀损坏，使用各向同性蚀刻法除去焊盘氧化物图形22。
在本发明的某些实施例中，场隔离图形35和焊盘氧化物图形22可以由氧化硅形成。在这种实施例中，与焊盘氧化物图形22一起刻蚀场隔离图形35，以便在用来除去焊盘氧化物图形22的刻蚀工序过程中场隔离图形35变为凹陷的场隔离图形35′。因此，每个场隔离图形35的上部侧边(即，距半导体衬底10的最远部分)可以凹陷为具有比沟槽12中的场隔离图形35′的底部更窄的宽度。换句话说，场隔离图形35′的突出部分比沟槽12中的下部更窄。由于可以使用各向同性刻蚀工艺形成凹陷区，因此有源区的每个侧边上的场隔离图形35′的上部凹陷的宽度可以基本上相同。此外，可以将场隔离图形35′的上部凹陷的程度控制为通过上述热退火工艺使场隔离层35致密的程度。因此，该工艺可以被控制，以致在用来除去焊盘氧化物图形22的工序过程中场隔离图形35′不会过度地凹陷。
也如图4所示，可以在半导体衬底10的顶表面上形成栅绝缘图形40。栅绝缘图形层40可以由例如选自由氧化硅、氮化钨、氮化钛、氮化钽、氮化硅和/或氮氧化硅构成的组的至少一种材料形成。例如，可以使用热氧化工艺由氧化硅形成栅绝缘图形40。
参考图5，可以在半导体衬底10、栅绝缘图形40和场隔离图形35′上形成第一导电层。第一导电层例如可以由选自由多晶硅、钨、钴、硅化钨、硅化钴和/或铜构成的组的至少一种材料形成。例如，第一导电层可以包括多晶硅层。
接下来，第一导电层被可以平整-刻蚀，直到露出场隔离图形35′的顶表面。这些可以例如使用CMP工艺来完成。由于该工艺，可以在隔离图形35′之间的栅绝缘图形40的顶表面上形成第一导电图形50。可以使用场隔离图形35′作为用于决定CMP工艺中的终点的刻蚀-停止层。因此，如上所述，在用于形成第一导电图形50的垂直刻蚀工艺中通过热退火工艺在水平方向没有过度地凹陷的场隔离图形35′可以用作刻蚀停止层。因此，第一导电图形50的高度可以被控制为相当均匀。如图5所示，在凹陷的场隔离图形35′之间布置第一导电图形50。因而，在其两侧可以重叠第一导电图形50和相邻的场隔离图形35′，第一导电图形50的宽度可以超过有源区的宽度。在有源区的每个侧边上每个第一导电图形50重叠场隔离图形35′的程度也可以比较均匀。
如图6所示，接下来，可以刻蚀场隔离图形35′的顶部，以在第一导电图形50之间形成多个间隙区。该刻蚀工艺可以使用在场隔离图形35′和第一导电图形50之间具有刻蚀选择率的刻蚀方法。
接下来，可以在第一导电图形50的顶表面和侧壁上和在露出的场隔离图形35′的顶表面上形成栅层间绝缘体60。然后可以在栅层间绝缘体60上形成第二导电层70。栅层间绝缘体60可以由例如连续地层叠的氧化硅、氮化硅和氧化硅形成。第二导电层70例如可以由选自由多晶硅、钨、钴、硅化钨、硅化钴和/或铜构成的组的至少一种材料形成。然后，可以在交叉有源区的方向中构图栅层间绝缘体60和第二导电层70，由此形成栅图形。
如上所述，如果未使用(即致密)用于在焊盘氧化物图形22的去除过程中增加场氧化图形对刻蚀的抵抗性的热退火工艺或其它工艺，那么当焊盘氧化物图形22被除去时，场隔离图形35′可能被过度地刻蚀(或凹陷)。图8中图示了这些效果。如果这些发生，那么在可以用来形成第一导电图形50的平整化刻蚀工艺过程中场隔离图形35′不可能有效的用作刻蚀-停止层。因此，如图9所示，第一导电图形50可能被过度地刻蚀。而且，第一导电图形50的刻蚀可能更不均匀。
而且，在第一导电图形(参见图9中的参考数字99)中可以形成可能引起半导体器件失败的裂缝或空隙。当在已被平整刻蚀的表面上形成第一导电层时，可以形成几乎没有裂缝或空隙。但是，根据本发明的实施例，可以在场隔离图形35′上形成第一导电图形。因而，可能形成裂缝或空隙。裂缝或空隙的程度可以随半导体器件高度地集成的程度而增加。
图7图示了根据本发明的再一实施例的方法的剖面图，该方法可以用来减小和/或最小化这种裂缝和/或空隙的形成。
如图6的论述中的上述所解释，场隔离图形35′的上部被刻蚀，以在第一导电图形50之间形成间隙区。参考图7，在所得的结构上形成导电层。导电层可以由与第一导电图形50相同的材料形成。因此，可以通过导电层部分地或完全地填充可能在第一导电图形50中形成的裂缝或空隙。
接下来，可以刻蚀导电层，以在第一导电图形50的侧壁上形成导电隔片55。两个导电隔片55和第一导电图形50的组合包括浮栅电极。因此，浮栅电极和栅层间绝缘体60之间的相对区与导电层的厚度即导电隔片55的宽度成正比地增长。因此，可以增加栅层间绝缘体的耦合率，该耦合率可以解释为施加到控制栅电极的电压分数(fraction)，电压被传送到浮栅电极。
图10是根据本发明的实施例的半导体器件(在此情况下非易失性存储器件)的透视图。如图10所示，提供在半导体衬底10中限定有源区的多个场隔离图形35′。可以在通过STI工艺形成的沟槽12中形成场隔离图形35′，且可以由氧化硅形成。此外，可以使用多层绝缘层如层叠的HTO和PETEOS层形成场隔离图形35′。可以在场隔离图形35′上和在沟槽12的内壁上布置热氧化层15。
在每个有源区上提供栅绝缘图形40。栅绝缘图形40可以由例如选自由氧化硅、氮化钨、氮化钛、氮化钽、氮化硅和/或氮氧化硅构成的组的至少一种材料形成。第一导电图形50在每个栅绝缘图形40上且具有超过有源区宽度的宽度，以致第一导电图形50也重叠相邻的场隔离图形35′的边缘。在本发明的某些实施例中，第一导电图形50重叠相邻的场隔离图形35′的程度可以基本上相同。
导电隔片55布置在每个第一导电图形50的两个侧壁上。这些导电隔片55和第一导电图形50的组合包括浮栅电极。导电隔片55在各个场隔离图形35′上。第一导电图形50和导电隔片55每个可以由选自由多晶硅、钨、钴、硅化钨、硅化钴和/或铜构成的组的至少一种材料形成。
栅层间绝缘体60和第二导电层70连续地布置在导电隔片55和第一导电图形50上。栅层间绝缘体60可以由例如连续地层叠的氧化硅、氮化硅和氧化硅形成。第二导电层70例如可以由选自由多晶硅、钨、钴、硅化钨、硅化钴和/或铜构成的组的至少一种材料形成。
根据本发明的某些实施例，可以使用热退火场隔离图形作为铸模形成第一导电图形。因此，当除去焊盘氧化物图形时场隔离图形不会过度地凹陷，由此在可以用来形成第一导电图形的平面化-刻蚀工艺过程中场隔离图形可以充分地执行作为刻蚀-停止层。因此，可以控制第一导电图形的垂直高度且第一导电图形重叠有源区的每个侧边上的相邻场隔离图形程度可以比较均匀，与是否使用附加的光刻工艺无关。
此外，根据本发明的某些实施例，可以在第一导电图形的侧壁上形成导电隔片，作为可以用来有效地填充裂缝或空隙的部分工序，裂缝或空隙可能存在于一个或多个第一导电图形中。
在附图和说明书中，已公开了本发明的一般优选实施例，尽管使用了具体的术语，它们用于一般性和描述性理解并非限制，本发明的范围阐述在下面的权利要求中。

Claims (17)

1、一种制造半导体器件的方法，包括：
在半导体衬底上形成沟槽掩模图形，沟槽掩模图形的每一个形成为具有连续层叠的焊盘氧化物图形和氮化硅图形；
在沟槽掩模图形之间的半导体衬底处形成限定有源区的沟槽；
在沟槽和沟槽掩模图形之间的间隔中形成场隔离图形；
除去氮化硅图形以暴露焊盘氧化物图形；
在500摄氏度至900摄氏度的范围中的一种或多种温度下热退火具有暴露的焊盘氧化物图形的衬底，以增加场隔离图形的密度；
除去焊盘氧化物图形，以暴露有源区；
在多个有源区的每一个上形成多个栅绝缘图形；以及
在多个栅绝缘图形的每一个上形成多个第一导电图形。
2、根据权利要求1的方法，其中形成场隔离图形包括：
在沟槽中形成场隔离层；以及
平面化-刻蚀场隔离层，以露出沟槽掩模图形。
3、根据权利要求2的方法，其中场隔离层包括选自由HTO、PETEOS、MTO、HDP和SOG层构成的组的至少一种材料。
4、根据权利要求2的方法，还包括在形成场隔离层之前在沟槽的内壁上形成热氧化层。
5、根据权利要求1的方法，其中在从5分钟至1小时的时间范围内热退火场隔离图形。
6、根据权利要求1的方法，其中栅绝缘图形由选自由氧化硅、氮化钨、氮化钛、氮化钽、氮化硅和氮氧化硅构成的组的至少一种材料形成。
7、根据权利要求1的方法，其中第一导电图形由选自由多晶硅、钨、钴、硅化钨、硅化钴和铜构成的组的至少一种材料形成。
8、根据权利要求1的方法，形成多个第一导电图形之后，还包括：
刻蚀场隔离图形，以形成多个间隙区，其中间隙区在相邻的第一导电图形之间；以及
在场隔离图形和第一导电图形的侧壁和顶表面上形成栅层间绝缘体；以及
在栅层间绝缘体上形成第二导电层。
9、根据权利要求8的方法，其中栅层间绝缘体由连续地层叠的氧化硅、氮化硅和氧化硅形成，以及第二导电层由选自由多晶硅、钨、钴、硅化钨、硅化钴和铜构成的组的至少一种材料形成。
10、根据权利要求8的方法，形成栅层间绝缘体还包括在第一导电图形的侧壁上形成导电隔片。
11、根据权利要求10的方法，其中形成导电隔片包括：
在至少第一导电图形上和间隙区的侧壁上形成导电层，其中导电层至少部分地填充存在于第一导电图形的至少一个顶表面中的裂缝；以及
各向异性地刻蚀导电层，以露出场隔离图形的顶表面。
12、根据权利要求10的方法，其中导电隔片由选自由多晶硅、钨、钴、硅化钨、硅化钴和铜构成的组的至少一种材料形成。
13、根据权利要求1的方法，其中形成多个第一导电图形包括：
在栅绝缘图形上和在场隔离图形上形成第一导电层；以及
至少平整第一导电层至场隔离图形的顶表面的深度，以形成多个第一导电图形。
14、根据权利要求13的方法，其中每个场隔离图形的上部包括每个侧边上的凹部，以及其中在每个场隔离图形的下部上形成第一导电层，以填充每个场隔离图形的上部的每个侧边上的凹部。
15、根据权利要求13的方法，其中第一导电图形和导电层由相同的材料形成。
16、根据权利要求1的方法，其中选择热退火工序的时间、温度中的至少一个，以保证在焊盘氧化层的后续去除过程中场隔离图形不会过度地凹陷。
17、根据权利要求1的方法，还包括部分地刻蚀密度增加的场隔离图形，以便每个场隔离图形具有其宽度小于每个场隔离图形的下部宽度的上部。
CNB2004101019092A 2003-12-19 2004-12-20 具有自对准栅导电层的非易失性半导体存储器及其制造方法 Expired - Fee Related CN100481374C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0094000 2003-12-19
KR1020030094000 2003-12-19
KR1020030094000A KR100621621B1 (ko) 2003-12-19 2003-12-19 자기 정렬된 게이트 도전막을 구비하는 비휘발성 메모리장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1630058A CN1630058A (zh) 2005-06-22
CN100481374C true CN100481374C (zh) 2009-04-22

Family

ID=34675866

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101019092A Expired - Fee Related CN100481374C (zh) 2003-12-19 2004-12-20 具有自对准栅导电层的非易失性半导体存储器及其制造方法

Country Status (3)

Country Link
US (1) US7132331B2 (zh)
KR (1) KR100621621B1 (zh)
CN (1) CN100481374C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600044B1 (ko) * 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
KR100670925B1 (ko) * 2005-08-01 2007-01-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN100468744C (zh) * 2006-01-19 2009-03-11 力晶半导体股份有限公司 非挥发性存储器及其制造方法
US20070246443A1 (en) * 2006-04-24 2007-10-25 Applied Materials, Inc. Process using combined capacitively and inductively coupled plasma process for controlling plasma ion dissociation
US7968950B2 (en) * 2007-06-27 2011-06-28 Texas Instruments Incorporated Semiconductor device having improved gate electrode placement and decreased area design
KR101404669B1 (ko) * 2007-09-27 2014-06-09 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
KR101416318B1 (ko) * 2008-01-15 2014-07-09 삼성전자주식회사 소자 분리 공정을 포함하는 반도체 장치의 제조방법
US20090273015A1 (en) * 2008-04-30 2009-11-05 Atmel Corporation Non-volatile memory cell
US20090302472A1 (en) * 2008-06-05 2009-12-10 Samsung Electronics Co., Ltd. Non-volatile memory devices including shared bit lines and methods of fabricating the same
JP2010147414A (ja) * 2008-12-22 2010-07-01 Toshiba Corp 半導体装置およびその製造方法
CN102033971B (zh) * 2009-09-29 2012-12-26 中芯国际集成电路制造(上海)有限公司 电路图案的设计方法和半导体装置的快速热退火方法
KR101920626B1 (ko) * 2011-08-16 2018-11-22 삼성전자주식회사 정보 저장 장치 및 그 제조 방법
US8629040B2 (en) 2011-11-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for epitaxially growing active regions between STI regions
US11424254B2 (en) * 2019-12-13 2022-08-23 Winbond Electronics Corp. Semiconductor device and manufacturing method of the same
US11871564B2 (en) 2021-03-31 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN113097150B (zh) * 2021-03-31 2022-04-12 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183860B1 (ko) 1996-05-21 1999-04-15 김광호 반도체 장치의 트렌치 소자 분리 방법
JPH11176962A (ja) 1998-07-07 1999-07-02 Sony Corp 半導体不揮発性記憶装置の製造方法
KR100280107B1 (ko) * 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
JP2000200841A (ja) 1999-01-07 2000-07-18 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
TW484228B (en) * 1999-08-31 2002-04-21 Toshiba Corp Non-volatile semiconductor memory device and the manufacturing method thereof
US6620681B1 (en) * 2000-09-08 2003-09-16 Samsung Electronics Co., Ltd. Semiconductor device having desired gate profile and method of making the same
KR100421911B1 (ko) 2001-09-20 2004-03-11 주식회사 하이닉스반도체 반도체 소자의 격리 영역 형성 방법
KR100426483B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR20030056388A (ko) 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
DE10238024B4 (de) 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
US6743675B2 (en) * 2002-10-01 2004-06-01 Mosel Vitelic, Inc. Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component
JP4282359B2 (ja) * 2003-04-11 2009-06-17 株式会社東芝 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US7132331B2 (en) 2006-11-07
US20050136601A1 (en) 2005-06-23
CN1630058A (zh) 2005-06-22
KR100621621B1 (ko) 2006-09-13
KR20050062982A (ko) 2005-06-28

Similar Documents

Publication Publication Date Title
CN100481374C (zh) 具有自对准栅导电层的非易失性半导体存储器及其制造方法
US7535061B2 (en) Fin-field effect transistors (Fin-FETs) having protection layers
JP5001528B2 (ja) ゲートオールアラウンド型の半導体素子及びその製造方法
JP4086790B2 (ja) 非揮発性メモリーとその製造方法
US7508048B2 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
JP2009065024A (ja) 半導体装置及びその製造方法
US8067799B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
US6656794B2 (en) Method of manufacturing semiconductor device including a memory area and a logic circuit area
KR101035410B1 (ko) 반도체 소자의 수직 채널 트랜지스터 형성 방법 및 이를위한 워드라인용 마스크의 레이아웃
US6930000B2 (en) Method of manufacturing semiconductor device
JP2005530357A (ja) 導電スペーサで拡張されたフローティングゲート
JP2006504264A (ja) 半導体装置にシャロートレンチアイソレーション構造を形成する方法
US6815291B2 (en) Method of manufacturing semiconductor device
KR100435261B1 (ko) 스플릿 게이트형 플래쉬 메모리소자의 제조방법
KR100655283B1 (ko) 이이피롬 장치 및 그 제조 방법
JP2001284581A (ja) 半導体装置とその製造方法
KR100560816B1 (ko) 핀-펫을 구비하는 반도체 소자 및 그 제조 방법
JP4537618B2 (ja) 半導体装置及びその製造方法
US6995060B2 (en) Fabrication of integrated circuit elements in structures with protruding features
US20050014333A1 (en) Method for manufacturing a semiconductor device
KR100475050B1 (ko) 스페이서로보호되는박막의질화막라이너를갖는트렌치소자분리방법및구조
KR20030049781A (ko) 플래시 메모리 셀 제조 방법
KR100403317B1 (ko) 반도체소자의 제조방법
JP4449776B2 (ja) 半導体装置の製造方法
KR101019701B1 (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20131220