CN100483954C - 译码设备、通信设备和译码方法 - Google Patents

译码设备、通信设备和译码方法 Download PDF

Info

Publication number
CN100483954C
CN100483954C CNB2004100797068A CN200410079706A CN100483954C CN 100483954 C CN100483954 C CN 100483954C CN B2004100797068 A CNB2004100797068 A CN B2004100797068A CN 200410079706 A CN200410079706 A CN 200410079706A CN 100483954 C CN100483954 C CN 100483954C
Authority
CN
China
Prior art keywords
data
data sequence
decoding
value
normalization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100797068A
Other languages
English (en)
Other versions
CN1599263A (zh
Inventor
名取诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Ericsson Mobile Communications Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Ericsson Mobile Communications Japan Inc filed Critical Sony Ericsson Mobile Communications Japan Inc
Publication of CN1599263A publication Critical patent/CN1599263A/zh
Application granted granted Critical
Publication of CN100483954C publication Critical patent/CN100483954C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data

Abstract

本发明涉及一种译码设备，其中包括一个分支量度计算单元(32)，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码，一个ACS(加-比-选)电路(35)和一个停止寄存器(44)，用于按顺序对同时执行了维特比译码的相应数据序列的似然性进行比较，如果根据比较结果确定某个数据序列的似然性小于预定阈值，则阻止所述同时译码装置对所述相应数据序列进行译码。这样一来，在判决中可以体现归一化信息，并且可以通过使用简单的处理来对多个数据序列中的任何一个执行维特比译码，由此在不出现无用处理的情况下判定一个预期的数据序列。

Description

译码设备、通信设备和译码方法
技术领域
本发明涉及一种译码设备、一种通信设备和一种译码方法，在这些设备和方法中是通过同时接收多个数据序列并且对其进行维特比译码来判决一个数据序列的。更为特别的是，本发明适合与维特比译码器以及数据判决单元结合使用，其中举例来说，所述数据判决单元可以应用于一个HS-SCCH(用于HS-DSCH的共享控制信道)信道接收系统，而该系统则是W-CDMA(宽带码分多址)系统的一部分。
背景技术
在一个译码设备中，多个数据序列是同时接收的，其中任何一个数据序列都是由来自多个数据序列并且指定到各个预定通信设备的数据序列编码的，而在所述译码设备中则对所述多个数据序列中的任何一个数据序列进行维特比译码，以便判决一个预期数据序列，就此范围而言，判决处理已经得到了实施，以下将会对此进行描述。
首先，多个数据序列是以每一个数据序列为限度由单个维特比译码器进行译码的，并且在这里对所有数据序列进行处理，随后则对相应数据序列的似然性彼此进行对比，以便判定数据序列的有效性。
其次，在判决数据序列有效性的时候，通常会对借助于维特比译码所获取的似然性进行归一化，以便减小似然性信息的位宽。这样一来，在每一个数据序列上，最终得到的数据似然性都会在标准方面存在差别，由此不能在不做修改的情况下对数据似然性进行对比。
附图中的图1是一个在描述依照相关技术的译码/判决算法的过程中引用的流程图。
参考图1，在开始操作之后，控制将会转到步骤S21，在这里会将多个数据序列的已处理计数器值i设定为1(i＝1)。然后控制转到下一个判定步骤S22，在这里将会判定是否满足已处理计数器值i≤4(i＝1，2，3，4)。也就是说，在这里对是否结束了多个数据序列的所有处理进行判定。如判定步骤S22那里的“真”所示，如果满足已处理计数器值i≤4，那么控制将会转到步骤S23，在这里会将一个数据长度计数器值j设定为零(j＝0)。另一方面，如判定步骤S22那里的“假”所示，如果尚未满足已处理计数器值i≤4，那么控制将会转到步骤S28。
然后，在确定步骤S24中判定数据长度计数器值j是否小于数据长度(数据长度计数器值j<数据长度)。如判定步骤S24那里的“真”所示，如果满足“数据长度计数值j<数据长度”这个不等式，那么控制将会转到步骤S25，在这里将会对每一个数据序列Ni的数据长度进行维特比译码。
与此同时，在这里还对似然性信息(状态量度值)进行归一化。更确切地说，为了减小动态范围，在每次处理数据的时候，所有状态量度值都会与状态量度值的最小值相减。然后则保持一个在每次处理数据时得到的状态量度最小值的累加值，而所述累加值即为合成的归一化信息。
在步骤S26中将会递增数据长度计数值j(j＝j+1)，并且控制将会返回到步骤S24。在步骤S24中重复执行所述处理，直到不再满足“数据长度计数器值j<数据长度”这个不等式。当“数据长度计数器值j<数据长度”这个不等式不再得到满足的时候，控制将会转到步骤S27。在步骤S27中将会递增已处理计数器值i(i＝i+1)，并且控制将会返回到判定步骤S22。如“假”所表示的那样，如果不能满足已处理计数值i≤4并且结束了维特比译码，那么控制将会转到步骤S28，在这里将会对译码结果的似然性彼此进行对比。
这时，相应的归一化信息值与每一个译码数据序列的最大似然结果的状态量度值相加，随后则对相应数据序列的似然性彼此进行对比。然后，状态量度值与变成最大似然性的归一化信息值相加将会变成最小值，通过所述最小值与一个阈值进行比较，可以判定是否能够接收到预期数据。
此外，引证的专利文献1公开了一种串行维特比译码器，特别地，所述译码器适合用在码分多址(CDMA)无线通信系统中，也就是说，所述译码器是一个能够通过使用回链(chain-back)存储器来保存涉及多个处理循环中每一个循环的已确定比特，以便对一个经过卷积编码的码串进行译码的串行维特比译码器。
【引证的专利参考文献1】
日本专利申请公开公报2002-522944
在上述译码和判决算法中，偏移值应该得到保持并且在最终的似然性判决中得到体现，其中所述偏移值将会成为带有阈值的差值，而在通过归一化差值来比较多个数据序列似然性的时候则需要所述阈值。作为选择，在这里需要一个装置，以便根据译码数据序列来对数据进行卷积编码，结合接收数据来计算似然性，以及根据所述计算结果来判决数据。
然而在以上的第一判决处理过程中，即使在数据序列译码中明确判定某个数据序列的似然性很低，也必须对所述数据序列进行译码，从而进行比较，由此不可避免地增加了毫无用处的处理。
同样，为了对似然性进行比较，在以上的第二判决处理过程中增加了大量需要处理的数据，并且所述处理也会变得非常复杂。
此外，在引用的专利参考文献1中，译码器允许回链(chain-back)存储器保持那些来自先前处理循环的已确定比特，以此作为一个缓存器，由此不必始终执行完整的回链(chain-back)操作，但却不能停止译码处理本身。这样一来，如上所述，在这里同样也会增加毫无用处的处理。
发明内容
有鉴于上述方面，本发明的一个目的是提供一种译码设备、一种通信设备和一种译码方法，在这些设备和方法中可以通过一个简单的处理来对多个数据序列中的任何一个序列进行维特比译码，以便判决一个预期的数据序列，其中当在所述判决中体现了归一化信息之后不会进行毫无用处的处理。
根据本发明的一个方面，在这里提供了一种译码设备，所述设备包括一个同时译码单元，用于按顺序对同时开始并经由相应数据长度的多个数据序列进行维特比译码；比较单元，用于按顺序对那些由同时译码单元同时执行了维特比译码的相应数据序列的似然性进行比较；归一化装置，用于将所述比较结果用作共享的归一化信息，以便归一化所述多个数据序列的似然值；以及停止装置，如果根据共享的归一化信息判定某个数据序列的归一化的最大似然性小于一个阈值，则停止同时译码单元对这个数据序列进行译码。
根据本发明的另一个方面，在这里提供了一种译码设备，其中包括一个译码单元，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码，以及一个控制单元，用于按顺序对那些由译码装置同时执行了维特比译码的相应数据序列的似然性进行比较，如果根据所述比较结果判定某个数据序列的似然性小于一个预定阈值，则停止译码装置对这个数据序列进行译码。
根据本发明的另一个方面，在这里提供了一种通信设备，其中包括一个同时译码单元，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码；比较单元，用于按顺序对那些由同时译码单元同时执行了维特比译码的相应数据序列的似然性进行比较；归一化装置，用于将所述比较结果用作共享的归一化信息，以便归一化所述多个数据序列的似然值；以及停止单元，如果根据共享的归一化信息判定某个数据序列的归一化的最大似然性小于一个阈值，则停止同时译码单元对这个数据序列进行译码。
根据本发明的另一个方面，在这里提供了一种通信设备，其中包括一个译码单元，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码，以及一个控制单元，用于按顺序对那些由译码单元同时执行了维特比译码的相应数据序列的似然性进行比较，如果根据比较结果判定某个数据序列的似然性小于一个预定阈值，则停止译码单元对这个数据序列进行译码。
举例来说，这些译码设备和通信设备适合同时接收和译码多个数据序列，并且适合通过对多个数据序列中的任何一个进行维特比译码来判决一个预期数据序列，其中所述多个数据序列是由源自多个数据序列并指定到每一个预定通信设备的数据序列编码的。
根据这些译码设备和通信设备，由于同时译码单元按顺序对同时开始并经由相应数据长度的多个数据序列进行维特比译码，因此可以在从数据长度开端起始的某个位置判定某个数据序列是否是不需要处理的无用数据序列。停止单元则按顺序对那些由同时译码装置同时执行了维特比译码的相应数据序列的似然性进行比较。因此，如果根据比较结果判定某个数据序列的似然性低于一个特定阈值，那么停止单元将会阻止同时译码装置对这个数据序列进行译码，在这里不必对所有数据序列进行译码并且将会停止对那些不需要处理的多余数据序列进行译码。这样一来可以减少无用的处理。
根据本发明的另一个方面，在这里提供了一种通过对多个数据序列中的任何一个执行维特比译码来判决预期数据序列的译码方法，其中所述多个数据序列是由源自同时接收的多个数据序列并指定到每一个预定通信设备的数据序列编码的，所述方法包括以下步骤：同时译码步骤，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码；比较步骤，用于按顺序对那些由同时译码步骤同时执行了维特比译码的相应数据序列的似然性进行比较；归一化步骤，用于将所述比较结果用作共享的归一化信息，以便归一化所述多个数据序列的似然值；以及停止步骤，如果根据共享的归一化信息判定某个数据序列的归一化的最大似然性低于一个阈值，则停止同时译码步骤对这个数据序列进行译码。
根据如上所述的本发明，举例来说，当传播状况相对良好的时候，如果数据序列之间的似然性信息存在很大差别并且很容易就能判决预期的接收数据，那么可以停止所述译码处理并且由此可以降低功耗。
同样，在归一化似然性信息的时候，如果在相应数据序列之间使用一个共享值，那么可以减少为了最大似然性比较而被作为归一化信息处理的数据量，由此可以降低功耗。
附图说明
图1是一个在描述依照相关技术的译码/判决算法的过程中引用的流程图；
图2是一个显示了应用本发明实施例的移动设备配置的框图；
图3(由图3A和3B构成，由此允许大小适当的比例)是一个显示使用了根据本发明的移动设备的系统概况的框图；
图4是一个显示了根据本发明实施例的维特比译码器/数据判决单元配置的框图；
图5是一个在描述根据本发明实施例的译码/判决算法的过程中引用的流程图；
图6是一个在描述根据本发明实施例的似然性比较算法的过程中引用的流程图；以及
图7是一个显示了相应数据序列中的网格图和状态量度值的图示。
具体实施方式
以下将参考附图来对本发明进行描述。
图2是一个显示移动设备配置的框图，其中为所述移动设备应用了一个依照本发明实施例的译码设备。在这里假设这个移动设备具有适用于W-CDMA(宽带码分多址)系统的配置。
在通信处理单元3中，一旦开始传送，那么在将某个层(物理层)所处理的用于检测数据基本单元(用以将数据从MAC(介质访问控制)层传送到某个层的单元)的块差错的CRC(循环冗余校验)码添加给传输数据之后，将会对合成的传输数据进行信道编码(纠错编码)，然后则对其进行交织。
随后则为如此交织的比特序列添加一个开销，例如用于估计信道的导频比特，然后则对其进行调制。在相位平面上，如此调制和映射的同相和正交分量分别是由两个分级的扩展码序列来扩展的。
在借助根平方余弦尼奎斯特滤波器(未显示)而将如此扩展的码片数据序列的带宽限制成5MHz的频段之后，所述序列由一个D/A(数-模)转换器转换成一个模拟信号，然后则对所述信号进行正交变换。在RF处理单元2中对经过正交变换的中频信号进行进一步的频率转换，以便将其变换成一个处于2GHz频带的RF信号，此外还对所述信号进行功率放大并且通过天线1而经由无线通信将所述信号传送到外部。
如图2所示，一旦开始接收，则经由无线通信并通过天线1将接收到的信号输入移动设备，并且由RF处理单元2中的低噪声放大器(未显示)对其进行放大，所述信号从高频率转换到一个中频，然后则由自动增益控制放大器(未显示)进行线性放大。
同样，在通信处理单元3中将会对如此放大的信号进行正交检测，以便产生同相和正交分量。具有同相和正交分量的模拟信号则是由A/D(模-数)转换器(未显示)转换成数字信号。
此外，在根平方余弦尼奎斯特滤波器(未显示)对转换成数字值的同相和正交相位分量的带宽加以限制之后，所述分量将会由扩展码进行逆扩展，这里的扩展码与扩展接收信号的扩展码是相同的，由此在时间上将所述分量分割成多个具有不同传播延时的多径分量。
在时间上如此分割的路径是以一种相干的RAKE组合方式结合的。在对如此进行RAKE组合的数据序列进行交织并且通过信道译码对其进行了纠错译码之后，这时将对二进制数据进行判决，由此将会再现一个传输数据序列。再现的数据序列分离到相应的传输信道中，并且针对块差错而对所述数据序列进行检测，从而输出再现的数据。
输出的再现数据传送到控制单元4的高阶层应用软件处理单元(未显示)。当用户通过按键而将数据输入一个按键输入单元5时，控制单元4的高阶层应用软件处理单元会在显示单元6上显示所述再现数据和再现状态。
在上述移动设备的通信处理单元3所执行的纠错译码处理中，依照本实施例的译码设备适用于这种纠错译码处理。以下将对所述译码设备进行描述。
以下参考图3的系统框图来描述依照本实施例的译码设备。图3由图3A和3B构成，由此允许采用大小适当的比例，图3的系统框图是在考虑了HS-SCCH信道接收系统(3GPP(第三代合作伙伴项目)标准TS25，21x(由第5版规定))的情况下创建的，其中所述信道接收系统属于W-CDMA系统的一部分。
用于HS-DSCH信道的HS-SCCH(共享控制信道)是一个与HS-DSCH(高速下行链路共享信道)结合使用的控制信道，其中所述HS-DSCH信道用于从一个基站向一个终端设备传送共享用户数据等信息。
如图3A所示，首先，数据序列是从传送端11～17产生的。由此产生的数据序列经由简化显示的传输线路18传送，而接收数据24和判决结果25则是从接收端19～23产生的。在本发明的实施例中可以通过改进接收端的维特比译码器和数据判决单元23来减少其中所要处理的数据量。以下将会详细描述本发明。
传送端可以同时将数据序列-A(11-A)、数据序列-B(11-B)、数据序列-C(11-C)、数据序列-D(11-D)这四个数据序列传送到多个接收机。这些数据被提供给具有相同编码速率的卷积编码器12-A、12-B、12-C和12-D，在这些编码器中对这些数据进行编码并且由此分别产生了编码数据序列-A(13-A)、编码数据序列-B(13-B)、编码数据序列-C(13-C)以及编码数据序列-D(13-D)。
这些编码数据序列13-A、13-B、13-C、13-D以及固定掩码数据序列-A(14-A)、固定掩码数据序列-B(14-B)、固定掩码数据序列-C(14-C)，固定掩码数据序列-D是由逻辑“或”电路15-A、15-B、15-C、15-D以一种逻辑“或”方式计算(也就是执行“或”运算)的，合成的数据由多个使用了正交扩展码的多个码扩展器-a 16-A、码扩展器-b 16-B、码扩展器-c 16-C和码扩展器-d 16D来进行扩展并由一个加法器17相加，此后，相加的数据作为是传输符号并经由传输线路18传送的。
在接收端，传送数据由反向码扩展器-a 19-A、反向码扩展器-b19-B、反向码扩展器-c 19-C、反向码扩展器-d 19-D分离，其中所述反向码扩展器使用的是扩展器16-A、16-B、16-C、16-D所使用的扩展码。更确切地说，逻辑“或”电路21-A、21-B、21-C、21-D分别对固定掩码数据序列-A’20以及反向扩展器19-A、19-B、19-C、19-D的输出执行一种逻辑“或”方式的计算(也就是执行OR运算)，由此得到了四个预译码数据序列-A(22-A)、预译码数据序列-B(22-B)、预译码数据序列-C(22-C)、预译码数据序列-D(22-D)，其中固定掩码数据序列-A’20与结合接收数据序列-A(11-A)使用的固定掩码数据序列-A(14-A)是相同的。
这四个预译码数据序列-N1(22-A)、预译码数据序列-N2(22-B)、预译码数据序列-N3(22-C)、预译码数据序列-N4(22-D)(Ni:i＝1，2，3，4)是由一个维特比译码器和数据判决单元23译码和判决的，并且由此产生了译码数据序列-A′24。然后则使用判决结果25来显示一个表明数据中不包含预期数据的消息。
图4是一个显示了根据本发明实施例的维特比译码器和数据判决单元23(参见图3)配置的框图。
如图4所示，首先，控制单元33对维特比译码器和数据判决单元23(参见图3)的所有操作进行控制。在这里将输入数据31提供给一个分支量度(Branch Metric)计算单元32。所述分支量度(BranchMetric)计算单元32对一个分支量度(Branch Metric)值进行计算。由此计算得到的分支量度(Branch Metric)值则被提供给一个ACS(加-比-选)电路35。所述ACS电路35通过使用分支量度(BranchMetric)值以及从状态量度(State Metric)存储器34中读出的状态量度(State Metric)值来判决每一条路径。
路径判决结果被写入一个路径(Path)存储器36中并且还被提供给一个状态量度(State Metric)归一化单元37。所述状态量度(StateMetric)归一化单元37归一化状态量度值，并且将如此归一化的状态量度值写入状态量度(State Metric)存储器34。
当每次在似然性判定电路39中结束对从所有数据序列起点开始并经由所述数据长度的一个数据量的处理的时候，归一化信息保持单元40的归一化信息都会得到更新。当终止处理所有数据序列时，似然性判决电路39会根据从状态量度(State Metric)存储器34中读出的状态量度(State Metric)值来判决是否从最大似然状态量度(StateMetric)值中检测到了预期的数据序列，并且产生一个判决结果42。此外，似然性判决电路39还将判决结果42提供给一个译码结果选择单元38。所述译码结果选择单元38对如此检测的预期数据序列的译码结果加以选择，并且输出选定译码结果以作为输出数据41。
似然性判决电路39通过使用从控制单元33的已处理数据编号单元43中提供的始于起点并经由所述数据长度的一个数据量的已处理数据编号j来判定数据序列的似然性。当根据似然性判决而停止所述处理时，判决结果42将被提供给控制单元33，控制单元33中的停止寄存器44保持判决结果42并向分支量度(Branch Metric)计算单元32提供一个停止计算操作的命令。这样一来，分支量度(BranchMetric)计算单元32将会停止所述处理。
作为安装在移动设备上的电路实例，在实际操作中，状态量度(State Metric)存储器34和路径(Path)存储器36需要具有并行连接的四个存储器的存储容量。ACS电路35和状态量度(State Metric)归一化单元37可以通过使用一对存储器来处理数据，但也可以结合共享的归一化信息而以一次一个的方式执行归一化所述似然性的处理，从而使用四个并行连接的存储器来提高运行速度，以下将会对此进行描述。
图5是一个显示根据本发明实施例的译码和判决算法的流程图。
特别地，在数据处理过程中，本发明与相关技术的不同之处在于：每一个数据序列的“表示从开端起始的顺序的数据长度计数器值j的数据”都得到了连续处理或者同时在每一个数据序列中得到了处理，数据序列的似然性是在每一个“表示从开端起始的顺序的数据长度计数器值j的数据”上判定的，如果根据似然性比较结果确定出现如下情形，则停止特定数据序列的数据序列处理，其中所述情形包括：某个数据序列的似然性低于特定阈值；使用了所有数据序列中均为最小的状态量度(State Metric)值作为共享的归一化信息，以便归一化下一个维特比译码中需要的状态量度(State Metric)值。
如图5所示，这种算法包含了一个外循环11，用于按顺序处理数据长度计数器值的第j个数据，其中所述数据长度计数器值表示的是从数据序列开端起始的每一个数据序列的顺序，此外，所述算法还包括一个内循环12，以便按顺序处理每一个数据序列Ni。
参考图5，当开始操作之后，在外循环11的步骤S1中设定数据长度计数器值j＝0(j＝0)。
随后控制转到下一个判定步骤S2，其中对是否满足数据长度计数器值j<数据长度进行判定。也就是说，在这里对是否结束了所有数据长度的处理进行判定。如判定步骤S2那里的“真”所示，如果满足了数据长度计数器值j<数据长度，那么控制转到步骤S3，在这里会将多个数据序列的处理计数器值i设定为1(i＝1)。
接下来，在内循环12的判定步骤S4中确定是否满足了数据序列处理计数器值i≤4(i＝1，2，3，4)。也就是说，在这里确定是否结束了多个数据序列的所有处理。如判定步骤S4那里的“真”所示，如果满足了数据序列处理计数器值i≤4，那么控制将会转到步骤S5。如判定步骤S4那里的“假”所示，如果没有满足数据序列处理计数器值i≤4，则控制转到步骤S8。
在判定步骤S5中确定是否停止再对已处理数据序列Ni进行处理。也就是说，如果根据似然性比较结果确定已处理数据序列Ni的似然性低于一个特定阈值，则停止处理这个已处理数据序列Ni，稍后将会对此进行描述。这样一来可以减少无用的处理。另一方面，如判定步骤S5那里的“假”所示，如果没有停止处理所述已处理数据序列Ni，那么控制转到步骤S6。如判定步骤S5那里的“真”所示，如果停止处理这个已处理数据序列Ni，则控制转到步骤S7。
在步骤S6，在每一个数据序列-Ni上对数据长度计数器值j的数据进行维特比译码。
在这里，由先前共享的归一化信息进行了归一化的状态量度(State Metric)值保存在状态量度存储器34中(参见图4)。
如上所述，在内循环12中是根据停止处理所述已处理数据序列Ni时所确定的情形来判定是否对数据序列Ni的数据长度计数器值j进行维特比译码的。
在步骤S7中，数据序列处理计数器值i将会递增，并且控制将会返回到步骤S4，在这里将会重复所述处理。如判定步骤S4那里的“假”所示，如果不满足数据序列处理计数器值j≤4，那么，当结束内循环12并且结束对所有数据序列Ni的数据长度计算器值j所执行的维特比译码的时候，控制将会转到外循环11的步骤S8。在步骤S8中则对数据序列之间的似然性彼此进行对比。也就是说，在这里可以设定一个阈值，借助于所述阈值，可以确定最大似然状态量度(StateMetric)值是否变成最小，此外，借助于所述阈值，还可以确定某个数据序列的最小状态量度(State Metric)值是否大于某个阈值，以便停止这个数据序列的最小状态量度(State Metric)值，其中所述最小状态量度值是停止上述步骤S5中所处理的数据序列Ni的判决标准。
在步骤S9中，数据长度计数器值j将会递增(j＝j+1)，并且控制将会返回到步骤S2。然后则重复执行所述处理，直到确定不再满足数据长度计数器值j<数据长度。如果不满足数据长度计数器值j<数据长度，则结束外循环11的处理并且控制转到步骤S10，在这里对译码结果的似然性彼此进行对比。更具体地说，在这里判定是否将合成数据视为是存在着最终变成最大似然状态量度值的状态量度(StateMetric)值的数据。这个判决可以在这些数据序列的最小状态量度(State Metric)值之间的差值超出了一个与之关联的检测到的阈值的时候执行，然而当在步骤S6中在每个数据序列Ni对数据长度计数器值j的数据量执行维特比译码的时候，如果共享归一化信息的累积值与最终的最大似然状态量度(State Metric)值相加所得到的值小于一个绝对检测阈值，那么也可以执行上述判决。
在这里没有必要在每一个数据上执行上述判定步骤S5中用于确定是否停止处理数据序列Ni的判定。如果这种判定是从一个静态量度值很可能超出停止处理数据序列Ni的阈值的数据长度开始的，例如是从数据的后半部分开始的，那么可以避免所述判定处理变得毫无用处。并且，如果在开始判定是否停止处理数据序列Ni之后在各个数据上执行上述判定，那么可以减少所述判定处理。此外，如果从未处理过一个数据序列处理，并且曾经停止过所述数据序列处理，那么可以减少所述处理。
图6是一个显示似然性比较算法的流程图。图6详细显示在步骤S8(图5)中的数据序列之间的似然性比较处理的操作。
参考图6，在开始操作之后，在判定步骤S11确定是否满足数据长度计数器值j≥jstop。如判定步骤S11那里的“TRUE”所示，如果满足数据长度计数器值j≥jstop，那么控制权转到步骤S12。另一方面，如判定步骤S11那里的“假”所示，如果不满足数据长度计数器值j≥jstop，则停止进行控制。
更确切地说，如果表示始于已处理数据开端的数据顺序的编号j大于表示停止处理起始数据长度的编号jstop，则执行那些由似然性比较处理单元51在步骤S12到S19执行停止处理数据序列的处理，以及那些由似然性停止判决单元52在步骤S15到S17的处理。
首先，在步骤S12，在似然性比较处理单元51中将多个数据序列的处理计数器值i设定为1(i＝1)。
在下一个判定步骤S13，确定是否满足数据序列处理计数器值i≤4(i＝1，2，3，4)。也就是说，在这里确定是否结束对多个数据序列的所有处理。如判定步骤S13那里的“真”所示，如果满足了数据序列处理计数器值i≤4，则控制转到下一个判定步骤S14。另一方面，如判定步骤S13那里的“假”所示，如果不满足数据序列处理计数器值i≤4，则结束所述控制。
在判定步骤S14中确定是否已经停止处理所述已处理数据序列Ni。如判定步骤S14那里的“真”所示，如果没有停止处理所述已处理数据序列Ni，则控制转到下一个判定步骤S15。另一方面，如判定步骤S14那里的“假”所示，如果已经停止处理所述已处理数据序列Ni，则控制转到步骤S18。在步骤S18，数据序列处理计数器值i将会递增(i＝i+1)并且控制返回到判定步骤S13，在这里则重复执行所述处理。
换句话说，似然性停止判决单元52的处理不会对经过确定已经停止进行处理的数据序列Ni产生影响，并且似然性判决单元52的处理只会对经过判定将要停止处理的数据序列Ni产生影响。
接下来，在判定步骤S15，在似然性停止判决单元52中确定是否满足状态量度(State Metric)值的最小值SMin(i)>绝对值比较阈值Tabs(j)。如判定步骤S15那里的“真”所示，如果满足了状态量度(StateMetric)值的最小值SMin(i)>绝对值比较阈值Tabs(j)，则控制转到步骤S17。另一方面，如判定步骤S15那里的“假”所示，如果状态量度(State Metric)值的最小值SMin(i)>绝对值比较阈值Tabs(j)，则控制转到下一个判定步骤S16。
换句话说，在这里对绝对值比较阈值Tabs(j)以及处理了数据序列Ni的数据长度j之后所得到的状态量度值中的最小值SMin(i)进行对比。如果最小值SMin(i)大于阈值Tabs(j)，则判定应该停止处理这个数据序列Ni。
在判定步骤S16中确定是否满足状态量度值的最小值SMin(i)-各个数据序列的最小值Min{SMin()}>相对值比较阈值Trlt(j)。如判定步骤S16那里的“真”所示，如果满足了状态量度(State Metric)值的最小值SMin(i)-每个数据序列的最小值Min{SMin()}>相对值比较阈值Trlt(j)，则控制转到步骤S17。在步骤S17中将会停止处理数据序列Ni。
如判定步骤S16那里的“假”所示，如果不满足状态量度(StateMetric)值的最小值SMin(i)-每个数据序列的最小值Min{SMin()}>相对值比较阈值Trlt(j)，那么控制将会转到步骤S18，在这里将会递增数据序列处理计数器值i(i＝i+1)，随后所述控制返回到判定步骤S13，从而重复进行所述处理。
换句话说，在这里将绝对值比较阈值Trlt(j)与一个通过从状态量度(State Metric)值的最小值SMin(i)中减去相应数据序列的最小值Min{SMin(1)，SMin(2)，SMin(3)，SMin(4)}所产生的值进行对比。如果所述最小值大于阈值Trlt(j)，那么判定应该停止处理数据序列Ni。
在这里可以对绝对值比较阈值Tabs(j)和相对值比较阈值Trlt(j)进行设定，以便能够根据编号j的值来自由改变，其中所述编号j的值表示的是从已处理数据开端起始的数据顺序，由此可以优化阈值Tabs(j)以及相对值比较阈值Trlt(j)。
图7是一个显示相应数据序列和状态量度(State Metric)值中的网格图的图示。图7显示的是实际操作中状态量度(State Metric)值的最小值SMin(i)的比较结果，并且其中是通过使用绝对值比较阈值Tabs(j)以及相对值比较阈值Trlt(j)来停止处理数据序列Ni的。
在图7中，我们是基于以下假设来描述本发明的，其中所述假设包括：绝对值比较阈值Tabs(j)＝100，相对值比较阈值Trlt(j)＝60以及表示停止处理开始数据长度的数字jstop＝m。图7的左手边显示的是在将两比特状态64假设成数据序列N1(61)、N2(62)、N3(63)的每一个数据序列的时候所获取的状态值“00”、“01”、“10”、“11”。
在图7的网格图上，数字值显示的是每一个状态64的状态量度(State Metric)值。出于引用目的，状态量度(State Metric)值的数值可以是任意值。
首先，在指示从已处理数据开端起始的数据顺序的数字j＝m-1中满足了j<jstop，由此没有对数据序列之间的似然性进行对比。
接下来，在表示从处理数据开端起始的数据顺序的数字j＝m那里，由于满足了状态量度(State Metric)值的最小值SMin(1)＝20、SMin(2)＝82、SMin(3)＝78，因此可以满足量度(State Metric)值最小值SMin(2)-每个数据序列的最小值Min{(SMin()}>相对值比较阈值Trlt(j)，从而停止处理数据序列N2。
在表示从已处理数据开端起始的数据顺序的数字j＝m+1那里，由于满足了状态量度(State Metric)值的最小值SMin(1)＝30以及最小值SMin(3)＝88，然而这不符合停止所述处理的条件。因此，针对数据序列N1、N3的处理将会继续进行。
在表示从已处理数据开端起始的数据顺序的数字j＝m+2那里，由于满足了状态量度(State Metric)值的最小值SMin(1)＝45、SMin(3)＝102，因此满足了状态量度(State Metric)值的最小值SMin(3)>绝对值比较阈值Tabs(j)，并且由此停止处理数据序列N3。
同样，在图5所示的前述步骤S10中用于比较译码结果似然性的处理中，相对于那些并未停止处理的数据序列而言，通过使用最终数据长度绝对值比较阈值Tabs-last，可以这些数据序列的状态量度值的最小值进行对比。如果比较结果小于阈值Tabs-last，则认为存在将要提供给移动设备的数据。
在上述情况下，当绝对值比较阈值Tabs(j)、最终数据长度绝对值比较阈值Tabs-last与状态量度(State Metric)值的最小值SMin进行比较的时候，这时使用了未曾归一化的最小值SMin或是从对应于归一化信息的校正数据中产生的最小值。
根据本发明，在这里提供了一种译码设备，其中包括一个同时译码单元，用于按顺序对同时开始并经由相应数据长度的多个数据序列进行维特比译码，以及一个停止单元，用于按顺序对那些由同时译码单元同时执行了维特比译码的相应数据序列的似然性进行比较，如果根据比较结果判定某个数据序列的似然性小于一个阈值，则停止同时译码单元对这个数据序列进行译码。
根据本发明，在这里提供了一种译码设备，其中包括一个译码单元，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码，以及一个控制单元，用于按顺序对那些由译码装置同时执行了维特比译码的相应数据序列的似然性进行比较，如果根据比较结果判定某个数据序列的似然性小于一个预定阈值，则停止译码装置对这个数据序列进行译码。
根据本发明，在这里提供了一种通信设备，其中包括一个同时译码单元，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码，以及一个停止单元，用于按顺序对那些由同时译码单元同时执行了维特比译码的相应数据序列的似然性进行比较，如果根据比较结果判定某个数据序列的似然性小于一个阈值，则停止同时译码单元对这个数据序列进行译码。
根据本发明的另一个方面，在这里提供了一种通信设备，其中包括一个译码单元，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码，以及一个控制单元，用于按顺序对那些由译码单元同时执行了维特比译码的相应数据序列的似然性进行比较，如果根据比较结果判定某个数据序列的似然性小于一个预定阈值，则停止译码单元对这个数据序列进行译码。
举例来说，这些译码设备和通信设备适合同时接收和译码多个数据序列，并且适合通过对多个数据序列中的任何一个进行维特比译码来判决一个预期数据序列，其中所述多个数据序列是由源自多个数据序列并且指定到每一个预定通信设备的数据序列编码的。
根据这些译码设备和通信设备，由于同时译码单元按顺序对同时开始并经由相应数据长度的多个数据序列进行维特比译码，因此可以在从数据长度开端起始的某个位置判定数据序列是否是不需要处理的无用数据序列。停止单元则按顺序对那些由同时译码装置同时执行了维特比译码的相应数据序列的似然性进行比较。因此，如果根据比较结果判定某个数据序列的似然性低于一个特定阈值，那么停止单元将会阻止同时译码装置对这个数据序列进行译码，在这里不必对所有数据序列进行译码并且将会停止对那些不需要处理的多余数据序列进行译码。这样一来可以减少无用的处理。
此外如上所述，根据本发明，在这里提供了一种通过对多个数据序列中的任何一个执行维特比译码来判决预期数据序列的译码方法，其中所述多个数据序列是由源自同时接收的多个数据序列并指定到每一个预定通信设备的数据序列编码的，所述方法包括以下步骤：同时译码步骤，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码，以及停止步骤，用于按顺序对那些由同时译码步骤同时执行了维特比译码的相应数据序列的似然性进行比较，如果根据比较结果判定某个数据序列的似然性低于一个阈值，则停止容同时译码步骤对这个数据序列进行译码。
此外如上所述，根据本发明，例如当传播状况相对良好的时候，如果数据序列之间的似然性信息存在很大差别并且很容易就能判决预期的接收数据，那么可以停止所述译码处理并且由此可以降低功耗。
同样，在归一化似然性信息的时候，如果在相应数据序列之间使用了一个共享值，那么可以减少为了最大似然性比较而被作为归一化信息处理的数据量，由此可以降低功耗。
在这里已经参考附图而对本发明的优选实施例进行了描述，应该理解的是，本发明并不局限于这些确切的实施例，本领域技术人员可以在不脱离附加权利要求所定义的本发明的实质和范围的情况下对其进行多种变化和修改。

Claims (6)

1.一种译码设备，包括：
同时译码装置，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码；
比较装置，用于按顺序对那些由所述同时译码装置同时执行了维特比译码的相应数据序列的似然性进行比较；
归一化装置，用于将所述比较结果用作共享的归一化信息，以便归一化所述多个数据序列的似然值；以及
停止装置，如果根据所述共享的归一化信息确定某个数据序列的归一化的最大似然性小于一个阈值，则停止所述同时译码装置对所述某个数据序列进行译码。
2.根据权利要求1的译码设备，还包括改变装置，用于根据多个数据序列的数据长度来改变所述停止装置停止所述同时译码装置译码数据序列的时间和/或频率。
3.一种通信设备，包括：
同时译码装置，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码；
比较装置，用于按顺序对那些由所述同时译码装置同时执行了维特比译码的相应数据序列的似然性进行比较；
归一化装置，用于将所述比较结果用作共享的归一化信息，以便归一化所述多个数据序列的似然值；以及
停止装置，如果根据所述共享的归一化信息确定某个数据序列的归一化的最大似然性小于一个阈值，则停止所述同时译码装置对所述某个数据序列进行译码。
4.根据权利要求3的通信设备，还包括改变装置，用于根据所述多个数据序列的数据长度来改变所述停止装置停止所述同时译码装置译码数据序列的时间和/或频率。
5.一种通过对多个数据序列中的任何一个执行维特比译码来判决预期数据序列的译码方法，其中所述多个数据序列是由源自同时接收的多个数据序列并指定到每一个预定通信设备的数据序列编码的，所述方法包括以下步骤：
同时译码步骤，用于按顺序对同时开始并经由相应数据长度的多个数据序列执行维特比译码；
比较步骤，用于按顺序对那些由所述同时译码步骤同时执行了维特比译码的相应数据序列的似然性进行比较；
归一化步骤，用于将所述比较结果用作共享的归一化信息，以便归一化所述多个数据序列的似然值；以及
停止步骤，如果根据所述共享的归一化信息确定某个数据序列的归一化的最大似然性低于一个阈值，则停止所述同时译码步骤对所述某个数据序列进行译码。
6.根据权利要求5的译码方法，还包括一个改变步骤，用于根据所述多个数据序列的数据长度来改变所述停止步骤停止所述同时译码步骤译码数据序列的时间和/或频率。
CNB2004100797068A 2003-09-19 2004-09-17 译码设备、通信设备和译码方法 Expired - Fee Related CN100483954C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003328414A JP4041445B2 (ja) 2003-09-19 2003-09-19 復号装置、通信装置および復号方法
JP2003328414 2003-09-19

Publications (2)

Publication Number Publication Date
CN1599263A CN1599263A (zh) 2005-03-23
CN100483954C true CN100483954C (zh) 2009-04-29

Family

ID=34191394

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100797068A Expired - Fee Related CN100483954C (zh) 2003-09-19 2004-09-17 译码设备、通信设备和译码方法

Country Status (4)

Country Link
US (1) US7340670B2 (zh)
EP (1) EP1517451A1 (zh)
JP (1) JP4041445B2 (zh)
CN (1) CN100483954C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7054288B2 (en) * 2004-02-13 2006-05-30 Interdigital Technology Corporation Method and apparatus for providing fast detection of a high speed shared control channel
JP4575288B2 (ja) * 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US7746961B2 (en) 2006-04-11 2010-06-29 Telefonaktiebolaget L M Ericsson (Publ) Efficient detection of predetermined sequences
US7613476B2 (en) * 2006-06-02 2009-11-03 Alcatel-Lucent Usa Inc. Method and apparatus for path imbalance reduction in networks using high speed data packet access (HSDPA)
US9209937B2 (en) * 2007-06-28 2015-12-08 Telefonaktiebolaget L M Ericsson (Publ) Reliable decoding of a high-speed shared control channel
JP5108548B2 (ja) 2008-02-14 2012-12-26 ルネサスエレクトロニクス株式会社 受信装置
EP2567463B1 (en) * 2010-05-06 2018-07-11 Telefonaktiebolaget LM Ericsson (publ) Technique for processing encoded information in a wireless communication network
US9191131B2 (en) * 2012-07-06 2015-11-17 Intel Deutschland Gmbh Method for control channel detection in wireless communications systems
US10615825B2 (en) * 2017-05-05 2020-04-07 Qualcomm Incorporated Early-termination techniques for polar list decoders

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1339188A1 (en) * 2002-02-20 2003-08-27 Siemens Aktiengesellschaft Channel coding method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208816A (en) * 1989-08-18 1993-05-04 At&T Bell Laboratories Generalized viterbi decoding algorithms
JP3259302B2 (ja) * 1992-01-28 2002-02-25 株式会社日立製作所 出力信号復号方法および装置
JP3467343B2 (ja) * 1994-03-24 2003-11-17 シリコン システムズ インコーポレーテッド Ｐｒｍｌチャネルのためのビタビ検出器を実現するための装置
JP3280834B2 (ja) 1995-09-04 2002-05-13 沖電気工業株式会社 符号化通信方式における信号判定装置および受信装置ならびに信号判定方法および通信路状態推定方法
CN1099165C (zh) * 1996-03-18 2003-01-15 三星电子株式会社 维特比译码器
US5933462A (en) * 1996-11-06 1999-08-03 Qualcomm Incorporated Soft decision output decoder for decoding convolutionally encoded codewords
JPH10302412A (ja) 1997-04-30 1998-11-13 Sony Corp 情報再生装置および再生方法
DE60101745T2 (de) * 2000-03-08 2004-12-23 Arm Ltd., Cherry Hinton Viterbi dekodierung mit pfadmetrikaktualisierung durchgeführt in einheiten von bitscheiben
US6671852B1 (en) * 2000-09-06 2003-12-30 Motorola, Inc. Syndrome assisted iterative decoder for turbo codes
US7162675B2 (en) 2002-04-05 2007-01-09 Lucent Technologies Inc. Error detection methods in wireless communication systems
US7680216B2 (en) 2002-07-01 2010-03-16 Texas Instruments Incorporated Adaptive thresholds for high speed downlink shared control channel (HS-SCCH) (part I) detection schemes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1339188A1 (en) * 2002-02-20 2003-08-27 Siemens Aktiengesellschaft Channel coding method

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Control channel design for high speed downlink sharedchannel for 3GPP W-CDMA, Rel-5". GHOSH A ET AL.VTC 2003-SPRING. THE 57TH. IEEE SEMIANNUAL VEHICULAR TECHNOLOGY PROCEEDINGS. JEJU, KOREA, APRIL 22 - 25, 2003,,Vol.VOL. 3 OF 4 . 2003
"Control channel design for high speed downlink sharedchannel for 3GPP W-CDMA,Rel-5". GHOSH A ET AL.VTC 2003-SPRING. THE 57TH. IEEE SEMIANNUAL VEHICULAR TECHNOLOGY PROCEEDINGS. JEJU, KOREA, APRIL 22-25, 2003,Vol.3 OF 4. 2003 *
MOTOROLA: "CONTROL CHANNEL STRUCTUREFORHIGH SPEED DSCH (HS-DSCH)". TSG-RAN WORKING GROUP MEETING, XX, XX, 10 XP002206394. 2000

Also Published As

Publication number Publication date
US20050066260A1 (en) 2005-03-24
CN1599263A (zh) 2005-03-23
JP2005094650A (ja) 2005-04-07
US7340670B2 (en) 2008-03-04
EP1517451A1 (en) 2005-03-23
JP4041445B2 (ja) 2008-01-30

Similar Documents

Publication Publication Date Title
US7254160B2 (en) Radio receiver
US5796757A (en) Methods and apparatus for performing rate determination with a variable rate viterbi decoder
KR100335038B1 (ko) 코드분할다중접속시스템어플리케이션용다중속도직렬비터비디코더
KR100968085B1 (ko) 불연속 전송(ｄｔｘ) 검출
US6813323B2 (en) Decoding method and communication terminal apparatus
KR20030048126A (ko) 코드 분할 다중 접속 시스템에서 역 레이트 매칭을수행하는 방법 및 장치
CN101278489A (zh) 用于处理接收到的通信信号的方法和设备
CN100483954C (zh) 译码设备、通信设备和译码方法
US7003717B2 (en) Decoding apparatus, decoding method, data-receiving apparatus and data-receiving method
JP2002185437A (ja) 受信装置
CN1723624B (zh) 利用确定的多址干扰的方差的校正装置和方法
US6501789B2 (en) CDMA receiving apparatus
KR100727732B1 (ko) 복호 장치, 기지국 장치, 통신 단말 장치 및 복호 방법
JPH11163961A (ja) 伝送レート判定方法およびその装置
RU2214679C2 (ru) Способ квантования для итеративного декодера в системе связи
FI115177B (fi) Laite ja menetelmä nopeuden määrittämiseksi katkoavainnusta käyttävissä muuttuvanopeuksisissa viestintäjärjestelmissä
JP2000269826A (ja) 誤り検出装置及び方法
US6542559B1 (en) Decoding method and apparatus
US20030091130A1 (en) Receiving device and method
JP2001346239A (ja) 移動無線通信装置及びセルサーチ方法
JP3633556B2 (ja) ターボ復号回路およびその制御方法
JP2001274778A (ja) 誤り訂正用信号生成装置
JP2000138615A (ja) 同期捕捉装置及び同期捕捉方法
US20020181432A1 (en) Method and apparatus for normalizing CDMA RAKE output
WO2006092859A1 (ja) 受信装置、受信方法、プログラム、および、情報記録媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20160917

CF01 Termination of patent right due to non-payment of annual fee