CN100487893C - 半导体芯片及其制作方法 - Google Patents

半导体芯片及其制作方法 Download PDF

Info

Publication number
CN100487893C
CN100487893C CNB2003101239223A CN200310123922A CN100487893C CN 100487893 C CN100487893 C CN 100487893C CN B2003101239223 A CNB2003101239223 A CN B2003101239223A CN 200310123922 A CN200310123922 A CN 200310123922A CN 100487893 C CN100487893 C CN 100487893C
Authority
CN
China
Prior art keywords
substrate
layer
film
thermal conductivity
element cambium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101239223A
Other languages
English (en)
Other versions
CN1519929A (zh
Inventor
山崎舜平
高山彻
丸山纯矢
大野由美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1519929A publication Critical patent/CN1519929A/zh
Application granted granted Critical
Publication of CN100487893C publication Critical patent/CN100487893C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

本发明通过使用转移技术，提供由薄膜形成的多个元件形成层集成的半导体芯片。本发明利用转移技术先暂时从衬底剥离膜厚50μm或更薄的元件形成层并转移到其他衬底上，然后再从另一个衬底剥离膜厚50μm或更薄的元件形成层并将其转移层叠到先前的元件形成层上，如此重复就可以实现常规三维组装的半导体芯片所没有实现的薄膜化，形成高集成化的半导体芯片。

Description

半导体芯片及其制作方法
技术领域
本发明涉及一种半导体芯片及其制作方法。该半导体芯片在衬底上层叠包含半导体器件，显示器件，发光器件的元件形成层而获得，其中上述半导体器件，显示器件，发光器件由多个薄膜晶体管(在下文中被称为TFT)构成。在本说明书中，术语半导体器件包括了CPU(中央处理器)，MPU(微处理器)，存储器，图标，图像处理器，术语显示器件包括了液晶显示器件，PDP(等离子显示板)，FED(场致发射显示)，并且述语发光器件包括了场致发光器件。
背景技术
近年来，用形成在具有绝缘表面的衬底上的半导体薄膜(厚度约为几nm到几百nm)来构成TFT的技术受人关注。该TFT被广泛地应用于诸如IC(集成电路)和电光器件之类的电子器件。
但是，这里有一个在形成TFT时和在形成TFT后对所使用的衬底有不同要求的问题。
例如，作为在其上形成TFT的衬底，当前，大多使用玻璃衬底和石英衬底，虽然上述衬底耐热性好，有即使制作工艺温度高也能利用的长处，然而另一方面，它们有容易破裂且笨重的短处。
与此相反，塑料膜之类的柔性衬底虽然耐热性差，不能在高温度工艺中被使用，但是有不易碎且能够实现重量减轻的优点。然而，目前用低温工艺制成的TFT不可能获得如玻璃衬底或石英衬底上制作的TFT那样优异的电学特性。
针对于此，在利用双方衬底时获得的优势的技术已经公开了，这个技术是在玻璃或石英等衬底上形成薄膜元件(被转移部件)后将薄膜元件从所述衬底剥离，然后将薄膜元件转移到塑料膜等的转移部件上(例如，专利公开文件1)。
专利公开文件1
日本专利公开文件：HEI No.10-125929
另外，象这样，借助将薄膜元件从衬底上剥离下来，然后将其粘附到其他的衬底上的转移技术，可以在各种各样的衬底上形成薄膜元件而不用考虑制作薄膜元件的工艺。
另一方面，在LSI的领域中，为了实现半导体器件的高集成化，各种努力被尝试，比如，已知通过层叠多个芯片施行半导体元件的三维组装的技术(例如，参考专利文件2)。
专利文件2
日本专利公开HEI No.6-244360
发明内容
然而，上述层叠半导体芯片的技术从薄膜化的角度考虑，技术上有局限性，所以，在实现高性能，高功能和小型化的基础上进一步实现薄膜化的技术被期待着。
所以，本发明的一个目的是利用上述转移技术，提供实现集成化的形成在衬底上的多个元件形成层薄膜(包括半导体器件(诸如CPU，MPU，存储器，图标，图像处理器等)，显示器件(诸如液晶显示器件，PDP，FED等)，或者发光器件等)的半导体芯片。
本发明的另一个目的是在衬底上实现多个元件形成层的集成化时，提供防止因各个元件形成层产生的热被存储而引起各个元件退化的结构。
本发明针对上述问题，利用转移技术先暂时从衬底剥离膜厚50μm或更薄的元件形成层并转移到其他衬底上，然后再从另一个衬底剥离膜厚50μm或更薄的元件形成层并将其转移层叠到先前的元件形成层上，如此重复就可以实现常规三维组装的半导体芯片所没有实现的薄膜化，形成高集成化的半导体芯片。
另外，本发明的被转移体的元件形成层的膜厚为50μm或更薄，因从元件形成层产生的热会导致元件的退化，所以本发明的衬底使用能够有效地释放热的导热性材料。并且，当将其他的元件形成层转移到已经转移的元件形成层上时，优选在转移表面(已经转移的元件形成层表面)上形成导热性的薄膜。
注意，这里所指的导热性衬底除了以氧化铝，氮化铝，氮氧化铝，氮化硅作为其主要成分的陶瓷材料，还包括以碳元素作为其主要成分的石墨材料，导热性薄膜包括氮化铝(AlN)，氮氧化铝(AlNxOy(X>Y))，磷化硼(BP)，氮化硼(BN)，或类金刚石碳(DLC：Diamond Like Carbon)或上述膜组合成的叠层膜等的薄膜。
本发明的叠层结构中，纵向电连接的结构是用连接布线连接提供在各个层的一部分的终端的结构(布线接合结构)，其他还有，预先在各个元件形成层中形成布线(辅助布线)，在纵向重叠并粘附这些元件形成层时，这些元件形成层的布线互相实现电连接的结构(倒装芯片结构)。
本发明利用的剥离方法或者转移方法没有特殊限制，比如可以使用以下的方法，即在衬底上提供金属层(或氮化金属层)，在此上提供金属氧化物层，然后在金属氧化物层上连接形成氧化层，在氧化层上形成元件，然后，在金属氧化物层的层内或其和其他层的界面用物理手段撕开并剥离的方法。另外，为了帮助剥离，可以在实施上述用物理手段剥离之前，进行加热处理或照射激光，也可以在氧化层上形成含氢的膜，对该膜进行加热使金属氧化物晶化。除此以外，还可以使用利用两层膜之间的膜应力进行剥离的剥离方法(压力剥离法，stress-pee1-off method)。
进一步，可以使用下述将元件形成层和衬底分离的方法，即在元件形成层和衬底之间提供一个用来分离的层，然后用药液(腐蚀剂)清除这个层；也可以使用另一个将元件形成层和衬底分离的方法，即在元件形成层和衬底之间提供由非晶硅(或者聚晶硅)制成的层，使衬底通过并照射激光。
本发明的结构为：一种半导体芯片，它包含：
在导热性衬底上提供的膜厚不大于50μm的第一元件形成
层，二者之间夹有第一粘合层；
在所述第一元件形成层上形成的导热性膜；
在所述导热性膜上形成的膜厚不大于50μm的第二元件形成层，二者之间夹有第二粘合层。
上述结构中的元件形成层(第一元件形成层以及第二元件形成层)的膜厚优选为0.1-10μm。
上述结构中，包含在所述第一元件形成层的半导体元件，以及包含在所述第二元件形成层的半导体元件，各自通过连接布线和在所述导热性衬底上形成的布线电连接在一起。
上述其它结构中，包含在所述第一元件形成层的半导体元件和包含在所述第二元件形成层的半导体元件，中间夹包含各向异性导电材料的第一粘合层以及第二粘合层，和包含在第一元件形成层的布线以及包含在第二元件形成层的布线分别电连接的辅助布线各自电连接在一起。
注意，Ag，Au，Al等的金属颗粒被绝缘性膜覆盖住并具有单向电导率的材料可以作为各向异性导电性材料。用包含各向异性导电性材料的第二粘合层粘接第一元件形成层和第二元件形成层时，如一边照射超声波一边进行粘接可以使粘接部分更加密贴，所以该方法是优选的。
另外，本发明中，层叠的元件形成层不限于一层，可以象上述第二元件形成层上那样，通过按顺序层叠导热性薄膜和元件形成层从而增加元件形成层的数量。
元件形成层包括由TFT以及组合TFT构成的半导体器件(CPU，MPU，存储器，图标，图像处理器，等等)，显示器件(液晶显示器件，PDP，FED，等等)，以及发光器件。
如上述那样，本发明的在导热性衬底上通过按顺序层叠膜厚50μm或更薄的元件形成层，不用增大面积就可以获得集成化的半导体芯片的结构为：一种在导热性衬底上具有多个膜厚50μm或更薄的元件形成层的半导体芯片的制作方法，它包含以下步骤：
在第一衬底上形成包含多个薄膜晶体管的第一元件形成层；
在所述第一元件形成层上形成第一可溶性有机树脂膜；
在所述第一可溶性有机树脂膜上连接形成第一粘合层；
中间夹所述第一粘合层在所述第一可溶性有机树脂膜上粘合第二衬底，使所述第一元件形成层和所述第一可溶性有机树脂膜被夹在所述第一衬底和所述第二衬底之间；
用物理方法从所述第一元件形成层剥离所述第一衬底；
在所述导热性衬底上连接形成第二粘合层；
中间夹所述第二粘合层在所述导热性衬底上粘接所述第一元件形成层的露出面；
从所述第一元件形成层分离所述第一粘合层以及第二衬底；
用溶剂清除所述第一可溶性有机树脂膜；
在露出面上形成导热性薄膜；
在第三衬底上形成包含多个薄膜晶体管的第二元件形成层；
在所述第二元件形成层上形成第二可溶性有机树脂膜；
在所述第二可溶性有机树脂膜形成第三粘合层；
中间夹所述第三粘合层在所述第二可溶性有机树脂膜上粘接第四衬底，使所述第二元件形成层以及所述第二可溶性有机树脂膜被夹在所述第三衬底和所述第四衬底之间；
用物理方法从所述第二元件形成层分离并去除所述第三衬底；
在所述导热性薄膜上连接形成第四粘合层；
以及中间夹所述第四粘合层在所述导热性薄膜上粘接所述第二元件形成层的露出面。
而且，上述结构中，上述导热性薄膜是用溅射法形成的氮化铝，氮氧化铝，磷化硼，氮化硼，类金刚石碳，或组合层叠这些膜的叠层。
上述结构中，所述第二粘合层以及第四粘合层中任一方或双方用各向异性导电性粘合剂形成，当中间夹所述第二粘合层以及第四粘合层中任一方或双方进行粘接时，一边照射超声波一边进行粘接。
上述各个结构中，包含一种结构，即为了用物理手段分离所述第一衬底或第三衬底，在该第一衬底以及第三衬底上按顺序形成金属层，金属氧化物层，以及氧化物层，通过在上述金属氧化物层上提供具有结晶结构的金属氧化物，当施加物理手段时，使金属氧化物层容易分离的结构。另外，上述各个结构还包含另一种结构，即在氧化物层上形成含有氢的膜(氮化硅膜，氮氧化硅膜，非晶质半导体膜，等等)，实施扩散氢的热处理形成具有结晶结构的金属氧化物层的结构。
而且，为了用物理手段容易分离所述第一衬底或第三衬底，中间夹粘合层在该第一衬底或第三衬底上各自粘接补强衬底，分离该第一衬底或第三衬底时，这个补强衬底也一起被分离。
如以上所描述，本发明利用转移技术通过在导热性衬底上层叠多个膜厚50μm或更薄的元件形成层，跟常规三维组装的半导体芯片相比，不仅可以实现薄膜化，而且可以提高集成度。另外，通过在层叠的元件形成层之间夹导热性膜，可以防止当层叠多个薄膜化的元件形成层时产生的热蓄积的问题，也就是防止了因热引起的元件退化。
附图说明
在附图中：
图1A-1C是表示本发明的半导体芯片结构的视图；
图2A-2C是说明本发明的半导体芯片结构的视图；
图3A-3C是说明制作本发明的半导体芯片的视图；
图4A-4C是说明制作本发明的半导体芯片的视图；
图5A-5C是说明制作本发明的半导体芯片的视图；
图6A-6C是说明制作本发明的半导体芯片的视图；
图7A-7C是说明制作本发明的半导体芯片的视图；
图8A-8C是说明制作本发明的半导体芯片的视图；
图9A-9B是表示本发明的半导体芯片结构的视图；
图10是说明包含在本发明的半导体芯片的CPU的结构视图；
图11是说明关于本发明的半导体芯片的实施例的视图；
图12A-12D是说明TFT的制作工艺的视图；
图13A-13D是说明TFT的制作工艺的视图；
图14是表示搭载有本发明的半导体芯片的模块的视图；
图15A-15G是利用本发明的半导体芯片的电器件的视图；
图16A和16B分别是底栅型TFT以及双栅型TFT的视图；
图17A和17B是说明本发明的半导体芯片的制作方法的视图；
图18A和18B是说明本发明的半导体芯片的制作方法的视图。
本发明的选择图为图1B
具体实施方式
以下就本发明的实施方案模式进行详细描述。
实施方案模式1
下面将用图1A-1C描述根据本发明形成的半导体芯片的结构。也就是说，图1A示出了本发明的半导体芯片的布线接合结构，即在导热性衬底101上形成并层叠第一元件形成层102，第二元件形成层103，通过粘合层104将各个层粘接在一起，各个元件形成层(102，103)和导热性衬底101上的布线(没有在图中示出)用连接布线106电连接在一起。
另外，在此层叠的元件形成层(第一元件形成层102，第二元件形成层103)的膜厚为50μm或更薄，这些元件形成层是预先在其他的衬底上形成后，利用剥离技术剥离而获得的。
本发明的元件形成层的膜厚为50μm或更薄，因元件容易受产生的热的影响，粘附第一元件形成层102的衬底使用具有导热性的衬底(导热性衬底101)。在第一元件形成层102上中间夹粘合层层叠第二元件形成层103时，在第一元件形成层102上连接形成导热性膜105。其他的，虽然在这里没有表示出，由于导热性衬底101的表面不均整，还可以在导热性衬底101的表面形成平整膜用来防止在薄膜的第一元件形成层102以及第二元件形成层103中产生的元件破坏，连接破坏等。
导热性衬底101除了可以采用以氮化铝(AlN)，氮氧化铝(A1NxOy(X>Y))，氮化硅等为主要成分的陶瓷衬底外，还可以采用以碳元素作为其主要成分的石墨衬底。或者由以碳元素作为其主要成分的石墨材料制成。导热性膜105可以采用由氮化铝(AlN)，氮氧化铝(AlNxOy(X>Y))，磷化硼(BP)，氮化硼(BN)，类金刚石碳的DLC(Diamond Like Carbon)形成的膜，另外，上述膜组合成的叠层膜也可以被用来形成导热性膜105。
另外，溅射法，气相淀积法，CVD法等可以作为形成导热性膜105的方法。
例如，在用AlN形成导热性膜105时，使用用氮化铝(AlN)制成的靶，在含有氩气和氮气混合的气氛中形成膜。另外，也可以使用用铝(Al)制成的靶，在氮气的气氛中形成膜。
另外，粘附的第一元件形成层102以及第二元件形成层103分别通过连接布线106和导热性衬底101上的布线(没有在图中示出)电连接在一起。连接布线可以采用由Au，Cu，Al，Al-Si，或Au合金制成的布线。
然后，第一元件形成层102以及第二元件形成层103通过电连接于导热性衬底101上的布线的焊料球被连接到印刷线路板(没有在图中表示出)上，因此，能够实现和外界的电连接。
下面将参考图1B描述在图1A表示的元件形成层(第一元件形成层102以及第二元件形成层103)的结构，以及描述用连接布线106电连接元件形成层和导热性衬底101的情况。
第一元件形成层102中形成有多个作为半导体元件的薄膜晶体管(下文中简称TFT)，含有组合这些TFT构成的元件的半导体器件(诸如CPU，MPU，存储器，图标，图像处理器等)，显示器件(诸如液晶显示器件，PDP，FED等)，或者发光器件等被形成。
第一元件形成层102具有包含一部分金属氧化物层的氧化物层108a，这是因为第一元件形成层102按以下步骤形成，即在形成于衬底上的金属层，金属氧化物层以及氧化物层之上形成多个TFT和布线(辅助布线)，然后，在金属氧化物层的部分用物理手段从衬底以及金属层剥离氧化物层以及其上形成的TFT等。另外，包含一部分金属氧化物层的氧化物层108a中间夹粘合层104a和导热性衬底101粘接在一起。
作为粘合层104a的材料，可以采用诸如反应固化粘合剂，热固化粘合剂，UV固化粘合剂等的光固化粘合剂，厌氧粘合剂等各种固化粘合剂。
层叠在第一元件形成层102上的第二元件形成层103中间夹导热性膜105而形成。
同样地，第二元件形成层103具有包含一部分金属氧化物层的氧化物层108b，这是因为第二元件形成层103按以下步骤形成，即在形成于衬底上的金属层，金属氧化物层以及氧化物层之上形成多个TFT和布线(辅助布线)，然后，在金属氧化物层的部分用物理手段从衬底以及金属层剥离氧化物层以及其上形成的TFT等。另外，包含一部分金属氧化物层的氧化物层108b中间夹粘合层104b和导热性膜105粘接在一起。
作为粘合层104b的材料，可以采用诸如反应固化粘合剂，热固化粘合剂，UV固化粘合剂等的光固化粘合剂，厌氧粘合剂等各种固化粘合剂。
第一元件形成层102以及第二元件形成层103中各自形成有电连接到其TFT的布线(110a，110b)，并通过电极垫111实现了和外界的电连接。
本实施方案模式1中，形成在第一元件形成层102以及第二元件形成层103中的包含由多个TFT构成的元件的半导体器件，显示器件，或发光器件等通过连接布线106和在导热性衬底上形成的布线电连接在一起。
本实施方案模式1中，描述了层叠两层元件形成层时的例子，但是本发明并不限于此，元件形成层也可以是被层叠三层或更多的结构。
通过以上步骤，形成了具有在导热性衬底上层叠多个元件形成层结构的半导体芯片。
而且，形成图1B的连接结构后，如图1C所示，通过形成树脂112来覆盖层叠在导热性衬底上的元件形成层(102，103)以及连接布线106，还可以实现密封。另外，可以用热固化性或热塑性树脂作为该树脂材料。具体可以采用环氧树脂，硅树脂，PPS树脂(聚硫醚树脂，Poly Phenylene Sulfide Resin)等模塑作为树脂材料。另外，本发明的密封结构并不局限于树脂密封，其他也可以用玻璃，石英，塑料，或者由金属材料制成的衬底来密封。
实施方案模式2
在本实施方案模式2中，将用图2A-2C描述具有跟实施方案模式1不同结构的半导体芯片。也就是说，在图1A-1C中描述了层叠的元件形成层通过连接布线106电连接导热性衬底的结构，在本实施方案模式2中将描述不使用这种连接布线106而使层叠而成的元件形成层电连接导热性衬底的倒装芯片结构。
在图2A中，在导热性衬底201上层叠膜厚为50μm或更薄的第一元件形成层202以及第二元件形成层203，这些元件形成层通过各向异性导电性粘合层204各自被粘附在一起。在此，第一元件形成层202以及第二元件形成层203在其表面暴露着和形成在各个元件形成层的TFT等有电连接的布线，这些布线通过由各向异性导电性的粘合材料形成的各向异性导电性粘合层204电连接在一起，这些布线和导热性衬底上的布线(没有在图中示出)也各自电连接在一起。
然后，第一元件形成层202以及第二元件形成层203通过电连接于导热性衬底201的布线的焊料球206被粘接到印刷线路板(没有在图中表示出)上，这样，就可以实现和外界的电连接。
下面将参考图2B说明在图2A表示的元件形成层(第一元件形成层202以及第二元件形成层203)的结构，以及说明用辅助布线a-b(210a-210b)电连接元件形成层和导热性衬底201的情况。
第一元件形成层202中形成有多个作为半导体元件的薄膜晶体管(下文中简称TFT)，组合这些TFT就构成了半导体器件(诸如CPU，MPU，存储器，图标，图像处理器等)，显示器件(诸如液晶显示器件，PDP，FED等)，或者发光器件等。
第一元件形成层202在剥离面上暴露出包含一部分金属氧化物层的氧化物层208a和辅助布线a(210a)的一部分，这是因为第一元件形成层202按以下步骤形成，即在形成于衬底上的金属层，金属氧化物层以及氧化物层之上形成多个TFT207和布线209，然后，在金属氧化物层的部分用物理手段从衬底以及金属层剥离氧化物层以及其上形成的TFT等，并形成从剥离面一侧到达布线209的辅助布线a(210a)。而且，中间夹各向异性导电性粘合层204a，氧化物层208a以及辅助布线a(210a)和导热性衬底201连接。由此，形成在第一元件形成层202的辅助布线a(210a)和形成在导热性衬底201上的布线(图中没有表示出)中间夹各向异性导电性粘合层204a电连接在一起。
作为各向异性导电性粘合层204a的材料，可以采用在诸如反应固化粘合剂，热固化粘合剂，UV固化粘合剂等的光固化粘合剂，厌氧粘合剂等各种固化粘合剂中分散有各向异性导电性材料的各向异性导电性粘合剂。另外，Ag，Au，Al等的金属颗粒被绝缘性膜覆盖住的材料可以作为各向异性导电性材料。而且，当用各向异性导电性粘合剂粘接第一元件形成层时，优选可以使粘接的部分更加贴紧的一边照射超声波一边进行粘接的方法。
另外，层叠在第一元件形成层202上的第二元件形成层203中间夹导热性膜205而形成。
同样地，第二元件形成层203在剥离面上暴露出包含一部分金属氧化物层的氧化物层208b和辅助布线b(210b)的一部分，这是因为第二元件形成层203按以下步骤形成，即在形成于衬底上的金属层，金属氧化物层以及氧化物层之上形成多个TFT和布线，然后，用物理手段从衬底以及金属层剥离氧化物层以及其上形成的元件等，并形成从剥离面一侧到达布线的辅助布线b(210b)。并且，氧化物层208b以及辅助布线b(210b)中间夹各向异性导电性粘合层204b和第一元件形成层202连接。由此，形成在第二元件形成层203的辅助布线b(210b)和形成在第一元件形成层202的布线209b通过各向异性导电性粘合层204b电连接在一起，而且，和导热性衬底201上的布线(没有在图中表示)电连接在一起。
作为各向异性导电性粘合层204b的材料，如上所述，可以采用在诸如反应固化粘合剂，热固化粘合剂，UV固化粘合剂等的光固化粘合剂，厌氧粘合剂等各种固化粘合剂中分散有各向异性导电性材料的各向异性导电性粘合剂。另外，Ag，Au，Al等的金属颗粒被绝缘性膜覆盖住的材料可以作为各向异性导电性材料。而且，当用各向异性导电性粘合剂粘接第二元件形成层时，优选可以使粘接的部分更加贴紧的一边照射超声波一边进行粘接的方法。
另外，图2C是图2B中数字213部分的放大图。换句话说，形成在第二元件形成层203的辅助布线b(210b)和形成在第一元件形成层202的布线209b，在由各向异性导电性颗粒215和粘合剂214制成的各向异性导电性粘接层204b中，通过中间夹各向异性导电性颗粒215可以实现电连接。注意，在此，各向异性导电性颗粒215的结构是其金属颗粒被绝缘性膜覆盖的结构。
也就是，在本实施方案模式2中，形成在第一元件形成层202以及第二元件形成层203的包含由多个TFT构成的元件的半导体器件，显示器件，或发光器件等，通过辅助布线a-b(210a-210b)以及各向异性导电性粘合层(204a，204b)，和在导热性衬底上形成的布线电连接在一起。
在本实施方案模式2中，描述了层叠两层元件形成层时的例子，但是本发明并不限于此，元件形成层也可以是被层叠三层或更多的结构。
通过以上步骤，形成了具有在导热性衬底上层叠多个元件形成层结构的半导体芯片。
顺便提及，本发明的实施方案模式1以及2中，顶栅型TFT作为TFT的类型被举例进行了说明，然而TFT还可以使用其他类型的，比如图16A中表示的在激活层的下侧形成栅电极的底栅型TFT，又比如图16B中示出的上下栅电极中间夹激活层的双栅型TFT。
下文中将详细说明本发明的实施例。
实施例1
本实施例将用图3A-5C详细描述本发明的半导体芯片的制作方法，该半导体芯片具有在本发明的实施方案模式1中描述的结构。
图3A表示一种状态，其中在第一衬底300上按顺序形成并层叠有金属层301，金属氧化物层302，以及氧化物层303，在此之上形成有元件形成层250。
虽然玻璃衬底，石英衬底，塑料衬底，陶瓷衬底，硅衬底，金属衬底或不锈钢衬底都可以作为第一衬底300被使用，但在本实施例中使用玻璃衬底的AN100作为第一衬底300。
作为形成在第一衬底300上的金属层301的材料可以使用从W，Ti，Ta，Mo，Nd，Ni，Co，Zr，Zn，Ru，Rh，Pd，0s，Ir，Pt一组中选出的元素，或用上述元素作为其主要成分的合金材料或化合物材料制成的单层，或者上述单层的叠层，或以上述的氮化物，比如氮化钛，氮化钨，氮化钽，氮化钼制成的单层或单层的叠层。另外，金属层301的膜的总厚度在100nm-200nm的范围内，优选在50nm-75nm的范围内。
这里，在用溅射法形成金属层301的情形中，因要固定第一衬底300，第一衬底300的周边附近的膜容易产生不均匀。所以，最好借助于干式腐蚀仅将衬底的周边部分清除，但这种情况时，为了不腐蚀到第一衬底300，可以在第一衬底300和金属层301之间形成由氧化氮化硅膜制成的100nm左右厚的绝缘膜。
虽然金属氧化物层302以及氧化物层303形成在金属层301上。然而在本实施例中将描述首先形成氧化物层303后，金属层301的一部分在后面的工艺中被氧化，成为金属氧化物层302的情况。
也就是说，在此形成钨制成的膜(膜的总厚度在100nm-200nm的范围内，优选在50nm-75nm的范围内)作为金属层301，然后不暴露于大气，形成并层叠氧化物层303，这里为氧化硅层(膜的总厚度在150nm-200nm的范围内)。氧化物层303的膜的厚度最好是金属层301的大约两倍或更厚。比如，理想的是，通过使用氧化硅靶的溅射法形成厚150nm-200nm的氧化硅膜。
另外，在氧化物层303上形成的元件形成层250是指包含通过适当地组合TFT(p沟道型TFT和n沟道型TFT)而形成的元件的半导体器件，显示器件，或发光器件的层。在这里表示的TFT由形成在基底层膜305上的包括在半导体膜的一部分中形成的杂质区304，沟道形成区306，栅绝缘膜307，以及栅电极308构成并通过布线309电连接在一起。而且，形成有在后续工艺中能够和外界连接的电极垫310。
另外，形成元件形成层250时，至少在含有氢的材料膜(半导体膜或金属膜)形成后，实施热处理以扩散含有氢的材料膜中含有的氢。此热处理在420℃或更高的温度下被充分地进行，并可以与形成元件形成层250的工艺分别地进行，或为省略该加热处理工序可以与形成元件形成层的工艺兼用。例如，用CVD方法形成含有氢的非晶硅膜作为含有氢的材料膜，然后该膜被加热以形成多晶硅膜的情况下，500℃或更高温度下的用于晶化的热处理能够同时实现多晶硅膜的形成和氢的扩散。
通过该热处理，在金属层301和氧化物层303之间形成具有结晶结构的金属氧化物层302。在层叠形成金属层301和氧化物层303时，形成在金属膜301a和氧化物层303之间的厚2nm-5nm左右的处于非晶质状态的金属氧化物层(氧化钨膜)通过这个热处理变成结晶结构，因此，被包括于金属氧化物层302中。
本实施例在制作元件形成层的一部分的工艺中对形成金属氧化物302的情况进行了说明，但本发明并不局限于该方法，本发明还可以采用在形成金属层301后形成金属氧化物层302，然后形成氧化物层303的方法。
接下来，在元件形成层250上形成有机树脂层311。将水或醇类可溶性有机材料，涂敷在整个表面上，执行硬化处理形成有机树脂层311。可以从环氧树脂、丙烯酸树脂、硅树脂等中任选其中一种构成上述有机材料。具体地，用旋涂法涂敷由水溶性树脂(东亚合成制：VL-WSHL10)(膜的厚度为30μm)，随后进行2分钟的曝光以实现初步硬化，然后用UV光辐照内面2.5分钟，表面10分钟，共计12.5分钟以实现正式硬化，这样就形成了有机树脂层311。
为了使后面的剥离工艺容易被实施，执行用于降低金属氧化物层302中一部分的粘接力的处理。用于部分降低粘接力的处理是激光照射处理，其中用激光沿着要剥离区域的周边部分对金属层301或氧化物层303实施部分照射，或者，沿着要剥离区域的周边部分从外部施加局部压力，以损坏氧化物层303的层内的一部分或界面的一部分。具体地说，用金刚石笔等垂直压下硬针，并且边移动所述层边施加负荷。最好使用划线器装置并且将下压量设在0.1mm到2mm，以便边移动所述层边施加压力。以这种方式在剥离之前对容易发生剥离现象的部分，实施选择性(部分地)降低粘接力的预处理，即制作引发机制是重要的，从而避免了剥离失败并且提高了产量。
然后，通过形成第一粘合层312，可以在有机树脂层311上中间夹第一粘合层312粘接第二衬底313。另外，作为形成第一粘合层312的材料，虽然可以采用在后面的工艺中由于实施预定的处理其粘接力能够被减弱的众所周知的材料，本实施例将说明当第一粘合层312采用在后面的工艺中随光的照射粘接力减弱的光敏性双面胶带时的情况。
并且，同样地，在第一衬底300的暴露面形成第二粘合层314，并中间夹第二粘合层314粘附第三衬底315。另外，形成第二粘合层314的材料可以使用和第一粘合层312相同的双面胶带。在此粘附的第三衬底315可以防止在后面工艺中第一衬底300的破损。第二衬底313和第三衬底315优选采用比第一衬底300硬度高的衬底，比如，石英衬底，半导体衬底。
接下来，将其上形成有金属层301的第一衬底300、用物理方法从部分降低了粘接力的区域的那一侧开始撕开。在本实施例中，从金属氧化物层302的部分可用相对小的力(如用人的手、通过喷嘴喷射的气压、超声波等)撕开并剥离金属层301以及衬底300。具体地，可以从氧化钨膜中，或者氧化钨膜和氧化硅膜的界面，或者氧化钨膜和钨膜的界面撕开并剥离。这样，就可以从第一衬底300分离在氧化物层303上形成的元件形成层250。图3C示出剥离时的状态。
另外，因剥离而被暴露的表面残留有金属氧化物层302的一部分，这部分残留物会在后续的在暴露表面粘附衬底等工艺中成为使粘接力降低的原因，所以最好进行清除残留在暴露表面的金属氧化物层302的一部分的处理。清除这些残留物可以使用氨水溶液等碱性水溶液或酸性水溶液。其他的方法，比如也可以在金属氧化物层302的一部分容易被剥离的温度(430℃)或更低下进行后面的工艺处理。
另外，图4A的401表示剥离以及清除金属氧化物层302的一部分后得到的状态。在后面的工艺中，在粘附到导热性衬底的元件形成层之上重叠形成其他的元件形成层时，也就是以此状态(401)来层叠。
然后，形成第三粘合层316，中间夹该第三粘合层316粘接第四衬底(导热性衬底)317和氧化物层303以及元件形成层250(图4A)。另外，通过该第三粘合层316粘接在一起的氧化物层303以及元件形成层250和第四衬底317的粘接力比通过第一粘合层312粘接在一起的第二衬底313和有机树脂层311的粘接力更大是重要的。
玻璃衬底，石英衬底，陶瓷衬底，塑料衬底，硅衬底，金属衬底，或不锈钢衬底可以被用作第四衬底317(导热性衬底)，第四衬底317优选高导热性的衬底。其中特别优选以氧化铝，氮化铝，氮氧化铝，氮化硅等作为其主要成分的陶瓷衬底。另外，需要在第四衬底317中形成布线以便与在后面工艺中层叠形成的元件形成层实现电连接。另外，作为形成布线的方法，在LSI的领域中，因在粘附芯片的衬底(也称为晶片，die)上形成布线时，可以引用众所周知的方法所以在此省略其说明。
而且，因为本发明的元件形成层是膜50μm或更薄的薄膜，所以还可以在第四衬底317的表面上形成平整膜用来防止因第四衬底317的表面不均整引起的元件形成层250中包含的元件的破坏，连接破坏。
作为第三粘合层316的材料，可以采用诸如反应固化粘合剂，热固化粘合剂，UV固化粘合剂等的光固化粘合剂，厌氧粘合剂等各种固化粘合剂。而且，最好使第三粘合层316包含由银，镍，铝，氮化铝制成的粉末或填充剂从而使其具有高导热性。
然后，从第二衬底313一侧照射紫外线使用于第一粘合层312的双面胶带的粘接力降低，从而从元件形成层250等分离第二衬底313(图4B)。并且，在此用水清洗暴露的表面使第一粘合层312以及有机树脂层311溶化并被清除。
然后，在暴露出于表面的绝缘膜上形成导热性膜318。导热性膜318可以采用氮化铝，氮氧化铝，类金刚石碳(DLC)等膜。膜的形成方法可以用溅射法，反应性溅射法，离子束溅射法，电子回旋共振(ECR)溅射法，离子束气相淀积法等气相淀积成膜法。
另外，通过形成导热性膜318可以获得图4C所示的状态。
然后，在图4C的导热性膜318上形成第四粘合层319。在此，中间夹第四粘合层319粘接经过一直到图4A所示工艺而获得的具有401状态的其他的元件形成层(图5A)。注意，在此，将具有401状态的其他的元件形成层称为第二元件形成层501，将在第四衬底317上形成的元件形成层称为第一元件形成层502。
另外，在第二元件形成层501上形成有有机树脂层320，第五粘合层321，以及第五衬底322。注意，在本实施例的情形中，有必要将上部的元件形成层(图5A中表示的501)形成得较小，这样元件形成层的电极垫就不会因层叠而被重叠。
然后，从第五衬底322一侧照射紫外线使用于第五粘合层321的双面胶带的粘接力降低，从而从第二元件形成层501分离第五衬底322(图5B)。并且，在此用水清洗暴露的表面使第五粘合层321以及有机树脂层320溶化并被清除。
通过以上工艺，可以形成如图5C所示的第一元件形成层502和第二元件形成层501层叠的结构。在图5C中的结构中，各元件形成层的电极垫(324，323)通过连接布线和预先提供在具有导热性的第四衬底317上的布线(没有在图中表示出)连接在一起，这样就可以形成如图1所示的结构。注意，连接布线可以采用Au，Cu，Al，Al-Si或Au合金制成的布线。
实施例2
本实施例将用图6A-8C详细描述本发明的半导体芯片的制作方法，该半导体芯片具有在本发明的实施方案模式2中描述的结构。
图6A表示一种剥离状态，其方法和在实施例1中说明的一样，其结构是在第一衬底600上按顺序形成并层叠有金属层601；金属氧化物层602；氧化物层603；包含多个TFT和布线的元件形成层604；有机树脂层611；第一粘合层612以及第二衬底613，并且，在第一衬底600上中间夹与第一衬底600连接形成的第二粘合层614粘接第三衬底615，然后，从金属层601和氧化物层603之间的金属氧化物层602用物理方法撕开并剥离。另外，到此为止的步骤因可以使用和在实施例1中说明的相同的方法，并可以使用相同的材料，所以在此省略相关的说明。另外，因剥离而暴露出的表面残留有金属氧化物层602，这部分残留的金属氧化物层会成为后面工艺中当在暴露出的表面粘接衬底时降低粘接力的原因，所以最好进行清除残留在暴露表面的金属氧化物层602的处理。清除这些残留物可以使用氨水溶液等碱性水溶液或酸性水溶液。其他的方法，比如也可以在金属氧化物层602的一部分容易被剥离的温度(430℃)或更低下进行后面的工艺。
剥离并清除掉金属氧化物层602以后，用使用掩膜的光蚀刻的图案形成方法，从在表面暴露出的氧化物层603一侧形成到达布线605的开口部分616。
然后，在形成的开口部分616处形成辅助布线从而获得图6C所示的结构。另外，作为在这里使用的布线材料，可以采用选自Ag，Au，Ta，W，Ti，Mo，A1，Cu中的元素或者以上述元素作为主要成分的合金或化合物来形成。图6C中的701表示形成辅助布线617后获得的状态。在后面的工艺中，在粘附在导热性衬底的元件形成层之上重叠形成其他的元件形成层时，以此状态(701)来层叠。
然后，形成第三粘合层(各向异性导电性粘合层)618，中间夹该第三粘合层618粘接第四衬底(导热性衬底)619和氧化物层603以及元件形成层604(图7A)。另外，用第三粘合层618粘接在一起的氧化物层603和第四衬底619的粘接力比用第一粘合层612粘接在一起的第二衬底613和有机树脂层611的粘接力更大是重要的。
玻璃衬底，石英衬底，陶瓷衬底，塑料衬底，硅衬底，金属衬底，或不锈钢衬底可以被用作第四衬底(导热性衬底)619，第四衬底619优选高导热性的衬底。其中特别优选以氧化铝，氮化铝，氮氧化铝，氮化硅等作为其主要成分的陶瓷衬底。另外，需要在第四衬底619中形成布线以便与在后面工艺中层叠形成的元件形成层实现电连接。另外，作为布线的形成方法，在LSI的领域中，因在粘附芯片的衬底(也称为晶片，die)上形成布线时，可以引用众所周知的方法所以在此省略相关说明。
作为第三粘合层(各向异性导电性粘合层)618的材料，可以采用在诸如反应固化粘合剂，热固化粘合剂，UV固化粘合剂等的光固化粘合剂，厌氧粘合剂等各种固化粘合剂中分散有各向异性导电性材料的各向异性导电性粘合剂。另外，Ag，Au，Al等的金属颗粒被绝缘性膜覆盖住的材料也可以作为各向异性导电性材料。
然后，从第二衬底613一侧照射紫外线使用于第一粘合层612的双面胶带的粘接力降低，从而从元件形成层604分离第二衬底613(图7B)。并且，在此用水清洗暴露的表面使第一粘合层612以及有机树脂层611溶化并被清除。
然后，在暴露出于表面的绝缘膜上形成导热性膜620。导热性膜620可以采用氮化铝，氮氧化铝，类金刚石碳(DLC)等膜。膜的形成方法可以用溅射法，反应性溅射法，离子束溅射法，电子回旋共振(ECR)溅射法，离子束气相淀积法等气相淀积成膜法。
注意，通过形成导热性膜620可以获得图7C所示的状态。
然后，图7C的导热性膜620上形成第四粘合层621。在此，中间夹第四粘合层621粘接经过一直到图6C所示工艺而获得的具有701状态的其他的元件形成层(图8A)。注意，在此，将具有701状态的其他的元件形成层称为第二元件形成层801，将在第四衬底619上形成的元件形成层称为第一元件形成层802。
另外，在第二元件形成层801上形成有有机树脂层622，第五粘合层623，以及第五衬底624。注意，因为在本实施例中，不采用在实施例1中描述的通过元件形成层的电极垫来实现电连接的结构，而是采用在层叠各个元件形成层时，第一元件形成层802的布线605和第二元件形成层801的辅助布线625中间夹第四粘合层(各向异性导电性粘合层)621实现电连接的结构，所以各个元件形成的大小(面积)可以相同也可以不同。
然后，从第五衬底624一侧照射紫外线使用于第五粘合层623的双面胶带的粘接力降低，从而从第二元件形成层801分离第五衬底624(图8B)。并且，在此用水清洗暴露的表面使第五粘合层623以及有机树脂层622溶化并被清除。
通过以上步骤，可以形成如图8C所示的第一元件形成层802和第二元件形成层801层叠的结构。注意，在本实施例中虽然说明了在完成图8A的工艺后，通过清除有机树脂层622，第五粘合层623和第五衬底624从而形成图8C所示的半导体芯片的情况，但是本发明并不局限于这个结构。图8A中通过粘接而得到的结构也可以作为半导体芯片被使用。
实施例3
在本实施例中将用图17A-18B描述一个半导体芯片的结构，其不同于在实施例1和实施例2中描述的在第一元件形成层被粘接在导热性衬底上后，按顺序层叠多个元件形成层的结构。该半导体芯片结构是在层叠多个元件形成层后，最后层叠的元件形成层是通过粘接到导热性衬底而获得。
如图17A所示，在第一衬底1800上形成有第一元件形成层1902，并且，在第一衬底1800上中间夹第二粘合层1814粘接有第二衬底1815。
注意，本实施例中，在此阶段，第一衬底1800，第二粘合层1814，以及第二衬底1815在金属氧化物层1802处不被剥离，在不重叠于第一元件形成层1902上的布线1805的位置上形成导热性膜1820。另外，在此形成的导热性膜1820可以使用和在实施例2中的导热性膜620相同的方法和材料来形成。
然后，在形成有导热性膜1820的第一元件形成层1902上形成第一粘合层1821后，粘接第二元件形成层1901。另外，第一粘合层1821是由各向异性导电性粘合剂形成的各向异性导电性粘合层。
另外，在此粘接的第二元件形成层1902具有相同于实施例2的图8A所示的第二元件形成层801的结构。也就是说，具有和第二元件形成层1901中形成的布线电连接的辅助布线1825，在布线上具有有机树脂层1822，第三粘合层1823，第三衬底1824。另外，辅助布线1825和第一元件形成层粘接在一起时，中间夹第一粘合层1821，和第一元件形成层1902中的布线1805电连接在一起。
粘接第一元件形成层1902和第二元件形成层1901后，从第三衬底1824一侧照射紫外线使用于第三粘合层1823的双面胶带的粘接力降低，从而从第二元件形成层1901分离第三衬底1824。并且，在此用水清洗暴露的表面使第三粘合层1823以及有机树脂层1822溶化并被清除。
然后，在暴露于第二元件形成层1901表面上的布线上连接形成凸形物1826。然后中间夹由各向异性导电性粘合剂形成的第四粘合层1828粘接到具有导热性的第四衬底1827上。另外，作为形成凸形物1826的材料，可以采用钨(W)，钨-铼(W-Re)，钯(Pd)，铍铜(BeCu)等。
玻璃衬底，石英衬底，陶瓷衬底，塑料衬底，硅衬底，金属衬底，或不锈钢衬底可以被用作第四衬底(导热性衬底)1827，第四衬底1827优选高导热性的导热衬底。其中特别优选以氧化铝，氮化铝，氮氧化铝，氮化硅等作为其主要成分的陶瓷衬底。另外，需要在第四衬底1827中形成布线以便与第二元件形成层1901的布线通过凸形物1826实现电连接。另外，作为布线的形成方法，在LSI的领域中，因在粘附芯片的衬底(也称为晶片，die)上形成布线时，可以引用众所周知的方法所以在此省略相关说明。另外，图17B表示倒转图17A表示的元件形成层的层叠结构的状态。
然后，和实施例2的图6A说明的情况同样地，用物理方法在金属层1801和氧化物层1803之间的金属氧化物层1802处实施剥离，从而分离并去除第一衬底1800，第二粘合层1814，以及第二衬底1815。
并且，在本实施例中，存在于第二元件形成层1902上的金属氧化物层1802用氨水溶液等碱性水溶液或酸性水溶液被清除。注意，这个处理可以根据需要来决定执行与否。
通过以上步骤，可以形成如图18B表示的，在导热性衬底(第四衬底1827)上层叠第二元件形成层1901和第一元件形成层1902的结构(不同于实施例1和实施例2)。
实施例4
在本实施例中将用图9A和9B说明层叠在导热性衬底上多个元件形成层的本发明的半导体芯片的具体结构。其中，由包含在导热性衬底上层叠形成的多个元件形成层的TFT构成的元件，通过在导热性衬底上形成的布线以及焊料球910可以实现和外界的电连接。图9A表示在实施方案模式1中描述的半导体芯片的结构，图9B表示在实施方案模式2中描述的半导体芯片。
图9A所示的半导体芯片是具有布线接合方式的连接结构的半导体芯片，通过连接布线909与各个元件形成层901的布线电连接的电极垫911和导热性衬底906电连接在一起。注意，元件形成层901是用在实施例1中描述的方法而形成。
另一方面，这些元件形成层层叠的导热性衬底906在开口部分形成有贯通衬底的布线907。除了这些布线907的一部分外在导热性衬底的两面形成绝缘层908。
注意，没有被绝缘膜覆盖的布线907，通过连接布线909和各个元件形成层的电极垫911电连接在一起。另外，在导热性衬底906的元件形成层901的没有被粘接的面上形成导电性材料制成的焊料球910使其与布线907连接。
将图9A所示的半导体芯片粘附到形成有布线的布线衬底(印刷布线板等)上，通过对准并连接布线衬底上的布线和半导体芯片的焊料球910，可以获得电连接。
图9B所示的半导体芯片是具有倒装芯片方式的连接结构的半导体芯片，各个元件形成层931的布线和辅助布线通过各向异性导电性粘合层电连接在一起。注意，本实施例表示的元件形成层931与实施例2的情况不同，这是因为如图9B上面部分的923的扩大图的图9B下面部分所示，其结构是：包含在元件形成层931中的多个布线由引出布线921被引出，形成凸出物928与该布线连接，中间夹各向异性导电性粘合层915实现与布线917的电连接。
另外，作为各向异性导电性粘合层915的材料，可以采用和在实施例2中使用的各向异性导电性粘合层相同的材料。也就是，在由Ag，Au，Al等的金属颗粒被绝缘性膜覆盖住的各向异性导电性颗粒925和诸如反应固化粘合剂，热固化粘合剂，UV固化粘合剂等的光固化粘合剂，厌氧粘合剂等各种固化粘合剂等的粘合剂924制成的各向异性导电性粘合层915中，通过中间夹各向异性导电性颗粒925凸出物928和布线917可以实现电连接。
另外，和图9A的情况相同，在其上层叠有上述元件形成层的导热性衬底916中，绝缘层918形成在开口部分，由导电性材料制成的焊料球920和贯通衬底的布线907连接而形成。
将图9B所示的半导体芯片粘附到形成有布线的布线衬底(印刷布线板)上，通过对准并连接布线衬底上的布线和半导体芯片的焊料球910，可以获得电连接。
实施例5
本实施例将用图10说明粘附到导热性衬底上的芯片作为CPU发挥作用时的功能以及其结构。
首先，操作码(operation code)一被输入到接口(interface)1001，分析电路1003(又称指令译码器，instruction decoder)就将码译解出来，并且信号被输入到控制信号生成电路1004(CPU计时控制)中。信号被输入后，从控制信号生成电路1004输出控制信号到运算电路1009(以下表示为ALU，即Arithmetic LogicUnit的缩写)以及寄存电路1010(以下表示为Register)。
另外，控制信号生成电路1004包括控制ALU1009的ALU控制器1006(以下表示为ACON)，控制Register1010的电路1005(以下表示为RCON)，控制计时的计时控制器1007(以下表示为TCON)，以及控制中断的中断控制器1008(以下表示为ICON)。
另一方面，操作数一被输入到接口1001就被输出到ALU1009以及Register1010。然后，实施根据从控制信号生成电路1004输入的控制信号的处理(比如，读存储器周期，写入存储器周期，或I/O读周期，I/O写入周期)
另外，Register1010由通用寄存器，堆栈指示器(SP)，程序计数器(PC)等构成。
另外，地址控制器1011(以下表示为ADRC)输出16比特(bit)的地址。
本实施例所描述的CPU的结构是包括在本发明的半导体芯片的CPU的一个例子，本发明的结构并不局限于此。所以，利用具有本实施例所示以外结构的已知CPU也可以完成本发明的半导体芯片。
实施例6
本实施例将用图11的截面图详细说明层叠并包含在本发明的半导体芯片的CPU和发光器件的结构。形成在导热性衬底1101上的第一元件形成层1102包含CPU，第二元件形成层1103包含发光元件。并且，这些层通过连接布线1104电连接在一起。
注意，关于包含在第一元件形成层1102的CPU，因可以利用在实施例4中说明的结构，所以在此省略相关说明。
另外，包含在第二元件形成层1103的发光器件由组合n沟道TFT 1105和p沟道TFT 1106而构成的CMOS电路形成的驱动电路部(源侧驱动电路，或栅侧驱动电路)1107和像素部1108构成。
形成驱动电路的TFT可以由熟知的CMOS电路、PMOS电路、或NMOS电路组成。本实施例示出了驱动电路和像素部被制作在同一元件形成层的内建驱动器，但不一定必须如此。此驱动电路可以是在其他元件形成层形成并层叠的结构。
另外，像素部分1108由多个像素组成，每个包括开关TFT 1111、电流控制TFT 1112、以及电连接到电流控制TFT 1112的漏区的第一电极(阳极)1113。另外，绝缘物1114覆盖第一电极1113的边缘而形成。
在第一电极1113上分别形成场致发光层1115和第二电极1116就构成了场致发光元件1117。在此第一电极1113最好由功函数大的材料形成。例如，除了可以利用氮化钛膜，铬膜，钨膜，Zn膜，Pt膜等单层膜，还可以利用以氮化钛和铝作为其主要成分的膜的叠层，氮化钛膜、以铝作为主要成分的铝基膜、以及氮化钛膜组成的三层叠层结构等。注意，如果构成第一电极1113的是叠层结构，还能够减小布线电阻，获得良好欧姆接触，并被用作阳极。
另外，用使用气相淀积掩模的气相淀积方法或喷墨方法形成场致发光层1115。
在场致发光层1115上形成的第二电极(阴极)1116可以采用功函数小的材料(例如Al，Ag，Li，Ca，或这些材料的合金MgAg，MgIn，AlLi，CaF2，或CaN)作为其材料。在此，为使光能透射过去，第二电极(阴极)1116采用膜的厚度薄的金属薄膜和透明导电膜(ITO(氧化铟锡合金)膜、氧化铟-氧化锌合金(In2O3-ZnO)膜、氧化锌(ZnO)膜等)的叠层。
如上所述，将包含CPU的第一元件形成层1102以及包含发光器件的第二元件形成层1103层叠，然后将第一和第二元件形成层通过电极垫1119和连接布线1104电连接后，用树脂1124实施密封。注意，作为树脂材料可以采用热固性或热塑性树脂。具体来说，可以采用环氧树脂，硅树脂，PPS树脂(聚苯硫醚树脂，polyphenylene sulfide resin)等成形(mold)树脂。
另外，在此，虽然没有图示出，在导热性衬底1101上提供电连接于第一元件形成层1102以及第二元件形成层1103的布线，进一步，通过和该布线连接的焊料球1121可以实现和外界的连接。
实施例7
下面参照图12A-13D来描述本发明的实施例。在此，将详细描述在同一个衬底上同时制造n沟道TFT和p沟道TFT的方法。
虽石英衬底，半导体衬底，陶瓷衬底，金属衬底等都可以被用作衬底1200。但在本实施例采用玻璃衬底(#1737)作为衬底1200。首先，在衬底1200上用PCVD法形成厚度为100nm的氧氮化硅层。
随后，用溅射方法形成厚度为50nm的钨层作为金属层1202，在不暴露于大气的情况下，用溅射方法连续形成厚度为200nm的氧化硅层作为氧化物层1203。此氧化硅层在下列条件下形成：采用RF方式的溅射装置；采用硅靶(直径为30.5cm)；以20sccm的流速流动被加了热的氩气，以便加热衬底；衬底温度设定为270℃，成膜压力为0.4Pa，电功率为3kW，氩流速/氧流速＝10sccm/30sccm。
随后，用氧烧蚀方法清除位于衬底周边部分或边沿处的钨层。
接着，用等离子体CVD方法，在300℃的薄膜淀积温度下，从材料气体SiH4和N2O形成厚度为100nm的氮氧化硅膜的叠层(组分比为：Si＝32％，0＝59％，N＝7％，H＝2％)作为底层绝缘膜1204。而且，在不暴露于大气的情况下，用SiH4作为薄膜淀积气体，在300℃的薄膜淀积温度下，用等离子体CVD方法连接形成厚度为54nm的具有非晶质结构的半导体层(在此情况下是非晶硅层)。此非晶硅层中含有氢，此氢将在随后的热处理中被扩散，从而能够用物理方法在氧化物层内或氧化物层的界面剥离此非晶硅层。
然后，用甩涂机涂敷含有10ppm重量比的镍的乙酸镍溶液。也可以采用借助于溅射而将镍元素喷射到整个表面的方法来代替涂敷。然后，进行热处理以执行晶化，从而形成具有结晶结构的半导体膜(此处是多晶硅层)。此处，在进行用于去氢化的热处理(500℃下1小时)之后，进行用于晶化的热处理(550℃下4小时)，从而得到具有结晶结构的硅膜。而且，用于去氢化的热处理(500℃下1小时)还可以是兼用作使包含在非晶硅层中的氢扩散到钨膜与氧化物层的界面的热处理。同样注意，虽然此处采用了用镍作为金属元素的促进硅晶化的晶化技术，但也可以采用其它熟知的晶化技术，例如固相生长方法和激光晶化方法。
接着，在用稀释的氢氟酸之类清除具有结晶结构的硅膜表面上的氧化膜之后，在大气中或在氧气氛中执行激光辐照(波长为308nm的XeCl激光)，用来提高晶化率和修复晶粒中残留的缺陷。波长为400nm或以下的准分子激光，或YAG激光器的二次谐波或三次谐波，被用作激光。在这里，采用重复频率约为10-1000Hz的脉冲激光，此脉冲激光被光学系统汇聚成100-500mJ/cm2，以90-95％的重叠率进行辐照，从而可以扫描硅膜表面。此处，激光辐照在重复频率为30Hz和能量密度为470mJ/cm2的大气气氛下进行。
注意，由于在大气或氧气氛中进行辐照，通过激光辐照在表面上形成氧化物膜。虽然此处示出了采用脉冲激光的例子，但也可以采用连续振荡激光器。当进行非晶半导体膜的晶化时，为了得到大晶粒尺寸的晶体，最好用能够连续振荡的固体激光器应用基波的二次谐波到四次谐波。典型地说，最好采用Nd：YVO4激光器(基波为1064nm)的二次谐波(厚度为532nm)或三次谐波(厚度为355nm)。具体地说，当采用连续振荡的激光器时，从输出10W的连续振荡型YVO4激光器发射的激光束，被非线性光学元件转换成谐波。而且，可以提供将YVO4晶体和非线性光学元件置入谐振腔而使其发射谐波的方法。用光学系统将激光束形成为矩形形状或椭圆形形状来辐照待要处理的物质，则更优选。此时，要求约为0.01-100MW/cm2(优选为0.1-10MW/cm2)的能量密度。半导体膜以大约10-2000cm/s的速率相对于激光束移动，以便辐照半导体膜。
除了用这一激光辐照方法形成的氧化物膜之外，借助于用臭氧水处理表面120秒钟而形成的总厚度为1-5nm的由氧化膜制成的势垒层。虽然此处用臭氧水形成了势垒层，但也可以采用其它的方法，例如在氧气氛中执行紫外光辐照或氧化物等离子体处理，以便氧化具有晶体结构的半导体膜的表面。此外，作为其它的用来形成势垒层的方法，可以用等离子体CVD方法、溅射方法、气相淀积方法等来淀积厚度约为1-10nm的氧化膜。而且，在形成势垒层之前，可以清除用激光辐照形成的氧化膜。
在势垒层上，用溅射方法形成厚度为10-400nm，在此，形成100nm的含有氩元素的非晶硅膜，以便用作吸杂位置。在本实施例中，用硅靶在含有氩的气氛中形成含有氩的非晶硅膜。当等离子体CVD方法被用来形成含有氩的非晶硅膜时，其形成条件是：单硅烷对氩(SiH4:Ar)的流速比被控制为1/99；淀积时的压力为6.665Pa(0.05乇)；淀积时的RF功率密度为0.087W/cm2；淀积温度为350℃。
然后放入加热到650℃的炉子执行3分钟的吸杂热处理，以便降低具有晶体结构的半导体膜中的镍浓度。另外，可以用灯退火装置来代替炉子。
随后，用势垒层作为腐蚀停止层，选择性地清除作为吸杂位置的含有氩的非晶硅膜，然后，用稀释的氢氟酸选择性地清除势垒层。注意，在吸杂过程中，存在着镍可能移动到氧浓度高的区的倾向，因此，最好在吸杂之后清除由氧化膜组成的势垒层。
然后，在得到的具有晶体结构的硅膜(也称为多晶硅)的表面上用臭氧水形成薄的氧化膜之后，形成由抗蚀剂组成的掩模，并对其进行腐蚀工艺，以便得到所希望的形状，从而形成彼此分隔开的小岛状半导体层1205，1206。在形成半导体层1205，1206之后，清除由抗蚀剂组成的掩模。
通过上述各个工艺，就在衬底1200上形成了氮化物层1201，金属层1202、氧化物层1203、以及基底绝缘膜1204，在得到具有晶体结构的半导体膜之后，用腐蚀工艺形成所希望形状的以小岛形状隔离的半导体层1205，1206。
然后，用含有氢氟酸的腐蚀剂清除氧化膜，同时清洗硅膜的表面。然后，形成含有硅作为其主要成分的绝缘膜作为栅绝缘膜1207。在本实施例中，用等离子体CVD方法形成了厚度为115nm的氮氧化硅膜(组分比为：Si＝32％，0＝59％，N＝7％，H＝2％)(图12B)。
接着，在栅绝缘膜1207上，以叠层形式形成厚度为20-100nm的第一导电膜1208和厚度为100-400nm的第二导电膜1209。在本实施例中，厚度为50nm的氮化钽膜和厚度为370nm的钨膜被相继层叠在栅绝缘膜1207上。
作为用来形成第一导电膜1208和第二导电膜1209的导电材料，采用了选自Ta、W、Ti、Mo、Al和Cu的元素或包含上述元素作为其主要组分的合金材料或化合物材料。而且，以掺有诸如磷的杂质元素的多晶硅膜为典型的半导体膜，或AgPdCu合金，也可以被用作第一导电膜1208和第二导电膜1209。而且，本发明不局限于双层结构。例如可以采用三层结构，其中厚度为50nm的钨膜、厚度为500nm的铝和硅的合金膜(Al-Si)、以及厚度为30nm的氮化钛膜被相继层叠。而且，在三层结构的情况下，氮化钨可以被用来代替第一导电膜的钨，铝和钛的合金膜(Al-Ti)可以被用来代替第二导电膜的铝和硅的合金膜(Al-Si)，且钛膜可以被用来代替第三导电膜的氮化钛膜。此外，也可以采用单层结构。
接着，利用曝光工艺，形成抗蚀剂掩模。然后进行第一腐蚀处理来形成栅电极和布线。第一腐蚀处理采用第一和第二腐蚀条件。ICP(感应耦合等离子体)腐蚀是优选的腐蚀。可以利用ICP腐蚀，并适当地调整腐蚀条件(施加到线圈电极的功率，施加到衬底侧电极的功率，衬底侧电极的温度等)，各个膜能够被腐蚀成所希望的锥形形状。可以从典型为Cl2、BCl3、SiCl4或CCl4的氯基气体，典型为CF4、SF6或NF3的氟基气体，或O2中，选择适当的气体作用腐蚀气体。
在本实施例中，150W的RF(13.56MHz)功率还被施加到衬底(样品台)侧，实际上施加负的自偏置电压。衬底侧的电极面积是12.5cm×12.5cm，而线圈形电极区(此处描述提供有线圈的石英碟)是直径为25cm的圆碟。钨膜在第一腐蚀条件下被腐蚀，从而使第一导电层的边沿成为锥形。在第一腐蚀条件下，钨的腐蚀速率是200.39nm/min，TaN的腐蚀速率是80.32nm/min，W对TaN的选择比因而约为2.5。而且，利用第一腐蚀条件，钨的锥角约为26度。然后，第一腐蚀条件被改变为第二腐蚀条件而不清除抗蚀剂组成的掩模1210，1211。CF4和Cl2被用作腐蚀气体，这些气体的流速被设定为30/30sccm，500W的RF(13.56MHz)功率被施加到线圈形电极，压力为1Pa，以产生等离子体，从而执行大约30秒钟的腐蚀。20W的RF(13.56MHz)功率还被施加到衬底侧(样品台)，实际上施加负的自偏置电压。在第二腐蚀条件下，其中CF4和Cl2被混合，钨膜和氮化钽膜以相同的水平被腐蚀。利用第二腐蚀条件，对钨的腐蚀速率为58.97nm/min，而对氮化钽的腐蚀速率为66.43nm/min。注意，为了进行腐蚀而不在栅绝缘膜上留下残留物，腐蚀时间可以增加10-20％。
在如上所述的第一腐蚀过程中，通过使抗蚀剂组成的掩模的形状适当，第一导电层的边沿和第二导电层的边沿从而具有由施加到衬底侧的偏置电压的作用而造成的锥形形状。锥形部分的角度被设定为15-45度。
于是，如图12C所示，用第一腐蚀工艺形成了由第一导电层和第二导电层组成的第一形状导电层1212，1213(第一导电层1212a，1213a以及第二导电层1212b，1213b)。作为栅绝缘膜的绝缘膜1207被腐蚀大约10-20nm，其中没有被第一导电层1212，1213覆盖的区被减薄并成为栅绝缘膜1207。
接着，进行第二腐蚀工艺而不清除抗蚀剂组成的掩模。此处，SF6、Cl2和O2被用作腐蚀气体，这些气体的流速被设定为24/12/24sccm，700W的RF(13.56MHz)功率被施加到线圈形电极，压力为1.3Pa，以产生等离子体，从而执行大约25秒钟的腐蚀。10W的RF(13.56MHz)功率还被施加到衬底侧(样品台)，实际上施加负的自偏置电压。在第二腐蚀过程中，对钨的腐蚀速率为227.3nm/min，而对氮化钽的腐蚀速率为32.1nm/min，钨对氮化钽的选择比为7.1，作为绝缘膜1211的SiON的腐蚀速率为33.7nm/min，钨对SiON的选择比因而是6.83。如上所述，在SF6被用作腐蚀气体的情况下，相对于绝缘膜1211的选择比是高的。于是，能够抑制膜厚度的减小。在本实施例中，绝缘膜1211的膜厚度仅仅被减小大约8nm。
利用第二腐蚀工艺，可以使钨的锥角变成70度。利用第二腐蚀工艺，第二导电层1214b，1215b被形成。另一方面，第一导电层1212a，1213a很少被腐蚀，从而变成第一导电层1214a，1215a。注意，第一导电层1214a，1215a和第一导电层1212a，1213a的尺寸基本上相同。实际上，第一导电层的宽度，与第二腐蚀工艺之前相比，大约被减小大约0.3μm，亦即，总线宽有可能大约被减小0.6μm，然而第一导电层的锥形尺寸几乎不会改变。这样就形成了由第一导电层和第二导电层(即第一导电层1214a，1215a和第二导电层1214b，1215b)构成的第二形状导电层1214，1215。
另外，在采用三层结构代替双层结构的情况下，其中厚度为50nm的钨膜、厚度为500nm的铝和硅的合金膜(Al-Si)、以及厚度为30nm的氮化钛膜被相继层叠，在第一腐蚀工艺中的第一腐蚀条件下，其中，BCl3、Cl2和O2被用作原料气体；这些气体的流速被设定为65/10/5sccm；300W的RF(13.56MHz)功率被施加到衬底侧(样品台)；且450W的RF(13.56MHz)功率被施加到线圈形电极，压力为1.2Pa，以产生等离子体，从而执行117秒钟的腐蚀。至于第一腐蚀工艺的第二腐蚀条件，采用CF4、Cl2和O2，这些气体的流速被设定为25/25/10sccm，20W的RF(13.56MHz)功率还被施加到衬底侧(样品台)；且500W的RF(13.56MHz)功率还被施加到线圈形电极，压力为1Pa，以产生等离子体。利用上述条件，执行大约30秒钟的腐蚀已足够。在第二腐蚀工艺中，采用BCl3和Cl2，这些气体的流速被设定为20/60sccm，100W的RF(13.56MHz)功率被施加到衬底侧(样品台)，且600W的RF(13.56MHz)功率被施加到线圈形电极，压力为1.2Pa，以产生等离子体，从而执行腐蚀。
接着，清除抗蚀剂组成的掩模，然后进行第一掺杂工艺，以便得到图13A的状态。可以用离子掺杂或离子注入方法来进行这一掺杂。离子掺杂的条件是剂量为每平方厘米1.5×1014原子，加速电压为60-100kV。磷(P)或砷(As)通常被用作提供n型导电性的杂质元素。在此情况下，第二形状导电层1214，1215成为提供n型导电性的杂质元素的掩模，从而以自对准的方式形成第一杂质区1216，1217。提供n型导电性的杂质元素以每立方厘米1×1016-1×1017的浓度被掺入到第一杂质区1216，1217。此处，浓度与第一杂质区相同的区被称为n-区。
注意，虽然在本实施例中，第一掺杂工艺在清除了抗蚀剂组成的掩模之后进行，但也可以不清除抗蚀剂组成的掩模而进行第一掺杂工艺。
随后，如图13B所示，形成抗蚀剂组成的掩模1218，并进行第二掺杂工艺。掩模1218是用来保护形成p沟道TFT的半导体层的沟道形成区及其外围的掩模。
利用第二掺杂工艺的离子掺杂条件：剂量为每平方厘米1.5×1015原子，加速电压为60-100kV，进行了磷(P)掺杂。此处，用第二导电层1214b，1215b作为掩模，以自对准的方式，杂质区被形成在各个半导体层中。当然，磷不被掺入到被掩模1218覆盖的区。这样就形成了第二杂质区1219以及第三杂质区1220。提供n型导电性的杂质元素以每立方厘米1×1020-1×1021的浓度被掺入到第二杂质区1219。此处，浓度相同于第二杂质区的区被称为n+区。
而且利用第一导电层1215a，第三杂质区1220被形成为浓度低于第二杂质区1219的浓度，并以每立方厘米1×1018-1×1019的浓度被掺入了提供n型导电性的杂质元素。注意，由于掺杂是穿过具有锥形形状的第一导电层1215a部分而进行的，故第三杂质区1220具有浓度梯度，其杂质浓度越接近锥形部分的末端越大。此处浓度相同于第三杂质区1220的区被称为n-区。
接着，如图13C所示，在清除抗蚀剂组成的掩模1218之后，重新形成抗蚀剂组成的掩模1221，并进行第三掺杂工艺。
通过上述的第三掺杂工艺，在形成p沟道TFT的半导体层中掺入提供p型导电性的杂质元素形成第四杂质区1222和第五杂质区1223。
而且，提供p型导电性的杂质元素以每立方厘米1×1020-1×1021的浓度被掺入到第四杂质区1222和第五杂质区1223。注意，第四杂质区1222虽在先前步骤中已经被掺入了磷(P)(n--区)，但提供p型导电性的杂质元素以磷浓度的10倍或更大倍数的浓度被掺入。于是，第四杂质区1222具有p型导电性。此处，浓度相同于第四杂质区1222的区被称为p+区。
而且，第五杂质区1223被形成在与第一导电层1215a的锥形部分重叠的区内，并以每立方厘米1×1018-1×1020的浓度被掺入了提供p型导电性的杂质元素。此处，浓度相同于第五杂质区1223的区被称为p-区。
通过上述各个步骤，在各个半导体层中形成了具有n型或p型导电性的杂质区。导电层1214，1215成为TFT的栅电极。
接着，形成基本上覆盖整个表面的绝缘膜1224。在本实施例中，用等离子体CVD方法形成了厚度为50nm的氧化硅膜。当然，此绝缘膜不局限于氧化硅膜，也可以采用单层或叠层结构的含有硅的其它绝缘膜。
然后，对掺入到各个半导体层的杂质元素进行激活的工艺。在这一激活工艺中，采用了使用灯光源的快速热退火(RTA)方法、或从背面辐照YAG激光器或准分子激光器发射的光的方法、或使用炉子的热处理方法、或它们的组合。
而且，虽然在本实施例中示出了在实施激活工艺之前形成绝缘膜的例子，但也可以在实施激活工艺之后形成绝缘膜。
接着，由氮化硅膜形成第一层间绝缘膜1225，并执行热处理(300-550℃，1-12小时)，从而进行半导体层的氢化步骤。此步骤是利用包含在第一层间绝缘膜1225中的氢来终结半导体层的悬挂键的步骤。不管氧化硅膜形成的绝缘膜1224的存在与否，半导体层能够被氢化。顺便说一下，在本实施例中，含有铝作为其主要成分的材料被用于第二导电层，因此，重要的是在氢化步骤中采用第二导电层能够承受的热处理条件。作为氢化的另一种方法，可以进行等离子体氢化(利用等离子体激发的氢)。
接着，在第一层间绝缘膜1225上形成由有机绝缘材料制成的第二层间绝缘膜1226。在本实施例中，形成了厚度为1.6μm的丙烯酸树脂膜。然后，形成达及各个杂质区的接触孔。在本实施例中，多个腐蚀工艺被依次执行。在本实施例中，用第一层间绝缘膜1225作为腐蚀停止层对第二层间绝缘膜1226进行腐蚀，随后，用绝缘膜1224作为腐蚀停止层对第一层间绝缘膜1225进行腐蚀，然后，绝缘膜1224被腐蚀。
然后，用A1、Ti、Mo、W之类形成布线1227-1230。
如上所述，能够在同一个衬底上形成具有n沟道TFT 1301、p沟道TFT 1302(图13D)。
可以用上述n沟道TFT 1301与p沟道TFT 1302彼此互补连接形成CMOS电路。
另外，在使用具有本实施例示出的栅电极和杂质区的一部分重叠的结构(GOLD结构)的TFT时，当栅绝缘膜被减薄时，寄生电容增大。但减小栅电极(第一导电层)的锥形部分的尺寸，从而减小寄生电容，于是，TFT变得能够以改进了的f特性(频率特性)高速运行并具有足够的可靠性。
通过以上步骤在衬底1200上形成了n沟道TFT 1301与p沟道TFT 1302之后，利用在本发明的实施方案模式中描述的工艺，可以制作出具有用含有氟树脂的膜覆盖这些形成有TFT的元件形成层结构的本发明的半导体器件。
注意，本实施例中形成的含有TFT的元件形成层的厚度为50μm或更薄。
实施例8
本实施例将以手机为例用图14对本发明的半导体芯片被嵌入模块，实际被嵌入电器件的情形进行说明。
在图14示出的手机的模块搭载有印刷布线衬底1406；控制器1401；CPU1402；存储器1411；电源电路1403；声频处理电路1429；发送接受电路1404；以及其他包括电阻器，缓冲器，电容元件等的元件。另外，虽然图中没有表示出，面板通过FPC(柔性印刷电路，Flexible Printed Circuit)和印刷布线衬底1406上粘附在一起。
从电源电压或键盘输入的各种信号通过配备有多个输入终端的用于印刷布线衬底的程序接口(interface，I/F)部分1409被馈送到印刷布线衬底1406。用于和天线之间的信号发送接受的天线用端口1410提供在印刷布线衬底1406上。
另外，存储器1411包含VRAM，DRAM，快闪存储器(flashmemory)。VRAM存储有显示在面板上的图像数据，DRAM存储有图像数据或声频数据，快闪存储器存储有各种程序。
电源电路1403给控制器1401，CPU1402，声频处理电路1429，存储器1411，发送接受电路1404提供电源电压。另外，依据面板的规格，电源电路1403也可以装备有电源。
关于CPU1402的结构，因在实施例4中已经说明，所以在此省略相关说明。CPU1402根据输入的信号，将包含各种命令的信号馈送到存储器1411，发送接受电路1404，声频处理电路1429以及控制器1401等等。
存储器1411，发送接受电路1404，声频处理电路1429以及控制器1401各自依据接收到的指令进行运作。下文将就其运作进行简单说明。
从键盘输入的信号通过程序接口1409被馈送到搭载在印刷布线衬底1406上的CPU1402。CPU1402根据从键盘输入的信号，将存储在VRAM的图像数据转换为预定格式，并馈送到控制器1401。
控制器1401配合面板的格式对从CPU1402馈送来的包括图像数据的信号执行数据处理，然后馈送到面板。控制器1401根据从电源电路1403输入的电源电压和从CPU1402输入的各种信号，生成Hsync信号，Vsync信号，时钟信号CLK，交流电压(AC Cont)，并馈送到面板。
天线作为电波接受发送的信号被发送接受电路1404处理，发送接受电路1404具体包括隔离器，带通滤波器，VCO(压控振荡器，voltage contro11ed oscillator)，LPF(低通滤光片，low passfilter)，耦合器，平衡-不平衡转换器(balun)等的高频电路。发送接受电路1404依据CPU1402的指令，将发送接受信号中包含声频信息的信号，馈送到声频处理电路1429。
依据CPU1402的指令被馈送来的包含声频信息的信号在声频处理电路1429中被解调成声频信号，并被馈送到扬声器。另外，从传声器传送来的声频信号在声频处理电路1429中被调制，并依据CPU1402的指令被传送到发送接受电路1404。
可以将控制器1401，CPU1402，电源电路1403，声频处理电路1429，存储器1411作为本发明的半导体芯片搭载。本发明只要不是隔离器，带通滤波器，VC0(压控振荡器，Voltage ControlledOscillator)，LPF(低通滤光片，Low Pass Filter)，耦合器，平衡-不平衡转换器(balun)等的高频电路，可以应用于任何电路。
实施例9
借助于实施本发明，能够实现如实施例8所示的各种模块。亦即，借助于实施本发明，可以实现搭载有这些模块的所有电器件。
作为这些电器件，可以举出摄像机、数码相机、头戴式显示器(护目镜式显示器)、车辆导航装置、投影仪、汽车立体声、个人计算机、便携式信息终端(移动计算机、手机、便携式游戏机或电子图书等配备有能够重放纪录介质，显示其图像的显示器件的器件)等等。图15A-15G示出了其具体实例。
图15A表示一个显示器件，由机壳2001、底座2002、显示单元2003、扬声器单元2004、视频输入端子2005等组成。按本发明制造的半导体芯片可应用到使该显示单元显示的电路部分等。另外，该显示器件指的是用于显示信息的所有显示器件，包括用于个人电脑、用于电视广播接收和用于广告的器件。
图15B表示笔记本电脑，由本体2201、机壳2202、显示单元2203、键盘2204、外部接线口2205、指向鼠标2206等组成。按本发明制造的半导体芯片可应用到驱动该笔记本电脑的电路部分等。
图15C表示移动电脑，由本体2301、显示单元2302、开关2303、操作键2304、红外口2305等组成。按本发明制造的半导体芯片可应用到驱动该移动电脑的电路部分等。
图15D表示使用记录有程序的记录介质(以下称为记录介质)的播放器。该播放器由本体2401、机壳2402、显示部分A2403、显示部分B2404、读入单元2405、操作键、扬声器2407等组成。该播放器使用DVD(数字通用光盘，digital versatile disc)或CD等作为记录介质，能够欣赏音乐，欣赏电影、以及玩游戏或上网。
图15E表示一种便携式图书(电子图书)，它包括主体2501、显示单元2502、记录介质2503、操作开关2504、以及天线2505等等。按本发明制造的半导体芯片可应用到使该便携式图书发挥功能的电路部分等。
图15F表示摄像机，由本体2601、显示单元2602、机壳2603、外部接口2604、遥控接收单元2605、图象接收单元2606、电池2607、音频输入单元2608、操作键2609、目镜部分2610等组成。按本发明制造的半导体芯片可应用到使该摄像机发挥功能的电路部分等。明制造的半导体芯片可应用到使该摄像机发挥功能的电路部分等。
图15G表示手机，由本体2701、机壳2702、显示单元2703、音频输入单元2704、音频输出单元2705、操作键2706、外部接口2707、天线2708等组成。按本发明制造的半导体芯片可应用到使该手机发挥功能的电路部分等。
如上所述，采用本发明制造的发光器件的应用范围相当广泛，本发明的半导体器件等可应用到任何领域的应用产品上。
通过实施本发明，可以提供通过层叠多个由膜厚50μm或更薄的薄膜构成的元件形成层而获得的高集成化的半导体芯片。并且，本发明由于使用高导热性材料作为转移元件形成层的衬底以及层叠元件形成层的界面，所以当实现薄膜化时，可以防止因产生热而引起的元件退化的问题。

Claims (23)

1.一种半导体芯片，它包含：
在导热性衬底上提供包含多个薄膜晶体管的膜厚不大于50μm的第一元件形成层，导热性衬底与第一元件形成层之间夹有第一粘合层；
在所述第一元件形成层上形成的导热性膜；
在所述导热性膜上形成包含多个薄膜晶体管的膜厚不大于50μm的第二元件形成层，导热性膜与第二元件形成层之间夹有第二粘合层。
2.根据权利要求1的半导体芯片，其中所述第一元件形成层以及第二元件形成层的膜厚为0.1-10μm。
3.根据权利要求1的半导体芯片，其中所述导热性衬底是由以氧化铝、氮化铝、氮氧化铝、氮化硅作为其主要成分的陶瓷材料，或者是由以碳元素作为其主要成分的石墨材料制成。
4.根据权利要求1的半导体芯片，其中所述导热性膜包括选自氮化铝、氮氧化铝、磷化硼、氮化硼、类金刚石碳以及组合这些材料而形成的叠层膜中的至少一种。
5.根据权利要求1的半导体芯片，其中所述第一元件形成层和第二元件形成层中至少有一个包括选自CPU、MPU、存储器和发光器件的一组中的至少一种。
6.一种电器件，具有根据权利要求1的半导体芯片，其中所述电器件是选自摄像机、数码相机、头戴式显示器、车辆导航装置、投影仪、个人计算机以及便携式信息终端中的一种。
7.一种半导体芯片，它包含：
在导热性衬底上提供包含多个薄膜晶体管的膜厚不大于50μm的第一元件形成层，导热性衬底与第一元件形成层之间夹有第一粘合层；
在所述第一元件形成层上形成的导热性膜；
在所述导热性膜上形成包含多个薄膜晶体管的膜厚不大于50μm的第二元件形成层，导热性膜与第二元件形成之间夹有第二粘合层，
其中，所述第一元件形成层和所述第二元件形成层各自通过连接布线电连接到所述导热性衬底。
8.根据权利要求7的半导体芯片，其中所述第一元件形成层以及第二元件形成层的膜厚为0.1-10μm。
9.根据权利要求7的半导体芯片，其中所述导热性衬底是由以氧化铝、氮化铝、氮氧化铝、氮化硅作为其主要成分的陶瓷材料，或者是由以碳元素作为其主要成分的石墨材料制成。
10.根据权利要求7的半导体芯片，其中所述导热性膜包括选自氮化铝、氮氧化铝、磷化硼、氮化硼、类金刚石碳以及组合这些材料而形成的叠层膜中的至少一种而制成。
11.根据权利要求7的半导体芯片，其中所述第一元件形成层和第二元件形成层中至少有一个包括选自CPU、MPU、存储器或发光器件的一组中的至少一种。
12.一种电器件，具有根据权利要求7的半导体芯片，其中所述电器件是选自摄像机、数码相机、头戴式显示器、车辆导航装置、投影仪、个人计算机以及便携式信息终端中的一种。
13.一种半导体芯片，它包含：
在导热性衬底上提供包含多个薄膜晶体管的膜厚不大于50μm的第一元件形成层，导热性衬底与第一元件形成层之间夹有第一粘合层；
在所述第一元件形成层上形成的导热性膜；
在所述导热性膜上形成包含多个薄膜晶体管的膜厚不大于50μm的第二元件形成层，导热性膜与第二元件形成层之间夹有第二粘合层，
其中，包含在所述第一元件形成层的第一半导体元件和包含在所述第二元件形成层的第二半导体元件，中间夹所述第二粘合层，通过包含在所述第一元件形成层的第一布线以及电连接于包含在所述第二元件形成层的第二布线的辅助布线电连接在一起。
14.根据权利要求13的半导体芯片，其中所述第一元件形成层以及第二元件形成层的膜厚为0.1-10μm。
15.根据权利要求13的半导体芯片，其中所述第二粘合层包含各向异性导电性材料。
16.根据权利要求13的半导体芯片，其中所述导热性衬底是由以氧化铝，氮化铝，氮氧化铝，氮化硅作为其主要成分的陶瓷材料，或者以碳元素作为其主要成分的石墨材料制成。
17.根据权利要求13的半导体芯片，其中所述导热性膜包括氮化铝、氮氧化铝、磷化硼、氮化硼、类金刚石碳以及组合这些材料而形成的叠层膜中的至少一种。
18.根据权利要求13的半导体芯片，其中所述第一元件形成层和第二元件形成层中至少有一个包含选自CPU、MPU、存储器和发光器件的一组中的至少一种。
19.一种电器件，具有根据权利要求13的半导体芯片，其中所述电器件是选自摄像机、数码相机、头戴式显示器、车辆导航装置、投影仪、个人计算机以及便携式信息终端中的一种。
20.一种在导热性衬底上具有多个膜厚不大于50μm的元件形成层的半导体芯片的制作方法，它包含以下步骤：
在第一衬底上形成包含多个薄膜晶体管的第一元件形成层；
在所述第一元件形成层上形成第一可溶性有机树脂膜；
在所述第一可溶性有机树脂膜上连接形成第一粘合层；
中间夹所述第一粘合层在所述第一可溶性有机树脂膜上粘合第二衬底，且使所述第一元件形成层和所述第一可溶性有机树脂膜被夹在所述第一衬底和所述第二衬底之间；
用物理方法从所述第一元件形成层分离并剥离所述第一衬底；
在所述导热性衬底上形成第二粘合层；
中间夹所述第二粘合层在所述第一元件形成层的露出面上粘接所述导热性衬底；
从所述第一元件形成层分离所述第一粘合层和第二衬底；
用溶剂清除所述第一可溶性有机树脂膜；
在露出面上形成导热性薄膜；
在第三衬底上形成包含多个薄膜晶体管的第二元件形成层；
在所述第二元件形成层上形成第二可溶性有机树脂膜；
形成和所述第二可溶性有机树脂膜连接的第三粘合层；
中间夹所述第三粘合层在所述第二可溶性有机树脂膜上粘接第四衬底，且使所述第二元件形成层和所述第二可溶性有机树脂膜被夹在所述第三衬底和所述第四衬底之间；
用物理方法从所述第二元件形成层分离并去除所述第三衬底；
在所述导热性薄膜上连接形成第四粘合层；
以及中间夹所述第四粘合层在所述第二元件形成层的露出面上粘接所述导热性薄膜。
21.根据权利要求20的制作半导体芯片的方法，其中，从所述第二元件形成层分离所述第三粘合层以及第四衬底，并用溶剂清除所述第二可溶性有机树脂膜。
22.根据权利要求20的制作半导体芯片的方法，其中所述导热性薄膜由氮化铝、氮氧化铝、磷化硼、氮化硼、类金刚石碳制成或由组合这些膜的叠层制成，并且，这些膜是用溅射法形成的。
23.根据权利要求20的制作半导体芯片的方法，其中所述第二粘合层以及第四粘合层中任一方或双方用各向异性导电性粘合剂形成，当中间夹所述第二粘合层以及第四粘合层中任一方或双方进行粘接时，一边照射超声波一边进行粘接。
CNB2003101239223A 2002-12-19 2003-12-19 半导体芯片及其制作方法 Expired - Fee Related CN100487893C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP368947/2002 2002-12-19
JP2002368947A JP4554152B2 (ja) 2002-12-19 2002-12-19 半導体チップの作製方法
JP368947/02 2002-12-19

Publications (2)

Publication Number Publication Date
CN1519929A CN1519929A (zh) 2004-08-11
CN100487893C true CN100487893C (zh) 2009-05-13

Family

ID=32376311

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101239223A Expired - Fee Related CN100487893C (zh) 2002-12-19 2003-12-19 半导体芯片及其制作方法

Country Status (6)

Country Link
US (2) US7067926B2 (zh)
EP (1) EP1432032A3 (zh)
JP (1) JP4554152B2 (zh)
KR (1) KR101158831B1 (zh)
CN (1) CN100487893C (zh)
TW (1) TWI348218B (zh)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6887650B2 (en) * 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
AU2003255254A1 (en) 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7064055B2 (en) 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
AU2003300040A1 (en) 2002-12-31 2004-07-29 Massachusetts Institute Of Technology Multi-layer integrated semiconductor structure having an electrical shielding portion
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4531341B2 (ja) * 2003-02-28 2010-08-25 株式会社半導体エネルギー研究所 発光装置および電子機器
US7541614B2 (en) 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4170950B2 (ja) * 2003-10-10 2008-10-22 松下電器産業株式会社 光学デバイスおよびその製造方法
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
KR100685239B1 (ko) * 2004-01-29 2007-02-22 가시오게산키 가부시키가이샤 트랜지스터어레이 및 그 제조방법 및 화상처리장치
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
JP4581664B2 (ja) * 2004-12-08 2010-11-17 セイコーエプソン株式会社 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8649895B2 (en) 2005-04-19 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Managing method of building material and wireless chip applied to the method
JP4619186B2 (ja) * 2005-04-19 2011-01-26 株式会社半導体エネルギー研究所 発光装置
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7485511B2 (en) * 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US7719103B2 (en) * 2005-06-30 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
JP5159053B2 (ja) * 2005-06-30 2013-03-06 株式会社半導体エネルギー研究所 半導体装置
FR2888460B1 (fr) * 2005-07-08 2010-12-24 Valeo Vision Dispositif d'eclairage et/ou de signalisation pour vehicule, associe a une electronique de haut niveau d'integration
WO2007016649A2 (en) * 2005-08-02 2007-02-08 Satcon Technology Corporation Double-sided package for power module
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US7528529B2 (en) * 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
FR2895924B1 (fr) * 2006-01-10 2009-09-25 Valeo Electronique Sys Liaison Procede de brasage entre eux d'au moins deux organes empiles
US8173519B2 (en) * 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5227536B2 (ja) * 2006-04-28 2013-07-03 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US7785938B2 (en) * 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
TWI381433B (zh) * 2006-07-27 2013-01-01 Princo Corp 結合ｉｃ整合基板與載板之結構及其製造方法與電子裝置之製造方法
KR101478810B1 (ko) 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008047776A (ja) * 2006-08-18 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
JP5193611B2 (ja) * 2007-01-31 2013-05-08 三洋電機株式会社 半導体装置
KR100829593B1 (ko) * 2007-04-30 2008-05-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
JP5416931B2 (ja) * 2007-08-24 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の製造方法
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5252891B2 (ja) * 2007-11-19 2013-07-31 パナソニック株式会社 半導体チップの製造方法及び半導体チップ積層モジュールの製造方法
JP5366517B2 (ja) * 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090181476A1 (en) * 2008-01-10 2009-07-16 International Business Machines Corporation Assembly Method For Reworkable Chip Stacking With Conductive Film
JP2009194143A (ja) 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
JP5386747B2 (ja) * 2008-02-21 2014-01-15 公益財団法人神奈川科学技術アカデミー 半導体基板、半導体素子、発光素子及び電子素子
JP5103245B2 (ja) 2008-03-31 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20100079183A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 패키지 장치와 그 제조 방법
TW201031012A (en) * 2009-02-03 2010-08-16 Everlight Electronics Co Ltd Semiconductor device and its fabrication method
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
JP2010212299A (ja) * 2009-03-06 2010-09-24 Nikon Corp 積層半導体装置の製造方法
JP5409084B2 (ja) * 2009-04-06 2014-02-05 キヤノン株式会社 半導体装置の製造方法
US8647923B2 (en) 2009-04-06 2014-02-11 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
JP5581106B2 (ja) * 2009-04-27 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101111921B1 (ko) * 2009-05-12 2012-03-14 주식회사 하이닉스반도체 반도체 패키지
US8044512B2 (en) * 2009-06-25 2011-10-25 International Business Machines Corporation Electrical property altering, planar member with solder element in IC chip package
JP2011014556A (ja) * 2009-06-30 2011-01-20 Hitachi Ltd 半導体装置とその製造方法
US8193040B2 (en) * 2010-02-08 2012-06-05 Infineon Technologies Ag Manufacturing of a device including a semiconductor chip
US20190027409A1 (en) * 2011-06-28 2019-01-24 Monolithic 3D Inc. A 3d semiconductor device and system
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US20140145348A1 (en) * 2012-11-26 2014-05-29 Samsung Electro-Mechanics Co., Ltd. Rf (radio frequency) module and method of maufacturing the same
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US20140225218A1 (en) * 2013-02-12 2014-08-14 Qualcomm Incorporated Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US8933540B2 (en) 2013-02-28 2015-01-13 International Business Machines Corporation Thermal via for 3D integrated circuits structures
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
KR20150046963A (ko) * 2013-10-23 2015-05-04 삼성디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치의 제조 방법
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP6518890B2 (ja) * 2014-03-31 2019-05-29 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US9397001B2 (en) * 2014-12-11 2016-07-19 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing electronic device comprising a resin substrate and an electronic component
US10109549B2 (en) * 2014-12-24 2018-10-23 Hitachi, Ltd. Semiconductor device and power conversion device using same
JP2018503264A (ja) * 2015-01-23 2018-02-01 アーベーベー・シュバイツ・アーゲー パワー半導体モジュールの生成方法
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
US9525094B2 (en) * 2015-03-27 2016-12-20 Stmicroelectronics (Grenoble 2) Sas Proximity and ranging sensor
DE102015112967A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
KR20170026755A (ko) * 2015-08-27 2017-03-09 삼성디스플레이 주식회사 표시 장치
US11069667B2 (en) 2016-03-31 2021-07-20 Stmicroelectronics Pte Ltd Wafer level proximity sensor
KR102422604B1 (ko) * 2016-08-24 2022-07-19 토레 엔지니어링 가부시키가이샤 실장 방법 및 실장 장치
JP6873791B2 (ja) * 2017-03-31 2021-05-19 ローム株式会社 パワーモジュールおよびその製造方法
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10854813B2 (en) * 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
CN108831744B (zh) * 2018-05-24 2020-07-03 天津大学 一种提高聚丙烯薄膜的散热方法
KR20220006547A (ko) 2019-05-10 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20220038363A (ko) * 2019-08-02 2022-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20220028752A1 (en) * 2020-07-27 2022-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and method for forming the same
CN112490208A (zh) * 2020-12-31 2021-03-12 合肥祖安投资合伙企业(有限合伙) 具有电感的芯片封装结构
CN114414515B (zh) * 2022-01-26 2024-01-30 南京大学 基于电场调控的红外片上光谱分析系统、制备方法、用途及其光谱重构方法
CN115206952B (zh) * 2022-07-27 2023-03-17 北京数字光芯集成电路设计有限公司 采用堆叠式封装的Micro-LED微显示芯片
CN115483315B (zh) * 2022-10-19 2023-06-06 武汉云岭光电股份有限公司 高速率探测器芯片的to-can封装方法及装置

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208852A (ja) * 1984-04-03 1985-10-21 Agency Of Ind Science & Technol 半導体立体回路素子
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
FR2634064A1 (fr) * 1988-07-05 1990-01-12 Thomson Csf Composant electronique a couche de conductivite thermique elevee
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US7075501B1 (en) * 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US6067082A (en) 1992-11-09 2000-05-23 Enmei; Toshiharu Portable communicator
JP2953899B2 (ja) * 1993-02-17 1999-09-27 松下電器産業株式会社 半導体装置
US5526768A (en) * 1994-02-03 1996-06-18 Harris Corporation Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof
JP3770631B2 (ja) * 1994-10-24 2006-04-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3417110B2 (ja) 1994-12-30 2003-06-16 カシオ計算機株式会社 電子部品の接続方法
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
DE69739368D1 (de) * 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
JP2000082774A (ja) * 1998-06-30 2000-03-21 Sumitomo Electric Ind Ltd パワ―モジュ―ル用基板およびその基板を用いたパワ―モジュ―ル
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
JP2000061785A (ja) 1998-08-24 2000-02-29 Nitto Denko Corp 保護シート貼付半導体ウエハ及び半導体ウエハの研削方法
JP3937270B2 (ja) * 1998-08-31 2007-06-27 日立化成工業株式会社 半導体装置の製造方法
US6312304B1 (en) * 1998-12-15 2001-11-06 E Ink Corporation Assembly of microencapsulated electronic displays
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
JP4075204B2 (ja) 1999-04-09 2008-04-16 松下電器産業株式会社 積層型半導体装置
JP2001077295A (ja) 1999-09-03 2001-03-23 Sony Corp 半導体装置の製造方法
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
TW480722B (en) * 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
JP2001237403A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
US6287891B1 (en) * 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
TW536836B (en) * 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
JP2002025326A (ja) * 2000-07-13 2002-01-25 Seiko Epson Corp 光源装置、照明装置、液晶装置及び電子機器
JP2002049359A (ja) 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
SG148819A1 (en) * 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4447143B2 (ja) * 2000-10-11 2010-04-07 新光電気工業株式会社 半導体装置及びその製造方法
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP2002189447A (ja) 2001-10-01 2002-07-05 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US6911675B2 (en) * 2001-11-30 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and manufacturing method thereof
EP1363319B1 (en) * 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR101169371B1 (ko) * 2002-10-30 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
JP2004179504A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
CN1519929A (zh) 2004-08-11
JP4554152B2 (ja) 2010-09-29
TW200417033A (en) 2004-09-01
EP1432032A3 (en) 2013-05-22
TWI348218B (en) 2011-09-01
JP2004200522A (ja) 2004-07-15
US20060214306A1 (en) 2006-09-28
US20040140547A1 (en) 2004-07-22
US7067926B2 (en) 2006-06-27
KR101158831B1 (ko) 2012-06-27
EP1432032A2 (en) 2004-06-23
US7511380B2 (en) 2009-03-31
KR20040054495A (ko) 2004-06-25

Similar Documents

Publication Publication Date Title
CN100487893C (zh) 半导体芯片及其制作方法
CN100392797C (zh) 剥离方法
JP5073020B2 (ja) 半導体装置の作製方法
TWI328837B (en) Semiconductor device and method of manufacturing the same
CN100392860C (zh) 半导体器件，显示器件，发光器件以及其制作方法
TWI401772B (zh) 半導體裝置與顯示裝置的製造方法
CN101562150B (zh) 半导体设备及其制作方法
US7037752B2 (en) Semiconductor device and manufacturing method thereof
CN1945856B (zh) 半导体器件及其制造方法
TWI351548B (en) Manufacturing method of liquid crystal display dev
TWI442575B (zh) 半導體裝置及半導體裝置的製作方法
TW200524168A (en) Method for manufacturing semiconductor device
JP2006135305A (ja) 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法
JP2004240412A (ja) 液晶表示装置及び液晶表示装置の作製方法
JP4689168B2 (ja) 半導体装置の作製方法
JP2005026706A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090513

Termination date: 20201219

CF01 Termination of patent right due to non-payment of annual fee