CN100490178C - 手提电话及数码照相机 - Google Patents

手提电话及数码照相机 Download PDF

Info

Publication number
CN100490178C
CN100490178C CNB2005100056690A CN200510005669A CN100490178C CN 100490178 C CN100490178 C CN 100490178C CN B2005100056690 A CNB2005100056690 A CN B2005100056690A CN 200510005669 A CN200510005669 A CN 200510005669A CN 100490178 C CN100490178 C CN 100490178C
Authority
CN
China
Prior art keywords
wiring
grid
resistivity
tft
ldd district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100056690A
Other languages
English (en)
Other versions
CN1630307A (zh
Inventor
山崎舜平
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1630307A publication Critical patent/CN1630307A/zh
Application granted granted Critical
Publication of CN100490178C publication Critical patent/CN100490178C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/0033—Refuse receptacles; Accessories therefor specially adapted for segregated refuse collecting, e.g. receptacles with several compartments; Combination of receptacles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/04—Refuse receptacles; Accessories therefor with removable inserts
    • B65F1/08—Refuse receptacles; Accessories therefor with removable inserts with rigid inserts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/1405—Compressing means incorporated in, or specially adapted for, refuse receptacles
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/152—Material detecting means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/10—Waste collection, transportation, transfer or storage, e.g. segregated refuse collecting, electric or hybrid propulsion

Abstract

本发明的目的在于提供一种具有高操作性能和稳定性的光电器件，以及制造该光电器件的方法。Lov区207设置在含有驱动电路的n-沟道TFT302中，实现了抗热流干扰的TFT结构。Loff区217～220设置在含有像素部分的n-沟道TFT304中，实现了具有低断开电流值的TFT结构。通过层叠第一布线和电阻率比第一布线低的第二布线形成输入-输出信号布线305和栅极布线306，并且布线的电阻率大为减小。

Description

手提电话及数码照相机
本发明涉及一种半导体器件及其制造方法，该半导体器件在有绝缘表面的基片上具有由膜晶体管(以下称为“TFTs”)组成的电路。更具体地，本发明涉及由液晶显示器和EL(电子发光)显示器代表的光电器件(也称为“电子装置”)，和其上安装有光电器件的电子装置(也称为“电子器具”)，其中所说液晶显示装置包括一个像素部分(像素矩阵电路)和围绕像素部分设置并形成在同一基片上的驱动电路。
应指出，在整个说明书中，半导体器件表示能利用半导体特性工作的一般器件，而光电器件、半导体电路和电子装置都归类为半导体器件。
包含有大面积集成电路的半导体器件，包括在具有绝缘表面的基片上形成的TFTs，的发展已经取得了显著进步。有源矩阵型液晶显示器、EL显示器和闭合接头型图象传感器就是这种半导体装置的典型代表。特别是因为TFTs使用多晶硅膜(典型地为聚硅膜)作为有源电路(该TFT以下称之为“多晶硅TFT”)具有高的电场灵活性，它们能形成各种功能的电路。
在有源矩阵型液晶显示装置中，例如，一个集成电路包括为每个功能块显示图象的像素部分、均以CMOS电路和采样电路为基础相移寄存器电路、电平移相器电路、缓冲电路等等，形成在一个基片上。在闭合接头型图象传感器的情况下，通过使用TFTs来形成诸如采样-保持电路、相移寄存器电路、多路转换器电路等等的集成电路。
这些驱动电路(还称为“周边驱动电路”)不总是具有相同的操作条件。因此，对于TFTs所需要的特征自然有一定程度的不同。像素部分包含用作转换元件的像素TFT和辅助存储电容器，并且向液晶施加电压来驱动它。这里，需要通过交替改变电流来驱动液晶，并且广泛地应用称为“帧反向驱动”的系统。因此，TFT的一个必须的特征是OFF电流值(当处于OFF操作时流过TFT的漏极电流值)必须充分降低。另一方面在缓冲电路中，因为施加高的驱动电压，TFT必须具有高的耐压，使得即使施加高电压时也不会被击穿。为了提高电流驱动容量，需要充分保证ON电流值(当处于ON操作时流过TFT的漏极电流值)。
然而，多晶硅TFT具有OFF电流可能变高的问题。以与在用于ICs的MOS晶体管相同的方式或者类似方式可以观察到在多晶硅TFT中例如ON电流值下降的品质降低。据信主要原因是热载流子注入，由高强电场在漏极附近产生的热载流子可能造成这种品质劣化。
已知LDD(轻掺杂漏极)结构是用于降低OFF电流值的一种TFT结构。该结构在沟道形成区和高浓度掺杂的源极或漏极区之间形成一个低浓度掺杂区。该低浓度掺杂区称为“LDD区”。
还已知所谓的“GOLD(栅-漏极重叠的LDD)结构”用作防止由于热载流注入造成的ON电流值的降低的结构。由于LDD区这样设置使得通过该结构中的绝缘膜与栅极布线重叠，该结构对于防止热载流在漏极附近的注入和提高稳定性是有效的。例如，Mutsuko Hatano，Hajime Akimoto和Takeshi Sakai，“IEDM97 Technical Digest”，pp.523-526，1997公开了一种使用由硅制成的侧壁的GOLD结构。已经证实了该结构具有远比其它结构的TFTs为高的稳定性。
在有源矩阵型液晶显示器件中，为几打到数百万个像素中的每一个设置一个TFT并且为每个TFT设置一个像素电极。在将液晶夹在中间的正对的基片上形成一个相反电极，并且形成一种使用液晶作为介电物质的电容器。通过TFT的转换功能控制作用到每个像素上的电压。由于转移到该电容器的电荷受到控制，液晶被驱动通过控制光线透射量显示图象。
但是，该电容器的累积电容由于来自OFF电流或类似电流产生的漏电流而逐渐地减少。因此，透射光量改变，从而降低图象显示的对比度。所以，已经习惯于设置电容布线，和将其它电容器(称为“存储电容器”)与使用液晶作为介电物质的电容器并联，利用使用液晶作为介电物质的电容器来补偿电容损失。
尽管如此，像素部分的像素TFT所要求的特征不总是与诸如相移寄存器电路和缓冲电路之类的逻辑电路(也称为“驱动电路”)TFT(以下称为“驱动TFT”)所需要的特征相同。例如，大的反相偏置电压(n-沟道TFT中的负电压)作用在像素TFT的栅极布线上，但驱动电路的TFT基本上没有受到反相偏置电压作用的驱动。前者的操作速度可能低于后者的1/100。
GOLD结构对于防止ON电流值的降低具有很好的效果，这是真实的，但是不能避免OFF电流值变得比普通LDD结构的大这一问题。因此，该GOLD结构不能说成是完全最好的结构，特别是对于像素TFT。相反，在本领域中众所周知，普通LDD结构对于限制OFF电流值有很好的的效果，但是不能抵抗热载流子注入。
基于这些理由，不能总是希望用相同的结构构成包含诸如有源矩阵型液晶显示装置的多个集成电路的半导体装置中的全部TFTs。
当通过使用如上所述的本领域现有技术中的例子表现的像素部分中的电容布线形成存储电容器来保证足够的电容时，必须牺牲孔径比(能够显示图象的面积和一个像素面积之间的比率)。尤其是对于放映机型显示器使用的小的高精密展示板来说，像素面积非常小以至于源于电容布线的孔径比的下降成为严重的问题。
为解决上述问题，本发明的目的在于通过最优化为每个半导体器件的电路按照其电路功能所使用的TFT结构来改善半导体器件的工作性能和稳定性。
本发明的另一个目的在于提供一种结构，来减小提供给每个像素的保持电容的面积，和改善含有像素部分的半导体器件的孔径比。
为解决上述问题，本发明的结构的特征在于含有像素部分和基片上的驱动电路的光电元件，其特征在于：
通过插入栅绝缘膜用n-沟道TFT的栅极覆盖驱动电路中n-通道TFT的LDD区的一部分或全部；
像素部分中的像素TFT的LDD区没有用像素TFT的栅极通过栅绝缘膜覆盖；和
形成一布线叠层，其包括由同一层形成的一个第一电极，并且包括由同一材料构成的像素TFT的栅极，和具有比所说第一电极更低电阻率的第二层布线。
不仅是上述结构，像素部分的存储电容器可以利用在有机树脂膜上设置的一层屏蔽膜、一层屏蔽膜氧化物和一个像素电极形成。因为存储电容器能在非常小的面积内形成，所以能增加像素的孔径比。
进一步，本发明的另一个结构的特征在于：
驱动电路包括第一n-沟道TFT和第二n-沟道TFT，其中在第一n-沟道TFT中通过插入栅绝缘膜用栅极覆盖全部LDD区，并且在第二n-沟道TFT中通过插入栅绝缘膜用栅极覆盖部分LDD区；
没有通过栅绝缘膜用像素TFT的栅极覆盖形成像素部分的像素TFT的LDD区；和，
形成一布线叠层，其包括由同一层形成的一个第一电极，并且包括由同一材料构成的像素TFT的栅极，和具有比所说第一电极更低电阻率的第二层布线。
不言而喻，像素部分的存储电容器可以由在有机树脂膜上设置的屏蔽膜、屏蔽膜氧化物和像素电极形成。
在上述结构中，驱动电路的n-沟道TFT的LDD区中的n-型掺杂元素最好是包括在比像素TFT的LDD区的浓度高2到10倍的部位。另外，LDD区可以形成在第一n-沟道TFT中的通道形成区(最好是漏极区)的一侧上，并且LDD区可以形成在第二n-沟道TFT中的通道形成区的两侧上(插入通道形成区的两侧)。
更进一步，在上述结构中，最好是第二布线的电阻率设为第一布线的电阻率的1/10～1/100。实际上，第一布线的电阻率可以设为10～500μΩcm，第二布线的电阻率可以设为0.1～10μΩcm。
为了满足这些条件，含有钽，钛、钼、钨、铬、铌或硅的布线可以用来作为第一布线，含有铝、铜或银的布线可以用来作为第二布线。
注意在整个说明书中包含钽、钛、钼、钨、铬、铌或硅的布线表示选自以下布线的一层布线：钽布线、钛布线、钼布线、钨布线、铬布线、铌布线、硅布线、氮化钽布线、氮化钛布线、氮化钼布线、氮化钨布线、氮化铌布线和含有从钽、钛、钼、钨、铬、铌和硅元素中选择的两种或多种合金的布线。另外，还包括这些布线层叠的布线。
另外在说明书中，含有铝、铜或银的布线表示从以下选出的布线：铝布线、铜布线、银布线和包括含有从铝、铜和银中选择的两种或多种合金的布线。另外，还包括这些布线层叠构成的布线。
在上面在结构中，本发明的主要特征在于，比第一布线的电阻率低的第二布线层叠在含有相同材料并且用和像素TFT的栅极同样的层制作的第一布线上。可用这样的布线于多种用途，但是最好是用于需要流过大电流的布线中。
特别是，在将电信号传送给驱动电路的布线(以下称之为输入-输出信号布线)和栅极布线中使用是很有效的。作为输入-输出信号布线，有用来传送时钟信号、开始脉冲信号或视频信号的布线。
换句话说，输入-输出信号布线和栅极布线(包括栅极)由含有相同材料的第一布线形成和由与像素TFT的栅极(事实上是与n-沟道TFT的栅极相同)同样的层形成(即同时形成)。在结束源极区和漏极区的激励之后，电阻率比第一布线低的第二布线层叠在第一布线上以形成低电阻率的布线。
这时最好是在层叠第二布线的部分不需要细微的处理和有尽可能低的电阻率。即，需要细微处理的部分例如栅极和驱动电路的内部布线可以用第一布线形成，并且不需要细微处理的部分可以通过第一布线和第二布线的叠层布线形成。
在下面的附图中：
图1A至1F表示像素部分和驱动电路的制造过程。
图2A至2E表示像素部分和驱动电路的制造过程。
图3A至3D表示像素部分和驱动电路的制造过程。
图4A和4B表示像素部分和驱动电路的制造过程。
图5是有源矩阵液晶显示器件的剖面图。
图6是n-沟道TFT的LDD结构的示意图。
图7是有源矩阵液晶显示装置的透视图。
图8是有源矩阵液晶显示装置的电路方框图。
图9A至9D是像素部分的顶视图。
图10A和10B分别是像素部分的顶视图和剖面图。
图11是有源矩阵液晶显示装置的剖面图。
图12A至12C是像素部分和驱动电路的制造过程的示意图。
图13是有源矩阵EL显示设备的结构图。
图14A和14B分别是EL显示设备的顶视图和剖面图。
图15是EL显示设备的剖面图。
图16A和16B是EL显示设备的顶视图和电路图。
图17是EL显示设备的剖面图。
图18A至18C是EL显示设备的像素部分的电路结构图。
图19A至19F是电子装置的例子。
图20A至20D是电子装置的例子。
图21A和21B分别是光发动机和光源光学系统的结构图。
图22表示ID-VG曲线和n-沟道TFT的场效应移动。
表1是金属材料中膜电阻的比较数据。
下面通过图中所示的实施例详细说明本发明的实施例方式。
[实施例1]
通过图1A至4B说明根据本发明的一个实施例。这里说明用于制造外围设备中同时包括的像素部分和驱动电路的TFTs的方法。为了简化说明，假定作为转换触发和缓冲等的基本电路的CIOS电路和形成采样电路的n-沟道TFT显示为驱动电路。
在图1A中，最好是采用玻璃基片或石英基片作为基片100。也可以使用硅基片、金属基片或在其表面上含有绝缘膜的不锈钢基片。如果热电阻率容许，还可以使用塑料基片。
通过等离子体CVD或阴极溅镀在用来制造TFTs的基片100的表面上形成100至400nm厚的包含含硅绝缘膜的底膜101(在本说明书中词“绝缘膜”一般代表氧化硅膜、氮化硅膜和氮氧化硅膜)。
在本说明书中使用的词“氮氧化硅膜”代表用通式SiOXNY表达的并且以预定的比率含有硅、氧和氮的绝缘膜。在实施例1中，叠层膜可以用来作为底膜101，其包括含氮20～50原子％(典型为20～30原子％)厚度为100nm的氮氧化硅膜，和含氮1～20原子％的(典型为5～10原子％)厚度为200nm的氮氧化硅膜。厚度不必限制在这些值的范围内。包含在氮氧化硅膜中的氮和氧的比率(原子％比率)可以设为3:1至1:3(典型为1:1)。氮氧化硅膜可以由SiH4、N2O和NH3的原材料气体制造。
形成底膜101是为了防止来自基片的掺杂污染，但是在使用石英基片的情况下不需要形成。
利用已知的膜形成方法在底膜101上形成30至120nm(最好是50至70nm)厚的具有非晶体结构的半导体膜(在本实施例中是非结晶硅膜(没有示出))。作为含有非晶体结构的半导体膜，有非结晶半导体膜和微晶半导体膜，并且进一步，还可以包括含有例如非结晶硅锗膜等非晶体结构的复合半导体膜。
含有晶体结构的半导体膜(实施例1中结晶硅膜)102根据在已公开的日本专利No.Hei 7-130652(对应于美国专利No.5,643,826号)中公开的技术形成。在公报中所描述的技术是结晶手段，使用催化成份来促进非结晶硅膜结晶过程中的结晶(从镍、钴、锗、锡、铅、钯、铁和铜中选择的一种或多种元素；特别是镍)。
更具体地，在催化成份位于非结晶硅膜上使非结晶硅膜转变为结晶硅膜的条件下进行热处理。尽管实施例1中使用了公报的实施例1所描述的技术，还可以使用实施例2所描述的技术。尽管单晶硅膜和多晶硅膜全部包括在结晶硅膜中，在本实施例中形成的结晶硅膜是有晶粒界线的硅膜。(图1A)
虽然取决于非结晶硅膜中氢的含量，最好是通过在400～550℃加热几个小时将所含的氢量减少到5原子％或更少来进行脱氢处理和结晶处理。可以通过其它制造方法例如阴极喷镀或蒸汽沉淀来制造非结晶硅膜，但是最好是充分减少包含在膜中的掺杂成分例如氧或氮。
因为底膜和非结晶硅膜能用同样的沉淀方法制造，它们可以顺序地形成。通过在底膜形成后不暴露在气体中来防止表面的污染从而尽可能减少所制造的TFTs的特点的分散。
接下来，从激光源产生的光(激光)照射到结晶硅膜102上(以下称之为激光退火)，并且形成结晶度得到改善的结晶硅膜103。虽然最好采用脉冲谐振型或连续谐振型准分子激光作为激光，也可以使用连续谐振型氩激光作为激光。激光的光束可以是直线形状，或矩形形状。(图1B)
从灯产生的光(灯辐射)可以照射(以下称之为灯热处理)可以替代激光使用。对于灯辐射，可以使用从卤素灯或红外线灯产生的灯辐射。
激光实施热处理(退火)的过程或灯辐射称为光退火过程。因为光退火过程能在短时间内进行高温热处理，即使在使用玻璃基片等低热阻抗基片的情况下可以在高的输入输出信息吞吐量下进行有效的热处理过程。不言而喻，由于目的是热处理，可以通过使用电炉的炉中退火(也可以称为热退火)来实现。
在实施例1中，通过将脉冲谐振型准分子激光做成直线形状来执行激光热处理过程。激光热处理的条件是：使用XeCl气作为激励气体，处理温度设为室温，脉冲振动频率设为30Hz，和激光能量密度设为250～500mJ/cm2(典型为350～400mJ/cm2)。
在上述提到的条件下进行激光热处理过程具有使结晶加热后剩下的非结晶区彻底结晶以及减少已结晶的结晶区中的缺陷的效果。从而，本过程可以称为提高半导体膜结晶度的过程，或促进半导体膜结晶的过程。能通过优化灯热处理条件来得到这样的效果。该条件将在本说明书中称为第一次光热处理。
接下来，为后来的掺杂激发剂过程保护膜104在结晶硅膜103上形成。使用厚度在100至200nm(最好是130至170nm)的氮氧化硅膜或氧化硅膜作为保护膜104。该保护膜104的意义在于使结晶硅膜不直接暴露在掺杂激发剂的等离子体之中，和能够细微地控制浓度。
然后，在其上形成抗腐蚀掩膜105，并且通过保护膜104掺杂授予p-型的掺杂元素(以下称之为p-型掺杂元素)。作为p-型掺杂元素，具体可以使用属于13族的元素或更特别的是硼或镓。该过程(称之为沟道掺杂过程)是用来控制TFT的电压临界值的过程。这里，通过离子掺杂来掺杂硼，其中乙硼烷(B2H6)由等离子体激发，而不发生质量分离。不言而喻，使用其中发生质量分离的离子注入是可以接受的。
通过该过程，形成含有1×1015至1×1018原子/cm3(典型为5×1016至5×1017原子/cm3)浓度的p-型掺杂(在本实施例中硼)掺杂区106。注意在说明书中，包括上述浓度范围内的p-型掺杂区的掺杂区定义为p-型掺杂区(b)(假定，排除故意掺杂的n-型掺杂元件的区)。(图1C)。
接下来，除去抗蚀掩膜105，并且形成新的抗蚀掩膜107～110。通过掺杂授予n-型的掺杂元素(以下称之为n-型掺杂元素)来形成n-型掺杂区111～113。对于n-型掺杂元素，具体可以使用属于15族的元素或更特别地为磷或砷。(图1D)
这些低浓度掺杂区111～113是用作后来形成的CMOS电路的和采样电路的n-沟道TFT的LDD区的掺杂区。在如此形成的掺杂区中，n-型掺杂元件包括2×1016至5×1019原子/cm3的浓度(典型是5×1017至5×1018原子/cm3)。在本说明书中，包括上述浓度范围中的n-型掺杂区的掺杂区定义为n-型掺杂区(b)。
这里，利用离子掺杂来掺杂磷，其中磷化氢(PH3)由等离子体激发，而不发生质量分离。不言而喻，也可以使用发生质量分离的离子注入。在该过程中，通过保护膜107，磷掺杂在结晶硅膜中。
接下来，除去保护膜104，并且再一次执行激光的照射过程。这里还最好是脉冲谐振型或连续谐振型的准分子激光，但是也可以使用连续谐振的氩激光。激光光束的形状或者为直线或者为矩形。假定，因为目的在于激励所掺杂的掺杂成分，最好是以不融化结晶硅膜的水平的能量进行照射。还能够用保护膜104在其左边上进行激光热处理过程。(图1E)
在实施例1中，通过将脉冲谐振型准分子激光做成直线形状来执行激光热处理过程。激光热处理的条件是：使用XeCl气作为激励气体，处理温度设为室温，脉冲振动频率设为30Hz，和激光能量密度设为100～300mJ/cm2(典型为150～250mJ/cm2)。
在上述提到的条件下进行的光热处理过程具有将在掺杂掺杂成分的过程中变成非结晶的半导体膜再结晶以及激活所掺杂的分n-型或p-型掺杂成分的效果。最好是上述提到的条件使得在没有融化半导体膜的情况下使原子对称排列并且同时激活掺杂成分。本过程可以称之为通过光热处理激活分n-型或p-型掺杂成分的过程、再结晶半导体膜的过程或同时进行上述两个的过程。也能通过优化灯热处理条件得到这样的效果。在本说明书中，将这种情况称为第二次光热处理。
通过该过程，n-型掺杂区的界线111到113，也就是，与在n-型掺杂区(b)周围存在的固有区(实质上也将p-型掺杂区(b)认为是固有的)连接的区变得清楚。这表示当后来完成TFT时LDD区和沟道形成区可以形成非常好的连接。
在掺杂元件受到激光的激励时，同时还可以使用通过热处理的激励。就通过热处理进行激励来说，考虑到基片的热阻抗可以进行大致450至550℃的热处理。
接下来，移去结晶硅膜的不需要的部分来形成岛形半导体分层(以下称之为活性层)114～117。(图1F)
接下来，形成栅绝缘膜118来覆盖活性层114～117。栅绝缘膜118可以形成为10至200nm的厚度，最好是50至150nm。在本实施例中，通过等离子体CVD使用N2O和SiH4原料做成115nm厚的氮氧化硅膜。(图2A)
然后，将要形成栅极布线(包括栅极)和输入-输出信号布线的导电膜形成。注意导电膜可以通过单层形成，并且根据需要最好是形成双层或三层的分层膜。在本实施例中，叠层膜含有第一导电膜119和第二导电膜120。(图2B)对于第一导电膜119和第二导电膜120，可以使用包含下列元素的膜：钽(Ta)、钛(TL)、钼(Mo)、钨(W)、铬(Cr)、铌(Nb)和硅(St)；由这些元素作为主要组成部分的金属合成膜(典型是氮化钽膜、氮化钨膜、氮化钛膜)；由这些元素组成的合金膜(典型是Mo-W合金、Mo-Ta合金、硅化钨膜)或这些膜的叠层膜。
第一导电膜119可以形成为10至50nm(最好是20至30nm)，并且第二导电膜120可以为200至400nm(最好是250至350nm)。在实施例1中，使用50nm厚度的氮化钽(TaN)膜作为第一导电膜119和使用350nm厚的钽(Ta)膜作为第二导电膜120。
除此以外，氮化钨膜和钨膜的叠层、单层的氮化钽膜和硅化钨膜也是合适的。另外，当大约2至20nm厚的硅膜形成在第一导电膜119下面时，在硅膜上形成的导电膜的近附着力得到改善和能防止导电膜的氧化。
进一步，通过使表面暴露在等离子体中气利用氨气或氮气可使之有效地硝化，在实施例1中使用金属膜作为第二导电膜120的情况。这样能够防止金属膜表面的氧化。
通过同时蚀刻第一导电膜119和第二导电膜120形成400nm厚的栅极布线121至124、后来将形成输入-输出信号布线的第一布线11和后来将形成栅极布线的第一布线12。形成驱动电路的n-沟道TFT的栅极122和123来通过插入栅绝缘膜将n-型掺杂区(b)111～113的一部分覆盖。这些覆盖起来的部分后来将成为Lov区。注意在剖面图中栅极124象是两个电极，但是事实上它们形成一个连续整体。(图2C)
注意在整个说明书中将由与栅极同样的层形成和包含相同材料的布线通常称为第一布线。进一步，本说明书中的输入-输出信号布线一般表示从外部输入输出终端(以下称之为终端)例如FPC(软性印刷电路)向光电元件的驱动电路传送例如驱动信号(开始脉冲信号、时钟信号以及其它等等)的各种信号和图象信号的输入信号布线或输出信号布线。
另外，在一些情况中，为了便于说明区别使用词“栅极”和“栅极布线”。在这些例子中由活性层覆盖的栅极布线部分称之为栅极。从而，即使称栅极为栅极布线时，也不会出现问题。
然后，使用栅极121～124和第一布线11和12作为掩膜以自定位的方式掺杂n-型掺杂成份(在实施例1中是磷)。将所掺杂的后来形成掺杂区125～130的磷的浓度设置为n-型掺杂区(b)(假定它比在通道掺杂过程中加入的硼的浓度高5～10倍，特别是1×1016至5×1018原子/cm3，典型是3×1017至3×1018原子/cm3)的1/2～1/10(典型为1/3～1/4)。在本说明书中，将含有上述浓度范围内的n-型掺杂成分的掺杂区定义为n-型掺杂区(c)。(图2D)
注意除了在该过程中用栅极布线遮住的区以外，掺杂在全部n-型掺杂区(b)中的磷的浓度为1×1016至5×1018原子/cm3，然而由于浓度非常低，不具有象n-型掺杂区那样(b)的功能。进一步，尽管在沟道掺杂过程中已经在n-型掺杂区(b)127～130中掺杂了浓度为1×1015至5×1018原子/cm3的硼，因为所掺杂的磷的浓度是p-型掺杂区(b)中含有的硼的5～10倍，在这种情况下也没有n-型掺杂区(b)功能的效果。
不过严格地说，由于用栅极布线覆盖的部分n-型掺杂区(b)111～113中的磷的浓度保持在2×1016至5×1019原子/cm3，没有覆盖栅极布线的部分进一步添加了1×1016至5×1018原子/cm3的磷，并且含有浓度稍微高的磷。
接下来，用栅极121～124和第一布线11和12作为掩膜以自定位的方式蚀刻栅绝缘膜118。使用干蚀刻作为蚀刻方法和使用CHF3气体作为蚀刻气体。注意蚀刻气体没有必要限制于这种材料中。这样，栅绝缘膜131至134形成在栅极布线下面。(图2E)
通过以该方式露出活性层，在进行掺杂成份的掺杂处理中能保持低加速电压。由于需要的剂量数量小从而改善输入输出信息吞吐量。不言而喻，还可以通过掺杂没有蚀刻的栅绝缘膜来形成掺杂区。
接下来形成抗蚀掩膜135～138用于覆盖栅极布线和通过加入n-型掺杂成份(在实施例1中为磷)形成含有高浓度磷的掺杂区139～147。通过使用氢化磷(PH3)再一次进行离子掺杂并且这些区的磷浓度设为1×1020至1×1021原子/cm3(特别是2×1020至5×1021原子/cm3)。(图3A)
注意在本说明书中含有上述浓度范围内的n-型掺杂成份的掺杂区定义为n-型掺杂区(a)。进一步，尽管在前面的处理中添加的磷或硼已经包含在掺杂区139到147中，由于后来加入的磷的浓度充分高，没有必要考虑前面的处理中加入的磷或硼的影响。因此，在本说明书中将掺杂区139～147称之为n-型掺杂区(a)是可以接受的。
然后除去抗蚀摸膜135～139，并且形成新抗蚀掩膜148。然后，掺杂p-型掺杂成份(在本实施例中是硼)，并且形成包括高浓度硼的掺杂区149和150。这里，使用乙硼烷(B2H6)通过离子掺杂掺杂3×1020至3×1021原子/cm3(典型是5×1020至1×1021原子/cm3)浓度的硼。在本说明书中，含有上述提到的浓度范围中的p-型掺区的掺杂区定义为p-型掺杂区(a)。(图3B)
在掺杂区149和150的一部分(如上所述的n-型掺杂区(a)139和140)掺杂浓度为1×1020至1×1021原子/cm3的磷。不过以至少3倍高的浓度掺杂硼。因此，已经形成的n-型掺杂区全部转化成p-型，和具有p-型掺杂区的功能。从而，将掺杂区149和130定义为p-型掺杂区(a)是可以接受的。
在移去抗蚀摸膜148之后，形成保护膜151。保护膜151可以由含有硅的绝缘膜形成，具体地说由氮化硅膜、氧化硅膜、氮氧化硅膜或含有这些膜的叠层形成。膜厚度可以在20至200nm(最好是30至150nm)。在实施例1中，使用50nm厚的氮化硅膜。该保护膜对于防止由于第一布线11及12和栅极121至124的氧化引起的电阻率的增加是有效的，接下来进行热处理过程(激活处理)。
接下来进行的热处理过程是为了激活n-型或者p-型传导率的掺杂成份其中已经以它们各自的浓度进行掺杂了。炉子热处理、激光热处理、快速热处理(RTA)或灯热处理都能用来进行该过程。在实施例1中通过炉子热处理进行激活处理。在氮气中在300和650℃之间进行热处理3～12小时，最好是在400到550℃处理4～6小时，在这里为在450℃下处理2小时。(图3C)
在实施例1的非结晶硅膜的结晶过程中使用的催化成份(在实施例1中是镍)沿箭头所示方向移动，并且在含有图3A所示的过程中形成的高浓度磷(吸收)的区被吸收。这是由于磷吸收金属元素的作用产生的现象。结果，包含在后来形成的沟道形成区152～156中的镍的浓度减少到1×1017原子/cm3(最好是1×1016原子/cm3)。
相反，催化成份在高浓度区沉淀起到吸收催化成份的作用(是在图3A的处理中形成掺杂区139～147的区)。存在于这些区中的催化成份的浓度超过5×1018原子/cm33(典型是1×1019至5×1020原子/cm3)。
进一步，通过在含有3～100％氢的气体中在300至550℃进行1～6小时(实施例1中为2小时350℃)的热处理，在活性层上进行氢化处理。该处理是通过热激活的氢消除半导体层中的悬挂键。等离子体氢化(使用由等离子体激活的氢)可以用来作为另一种氢化手段。
在完成激活处理之后，选择性地除去保护膜151。这里，应该注意不除去第一布线(包括栅极)、栅绝缘膜、活性层等，同时除去保护膜151。由于在该实施例中使用氮化硅膜作为保护膜151，通过使用氢氟酸的水和铵氟化物溶液的混合蚀刻物质的湿蚀刻可以很容易除去。另外，作为容易去除的保护膜，使用通过涂覆方法形成的氧化硅膜是有效的。
当用实施例1中的保护膜151进行激活处理时，激活处理可以不用保护膜而进行。在这种情况下，为了不在栅极121至124、第一布线11和12的表面上形成氧化物，最好在热处理气体中尽可能减少氧气的浓度。实际上，氧气浓度保持在1ppm或更低，最好是0.1ppm或更低。通过这样做可以省略除去保护膜151的过程。
在除去保护膜151之后，形成含有铝或以铝为主要组成部分的材料的膜(以下称之为铝类薄膜)来形成具有比第一布线低的电阻率的第二布线13和14。在实施例1中，使用含硅2wt％的铝膜作为铝类溥膜。第一布线11上形成第二布线13，后来成为输入-输出信号布线，和在第一布线12上形成第二布线14。注意最好是通过在第一布线11和12内部制造0～2m的第二布线13和14。(图3D)
接下来形成500nm至1.5m的第一夹层绝缘膜157。在实施例1中如果由氧化硅膜通过等离子体CVD形成第一夹层绝缘膜157，则其做成1mm厚。不言而喻，还可以采用含有硅的组合绝缘膜的叠层结构例如氮化硅膜和氧化硅膜的叠层。进一步，能够使用聚酰亚胺、丙烯酸、聚酰胺、聚酸亚胺氨化物(polyimideamide)等有机树脂膜，还可以采用BCB(苯并环丁烷)作为第一夹层绝缘膜。
然后形成连接孔，从到达各自TFTs的源极区或漏极区，并且形成源极布线158～161和漏极布线162～165。注意，尽管图中没有显示，为了形成CMOS电路，漏极布线162和163连接成为相同的漏极布线。注意，尽管图中没有显示，在实施例1中用通过阴极喷镀顺序形成的100nmTi膜、含有Ti的300nm铝膜和150nmTi膜的3-层结构分层膜来制造电极。另外注意铜布线和氮化钛布线可以层叠作为源极布线或漏极布线。(图4A)
接下来形成50～500nm之间(典型是200～300nm)厚的氮化硅膜、氧化硅膜或氮氧化硅膜作为钝化膜166。可以进行使用含有氢的气体(例如H2和NH3)的等离子体处理来形成膜，并且在膜形成后进行热处理。前面的处理为第一夹层绝缘膜提供活性氢。通过在该状态下进行热处理，该活性层可以充分氢化，因为加入到第一夹层绝缘膜中的氢扩散到层底下，以及改善了钝化膜166的质量。
进一步，在形成钝化膜166之后，可以进行补充性的氢化处理。例如，在含有3～100％的氢气中在300和450℃之间进行1～12小时的热处理。或者，通过使用等离子体氢化能得到类似的结果。注意这里可以在钝化膜166的位置上形成开口，在该位置为了连接像素电极和漏极布线而在后来形成连接孔。
接下来形成用有机树脂做成的大约1μm厚的第二夹层绝缘膜167。可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺氟化物、BCB(苯并环丁烷)等作为有机树脂。给出的以下各点是使用有机树脂膜的优点：膜容易沉积；因为特定的介电常数低能减少寄生电容；和优良的水平度。注意不仅是上述，能使用其它有机树脂膜、有机SiO化合物等。在这里使用热聚合型聚酰亚胺，并且在施加到基片后，在300℃下烘烤形成膜。
进一步，能够提供用颜料涂上颜色的树脂膜，作为第二夹层绝缘膜167的一部分和用来作为彩色滤波器。
接下来在成为像素部分的区中的第二夹层绝缘膜167上形成屏蔽膜168。在说明书中使用的词“屏蔽膜”有屏蔽光或电磁波的意思。屏蔽膜168的厚度在100和300nm之间，是从铝(Al)、钛(Ti)、钽(Ta)、铬(Cr)和钨(W)中选择的元素组成的膜或以这些中的一个作为其主要成分的膜。在实施例1中形成厚度为125nm含钛1wt％的铝膜。
如果在第二夹层绝缘膜167上形成5～50nm厚的绝缘膜例如氧化硅膜，能增加在顶部形成的屏蔽膜的附着力。进一步，如果使用CF4气体在由有机树脂形成的第二夹层绝缘膜167的表面上进行等离子体处理，然后通过表面提炼来增加对形成在该膜上的屏蔽膜的附着力。
进一步，通过使用含有钛的膜能够形成其它连接布线，而不仅仅是屏蔽膜。例如，能在驱动电路的内部形成用来在电路之间连接的连接布线。然而，在这种情况下，在沉积形成屏蔽膜或连接布线的材料之前，需要先在第二夹层绝缘膜167上形成连接孔。
接下来，通过阳极氧化或等离子体氧化在屏蔽膜168的表面上形成厚度为20～100nm(最好是在30和50nm之间)的氧化物膜168。这里形成铝氧化物膜(氧化铝膜)作为阳极氧化物膜169，因为在实施例1中使用铝膜或以铝作为其主要成分的膜作为屏蔽膜168。
当进行阳极氧化处理时，首先制造含有充分低的碱离子浓度的酒石酸乙烯乙二醇溶液。在该溶液中，15％的酒石酸乙烯乙二醇溶液和酸铵水溶液以2:8的比率调制。另外加入氨水，这样pH值可控制为7±0.5。铂电极置于溶液中作为阴极，其上形成有屏蔽膜168的基片插入到溶液中，和用屏蔽膜168作为阳极施加恒定的直流电流(从几mA到几十mA)。
溶液中阴极和阳极之间的电压根据氧化物膜的生长随着时间一起变化。在恒定电流下电压以100V/分的增加速度增加，并且电压达到45V时停止阳极氧化处理，从而在屏蔽膜168的表面上形成大致50nm厚的阳极氧化物膜169。结果，屏蔽膜168的厚度将是90nm。注意这里显示的阳极氧化过程的数值仅仅是示例，并且根据要制造的元件的尺寸可以自然地变成最适当的值。
进一步，这里使用的结构具有仅仅在屏蔽膜的表面上形成绝缘膜，但是还可以通过气体定相方法形成绝缘膜，例如等离子体CVD、热CVD或阴极溅镀。在这种情况下，较好的膜厚度是20～100nm(最好是在30和50nm之间)。此外，也可以使用氧化硅膜、氮化硅膜、氮氧化硅膜、DLC(钻石类碳)膜或者有机树脂膜。进一步，可以使用这些膜的组合叠层。
为了到达漏极布线165，接下来在第二夹层绝缘膜167和钝化膜166中形成连接孔，和形成像素电极170。注意像素电极170和171是用来连接像素的彼此独立的像素电极。透明的导电膜可以作为像素电极170和171在传输型液晶显示器件的情况下使用，同时金属膜可以在反射型液晶显示器件中使用。因为这里使用传输型液晶显示器件，故在此通过阴极喷镀形成110nm厚的氧化铟和氧化锡合成膜(称之为ITO膜)。
进一步，在通过阳极氧化物膜169覆盖像素电极170和屏蔽膜168的地方形成存储电容器172。在这种情况下可取的是将屏蔽膜168设置在浮动状态(电绝缘状态)或恒定电位，最好是位于同一电位(作为数据传送的图像信号中心电位)。
这样，包含CMOS电路，成为驱动电路的有源矩阵基片和同一基片上的像素矩阵电路完成。注意在图4B中，p-沟道TFT301和n-沟道TFTs302和303形成在驱动电路中，并且像素TFT304由像素矩阵电路中的n-沟道TFT形成。
注意实施例1中的处理顺序可以适当地改变。无论顺序是什么，只要最终形成的TFT的结构是图4B中表示的一个有源矩阵基片的基本功能不会改变，并且不会损害本发明的效果。
每个沟道形成区201、源极区202和漏极区203都通过驱动电路的p-沟道TFT301的p-型掺杂区(a)形成。注意包含1×1020至1×1021原子/cm3浓度的磷的区事实上存在于部分源极区或漏极区中。进而在图3B的处理中吸收催化成份的区位于超过5×1018原子/cm3(典型是1×1019至5×1020原子/cm3)的浓度。
进一步，沟道形成区204、源极区205和漏极区206形成在n-沟道TFT302中，通过插入栅绝缘膜用栅极布线覆盖的区(这样的区称之为Lov区。‘ov’代表覆盖)207在沟道形成区(漏极区一侧)的一侧形成。这里，Lov区207包括2×1016至5×1019原子/cm3浓度的磷，和形成用栅极布线彻底覆盖。
为了尽可能减少阻抗成分，在图4B中Lov区仅仅位于沟道形成区204的一侧(仅漏极区一侧)。不过，通过将沟道形成区204夹在中间提供的Lov区也是可以接受的。
在n-沟道TFT303中形成沟道形成区208、源极区209和漏极区210。LDD区211和212在沟道形成区的两侧形成。注意通过插入绝缘膜用栅极布线覆盖的区(Lov区)和没用栅极布线覆盖的区(这样的区称之为Loff区。‘off’表示补偿)得以实现，因为所放置的部分LDD区211和212使得栅极布线在该结构中覆盖。
图6中的剖面视图表示用图3C所示的过程制造的图4B中所示的n-沟道TFT303的放大图。如在这里显示的，LDD区211进一步区分为Lov区211a和Loff区211b。在Lov区211a中含有的磷的浓度为2×1016至5×1019原子/cm3，但是它保持在是Loff区211b中的浓度的1～2倍(典型是为1.2到1.5倍)。
进一步，沟道形成区213和214、源极区215、漏极区216、Loff区217至220、和连接Loff区218和219的n-型掺杂区(a)221在像素TFT304中形成。源极区215和漏极区216在该部分上各自形成n-型掺杂区(a)，并且Loff区217～220通过n-型掺杂区(c)形成。
可以根据所需要的电路特性来最优化形成像素电路和驱动电路的每个电路的TFTs的结构，并且在实施例1中能增加半导体装置的操作性能和稳定性。特别地，根据电路特性n-沟道TFT中的LDD区的位置可以不同，并且通过适当地使用Lov区或Loff区，可以在同一个基片上实现具有快的操作速度的TFT结构其在计数热载流的测量中起重要作用，和在低断开电流操作中起重要作用的TFT结构。
对于有源矩阵型液晶显示器件的情况，例如，n-沟道TFT302对类似转换触发电路、分频电路(信号分配电路)、水平转换电路和缓冲电路等在高速上起重要所用的驱动电路是合适的。换句话说，通过将Lov区仅放在沟道形成区的一侧(漏极区一侧)，形成既能极好地抗热载流子干扰，又能尽可能减小阻抗的一种结构。对于上述电路组的情况，是因为源极区和漏极区的功能不改变，和载流子(电子)的运动方向一定。不过，如果需要，Lov区可以设置在沟道形成区的两侧。
进一步，n-沟道TFT303适合用于采样电路(也称为转移门)其在抗热载流子干扰和低断开电流的操作中都起重要作用。换句话说，抗热载流子干扰可以通过Lov区的安排来实现，另外，低断开电流操作通过Loff区的安排来实现。此外，采样电路的源极区和漏极区的功能相反，并且载流子的运动方向发生180°的变化；因此必须使用在栅极布线的中心具有线性左右对称的结构。注意根据情况，可能仅形成Lov区。
进一步，n-沟道TFT304适合于像素电路或采样电路(采样保持电路)其在低断开电流操作中起重要作用。即，不使用Lov区，它是引起断开电流增加的原因，只使用Loff区，允许低断开电流操作的实现。此外，通过利用浓度低于驱动电路LDD区的LDD区作为Loff区，尽管接通电流值会有点降低，它对于降低断开电流是一个充分的手段。另外，已经证实在降低断开电流值中一个n-型掺杂区(a)221是足够有效的。
进一步，n-沟道TFT302的Lov区207的长(宽)可以在0.1～3.0μm之间，典型是0.2～1.5μm，对于3～7μm长的沟道。进一步，n-沟道TFT303的Lov区211a和212a的长(宽)可以为0.1～3.0μm，典型是在0.2～1.5μm之间，并且Loff区211b和212b的长(宽)可以为1.0～3.5μm，典型是在1.5～2.0μm之间。另外，在像素TFT304中形成的Loff区217～220的长(宽)可以为0.5～3.5μm，典型是在2.0～2.5μm之间。
由含铝的第一布线11和第二布线13的叠层结构形成的输入-输出信号布线305，和用第一布线12和第二布线14的叠层结构形成的栅极布线306形成在实施例1中的有源矩阵基片上。这里，采用这样的叠层结构的理由将在以下解释。
诸如输入-输出信号布线和栅极布线等在长距离中形成的布线要求具有低的电阻率。特别地在制造对角线长超过4英寸的有源矩阵基片中，该长布线的电阻成分将大大影响电路的设计。从而，希望在有源矩阵基片中形成的布线的电阻率应尽可能地小。
因此在实施例1中所采用的降低布线电阻率的一种手段在于，通过在电阻率大约为10～500μΩcm的布线例如第一布线11和12上层叠电阻率大约为0.1～10μΩcm的布线例如第二布线13和14。换句话说，采用一种叠层布线，其中电阻率为0.1～10μΩcm(典型是1～50μΩcm)的第二布线层叠在电阻率为10～500μΩcm(特别是10～30μΩcm)的第一布线上。在这种情况下，最好第二布线的电阻率是第一布线电阻率的1/10～1/100倍。
注意实施例1的特征在于它在特定部分例如输入-输出信号布线和部分栅极布线中使用了这种结构。存在一种担心在于使用上述叠层结构的布线在模型制作中具有比较宽的布线宽例如6～8μm。在这样的情况下不适于在需要微细制造的栅极中、或者在高密度集成的驱动电路内部的连接布线中使用它们。
进一步，由于没有必要考虑在驱动电路的内部连接TFTs的短布线或者栅极布线的电阻率，仅使用第一布线足以得到该功能。即，用上述叠层结构形成的布线最好是用于不需要细微处理的布线，对于布线可能需要细微处理的情况最好是只使用第一布线，即使或多或少牺牲电阻率。
在输入输出信号布线305和栅极布线(除了起栅极作用的区)306中使用由上述叠层结构形成的布线是基于这样的理由。不言而喻，如果可以使用叠层结构(如果可以细微处理)，甚至可以为任何驱动电路内的布线和为栅极使用而没有问题。
本发明的另一个特征是p-沟道TFT301以自定位的方式形成，并且，n-沟道TFTs302～304以非自定位的方式形成。
在该实施例中通过使用具有7～9的高介电常数的氧化铝膜作为存储电容器的电介质，可以减少所需要的电容器的面积。进一步，通过使用在像素TFT上形成的屏蔽膜作为实施例1中的存储电容器的电极，能改善有源矩阵液晶显示器件的图象显示部分的缝隙比率。
本发明的存储电容器的结构不需要限制在实施例1表示的范围内。例如，可以使用日本专利申请No.Hei9-316567或日本专利申请No.Hei10-254097中描述的存储电容器。
[实施例2]
接下来解释从有源矩阵基片制造有源矩阵型液晶显示器件的过程。如图5所示，形成对准膜401用于图4B情况中的基片。在该实施例中，使用聚酰亚胺膜作为对准膜。含有透明导电膜和对准膜404的相对电极403形成在相对基片402上。如果需要可以在相对基片上形成彩色滤波器或屏蔽膜。
形成对准膜后，进行研磨处理给液晶分子某固定的预先倾斜角度，使得它们对准。有源矩阵基片(像素电路和驱动电路在其上形成)和相对基片通过密封材料、垫圈或通过摹制提供的树脂膜(图中没有显示)按照已知的单元装配加工程序粘在一起。接下来在两个基片之间注入液晶材料405，并且通过密封胶(图中没有显示)彻底密封该单元。可以使用已知的液晶材料作为液晶材料。这样完成了图5所示的有源矩阵型液晶显示器件。
接下来通过参照图7的透视图说明有源矩阵液晶显示器件的结构。为了对照图7和图1A到4B的剖面图，使用同样的附图标记。有源矩阵基片包括像素部分701、扫描(栅极)信号驱动电路702、在玻璃基片100上形成的图像(源极)信号驱动电路703。像素部分的像素TFT304是n-沟道TFT，并且设置成包围像素电路的驱动电路基本上是由CMOS电路形成的。扫描信号驱动电路702和图像信号驱动电路703分别通过栅极布线306和源极布线161接到像素部分701上。连接到FPC704上的终端705和驱动电路通过输入-输出信号布线305相连接。
[实施例3]
图8表示实施例2中所示的有源矩阵基片的电路结构的一个例子。实施例3的有源矩阵基片包括图像信号驱动电路801、扫描信号驱动电路(A)807、扫描信号驱动电路(B)811、预充电电路812和像素部分806。在本说明书中，驱动电路是一个一般的名称，包括图像信号驱动电路801和扫描信号驱动电路807。
图像信号驱动电路801包括转换触发器802、水平转换器803、缓冲器804和采样电路805。进一步，扫描信号驱动电路(A)807包括转换触发器808、水平转换器809和缓冲器810。扫描信号驱动电路(B)811具有类似的结构。
这里用于转换触发器802和808的驱动电压在5和16V之间(典型是10V)，并且在图4B中用附图标记302表示的结构对在形成转换触发器的CMOS电路中使用的n-沟道TFTs是合适的。
此外，用于水平转换器803和809和缓冲器804和810的驱动电压变高在14和16V之间，但是和转换触发器相似，图4B所示的包括n-沟道TFT302的CMOS电路是适合的。注意在每个电路中为增加稳定性使用多栅极结构，例如双栅极结构和三栅极结构作为栅极布线是有效的。
进一步，采样电路805的驱动电压在14和16V之间，但是源极区和漏极区相互交换并且需要降低断开电流值，所以，图4B中的包括n-沟道TFT303的CMOS电路是合适的。注意图4B中仅给出了n-沟道TFT，但是在实践中形成采样电路时n-沟道TFT和p-沟道TFT组合。
进一步，像素部分806的驱动电压在14和16V之间，但是需要将其断开电流值减少到比采样电路805的更低。因此最好是使用没有设置Lov区的结构，和最好是使用图4B中的n-沟道TFT 304作为像素TFT。
注意通过根据实施例1中表示的制造方法制造一个TFT能很容易获得实施例3的结构。虽然实施例3只显示了像素部分和驱动电路的结构，通过按照实施例1中的制造方法在同一基片上可以形成信号分配电路、分频电路、D/A转换电路、运算放大电路、γ补偿电路，和其他信号处理电路(还可以称之为逻辑电路)例如存储器和微处理器。
如上所述，本发明能在一个基片上实现一个包含像素部分和用于驱动像素部分的驱动电路的半导体器件，例如在同一个基片上包括驱动电路和象素电路的半导体器件。
[实施例4]
通过参照图9说明实施例4中可以根据实施例1中的制造过程制造像素部分的像素结构。在实施例4中全部例子给出的都是双栅极结构的像素TFTs，但是可以使用类似三栅极结构的多栅极结构，或者可以使用单栅极结构。
在图9A中，901是活性层；902是包括第一布线902a和第二布线902b的栅极布线；903是仅由第一布线902a形成的栅极；和904是源极布线。
在图9B中，905是活性层；906是包括第一布线906a和第二布线906b的栅极布线；907是仅由第一布线906a形成的栅极；和908是源极布线。
在图9C中，909是活性层；910是包括第一布线910a和第二布线910b的栅极布线；911是仅由第一布线910a形成的栅极；和912是源极布线。
在图9D中，913是活性层；914是包括第一布线914a和第二布线914b的栅极布线；915是仅由第一布线914a形成的栅极；和916是源极布线。
如上所示，本发明的结构可以用于任何像素结构。注意实施例4中的结构能按照实施例1来获得，和能与实施例2和3中的任意结构相组合。
[实施例5]
通过使用图10说明实施例5中的能按照实施例1中的制造过程制造的像素部分的像素结构。不言而喻，虽然实施例5中给出了三栅极结构的像素TFT，但也可以是双栅极结构或单栅极结构。
图10A的顶视图中沿A-A’线的剖面图为图10B。在图10A中：21是活性层，22是含有第一布线22a和第二布线22b的栅极布线；23是仅由第一布线22a形成的栅极(附图标记只作用到三个栅极中的一个上)；24是含有第一布线24a和第二布线24b的电容布线。
形成电容布线的第一布线24a制成为大部分由活性层21覆盖。用栅极绝缘膜(相同的层且包含相同的材料)同时形成的绝缘膜(存储电容器的电介质)33位于第一布线24a和活性层21的中间，并且形成存储电容器25。
另外，26是源极布线；27是漏极电路；28是源极布线和活性层之间的连接部分；29是漏极布线和活性层之间的连接部分；30是像素电极(在实施例5中是透明导电膜)；31是像素电极和漏极布线之间的连接部分；和32是图像显示区。
实施例5的特征在于使用第一布线和第二布线的层叠布线，作为输入-输出信号布线和栅极布线使用，也可以用于电容布线。通过这样做电容布线的电位能更稳定，并且在液晶显示器件中能实现灰度的准确表达。
注意实施例5的结构能按照实施例1来实现，能和实施例2～4中的任一个结构组合。
[实施例6]
通过使用图11说明在实施例6中具有和实施例1中的结构不同的像素部分的有源矩阵液晶显示器件。注意基本结构与图5相同，并且描述仅集中在不同的部分上。
图11中形成像素部分的像素TFT(n-通道TFT)310的结构不同于实施例1中的结构。实际上，实施例6的区别在于不重合区域47～50在沟道形成区41和42与由n-型掺杂区域(c)43～46形成的LDD区之间形成。
注意不重合区是指与沟道形成区有相同结构的一个半导体层区，并且没有用栅极覆盖，如47～50所示。这些不重合区47～50仅仅起到电阻的作用，对降低断开电流值非常有效。
为实现这样的结构，可以形成20～200nm(最好是25～150nm)厚的含硅绝缘膜来覆盖栅极布线等，例如在实施例1的图2D的过程中掺杂n-型掺杂元素之前。
在含硅绝缘膜在栅极124的侧壁中形成的情况下掺杂掺杂元素，并且形成与起到掩膜作用的部分不重合区域。从而这样形成的不重合区域的长度基本上与含硅绝缘膜的厚度一致，为20～200nm(最好是25～150nm)。
含硅绝缘膜已经在实施例1中描述，但是最好使用和实施例6中的栅绝缘膜同样的材料，这样在图2E的处理中它能和栅绝缘膜同时除去。
注意实施例6的结构能通过实施例1的部分变通来实现，并能和实施例2～5中的任一结构组合。
[实施例7]
通过使用图12A到12C说明实施例7中通过与实施例1不同的制造过程来制造有源矩阵基片的情况。
首先，到图3C为止的过程按照实施例1的制造过程进行。不过注意当实施例1使用50nm厚的氮化硅膜作为保护膜时，实施例7使用300nm厚的氮氧化硅膜51。(图12A)
在将成为输入-输出信号布线的第一电极11和将成为栅极布线的第一电极12上的氮氧化硅膜51中开连接孔。通过用铝作为基本成分的膜形成具有低电阻率的第二布线53和54(在实施例7中添加2wt％硅的铝膜)。(图12B)
这样完成由图12C所示的、包括驱动电路和像素部分的有源矩阵基片。在图12C中，在驱动电路中形成p-沟道TFT320、n-沟道TFTs321和322，并且在像素部分中形成由n-沟道TFF形成的像素TFT323。进一步，形成输入输出信号布线324和栅极布线325。
TFTs320～323、输入输出信号布线324和栅极布线325的功能已经在实施例1中说明，因此这里省略。与实施例1的图4B中的有源矩阵基片的不同点在于：保留保护膜51，并且输入-输出信号布线324和栅极布线325的结构不同。因此，关于功能和效果，与实施例1类似。
注意不言而喻的是，通过将实施例7和实施例2组合在一起来完成有源矩阵液晶显示器件，并且可以与实施例3～6的任一结构自由组合。
[实施例8]
在实施例1所示的结构中，可以使用任何低电阻材料来作为第二布线。实际上，除了实施例1给出的铝或以铝作为其主要组成部分的膜(以下称之为铝类薄膜)以外，还可以使用铜或以铜作为其主要组成部分的膜(以下称之为铜类薄膜)、银或以银作为其主要组成部分的膜(以下称之为银类薄膜)、或由上述组合的叠层膜。
此外，由例如钛、氮化钛、钽、氮化钽、钨、氮化钨、钼、铌等材料制作的膜可以层叠到上述提到的铝类薄膜、铜类薄膜或银类薄膜上。层叠的顺序可以是向上的或者向下的，并且还可以使用第二布线夹在中间的结构。在使用铝薄类膜作为第二布线的情况下，这些膜特别地有效，能防止出现其它异常析出。
进一步，上述提到的铝类薄膜、铜类薄膜或银类薄膜是非常容易氧化和引起绝缘缺陷的材料。因此通过在第二布线的上表面上叠层上述提到的钛类薄膜等可以使与其它布线的电连接变得更简单。
注意实施例8的结构可以自由地与实施例1以及实施例2～7的任一结构组合。
[实施例9]
当实施例1显示使用能促进结晶过程的催化成份作为形成含有晶体结构的半导体膜的方法的例子，实施例9显示通过热结晶或者不使用催化成份的激光结晶来形成含有晶体结构的半导体膜的情况。
就使用热结晶过程来说，可以在形成包括非晶体结构的半导体膜之后进行15～24小时的600至650℃的热处理。即，通过在超过600℃的温度进行热处理形成的自然核来完成结晶过程。
就激光结晶过程来说，可以在形成包括非晶体结构的半导体之后在实施例1所示的第一个热处理条件下进行激光热处理过程。通过这样做，能在短时间内形成含有晶体结构的半导体。不言而喻，灯热处理可以替代激光热处理进行。
如上所示，在本发明中使用的含晶体结构的半导体膜能通过使用任何周知的手段形成。注意实施例9的结构能和实施例1～8的结构自由地组合。
[实施例10]
说明在实施例10中用与实施例1不同的制造过程形成有源矩阵基片的情况。
在实施例1中，使用一种技术，其中通过使用日本专利申请No.Hei 7-130652中公开的技术来进行结晶过程处理，然后在激活源极区和漏极区的同时源极区和漏极区吸收在结晶过程中使用的催化成分。
另外，还可以使用日本专利申请No.Hei 10-270363(对应于美国专利申请No.09/050182)中发表的技术用于通过吸收的结晶处理。在使用该公报中公开的技术时，执行使用催化剂的结晶处理过程之后，选择性地形成含有属于15周期族的元素(典型是磷)的区域并且催化剂元素吸收进区域中。
此外作为另一种方法，可以使用日本专利申请No.Hei 10-247735(对应于美国专利申请No.09/034041)中公开的技术用于通过吸收处理的结晶处理过程。
如上所述，在本发明中使用的含有晶体结构的半导体膜可以通过公开的各种方法形成。注意实施例10的结构能和实施例1～8的结构自由地组合。
[实施例11]
在本发明中，如图10所示，通过将含有第一布线和第二布线的层叠结构用到栅极布线和/或电容布线上来降低布线阻抗。这里，图1显示使用了含有TaN/Ta层(含有氮化钽层和钽或钨层的叠层)的第一布线和含有Al-Nd层(添加钕的铝层)的第二布线层叠结构。
附带地，该实施例中在形成第一和第二布线期间，在形成第一布线之后，在浓度为1ppm或更少的含氧的氮气中在500℃进行4小时的热处理，然后在第一布线上形成第二布线。随后，测定面电阻。
如表1所示，尽管在使用包含TaN/TaN层的单一层的情况下面电阻是8Ω/□，在其上层叠Al-Nd层的情况下面电阻降低到0.16Ω/□。加之，该特点表示形成了良好的电接触，尽管在第一布线暴露在外的情况下进行热处理。
表1
 
金属材料 厚度(nm) 面电阻(Ω/□)
TaN/Ta 50/350 1.58
W 400 0.36
Al-Nd 250 0.19
TaN/Ta+Al-Nd 50/350+250 0.16
W+Al-Nd 400+250 0.12
[实施例12]
图22显示根据实施例1的处理步骤制造的n-沟道TFT302的漏极电流(ID)和栅极电压(VG)之间的关系(以下称为ID-VG曲线)，和n-沟道TFT的场效应迁移率(μFE)和栅极电压(VG)之间的关系。这里，源极电压(VS)是0V和漏极电压(VD)是1V或14V。另外，n-沟道TFT的通道长(L)为7.2μm，通道宽(W)为8.0μm和栅绝缘膜的厚度(Tox)为120nm。
图22显示ID-VG曲线和场效应迁移率，其中粗线表示压力试验前的特征，虚线表示压力试验后的特征。该图证明压力试验前后的ID-VG曲线的变化很小，由于热载流子造成的品质降低得到抑制。附带地，为了促进由于热载流子造成的降级，这里进行压力试验的条件为在0V的源极电压，20V的漏极电压和4V的栅极电压在室温下作用60秒。
[实施例13]
当在传统的MOSFET上形成绝缘膜时能够使用本发明，然后在其上形成TFT夹层。换句话说，能够实现具有三维结构的半导体器件。进一步，能够使用类似SIMOX、Smart-Cut(SOITEC股份有限公司商标)或ELTRAN(Cannon，Inc.公司商标)的SOI基片。
注意能够自由地将实施例11的结构和实施例1～10中的任何一个结构组合在一起。
[实施例14]
按照本发明制造液晶显示器件中能够使用各种液晶材料。以下给出这些材料例子：TN液晶；PDLC(聚合物扩散类液晶)；FLC(铁电液晶)；AFLC(反铁电液晶)；和FLC与AFLC的混合物。
例如，液晶材料公开在：Furue，H，et al.，“Characteristics and Driving Schemeof Polymer-stabilized Monostable FLCD Exhibiting Fast Response Time and HighContrast Ratio with Gray-scale Capability”，SID，1998；Yoshida，T.，et al.，“AFull-color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle withFast Response Time”，SID97 Digest，841，1997；S.Inui et al.，“ThresholdlessAntiferroelectricity in liquidcrystals and its application to displays”，671-673，J.MaterChem.6(4)，1996中；并且在美国专利No.5,594,569中公开的也可以使用。
具体地，使用没有临界值的反铁电液晶材料(无阈值反铁电LCD：缩写为TL-AFLC)显示光电反应特性，其中透射率对应电场发生连续变化，其中一些显示V形状(或者U形状)光电反应特征，和甚至发现一些液晶的工作电压是大约±2.5V。因此在一些情况下，像素部分的供电电压约为5～8V，其表示能够用相同的供电电压驱动驱动电路和像素电路。即，整个液晶显示器件可以做成低功耗。
进一步，铁电液晶和反铁电液晶具有的优点在于，与TN液晶相比较它们具有快的响应时间。由于在本发明中使用的TFTs能获得操作速度非常快的TFTs，因而能够实现有快速图像反应速度的液晶显示器件，其中充分利用了铁电液晶和反铁电液晶的快速反应速度。
更进一步，无阈值反铁电混合液晶通常有大的自发极化强度，并且液晶本身的介电常数大。因此，在使用无阈值反铁电混合液晶于液晶显示器件的情况下，像素中需要比较大的存储电容器。最好是使用有小的自发极化强度的无阈值反铁电混合液晶。从这一角度来说，因为能在小的面积中存储大的电容，最好是采用实施例1的图4B中显示的存储电容器。
不言而喻，使用实施例12中的液晶显示器件于类似个人计算机的其它电子装置的显示器已经足够了。
本发明的结构能与实施例1～10和13中的任一结构自由组合。
[实施例15]
能够将本发明应用到有源矩阵型EL显示器中。例子如图13所示。
图13是有源矩阵型EL显示器的电路图。附图标记81表示显示区，而x-方向(源极侧)驱动电路82和y-方向(栅极侧)驱动电路83配置在外围设备中。进一步，显示区域81中的每个像素有转换TFT84、电容85、电流控制TFT86和EEL元件87，并且转换TFT84与x-方向信号线(源极信号线)88a(或88b)和y-方向信号线(栅极信号线)89a(或89b，89c)相连接。此外，电源线90a和90b与电流控制TFT86相连接。
在实施例15的有源矩阵EL显示器中，x-方向的驱动电路82和y-方向的驱动电路83通过图4B的p-沟道TFT301和n-沟道TFT302或303的组合形成。图4B的n-沟道TFT304用于转换TFT84和p-沟道TFT301用于电流控制TFT86。不言而喻，TFT的组合没有必要限制在上述范围内。
实施例1～10、13和14中的任何结构都可用于实施例15中的有源矩阵EL显示器中。
[实施例16]
实施例16为使用本发明的有源矩阵型EL(电致发光)显示器件的制造例子的说明。图14A是使用本发明的EL显示器件的顶视图，图14B是显示器件的剖视图。
在图14A中，附图标记4001表示基片，4002表示像素部分，4003表示源极侧驱动电路，4004表示栅极侧驱动电路。每个驱动电路通过布线4005引至FPC4006(软性印刷电路)，并且由此与外部设备连接。
提供第一密封材料4101、覆盖材料4102、填充物4103和第二密封材料4104来包围像素部分4002、源极侧驱动电路4003和栅极侧驱动电路4004。
图14B是沿图14A中的A-A’的剖面图。包含源极侧驱动电路4003的驱动电路TFT(在这里显示为n-沟道TFT和p-沟道TFT)4201和包含像素部分4002的电流控制TFT(TFT控制流向EL的电流)形成在基片4001上面。
与图4B的p-沟道TFT301和n-沟道TFT302具有同样结构的TFTs用于驱动TFT4201，并且与图4B的p-沟道TFT301具有相同结构TFT在实施例14的电流控制TFT4202中使用。与电流控制TFT4020的栅极相连接的存储电容器(图中没有显示)设在像素部分4002中。
树脂材料制成的夹层绝缘膜(平面化膜)4301在驱动TFT4201和像素TFT4202上面形成。与像素TFT4202的漏极相连接的像素电极(阳极)4302形成在其上。有大的工作函数的透明导电膜用作像素电极4302。氧化铟和氧化锡的混合物(称之为ITO)、或氧化铟和氧化锌的混合物可以用来作为透明导电膜。
绝缘膜4303在像素电极4302上形成，并且在绝缘膜4303的位于像素电极4302上面的面积上形成一个开口。EL(电致发光)层4304在像素电极4302上的开口部分中形成。众所周知的有机EL材料或无机EL材料可以作为EEL层4304使用。有机材料中有单聚物类材料和聚合物类材料，两个都能使用。
EL层4304的形成方法可以应用周知的蒸发技术或涂覆技术。EL层的结构可以是单层结构或薄片状结构，其中孔注入层、孔传输层、照明层、电子传输层和电子注入层可以自由组合。
包含具有光屏蔽属性的导电膜(典型的导电膜的基本成分是铝、铜或银，或者这些薄片状膜和其它导电膜)的阴极4305形成在EL层4304上。最好能够尽可能多地除去存在于阴极4305和EL层4304之间连接面中的潮气和氧。因此，需要在真空中连续形成这些膜、或者在氮气或惰性气体中形成EL层4304从而使阴极4305不与氧和潮气相接触。实施例14中上面说明的沉积通过使用多腔室方法(簇装置方法)的沉积装置来得到。
阴极4305与布线4005在如4306所示的区域中连接。布线4005是用来将已确定的电压作用到阴极4305上的布线，并且通过各向异性的导电膜4307与FPC4006相连接。
如上所述，形成了包含像素电极(阳极)4302、EL层4304和阴极4305的EL元件。第一密封材料和通过第一密封材料4101堆放给基片4001的覆盖材料4012将EL元件包围，并用填充物4103将其密封。
玻璃板、金属板(典型为不锈钢板)、陶瓷板、FRP(玻璃纤维-增强塑料)板、PVF(聚乙烯氟化物)膜、Myler膜，聚脂膜或丙烯酸膜能用来作为覆盖材料4102。进一步，具有铝箔结构的薄片由PVF膜或Myler膜夹在中间。
假定，覆盖材料需要是透明的，在这种情况下，来自EL元件的辐射被引导到朝向覆盖材料的方向上。在这种情况下，可以使用类似玻璃板、塑料板、聚脂膜或丙烯酸膜的透明物质。
紫外线固化树脂或热固树脂能可以作为填充物4103使用，并且可以使用PVC(聚乙烯氯化物)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯丁缩醛)或EVA(乙烯乙烯基醋酸盐)。如果干燥剂(最好是氧化钡)形成在填充物4103的内部，能防止EL元件变质。
进一步，垫圈可以包括在填充物4103内。当垫圈由氧化钡形成时，能够赋予垫圈自己吸收潮气的能力。另外，在阴极4303上提供树脂膜是有用的，作为一个缓冲层释放在安置垫圈时来自垫圈的压力。
布线4005通过各向异性的导电膜4307与FPC4006电连接。布线4005传送从FPC4006送到像素部分4002、源极侧驱动电路4003和栅极侧驱动电路4004的信号，并且通过FPC4006与外部设备电连接。
在实施例16中采用了一个彻底保护EL元件免受外来气体损害的结构，其中提供有第二密封材料4104，使之覆盖第一密封材料4101露出部分和FPC4006的一部分。这样完成了具有图14B中剖面结构的EL显示器件。注意实施例16的EL显示器件可以与实施例1～10和13～15中的任一结构组合制造。
像素部分剖面上的更详细结构如图15、图16A的顶视图和图16B中的电路图所示。在图15、16A和16B中使用了相同的附图标记，使得附图之间可以互相比较。
在图15中，位于基片4401上的转换TFT4402包含图4B中的n-沟道TFT304。从而，可以引用对n-沟道TFT304的描述。由4403表示的布线是栅极布线，其与转换TFT4402的栅极4404a和4404b电连接。
当实施例16采用形成有两个沟道形成区的双栅极结构时，也可以采用形成有一个沟道形成区的单栅极结构或形成有三个沟道形成区的三栅极结构。
转换TFT4402的漏极布线4405与电流控制TFT4406的栅极4407电连接。注意该电流控制TFT由图4B中的p-沟道TFT301组成。从而，关于结构可以引用对p-沟道TFT301的说明。注意当实施例16使用双栅极结构时，还可以使用单栅极结构或三栅极结构。
第一钝化膜4408形成在转换TFT4402和电流控制TFT4406上，而平面化膜4409形成在顶部。对于TFTs的步骤，通过使用平面化膜4409弄平非常重要。由于后来形成的EL层非常薄，因此该步骤的存在会引起发光缺陷。因此，最好在形成像素电极之前弄平，使得在尽可能平的表面上形成EL层。
附图标记4410表示包含透明导电膜的像素电极(EL元件的阳极)，并且与电流控制TFT4406的漏极布线4411电连接。含有氧化铟和氧化锡的混合物或含有氧化铟和氧化锌的混合物能作为像素电极4410使用。
EL层4412形成在像素电极4410上。注意当图15仅显示一个像素时，对应于每个R(红)，G(绿)和B(蓝)颜色的每个EL层都是在实施例14中适当形成的。单聚物类有机EL材料通过蒸发在实施例14中形成。实际上，叠层结构由设置成孔注入层的20nm厚的铜酞花青(CuPc)膜形成，和在其上形成70nm厚度的tris-8-quinolinolate(Alq3)复合膜作为发光层。可以通过在Alq3中添加类似quinacridon或DCM1的荧光染料来控制发光颜色。
不过，上述例子是可以作为发光层使用的有机EL材料的一个例子，并且，不需要限制在这些材料中。可以通过自由组合发光层、电荷传输层或者电荷注入层来形成EL层(用于发光和为了发光实现载体运动的层)。例如，使用单聚物类材料作为发光层的例子如实施例16所示，但是也可以使用聚合物类有机EL材料。进一步，能够使用类似硅碳化物等无机材料作为电荷传输层和电荷注入层。可以使用众所周知的材料作为有机EL材料和无机材料。
包含有光屏蔽属性的导电膜的阴极4413接下来形成在EL层4412上。就实施例16来说，可以使用铝和锂的合金膜作为具有光屏蔽属性的导电膜。不言而喻，也可以使用众所周知的MgAg膜(镁和银的合金膜)作为阴极材料，可以使用含有属于周期表中1或2族元素的导电膜，或者添加了至少这些元素中的一种的导电膜。
EL元件4414在形成阴极4413时完成。注意这里形成的EL元件4414代表含有像素电极(阳极)4410、EL层4412和阴极4413的电容器。
接下来通过图16A说明实施例16中像素的顶部结构。转换TFF4402的源极区与源极布线4415连接，而漏极区与漏极布线4405连接。进而，漏极布线4405与电流控制TFT4406的栅极4407电连接。电流控制TFT4406的源极区与电源布线4416电连接，而漏极区与漏极布线4417电连接。漏极布线4417与用虚线表示的像素电极(阳极)4418电连接。
这里，存储电容器形成在由4419表示的区域中。存储电容器4419由与电源布线4416电连接的导电膜4420、栅绝缘膜(没有示出)同样的层形成的栅绝缘膜和栅极4407形成。进一步，能够采用由栅极4407形成的电容、用和第一个夹层绝缘膜(没有示出)同样的层形成的层和电源布线4416作为存储电容器。
在制造实施例16的EL显示器件的过程中，可以自由组合实施例1～10和13～15中的结构。
[实施例17]
在实施例17中，说明含有与实施例16不同的像素结构的EL显示器件。图17是用于说明的。注意实施例16的说明中可能提到与图15给出的同样附图标记的参考部分。
在图17中，具有与图4B的n-沟道TFT302相同结构的TFT作为电流控制TFT4501。不言而喻，电流控制TFT4501的栅极4502与转换TFT4402的漏极布线4405连接。电流控制TFT4501的4303漏极布线与像素电极4504电连接。
在实施例17中，通过使用有光屏蔽属性的导电膜来形成像素电极4504，并且具有EL元件的阴极功能。实际上使用铝和锂的合金膜，但是这里可以使用包含属于周期表1或2族元素的导电膜，或添加有这些元素的导电膜。
在像素电极4504的顶部形成EL膜4505。注意虽然图17仅显示一个像素，但对应于G(绿色)的EL层是通过蒸发方法或涂覆方法(最好是自旋涂法)在实施例15中形成的。实际上，它是一个含有用来作为电子注入层的20nm厚的氟化锂(LiF)膜和其上的用来作为发光层的70nm厚的PPV(poly-p-phenylenevinylene)的叠层结构。
接下来，包含透明导电膜的阳极4506形成在EL层4505上。在实施例17中，使用含有氧化铟和氧化锡的化合物或含有氧化铟和氧化锌的化合物。
在形成阳极4506时，EL元件4507完成。注意此处的EL元件4507代表由像素电极(阴极)4504、EL层4505和阳极4506形成的电容器。
这里，具有本发明的结构的电流控制TFT4501有非常重要的意义。由于电流控制TFT4501是用来控制在EL元件4507中流过的电流量的元件，该元件中流过大电流会由于产生大量的热或热流而有损坏的危险。因此本发明的结构是有效的，其中LDD区4509的设置使得通过在电流控制TFT4501的漏极侧上插入栅绝缘膜4508来将栅极4502遮盖起来。
另外，实施例17中的电流控制TFT4501在栅极4502和LDD区4509之间形成一个寄生电容，将其称之为栅极电容。通过调整栅极电容能够提供与图16A和16B中所示的存储电容器4418相同的功能。特别是在通过使用数字驱动方法驱动EL显示器件的情况下，能够使用该栅极电容作为存储电容器，因为存储电容器的电容比由模拟驱动方法驱动的要小。
注意在实施例17中的EL显示器件的制作中可以自由地组合实施例1～11和13～15中的结构。
[实施例18]
在实施例18中，可以在实施例16和17的EL显示器件的像素部分中使用的像素结构的例子如图18A至18C所示。注意在实施例16中，附图标记4601表示转换TFT4602的源极布线，4603a和4603b表示转换TFT4602的栅极布线，4604表示电流控制TFT，4605表示电容器，4606和4608表示电源布线，4607表示EL元件。
图18A是电源线4606在两个像素之间共用情况的例子。即，其特征在于两个像素在电源线4606周围线性左右对称地形成。以这种方式，电源线的数量可以减少，所以像素部分可以更高的精度制成。
图18B是电源线4608和栅极布线4603a和4603b平行形成的例子。注意图18B结构中电源线4608和栅极布线4603a和4603b的形成使得不重叠。然而为防止万一在不同层上形成布线，通过插入绝缘膜能重叠。在这种情况下，仅电源线4608和栅极布线4603a和4603b使用的区域能共用，所以像素部分能以更高的精度制成。
此外，图18C的特征在于电源线4608以与栅极布线4603a和4603b平行的方式形成，和图18B的结构相似，另外，形成的两个像素在电源线4608周围具有线性左右对称性。对于形成电源线4608来将栅极布线4603a或4603b中的一个覆盖起来是有效的。在这种情况下电源线的数量可减少，所以像素部分能以更高的精度形成。
[实施例19]
按照本发明形成的光电元件或半导体电路能用来作为电子机器的显示部分或者信号处理电路。以下给出这类电子机器的例子：摄象机；数码照相机；放映机；投影电视；眼睛式显示器(固定在头上的显示器)；导航系统；声音复制装置；笔记本类个人计算机；游戏机；便携式信息终端(手提计算机，手提电话，手提游戏机或电子笔记本等)；具有记录媒体的图像复制装置等。这些例子用图19A～19F，20A～20D和21A～21B表示。
图19A是一部手提电话，并且包括主机体2001、声音输出部分2002、声音输入部分2003、显示器部分2004、操作开关2005和天线2006等。本发明的光电元件能应用到显示器部分2004中，并且本发明的半导体电路能应用到声音输入部分2003、声音输出部分2002和CPU或存储器等。
图19B是摄象机，包含主机体2101、显示器部分2102、声音输入部分2103、操作开关2104、电池2105和图像接收部分2106。本发明的光电元件能应用到显示器部分2102中，并且本发明的半导体电路能为声音输入部分2103、CPU或存储器等所使用。
图19C是手提计算机，包括主机体2201、照相机部分2202、图像接收部分2203、操作开关2204和显示器部分2205。本发明的光电元件能应用到显示器部分2205中，并且本发明的半导体电路能为CPU或存储器等所使用。
图19D是眼睛式显示器，包括主机体2301、显示器部分2302和镜腿部分2303。本发明的光电元件能应用到显示器部分2302中，并且本发明的半导体电路能为CPU或存储器等使用。
图19E是背面投影型放映机(投影电视)，包含主机体2401、光源2402、液晶显示器件2403、极化光束分离设备2404、反射器2405和2406、屏幕2407。本发明能应用到液晶显示器件2403中，并且本发明的半导体电路能为CPU或存储器等使用。
图19F是前面投影型放映机，包含主机体2501、光源2502、液晶显示器件2503、光学系统2504和屏幕2505。本发明能应用到液晶显示器件2503中，并且本发明的半导体电路能为CPU或存储器等使用。
图20A是手提电脑，包含主机体2601、图像输入部分2602、显示器部分2603和键盘2604。本发明的光电元件能应用到显示器部分2603中，并且本发明的半导体电路能为CPU或存储器等使用。
图20B是电子游戏机，包含主机体2701、记录媒介2702、显示器部分2703和操纵器2704。从该电子游戏机输出的声音或图像由有外壳2705和显示器部分2706的显示器复制。可以使用有线通信、无线通信或光通信作为操纵器2704和主机体2701之间或者电子游戏机和显示器之间的通信方式。在实施例17中，使用通过传感器2707和2708检测红外线辐射的结构。
图20C是唱盘机，使用节目记录在其上的记录媒介(以下称之为记录媒介)，包含主机体2801、显示器部分2802、扬声器部分2803、记录媒介2804和操作开关2805。注意利用DVD(digital versatile disk)、光盘等记录媒介通过该装置能进行音乐欣赏、电影欣赏、玩游戏和使用因特网。本发明的光电元件能应用到显示器部分2802中，并且本发明的半导体电路能为CPU或存储器等使用。
图20D是数码照相机，包含主机体2901、显示设备2902、取景器2903、操作开关2904和图像接收部分(图中没有显示)。本发明的光电元件能应用到显示器部分2902中，并且本发明的半导体电路能为CPU或存储器等使用。
图21A中表示的光学工具包括光源系统3001、镜子3002和3005～3007、二色性镜子3003和3004、光学透镜3008a～3008c，棱镜3011、液晶显示器件3010和光学投影系统3012。光学投影系统3012是配备有投影透镜的光学系统。实施例17显示三级的例子，但是没有特殊的限制，例如一级也可接受。进一步，操作员可以在图21A中箭头表示的光学路径里适当地设置光学系统，例如光学透镜、具有偏振功能的偏振膜、用于调整相位差的膜、IR膜等。
如图21B所示，光源系统3001包括光源3013和3014、组合棱镜3015、准直透镜3016和3020、透镜组3017和3018和偏振转换元件3019。注意图21B表示的光源使用了2个光源，但是可以是1个或3个或更多。进一步，适当地放置光学透镜、具有偏振功能的偏振膜、用于调整相位差的膜、IR膜等是可以接受的。
如上所示，本发明的可适用的范围非常大，能够适用于各种的领域的电子机器。进一步，能通过利用实施例1～10和13～18任何组合的结构来实现实施例19中的电子装置。
通过使用本发明，通过一个基片上的电路根据操作的需要设置具有合适性能的电路成为可能。光电元件的操作性能和稳定性能大大改善。
进一步，在小面积中有大容量的存储电容器能在由液晶显示器件所代表的光电元件的像素部分中形成。从而，不使缝隙比率(有效显示区和像素区之比)减少而能够保持足够的存储电容。
此外，具有这种光电器件作为显示器部分的电子装置的操作性能稳定。

Claims (32)

1.一种手提电话，包括：
一主机体：
一声音输出部分；
一声音输入部分；
操作开关；以及
一显示器部分，
其中所说显示器部分包括：
在基片上形成的一像素部分及一驱动器电路；
所说驱动电路的n-沟道TFT具有至少一个LDD区，使得所说驱动电路的n-沟道TFT的栅极覆盖所说LDD区的一部分或全部；
所说像素部分的像素TFT具有至少一个LDD区，使得所说像素TFT的栅极不覆盖所说LDD区；以及
栅极布线包括第一布线和第二布线，所说第一布线构成所说像素TFT的栅极，
其中所说第二布线在所说第一布线上形成，并具有比所说第一布线还要低的电阻率。
2.根据权利要求1所述的手提电话，其中n-型掺杂元素以高于所说像素的所说LDD区浓度的2～10倍的浓度包含在所说驱动电路的所说n-沟道TFT的所说LDD区中。
3.根据权利要求1所述的手提电话，其中所说驱动电路的所说n-沟道TFT的所说LDD区中含有的n-型掺杂元素，其浓度范围是2×1016至5×1019原子/cm3，其在所说像素TFT的所说LDD区中的浓度范围为1×1016至5×1018原子/cm3。
4.根据权利要求1所述的手提电话，其中所说第二布线的电阻率是所说第一布线的电阻率的1/10～1/100。
5.根据权利要求1所述的手提电话，其中所说第一布线的电阻率是10～500μΩcm，所说第二布线的电阻率是0.1～10μΩcm。
6.根据权利要求1所述的手提电话，其中所说第一布线包含从钽、钛、钼、钨、铬、铌和硅构成的组中选出来的一种或者多种元素，而第二布线包含从铝、铜和银构成的组中选出来的一种或者多种元素。
7.一种手提电话，包括：
一主机体：
一声音输出部分；
一声音输入部分；
操作开关；以及
一显示器部分，
其中所说显示器部分包括：
具有第一n-沟道TFT和第二n-沟道TFT的驱动电路，一栅极在第一n-沟道TFT中覆盖LDD区的全部，一栅极在第二n-沟道TFT中覆盖LDD区的一部分；
具有像素TFT的像素部分，一栅极在所说像素TFT中覆盖LDD区；
包括第一布线和第二布线的栅极布线，所说第一布线构成所说像素TFT的栅极，
其中所说第二布线在所说第一布线上形成，并具有比所说第一布线的还要低的电阻率。
8.根据权利要求7所述的手提电话，其中n-型掺杂元素以高于所说像素TFT的所说LDD区浓度的2～10倍的浓度包含在所说驱动电路的所说第一n-沟道TFT的所说LDD区和/或所说第二n-沟道TFT的所说LDD区中。
9.根据权利要求7所述的手提电话，其中所说驱动电路的所说第一n-沟道TFT的所说LDD区和所说第二n-沟道TFT的所说LDD区中含有的n-型掺杂元素，其浓度范围是2×1016至5×1019原子/cm3，其在所说像素TFT的所说LDD区中的浓度范围为1×1016至5×1018原子/cm3。
10.根据权利要求7所述的手提电话，其中所说第二布线的电阻率是所说第一布线的电阻率的1/10～1/100。
11.根据权利要求7所述的手提电话，其中所说第一布线的电阻率是10～500μΩcm，所说第二布线的电阻率是0.1～10μΩcm。
12.根据权利要求7所述的手提电话，其中所说第一布线包含从钽、钛、钼、钨、铬、铌和硅构成的组中选出来的一种或多种元素，而第二布线包含从铝、铜和银构成的组中选出来的一种或多种元素。
13.一种手提电话，包括：
一主机体：
一声音输出部分；
一声音输入部分；
操作开关；以及
一显示器部分，
其中所说显示器部分包括：
在基片上形成的一像素部分及一驱动器部分；
包括第一布线和第二布线的栅极布线，
其中所说第一布线在所说像素部分中构成像素TFT的栅极，
其中所说第二布线具有比所说第一布线的还要低的电阻率。
14.根据权利要求13所述的手提电话，其中所说第二布线的电阻率是所说第一布线的电阻率的1/10～1/100。
15.根据权利要求13所述的手提电话，其中所说第一布线的电阻率是10～500μΩcm，所说第二布线的电阻率是0.1～10μΩcm。
16.根据权利要求13所述的手提电话，其中所说第一布线包含从钽、钛、钼、钨、铬、铌和硅构成的组中选出来的一种或多种元素，而第二布线包含从铝、铜和银构成的组中选出来的一种或多种元素。
17.一种数码照相机，包括：
一主机体：
一显示器部分；
一取景器；以及
操作开关，
其中所说显示器部分包括：
在基片上形成的一像素部分及一驱动器电路；
所说驱动电路的n-沟道TFT具有至少一个LDD区，使得所说驱动电路的n-沟道TFT的栅极覆盖所说LDD区的一部分或全部；
所说像素部分的像素TFT具有至少一个LDD区，使得所说像素TFT的栅极不覆盖所说LDD区；以及
栅极布线包括第一布线和第二布线，所说第一布线构成所说像素TFT的栅极，
其中所说第二布线在所说第一布线上形成，并具有比所说第一布线的还要低的电阻率。
18.根据权利要求17所述的数码照相机，其中n-型掺杂元素以高于所说像素TFT的所说LDD区的浓度的2～10倍的浓度包含在所说驱动电路的所说n-沟道TFT的所说LDD区中。
19.根据权利要求17所述的数码照相机，其中所说驱动电路的所说n-沟道TFT的所说LDD区中含有的n-型掺杂元素，其浓度范围是2×1016至5×1019原子/cm3，其在所说像素TFT的所说LDD区中的浓度范围为1×1016至5×1018原子/cm3。
20.根据权利要求17所述的数码照相机，其中所说第二布线的电阻率是所说第一布线的电阻率的1/10～1/100。
21.根据权利要求17所述的数码照相机，其中所说第一布线的电阻率是10～500μΩcm，所说第二布线的电阻率是0.1～10μΩcm。
22.根据权利要求17所述的数码照相机，其中所说第一布线包含从钽、钛、钼、钨、铬、铌和硅构成的组中选出来的一种或多种元素，而第二布线包含从铝、铜和银构成的组中选出来的一种或多种元素。
23.一种数码照相机，包括：
一主机体：
一显示器部分；
一取景器；以及
操作开关，
其中所说显示器部分包括：
具有第一n-沟道TFT和第二n-沟道TFT的驱动电路，一栅极在第一n-沟道TFT中覆盖LDD区的全部，一栅极在第二n-沟道TFT中覆盖LDD区的一部分；
具有像素TFT的像素部分，一栅极在所说像素TFT中覆盖LDD区；
包括第一布线和第二布线的栅极布线，所说第一布线构成所说像素TFT的栅极，
其中，所说第二布线在所说第一布线上形成，并具有比所说第一布线的还要低的电阻率。
24.根据权利要求23所述的数码照相机，其中n-型掺杂元素以高于所说像素TFT的所说LDD区的浓度的2～10倍浓度包含在所说驱动电路的所说第一n-沟道TFT的所说LDD区和/或所说第二n-沟道TFT的所说LDD区中。
25.根据权利要求23所述的数码照相机，其中所说驱动电路的所说第一n-沟道TFT的所说LDD区和所说第二n-沟道TFT的所说LDD区中含有的n-型掺杂元素，其浓度范围是2×1016至5×1019原子/cm3，其在所说像素TFT的所说LDD区中的浓度范围为1×1016至5×1018原子/cm3。
26.根据权利要求23所述的数码照相机，其中所说第二布线的电阻率是所说第一布线的电阻率的1/10～1/100。
27.根据权利要求23所述的数码照相机，其中所说第一布线的电阻率是10～500μΩcm，所说第二布线的电阻率是0.1～10μΩcm。
28.根据权利要求23所述的数码照相机，其中所说第一布线包含从钽、钛、钼、钨、铬、铌和硅构成的组中选出来的一种或多种元素，而第二布线包含从铝、铜和银构成的组中选出来的一种或多种元素。
29.一种数码照相机，包括：
一主机体：
一显示器部分；
一取景器；以及
操作开关，
其中，所说显示器部分包括：
在基片上形成的一像素部分及一驱动器部分；
包括第一布线和第二布线的栅极布线，
其中所说第一布线在所说像素部分中构成像素TFT的栅极，
其中所说第二布线具有比所说第一布线的还要低的电阻率。
30.根据权利要求29所述的数码照相机，其中所说第二布线的电阻率是所说第一布线的电阻率的1/10～1/100。
31.根据权利要求29所述的数码照相机，其中所说第一布线的电阻率是10～500μΩcm，所说第二布线的电阻率是0.1～10μΩcm。
32.根据权利要求29所述的数码照相机，其中所说第一布线包含从钽、钛、钼、钨、铬、铌和硅构成的组中选出来的一种或多种元素，而第二布线包含从铝、铜和银构成的组中选出来的一种或多种元素。
CNB2005100056690A 1999-03-26 2000-03-26 手提电话及数码照相机 Expired - Fee Related CN100490178C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP84736/99 1999-03-26
JP8473699 1999-03-26
JP84736/1999 1999-03-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB001188070A Division CN1193403C (zh) 1999-03-26 2000-03-26 半导体器件

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200610101405XA Division CN1877837B (zh) 1999-03-26 2000-03-26 蜂窝电话及数码照相机

Publications (2)

Publication Number Publication Date
CN1630307A CN1630307A (zh) 2005-06-22
CN100490178C true CN100490178C (zh) 2009-05-20

Family

ID=13838994

Family Applications (3)

Application Number Title Priority Date Filing Date
CN200610101405XA Expired - Lifetime CN1877837B (zh) 1999-03-26 2000-03-26 蜂窝电话及数码照相机
CNB001188070A Expired - Fee Related CN1193403C (zh) 1999-03-26 2000-03-26 半导体器件
CNB2005100056690A Expired - Fee Related CN100490178C (zh) 1999-03-26 2000-03-26 手提电话及数码照相机

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN200610101405XA Expired - Lifetime CN1877837B (zh) 1999-03-26 2000-03-26 蜂窝电话及数码照相机
CNB001188070A Expired - Fee Related CN1193403C (zh) 1999-03-26 2000-03-26 半导体器件

Country Status (5)

Country Link
US (4) US6936844B1 (zh)
EP (1) EP1041641B1 (zh)
KR (3) KR100816270B1 (zh)
CN (3) CN1877837B (zh)
TW (1) TW469484B (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
EP2284605A3 (en) 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
EP1041641B1 (en) 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
EP2256808A2 (en) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4666723B2 (ja) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6967633B1 (en) 1999-10-08 2005-11-22 Semiconductor Energy Laboratory Co., Ltd. Display device
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100582724B1 (ko) * 2001-03-22 2006-05-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
SG116443A1 (en) 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP3702860B2 (ja) 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置、その製造方法及び電子機器
JP3702858B2 (ja) 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
US7920220B2 (en) * 2002-12-09 2011-04-05 Samsung Electronics Co., Ltd. Display pixel, display apparatus having an image pixel and method of manufacturing display device
WO2004054325A1 (ja) 2002-12-12 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置、製造装置、成膜方法、およびクリーニング方法
KR100911470B1 (ko) 2003-01-30 2009-08-11 삼성전자주식회사 액정표시장치
US7417252B2 (en) 2003-07-18 2008-08-26 Samsung Sdi Co., Ltd. Flat panel display
KR100543005B1 (ko) 2003-09-18 2006-01-20 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치
KR100611152B1 (ko) 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR100623232B1 (ko) * 2003-11-29 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2005203730A (ja) * 2003-12-18 2005-07-28 Seiko Epson Corp 絶縁膜、半導体素子、電子デバイスおよび電子機器
KR101000451B1 (ko) 2004-02-05 2010-12-13 삼성전자주식회사 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
TWI267195B (en) 2005-06-20 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US7879701B2 (en) 2005-06-30 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN100446274C (zh) * 2005-07-07 2008-12-24 友达光电股份有限公司 像素电极的开关元件及其制造方法
KR101235135B1 (ko) * 2005-12-19 2013-02-20 삼성디스플레이 주식회사 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법
JP4655943B2 (ja) * 2006-01-18 2011-03-23 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに導電層の接続構造
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP5190189B2 (ja) * 2006-08-09 2013-04-24 パナソニック株式会社 半導体装置及びその製造方法
US8174053B2 (en) * 2006-09-08 2012-05-08 Sharp Kabushiki Kaisha Semiconductor device, production method thereof, and electronic device
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
KR20080096901A (ko) * 2007-04-30 2008-11-04 삼성전자주식회사 임프린트방법 및 상기 임프린트방법을 이용한 표시기판제조방법
US7838400B2 (en) * 2008-07-17 2010-11-23 Applied Materials, Inc. Rapid thermal oxide passivated solar cell with improved junction
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2010249935A (ja) 2009-04-13 2010-11-04 Sony Corp 表示装置
US8471973B2 (en) * 2009-06-12 2013-06-25 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
TW202141508A (zh) 2011-05-13 2021-11-01 日商半導體能源研究所股份有限公司 半導體裝置
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102223678B1 (ko) * 2014-07-25 2021-03-08 삼성디스플레이 주식회사 표시장치용 백플레인 및 그 제조 방법
JP2016116220A (ja) * 2014-12-16 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2017138403A (ja) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置
KR102468866B1 (ko) * 2017-08-22 2022-11-18 엘지디스플레이 주식회사 보호금속-게이트 기반 캐패시터를 포함하는 표시패널 및 이를 제조하는 방법

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55132055A (en) * 1979-03-30 1980-10-14 Nec Corp Mos integrated circuit
US5247198A (en) * 1988-09-20 1993-09-21 Hitachi, Ltd. Semiconductor integrated circuit device with multiplayered wiring
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
US5210435A (en) * 1990-10-12 1993-05-11 Motorola, Inc. ITLDD transistor having a variable work function
US5444557A (en) * 1990-12-31 1995-08-22 Kopin Corporation Single crystal silicon arrayed devices for projection displays
JP2602132B2 (ja) * 1991-08-09 1997-04-23 三菱電機株式会社 薄膜電界効果素子およびその製造方法
JP2650543B2 (ja) 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JPH05153754A (ja) * 1991-11-26 1993-06-18 Matsushita Electric Ind Co Ltd 軸流フアンモータの防振装置
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
JP3338481B2 (ja) 1992-09-08 2002-10-28 ソニー株式会社 液晶表示装置
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5594569A (en) * 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
US7227603B1 (en) * 1993-07-22 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JP4034000B2 (ja) * 1993-07-22 2008-01-16 株式会社半導体エネルギー研究所 液晶電気光学装置の作製方法
TW297142B (zh) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3212060B2 (ja) 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3193358B2 (ja) * 1993-11-12 2001-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07318978A (ja) 1994-05-20 1995-12-08 Sony Corp 表示素子用薄膜トランジスタアレイ
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JPH08195495A (ja) * 1994-05-31 1996-07-30 Sanyo Electric Co Ltd 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
EP0689085B1 (en) * 1994-06-20 2003-01-29 Canon Kabushiki Kaisha Display device and manufacture method for the same
JPH0887248A (ja) * 1994-09-19 1996-04-02 Fujitsu Ltd 液晶表示パネル，その制御方法及び液晶表示装置
JPH08222705A (ja) * 1995-02-14 1996-08-30 Hitachi Ltd 相補型半導体装置
JPH08250743A (ja) * 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08250746A (ja) * 1995-03-13 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3292657B2 (ja) 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
WO1998013811A1 (en) * 1996-09-26 1998-04-02 Seiko Epson Corporation Display device
US6063675A (en) * 1996-10-28 2000-05-16 Texas Instruments Incorporated Method of forming a MOSFET using a disposable gate with a sidewall dielectric
JP3392672B2 (ja) * 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
JPH10189977A (ja) * 1996-12-20 1998-07-21 Nec Corp 薄膜トランジスタ素子
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3896624B2 (ja) 1997-02-14 2007-03-22 ソニー株式会社 薄膜半導体装置及びそれを用いた表示装置
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3566028B2 (ja) * 1997-05-15 2004-09-15 シャープ株式会社 液晶表示装置及びその製造方法
JPH1152429A (ja) * 1997-06-05 1999-02-26 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JPH1197705A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
GB9803764D0 (en) * 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
EP2284605A3 (en) 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6306694B1 (en) 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
JP2000349298A (ja) 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
EP1041641B1 (en) 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
JP4666723B2 (ja) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN1276622A (zh) 2000-12-13
KR100928407B1 (ko) 2009-11-26
US6936844B1 (en) 2005-08-30
US20150248030A1 (en) 2015-09-03
EP1041641A3 (en) 2001-05-09
US9035314B2 (en) 2015-05-19
CN1630307A (zh) 2005-06-22
EP1041641B1 (en) 2015-11-04
CN1193403C (zh) 2005-03-16
CN1877837B (zh) 2012-09-05
KR20000076954A (ko) 2000-12-26
EP1041641A2 (en) 2000-10-04
US20050269639A1 (en) 2005-12-08
KR100816270B1 (ko) 2008-03-25
KR20070107630A (ko) 2007-11-07
CN1877837A (zh) 2006-12-13
KR20070108104A (ko) 2007-11-08
KR100919938B1 (ko) 2009-10-05
US20120187837A1 (en) 2012-07-26
TW469484B (en) 2001-12-21

Similar Documents

Publication Publication Date Title
CN100490178C (zh) 手提电话及数码照相机
JP6170641B1 (ja) 液晶表示装置
EP2105966B1 (en) Display device
CN100502031C (zh) 半导体器件
US8471262B2 (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20180326

CF01 Termination of patent right due to non-payment of annual fee