CN100506535C - 处理输入信号并且输出信号的电路、方法及承印材料处理机 - Google Patents

处理输入信号并且输出信号的电路、方法及承印材料处理机 Download PDF

Info

Publication number
CN100506535C
CN100506535C CNB2004100883716A CN200410088371A CN100506535C CN 100506535 C CN100506535 C CN 100506535C CN B2004100883716 A CNB2004100883716 A CN B2004100883716A CN 200410088371 A CN200410088371 A CN 200410088371A CN 100506535 C CN100506535 C CN 100506535C
Authority
CN
China
Prior art keywords
circuit
frequency
input signal
signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100883716A
Other languages
English (en)
Other versions
CN1613644A (zh
Inventor
鲍里斯·亚斯尼埃维恰
哈特穆特·凯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heidelberger Druckmaschinen AG
Original Assignee
Heidelberger Druckmaschinen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heidelberger Druckmaschinen AG filed Critical Heidelberger Druckmaschinen AG
Publication of CN1613644A publication Critical patent/CN1613644A/zh
Application granted granted Critical
Publication of CN100506535C publication Critical patent/CN100506535C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator

Abstract

本发明涉及用于处理具有第一频率的一个输入信号(In)及输出至少一个其频率为输入信号(In)的第一频率的多倍的输出信号(Out)的电路(7)及方法。本发明的特征在于：一个PLL-频率测量电路(6)中的输入信号(In)可在频率及相位上被测量；及被测量的输入信号(In)可借助至少一个倍频器(3)及一个与其连接的振荡器(1)被倍增。

Description

处理输入信号并且输出信号的电路、方法及承印材料处理机
技术领域
本发明涉及一种用于处理具有第一频率的一个输入信号及输出至少一个其频率为该输入信号的第一频率的多倍的输出信号的电路及方法。
背景技术
现代印刷机的控制由于高精确度的要求不使用该机器的旋转部件上的旋转发送器(Drehgebern)是不可想象的。尤其当印刷机中在独立驱动结构方式的各个印刷机构之间无连续的机械驱动连接的情况下，需要所有单独驱动的压印滚筒设有转角发送器(Drehwinkelgebern)，以便使机械上无相互耦合的印刷装置可精确对版地被驱动。在此情况下转角发送器获得在一个旋转组件如压印滚筒的转动时间上扫过的转角，以便使转角转换为电信号，该电信号可输送到印刷机的机器控制装置。同时，该旋转发送器不仅对于压印滚筒的同步是需要的，而且对于在印版曝光时及所谓DI印刷机、即胶版印刷机上的成像过程的控制也是需要的，在该胶版印刷机中的印版滚筒例如借助激光扫描及由此成像。为了使成像足够精确地进行，在旋转印版滚筒上安装的转角发送器必需具有高的分辨率。
对于转角发送器基本上可区分物理的分辨率及内插的分辨率。当一个旋转发送器在一个圆周上具有例如360步的细分度，则这相应其物理分辨率。该信号可在一个电子电路中借助内插法转换成高分辨率的格式，在此情况下通常将出现误差。对于角度内插已由现有技术公知了多种可能性。在传动技术中用于产生高分辨率的转角信息的一个公知方案是其中使用具有正弦/余弦输出信号的旋转发送器，由该输出信号并借助反正切方法计算瞬时角度。为了用正弦/余弦旋转发送器达到所需高分辨率，该旋转发送器必需以很高的物理分度数工作，因为使用这种方法很难实现大于100的内插系数。这在结构上很费事及因此相应地昂贵。在这种旋转发送器上为了提高分辨率通常使用的内插方法不允许或仅允许所使用的内插系数的很粗的变化，其中该内插系数通常仅为整数。但在印刷机中印版滚筒成像的情况下必需在确定的角度位置产生时钟脉冲(Takte)，这需要可随此变化的、有理(rationale)内插系数。
由现有技术公知的、产生高分辨率的角度同步的时钟信号的另一可能性是使用具有二进制输出信号的数字式增量发送器，也称为TTL旋转发送器，其中TTL代表“晶体管-晶体管逻辑”，它与所谓的相位调节电路(PLL)相连接，后者例如用于二进制时钟信号的倍频。PLL一词代表“锁相环”，即其输出信号相位相同地跟随输入信号的调节电路。在此情况下产生一个时钟脉冲输出信号，它的频率为旋转发送器二进制输出信号频率的任意倍，而不会丢失相位信息。当要求旋转发送器二进制输出信号的频率的有理倍数时，这时使用一种技术，它以名称“分数-N(Fractional-N)”被公知。在此，在相位调节电路的反馈支路中具有一个可编程的分频器，它允许分频比随时间变化。通过分频比随时间变化，相位调节电路的输入频率在一个时间平均值的周围以有理系数倍增，尽管相位调节电路基本上仅可通过整数分频。例如，如果输出信号需增高10.5倍，则分频器的分频比交替地在10与11之间变化，于是在该时间上平均得到一个10.5的倍数。在“分数-N”技术中，由于原理形成的系统误差尤为不利，因为相位检测器输出端上的可编程分频器的分频比在相位调节电路中产生干扰。
一种倍频的方法遵循类似的考虑，在该方法中在一个周期时间上来测量一个旋转发送器的输出时钟脉冲及接着计算输出时钟脉冲的倍增频率。为了使输出时钟脉冲相位正确地与输入时钟脉冲相耦合，这里也使用了一个相位调节电路，其中该相位调节电路被构成来直接控制输入信号的频率，以便对输出信号中的相位误差进行持续校正。该方法被详细地描述在实用新型文献AT 004 985 U1中。
在印刷机制造领域中，由DE 197 43 943 A1公知了一种TTL旋转发送器二进制时钟信号的倍频可能性，其中借助一个常规的PLL倍频电路来通过输入信号的倍频产生输出时钟脉冲信号。该倍频电路的输出信号是所谓DDS频率发生器的时钟脉冲源信号，其中DDS代表“直接数字合成”。但该结构形式具有其缺点，即在这种常规的相位调节电路中DDS频率发生器的时钟脉冲源的产生仅在非常有限的频率范围中起作用。
发明内容
本发明的任务在于，产生由一个振荡信号内插的、高分辨率的输出信号，及由此避免现有技术中的所述缺点。
根据本发明，提出了一种用于处理具有一个第一频率的一个输入信号及输出至少一个其频率为该输入信号的该第一频率的多倍的输出信号的电路，其中，一个PLL-频率测量电路中的输入信号可在频率及相位上被测量；及被测量的输入信号可借助至少一个倍频器及一个与其连接的振荡器被倍增。
根据本发明，还提出了用于处理具有一个第一频率的一个输入信号及输出至少一个其频率为该输入信号的该第一频率的多倍的输出信号的方法，其中，一个PLL-频率测量电路中的该输入信号在频率及相位上被测量；及该被测量的输入信号借助至少一个倍频器及一个与其连接的振荡器被倍增。
借助根据本发明的电路及根据本发明的方法可简单地使具有确定频率的振荡信号倍增。其中该电路既可用模拟技术也可用数字技术来构成。
在本发明的第一构型中该电路数字地构成。该数字式结构适于利用相位调节电路(PLL)的特性，即它可测量输入信号的频率。只要该相位调节电路工作在锁定状态中，将不会丢失相位信息，由此使相位调节电路的输出信号相位相同地正比于输入信号的频率。此外相位调节电路的输出信号借助倍频器倍增及继续传送到一个振荡器的输入端，它的输出信号具有所需输出时钟脉冲的频率。在这样一个系统中输出时钟脉冲相位不再被调节而仅是被控制，因此该方法必需在一个完全的数字系统中实现。本发明的一大优点在于，在该方法中不需要附加的实施成本来用于校正系统误差、如在“分数-N”技术中那样；及在另一方面可实现转角发送器所需的高分辨率。此外在压印滚筒成像时可输出与确定的(dezidierten)角度位置相应的时钟信号。再者数字电路体现出优点，即它可覆盖大的频率范围及该电路可非常灵活地设计，其方式是对相应简单的数字式组件编程。
在本发明的另一构型中提出：PLL-频率测量电路通过一个倍频器连接到一个数字式振荡器的输入端及该振荡器的输出信号为数字电路的输出信号。如上所述根据本发明的电路仅完全以数字电路技术来实现，因为相位调节电路的振荡器与一个连接在倍频器上的另一仅受控制的振荡器必需被同步。出于该原因就需要在倍频器输出端的振荡器也是一个数字式振荡器。
此外有利的是，一个设在PLL-频率测量电路中的数字式振荡器及一个通过倍频器连接在PLL-频率测量电路上的数字式振荡器可用相同的系统时钟脉冲信号控制。这两个数字式振荡器仅当它们被供给相同的系统时钟脉冲时才可同步工作。仅有通过系统的完全数字式的结构才可能在两个振荡器上使用该相同的系统时钟脉冲。
在本发明的另一有利构型中提出：该数字电路的输入信号是一个两通道旋转发送器的数字输出信号。在两通道旋转发送器中两个输出通道彼此在相位上错开90度。(数字式增量发送器不可单值地分辨一转，仅绝对值发送器才可以)。两通道旋转发送器的数字输出信号可用于数字电路中的处理。在此情况下则可使用分辨率不特别高的、市场上通行的常规数字式增量发送器，这使成本显著下降。
此外以有利的方式提出：PLL-频率测量电路通过两个或多个倍频器连接到两个或多个所属的数字式振荡器的输入端，及这些振荡器的输出时钟脉冲信号为该电路的输出信号。因此，可并列地提供不同频率的输出信号，它们在相位上耦合到一个共同的输入信号。在此情况下所有连接的数字式振荡器被连接到系统时钟脉冲上。
此外还提出：该数字电路借助一个可编程的逻辑组件来实施。这种系统是一个可编程的逻辑组件，例如一个CPLD(复杂可编程逻辑器件)或一个FPGA(现场可编程门阵列)。
此外变换地提出：该数字电路借助一个信号处理器来实施。在数字信号处理领域中信号处理器与一个专门任务的逻辑组件不同地被设计。对DSP或逻辑组件变换地或补充地，还可使用ASIC。ASIC(专用集成电路)的制造用于一个确定的使用目的，它是非常专门化的组件。但也可以，该数字电路的一部分用可编程逻辑组件来实施，及该数字电路的另一部分以信号处理器或ASIC来实施。以此方式方法可使各个数字式组件的优点彼此相结合。
有利的方式还在于：倍频器用一个有理内插系数倍频。通过使用有理内插系数可使旋转发送器的角度信号的分辨率尽可能无级地确定，因为仅二进制量化限制了分辨率。仅通过该分辨率的、无级改变的构型才可实现在确定的角度位置上产生时钟信号，它不相应于物理分辨率的整数倍数。因为例如在印刷机中印版滚筒的成像需要这样，本发明特别适用于印刷机或其它承印材料处理机中旋转发送器的角度信号的处理。
附图说明
以下将借助多个附图来详细描述及解释本发明。附图为：
图1：根据本发明的、具有后置倍频器及受控制的数字式振荡器的相位调节电路的概图，
图2：一个数字式振荡器的电路框图，及
图3：在一个可编程的逻辑组件上实现的根据本发明的数字电路。
具体实施方式
图1表示根据本发明的、使用在一个印刷机12中的数字电路的原理结构。该数字电路一方面由一个PLL-频率测量电路6组成，它接收一个旋转发送器的输出信号作为其输入信号In及输出一个与输入信号In相位耦合的信号f。该PLL-频率测量电路6由一个用于确定输入信号In与信号f之间的相位差的相位检测器及一个与它相连接的调节器5组成。被调节过的信号f被输送到一个反馈支路，该反馈支路具有一个数字式振荡器1。信号f的、由PLL-频率测量电路6非频率倍增地检测及接着在一个倍频器3中与一个任意内插系数i1相乘的值被输入到一个第二数字式振荡器1的输入端，该振荡器产生输出信号Out。因为在该方案中输出时钟脉冲Out的相位不再被调节而仅被控制，它们仅可作为全部数字式系统来实现。这些受控制的数字式振荡器1的两个时钟脉冲的相位是彼此同步的，其方式是它们被供给相同的系统时钟脉冲2，它在图1的电路框图中以小框2表示。其中在PLL-频率测量电路6上可连接多个倍频器3及数字式振荡器1，由此可在不同内插系数i1至in的情况下输出具有不同频率的输出信号Out。这些输出信号Out可并列地提供使用及全都与输入信号In相位耦合。
有人会提出一个问题，为什么输入信号In的频率测量不直接地例如借助一个微控制器来实现。对此的原因是频率相位调节的测量要通过PLL-频率测量电路6来进行。由于频率及相位的积分关系，在简单频率测量时的误差、如数字乘法的量化噪声或输入信号的随时间的量化不可控制地相加，即有关印刷机12中的一个旋转部件的转角的信息将会消失。与此相反地，PLL-频率测量电路6测量输入信号In的频率而不失去相位信息，因为一旦PLL-频率测量电路6工作在锁定状态时相位总可被俘获。该事实情况也可用数学来表达。被测量频率由一个实际分量fin(t)及一个误差分量fe(t)组成，由此对于输出信号的频率fout(t)有：
fout(t)＝i·fm(t)
       ＝i·(fin(t)+fe(t))
或积分之后对于其相位有：
Figure C200410088371D00101
现在PLL-频率测量电路6所关注的是使fe(t)中无直流分量及使
Figure C200410088371D00103
在可估计的极限内。在简单频率测量的情况下没有相位调节并且误差不能被限制。因此一个PLL-频率测量电路6的频率测量特性可直接用来产生时钟脉冲信号Out，该时钟脉冲信号的频率为第一时钟信号In的频率的一个有理倍数i及它的相位被耦合到第一时钟信号In的相位上。
根据图3，图1中的全数字系统用可编程序的逻辑组件7来实施。也可以是，该系统被实施在一个信号处理器内或这两种方案相混合及不同的组成部分被分配在可编程序的逻辑组件7及信号处理器上。在图3中其左边有一个这里未示出的旋转发送器的两个通道A，B。这两个信号具有90°电角度的相位移。一个倍增器电路8对两个通道A及B的下降及上升脉冲沿求值。由此产生的信号构成PLL-频率测量电路6的输入信号In，该PLL-频率测量电路测量输入信号In的频率。在PLL-频率测量电路6上连接有一个本身的时钟脉冲发生电路10，在该时钟脉冲发生电路中由PLL-频率测量电路6输出的测量值f借助一个倍频器3用一个相应的内插系数i定比例地并输送给一个数字式振荡器1的输入端，该数字式振荡器产生出作为有效时钟脉冲信号CLK out的输出信号Out。在逻辑组件7的寄存器组11中具有整个电路的可读及可写的参数，使得它可通用地被使用。
在图2中可看到一个数字式振荡器的电路框图，其中PLL-频率测量电路6的后随振荡器1及时钟脉冲发生电路10中的振荡器1两者被构成一个简单的相位累加器。在这些累加器中，例如一个代表振荡器1的频率f的二进制字fw被与系统时钟脉冲2、这里为fclk进行累加。该电路使用累加器的溢出位作为时钟脉冲输出CLKout。输出信号CLK out的频率fosc为：
f osc = f w 2 n · f clk .
此外还具有一个输出端P，在其上出现相位累加器的当前值。这可实现以下所述的相位检测功能的简单电路技术的实施。测量PLL-频率测量电路6的输入时钟脉冲In与后随的、受控的振荡器1的输出时钟时钟脉冲CLK out之间的相位移的相位检测器4，通过PLL-频率测量电路6的输入信号来表示后随的振荡器1的相位信号P的采样：输入脉冲将相位累加器的内容写入逻辑组件7的寄存器中。该寄存器的内容以两个分量代表输入信号In与后随的振荡器1的输出信号CLK out之间的相位移。
在此情况下调节器9作为数字计算电路、例如作为数字式PI调节器9来实施。使PLL-频率测量电路6的后随的振荡器1的频率字用内插系数i来定比例的倍频器3表示本身的角度内插。这里使输入信号In的频率f倍增。定比例运算的实施作为nxn位的乘法来进行。
参考标号表
1        数字振荡器
2        系统时钟脉冲信号
3        倍频器
4        相位检测器
5        调节器
6        PLL-频率测量电路
7        可编程逻辑组件
8        倍增器电路
9        数字PI-调节器
10       时钟脉冲发生电路
11       寄存器组
12       印刷机
In       输入信号
Out      输出信号
P        相位信号
f        频率信号
CLK out  输出时钟脉冲信号
i        内插系数
A        旋转发送器的通道1
B        旋转发送器的通道2

Claims (17)

1.用于处理具有一个第一频率的一个输入信号(In)及输出至少一个其频率为该输入信号(In)的该第一频率的多倍的输出信号(Out)的电路(7)，其特征在于：一个PLL-频率测量电路(6)中的该输入信号(In)可在频率及相位上被测量；及该被测量的输入信号(In)可借助至少一个倍频器(3)及一个与其连接的振荡器(1)被倍增。
2.根据权利要求1的电路(7)，其特征在于：该电路(7)被构成数字式的。
3.根据权利要求2的电路(7)，其特征在于：该被倍增的输入信号(In)可作为相位相等的输出信号(out)输出。
4.根据以上权利要求中一项的电路(7)，其特征在于：该电路(7)处理作为输入信号(In)的一个来自旋转发送器的转角输入信号(In)并且输出一个输出信号(Out)，该输出信号具有该转角输入信号(In)的多倍的分辨率。
5.根据权利要求2的电路(7)，其特征在于：该PLL-频率测量电路(6)通过一个倍频器(3)连接到一个数字式振荡器(1)的输入端及该振荡器的输出时钟脉冲信号(CLK OUT)为该数字电路(7)的输出信号(Out)。
6.根据权利要求2的电路(7)，其特征在于：一个设在该PLL-频率测量电路(6)中的数字式振荡器(1)及所述通过一个倍频器(3)连接在该PLL-频率测量电路(6)上的数字式振荡器(1)可用相同的系统时钟脉冲信号(2)控制。
7.根据权利要求2的电路(7)，其特征在于：该PLL-频率测量电路(6)通过两个或多个倍频器(3)连接到两个或多个所属的数字式振荡器(1)的这些输入端，及这些振荡器的输出时钟脉冲信号(CLKOUT)为该电路(7)的输出信号(Out)。
8.根据权利要求2的电路(7)，其特征在于：一个两通道旋转发送器的数字输出信号(A，B)被用作该电路(7)的转角输入信号(In)。
9.根据权利要求2的电路(7)，其特征在于：该电路(7)的借助一个可编程的逻辑组件来实施。
10.根据权利要求2的电路(7)，其特征在于：该电路(7)借助一个信号处理器来实施。
11.根据权利要求2的电路(7)，其特征在于：该电路(7)借助一个ASIC来实施。
12.根据权利要求2的电路(7)，其特征在于：该电路(7)的一部分以一个可编程的逻辑组件、以一个ASIC或一个信号处理器来实施，及该数字电路(7)的另一部分以所述组中的另两个数字式组件中的一个来实施。
13.根据权利要求2的电路(7)，其特征在于：该倍频器(3)具有一个有理(rationalen)内插系数(i)。
14.具有根据权利要求1至13中一项的电路(7)的承印材料处理机(12)。
15.用于处理具有一个第一频率的一个输入信号(In)及输出至少一个其频率为该输入信号(In)的该第一频率的多倍的输出信号(Out)的方法，其特征在于：一个PLL-频率测量电路(6)中的该输入信号(In)在频率及相位上被测量；及该被测量的输入信号(In)借助至少一个倍频器(3)及一个与其连接的振荡器(1)被倍增。
16.根据权利要求15的方法，其特征在于：借助数字式信号处理将该被倍增的输入信号(In)相位相等地作为输出信号(out)输出。
17.根据权利要求16的方法，其特征在于：处理作为输入信号(In)的一个来自旋转发送器的转角输入信号(In)。
CNB2004100883716A 2003-11-03 2004-11-03 处理输入信号并且输出信号的电路、方法及承印材料处理机 Expired - Fee Related CN100506535C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10351218.7 2003-11-03
DE10351218 2003-11-03

Publications (2)

Publication Number Publication Date
CN1613644A CN1613644A (zh) 2005-05-11
CN100506535C true CN100506535C (zh) 2009-07-01

Family

ID=34530058

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100883716A Expired - Fee Related CN100506535C (zh) 2003-11-03 2004-11-03 处理输入信号并且输出信号的电路、方法及承印材料处理机

Country Status (4)

Country Link
US (1) US7898342B2 (zh)
JP (1) JP2005143114A (zh)
CN (1) CN100506535C (zh)
DE (1) DE102004050621B4 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004007069A1 (de) * 2004-02-13 2005-08-25 Goss International Montataire S.A. Rotationselement einer Druckmaschine, mit einem Encoder
AT8256U3 (de) * 2005-12-29 2007-01-15 Avl List Gmbh Verfahren und vorrichtung zum bereitstellen eines hochaufgelösten winkelmarkensignals
BRPI0805426A2 (pt) * 2007-12-19 2009-08-18 Vestas Wind Sys As sistema gerador de energia elétrica com processamento inteligente de sinais de posicionamento e turbina eólica
DK176958B1 (da) * 2007-12-19 2010-07-26 Vestas Wind Sys As Generatorsystem med intelligent behandling af positionssignal
WO2011116218A2 (en) * 2010-03-19 2011-09-22 Rhk Technology, Inc. Frequency measuring and control apparatus with integrated parallel synchronized oscillators
JP2014002456A (ja) * 2012-06-15 2014-01-09 Denso Corp 入力信号処理装置
US9632526B2 (en) * 2012-11-26 2017-04-25 Microchip Technology Incorporated Microcontroller with digital clock source
FR3005542A1 (fr) * 2013-05-07 2014-11-14 St Microelectronics Grenoble 2 Systeme d'acquisition d'image multi-capteur

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127763A (en) * 1979-03-26 1980-10-02 Iwatsu Electric Co Ltd Expanding and contracting unit of original picture
WO1989005063A1 (en) * 1987-11-18 1989-06-01 Magellan Corporation (Australia) Pty. Ltd. Integratable phase-locked loop
JPH01144818A (ja) 1987-12-01 1989-06-07 Toshiba Corp 数値制御形発振回路
JP2578344B2 (ja) 1987-12-08 1997-02-05 横河電機株式会社 クロックジェネレータ
US5347361A (en) * 1992-04-08 1994-09-13 Honeywell Inc. Rotation sensor output signal processor
FI102798B1 (fi) * 1992-07-28 1999-02-15 Nokia Mobile Phones Ltd Digitaalisen matkapuhelimen radiotaajuusosan piirijärjestely
JP3434627B2 (ja) 1995-09-13 2003-08-11 富士通株式会社 クロック発生回路
JP3442924B2 (ja) 1996-04-01 2003-09-02 株式会社東芝 周波数逓倍回路
US6028488A (en) * 1996-11-08 2000-02-22 Texas Instruments Incorporated Digitally-controlled oscillator with switched-capacitor frequency selection
JP3382131B2 (ja) 1997-07-25 2003-03-04 株式会社東芝 Ｐｌｌ回路
DE19743943A1 (de) * 1997-10-04 1999-04-29 Roland Man Druckmasch Druckmaschine mit einer Vorrichtung zur Kompensation von Fehlern bei der Bebilderung eines Formzylinders
JPH11163690A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 周波数逓倍回路
AT4985U1 (de) * 1998-07-16 2002-01-25 Contec Steuerungstechnik Und A Verfahren und einrichtung zum erzeugen eines ausgangssignals
JP2000148281A (ja) 1998-11-12 2000-05-26 Nec Commun Syst Ltd クロック選択回路
JP2001091595A (ja) 1999-09-28 2001-04-06 Matsushita Electric Ind Co Ltd Ｌｓｉ半導体検査装置と半導体装置
US6763474B1 (en) * 2000-08-03 2004-07-13 International Business Machines Corporation System for synchronizing nodes in a heterogeneous computer system by using multistage frequency synthesizer to dynamically adjust clock frequency of the nodes
JP2003186940A (ja) 2001-12-14 2003-07-04 Mitsubishi Electric Corp 論理検証装置

Also Published As

Publication number Publication date
JP2005143114A (ja) 2005-06-02
DE102004050621B4 (de) 2011-03-10
DE102004050621A1 (de) 2005-06-02
US7898342B2 (en) 2011-03-01
CN1613644A (zh) 2005-05-11
US20050093636A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
CN100506535C (zh) 处理输入信号并且输出信号的电路、方法及承印材料处理机
CN101419483B (zh) 基于锁相环的时钟发生器及时钟发生方法
US6636573B2 (en) Precision timing generator system and method
CN103219946B (zh) 极坐标发射器、调频路径及方法、参考相位产生器及方法
US7528640B2 (en) Digital pulse-width control apparatus
EP2580600B2 (de) Sensoranordnung zur geschwindigkeitsmessung
EP3618281A1 (en) Parallel fractional-n phase locked loop circuit
US20030128783A1 (en) Precision timing generator apparatus and associated methods
CN100481705C (zh) 转子驱动控制设备和成像装置
CA2091349A1 (en) Frequency counter and method of counting frequency of a signal to minimize effects of duty cycle modulation
US20190273502A1 (en) Radar device, radar system and method for generating a sampling clock signal
EP0783147A2 (en) Modulator having individually placed edges
CN107896106A (zh) 调节数字锁相回路的相位
JP2022053144A (ja) 位相補正装置及び測距装置
CN1171132C (zh) 用于多元件系统的时钟系统
EP1077529B1 (en) Phase modulation having individual placed edges
EP1752740A1 (en) Method and Circuit for interpolating an Encoder Output
JPH03505959A (ja) デジタル差動位相変調デコーダ
CN100483945C (zh) 相位同步电路
US6313621B1 (en) Method and arrangement for determining the phase difference between two timing signals
US6525577B2 (en) Apparatus and method for reducing skew of a high speed clock signal
US8498373B2 (en) Generating a regularly synchronised count value
EP2580599A1 (de) Geschwindigkeitssensor mit costas-schleife
US7289000B2 (en) Clock scaling to optimize PLL clock generation accuracy
EP2061150B1 (en) Phase-error-reduction circuitry for 90° phase-shifted clock signals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1077545

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1077545

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20151103

EXPY Termination of patent right or utility model