CN100517515C

CN100517515C - 测定方法及测定系统

Info

Publication number: CN100517515C
Application number: CNB2006100078266A
Authority: CN
Inventors: 谢祯辉; 谢豪泰; 王道平
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2005-02-18
Filing date: 2006-02-17
Publication date: 2009-07-22
Anticipated expiration: 2026-02-17
Also published as: TW200631025A; US7212939B2; US20060190215A1; CN1822235A; TWI301620B

Abstract

一种测定方法及测定系统，用于集成电路中测定嵌入式存储器宏模组的数据存取时间。单一外部测试信号输入至嵌入式存储器宏模组以致能数据输入，并获取数据输出。单一外部测试信号的脉冲宽度以递增方式增加，直到获得数据输出的闩锁。接着，可以获得数据存取时间，且其实质上等于增加后的脉冲宽度的时间间隔。本发明排除了在现有设计上任何时序偏移的问题。由于本发明只需要较少的测试电路，其实现设计较简单，且精确地测量也变得简单很多。

Description

测定方法及测定系统

技术领域

本发明有关于一种大规模集成晶片设计，特别是有关于一种方法及系统，用以测试嵌入其中的宏模组的数据存取时间。

背景技术

由于现在LSI系统晶片整合(system on chip，SOC)的时序限制非常的严格，嵌入式宏模组的时序参数为关键性的合成参数。因此，精确地且充分地执行这些嵌入式宏模组的时序参数测量是非常重要的。

举例来说，嵌入于LSI的随机存取存储器(random accessmemory，RAM)宏模组以及与其相似者，通常被中间电路围绕，这些中间电路例如为逻辑元件、以及输入/输出(I/O)接口电路。因此，嵌入式宏模组无法直接地存取集成电路晶片的输出端及输入端。中间电路将导致与输入及输出信号相关的晶片上时间延迟。由于对于已知信号，中间电路造成的相关时间延迟是无法得知的，因此，这些延迟阻碍了在测试期间宏致能信号与测试信号间的精确时序测量。

现在具有各种已知方法及装置，时序测量的对策为补偿晶片上的时间延迟。举例来说，这些测试方法及装置通常包括越过中间电路的复杂元件，使得宏装置直接自主要输入端存取。然而，这不仅复杂化电路设计，也使其较难获得精确的时序测量。

因此，在嵌入式宏模组的测试时序参数技术领域中，期望能有改善的方法及系统，以精确地测量时序参数，而不需过度地复杂化电路设计。

发明内容

有鉴于此，为了解决上述问题，本发明主要目的在于提供一种测定方法，用以在集成电路中测定嵌入式存储器宏模组的数据存取时间。在一实施例中，此方法包括输入单一外部测试信号至嵌入式存储器宏模组以致能其内的数据输入，并闩锁来自嵌入式存储器宏模组的数据输出。单一外部测试信号的脉冲宽度以递增方式增加，直到获得数据输出。接着，可以获得数据存取时间，该数据存取时间实质上等于获得该数据输出时该单一外部测试信号的增加后的脉冲宽度的一时间间隔。

本发明所述的测定方法，提供该单一外部测试信号的步骤包括：由一测试器单元提供该单一外部测试信号；以及将该单一外部测试信号划分为一第一控制信号以及一第二控制信号；其中，该第一控制信号用以致能该预设输入被提供至该嵌入式存储器宏模组，且该第二控制信号用以闩锁来自该嵌入式存储器宏模组的该输出。

本发明所述的测定方法，该第一及第二控制信号互为180度的反相。

本发明所述的测定方法，该第一及该第二控制信号的传输延迟实质上相等。

本发明所述的测定方法，提供该单一外部测试信号的步骤包括以一闩锁单元来检测该嵌入式存储器宏模组的该输出。

本发明所述的测定方法，该闩锁单元包括一感测放大器。

本发明所述的测定方法，获得该嵌入式存储器宏模组的该数据存取时间的步骤包括：以一测试器单元测定该输出；以及在考虑该嵌入式存储器宏模组的一输入/输出电路的一时间延迟后，计算该数据存取时间。

本发明还提供一种测定系统，用以测定一嵌入式存储器宏模组的一数据存取时间，该测定系统包括：一第一闩锁控制单元，耦接该嵌入式存储器宏模组，用以控制一数据输入；一第二闩锁控制单元，耦接一装置阵列，用以控制一数据输出；一闩锁单元，耦接于该第二闩锁控制单元与该嵌入式存储器宏模组之间，用以测定该数据输出；以及一测试器单元，用以输出一单一测试信号至该嵌入式存储器宏模组，且根据在该第二闩锁控制单元的控制下由该闩锁单元所闩锁的该数据输出，用以测定该数据存取时间；其中，该单一测试信号分别通过一第一支线及一第二支线，而提供至该第一及第二闩锁控制单元；以及其中，该第一支线的由该测试器单元至该第一闩锁控制单元的传输延迟时间，实质上相等于该第二支线的由该测试器单元至该第二闩锁控制单元的传输延迟时间。

本发明所述的测定系统，该第一及第二支线的传送导线实质上具有相同长度。

本发明所述的测定系统，该第一及第二支线将该单一外部测试信号划分为一第一控制信号及一第二控制信号，该第一控制信号用以致能在该第一闩锁控制单元的该数据输入，且该第二控制信号用以闩锁在该第二闩锁控制单元的数据输出。

本发明所述的测定系统，该第一及第二控制信号因为具有配置在该第二支线的一反相器，而互为180度的反相。

本发明所述的测定系统，该测试器单元在一或多个测试周期内，以递增方式增加该单一外部测试信号的一脉冲宽度，直到获得来自该闩锁单元的一闩锁输出。

本发明所述的测定系统，该嵌入式存储器宏模组包括一存储阵列。

本发明所述的测定系统，该闩锁单元为一感测放大器。

本发明所述的测定系统，该测试器单元通过考虑在该第二闩锁控制单元与该测试器间的一或多个电路元件所造成的时间延迟，计算该数据存取时间。

本发明所述的测定系统，该电路元件为该嵌入式存储器宏模组的输入/输出单元。

本发明还提供一种测定方法，用以测定嵌入于一集成电路的一存储阵列的一数据存取时间，该测定方法包括：由一外部测试器单元输入一单一外部测试信号至该集成电路，用以提供一数据输入至该存储阵列，来产生来自该存储阵列的数据输出；以一闩锁单元来检测来自该存储阵列的数据输出；在一或多个测试周期内，以递增方式增加该单一外部测试信号的脉冲宽度，直到获得该数据输出；以及获得该数据存取时间，其中，该数据存取时间实质上等于获得该数据输出时该单一外部测试信号的增加后的脉冲宽度的一时间间隔；其中，该单一外部测试信号被划分为一第一控制信号以及一第二控制信号，该第一控制信号用以致能该数据输入被提供至该存储阵列，且该第二控制信号用以致能被测定的该数据输出的闩锁；以及其中，通过该集成电路的该第一及第二控制信号的时间延迟实质上相等。

本发明所述的测定方法，该闩锁单元为一感测放大器。

本发明排除了在现有设计上任何时序偏移的问题。由于本发明只需要较少的测试电路，其实现设计较简单，且精确地测量也变得简单很多。

附图说明

图1表示在时序参数的操作模式下，现有半导体装置的方块图。

图2表示现有半导体装置的时序操作时序图。

图3表示根据本发明实施例，时序参数的操作模式下半导体装置的方块图。

图4表示根据本发明实施例，半导体装置的时序操作时序图。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下。

图1表示现有LSI半导体装置100的方块图。装置100具有嵌入式宏模组102。嵌入式宏模组102更包括存储阵列104、闩锁单元106、控制单元108、闩锁控制单元110、以及测试选通脉冲(teststrobe，TS)闩锁器112。装置100也包括接口逻辑电路114、116、118、120、122、124、以及126，分别连接数据输入(DI)线、地址(ADDR)线、读/写(R/W)线、宏选择(MS)线、测试选通脉冲(TS)线、测试输出(TO)线、以及数据输出(DO)线。装置100更包括接收器128及130、以及驱动器132及134。驱动器132提供测试输出信号t_out。MS线通过逻辑电路120自接收器128延伸至控制单元108以及TS闩锁器112。在MS线上的信号驱动存储阵列104。TS线通过逻辑电路122自接收器130延伸至TS闩锁器112以及闩锁控制单元110。TO线通过逻辑电路124自TS闩锁器112延伸至驱动器132。DO线通过逻辑电路126自闩锁单元106延伸至驱动器134。

图2是表示图1中，存储阵列104的数据存取时间的时序操作时序图。此时序图包括图表202、204、及206。参阅图1及图2，图表202及204标绘在MS及TS线上的信号，而图表206标绘在TO线上的闩锁MS信号(MS_latch)。为了测试存储阵列104的数据存取时间，皆需要在TS及MS此两线上的信号。然而，由于接口逻辑电路，例如120及122，在TS及MS线之间可能具有时序延迟。在此两信号可以正确地使用来测试数据存取时间，必须查明时序延迟。

参阅图1及图2，在MS线上的脉冲信号先由接收器128所提供。在MS线上的信号在使用者指定时间t₁上具有前沿(leading edge，LE)。在TS线上的信号根据时间t₀由测试器136通过接收器130而提供。在图表202，信号为schmoo周期，直到使用者指定时间t₂。在schmoo周期期间，在TS线上信号的波形以上-下方式变化。TS闩锁器112的功能为D型正反器，其中，MS信号视为输入信号，且TS信号视为时脉。使用者指定时间t₂以递增方式增加，直到其前沿由TS信号的schmoo部分所截取。信号的前沿是否被截取，可以通过监测在TO线上的闩锁MS信号(MS_latch)而确定。因此在MS信号与TS信号间的时间差或时间延迟T可以通过将使用者指定时间t₂减去使用者指定时间t₁而决定。

现有装置100的其一缺点就是，其需要两个在MS及TS的外部信号来执行测试操作。在计算存储阵列104的数据存取时间之前，其时序延迟必须先被测量。然而，在此两个信号间具有内在的时序偏移，使得难以获得精确的时序测量。对于增加IC的数据生产能力而所需的较严格时序容忍度而言，时序偏移的议题变为更加重要。此外，此两外部信号需要更加复杂的电路布局。此增加了装置100制造的难度。

本发明提供一种方法及系统，用以通过使用外部测试信号的前沿或后沿，来测量嵌入式宏模组的时序参数。在接下来的说明中，存储器宏模组将作为用以说明本发明目的的例子。然而，请注意本发明也可以应用在不同类型的宏模组。

图3是表示本发明实施例的半导体装置300的方块图。在本实施例中，仅需要一个外部测试信号来精确地测量在嵌入式存储器宏模组302中存储阵列304的时序参数，时间参数例如为数据存取时间。除了存储阵列304外，嵌入式存储器宏模组302包括第一闩锁控制单元306、闩锁单元308、第二闩锁控制单元310、以及反相器312。闩锁单元308可包括感测放大器、输出端、及闩锁器。闩锁单元308根本上作为一侦测器，用以侦测预计数据是否已从存储阵列304中读出。嵌入式存储器宏模组302通过数据输入(DI)线、地址(ADDR)线、及控制(CTRL)线，分别自逻辑电路314、316及318接收数据输入、地址、及控制参数。第一闩锁控制单元306耦接至存储阵列304，以控制一数据输入信号进入。第二闩锁控制单元310通过闩锁单元308而耦接至存储阵列304，以控制一数据输入信号输出。测试器单元320经由I/O电路322且分别通过测试线的第一及第二支线，而耦接至第一及第二闩锁控制单元306及310，用以将来自嵌入式存储器宏模组302外部的单一测试信号输入至存储阵列304。此外，需注意，存储阵列304是用来说明目的，而其可以任何其他类型的装置阵列来取代。

在TS线上的单一外部测试信号由测试器单元320所产生，且传送至I/O电路322。I/O电路322将TS线上的此外部测试信号于节点A输入至嵌入式存储器宏模组302。TS线在节点A划分为第一支线及第二支线，分别与第一闩锁控制单元306耦接于节点B以及与第二闩锁控制单元310耦接于节点C。因此外部测试信号划分为第一控制信号及第二控制信号，分别耦接节点B及C。

在IC布局设计阶段，IC设计师确保A-B路径(第一支线)的传输延迟实质上等于A-C路径(第二支线)的传输延迟。因此，没有时序影像或信号偏移被引发。此相等传输延迟可以通过建立相同长度的A-B路径与A-C路径而达成。此传输延迟为关键性的参数，其必须小心地设计以保证嵌入式存储器宏模组302的适当存取时序测量。由于反相器312通过测试线的第二支线而耦接至第二闩锁控制单元，以及此两路径提供了具有实质上相等的传输延迟的外部测试信号，因此，第一及第二控制信号互为180度的反相。

第二闩锁控制单元310将在TO线上的信号，通过输入输出(I/O)电路324输出至测试器单元320，其指出嵌入式存储器宏模组302何时存取测试所需的适当数据。测试器单元320的数据文件也应记录此外部测试信号的脉冲宽度，即为存取时间的指示。换句话说，此实施例只利用在TS线上的一外部测试信号来完全地侦测存储阵列304的数据存取时间，此取代了使用图1及图2中现有设计的MS线及TS线上的两信号。

图4表示根据本发明的实施例，装置300的时序操作的时序图。参阅图3及图4，测试器单元320产生在TS线上的信号，其脉冲宽度小于嵌入式存储器宏模组302的已知制造者指定时脉规格。此外，脉冲宽度是以递增方式增加，直到看到闩锁数据输出。在TS线的外部测试信号由测试器单元320所产生，且以“TS_ext”表示。此信号TS_ext传送至内部节点B，以“TSB_int”表示，且其致能来自逻辑电路314的数据输入使其进入存储阵列304。同时，信号TS_ext也通过反相器312传送至内部节点C，以“TSC_int”表示，且其通过闩锁单元308来锁存自存储阵列304的数据输出。信号TSB_int与信号TS_ext同步，但是两者间具有与A-B路径传输延迟(以“A-B”表示)相同的延迟。信号TSC_int由反相器312根据信号TS_ext被反相，且此两信号间具有A-C路径传输延迟(以“A-C”表示)相同的延迟。IC设计师以A-B路径传输延迟与A-C路径传输延迟相同的方法设计装置300。因此，如时序图所示，信号TSB_int与信号TSC_int的时序除了为180度的反相外，此两信号相同。

为了说明目的，在A-B路径传输延迟后，在位置402的信号TS_ext的上升沿导致信号TSB_int在位置404处上升。此外，在A-C路径传输延迟后，信号TS_ext的上升沿导致信号TSC_int在位置406处下降。其中，A-C路径传输延迟设计为与A-B路径传输延迟相等。在位置404的信号TSB_int的前沿致能第一闩锁控制单元306，以开始数据读取操作。同时，在位置406的信号TSC_int的前沿使第二闩锁控制单元310的输出失能。注意，在此实施例，信号TSB_int的前沿为上升沿，而信号TSC_int的前沿为下升沿，在实际应用上，可根据设计而为相反。

在此实施例，假设在第一闩锁控制单元306在位置404被致能之前，在位置410上可获得来自逻辑电路314的数据输入(以“IN_data”表示)，而为嵌入式存储器宏模组302所需。测试器单元320在多个测试周期期间中，以递增方式增加在TS线上的信号TS_ext的宽-长，直到数据输出的闩锁(图4以“OUT_latch”表示)于TO线上被观察到。此称为二元搜寻(binary search，以“BS”表示)程序。举例来说，最初，信号TSB_int的后沿于位置418时下降。由于数据存取延迟，闩锁单元308根据时序延迟，而于位置416输出在位置410的数据输入。需注意，脉冲宽度的增加部分主要由测试器根据一些关于电路的已知信息而确定。其可以被编程，使得通过尝试错误而使用适当增加的部分。在检测信号IN_data被信号TSB_int所闩锁的功能方面，第一闩锁控制单元306与D型正反器相似。由时序图可得知，在位置418，信号OUT_latch还没上升。因此，具有上升沿而未被闩锁的信号，可由测试器单元320于TO_ext线上所测得。在下次周期，测试器单元320以一递增值来增加信号TS_ext的脉冲宽度。因此，信号TSB_int的后沿于位置420下降。再者，由于在信号TSB_int下降后信号OUT_latch于位置416上升，因此在位置420上，具有上升沿而未被闩锁的信号，可由测试器单元320于TO线上所测得。递增增加程序重复，且测试器单元320以另一递增值来增加信号TS_ext的脉冲宽度。因此，信号TSB_int的后沿现在于位置420下降。此时，当信号TSB_int于位置412下降时，信号OUT_latch于位置416上升。由于A-B及A-C路径提供具有实质上相同的传输时间的信号TS_ext，信号TSC_int于位置414上升，且位置414与412在时间上为相同点。如同第一闩锁控制单元306，在检测信号OUT_latch被信号TSC_int所闩锁的功能方面，第二闩锁控制单元310与D型正反器相似。因此，第二闩锁控制单元310通过I/O电路324输出被闩锁的TO_ext信号，其具有由测试器单元320观测到的上升沿。

在位置412、414、及416的时间片段后，信号TO_ext的上升沿可于时序延迟内由测试单元320观测到。此延迟由接口电路，例如I/O电路324所导致。然而，这对测量嵌入式存储器宏模组302的数据存取时间是没有影响的。数据存取时间(T_access)定义为数据读取操作(DR)的致能直到数据读出(DO)的时间，换言之，由位置404至416。此等于信号TS_ext的原本脉宽加上额外的递增值。在此实施例中，数据存取时间等于信号TS_ext的原始脉宽加上两倍递增值。信号TO_ext只被测试器单元320使用来识别闩锁是否发生。

此新的方法论排除了在现有设计上任何时序偏移的问题。由于此新的设计只需要较少的测试电路，其实现设计较简单，且精确地测量也变得简单很多。此外，为了改善此方法的效能，外部测试信号的上升及下降沿可使用来交替地在一周期中测量数据“1”及“0”。

虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。

附图中符号的简单说明如下：

100：半导体装置

102：嵌入式宏模组

104：存储阵列

106：闩锁单元

108：控制单元

110：闩锁控制单元

112：TS闩锁器

114、116、118、120、122、124、126：接口逻辑电路

128、及130：接收器

132、134：驱动器

136：测试器

202、204、206：图表

300：半导体装置

302：嵌入式存储器宏模组

304：存储阵列

306：第一闩锁控制单元

308：闩锁单元

310：第二闩锁控制单元

312：反相器

314、316、318：逻辑电路

320：测试器单元

322、324：I/O电路

Claims

1.一种测定方法，用以测定一嵌入式存储器宏模组的一数据存取时间，其特征在于，该测定方法包括：

提供一单一外部测试信号至该嵌入式存储器宏模组，以致能一预设输入并获得与该预设输入相对应的来自该嵌入式存储器宏模组的输出；

其中，获得该输出的方式为：在一或多个测试周期内，以递增方式增加该单一外部测试信号的脉冲宽度，直到获得该输出；以及

其中，该嵌入式存储器宏模组的数据存取时间等于获得该输出时该单一外部测试信号的增加后的脉冲宽度的一时间间隔。

2.根据权利要求1所述的测定方法，其特征在于，提供该单一外部测试信号的步骤包括：

由一测试器单元提供该单一外部测试信号；以及

将该单一外部测试信号划分为一第一控制信号以及一第二控制信号；

其中，该第一控制信号用以致能该预设输入被提供至该嵌入式存储器宏模组，且该第二控制信号用以闩锁来自该嵌入式存储器宏模组的该输出。

3.根据权利要求2所述的测定方法，其特征在于，该第一及第二控制信号互为180度的反相。

4.根据权利要求3所述的测定方法，其特征在于，该第一及该第二控制信号的传输延迟相等。

5.根据权利要求1所述的测定方法，其特征在于，提供该单一外部测试信号的步骤包括以一闩锁单元来检测该嵌入式存储器宏模组的该输出。

6.根据权利要求5所述的测定方法，其特征在于，该闩锁单元包括一感测放大器。

7.根据权利要求5所述的测定方法，其特征在于，获得该嵌入式存储器宏模组的该数据存取时间的步骤包括：

以一测试器单元测定该输出；以及

在考虑该嵌入式存储器宏模组的一输入/输出电路的一时间延迟后，计算该数据存取时间。

8.一种测定系统，用以测定一嵌入式存储器宏模组的一数据存取时间，其特征在于，该测定系统包括：

一第一闩锁控制单元，耦接该嵌入式存储器宏模组，用以控制一数据输入；

一第二闩锁控制单元，耦接一装置阵列，用以控制一数据输出；

一闩锁单元，耦接于该第二闩锁控制单元与该嵌入式存储器宏模组之间，用以测定该数据输出；以及

一测试器单元，用以输出一单一测试信号至该嵌入式存储器宏模组，且根据在该第二闩锁控制单元的控制下由该闩锁单元所闩锁的该数据输出，用以测定该数据存取时间；

其中，该单一测试信号分别通过一第一支线及一第二支线，而提供至该第一及第二闩锁控制单元；以及

其中，该第一支线的由该测试器单元至该第一闩锁控制单元的传输延迟时间，相等于该第二支线的由该测试器单元至该第二闩锁控制单元的传输延迟时间。

9.根据权利要求8所述的测定系统，其特征在于，该第一及第二支线的传送导线具有相同长度。

10.根据权利要求8所述的测定系统，其特征在于，该第一及第二支线将该单一外部测试信号划分为一第一控制信号及一第二控制信号，该第一控制信号用以致能在该第一闩锁控制单元的该数据输入，且该第二控制信号用以闩锁在该第二闩锁控制单元的数据输出。

11.根据权利要求10所述的测定系统，其特征在于，该第一及第二控制信号因为具有配置在该第二支线的一反相器，而互为180度的反相。

12.根据权利要求8所述的测定系统，其特征在于，该测试器单元在一或多个测试周期内，以递增方式增加该单一外部测试信号的一脉冲宽度，直到获得来自该闩锁单元的一闩锁输出。

13.根据权利要求12所述的测定系统，其特征在于，该嵌入式存储器宏模组包括一存储阵列。

14.根据权利要求8所述的测定系统，其特征在于，该闩锁单元为一感测放大器。

15.根据权利要求8所述的测定系统，其特征在于，该测试器单元通过考虑在该第二闩锁控制单元与该测试器间的一或多个电路元件所造成的时间延迟，计算该数据存取时间。

16.根据权利要求15所述的测定系统，其特征在于，该电路元件为该嵌入式存储器宏模组的输入/输出单元。

17.一种测定方法，用以测定嵌入于一集成电路的一存储阵列的一数据存取时间，其特征在于，该测定方法包括：

由一外部测试器单元输入一单一外部测试信号至该集成电路，用以提供一数据输入至该存储阵列，并获得与该数据输入相对应的来自该存储阵列的数据输出；

其中，以一闩锁单元来检测来自该存储阵列的数据输出；

其中，获得该数据输出的方式为：在一或多个测试周期内，以递增方式增加该单一外部测试信号的脉冲宽度，直到获得该数据输出；以及

其中，该存储阵列的数据存取时间等于获得该数据输出时该单一外部测试信号的增加后的脉冲宽度的一时间间隔；

其中，该单一外部测试信号被划分为一第一控制信号以及一第二控制信号，该第一控制信号用以致能该数据输入被提供至该存储阵列，且该第二控制信号用以致能被测定的该数据输出的闩锁；以及

其中，通过该集成电路的该第一及第二控制信号的时间延迟相等。

18.根据权利要求17所述的测定方法，其特征在于，该第一及第二控制信号互为180度的反相。

19.根据权利要求17所述的测定方法，其特征在于，该闩锁单元为一感测放大器。