CN100517590C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100517590C
CN100517590C CNB2004100980241A CN200410098024A CN100517590C CN 100517590 C CN100517590 C CN 100517590C CN B2004100980241 A CNB2004100980241 A CN B2004100980241A CN 200410098024 A CN200410098024 A CN 200410098024A CN 100517590 C CN100517590 C CN 100517590C
Authority
CN
China
Prior art keywords
resin molding
semiconductor substrate
semiconductor device
wafer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100980241A
Other languages
English (en)
Other versions
CN1624879A (zh
Inventor
柴田和孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1624879A publication Critical patent/CN1624879A/zh
Application granted granted Critical
Publication of CN100517590C publication Critical patent/CN100517590C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

本发明提供一种通过在半导体基板的背面侧形成薄的树脂层，从而可以防止半导体基板的翘曲，可以良好地进行半导体基板的薄型化(表面磨削处理)，并且，由此可以降低半导体装置中产生的裂纹或损害的半导体装置的制造方法和制造装置。其特征在于，具有：半导体基板(1)；形成于半导体基板(1)的一个表面上的突起电极(2)或配线中的至少一方，同时，具有：形成于半导体基板(1)的一个表面上的第一树脂膜(3)和形成于半导体基板(1)的另一表面上的第二树脂膜(4)，第二树脂膜(4)具有吸收对该半导体基板(1)的另一个表面的冲击程度的低弹性，并且比半导体基板的厚度还薄。

Description

半导体装置及其制造方法
技术领域
本发明涉及用于移动电话或IC卡等便携式机器时有用的小型和薄型的半导体装置及其制造方法。
背景技术
以往，伴随着机器的小型化和薄型化，为了使半导体芯片的厚度变薄，会进行：机械地削薄表面上形成了半导体元件或配线等的半导体基板(以下简单地称为“晶片”)的背面侧的磨削工序；或者化学溶解背面侧的蚀刻工序；或者通过这两个工序使晶片薄型化的背面侧薄型化工序。通常，作为背面侧薄型化工序，在进行磨削工序的情况下，在晶片表面上粘贴软质性保护薄膜，介由该保护薄膜对晶片加压，然后通过将晶片背面按压在磨石上，并在该状态下使晶片或磨石旋转，从而进行磨削。
但是，背面侧被磨削而变薄的晶片在以后的工序中，例如，从晶片切下一个一个半导体芯片的切出工序或将切出的半导体芯片装载在引线框内的安装工序中，在以传送用机器人等进行搬运时，晶片或半导体芯片容易损坏，成品率降低。尤其目前，因为晶片逐渐大口径化，所以通过背面侧磨削而变薄了的晶片会更容易损坏。
为了解决该问题，例如在下面的专利文献中提出一种在晶片表面形成突起电极群之后，在该晶片表面形成使用了聚酰亚胺或环氧等树脂的树脂膜并使其固化，将该固化了的树脂膜作为保护强化膜使用的技术。在该专利文献的半导体装置的制造方法中，在形成树脂膜之后进行晶片的背面侧磨削，进而通过蚀刻来除去树脂膜的表层部分，从而露出突起电极群的顶部，之后沿着划线切断晶片，切出一个个的半导体芯片。另外，在半导体芯片的侧面、背面侧以及除去了突起电极表面的树脂膜最表面上利用等离子CVD法形成绝缘保护强化膜。
该方法制作的半导体芯片因为去除了所露出的突起电极顶部的表面被硬树脂膜覆盖，所以在进行背面侧磨削时或从晶片切下每个芯片时，不会产生晶片和芯片的破坏，可以良好地进行安装。另外，由于仅将露出的突起电极的顶部连接到配线基板的电极垫等上，就可以安装半导体芯片，所以和利用引线接合法等引出外部端子的构成相比，可以使半导体装置显著变薄。
【专利文献1】
特开平11-150090号公报
但是，上述专利文献的半导体装置成为：为了使半导体装置厚度变薄而对其背面侧进行研磨或者蚀刻，换句话说露出半导体装置的背面侧基板的状态。因此，虽然减少了表面磨削中或安装时的损坏，但不能减少以下问题。即，在进行被称为切割工序的半导体的切出之际，容易在半导体装置背面侧的个别周边部(切出部)产生如图4所示的被称为碎片的小切口或细小裂纹，这些切口或裂纹使半导体装置的可靠性显著下降。另外，在将切出的半导体芯片安装在配线基板等上时，如果在半导体芯片的背面侧附着了异物等，则在安装到配线基板上之后，容易通过异物在半导体芯片露出的背面侧基板上产生应力，并且容易在半导体芯片或晶片上产生裂纹或切口。此外，在将半导体装置安装在配线基板等上之际，也可能通过安装机的传送吸附筒夹(collet)吸附时对半导体装置的冲击等，被施加了冲击，在半导体装置上产生裂纹或切口。另外，也有因为半导体基板和树脂的热膨胀/收缩系数的不同而使晶片翘曲的可能。
发明内容
因此，本发明的目的为了解决上述技术性问题，提供一种维持半导体装置的薄型化的同时，减少半导体装置上产生的切口或裂纹的半导体装置。
用于解决上述问题的第一技术方案记载的半导体装置，其特征在于，具有：半导体基板；形成于该半导体基板的一个表面上的突起电极或配线中的至少一方，同时具有形成于所述半导体基板的一个表面上的第一树脂膜和形成于所述半导体基板的另一个表面上的第二树脂膜，该第二树脂膜具有可以吸收对该半导体基板的另一个表面的冲击的低弹性，并且厚度比半导体基板的厚度还薄，其厚度为30μm以下。
在本发明的另一技术方案记载的半导体装置具有：具有第一面和第二面的半导体基板；和在该半导体基板的一个表面上形成的突起电极或配线中的至少一方；该半导体装置还具有：形成于所述半导体基板的第一面一个表面上，且覆盖所述突起电极或配线，弹性模量为15GPa以下的第一树脂膜；和形成于所述半导体基板的与所述一个表面对置的另一个表面第二面上的第二树脂膜，在所述半导体基板的第一面上形成突起电极或配线，所述第二树脂膜的弹性模量为15GPa以下，所述第二树脂膜的厚度为30μm以下。
另外，本发明的第七技术方案中记载的半导体装置的制造方法，其特征在于，包含：在半导体基板的一个表面上形成突起电极或配线中的至少一方的工序；在上述半导体基板的一个表面上形成具有可以承受与所述半导体基板的物理变形的低弹性的第一树脂膜的工序；通过对所述半导体基板的另一个表面进行研磨或者磨削或者/以及化学蚀刻，而使所述半导体基板变薄的薄型化工序；在该薄型化工序之后，在所述半导体基板的另一个表面上形成具有与第一树脂膜相同的低弹性并且厚度比第一树脂厚度还薄的第二树脂膜的工序；和在形成第二树脂膜之后，将所述半导体基板切割为单片的工序。
根据本发明，另一个表面上形成的树脂膜为低弹性，并且可以防止半导体装置中产生的裂纹或切口。另外，即使在半导体芯片的背面附着了异物的状态下安装半导体芯片的情况下，也可以吸收一些异物的凹凸，并且可以防止半导体芯片或基板的裂纹或切口。此外，因为另一个表面上形成的树脂膜比一个表面上形成的树脂膜还薄，所以能将半导体装置抑制为必要的厚度。再有，因为不仅在半导体基板的一个表面上，还在其他表面上设置低弹性的树脂层，所以通过使晶片向相反方向翘曲的力作用，使因为半导体基板和树脂膜的热膨胀/收缩不同而造成翘曲比仅一方的情况还难以产生。另外，因为通过使晶片难以翘曲，从而在晶片平坦的状态下从晶片切出半导体芯片的单片，所以即使在晶片的中心区域和周边区域中的任何一方都可以均匀地切出半导体芯片的单片。
附图说明
图1是按照工序顺序表示本发明的半导体装置的制造方法的图解晶片剖面图。
图2是表示晶片状态的半导体基板的图解立体图。
图3是本发明的半导体芯片的图解立体图。
图4是用于说明现有的半导体芯片的问题的立体图。
图中：1-晶片，2-突起电极，3-第一树脂膜，4-第二树脂膜，5-半导体芯片。
具体实施方式
参考图1～图3，对用于实施本发明的方式进行详细说明。
【实施例1】
图1是按照工序顺序表示本发明的一实施方式的半导体装置的制造方法的图解晶片剖面图。在本图中，半导体基板1(也称为“晶片1”)经过了各种元件形成工序和配线工序等，作为活性表层区域侧的一面(活性表面)的表面1a的端子部(未图示)以外的部分被由氮化膜等形成的保护膜(钝化膜)(未图示)覆盖。端子部形成有或连接有用于将晶片内形成的电路和外部电连接的焊盘(pad)。
如图1(a)所示，在该焊盘上例如通过电解电镀形成多个例如铜(Cu)、金(Au)、焊锡等形成的突起电极2(接线柱，post)。该突起电极2具有从该保护膜表面开始50μm左右的高度，并形成圆柱或四棱柱等柱状的形状。如果预先在焊盘表面上形成金层，则良好地保持与突起电极2的接合的同时，也适当形成对焊盘的保护。另外，在晶片1的表面1a上，在每个半导体元件的边界(图2中用箭头A表示的位置)上形成有划线(未图示)。
接下来，在该晶片1的表面1a上形成用于保护晶片1表面的第一树脂膜3(图1(b))。第一树脂膜3是利用丝网印刷法、旋转涂布法、条状涂布法(bar coating)等在表面1a上涂敷了液体树脂之后，通过进行固化而得到的。树脂的种类可以是聚酰亚胺或环氧树脂等。第一树脂膜3形成为在固化后可以掩盖突起电极2的厚度，为50～100μm。由此，与突起电极2的有无无关，可以使第一树脂膜3的表面平坦。另外，第一树脂膜3的固化后的弹性模量在15Gpa以下，最好是5Gpa左右。
接下来，例如使用研磨机(grinder)，将形成了这种第一树脂膜3的晶片1的背面1b磨削为晶片1在550μm以下的厚度(图1(c))。此时，第一树脂膜3形成为完全覆盖突起电极2的顶部，因为第一树脂膜3的表面大致平坦，所以可以从形成了第一树脂膜3的一侧对晶片1均匀加压并进行磨削。之后，在磨削过的晶片背面侧通过激光或者喷墨等实施数据标记(marking)之后，在半导体基板的背面侧形成30μm的第二树脂膜4(图1(d))。由于优选第二树脂膜4在对冲击力有效的范围内尽量薄，所以形成得比第一树脂膜3还薄。第二树脂膜4与第一树脂膜3相同，在利用丝网印刷法、旋转涂布法、条状涂布法等涂敷了聚酰亚胺或环氧树脂等液体树脂之后，使其固化，形成大约30μm的厚度。第二树脂膜4与第一树脂膜相同，优选弹性模量为具有比绝缘保护强化膜还大的弹性力的弹性模量15Gpa以下。另外，第二树脂膜4为了可以确认所述标记，最好具有光的透过性。
接下来，利用研磨机等将设置了已形成第一树脂膜的晶片的突起电极2或配线等的面的树脂层磨削到约50μm以下的厚度，以使突起电极2的顶部露出。此时，也可以利用药品进行的化学蚀刻来代替机械研磨，也可以实施双方。
接下来，在形成了这种第一树脂膜3和第二树脂膜4的晶片1上粘贴称为切割带的带，并通过称为切割的切出工序切断晶片1的划线，以形成图3所示的半导体芯片5。因此，为了容易地确认划线的位置，第一树脂膜3也最好具有光的透过性。在进行划线时的带粘贴虽然可以在作为电极面的第一树脂膜3上进行，也可以在相反侧的第二树脂膜4上进行，但在第二树脂层4上粘贴带的形态在剥下时可以抑制对表面1a的损害。另外，由于切割带的粘贴力(粘接力)，半导体芯片的单片几乎不会在切割时散乱。
如上所述，在本实施方式中，由于由形成于晶片1的表面1a上的第一树脂膜3和形成于背面侧的第二树脂膜4来形成树脂的保护层，即使在切出工序中晶片1的安装之际和通过切割刀(dicing blade)切断晶片1之际，第一树脂膜3和第二树脂膜4对晶片1进行加强，所以晶片1或半导体芯片5很难产生损害。因此，可以容易地将晶片1削薄到期待的厚度，由此，可以对半导体芯片5的薄型化有利。
并且，在图3的单片化过的半导体芯片5中，可以利用形成于表面1a侧的第一树脂膜3来抑制向该表面侧的损害，同时可以利用形成于该背面侧的第二树脂层4来抑制接收了向背面侧的冲击之际的损害。该效果可以确认为：与没有形成第二树脂层4相比，可以承受大约4倍的冲击。另外，第二树脂层4形成得比第一树脂膜3薄是因为，在表面1a侧，为了防止由于突起电极2而造成的第一树脂膜3表面变得凹凸而必须对树脂加厚，与此相对，吸收对背面侧的冲击的效果在树脂的厚度为30μm时达到饱和，这时即使在其之上加厚树脂也不会达到进一步的效果。换句话说，通过使第二树脂层4变薄而加厚这部分的晶片1，通过提高半导体装置的弯曲强度，从而可以无需加厚被单片化的半导体装置就得到高可靠性的半导体装置。
由此，本发明的晶片1的两面分别被两种树脂保护和加强。即，在晶片1的表面1a被第一树脂膜3形成的树脂层进行加强和保护的同时，在背面侧也由第二树脂膜4形成的树脂层进行加强和保护。尤其树脂厚度比通过使用弹性比绝缘保护强化膜还低的低弹性树脂来作为各树脂膜而提高弹性模量的情况还薄，冲击可以更强。另外，因为第一树脂膜3和第二树脂膜4具有透光性，所以可以在划线位置或晶片1的背面侧确认所标记的文字等数据。此外，因为晶片1的表面1a被第一树脂膜3密封的同时，露出了突起电极2，所以可以不进一步封装该半导体芯片5。因此，在维持质量的同时可以得到非常小型化、薄型化的半导体装置。另外，因为使树脂厚度变薄即可，故可以加厚该部分的半导体基板，可以提高半导体装置的弯曲强度。由此，在提高作为半导体装置单体的可靠性的同时，也可以提高安装在配线基板上之后的可靠性。这样形成的半导体装置(半导体芯片5)可以使露出的突起电极2相对向于(倒装，face down)配线基板上形成的电极垫等进行安装。
上述实施方式虽然示出了在形成于晶片1的一个表面上的端子部上形成了突起电极2的情况，只要形成与各端子部连接并突出的外部配线，即使在没有形成突起电极2的情况下，也可以使外部布线的一部分从第一树脂3露出，并且与配线基板的电极垫等连接。
另外，通过将第一树脂形成为覆盖突起电极或外部配线顶部，从而可以使树脂膜的表面平坦。这样，在对晶片1的背面侧进行磨削时，可以从形成了第一树脂膜3的一侧向晶片1均匀加压。此外，因为在磨削后晶片1或芯片5的表面由第一和第二树脂膜覆盖并进行保护强化，所以在安装晶片1或芯片5之际，不易被损坏。并且，使突起电极或配线的顶部在实施了去除第一树脂膜的表层部的工序之后露出。该工序可以通过蚀刻等化学处理来进行，也可以通过磨削等物理处理来进行。
在通过磨削等物理处理使突起电极或外部配线顶部露出的情况下，突起电极或外部配线的顶部和树脂膜的表面齐平面。由此，在实施了使突起电极或外部配线的顶部露出的工序之后，通过从半导体基板的一个表面均匀地施压，实施其他表面的磨削工序或者蚀刻等化学处理，从而可以按照制造时实施的工序顺序来使自由度增大。但是，在对背面侧进行磨削之后，在磨削面上实施件号等标记并形成低弹性树脂之后，最好实施使活性面的突起电极或者配线顶部露出的工序，这是因为降低损坏露出部分或露出部分发生化学变化的可能性的缘故。
作为单个芯片而从晶片切下的半导体芯片，因为可以通过将突起电极或外部配线的露出部分直接与配线基板的电极垫或引线框等连接来进行安装，所以可以按照芯片尺寸进行安装。另外，也可以通过焊锡等在露出的突起电极或外部配线上进一步设计安装凸状的电极(凸起)。另外，也可以在基板或引线框上安装了半导体基板的背面之后，在露出的突起电极2或外部配线和引线框或外部电极之间进行了引线接合连接之后将密封树脂进行密封(potting)。这样，可以在技术方案范围内记载的技术范围内进行各种变更，形成对移动电话等便携式机器的小型化和成品率提高的成本下降有用的技术。

Claims (6)

1.一种半导体装置，其特征在于，具有：
半导体基板；和
在该半导体基板的一个表面上形成的突起电极或配线中的至少一方；
该半导体装置还具有：
形成于所述半导体基板的一个表面上，且覆盖所述突起电极或配线，弹性模量为15GPa以下的第一树脂膜；和
形成于所述半导体基板的与所述一个表面对置的另一个表面上的第二树脂膜，
所述第二树脂膜的弹性模量为15GPa以下，
所述第二树脂膜的厚度为30μm以下。
2.根据权利要求1所述的半导体装置，其中，所述第二树脂膜比第一树脂膜还薄。
3.根据权利要求1所述的半导体装置，其中，所述第二树脂膜是透明的，能够确认设置在所述半导体基板的另一个表面上的标记。
4.根据权利要求1所述的半导体装置，其中，所述第一树脂膜的膜厚为50μm以上100μm以下。
5.根据权利要求1所述的半导体装置，其中，所述第二树脂膜的弹性模量为5GPa。
6.根据权利要求1所述的半导体装置，其中，所述半导体基板的厚度为550μm以下。
CNB2004100980241A 2003-12-05 2004-12-03 半导体装置及其制造方法 Expired - Fee Related CN100517590C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003406703 2003-12-05
JP2003406703 2003-12-05
JP2004017752 2004-01-27
JP2004017752A JP2005191508A (ja) 2003-12-05 2004-01-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1624879A CN1624879A (zh) 2005-06-08
CN100517590C true CN100517590C (zh) 2009-07-22

Family

ID=34797621

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100980241A Expired - Fee Related CN100517590C (zh) 2003-12-05 2004-12-03 半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US7345368B2 (zh)
JP (1) JP2005191508A (zh)
KR (1) KR20050054864A (zh)
CN (1) CN100517590C (zh)
TW (1) TWI353013B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8535379B2 (en) 2006-04-04 2013-09-17 Nathan C. Moskowitz Artificial cervical and lumbar discs, disc plate insertion gun for performing sequential single plate intervertebral implantation enabling symmetric bi-disc plate alignment for interplate mobile core placement
US11806244B2 (en) 2004-05-13 2023-11-07 Moskowitz Family Llc Artificial cervical and lumbar disc system
US7854766B2 (en) 2004-05-13 2010-12-21 Moskowitz Nathan C Artificial total lumbar disc for unilateral safe and simple posterior placement in the lumbar spine, and removable bifunctional screw which drives vertical sliding expansile plate expansion, and interplate widening, and angled traction spikes
KR20080031192A (ko) 2005-06-29 2008-04-08 로무 가부시키가이샤 반도체 장치 및 반도체 장치 집합체
KR100660868B1 (ko) * 2005-07-06 2006-12-26 삼성전자주식회사 칩의 배면이 몰딩된 반도체 패키지 및 그의 제조방법
US7388297B2 (en) * 2005-08-26 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor device with reduced thickness of the semiconductor substrate
US20070246820A1 (en) * 2006-04-19 2007-10-25 Tessera, Inc. Die protection process
EP2723276B1 (en) * 2011-06-17 2017-08-09 Globus Medical, Inc. Expandable spinal implant and flexible driver
JP2014225598A (ja) * 2013-05-17 2014-12-04 富士通株式会社 半導体装置の製造方法及び半導体装置
TWI524437B (zh) * 2013-11-06 2016-03-01 矽品精密工業股份有限公司 半導體封裝件之製法
JP2016072316A (ja) * 2014-09-29 2016-05-09 日立オートモティブシステムズ株式会社 半導体装置の製造方法
US10163709B2 (en) * 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2016174102A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体製造方法および積層体
SG11201709671YA (en) * 2015-05-25 2017-12-28 Lintec Corp Semiconductor device manufacturing method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229646A (en) * 1989-01-13 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a copper wires ball bonded to aluminum electrodes
JP3189799B2 (ja) 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
KR100266698B1 (ko) * 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6579748B1 (en) * 1999-05-18 2003-06-17 Sanyu Rec Co., Ltd. Fabrication method of an electronic component
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3803214B2 (ja) 1999-09-10 2006-08-02 ローム株式会社 半導体装置の製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP3604988B2 (ja) 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20050044174A1 (en) * 2003-04-11 2005-02-24 Sun Microsystems, Inc. Multi-node computer system where active devices selectively initiate certain transactions using remote-type address packets
US8615638B2 (en) * 2010-10-08 2013-12-24 Qualcomm Incorporated Memory controllers, systems and methods for applying page management policies based on stream transaction information

Also Published As

Publication number Publication date
US7345368B2 (en) 2008-03-18
US20080014719A1 (en) 2008-01-17
KR20050054864A (ko) 2005-06-10
TWI353013B (en) 2011-11-21
US20060273434A1 (en) 2006-12-07
CN1624879A (zh) 2005-06-08
TW200529311A (en) 2005-09-01
JP2005191508A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
CN100517590C (zh) 半导体装置及其制造方法
CN1221028C (zh) 半导体装置及其制造方法和安装方法
US6175162B1 (en) Semiconductor wafer having a bottom surface protective coating
US6818550B2 (en) Method of cutting a wafer into individual chips
US7253026B2 (en) Ultra-thin semiconductor package device and method for manufacturing the same
US7285864B2 (en) Stack MCP
KR20010085725A (ko) 반도체 장치 및 그 제조 방법
US6303471B1 (en) Method of manufacturing semiconductor device having reinforcing member and method of manufacturing IC card using the device
CN109545742B (zh) 半导体装置的制造方法及半导体装置
US6046073A (en) Process for producing very thin semiconductor chips
JP2000040773A (ja) 樹脂封止型半導体装置とその製造方法
CN101752274A (zh) 半导体装置的制造方法
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
JPH1174230A (ja) 薄膜半導体装置の製造方法
JP2001060591A (ja) 半導体装置の製造方法
WO2005101494A2 (en) Three dimensional six surface conformal die coating
JP4107896B2 (ja) 半導体装置およびその製造方法
KR20080114036A (ko) 반도체 칩의 개별화 방법
KR100455693B1 (ko) 칩싸이즈패키지 및 그 제조 방법
KR20030017677A (ko) 휘어진 다이를 사용하는 반도체 패키지
JP2002208571A (ja) 半導体装置の製造方法および半導体装置
KR101369436B1 (ko) 몰딩용 필름 및 이를 포함하는 반도체 패키지
KR20090076331A (ko) 반도체 패키지 제조 방법
JP4675616B2 (ja) 半導体装置およびその製造方法
US20060057818A1 (en) Package structure and method for optoelectric products

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20121203