CN100524637C - 使用划线及折断工艺对光学器件进行晶片级封装的方法 - Google Patents

使用划线及折断工艺对光学器件进行晶片级封装的方法 Download PDF

Info

Publication number
CN100524637C
CN100524637C CNB2005800422479A CN200580042247A CN100524637C CN 100524637 C CN100524637 C CN 100524637C CN B2005800422479 A CNB2005800422479 A CN B2005800422479A CN 200580042247 A CN200580042247 A CN 200580042247A CN 100524637 C CN100524637 C CN 100524637C
Authority
CN
China
Prior art keywords
substrate
transparent component
region
line
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800422479A
Other languages
English (en)
Other versions
CN101073144A (zh
Inventor
杨晓
陈东敏
菲利普·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miradia Inc
Original Assignee
Miradia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miradia Inc filed Critical Miradia Inc
Publication of CN101073144A publication Critical patent/CN101073144A/zh
Application granted granted Critical
Publication of CN100524637C publication Critical patent/CN100524637C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00873—Multistep processes for the separation of wafers into individual elements characterised by special arrangements of the devices, allowing an easier separation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers

Abstract

一种多层集成光学和电路装置具有包括至少一个集成电路芯片的第一衬底(101)，所述集成电路芯片包括单元区域(107)和周边区域(106)。优选地，周边区域具有包括具有一个或多个接合焊盘(115)的接合焊盘区域(109)和围绕所述一个或多个接合焊盘(115)中各个接合焊盘的抗粘着区域(112)。该装置具有耦合到第一衬底(101)的第二衬底(114)，第二衬底上带有至少一个或多个偏转器件(103)。将第一衬底(101)上至少一个或多个接合焊盘(115)暴露。该装置具有透明部件(201)，透明部件覆盖于第二衬底(114)上方并同时形成空腔区域以形成夹层结构，空腔区域允许所述一个或多个偏转器件(103)在部分空腔区域中运动，夹层结构包括至少部分第一衬底(101)、部分第二衬底(114)、以及部分透明部件(201)。使所述一个或多个接合焊盘(115)以及抗粘着区域(112)暴露，而将所述一个或多个偏转器件(103)保持在所述的部分空腔区域中。

Description

使用划线及折断工艺对光学器件进行晶片级封装的方法
技术领域
本发明一般地涉及封装技术。更具体地说，本发明包括用于封装接合衬底(bonded substrate)的光学器件的方法和结构。仅仅作为一种示例，本发明可以应用于将基于机械的结构与集成电路芯片进行集成。但是应当明白，本发明具有广得多的应用范围。
背景技术
这些年来，视觉显示技术已经得到了迅速发展。具体地说，电子显示器用于输出电视剧、流式视频等。从很早开始，通常称为CRT的阴极射线管技术将选定的象素元输出到传统电视机的玻璃显示器上。这些电视机最初输出黑白运动画面。很快，彩色电视机取代了大部分(即使不是全部)的黑白电视机。尽管CRT非常成功，但它通常庞大、难以制造得更大、并且有其他的限制。
很快，CRT(至少部分地)被液晶面板显示器所取代。这些通常称为LCD的液晶面板显示器使用耦合到液晶材料和彩色滤波器的晶体管元件阵列来输出彩色运动画面。许多计算机终端和更小的显示装置经常依赖LCD来输出视频、文本和其他视觉特征。但是，液晶面板经常成品率较低，并且难以扩大到更大的尺寸。这些LCD常常不适于用作电视机等经常需要的更大显示器。
因此，已经开发了投影显示单元。这些投影显示单元除了其他部件外，还包括对应的液晶显示器，该显示器将来自选定象素元的光经过透镜输出到更大的显示屏以产生运动画面、文本和其他视觉图像。另一种技术称为“数字式光处理”(DLP)，这是Texas Instruments Incorporated(TI)，Texas，USA的商业名称。DLP常常称为使用了“微反射镜”。DLP依赖于几十万个微小的反射镜，这些反射镜排列成800行，每行有600个反射镜。各个反射镜带有铰链。致动器安装到每个铰链。致动器常常是能够以高频使反射镜倾斜的静电能量。运动的反射镜可以对光进行调制，光可以经过透镜传播并显示在屏幕上。尽管DLP已很成功，但它常常难以制造，并受到成品率低等不利影响。DLP也是用基于MEMS的工艺技术制造的。这种基于MEMS的工艺技术常常成本高并且难以扩大规模以便进行有效的处理。具体地说，要使用于MEMS的封装技术扩大规模也是困难和高成本的。
综上所述，可以看到需要一种用于封装器件的改进技术。
发明内容
根据本发明，提供了用于封装光学器件的技术。具体地说，本发明包括对用于接合衬底的光学器件进行封装的方法和结构。仅仅作为一种示例，本发明已经应用于将基于机械的结构与集成电路芯片进行集成。但是应当明白，本发明具有广得多的应用范围。
在一种具体实施例中，本发明提供了一种将一个或多个芯片从接合晶片级衬底结构分离的方法。该方法包括提供第一衬底，第一衬底上包括至少一个集成电路芯片，并包括单元区域和周边区域。优选地，周边区域包括接合焊盘区域和抗粘着区域，接合焊盘区域具有一个或多个接合焊盘，抗粘着区域包围所述一个或多个接合焊盘中的各个接合焊盘。该方法包括将第二衬底耦合到第一衬底并使第一衬底上的至少一个或多个接合焊盘暴露，其中第二衬底上包括至少一个或多个偏转器件。该方法还包括将透明部件耦合到覆盖在第二衬底上方并同时形成空腔区域以形成夹层结构，其中空腔区域允许所述一个或多个偏转器件在部分空腔区域内运动，夹层结构包括至少部分第一衬底、部分第二衬底和部分透明部件。该方法在透明部件的第一部分上形成第一划线，同时保持与第一衬底的第一部分有关的第一划线附近免于第一划线；并在透明部件的第二部分和第一衬底的第二部分上形成第二划线。优选地，第一衬底的第一部分和第一衬底的第二部分具有形成于第一部分与第二部分之间的抗粘着区域。该方法包括通过第一划线和第二划线将部分所述透明部件除去，并使第一衬底上的抗粘着区域和一个或多个接合焊盘暴露。
在一种可替换具体实施例中，本发明提供了一种多层集成光学和电路装置。该装置具有第一衬底，第一衬底上包括至少一个集成电路芯片，所述集成电路芯片包括单元区域和周边区域。优选地，周边区域具有接合焊盘区域和抗粘着区域，接合焊盘区域具有一个或多个接合焊盘，抗粘着区域围绕所述一个或多个接合焊盘中各个接合焊盘。该装置具有第二衬底，第二衬底上包括至少一个或多个偏转器件，第二衬底耦合到第一衬底。将第一衬底上至少一个或多个接合焊盘暴露。该装置具有透明部件，透明部件覆盖于第二衬底上方并同时形成空腔区域以形成夹层结构，空腔区域允许所述一个或多个偏转器件在部分空腔区域中运动，夹层结构包括至少部分第一衬底、部分第二衬底、以及部分透明部件。使所述一个或多个接合焊盘以及抗粘着区域暴露，而将所述一个或多个偏转器件保持在所述的部分空腔区域内。
在再一种可替换具体实施例中，本发明提供了一种将一个或多个芯片从多层衬底结构分离的方法。该方法包括提供第一衬底，第一衬底具有一个或多个接合焊盘以及周边区域。该方法包括将第二衬底接合到第一衬底，同时在周边区域中在部分第一衬底与部分第二衬底之间保持间隙。优选地，间隙防止所述部分第一衬底附接到所述部分第二衬底。间隙作为衬底这些部分之间的抗粘着机构。该方法包括除去部分第二衬底以使第一衬底上的所述一个或多个接合焊盘以及周边区域暴露，而使部分第二衬底与第一衬底保持原样。
本发明还提供了一种将一个或多个芯片从多层衬底结构分离的方法。该方法包括提供第一衬底，第一衬底具有一个或多个接合焊盘以及周边区域，周边区域包括抗粘着区域。该方法包括将第二衬底接合到第一衬底，同时用抗粘着区域防止部分第一衬底附接到部分第二衬底。该方法包括除去部分第二衬底以使第一衬底的所述一个或多个接合焊盘以及周边区域暴露，而使部分第二衬底与第一衬底保持原样。
通过本发明可以获得优于传统技术的许多优点。例如，这种技术提供了一种依据传统技术的、易于使用的工艺。在某些实施例中，本方法为接合衬底提供了更高的器件成品率。另外，本方法提供了与传统工艺技术相容的工艺，无需对传统设备和工艺进行显著改变。优选地，本发明为显示应用提供了包括集成电路和反射镜结构的改进集成结构。优选地，本发明提供了将复杂的接合衬底结构分离的晶片级工艺。这种晶片级工艺更有效、更易用。取决于具体实施方式，可以获得这些优点中的一项或多项。在整个说明书中提供了这些以及其他的优点，下文中更具体。
参考下面的详细说明和附图，可以更完整地理解本发明的其他各个目的、特征和优点。
附图说明
图1是根据本发明的一种实施例，集成芯片和反射镜装置的简化剖视图，该装置包括接合焊盘区域；
图2是根据本发明的一种实施例，封装组件的简化剖视图，该组件包括玻璃板和支座区域；
图3是根据本发明的一种实施例，将芯片和反射镜装置接合到封装组件的简化剖视图；
图4到图11图示了根据本发明的一种实施例，将芯片和反射镜装置接合到封装组件并将其分开的方法；
图12是根据本发明的一种可替换实施例，接合焊盘周边结构的简化剖视图；
图13是根据本发明的再一种可替换实施例，接合焊盘周边结构的简化剖视图。
具体实施方式
根据本发明，提供了用于封装光学器件的技术。具体地说，本发明包括对用于接合衬底的光学器件进行封装的方法和结构。仅仅作为一种示例，本发明已经应用于将基于机械的结构与集成电路芯片进行集成。但是应当明白，本发明具有广得多的应用范围。
图1是根据本发明一种实施例的集成芯片和反射镜装置100的简化剖视图，该装置100包括接合焊盘区域。这个图仅仅是一种示例，不应对本申请的权利要求范围造成不适当的限制。本领域普通技术人员可以想到许多变更、修改和替换形式。如图所示，该图图示了多层的集成光学和电路装置100。该装置具有第一衬底101，该衬底上包括至少一个集成电路芯片，并具有单元区域107和周边区域106。集成电路芯片可以是与芯片加工厂(foundary)相容的CMOS集成电路芯片，但也可以使用其他芯片。在一种具体实施例中，芯片包括驱动器、单元区域、以及其他集成电路器件。优选地，周边区域具有接合焊盘区域109和抗粘着区域112，接合焊盘区域109具有一个或多个接合焊盘，抗粘着区域112围绕所述一个或多个接合焊盘中每个接合焊盘。优选地，周边区域在这整个区域上具有抗粘着特性。该装置具有第二衬底114，第二衬底114在其上具有以阵列结构110形式形成的至少一个或多个偏转器件103，第二衬底耦合到第一衬底。偏转器件可以是反射镜结构，每个反射镜结构耦合到电极结构105。每个电极结构耦合到驱动电路和其他控制电路(未示出)以提供电压，从而在偏转器件与电极之间产生静电力。根据一种具体实施例，可枢转的偏转器件在受到静电力时沿第一方向运动，并在撤去该力的时候沿第二方向运动。2004年1月13日提交的、共同转让的美国专利申请No.10/756,936中可以找到集成芯片和反射镜装置的更多细节，该申请为了任何目的而通过引用结合于此。
如图所示，该装置还具有暴露在第一衬底上的至少一个或多个接合焊盘115。在第二衬底中设置开口，以暴露出一个或多个接合焊盘。该装置还具有抗粘着区域117，抗粘着区域117设在第一衬底的周边部分上，该部分也是第二衬底的周边部分。可以通过任何适当材料来设置抗粘着区域，这些材料例如铝、钛、氮化钛、金、银、铜的组合，或它们的任意组合，包括合金或者元素周期表中可能适合的任何其他元素。根据一种具体实施例，抗粘着区域的上表面设计成可以防止粘到含硅材料，该材料例如二氧化硅、硅、氮化物、裸硅等材料。
图2是根据本发明的一种实施例，封装组件200的简化剖视图，该组件200包括玻璃板和支座(stand-off)区域。此图仅仅是一种示例，不应对本申请的权利要求范围造成不适当的限制。本领域普通技术人员可以想到许多变更、修改和替换形式。如图所示，组件200包括板201，该板优选为光学透明的板。板可以是任何适当的玻璃层等。板附接到支座结构203，该结构203包括多个支座区域。这些支座区域形成开口区域205。俯视图也示出了开口区域205和支座区域203。如图所示，衬底是晶片级衬底，该衬底将以芯片形式包含多个集成电路器件和反射镜器件。每个芯片将设在支座区域中并由板的一部分限制边界。在整个说明书中提供了集成芯片、反射镜和封装组件的更多细节，下文中更具体。
图3是根据本发明一种实施例，将芯片和反射镜装置接合到封装组件的简化剖视图。此图仅仅是一种示例，不应对本申请的权利要求范围造成不适当的限制。本领域普通技术人员可以想到许多变更、修改和替换形式。如图所示，提供了集成芯片、反射镜和封装组件300。如图所示，该组件包括透明板201，板201包括支座区域203。开口205设在支座区域之间。组件还具有集成电路芯片和反射镜装置100，该装置100已接合到支座区域。如图所示，开口形成了空腔区域，以允许所述一个或多个反射镜器件103(例如偏转器件)能够在部分空腔区域内运动，从而形成包括至少部分第一衬底、部分第二衬底以及部分透明部件的夹层结构。2004年1月13日提交的、共同转让的美国专利申请No.10/756,923中可以找到这种接合结构的具体细节，该申请为任何目的而通过引用结合于此。所述一个或多个接合焊盘和抗粘着区域暴露出来，而所述一个或多个偏转器件保持在所述部分空腔区域内。在整个说明书中示出了这种接合焊盘区域的更多细节，下文中更具体。
在一种具体实施例中，本发明提供了一种方法，该方法根据下述步骤从多层衬底结构分离出一个或多个芯片。
1.提供第一衬底，第一衬底具有一个或多个接合焊盘以及周边区域(包括抗粘着区域)；
2.将第二衬底接合到第一衬底，同时用抗粘着区域防止将部分第一衬底附接到部分第二衬底；
3.将第三衬底接合到第二衬底，形成包括第一衬底、第二衬底和第三衬底的夹层结构；
4.除去部分第三衬底，暴露出所述一个或多个接合焊盘以及周边区域；以及
5.根据需要执行其他步骤。
上述步骤序列提供了根据本发明一种实施例的方法。如其所示，该方法使用包括下述方式的步骤组合来制造集成芯片、反射镜和封装装置，所述方式形成了具有抗粘着特性的周边区域。在不脱离本申请权利要求范围的情况下，还可以通过增加步骤、除去一个或多个步骤、或者以另外顺序设置一个或多个步骤，来提供其他替换形式。
图4到图11图示了根据本发明的一种实施例，将芯片和反射镜器件接合到封装组件并将其分离的方法。此图仅仅是一种示例，不应对本申请的权利要求范围造成不适当的限制。本领域普通技术人员可以想到许多变更、修改和替换形式。在另一种具体实施例中，本发明提供了用于将一个或多个芯片从多层衬底结构分离的方法。如其所示，该方法包括提供第一衬底100，该衬底100具有一个或多个接合焊盘401以及周边区域409。该方法包括将第二衬底接合到第一衬底，同时用周边区域中的抗粘着区域405防止部分第一衬底附接到部分第二衬底。优选地，抗粘着区域防止该部分第一衬底附接到该部分第二衬底。
参考图5，该方法包括将第三衬底200接合到第二衬底，形成包括第一衬底、第二衬底和第三衬底的夹层结构。第三衬底包括板和支座区域。支座区域包括表面区域407。表面区域接合到周边区域的选定部分501。该选定部分包括使用硅上硅或绝缘体上硅技术彼此接合的硅表面。或者，接合技术可以包括气密性的和/或非气密性的密封。其他部分503和505包括使第二衬底的表面不附接到第一衬底的抗粘着区域。
现在参考图6，该方法在接合衬底结构的选定部分上形成多个划线。该方法用锯子605穿过部分第一衬底形成划线607。所述划线穿过某厚度的第一衬底，但是不将第一衬底切穿。在芯片的划线区域上提供划线607，该芯片位于具有多个芯片的晶片上。
如图所示，该方法穿过整个板并穿过部分支座区域形成成对的划线611和615。锯片601穿过板609和穿过部分支座615切割。参考图示了俯视图的图7，该结构包括由支座结构区域701围绕的反射镜阵列区域703。支座结构区域形成该阵列与周边区域之间的边界。周边区域包括与前面附图中标号相同的划线611和607(615)。该结构还包括接合焊盘705，接合焊盘705设在周边区域中。经划线的最终结构图示于图8。经划线的最终结构包括划线611、615和607。划线615和607彼此面对，其间有某厚度的材料。该厚度的材料包括部分支座区域、部分第二衬底、以及第一衬底。第二衬底包括抗粘着区域，该抗粘着区域可以是例如铝等材料。当然，本领域普通技术人员可以想到许多变更、修改和替换形式。
参考图9，该方法包括除去第三衬底的一部分901以暴露出903所述一个或多个接合焊盘以及周边区域。优选地，通过从所附接的支座区域折断907部分支座区域来进行上述除去步骤。由于支座区域的其他部分903并未附接到第二衬底，所以该部分901易于除去而不会损坏第一衬底和/或第二衬底的接合焊盘或其他周边部分。如图10所示，已从接合衬底结构除去多层接合衬底1000。
在一种具体实施例中，该方法形成如图11所示的焊接工艺。焊接工艺包括将导线1101线接合(wire bonding)到暴露于周边区域上的接合焊盘401。周边区域还包括抗粘着区域和折断区域。如图所示，这种接合多层结构包括封装区域701，封装区域701包括接合和密封到集成反射镜和电路结构的封装组件(例如板和支座)701。在一种具体实施例中，取决于具体实施情况，支座区域的厚度范围可以从约0.4mm到更大。板的玻璃具有约1/2mm和其他尺寸(包括更厚和更薄)的厚度。如图所示，接合焊盘和支座区域之间的周边区域1100应当足以允许接合线的接合。即，该距离应当容纳焊接工艺的毛细管。优选地，该距离至少为1mm，但是取决于具体实施方式，也可以是其他尺寸。此图还包括围绕接合焊盘的区域。大体上，根据一种具体实施例，只要不损坏接合焊盘，该区域可以非常小。另外如图所示，根据一种具体实施例，接合焊盘处于取决于第二衬底的厚度的凹陷区域中，该区域用于形成偏转器件和/或反射镜器件。在整个说明书中可以找到本发明的其他实施例，下文中更具体。
图12是根据本发明一种可替换实施例，接合焊盘周边结构的简化剖视图。这些图仅仅是一些示例，不应对本申请的权利要求造成不适当的限制。本领域普通技术人员可以想到许多变更、修改和替换形式。所示的是一种将一个或多个芯片从多层衬底结构分离的方法。该方法包括提供第四衬底，第四衬底具有一个或多个接合焊盘以及周边区域。该方法包括将第五衬底接合到第四衬底，而使部分第四衬底与部分第五衬底之间在周边区域中保持间隙1201。优选地，该间隙防止该部分第四衬底附接到该部分第五衬底。该间隙作为这些衬底部分之间的抗粘着机构。优选地，该方法包括除去部分第五衬底，以暴露出所述一个或多个接合焊盘以及周边区域。由于在第四和第五衬底的某些部分之间设置了间隙，所以该部分第五衬底可以被除去而不会附接到第四衬底。
在一种具体实施例中，间隙设计成防止第四衬底与第五衬底的附接和/或粘接。根据一种具体实施例，该间隙经常填充有空气和/或其他非活性气体。该间隙经常由刻蚀工艺制成，所述刻蚀工艺在任一衬底或所有两个衬底中形成凹陷区域。取决于具体实施方式，凹陷区域常常约为1微米或更大。俯视图中还示出了间隙围绕着支座结构的周边区域，该区域包围板区域到芯片的结构。当然，本领域普通技术人员可以想到许多变更、修改和替换形式。
图13是根据本发明的再一种可替换实施例，接合焊盘周边结构的简化剖视图。此图仅仅是一种示例，不应对本申请的权利要求范围造成不适当的限制。本领域普通技术人员可以想到许多变更、修改和替换形式。如一种可替换具体实施例中所示，周边部分包括多个伪金属层1301、1309和1307。图中还示出了接合焊盘1305。如图所示，所述多个伪金属层形成了抗粘着区域，这些抗粘着区域用于防止第四衬底附接到第五衬底结构。另外如图所示，第四衬底包括暴露区域，暴露区域具有所述多个伪金属层，这些伪金属层是在同一处理步骤过程中制成的。当然，本领域普通技术人员可以想到许多替换、变更、和修改形式。
应当明白，此处所述的示例和实施例仅仅是为了说明目的，本领域技术人员可以根据它们想到各种修改或变更，这些修改和变更应当包括在本申请的精神和范围以及权利要求的范围内。

Claims (10)

1.一种用于将一个或多个芯片从接合晶片级衬底结构分离的方法，所述方法包括：
提供第一衬底，所述第一衬底上包括至少一个集成电路芯片，所述一个集成电路芯片包括单元区域和周边区域，所述周边区域包括接合焊盘区域和抗粘着区域，所述接合焊盘区域包括一个或多个接合焊盘，所述抗粘着区域围绕所述一个或多个接合焊盘中各个接合焊盘；
将第二衬底耦合到所述第一衬底，所述第二衬底上包括至少一个或多个偏转器件；
使所述第一衬底上的至少一个或多个接合焊盘暴露；
将透明部件耦合成使之覆盖于所述第二衬底上方并同时形成空腔区域以形成夹层结构，所述空腔区域允许所述一个或多个偏转器件在部分所述空腔区域内运动，所述夹层结构包括至少部分所述第一衬底、部分所述第二衬底和部分所述透明部件；
在所述透明部件的第一部分上形成第一划线，同时保持所述第一衬底的第一部分不带有所述第一划线，所述第一衬底的第一部分是所述第一衬底中与所述透明部件的所述第一部分相对应的部分；
在所述透明部件的第二部分和所述第一衬底的第二部分上形成第二划线，所述第二衬底中的、与所述第一衬底的所述第一部分和所述第一衬底的所述第二部分之间的部分对应的部分具有抗粘着区域；
通过所述第一划线和所述第二划线将部分所述透明部件除去，并使所述第二衬底上的所述抗粘着区域和所述一个或多个接合焊盘暴露。
2.根据权利要求1所述的方法，其中，所述透明部件包括耦合到支座结构的透明板，所述支座结构形成由部分所述透明板限制边界的部分所述空腔区域。
3.根据权利要求1所述的方法，其中，与所述透明部件耦合的部分所述第二衬底包括使用硅上硅或绝缘体上硅技术彼此接合的硅表面。
4.根据权利要求1所述的方法，其中，所述抗粘着区域包括金属材料。
5.根据权利要求1所述的方法，其中，用金刚石锯提供所述第一划线。
6.根据权利要求1所述的方法，其中，用金刚石锯提供所述第二划线。
7.根据权利要求1所述的方法，其中，所述透明部件包括接合到围绕所述单元区域的区域的部分。
8.根据权利要求1所述的方法，其中，将部分所述透明部件除去的步骤包括将所述第一划线处的部分所述透明部件折断以及将所述第二划线处的部分所述透明部件折断。
9.根据权利要求1所述的方法，其中，所述透明部件包括耦合到支座结构的平面玻璃部件。
10.根据权利要求9所述的方法，其中，所述平面玻璃部件密封到所述支座结构。
CNB2005800422479A 2004-12-08 2005-12-05 使用划线及折断工艺对光学器件进行晶片级封装的方法 Expired - Fee Related CN100524637C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/008,483 US7344956B2 (en) 2004-12-08 2004-12-08 Method and device for wafer scale packaging of optical devices using a scribe and break process
US11/008,483 2004-12-08

Publications (2)

Publication Number Publication Date
CN101073144A CN101073144A (zh) 2007-11-14
CN100524637C true CN100524637C (zh) 2009-08-05

Family

ID=36574867

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800422479A Expired - Fee Related CN100524637C (zh) 2004-12-08 2005-12-05 使用划线及折断工艺对光学器件进行晶片级封装的方法

Country Status (5)

Country Link
US (3) US7344956B2 (zh)
KR (1) KR100886509B1 (zh)
CN (1) CN100524637C (zh)
TW (1) TWI411050B (zh)
WO (1) WO2006063044A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344956B2 (en) * 2004-12-08 2008-03-18 Miradia Inc. Method and device for wafer scale packaging of optical devices using a scribe and break process
TWI293474B (en) * 2005-06-16 2008-02-11 Advanced Semiconductor Eng A wafer dicting process for optical electronic packing
US7471439B2 (en) * 2005-11-23 2008-12-30 Miradia, Inc. Process of forming a micromechanical system containing an anti-stiction gas-phase lubricant
US20100008348A1 (en) * 2008-07-10 2010-01-14 Interdigital Patent Holdings, Inc. Uplink tti bundling with measurement gaps
FR2997807B1 (fr) * 2012-11-06 2016-10-21 Valeo Equip Electr Moteur Moteur electrique synchrone a aimants permanents et compresseur electrique comportant un tel moteur electrique
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997964A (en) * 1974-09-30 1976-12-21 General Electric Company Premature breakage resistant semiconductor wafer and method for the manufacture thereof
US4094058A (en) * 1976-07-23 1978-06-13 Omron Tateisi Electronics Co. Method of manufacture of liquid crystal displays
JP3116097B2 (ja) * 1993-06-17 2000-12-11 富士写真フイルム株式会社 ハロゲン化銀写真感光材料
US6127629A (en) * 1994-10-03 2000-10-03 Ford Global Technologies, Inc. Hermetically sealed microelectronic device and method of forming same
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
DE19840421C2 (de) * 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6664503B1 (en) * 1999-09-07 2003-12-16 Asahi Glass Company, Ltd. Method for manufacturing a magnetic disk
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
EP1234330A2 (en) 1999-10-19 2002-08-28 Imego Ab Method relating to anodic bonding
US6514789B2 (en) * 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture
US6611017B2 (en) * 2000-03-27 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device provided with capacitor having cavity-provided electrode
US6396711B1 (en) * 2000-06-06 2002-05-28 Agere Systems Guardian Corp. Interconnecting micromechanical devices
US6344369B1 (en) * 2000-07-03 2002-02-05 Taiwan Semiconductor Manufacturing Company Method of protecting a bond pad structure, of a color image sensor cell, during a color filter fabrication process
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
US20020086456A1 (en) * 2000-12-19 2002-07-04 Cunningham Shawn Jay Bulk micromachining process for fabricating an optical MEMS device with integrated optical aperture
US6596611B2 (en) * 2001-05-01 2003-07-22 Industrial Technology Research Institute Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
KR100701013B1 (ko) * 2001-05-21 2007-03-29 삼성전자주식회사 레이저 빔을 이용한 비금속 기판의 절단방법 및 장치
US6646778B2 (en) * 2001-08-01 2003-11-11 Silicon Light Machines Grating light valve with encapsulated dampening gas
US6500760B1 (en) * 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US7049175B2 (en) 2001-11-07 2006-05-23 Board Of Trustees Of The University Of Arkansas Method of packaging RF MEMS
US20040069742A1 (en) 2002-06-19 2004-04-15 Pan Shaoher X. Fabrication of a reflective spatial light modulator
US6891592B2 (en) * 2002-07-26 2005-05-10 Intel Corporation Wafer level electro-optical sort testing and wafer level assembly of micro liquid crystal-on silicon (LCOS) devices
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US6949398B2 (en) * 2002-10-31 2005-09-27 Freescale Semiconductor, Inc. Low cost fabrication and assembly of lid for semiconductor devices
US6879035B2 (en) * 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
US6939473B2 (en) * 2003-10-20 2005-09-06 Invensense Inc. Method of making an X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging
US7005732B2 (en) * 2003-10-21 2006-02-28 Honeywell International Inc. Methods and systems for providing MEMS devices with a top cap and upper sense plate
JP2005164859A (ja) * 2003-12-01 2005-06-23 Olympus Corp 光偏向器アレイ
US20050184304A1 (en) * 2004-02-25 2005-08-25 Gupta Pavan O. Large cavity wafer-level package for MEMS
KR100584972B1 (ko) * 2004-06-11 2006-05-29 삼성전기주식회사 밀봉용 스페이서가 형성된 ｍｅｍｓ 패키지 및 그 제조 방법
US7344956B2 (en) 2004-12-08 2008-03-18 Miradia Inc. Method and device for wafer scale packaging of optical devices using a scribe and break process
KR100577308B1 (ko) * 2004-12-29 2006-05-10 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조 방법
TWI267927B (en) * 2005-01-19 2006-12-01 Touch Micro System Tech Method for wafer level package

Also Published As

Publication number Publication date
TWI411050B (zh) 2013-10-01
TW200631109A (en) 2006-09-01
US7825519B2 (en) 2010-11-02
US20080191221A1 (en) 2008-08-14
US7344956B2 (en) 2008-03-18
WO2006063044A2 (en) 2006-06-15
WO2006063044A3 (en) 2006-11-09
KR100886509B1 (ko) 2009-03-02
CN101073144A (zh) 2007-11-14
US9006878B2 (en) 2015-04-14
KR20070094770A (ko) 2007-09-21
US20060121693A1 (en) 2006-06-08
US20110012166A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
US7655492B2 (en) Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
CN100524637C (zh) 使用划线及折断工艺对光学器件进行晶片级封装的方法
US7098517B2 (en) Semiconductor device
US20050042792A1 (en) Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
JP2008141208A (ja) フリップチップボンディング技術を用いる半導体パッケージおよびパッケージング方法
US7149023B2 (en) Optical scanner capable of flip-chip hermetic packaging
US10761387B2 (en) Liquid crystal display device and manufacturing method thereof
CN115167044A (zh) 硅基液晶面板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20181205