CN100527041C

CN100527041C - 低偏移带隙电压参考

Info

Publication number: CN100527041C
Application number: CN200580002389.2A
Authority: CN
Inventors: 斯特凡·玛林卡
Original assignee: Analog Devices Inc
Priority date: 2004-01-13
Filing date: 2005-01-06
Publication date: 2009-08-12
Anticipated expiration: 2025-01-06
Also published as: WO2005069098A1; US7372244B2; US20070170906A1; US20050151528A1; US7211993B2; JP2007518173A; CN1947079A; TW200537270A; TWI271608B; JP4616281B2

Abstract

本发明提供一种带隙电压参考电路，该电路适合于提供无需放大的足够大值的ΔV_be，因此不增益任何偏移贡献。使用三对晶体管的堆叠设置，本发明减少了对电路内多个电阻器的要求，因此能够将由于电阻器匹配和值的误差最小化。提供了用于减少电压曲率的内部提供的电路，结果是提供了具有低偏移灵敏度和曲率校正的电路。

Description

低偏移带隙电压参考

技术领域

本发明涉及电压参考电路，并且尤其涉及使用带隙技术来实施的电压参考电路。更特别地，本发明涉及一种提供具有减少的对偏移的灵敏度的电压参考的方法和电路。

背景技术

带隙电压参考电路基于具有相等和相反温度系数TC的两个电压的相加。第一电压是正向偏置双极晶体管的基极-射极电压。该电压具有约-2.2mV/C的负TC并且通常表示为与绝对温度相补或CTAT电压。与绝对温度成比例的第二电压或PTAT电压是通过放大在不同电流密度工作的双极晶体管的两个正向偏置基极-射极结的电压差(△V_be)来形成。包括现有技术方法实例的更多关于带隙电压参考电路的信息能够在2003年2月27日提交的Stefan Marinca的共同未决美国申请10/375,593中找到，通过引用将其内容结合于此。

可以理解，对于在1/50比率的集极电流密度工作的双极晶体管对而言，△V_be在室温大约是100mv级。因为CTAT电压典型地是大约700mv级，可以理解△V_be需要放大约5倍级，以便平衡CTAT电压。然而，该△V_be电压的放大具有将偏移电压包括到PTAT电压中的效应，并且结果是参考电压精度可能受到影响。与使用双极技术来实施的类似电路相对而言，当使用CMOS工艺来实施该电路时，这些误差更大。这种性能上的差别能够追溯到这样的事实：在简单的CMOS工艺中只有寄生双极晶体管可用，而基于MOS晶体管的放大器具有更大的输入电压偏移。

图1是常规CMOS实施的带隙电压参考的实例。提供了三个pMOS晶体管M1、M2和M3，每一个都具有宽度/长度(W/L)的相同纵横比。提供了第一和第二双极晶体管Q1和Q2，Q2与Q1相比具有更大的射极区域。结果，Q1和Q2在不同的电流密度工作(射极电流对于二者是相同的)。耦合到Q1和Q2二者的放大器A1使得两个输入电平保持在相同的值，并且结果是在电阻器r1上产生电压△V_be。△V_be具有如下形式：

ΔV_be＝(kT/q)(In(n)) (1)

其中：

k是玻尔兹曼常数，

q是电子上的电荷，

T是开氏工作温度，

n是两个双极晶体管的集极电流密度比率。

由该电路提供的电压参考Vref能够确定为Q3的基极-射极电压加上r2上的电压降。

Vref＝V_beQ3+(r2/r1)(ΔV_be) (2)

r2/r1的缩放值选择为大约5，并且结果是放大器偏移电压也以大约6的因子来放大，因为该输入偏移电压以1+r2/r1的因子来增益至输出。因此可以理解，对于每个1mV输入电压偏移，大约6mV的误差反映到带隙参考中。一种减少该偏移灵敏度的方式是堆叠双极晶体管。然而，该堆叠受到可用净空的限制：多数电路不得不由可用的2.6V供给电压来工作，并且结果是堆叠的数量典型地限制到2或3。因此，尽管已知在对放大器的输入处堆叠晶体管以便生成△V_be的倍数值，由于这是在对放大器的输入处在电阻上生成的，仍然有由该电路所增益的偏移贡献。

带隙电压参考电路中的另一误差源能够追溯到电阻器不匹配。如将从对于等式2中各项的观察中变得明显的那样，电阻器比率中的任何误差直接转换到参考电压中。因此希望将该误差源最小化。

又一误差源能够追溯到通常所称的“曲率”。这是二阶误差分量。在双极晶体管中，PTAT集极电流处偏置的基极-射极电压能够通过下式给出：

V_{be} (T) = V_{G 0} (1 - \frac{T}{T_{0}}) + V_{be 0} \frac{T}{T_{e}} - (σ - 1) \frac{kT}{q} \ln (\frac{T}{T_{0}}) - - - (3)

其中：

V_be(T)是对于在工作温度的双极晶体管的基极-射极电压对温度的依从关系，

V_be0是对于在参考温度的双极晶体管的基极-射极电压，

V_G0是在0K的带隙电压或基极-射极电压，

T₀是参考温度，以及

σ是饱和电流温度指数。

等式3的末项贡献曲率，并且理想上将最小化。

在转让给Infineon Technologies，AG的US 6,605,987中提供了在具有低工作电压的环境中实施带隙电路的实例。其描述了将横向晶体管用于生成具有第一温度依从关系的第一部分电流。这些横向晶体管形成放大器的不对称输入对，并且它们的集极电流驱动第二对MOS晶体管。由于这些横向晶体管耦合到MOS晶体管，对于这些MOS晶体管就有必要在低阈电压工作，这需要使用专门的CMOS工艺来实施。另外，该电路需要使用多个电阻器，这些电阻器需要彼此间的匹配。尽管该电路在只有低工作电压可用的环境中是有利的，但是并非适合于所有的应用，因为对于电阻器匹配有要求，而且实施这些MOS晶体管是困难的。

在Gregoire，Jr.的US 6 614 209中给出了特别地设计用于减少所用电阻器数量的带隙参考电路的实施例子。其描述了利用多个串联耦合的PTAT源以生成最终PTAT电压的带隙参考电路。双极晶体管的电流偏置基极-射极区域耦合在最终PTAT电压与带隙电压参考的输出端子之间，以便于将基极射极电压加到最终PTAT电压，由此生成稳定的电压参考。尽管这种方法能够实现在带隙电路中传统使用的电阻器比率的减少，但是它仍受困于许多缺点。因为该电路并未提供曲率校正，所以有必要生成大的△V_be(PTAT)以便平衡基极-射极电压(CTAT)。US 6 614 209通过使用如专利的图5中所示的两级结构来实现该平衡。所需PTAT电压是由均包括放大器的标记为块510的初始PTAT源和标记为块530的端子PTAT源的组合来提供。由于该电路的配置，第二放大器需要高的净空环境以有效地工作，因为与第一放大器的输入相比，其两个输入具有大约3△V_be(在室温大约330mV)的公共电压。这限制了能够利用该带隙电压参考的应用。其次，对两个放大器的需要增加了在用于实施这种电路的晶模(die)上所需要的区域和所需要的功率供给。此外，由于没有提供给该参考的曲率校正，所提供的参考电压的精度受到限制。另外，因为使用两个放大器，增加了对偏移和噪声的贡献。

因此有必要提供一种带隙电压参考电路，该电路具有减少的对电压偏移的灵敏度而且适于提供电压曲率的校正。此外有必要提供一种具有对个别值或电阻器匹配效果的更少依赖性的电路。也需提供一种能够用作温度传感器、即对温度波动灵敏的带隙参考电路。

发明内容

与现有技术相关的这些和其它问题通过根据本发明的电路和方法而得到解决。根据本发明的第一实施例，提供了一种电路，该电路生成足够高的△V_be值以减少对放大的需要，由此避免固有误差在电路中放大的问题。在对放大器的输入处提供晶体管的堆叠，并且唯一的电阻器在该放大器的输出处提供且用于生成所需的△V_be。可以理解，通过在与该放大器的输入相对的输出处提供电阻器，避免了由于该放大器偏移的放大而生成的误差。通过使用单一电阻器，也消除了由于多个电阻器不匹配而生成的误差。

本发明提供具有放大器的电路，该放大器在其非反相输入处具有在第一电流密度工作的双极晶体管的第一堆叠，并在该放大器的输出与其反相输入之间的反馈回路中提供在第二电流密度工作的双极晶体管的第二堆叠，该第二电流密度低于第一堆叠的电流密度，使得由于两个堆叠之间的电流密度差，增强的△V_be反映在放大器的输出处，该增强的△V_be在放大器的输出与参考电位之间耦合的电阻器上建立。通过将该PTAT电压加到经平衡的CTAT电压上，该电路可以改型为生成对温度不敏感的电压参考。如果PTAT电压未与经平衡的CTAT电压相叠加或组合，那么该电路在该放大器的输出处提供指示电路中温度的值，即温度传感器。

根据本发明的一个实施例，提供一种带隙电压参考电路，包括具有第一和第二输入节点且在其输出处提供参考电压的放大器。该电路附加地包括至少两对晶体管，每一对具有适合于在第二晶体管的电流密度不同的电流密度工作的第一晶体管，使得在使用中生成在每一配对的两个晶体管之间的基极射极电压差△V_be。这些对如此设置，使得在耦合到第一输入节点的链中提供那些具有第一电流密度的晶体管，且在耦合到第二输入节点的链中提供那些具有第二电流密度的晶体管，由每一配对所提供的△V_be的组合贡献于在放大器的输出处的增强△V_be，该增强△V_be在放大器的输出处提供的电阻器上生成。

理想的是，提供三对晶体管，每一对贡献△V_be分量，使得在放大器的输出处的电阻器上生成的增强△V_be等效于3△V_be。

此外，为了将3△V_be的贡献的效应最大化，该电路优选地还适合于生成曲率校正电压。该曲率校正电压可以通过以与绝对温度成比例(PTAT)的电流驱动在所述第一电流密度工作的三个晶体管中的每一个和以恒定电流驱动其它三个晶体管来提供，曲率校正电压之和与3△V_be都施加在放大器的输出上的电阻器上，由此校正与带隙电路关联的曲率。

PTAT电流的生成优选地通过镜像在放大器的输出上的电阻器上限定的电流来实现，使得驱动在第一电流密度工作的每一晶体管。

在某些配置中，在MOS工艺实施中提供晶体管中的每一个，并且在其它配置或实施例中，在双极实施中提供晶体管中的某些。可以理解，后一种实施也能够使用CMOS工艺来提供。

某些实施例可以要求晶体管对中的两对使用双极晶体管来形成，而第三对使用横向晶体管来形成。在这些实施例中，第三对可以提供放大器的输入级。理想的是，这种输入级提供为放大器的非对称输入级。

此外，该电路可以包括耦合到第三对晶体管的负载晶体管对，这些负载晶体管适合于均衡通过第三对晶体管的电流。

在某些实施例中，第三对晶体管都以PTAT电流来驱动。这种PTAT电流可以在该电路外部生成。

某些配置可以使用由PTAT电流源驱动的MOS晶体管来提供该放大器的第二级，该MOS晶体管耦合到负载晶体管之一和形成第三对晶体管的晶体管之一的集极。

在一些实施例中，该电路可以包括在放大器的输出处提供的MOS晶体管，该MOS晶体管以PTAT电流来驱动，该MOS晶体管的基极直接耦合到放大器的输出节点，而射极节点提供电路的输出。在这些实施例中，MOS晶体管的源极可耦合到双极晶体管的射极，该双极晶体管的集极耦合到参考电位，而该双极晶体管的基极耦合到电阻器。

替选实施例可以在双极配置中提供三对晶体管的每一对，该第三对提供放大器的输入级，该放大器具有耦合到在电压跟随器配置中提供的双极晶体管的输出节点，而且其中在放大器的输出与电压跟随器之间的节点处提供电压参考。

本发明也提供一种带隙电压参考电路，该电路适合于在其输出处提供参考电压，该参考电压通过所生成的CTAT和PTAT电压的组合来提供，该CTAT电压通过正向偏置晶体管的基极射极电压来提供，而该PTAT电压通过多个△V_be电压来提供，每一△V_be电压通过在不同电流密度工作的双极晶体管对来生成，该PTAT电压通过在放大器的输出处提供的单个电阻器上施加的电流来唯一地限定。

本发明的另一实施例提供了一种带隙电压参考电路，该电路具有包括第一和第二输入节点且在其输出处提供参考电压的放大器，每一输入节点耦合到至少两个晶体管的链，晶体管如此设置使得第一晶体管的射极耦合到第二晶体管的基极，第二晶体管的射极耦合到放大器的输入，且每一晶体管的集极耦合到参考电位，而且其中第一链中的那些晶体管适合于在第一电流密度工作，而第二链中的那些晶体管适合于在第二不同电流密度工作，使得提供在第一和第二链中的晶体管之间的基极射极电压差，该差等效于多个△V_be，而且通过在耦合到放大器输出的单一负载电阻器上提供的电流来生成。

本发明的又一实施例提供了一种包括放大器的温度参考电路，该放大器在其非反相输入节点处具有可在第一电流密度工作的至少一个双极晶体管，而且在放大器的输出与其反相输入节点之间的反馈回路中具有可在第二电流密度工作的至少一个双极晶体管，该第二电流密度低于耦合到非反相输入端的晶体管的电流密度，使得由于耦合到两个输入中每一个的晶体管的电流密度差，△V_be反映在放大器的输出处，而且其中耦合到放大器的输入节点中每一个的晶体管以PTAT电流来驱动，使得所建立的△V_be电压对温度灵敏，由此提供适合于提供温度测量的电压参考电路。

通过参照如下附图将更好地理解本发明的这些和其它特征，这些附图是关于本发明的示例性实施例，而且意图不在于以任何方式构成限制。如同可以由本领域技术人员理解的，在不脱离本发明的精神和范围的情况下，可以对下面说明的示例性实施例进行修改和适应。

附图说明

现在将参照附图对本发明进行说明，其中：

图1是在CMOS技术中提供的带隙电压参考电路的典型现有技术配置的实例，

图2是根据本发明第一实施例的电路实例，

图3是根据本发明第二实施例的电路实例，

图4是根据本发明第三实施例的电路实例，

图5是图2电路的性能模拟，示出了输出参考电压。

图6是示意图，示出了使用二极管堆叠的本发明的实施。

具体实施方式

已经参照图1说明了现有技术。

图2是根据本发明的带隙电压参考的实例。

该电路包括放大器A1，其根据标准技术适合于使其两个输入(反相输入和非反相输入)基本上保持在相同的电平。对于本领域技术人员而言，放大器的工作是公知的，而且出于方便的缘由，这里不予解释。第一Q1、第二Q2和第三Q3晶体管耦合到放大器的非反相输入，而对应组的三个晶体管Q4、Q5和Q6耦合到反相输入。三个晶体管的这些组中的每一组可以被认为形成了耦合到它们相应输入节点的晶体管链。Q4、Q5和Q6的射极区域分别是Q1、Q2和Q3的“n”倍。

Q1、Q2和Q3如此设置使得Q1的射极耦合到Q2的基极，Q2的射极耦合到Q3的基极，以及Q3的射极耦合到放大器的非反相输入。类似地，Q4的基极耦合到Q5的射极，Q5的基极耦合到Q6的射极，以及Q4的射极耦合到放大器A1的反相输入。这些晶体管的每一个的集极都接地。这样，当双极晶体管以适当的电流来偏置时，从在高电流密度工作的双极堆叠(Q1、Q2、Q3)到在低电流密度工作的双极堆叠(Q4、Q5、Q6)建立了基极-射极电压的差。这些配对中的每一对贡献△V_be，并且当组合时提供3△V_be的差。

在放大器的输出处，提供了第一nMOS晶体管M1。器件M1的栅极耦合到放大器的输出。M1的漏极耦合到二极管连接的pMOS晶体管M5。在M1的源极与另一晶体管Q7的射极之间的节点处提供该电路的参考电压Vref。Q7的基极耦合到另一pMOS晶体管M6的漏极，并通过电阻器r1接地。M6和M5的栅极公共地耦合，并进一步耦合到另外三个的pMOS晶体管M2、M3和M4的栅极，其源极耦合到供给电压而其漏极耦合到Q1、Q2和Q3的射极，由此分别提供电流I3、I4和I5。在Q4、Q5和Q6的射极处分别提供恒定电流I6、I7和I8。

由于在Q1/Q4、Q2/Q5和Q3/Q6的射极区域之间的相应差，在r1上反映了三个△V_be的差。可以理解，放大器的输出处耦合的这个单一电阻器的存在足以生成所需的三个△V_be。结果，通过M5和M6所镜像的电流I1和I2是PTAT电流。类似地，强制到晶体管Q1、Q2和Q3中的电流I3、I4和I5也是PTAT电流。如上所提到的，强制到在比Q1、Q2或Q3工作于更低电流密度的双极晶体管Q4、Q5和Q6中的电流I6、I7和I8是恒定电流。对于每一相应的晶体管对，建立了如下类型的负曲率电压：

V_curv＝(kT/q)(In(T/T_o)) (4)

该PTAT电压(3△V_be)以及三个组合曲率电压之和均施加在r1上。因为Q7也偏置于PTAT，所以该参考电压将在除去曲率的情况下等于V_G0。

可以理解，通过在对放大器的每一输入支路上堆叠三对晶体管，生成3△V_be电压，并且通过以PTAT电流来偏置在高电流密度工作的三个双极晶体管和以恒定电流来偏置在低电流密度工作的双极晶体管，建立了该电路中的内在曲率校正机制。

也可以理解，放大器的偏移电压仅在r1上反映，而且因为r1位于放大器的输出上，该偏移电压并未由放大器增益或放大。

图3示出本发明技术的替选实施例。在该实施例中，提供了两级放大器，而且使用了提供放大器第一级的横向双极晶体管的非平衡对来实施图2的技术。这个第一级包括提供为单一射极区域横向PNP型晶体管的第一晶体管Q3和相同类型的但是具有缩放为“n”倍于Q3射极区域的射极区域的第二晶体管Q4。Q3和Q4均以PTAT电流I8来偏置，该电流典型地从外部生成的电流源来提供。负载晶体管MN1和MN2适合于均衡流过Q3和Q4的电流。结果第一△V_be建立到放大器的第一级中。

Q3的基极节点等效于图2中所示放大器的非反相输入，而且两个晶体管Q1和Q2堆叠于此。Q2的射极耦合到Q3的基极，而Q1的射极耦合到Q2的基极。Q1和Q2中每一个的集极接地。

类似地，Q4的基极节点相当于图2中所示放大器的反相输入，而且两个晶体管Q5和Q6堆叠于此。Q5的射极耦合到Q4的基极，而Q6的射极耦合到Q5的基极。Q5和Q6中每一个的集极接地。Q5和Q6中每一个的射极区域缩放为“n”倍于Q1和Q2的射极区域。

图3中“放大器”的第二级由通过电流源I5驱动的nMOS晶体管MN3来提供。MN3的漏极也耦合到M1的栅极。M1的源极耦合到PNP晶体管Q7的射极，而且这个公共节点提供了用于该电路的输出节点Vref。Q7的基极经由电阻器r1耦合于地，也耦合到pMOS晶体管M6的漏极。M6的栅极耦合到在二极管连接的配置中提供的另一pMOS晶体管M5的栅极，由此提供了电流镜的主部件。可以理解，尽管图3示出M5配置为主部件，但是替选的设置可合适地将M6配置为该主器件，而M5作为从器件。然而，如图3中所示，M5的漏极耦合到M1的漏极，由M5和M6的组合所提供的镜也耦合到M2和M3，M2和M3又分别耦合到Q2和Q1的射极。这样，通过r1生成的PTAT电流I1镜像为I2、I3和I4，由此以PTAT电流来驱动部件Q1、Q2、Q3/Q4和M1中的每一个，而部件Q5和Q6耦合到外部提供的电流源，该电流源理想地提供支配性CTAT电流。如上所详述，在Q3和Q4上建立第一△V_be，而从Q1和Q2到Q5和Q6建立其它两个△V_be。

在Q1、Q2和Q3上建立的3△V_be(1)与在Q4、Q5和Q6上建立的3△V_be(n)加以组合，而且以与参照图2所描述的相似方式，该输出电压是在去除曲率分量的情况下提供的。该实施与图2中的实施的一个差别在于，Q3和Q4都以相同的优选为PTAT的电流I8来偏置，而在图2的实施中，形成第三对的晶体管中的一个晶体管以恒定电流来驱动，另一晶体管则以PTAT电流来驱动。作为以相同类型的电流来驱动第三对的两个晶体管的结果，该曲率效应并未完全消除。该曲率的效应可以通过以支配性CTAT电流来驱动Q5和Q6而最小化。以PTAT和CTAT电流的缩放值来驱动Q5和Q6就影响了组合的输出，使带隙电压电路固有的曲率得以去除。

将放大器的第一级设置为在一侧有一个横向晶体管而在另一侧有大量横向晶体管就克服了横向晶体管的一个主要缺点或不足。这涉及到这样的事实：横向晶体管具有两个集极，一个连接于衬底而另一个用作“真正的”集极。因此，总的集极电流在两个集极之间分开，而且该真正的集极中的电流针对相同的射极电流而具有大的展开。通过使用大量晶体管，该效应可以有所削弱。可以理解，图3的电路由于它仅让两个附加晶体管设置于对放大器的输入支路上所以能够在具有更低净空量能力的应用中使用；与在图2中所需的三对相对而言，在对放大器的输入上实施两对则需要更少的净空，然而该电路仍然提供所需的3△V_be(两个在外部，而一个则到放大器输入对中)。另外，与图2的电路相比，图3的电路贡献较少1/f噪声，因为图3电路的输入级基于双极晶体管，而在图2中输入级基于MOS晶体管。

图4示出了根据本发明的另一实施例。在该实施例中，该技术在完全双极的设置中实施，而且提供经缓冲的电压参考。

Q1和Q2在堆叠设置中来提供而且都在二极管连接的配置中来提供。类似地，Q5和Q6在二极管连接的设置中来提供，使每个的基极直接耦合到它们相应的集极，Q6的基极也耦合到Q5的射极。电流I7耦合到该晶体管对，该电流是理想地提供为支配性CTAT电流而且在外部生成的恒定电流源。放大器的第一级由晶体管Q3/Q4/Q8/Q9来提供，使Q3和Q4的公共射极耦合到外部生成的PTAT电流I8。Q3和Q4的集极分别耦合到Q8和Q9的集极，Q8在二极管连接的配置中来提供。Q9的集极也耦合到提供放大器第二级的另一晶体管Q10的基极。Q10也耦合到外部提供的支配性PTAT电流I5。以与MOS晶体管M1、M5和M6类似的方式，图4的双极实施提供了作为电压跟随器来提供的双极晶体管Q7，其射极耦合到电流镜的第一晶体管Q11，使得通过r1生成的电流I2由Q13镜像为I4以驱动Q2和Q1。晶体管Q12提供为主镜，而且提供了耦合到Q7集极的电流I2。该电路的参考电压在Q10与Q7的基极之间的节点处提供，而且这样从放大器的第二级直接分接(tap)。可以理解，这种配置具有非常低的偏移灵敏度，而且灵敏度随着pnp双极晶体管Q4的数量(n)增加而降低。

图5示出了使用图2电路的模拟结果。如从该结果的察阅中明显可见，在-40℃到约85℃的温度范围内(这种参考电路的正常工作条件)，图2的电路示出了约0.14mV的总电压变化，这对应于约1ppm/℃的温度系数。

可以理解，参照本发明的三个优选实施例而在此已经说明的是这样的带隙参考电路，其不依赖于电阻器匹配或值而且具有低的偏移灵敏度，以及提供了内部曲率校正。通过从在高电流密度比率工作的三对晶体管和在低电流密度比率工作的三对晶体管来提供足够的△V_be电压，就不必放大△V_be，而且这样也不放大该电路中固有的任何电压偏移。本发明的电路在放大器的输出处提供仅一个电阻器，而且由于该偏移在该电阻器处生成，因此没有放大。

本发明的电路使用三对晶体管以对于每一对产生△V_be贡献>120mV。可以理解，如果该参考经曲率校正，则标称带隙电压大约是1.15V。如果该参考未经曲率补偿，则标称电压大约是1.25V。对于校正参考的情况，在室温的1.15V电压是基于大约700mV基极-射极电压(CTAT)的贡献，以及其差提供为PTAT分量。该差是所需的PTAT电压，其为1.15V-0.7V＝0.45V。结果，对于在不同电流密度工作的双极晶体管对的所需△V_be电压是大约450mV/3＝150mV。由于△V_be从In(n)分量中产生(见等式1)，通过简单地缩放在不同电流密度工作的晶体管的比率来得到该值>>120mV并非是简单的实施。每一晶体管对需要大约0.8V，而且在多数应用中最小供给电压是大约2.6V，由此将晶体管的最大数量限定在3对。为了使用仅3△V_be和为了使得输出电压处于3△V_be具有效果的电平，有必要将3△V_be的这一生成与曲率校正机制结合起来。如果未提供曲率校正，那么输出电压将是大约1.25V(硅的带隙)，在正常工作区域中为大约2.5mV的低贡献。通过施加曲率校正，在没有这样的低贡献情况下提供该输出电压，并且这样由3△V_be提供的贡献更为显著。可以理解，为了在单级环境(即只有一个放大器)中实施这种带隙电压参考电路，有必要进行一些曲率校正，否则由晶体管的堆叠而生成的电压将不足以补偿。

可以理解，本发明利用了一种放大器，该放大器在其非反相输入处具有在第一电流密度工作的双极晶体管的第一堆叠，而且在放大器的输出与其反相输入之间的反馈回路中提供了在比第一堆叠的电流密度更低的第二电流密度工作的双极晶体管的第二堆叠。由于两个堆叠的电流密度差，在放大器的输出处反映了增强的△V_be。该PTAT电压在耦合到放大器输出和耦合到参考电位(典型地为地)的电阻器上得以建立。如果该PTAT电压相加到平衡的CTAT电压，则提供了对温度不灵敏的电压参考。然而，如果该PTAT电压不与平衡的CTAT电压相叠加或结合，那么在该电阻器上建立的电压不是对温度不灵敏的，即△V_be电压与温度波动直接相关(见等式1)，并且这样，可以使用这种电路来提供温度传感器。

图6示出了根据本发明如何能够提供这种电路以提供电压参考(即对温度波动不灵敏)和温度传感器(即给出关于片上温度的输出值)的简化示意图。提供了具有反相和非反相输入的放大器。在该放大器的输出处提供电阻器r1：耦合在放大器的输出与地之间。提供了二极管(D1、D2、D3)的第一堆叠而且耦合到放大器的非反相输入。这个第一堆叠或链以电流I3来驱动，该电流理想地是PTAT电流。在放大器的反相输入与输出之间的反馈回路中提供二极管的第二链。这个链以第二电流I6来驱动，适合于在比第一堆叠的电流密度更低的第二电流密度下工作。可以理解，合适地配置的双极晶体管能够等效地代替所提到和说明的二极管来使用。

在使用中，如果该电路要用作对温度不灵敏的电压参考，那么去除带隙电压电路固有的任何曲率分量是重要的。可以理解，CTAT电压提供了能够通过将这样的CTAT电压和PTAT电压电流的负曲率分量相组合来避免的正曲率贡献。

这可通过提供作为恒定电流源的第二电流I6来产生，使得当将CTAT和PTAT电压相加时，每一个的曲率分量将另一个的抵消掉。

如果该电路要用作温度传感器，那么不补偿△V_be电压的温度变化是重要的。用于实现这一点的最容易的方法是也将I6作为PTAT电流来提供，而且理想地具有I3＝I6。可以理解，在作为温度传感器的实施中，依赖于所需要的标称PTAT电压，每一链中二极管的数目可以是1、2、3或更大。可以理解，当该电路用作对温度不灵敏的电压参考时，重要的是当以等效的CTAT电流来均衡PTAT电流时，生成的△V_be是适当地足够高的值。然而，在该电路用作温度传感器的情况下，这一点并非如此关键，而且每一链中二极管或双极晶体管的数目能够根据应用来选择。此外可以理解，当用在温度传感器实施中时，如果两个电流I3和I6在外部生成，则避免对电阻器r1的要求。由于反馈回路中提供二极管，仍然将在放大器的输出处生成一倍或多倍的△V_be(依赖于每一堆叠中二极管的数目)，由此提供必要的信号用于监视温度。

可以理解，已经参照双极晶体管的特定PNP配置来描述本发明，而且意图并不在于将本发明的应用限于这种配置。如可由本领域技术人员所理解的，在NPN架构等的实施中可实现配置上的许多改型和变形。类似地，在晶体管以nMOS或pMOS配置来提供的情形中，可以理解能够进行改型以改变哪些晶体管设置于每一配置中，而不脱离本发明的精神和范围。此外，在双极实施中描述本发明之处，可以理解这种实施可以通过使用寄生元件或等使用CMOS工艺来提供。可以理解，已经在此说明的是根据本发明的带隙电压参考的示例性实施例。已经使用特定元件、特征和值来详细说明该电路，但无论如何意图不在于本发明限于任何内容，除非根据所附权利要求而可认为是必要的。

类似地，当字眼包括在本说明书中使用时是用于指明所述特征、整数、步骤或组成的存在，但并不排除存在或附加一个或更多其它特征、整数、步骤、组成或其组合。

Claims

1.一种带隙电压参考电路，包括具有第一和第二输入节点且在其输出处提供参考电压的放大器，所述电路附加地包括至少两对晶体管，每一对具有适合于在与该对的第二晶体管的电流密度不同的电流密度工作的第一晶体管，使得在使用中生成在每一对的两个晶体管之间的基极射极电压差△V_be，而且其中这些对如此设置，使得在耦合到所述第一输入节点的链中提供那些具有第一电流密度的晶体管，且在耦合到所述第二输入节点的链中提供那些具有第二电流密度的晶体管，由每一对所提供的△V_be的组合贡献于在所述放大器的输出处的增强△V_be，该增强△V_be作为PTAT电压在耦合于所述放大器的所述输出处和参考电位之间的单个电阻器上生成。

2.如权利要求1所述的电路，其中提供三对晶体管，每一对贡献△V_be分量，使得在所述放大器的输出处的电阻器上生成的增强△V_be等效于3△V_be。

3.如权利要求2所述的电路，还适合于通过以PTAT电流驱动在所述第一电流密度工作的三个晶体管中的每一个和以恒定电流驱动其它三个晶体管来生成曲率校正电压，所述3△V_be以及所述曲率校正电压之和都施加在所述放大器的输出处的电阻器上，由此校正与带隙电路关联的曲率，并提供对温度不灵敏的参考电压输出。

4.如权利要求3所述的电路，其中所述PTAT电流通过镜像在所述放大器的输出处的所述电阻器上限定的电流来生成，以驱动在所述第一电流密度工作的每一晶体管。

5.如权利要求1所述的电路，其中所述晶体管的每一个在MOS工艺实施中来提供。

6.如权利要求2所述的电路，其中所述晶体管对中的两对使用双极晶体管来形成，并且第三对使用横向晶体管来形成。

7.如权利要求6所述的电路，其中所述第三对提供所述放大器的输入级。

8.如权利要求7所述的电路，其中所述第三对提供所述放大器的非对称输入级。

9.如权利要求7所述的电路，还包括耦合到所述第三对晶体管的负载晶体管对，所述负载晶体管对适合于均衡通过所述第三对晶体管的电流。

10.如权利要求7所述的电路，其中所述第三对晶体管都以PTAT电流来驱动。

11.如权利要求10所述的电路，其中所述PTAT电流在所述电路外部生成。

12.如权利要求9所述的电路，其中所述放大器的第二级通过由PTAT电流源驱动的MOS晶体管来提供，所述MOS晶体管耦合到所述负载晶体管对的负载晶体管之一和形成所述第三对晶体管的所述晶体管之一的集极。

13.如权利要求1所述的电路，还包括在所述放大器的输出处提供的MOS晶体管，所述MOS晶体管以PTAT电流来驱动，所述MOS晶体管的基极直接耦合到所述放大器的输出节点，而射极节点提供所述电路的输出。

14.如权利要求13所述的电路，还包括设置在所述放大器输出侧的双极晶体管，其中所述MOS晶体管的源极耦合到所述放大器输出侧的所述双极晶体管的射极，所述放大器输出侧的所述双极晶体管的集极耦合到参考电位，而所述放大器输出侧的所述双极晶体管的基极耦合到所述电阻器。

15.如权利要求2所述的电路，其中在双极配置中提供所述三对晶体管的每一对，所述第三对提供放大器的输入级，所述放大器具有耦合到在电压跟随器配置中提供的双极晶体管的输出节点，而且其中在所述放大器的输出与所述电压跟随器之间的节点处提供所述电压参考。

16.如权利要求2所述的电路，还适合于在所述放大器的输出处提供指示在所述电路上感测的温度的电压，由此提供温度传感器，所述指示温度的电压通过以PTAT电流驱动第一和第二晶体管链的每一个来实现，所述3△V_be施加在所述放大器的输出处的所述电阻器上，由此在输出节点处提供指示器件上温度的电压。