CN100530439C

CN100530439C - 功率减小的磁阻随机存取存储器元件

Info

Publication number: CN100530439C
Application number: CNB2005800367221A
Authority: CN
Inventors: 尼古拉斯·D·里佐; 雷努·W·戴夫; 布雷德利·N·恩格尔; 贾森·A·雅内斯基; 孙继军
Original assignee: Freescale Semiconductor Inc
Current assignee: Everspin Technologies Inc
Priority date: 2004-11-24
Filing date: 2005-11-21
Publication date: 2009-08-19
Anticipated expiration: 2025-11-21
Also published as: TWI398871B; TW200632923A; US7329935B2; US20060108620A1; KR101247255B1; JP5080267B2; US20070037299A1; JP2008522415A; WO2006058224A1; KR20070084511A; US7129098B2; CN101048825A

Abstract

提供了低功率磁阻随机存储存储器元件以及用于制造该存储器元件的方法。在一个实施例中，磁阻随机存取器件(100)具有存储器元件(102)阵列。每个存储器元件包括固定磁部分(106)、隧道势垒部分(108)和自由SAF结构(104)。该阵列具有有限的磁场编程窗口Hwin，其由式H_win≈(<Hsat>-Nσ_sat)-(<Hsw>+Nσ_sw)表示，其中<Hsw>是关于该阵列的平均切换场，<Hsat>是关于该阵列的平均饱和场，并且关于每个存储器元件(102)的Hsw由式

表示，其中H_k表示总的各向异性，而H_SAT表示关于每个存储器元件(102)的自由SAF结构的反铁磁耦合饱和场。N是大于或等于1的整数。关于每个存储器元件的H_k、H_SAT和N被选择为，阵列(100)所需用于操作的电流低于预定的电流值。

Description

功率减小的磁阻随机存取存储器元件

技术领域

本发明通常涉及磁电子器件，更具体地，涉及需要较低操作功率的磁阻随机存取存储器元件。

背景技术

磁电子器件、自旋电子器件和电子自旋器件是关于利用主要由电子自旋引起的效应的器件的同义词。在许多信息器件中使用了磁电子效应，并且其提供了非易失的、可靠的、抗辐射的和高密度的数据存储和恢复。许多磁电子信息器件包括，但不限于，磁阻随机存取存储器(MRAM)、磁传感器、和用于磁盘驱动器的读/写头。

典型地，磁电子信息器件，诸如MRAM，包括存储器元件阵列。每个存储器元件典型地具有如下结构，其包括由多种非磁层隔开的多个磁层。信息作为磁层中的磁化矢量的方向而被存储。一个磁层中的磁矢量是磁固定的或钉扎的，而另一磁层的磁化方向可以自由地在相同和相反的方向之间切换，其分别被称为“平行”和“反平行”状态。对应于平行和反平行磁状态，磁存储器元件分别具有低的和高的电阻状态。因此，检测测量电阻的变化，提供了磁电子信息器件，诸如MRAM器件，以提供存储在磁存储器元件中的信息。

图1说明了传统的存储器元件阵列10，其具有一个或多个存储器元件12。一种类型的磁存储器元件的示例，即磁隧道结(MTJ)元件，包括固定铁磁层14，其具有相对于外部磁场固定的磁化方向，以及自由铁磁层16，其具有相对于外部磁场自由旋转的磁化方向。该固定层和自由层由绝缘隧道势垒层18隔开。存储器元件12的电阻取决于自旋极化电子隧穿通过自由铁磁层和固定铁磁层之间的隧道势垒层的现象。隧穿现象依赖于电子自旋，使得MTJ元件的电气响应是自由铁磁层和固定铁磁层之间的传导电子的相对取向和自旋极化的函数。

存储器元件阵列10包括导线20，其还被称为数位线20，其沿存储器元件12的行延伸，以及导线22，其还被称为字线或比特线，其沿存储器元件12的列延伸。存储器元件12位于数位线20和比特线22的交叉点处。通过向数位线20和比特线22提供电流，切换存储器元件12的自由层16的磁化方向。该电流产生了磁场，其将选定存储器元件的磁化取向从平行切换为反平行，或者从反平行切换为平行。

图2说明了由传统的线性数位线20和比特线22生成的场。为了简化MRAM器件10的描述，所有的方向将参考所示出的x和y坐标系统50。如果比特电流I_B 30在正的x方向中流动，则其被定义为正的，并且如果数位电流I_D 34在正的y方向中流动，则其被定义为正的。通过比特线22的正的比特电流I_B 30导致了圆环形比特磁场H_B 32，而正的数位电流I_D 34将感生圆环形数位磁场H_D 36。磁场H_B 32和H_D 36组合，切换存储器元件12的磁取向。

由于存储器阵列的功耗是MRAM应用中的严重的限制因素，因此大的比特和数位线电流是不理想的。高的比特和数位电流需要较大的比特和数位线和写电路，用于处理高的电流。这可能导致较大的较昂贵的MRAM器件。然而，存在对较小的存储器器件的不断增长的需要。尽管通过诸如构图较小的存储器元件的技术可以实现较小的器件尺寸，但是较小的存储器元件增加了与存储器元件相关联的各向异性的形状分量。随着各向异性的增加，所需用于改变磁化方向的电流量也增加。

因此，有利的是，提供一种低功率的MRAM存储器元件，其需要减小的或者最小化的电流，以改变元件的磁方向。此外，有利的是，提供一种需要低的功率用于编程的MRAM器件。而且，通过随后的对本发明和所附权利要求的详细描述，结合附图和该发明背景，本发明的其他有利特征和特性将变得显而易见。

发明内容

根据本发明第一方面，提供一种磁阻随机存取存储器器件，其具有存储器元件阵列，每个存储器元件包括：固定磁部分，隧道势垒部分，其安置在所述固定磁部分附近；和自由合成反铁磁结构，其安置在所述隧道势垒部分附近。其中，存储器元件阵列具有有限的磁场编程窗口H_win，其由式H_win≈(<Hsat>-Nσ_sat)-(<Hsw>+Nσ_sw)表示；<Hsw>是关于所述阵列的平均切换场；<Hsat>是关于所述阵列的平均饱和场；关于每个存储器元件的Hsw由式

H_{SW} &cong; \sqrt{H_{k} H_{SAT}}

表示，其中H_k表示所述每个存储器元件的所述自由合成反铁磁结构的总的各向异性场，而H_SAT表示关于所述每个存储器元件的所述自由合成反铁磁结构的总的反铁磁耦合饱和场；N是大于或等于1的整数；σ_sw是关于<Hsw>的标准偏差；并且σ_sat是关于<H_SAT>的标准偏差。并且其中所述自由合成反铁磁结构被配置为具有如下的H_k、H_SAT和N值，即：使得存储器元件阵列是热稳定的，并且所需用于操作的电流低于预定的电流值。

根据本发明第二方面，提供一种用于制造磁电子存储器元件的方法，所述方法包括：在数位线上面淀积固定磁部分；在所述固定磁部分上面形成隧道势垒部分；在所述隧道势垒部分上淀积第一磁部分，所述第一磁部分包括具有不大于Ni₈₀Fe₂₀的磁化的磁化的材料；在所述第一磁部分上面形成反铁磁耦合层；并且在所述反铁磁耦合隔层上面淀积第二磁部分，所述第二磁部分包括具有不大于Ni₈₀Fe₂₀的磁化的磁化的材料；并且在所述第二磁部分上面形成比特线；其中所述第一磁部分、所述反铁磁耦合层和所述第二磁部分形成自由合成反铁磁结构，并且其中所述第一磁部分和所述第二磁部分被形成为：所述自由合成反铁磁结构平衡，并且具有取向与所述数位线和所述比特线成一角度的合磁矩。

附图说明

下面将结合附图描述本发明，在附图中相似的数字表示相似的元件，并且

图1说明了传统的存储器元件阵列；

图2说明了在传统的存储器元件阵列的存储器元件处生成的磁场；

图3是根据本发明的示例性实施例的存储器元件的截面视图；

图4是说明了在图3的存储器元件处生成的磁场的存储器元件的平面视图；

图5是图3的存储器元件的编程窗口的图形说明；

图6是根据本发明的另一示例性实施例的存储器元件的截面视图；

图7是反铁磁耦合材料的反铁磁耦合饱和场同反铁磁耦合材料的厚度之间的关系的图形说明；

图8是根据本发明的另一示例性实施例的存储器元件的截面视图；

图9是具有以阴影示出的根据本发明的示例性实施例的存储器元件的存储器元件阵列的示意性说明；

图10是具有椭圆形形状的存储器元件的示意性说明；以及

图11是具有矩形形状的存储器元件的示意性说明。

具体实施方式

下面的本发明的详细描述在本质上仅是示例性的，并非限制本发明或者本发明的应用和使用。而且，前面的发明背景或者下面的本发明的详细描述中给出的任何理论，不具有约束的目的。

现在转到图3，根据本发明的示例性实施例，MRAM阵列100的简化的截面视图包括可比例缩放的磁阻存储器元件102。在该说明中，出于简化对本发明的实施例的描述的目的，仅示出了单一的磁阻存储器元件102，但是应当理解，MRAM阵列100可由许多磁阻存储器元件102组成。

磁阻存储器元件102夹在比特线122和数位线120之间。比特线122和数位线120包括传导材料，由此电流可在其中通过。在该说明中，比特线122被安置在磁阻存储器元件102上面，而数位线120安置在磁阻存储器元件102下面，并且与比特线122成90度角。尽管比特线122和数位线120被说明为具有同存储器元件102的物理接触，但是应当理解，本发明的多种实施例不限于此，并且比特线122和/或数位线120可以同存储器元件102物理隔开。此外，尽管比特线122被说明为安置在数位线120上方，但是应当理解，也可以利用倒转安置的数位线120和比特线122。

磁阻存储器元件102包括第一磁区104、第二磁区106、以及置于第一磁区104和第二磁区106之间的隧道势垒108。在本发明的一个实施例中，磁区104包括合成反铁磁(SAF)结构110，即具有夹在两个铁磁部分130和132之间的反铁磁耦合隔层134的结构。而且，第二磁区106可以具有SAF结构112，其具有置于两个铁磁部分140和142之间的反铁磁耦合隔层144。然而，应当认识到，第二磁区106可以具有适用于形成可操作的存储器元件102的任何结构。

铁磁部分130和132分别具有磁矩矢量150和152，反铁磁耦合隔层134通常使之保持反平行。磁区104具有合磁矩矢量154，而磁区106具有合磁矩矢量156。合磁矩矢量154和156沿各向异性易轴取向，其方向与比特线122和数位线120成一定角度。在本发明的优选实施例中，合磁矩矢量154和156的取向与比特线122和/或数位线120成约30度～约60度角。在本发明的更优选的实施例中，合磁矩矢量154和156的取向与比特线122和数位线120成约45度角。而且，磁区104是自由铁磁区，意味着合磁矩矢量154可以在施加磁场的情况下自由旋转。磁区106是钉扎铁磁区，意味着合磁矩矢量156不能在适度施加磁场的情况下自由旋转，并且用作参考层。

两个铁磁部分130和132可以具有不同的厚度和材料，用于提供合磁矩154，其由ΔM＝M₂-M₁给出。在本发明的优选实施例中，SAF结构110基本上是平衡的；即，ΔM小于M₂-M₁的平均值的15％(另外可简单地叙述为“不平衡小于15％”)，并且更优选地是，在量产时出于经济考虑将其制造为接近零。

在MRAM阵列100的制造过程中，每个后继的层(其将在下文中详细讨论)是顺序淀积或通过其他方法形成的，并且可以使用半导体工业中已知的任何技术，通过特定的淀积、光刻处理、刻蚀等，定义每个存储器元件102。至少在铁磁部分130和132的淀积过程中，提供磁场，以设定优选的各向异性易轴(感生本征各向异性)。所提供的磁场产生了关于磁矩矢量150和152的优选的各向异性易轴。如下文更加详细描述的，除了本征各向异性以外，长宽比(即长度除以宽度)大于1的存储器元件可以具有形状各向异性，其定义了平行于存储器元件的长轴的易轴。该易轴还可被选择为与比特线122和/或数位线120成一定的角度，优选地约为30～60度角，更优选地约为45度角。

图4说明了根据本发明的实施例的MRAM阵列100的简化的平面视图。为了简化磁阻存储器元件102的描述，所有方向将参考所示出的x和y坐标系统160。为了进一步简化描述，仅说明了区域104的磁矩矢量，这是因为它们将切换。如所说明的，合磁矩矢量154沿各向异性易轴162取向，与比特线122和数位线120成一定角度。如所示出的，如果比特电流I_B 170在正的x方向中流动，则其被定义为正的，并且如果数位电流I_D 172在正的y方向中流动，则其被定义为正的。通过比特线122的正的比特电流I_B 170导致了圆环形比特磁场H_B 174，而正的数位电流I_D 172将感生圆环形数位磁场H_D 176。磁场H_B 174和H_D 176组合，切换存储器元件102的第一磁区104的磁取向。

图5是关于磁场H_B 174和磁场H_D 176的编程区域或窗口的图形表示，其中可以可靠地切换第一磁区104。在MRAM 100中，通过使电流流过独立存储器元件附近的比特线和数位线，对该独立存储器元件编程。通过选择性地切换独立存储器元件102的第一磁区104的磁矩方向，存储信息。依赖于比特先前的状态，将存储器元件状态编程为“1”或“0”；即，将“1”切换为“0”，或者将“0”切换为“1”。所有其他的存储器元件102仅暴露于来自单一线(1/2选定存储器元件)的场，或者不暴露于来自线的场。当存储器元件的磁区104确定性地依赖于磁场的施加或撤除在“0”状态和“1”状态之间切换时，可靠地切换存储器元件。依赖于磁场的施加或撤除在“0”状态和“1”状态之间随机切换的存储器元件不提供可靠的或所需的切换。

由于工艺和材料的变化，存储器元件102的阵列具有平均值为<Hsw>且标准偏差为σ_sw的切换场分布。典型地，存储器元件102的阵列需要满足预定的切换或编程错误率。因此，为了通过近似相同的电流对MRAM阵列100中的存储器元件102编程，由电流产生的施加场优选地大于平均切换场，其差不小于约Nσ_sw，其中N是足够大的正数，用于确保实际的切换错误率不超过预定的编程错误率，并且对于尺寸约为1Mbit或更大的存储器，其典型地大于或等于6。

此外，存在可施加到选定存储器元件以确保可靠的切换的最大饱和场H_SAT。该场H_SAT对应于如下的场，在将该场施加到磁区104时，其使磁矩矢量150和152近似平行对准。因此，H_SAT被称为区域104中的SAF结构的饱和场，并且是层130和132之间的反铁磁耦合的测度。同样由于工艺和材料的变化，存储器元件102的阵列具有平均值为<H_SAT>且标准偏差为σ_sat的饱和场分布。因此，施加场优选地保持小于约<H_SAT>-Nσ_sat，或者未可靠地编程选定的存储器元件。

因此，对于满足预定的切换错误率或者具有低于预定的切换错误率的错误率的可靠的编程，存在关于施加磁场H的操作窗口，该磁场H得自编程场H_B 174和H_D 176。操作窗口H_win的量值，沿图5中示出的虚线，近似由式H_win≈(<Hsat>-Nσ_sat)-(<Hsw>+Nσ_sw)表示。在该窗口202内部，基本上所有的存储器元件可以无错误地编程。在该窗口外部，不能对存储器元件编程，或者不能无错误地对存储器元件编程。例如，图形表示200的区域204是如下区域，其中由比特电流I_B 170和数位电流I_D 172施加到存储器元件102的磁场H大于H_SAT，而磁阻存储器元件102的第一磁区104未可靠地在“1”和“0”状态之间切换。图形表示200的区域206是如下区域，其中施加场H小于切换场H_SW，并且磁阻存储器元件102的第一磁区104未切换。

用于写存储器元件102的磁切换场由下式表示：

H_{SW} &cong; \sqrt{H_{k} H_{SAT}},

其中H_k是第一磁区104的总的各向异性，而H_SAT，如上文所述，是反铁磁耦合饱和场，即，H_SAT是磁阻存储器元件102的第一磁区104将可靠切换的最大磁场。H_k可由下式表示：

H_k(总)＝H_k(本征)+H_k(形状)，

其中H_k(本征)是包括磁区104的材料的本征各向异性，而H_k(形状)是由于磁区104的形状引起的各向异性。相似地，H_SAT可由下式表示：

H_SAT(总)＝H_SAT(本征)+H_SAT(形状)。

在该式中，H_SAT(本征)是如下磁场，在该磁场处当第一磁区104的磁层被形成为连续的膜时基本上相互平行，而H_SAT(形状)表示由磁区104的形状导致的磁区104的磁层的静磁耦合。

因此，为了减小磁阻存储器元件102所需的功率，即，为了减小所需用于切换磁阻存储器元件102的第一磁区104的电流或者使之最小，可以减小磁区104的H_SW或者使之最小。为了使H_SW最小，可以减小H_k(总)或H_SAT(总)或此两者，或者使之最小。因此，根据本发明的实施例，可以减小H_k(本征)、H_k(形状)、H_SAT(本征)或H_SAT(形状)、或其任何组合，或者使之最小。

再次参考图3，根据本发明的示例性实施例，为了减小所需用于切换磁区104的电流或者使之最小，并且因此减小存储器元件102所需的功率，可以将铁磁部分130和132制造为，磁区104具有低的H_k(总)值。然而，在本发明的优选实施例中，磁区104不具有如下的H_k(总)值，即其是非常低的，以至于磁区104，并且因此磁阻存储器元件102，是热不稳定的和易失的。热不稳定指由于磁层130和132中的热波动引起的存储器状态的切换。第一磁区104对热波动的能垒E_b近似由式E_b＝M_S×V×H_k表示，其中M_S是层130和132中的磁材料的饱和磁化，V是层130和132的总体积(面积×厚度)，而H_k如上文所定义的。在本发明的一个实施例中，H_k(总)的值小于约15Oe微米除以区域宽度，其中“区域宽度”是与第一磁区104的长轴和第一磁区104的厚度正交的第一磁区104的尺寸(单位为微米)。在本发明的优选实施例中，H_k(总)的值的范围是约10Oe微米÷区域宽度(单位为微米)～15Oe微米÷区域宽度(单位为微米)。

在本发明的一个实施例中，为了减小H_k(总)，并且因此减小存储器元件102的功率要求，铁磁部分130和132可由一个或多个具有低的H_k(本征)值的材料层形成。如此处使用的，术语“低的H_k(本征)值”意味着小于或等于约10Oe的H_k(本征)值。具有适用于形成磁区104的铁磁部分130和132低的H_k(本征)值但是不会引起磁区104的热不稳定的材料的示例包括，镍(Ni)、铁(Fe)、钴(Co)、或者Ni合金、Fe合金或Co合金，诸如NiFeB、NiFeMb、NiFeTa、NiFeCo等。铁磁部分130和132可由相同的材料形成，或者可由具有低的H_k(本征)值的不同的材料形成。

根据本发明的另一实施例，为了减小存储器元件102的功率要求，可以利用产生低的H_k(形状)值的材料制造磁区104，以形成铁磁部分130和132。然而，此外，优选的是，形成磁区104的材料不产生如下的H_k(总)值，即其是非常低的，以至于磁区104，并且因此磁阻存储器元件102，是热不稳定的和易失的。如上文所讨论的，产生关于给定的存储器元件形状的低的H_k(形状)值的材料包括，具有低的饱和磁化M_S的材料。如此处使用的，术语“低的饱和磁化”或者“低磁化”，指那些具有小于或等于Ni₈₀Fe₂₀的磁化的磁化的材料。Ni₈₀Fe₂₀具有约等于800kA/m的磁化和约为1特斯拉的饱和磁通量密度。由于形成铁磁部分130和132的材料的磁化还直接影响层的静磁耦合，因此用于铁磁部分130和132的低磁化材料还用于减小H_SAT(形状)或者使之最小。因此，部分130和132的材料的磁化越低，H_k(形状)和H_SAT(形状)的值就越低。适用于形成铁磁部分130和132的低磁化材料包括Ni₈₀Fe₂₀和Ni合金、Fe合金或Co合金，例如，NiFeB、NiFeMb、NiFeTa和NiFeCo。此外，铁磁部分130和132可由相同的或不同的低磁化材料形成。

利用诸如钼、钽、硼等材料掺杂Ni₈₀Fe₂₀，也可以导致具有低的H_k(本征)值的材料和小于Ni₈₀Fe₂₀的磁化的磁化，因此有助于制造低功率的存储器元件102。然而，掺杂该材料也降低了通过隧道势垒108的磁阻，并且因此降低了存储器元件102的性能。尽管隧穿电子的自旋极化确定磁阻，但是低磁化材料典型地也具有低的自旋极化。因此，在本发明的一个可替换的实施例中，如图6中说明的，磁阻存储器元件250可以具有包括两种材料的铁磁部分132，第一材料252具有低磁化，其减小磁区104的H_k(形状)值，并且第二材料254安置在隧道势垒108附近，具有高磁化，其补偿由于第一材料252引起的磁阻的下降。如此处使用的，术语“高极化材料”是具有大于或等于Ni₈₀Fe₂₀的自旋极化的任何材料。第二材料254可以包括例如Co、Fe和CoFe的材料，并且在第一材料252具有低于Ni₈₀Fe₂₀的磁化时还可以包括Ni₈₀Fe₂₀。在本发明的优选实施例中，第一材料252和/或第二材料254包括还具有低的H_k(本征)的材料，如上文所述。第一磁区104优选地是矩平衡SAF结构，在本发明的一个实施例中，铁磁部分130具有使铁磁部分132和130的磁矩具有相同的量值的厚度。在本发明的另一实施例中，铁磁部分130也包括第一材料252和第二材料254。

单一磁层的Hk(形状)近似与N_d×M_S×t/w成比例，其中N_d是随长宽比增加的退磁因子，t是层厚度，而w是区域宽度。该公式同样适用于第一磁区104的SAF结构中的层。尽管第一磁区104的SAF结构相比于可比较的2×t的厚度的单一的膜，确实减小了Hk(形状)，但是Hk(形状)由于切换过程中的不对称仍是有限的。磁层在切换过程中不是良好地反平行的，由此每个层的静磁场(其产生Hk(形状))不能良好地相互抵消。

在本发明的另一实施例中，磁区104可被制造为具有关于铁磁层130和132的最小可行厚度。如上文所讨论的，由于产生Hk(形状)和H_SAT(形状)的静磁场与厚度成比例，因此较薄的厚度t将导致较小的Hk(形状)和H_SAT(形状)。最小可行厚度受到热稳定要求的限制。应当注意，通过减小t，减小了关于该比特的Hk(形状)以及层130和132的总体积V，由此能垒减小约t²。除了热稳定要求以外，该最小厚度还受到在隧道势垒上生长高质量的连续磁膜的能力的限制。在本发明的一个实施例中，层130和132的最优的最小厚度的范围是约3.5nm～约5nm。

再次参考图3，根据本发明的另一实施例，为了减小存储器元件102的功率要求，还可以通过将第一磁区104形成为具有低的长宽比的形状，将其制造为具有低的H_k(形状)值。在本发明的一个实施例中，第一磁区104具有优选地沿区域104的长轴测量的长度，以及正交于该长度测量的宽度，并且对于非圆形的设计，长/宽比的范围为约1～约3。例如，如图10中说明的，在本发明的一个实施例中，存储器元件400，其可以与存储器元件102相同，可以具有椭圆形的第一磁区104，其具有长度402和宽度404以及约1～约3的长/宽比。在本发明的另一实施例中，如图11中说明的，存储器元件410，其可以与存储器元件102相同，可以具有矩形的第一磁区104，其具有长度412和宽度414，并且具有约1～约3的长/宽比。可替换地，存储器元件的第一磁区104可以是圆形的(长/宽比为1)，使对形状各向异性引起的切换场H_k(形状)的贡献最小，另一原因在于，可以较容易地使用光刻处理将器件比例缩放到较小的横向尺寸。然而，应当理解，第一磁区104可以具有任何其他的适当形状，诸如正方形或菱形。在本发明的优选实施例中，第一磁区104具有范围为约2～约2.5的长/宽比。

根据本发明的另一实施例，磁区104可被制造为减小H_SAT(总)或使之最小，以减小存储器元件102的功率要求。然而，再一次地，如上文参考图5讨论的，磁区104不具有如下的H_SAT(总)值，即其是非常低的，以至于不存在可操作的编程窗口。换言之，尽管可以减小H_SAT(总)或使之最小，但是其值优选地是这样的，即可操作用于切换磁区104的编程窗口如上文所述可由式H_win≈(<H_SAT>-Nσ_sat)-(<Hsw>+Nσ_sw)定义，其中H_win是由电流I_D和I_B施加到磁阻存储器元件102的用于切换磁区104的磁场。在本发明的一个实施例中，H_SAT(总)具有约150Oe～约350Oe的值。在优选实施例中，H_SAT(总)具有小于或等于约180/w^0.5(Oe)的值，其中w是磁区104的区域宽度，如前面描述的。

在现有的尺寸范围为0.5～1微米的存储器元件处，对H_SAT(总)的主要贡献来自于H_SAT(本征)。H_SAT(本征)由包括反铁磁耦合隔层134的反铁磁耦合材料及其厚度确定。通常，反铁磁耦合隔层134包括元素钌、锇、铼、铬、铑、铜中的一个或其组合。优选地，反铁磁耦合隔层134包括钌。在本发明的一个实施例中，可以通过将反铁磁耦合隔层134制造为具有一定的厚度，由此磁区104包括二阶SAF，减小H_SAT(本征)，并且因此减小H_SAT(总)，或者使之最小。图7是说明H_SAT(本征)值与反铁磁耦合材料的厚度之间的典型关系的曲线图，该反铁磁耦合材料诸如钌，其可用于形成反铁磁耦合隔层134。如图7中所示，反铁磁耦合材料在第一峰值或第一厚度范围280处作为反铁磁耦合隔层134操作。在第一峰值280处，反铁磁耦合隔层134形成一阶SAF，其具有图3的铁磁层130和132。反铁磁耦合材料还可以在第二峰值或厚度范围282处作为反铁磁耦合隔层134操作，因此形成了二阶SAF，其具有铁磁层130和132。如图7中说明的，相比于第二峰值282，第一峰值280处的H_SAT(本征)值是相对较高的。因此，通过将磁区104形成为二阶SAF，即，具有反铁磁耦合隔层134，其厚度在第二峰值282的厚度范围内，可以减小H_SAT(总)或者使之最小，因此减小H_SW或使之最小。此外，作为隔层厚度的函数，第二峰值相比于一阶峰值是更加平坦的，由此隔层厚度可以在较宽的范围中变化，并且仍提供名义上相同量值的H_SAT(本征)。H_SAT对隔层厚度的不敏感性对于抗干扰的和可重现的制造是理想的。

如上文所述，尽管优选的是使H_SAT(总)最小以降低磁阻存储器元件102的功率要求，但是H_SAT(总)优选的是足够大的，使得存在可操作用于对存储器元件102编程的编程窗口。因此，尽管理想的是将磁区102制造为二阶SAF，但是H_SAT(总)可能过低，以至于不能提供关于存储器元件102的令人满意的编程窗口。如图7中的第三峰值284说明的，产生较高的反铁磁交换耦合的材料的存在，诸如包括Co、Fe或CoFe的材料，其安置在反铁磁耦合隔层134的表面附近，可以将H_SAT(本征)增加到可接受的值。因此，参考图8，在本发明的另一实施例中，磁阻存储器元件300可以包括安置在反铁磁耦合隔层134的第一表面处的第一界面层302和/或安置在反铁磁耦合隔层134的第二表面处的第二界面层304。适用于形成界面层302和304的材料包括诸如如下材料，Co、Fe、CoFe和Co合金或Fe合金，例如，CoFeTa或CoFeB。

再次参考图7，在本发明的另一实施例中，磁区104可被制造为一阶SAF，即，具有反铁磁耦合隔层134，其厚度在第一峰值280的厚度范围内。然而，优选地，反铁磁耦合隔层134具有大于导致最大H_SAT(本征)的厚度t_max的厚度。在这一点上，可以沿第一峰值280使H_SAT(本征)最优化，以减小存储器元件102的功率要求，同时还提供其中可以切换存储器元件102的适当的编程窗口。

在本发明的另一实施例中，当磁区域104被制造为一阶SAF时，通过利用界面层302和/或304，可以进一步使H_SAT(本征)最优化，如图8中说明的。出于实际原因，理想的是，将磁区104制造为具有适当的反铁磁耦合隔层厚度，其呈现出近似等于或低于预定的H_SAT(本征)的H_SAT(本征)。例如，理想的是，形成具有适当厚度的反铁磁耦合隔层，由此处理过程中的任何厚度偏差不会显著地影响H_SAT(本征)值。换言之，理想的是，形成具有适当厚度的反铁磁耦合隔层，该厚度处于第一峰值280的较平坦或较稳定的区域中。然而，在该厚度下，H_SAT(本征)可能低于所需的H_SAT(本征)。因此，可以利用界面层302和/或304，如图8中说明的，将H_SAT(本征)增加到所需的值。

还可以通过减小H_SAT(形状)或使之最小，减小H_SW或使之最小，因此减小存储器元件102的功率要求。如上文所述，在本发明的一个实施例中，可以通过使用低磁化材料制造磁层130和132，减小H_SAT(形状)或使之最小。同样如上文所述，在本发明的另一实施例中，可以通过将磁层130和132制造为具有最小厚度t，减小H_SAT(形状)或使之最小。在本发明的另一示例性实施例中，还可以通过将存储器元件102制造为具有一个或多个沿各向异性轴的基本上尖锐的或锐利的末端的形状，减小H_SAT(形状)，其呈现出的铁磁层130和132的静磁耦合低于具有基本上圆滑末端的形状的存储器元件102(诸如圆形的存储器元件102)的层130和132的静磁耦合。例如，如图9中说明的，存储器元件102可被形成为具有椭圆形的形状，其包括沿存储器元件的长轴322的基本上尖锐的或锐利的末端320。相比于具有圆形形状或者具有基本上圆滑末端的椭圆形形状的存储器元件102，具有该形状的存储器元件102将呈现出较少的静磁耦合，并且因此呈现出较低的H_SAT(形状)值。然而，应当认识到，存储器元件102可被制造为具有多种其他形状，诸如菱形，其将呈现出减小的静磁耦合，并且因此呈现出减小的或最小化的H_SAT(形状)。

因此，描述了根据本发明的需要较低的功率用于编程的磁阻随机存取存储器元件。用于对存储器元件编程的功率要求涉及由式

H_{SW} &cong; \sqrt{H_{k} H_{SAT}}

表示的磁切换场H_SW。本发明的实施例提供了用于减小H_k和H_SAT和/或使之最小的方法和结构。尽管在本发明的前面的详细描述中提出了至少一个示例性实施例，但是应当认识到，存在大量的变化方案。还应当认识到，该示例性实施例仅是示例，并非以任何方式限制本发明的范围、应用或设置。相反地，前面的详细描述将向本领域的技术人员提供用于实现本发明的示例性实施例的便利的路线图，应当理解，在不偏离所附权利要求中阐述的本发明的范围的前提下，可以对示例性实施例中描述的元件的功能和配置进行多种修改。

Claims

1.一种磁阻随机存取存储器器件，其具有存储器元件阵列，每个存储器元件包括：

固定磁部分，

隧道势垒部分，其安置在所述固定磁部分附近；和

自由合成反铁磁结构，其安置在所述隧道势垒部分附近，

其中：

存储器元件阵列具有有限的磁场编程窗口H_win，其由式H_win≈(<Hsat>-Nσ_sat)-(<Hsw>+Nσ_sw)表示；

<Hsw>是关于所述阵列的平均切换场；

<Hsat>是关于所述阵列的平均饱和场；

关于每个存储器元件的Hsw由式

H_{SW} &cong; \sqrt{H_{k} H_{SAT}}

表示，其中H_k表示所述每个存储器元件的所述自由合成反铁磁结构的总的各向异性场，而H_SAT表示关于所述每个存储器元件的所述自由合成反铁磁结构的总的反铁磁耦合饱和场；

N是大于或等于1的整数；

σ_sw是关于<Hsw>的标准偏差；并且

σ_sat是关于<H_SAT>的标准偏差，

并且其中所述自由合成反铁磁结构被配置为具有如下的H_k、H_SAT和N值，即：使得存储器元件阵列是热稳定的，并且所需用于操作的电流低于预定的电流值。

2.权利要求1的磁阻随机存取器件，其中所述阵列的所述每个存储器元件的所述自由合成反铁磁结构的H_k具有不大于15Oe微米除以所述自由合成反铁磁结构的宽度的值，其中所述宽度是与所述自由合成反铁磁结构的长轴正交的所述自由合成反铁磁结构的尺寸，单位为微米。

3.权利要求1的磁阻随机存取器件，其中所述自由合成反铁磁结构包括两个磁部分，所述两个磁部分均包括低磁化材料的层。

4.权利要求3的磁阻随机存取器件，所述至少两个磁部分均包括选自如下材料的材料：镍、铁、钴、镍合金、铁合金和钴合金。

5.权利要求3的磁阻随机存取器件，其中所述低磁化材料掺杂有如下材料中的至少一种材料：钼、钽和硼。

6.权利要求3的磁阻随机存取器件，所述两个磁部分中的至少一个进一步包括高自旋极化材料层。

7.权利要求1的磁阻随机存取器件，其中所述自由合成反铁磁结构包括两个磁部分，所述两个磁部分均具有不大于5nm的厚度。

8.权利要求1的磁阻随机存取器件，其中所述自由合成反铁磁结构具有长度和宽度以及范围为1～3的长/宽比。

9.权利要求8的磁阻随机存取器件，所述自由合成反铁磁结构具有范围为2～2.5的长/宽比。

10.权利要求1的磁阻随机存取器件，所述自由合成反铁磁结构具有范围为150Oe～350Oe的H_SAT值。

11.权利要求1的磁阻随机存取器件，所述自由合成反铁磁结构被配置为具有小于180/w^0.5Oe的H_SAT值，其中w是所述自由合成反铁磁结构的宽度，单位为微米。

12.权利要求1的磁阻随机存取器件，其中所述自由合成反铁磁结构是二阶合成反铁磁结构。

13.权利要求12的磁阻随机存取器件，其中所述自由合成反铁磁结构包括由反铁磁耦合隔层隔开的两个磁部分，以及产生比单独的所述反铁磁耦合隔层更高的反铁磁交换耦合的材料层。

14.权利要求1的磁阻随机存取器件，其中所述自由合成反铁磁结构包括由反铁磁耦合隔层隔开的两个磁部分，其中所述反铁磁耦合隔层的厚度是这样的，即：所述自由合成反铁磁结构是一阶合成反铁磁结构，并且其中所述反铁磁耦合隔层的所述厚度大于所述反铁磁耦合材料的反铁磁耦合饱和场H_SAT最大时的厚度。

15.权利要求1的磁阻随机存取器件，其中所述自由合成反铁磁结构具有各向异性轴，并且具有如下形状：其具有至少一个沿所述各向异性轴安置的锐利的末端。

16.一种用于制造磁电子存储器元件的方法，所述方法包括：

在数位线上面淀积固定磁部分；

在所述固定磁部分上面形成隧道势垒部分；

在所述隧道势垒部分上淀积第一磁部分，所述第一磁部分包括具有不大于Ni₈₀Fe₂₀的磁化的磁化的材料；

在所述第一磁部分上面形成反铁磁耦合层；并且

在所述反铁磁耦合隔层上面淀积第二磁部分，所述第二磁部分包括具有不大于Ni₈₀Fe₂₀的磁化的磁化的材料；并且

在所述第二磁部分上面形成比特线；

其中所述第一磁部分、所述反铁磁耦合层和所述第二磁部分形成自由合成反铁磁结构，并且其中所述第一磁部分和所述第二磁部分被形成为：所述自由合成反铁磁结构平衡，并且具有取向与所述数位线和所述比特线成一角度的合磁矩。

17.权利要求16的用于制造磁电子存储器元件的方法，其中所述第一磁部分和所述第二磁部分均由选自如下材料的材料形成：镍、铁、钴、镍合金、铁合金和钴合金。

18.权利要求17的用于制造磁电子存储器元件的方法，其中淀积第一磁部分的步骤包括：淀积包括选自钼、钽和硼中的至少一种材料的第一磁部分。

19.权利要求17的用于制造磁电子存储器元件的方法，其中淀积第二磁部分的步骤包括：淀积包括选自钼、钽和硼中的至少一种材料的第二磁部分。

20.权利要求16的用于制造磁电子存储器元件的方法，淀积第一磁部分的步骤进一步包括在所述隧道势垒部分上面淀积第一材料层的步骤，所述第一材料层包括具有大于所述第一磁部分的自旋极化的自旋极化的材料，并且淀积第二磁部分的步骤进一步包括淀积第二材料层的步骤，所述第二材料层包括具有如下磁矩的材料，即：所述自由合成反铁磁结构是矩平衡的。