CN100533705C - 半导体集成电路器件的制造方法 - Google Patents

半导体集成电路器件的制造方法 Download PDF

Info

Publication number
CN100533705C
CN100533705C CNB2004100008048A CN200410000804A CN100533705C CN 100533705 C CN100533705 C CN 100533705C CN B2004100008048 A CNB2004100008048 A CN B2004100008048A CN 200410000804 A CN200410000804 A CN 200410000804A CN 100533705 C CN100533705 C CN 100533705C
Authority
CN
China
Prior art keywords
film
moisture
oxide
oxidation
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100008048A
Other languages
English (en)
Other versions
CN1521825A (zh
Inventor
田边义和
酒井哲
夏秋信义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1521825A publication Critical patent/CN1521825A/zh
Application granted granted Critical
Publication of CN100533705C publication Critical patent/CN100533705C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/023—Deep level dopants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/116—Oxidation, differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/935—Gas flow control

Abstract

本发明公开了一种半导体集成电路器件的制造方法，包括以下步骤：(a)在晶片的第一主表面的多个有源区之间形成隔离槽；(b)通过淀积绝缘层在所述隔离槽中形成绝缘区；(c)在步骤(b)之后，使用催化剂将氧气和氢气合成为水蒸汽；(d)保持如此合成的水蒸汽为气态并将其送入处理室中以形成湿氧化气氛；(e)在所述处理室中的湿氧化气氛下，对所述有源区中的一个有源区上方的硅表面部分施行热氧化处理以形成绝缘膜。

Description

半导体集成电路器件的制造方法
本申请是申请日为1998年3月4日、分案提交日为2003年4月25日、申请号为03123307.4、发明名称为“半导体集成电路器件的制造方法”的专利申请的分案申请。
本发明涉及包括半导体器件的半导体集成电路器件的制造方法，特别涉及适用于形成如MOSFET(金属氧化物半导体场效应晶体管)的栅氧化膜(绝缘膜)的技术。
在半导体工业的最初阶段，广泛地使用起泡，即如氧气等的携带气体穿过起泡器中的水。虽然该技术的优点在于可以提供宽范围的湿气含量，但不能避免污染的问题，由此目前已很少使用该技术。因此，已广泛使用的氧气和氢气燃烧法，即致热系统，以避免起泡器的不足。
对于本发明致力于的改进热氧化和为此使用的湿气产生法，以下为已知的现有技术。
(1)在Ohmi的日本专利特许公开No.Hei 6-163517中，介绍了一种在半导体工艺中降低温度的低温氧化技术。在该应用例1申，提出了一种方法，其中氢气添加到包括约99％的氢气和约1％的氧气气体气氛中，添加量从100ppm到1％，在700℃以下特列是450℃以下的氢气燃烧温度通过不锈钢催化剂的作用得到水蒸汽。此外，在应用例2中，指出在由99％的氧气和1％的水蒸汽的气氛中热氧化硅，水蒸汽是使用催化剂在600℃的氧化温度在常压或压力下形成的。
(2)在日本专利特许公开No.Hei 7-321102(Yosikoshi)中介绍了在850℃的氧化温度在很低的湿气浓度下，即0.5ppm的超低湿气含量区域或干燥区域内高温热氧化硅表面，以避免湿气造成的各种问题。
(3)在Honma等人的日本专利特许公开No.Sho60-107840中，介绍了一种硅的热氧化法，其中为了减少在于氧化环境中湿气引起的含水量的变化，有目的地添加根据常规的方法形成的约几十ppm水平的很少量的湿气。
(4)在日本专利特许公开No.5-152282(Ohmi I)中公开了一种具有氢气进料管和加热氢气进料管的装置的热氧化装置，进料管的内表面由Ni(镍)或含Ni的材料构成，以防止如前所述在石英管的端部产生颗粒。在所述热氧化装置中，通过在加热到300℃以上的氢气进料管内使氢气接触Ni(或含Ni的材料)，氢激活的反应物(species)与氧气或含氧气体反应形成水。特别是，随不涉及燃烧的催化系统形成水，由此氢气进料管不可能在它的端部熔化产生颗粒。
(5)在日本专利特许公开No.Hei 6-115903(Ohmi II)中公开了一种湿气产生方法，使用了一种催化系统，包括混合氧气、氢气和惰性气体以制备第一混合气体的混合气体制备步骤，和第一混合气体引入到由具有催化作用并能将氢和氧转变为基团的材料构成的反应管内，加热反应管以使第一混合气体中存在的氢气和氧气反应，由此产生水的湿气产生步骤。
根据该方法，能够在较低温度下进行反应使用的催化材料用做氢气和氧气之间反应使用的反应管。最终，能够在低温下产生水。因此，氢气、氧气和惰性气体的混合气体送入加热的反应管，在反应管内500℃以下的温度氢气和氧气进行完全的反应。由此，在低于燃烧系统的温度下得到含有湿气的气体。
此外，如果从中去掉所有的塑料材料后仅将金属材料用做气体接触部分对金属表面进行钝化处理之后，那么从表面释放出的气体(湿气、碳氢化合物等)量很少。这允许在宽范围的浓度(覆盖ppb到％)中以更高的精确度产生更纯净的湿气。通过在酸或杂质浓度为几ppb以下的弱酸气氛中热处理已进行了电解抛光或电解组合物抛光的不锈钢进行钝化处理。
(6)在日本专利特许公开No.Hei5-141871(Ohmi III)中公开了一种热处理装置，包括至少能够打开和关闭它的开口，通过它取出和放入要处理的产品，具有提供的气体进入其内的供气口的炉芯管，加热炉芯管内部的加热装置，与供气口连接的供气管，以及加热供气管的加热装置，其中至少供气管的内表面由Ni(含Ni的材料)制成。
所述热氧化装置提供有氢激活反应物产生装置，以由氢气或含氢气体形成氢激活反应物，同时不产生等离子体，该装置位于放置在炉芯管内要处理的产品的位置的上游。氢气或含氢气体引入到氢激活反应物产生装置，以产生氢的激活反应物。为此目的，如果其上形成有氧化膜的硅衬底例如放置在炉芯管内作为要处理的产品，那么氢的激活反应物扩散到氧化膜内，终止了氧化膜中和氧化膜/硅界面的悬空键。由此，可以期望得到高可靠性的栅氧化膜。
(7)在Nakamura等人的日本专利特许公开No.Hei 5-144804中，阐述了使用镍催化剂形成的氢激活反应物热处理氧化硅膜的技术。
(8)在电化学协会的电子材料委员会发起的第45届半导体集成电路技术的论文集的128到133页，报导了强还原气氛中的硅氧化工艺，在强还原气氛中主要包括使用催化剂产生的适用于快闪存储器的隧道氧化膜的氢基和来自湿气的氢。
(9)在Ohmi的日本专利特许公开No.Hei 6-120206中，介绍了一种烧结技术，使用借助镍催化剂产生的氢的激活反应物，用于绝缘和隔离选择性外延生长区的绝缘膜。
(10)在Kobayashi等人的日本专利特许公开No.Sho59-132136中，介绍了一种在湿气和通常方法产生的氢气的氧化和还原性混合气氛中氧化和还原硅以及难熔金属的工艺。
在大多数近来根据深亚微米设计原则制造的MOS器件中，需要形成10nm以下很薄的栅氧化膜，以保持精细分开的元件的电特性。例如，栅长度为0.35μm时，栅氧化膜的需要厚度约9nm。如果栅长度为0.25μm，可以假定氧化膜的厚度变得很薄，约4nm。
一般来说，在干氧气氛中形成热氧化膜。形成栅氧化膜时，通常使用湿氧化工艺(湿气的局部压力的比例通常为几十％)，原因是可以减小膜中缺陷的密度。根据湿氧化工艺，在氧气的气氛中燃烧氢气的结果形成湿气，湿气和氧气一起提供到半导体晶片的表面(例如，制造集成电路的晶片或集成电路的晶片)，由此形成氧化膜。考虑到氢气的燃烧，氧气已预先充分地流过之后再点燃氢气，以便避免爆炸的危险。此外，氢气+氧气的混合气体中作为氧化反应物的湿气的浓度增加到约40％的水平(在气氛中的总压力中湿气占据的局部压力)。
然而，应指出的是以上的燃烧系统有以下问题：由于点燃并燃烧氢气的同时从固定在氢气提供管端部的石英喷嘴注入，当氢气的量太小时，反应火焰太靠近喷嘴；最终喷嘴被施加其上的热熔化，产生颗粒，成为半导体晶片的污染源(相反，如果氢气的量增加过量，反应火焰到达燃烧管的端部，所以使石英壁熔化，由此产生颗粒，或者火焰在壁表面冷却并熄灭，由此存在安全问题)。此外，在燃烧系统中，水+作为氧化反应物的氧气的混合气体中的湿气浓度很高以至氢气和OH基被吸入栅氧化膜。由此，如Si-H键、Si-OH等的结构缺陷容易在薄膜中或在与硅衬底的界面产生。通过施加如热载流于注入等的电压应力可以断开这些键，形成电荷陷阱，由此降低了如阈值电压变化等的膜的电特性。
应该指出的是在本发明人的日本专利特许公开No.Hei9-172011和本发明人和Ohimi等人的国际专利公开No.PCT/JP97/00188(国际申请日：1997年1月27日)中介绍了这些情况的具体内容和使用新颖的催化剂的改进的水形成装置的详细内容。
根据我们的研究，已知的氧化形成方法很难厚度均匀且高精度地形成高质量5nm以下很薄的栅氧化膜(实际上当厚度超过5nm时，也期望得到类似的效果)。不必说，形成较厚的膜在许多方面同样不令人满意。
为了形成均匀厚度高精度的很薄氧化膜，需要在低于形成较厚氧化膜的氧化膜生长速率和更稳定的氧化条件下形成膜。例如，在使用以上介绍的这种燃烧系统的氧化膜形成方法中，可以将水+作为氧化反应物的氧气的混合气体中的湿气浓度仅控制在从18％到约40％的浓度范围内。在这些条件下，薄氧化膜的氧化膜生长速率很高，由此可以在很短的时间内形成膜。另一方面，如果氧化在800℃以下的晶片温度进行以降低膜生长速率，那么膜质量降低(当然通过适当地控制其它的参数本发明也适用于800℃以下的温度范围)。
为了形成清洁的氧化膜，需要预先通过湿清洗除去形成在半导体晶片表面上的低质量的氧化膜。然而，在将晶片从湿清洗步骤传送到氧化步骤期间，薄自然氧化膜不可避免地形成在晶片表面上。此外，在氧化步骤中，通过在预定的氧化之前通过接触氧化反应物中的氧，不希望的初始氧化膜形成在晶片表面上。特别是，使用燃烧系统的氧化膜形成方法，充分流过氧气之后燃烧氢气，以避免氢气爆炸的危险，由此晶片表面暴露到氧气的时间延长，由此形成厚初始氧化膜(现已知道在正常的压力下、560℃以上的温度、4％以上的氢气含量和足够的氧气含量下发生氢气的爆炸性燃烧，即“爆炸”。)
由此，实际的氧化膜的结构包括：除了预定的氧化形成的氧化膜之外，还包括自然氧化膜和初始氧化膜。这些自然氧化膜和初始氧化膜质量都比预定的真正的氧化膜低。因此，为了得到高质量的氧化膜，需要将低质量膜与整个氧化膜的比例抑制到尽可能低的水平。然而，当根据已知的氧化膜形成方法形成很薄的氧化膜时，这些较低质量膜的比例显著增加。
例如，当使用公知的氧化膜形成方法形成9nm厚的氧化膜时，其中氧化膜中的自然氧化膜和初始氧化膜的厚度假定分别为0.7nm和0.8nm，那么真正的氧化膜的厚度为9-(0.7+0.8)＝7.5nm。整个氧化膜中真正的氧化膜的比例约83.3％。然而，当根据已知的氧化膜形成方法形成4nm厚的氧化膜时，自然氧化膜和初始氧化膜的厚度没有变化仍分别为0.7nm和0.8nm，那么由此真正的氧化膜的厚度为4-(0.7+0.8)＝2.5nm，它的比例降低到62.5％。特别是，如果根据公知的氧化膜形成方法形成很薄的氧化膜时，不仅不能确保膜厚度均匀和精度，而且膜的质量降低。
为了解决以上问题，我们注意了Ohmi等人使用催化剂的湿气产生法。根据我们的研究，这些方法在假设“氢基的寿命很长”的基础上强调了氢基的强还原作用。因此，显然这些方法不能适用于半导体集成电路的大规模生产工艺。换句话说，为了适合于半导体工艺，我们发现需要在以下的假设的基础上研究需要的参数，即“氢基的寿命很短，在催化剂上产生基团，并且基团化学结合或返回到催化剂上或催化剂附近的基态”。
此外，根据本发明人，现已清楚从0到10ppm范围的湿气的分压比例属于干区域，其中相对于下文介绍的精细工艺中栅氧化膜等需要的膜质量，出现所谓的干氧化性质比所谓的湿氧化差。
类似地，我们发现湿气分压比例从10ppm到1.0 x 103ppm(即，0.1％)范围的超低湿气区基本上显示出与干氧化大体上相同的特性。
此外，还发现从0.1％到10％范围的低湿气分压比例的湿区域中的热氧化(特别是，在0.5％到5％范围内的湿气分压比例的低温区域)特性相对好于其它区域中的热氧化性质(包括干区域，在10％以上的燃烧系统中通常使用的区域，以及具有使用起泡器等得到的几十％湿气浓度的高湿气区域)。
本发明的一个目的是提供一种形成均匀厚度和高精度的高质量很薄氧化膜的技术。
为此，本发明提供一种半导体集成电路器件的制造方法，包括以下步骤：
(a)在第一热处理室外部布置的湿气合成单元中，使用催化剂用氧气和氢气合成第一湿气；
(b)保持第一湿气为气态，并且将它转移至第一热处理室中；
(c)通过热氧化处理，在第一热处理室中的包含第一湿气的第一气氛中，在晶片的第一主表面上或其上方形成第一氧化硅膜；
(d)在步骤(a)之前或步骤(c)之后，通过氢气和氧气之间的热反应生成第二湿气，而不使用催化剂合成第二湿气；
(e)通过热氧化处理，在第二热处理室中的包含第二湿气的第二气氛中，在晶片的所述第一主表面上或其上方形成第二氧化硅膜。
从本说明书的介绍和附图中本发明的以上和其它的目的以及新颖的特点变得很明显。
在本说明书中，典型的发明简要地总结如下。
本发明的半导体集成电路器件的制造方法包括步骤(a)和(b)。
(a)通过催化作用由氢气和氧气产生水的步骤，以及
(b)将含有低浓度水的氧气输送到加热到预定温度的半导体晶片的主表面或附近，形成厚度为5nm以下的氧化膜，氧化膜的形成速率足以确保至少形成氧化膜的精度和氧化膜厚度的均匀性的步骤。
在本发明的半导体集成电路器件的制造方法中，氧化膜包括MOSFET的栅氧化膜。
在本发明的半导体集成电路器件的制造方法中，氧化膜厚度为3nm以下。
在本发明的半导体集成电路器件的制造方法中，半导体晶片加热到800℃到900℃的温度。
本发明的半导体集成电路器件的制造方法还包括：步骤(b)之后，氧化并氮化处理半导体晶片的主表面，在氧化膜和衬底之间的界面分离氮气。
在本发明的半导体集成电路器件的制造方法中，通过一次晶片处理形成氧化膜。
在本发明的半导体集成电路器件的制造方法中，以分批方式形成氧化膜。
本发明的半导体集成电路器件的制造方法包括以下步骤(a)和(b)。
(a)通过催化作用由氢气和氧气形成水的步骤，以及
(b)将含有水的浓度足以提供初始击穿电压好于至少无湿气干氧气气氛中形成的氧化膜的击穿电压的氧气，送到加热到预定温度的半导体晶片的主表面或附近，形成5nm以下厚度的氧化膜的步骤。
在本发明的半导体集成电路器件的制造方法中，水的浓度为40％以下。
在本发明的半导体集成电路器件的制造方法中，水的浓度范围为0.5到5％。
本发明的半导体集成电路器件的制造方法包括以下步骤(a)到(c)。
(a)将主表面上形成有第一氧化膜的半导体晶片传送到清洗单元，其中通过湿清洗除去第一氧化膜的步骤，
(b)将半导体晶片不接触空气从清洗单元传送到惰性气体气氛中的氧化单元的步骤，以及
(c)在足以确保至少形成氧化膜的精度和氧化膜厚度中的均匀性的氧化膜生长速率下，将含有通过催化作用由氢气和氧气产生的低浓度水的氧气，送到加热到预定温度的半导体晶片的主表面或附近，形成5nm以下厚度的第二氧化膜的步骤。
在本发明的半导体集成电路器件的制造方法中，第二氧化膜包括在除去第一氧化膜和形成第二氧化膜之间的过程中，不希望地形成在半导体晶片的表面上的自然氧化膜，和通过接触氧气不希望地形成在半导体晶片表面上的初始氧化膜，其中自然氧化膜和初始氧化膜的总厚度不大于第二氧化膜的总厚度的1/2。
在本发明的半导体集成电路器件的制造方法中，自然氧化膜和初始氧化膜的总厚度不大于第二氧化膜的总厚度的1/3。
在本发明的半导体集成电路器件的制造方法包括以下步骤：在半导体晶片的第一和第二区域上形成第一氧化膜，除去形成在半导体晶片第一区域上第一氧化膜，在留在半导体晶片的第一和第二区域中的第一绝缘膜上形成第二氧化膜，其中根据以上限定的任何一种方法形成第一和第二氧化膜中的至少一个。
本发明的主要特点编号列举如下。
1.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用催化剂在500℃以下的温度由氧气和氢气制备湿气，以及
(b)通过不是主要包括氢气的氧化性气氛中的热氧化在硅的表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜，其中制备的湿气的分压与总气压的比值在0.5到5％的范围内，晶片上的硅表面加热到800℃以上(本领域中已公知，这里用于气体使用的术语“主要”是指气氛中计划的成分浓度最大)。
2.一种以上1中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
3.一种以上1或2中陈述的半导体集成电路器件的制造方法，其中通过催化剂对氧气和氢气的混合气体的作用进行湿气的制备。
4.一种以上1到3中任何一个陈述的半导体集成电路器件的制造方法，其中进行热氧化同时输送氧化性气氛到晶片的周围。通过催化剂对氧气和氢气的混合气体的作用进行湿气的制备。
5.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用催化剂在500℃以下的温度由氧气和氢气制备湿气，以及
(b)通过热氧化在含有氧气的氧化性气氛中在硅的表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜，其中制备的湿气的分压与总气压的比值在0.5到5％的范围内，晶片上的硅表面加热到800℃以上。
6.一种以上5中陈述的半导体集成电路器件的制造方法，其中使用热壁炉进行热氧化。
7.一种以上5中陈述的半导体集成电路器件的制造方法，其中使用灯加热炉进行热氧化。
8.一种以上5到7中任何一个陈述的半导体集成电路器件的制造方法，其中用除湿气以外的气体稀释之后，输送含有制备的湿气的气体作为氧化性气氛。
9.一种以上5到8中任何一个陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(c)在含有氧化氮的气氛中表面处理已形成有氧化膜的晶片，不将晶片暴露到空气或其它氧化性气氛中。
10.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用催化剂在500℃以下的温度产生湿气，以及
(b)通过含有氧气的氧化性气氛中的热氧化在硅的表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜，其中制备的湿气的分压与总气压的比值在0.5到5％的范围内，晶片上的硅表面加热到800℃以上。
11.一种以上10中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
12.一种以上10到11中任何一个陈述的半导体集成电路器件的制造方法，其中进行热氧化同时输送氧化性气氛到晶片的周围
13.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用催化剂在500℃以下的温度由氧气和氢气制备湿气，以及
(b)通过热氧化同时输送含有氧气的氧化性气氛在硅的表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜，其中制备的湿气的分压与总气压的比值在0.5到5％的范围内，环绕硅表面加热到800℃以上的晶片。
14.一种以上13中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
15.一种以上13或14中陈述的半导体集成电路器件的制造方法，其中通过催化剂对氧气和氢气的混合气体的作用进行湿气的制备。
16.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用催化剂在500℃以下的温度由氧气和氢气制备湿气，以及
(b)通过氧化单元中的热氧化同时输送含有氧气的氧化性气氛在硅的表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜，在氧化性气氛中制备的湿气的分压与总气压的比值在0.5到5％的范围内，环绕硅表面加热到800℃以上的晶片或通过湿气制备单元和氧化单元之间提供的窄部分上。
17.一种以上16中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
18.一种以上16或17中陈述的半导体集成电路器件的制造方法，其中通过催化剂对氧气和氢气的混合气体的作用进行湿气的制备。
19.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用催化剂由氧气和氢气制备湿气；
(b)用不是湿气的第二种气体稀释含有如此制备的湿气的第一种气体；
(c)将稀释的第一种气体引入到处理的区域内；以及
(d)在处理区域中如此引入的第一种气体的气氛中在晶片的硅表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜。
20.一种以上19中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
21.一种以上19或20中陈述的半导体集成电路器件的制造方法，其中在800℃以上的温度进行热氧化。
22.一种以上19到21中任何一个陈述的半导体集成电路器件的制造方法，其中进行热氧化同时将氧化性气氛输送到晶片周围。
23.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)通过制备湿气的催化剂对氧气和氢气的混合气体的作用制备含有湿气的第一种气体；
(b)用不是湿气的第二种气体稀释第一种气体；
(c)将稀释的第一种气体引入到处理的区域内；以及
(d)在处理区域中如此引入的第一种气体的气氛中在晶片的硅表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜。
24.一种以上23中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
25.一种以上23或24中陈述的半导体集成电路器件的制造方法，其中在800℃以上的温度进行热氧化。
26.一种以上23到25中任何一个陈述的半导体集成电路器件的制造方法，其中进行热氧化同时将氧化性气氛输送到环绕晶片周围。
27.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)通过催化剂的作用制备含有湿气的第一种气体；
(b)用不是湿气的第二种气体稀释第一种气体；
(c)将稀释的第一种气体引入到处理的区域内；以及
(d)在处理区域中如此引入的第一种气体的气氛中在晶片的硅表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜。
28.一种以上27中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
29.一种以上27或28中陈述的半导体集成电路器件的制造方法，其中在800℃以上的温度进行热氧化。
30.一种以上27到29中任何一个陈述的半导体集成电路器件的制造方法，其中进行热氧化同时将氧化性气氛输送到晶片周围。
31.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)通过催化剂对氧气和氢气的混合气体的作用制备含有湿气的第一种气体；
(b)用不是湿气的第二种气体稀释第一种气体；
(c)将稀释的第一种气体引入到处理的区域内；以及
(d)在处理区域中如此引入的第一种气体的气氛中在晶片的硅表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜。
32.一种以上31中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
33.一种以上31或32中陈述的半导体集成电路器件的制造方法，其中在800℃以上的温度进行热氧化。
34.一种以上31到33中任何一个陈述的半导体集成电路器件的制造方法，其中进行热氧化同时将氧化性气氛输送到晶片的周围。
35.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)对晶片的硅表面进行表面处理清洗表面或除去其上的表面膜；
(b)以上步骤之后，将晶片传送到氧化单元，晶片基本上没有暴露到氧化气氛；
(c)使用催化剂由氧气和氢气制备湿气；以及
(d)在含有制备的湿气的气氛中通过热氧化在硅表面上形成氧化硅膜。
36.一种以上35中陈述的半导体集成电路器件的制造方法，其中氧化硅膜作为MOS晶体管的栅电极。
37.一种以上36中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(e)在含有氧化氮的气氛中表面处理已形成有氧化膜的晶片，不将晶片暴露到空气或其它氧化性气氛中。
38.一种以上37中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(f)通过汽相淀积形成电极材料作为栅电极，并且不将如此表面处理的晶片暴露到空气或其它氧化性气氛中。
39.一种以上36中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(f)通过汽相淀积形成电极材料作为栅电极，并且不将已形成有氧化膜的晶片暴露到空气或其它氧化性气氛中。
40.一种以上36到39中任何一个陈述的半导体集成电路器件的制造方法，其中使用灯加热进行热氧化。
41.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)对晶片的硅表面进行表面处理清洗表面或除去表面膜；
(b)以上步骤之后，将晶片传送到氧化单元，晶片基本上没有暴露到氧化气氛；
(c)使用催化剂制备湿气；以及
(d)在含有制备的湿气的气氛中通过热氧化在硅表面上形成氧化硅膜。
42.一种以上41中陈述的半导体集成电路器件的制造方法，其中氧化硅膜作为MOS晶体管的栅电极。
43.一种以上42中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(e)在含有氧化氮的气氛中表面处理已形成有氧化膜的晶片，不将晶片暴露到空气或其它氧化性气氛中。
44.一种以上43中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(f)通过汽相淀积形成电极材料作为栅电极，并且不将如此表面处理的晶片暴露到空气或其它氧化性气氛中。
45.一种以上42中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(f)通过汽相淀积形成电极材料作为栅电极，并且不将已形成有氧化膜的晶片暴露到空气或其它氧化性气氛中。
46.一种以上41到45中任何一个陈述的半导体集成电路器件的制造方法，其中使用灯加热进行热氧化。
47.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用催化剂由氧气和氢气制备湿气；以及
(b)通过热氧化在含有由此制备的湿气的气氛中在硅的表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜；以及
(c)以上步骤之后，在含有氧化氮的气氛中表面处理已形成有氧化硅膜的晶片，不将晶片暴露到空气或其它氧化性气氛中。
48.一种以上47中陈述的半导体集成电路器件的制造方法，其中氧化硅膜作为MOS晶体管的栅电极。
49.一种以上47中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(e)在含有氧化氮的气氛中表面处理所述氧化膜已形成其上的所述晶片，同时不将所述晶片暴露到空气或其它的氧化气氛。
50.一种以上49中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(f)通过汽相淀积形成电极材料作为栅电极，并且不将如此表面处理的晶片暴露到空气或其它氧化性气氛中。
51.一种以上48中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(f)通过汽相淀积形成电极材料作为栅电极，并且不将已形成有氧化膜的晶片暴露到空气或其它氧化性气氛中。
52.一种以上47到51中任何一个陈述的半导体集成电路器件的制造方法，其中使用灯加热进行热氧化。
53.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)在晶片的硅表面上形成元件隔离槽；
(b)在元件隔离槽上由外部形成绝缘膜；
(c)平坦硅表面露出要形成热氧化膜的部分硅表面；以及
(d)使用催化剂制备湿气，并在含有湿气的气氛中暴露部分上形成热氧化膜，作为场效应晶体管的栅绝缘膜。
54.一种以上53中陈述的半导体集成电路器件的制造方法，其中使用化学机械法进行平坦化。
55.一种以上53或54中陈述的半导体集成电路器件的制造方法，其中使用化学机械抛光进行平坦化。
56.一种以上53到55中任何一个陈述的半导体集成电路器件的制造方法，其中通过CVD(化学汽相淀积)形成来自外部的绝缘膜。
57.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)在晶片的硅表面上形成元件隔离槽；
(b)通过淀积在元件隔离槽上形成绝缘膜；
(c)使用催化剂制备湿气并形成热氧化膜，作为元件隔离槽环绕的硅表面上的场效应晶体管的栅绝缘膜。
58.一种以上57中陈述的半导体集成电路器件的制造方法，还包括以下步骤：
(d)步骤(b)之后平坦硅表面露出部分要形成热氧化膜的硅表面。
59.一种以上57或58中陈述的半导体集成电路器件的制造方法，其中通过化学机械法进行平坦化。
60.一种以上57到59中任何一个陈述的半导体集成电路器件的制造方法，其中使用化学机械抛光进行平坦化。
61.一种以上57到60中任何一个陈述的半导体集成电路器件的制造方法，其中通过CVD(化学汽相淀积)形成来自外部的绝缘膜。
62.一种半导体集成电路器件的制造方法，包括以下步骤：在氧化性气氛中借助灯加热晶片的硅表面，其中湿气的分压与总气压的比值在0.5到5％的范围内，由此通过热氧化在硅表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜。
63.一种以上62中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
64.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)通过催化剂对氧气和氢气的混合气体的作用制备含有湿气的第一种气体；
(b)用第二种气体稀释第一种气体；
(c)将如此稀释的第一种气体引入到气体处理区域内；以及
(d)在处理区域中如此引入的第一种气体的气氛中，通过热氧化在晶片的硅表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜。
65.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)将未处理的晶片引入到氧化单元内，氧化单元预处理到湿气不凝结的温度，并基本上保持在非氧化性气氛中；以及
(b)在氧化区域的氧化性气氛中，借助灯加热硅表面进行热氧化，在晶片的硅表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜，在氧化性气氛中湿气的分压与总气压的比值在0.1％以上的范围内。
66.一种以上62中陈述的半导体集成电路器件的制造方法，其中非氧化性气氛主要包括氮气和少量的氧气。
67.一种以上65或66中陈述的半导体集成电路器件的制造方法，其中预加热的温度在100℃到500℃的范围内。
68.一种以上65到67中任何一个陈述的半导体集成电路器件的制造方法，其中氧化处理时晶片的表面温度为700℃以上。
69.一种以上65到68中任何一个陈述的半导体集成电路器件的制造方法，其中非氧化性气氛预加热到湿气不凝结的温度，并随后引入到氧化单元内。
70.一种以上65到69中任何一个陈述的半导体集成电路器件的制造方法，其中晶片预加热到湿气不凝结的温度，并随后引入到氧化单元内。
71.一种半导体集成电路器件的制造方法，包括以下步骤：在氧化性气氛中通过热氧化形成氧化硅膜，作为场效应晶体管的栅绝缘膜，厚度为5nm以下，在氧化性气氛中湿气的分压与总气压的比值在0.5到5％的范围内，晶片的硅表面加热到800℃以上。
72.一种以上71中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
73.一种以上71或72中陈述的半导体集成电路器件的制造方法，其中进行热氧化同时将氧化性气氛输送到晶片的周围。
74.一种半导体集成电路器件的制造方法，包括以下步骤：在氧化性气氛中通过热氧化形成氧化硅膜，作为快闪存储器的隧道绝缘膜，在氧化性气氛中湿气的分压与总气压的比值在0.5到5％的范围内。
75.一种以上74中陈述的半导体集成电路器件的制造方法，其中氧化性气氛含有氧气作为它的主要成分。
76.一种以上74或75中陈述的半导体集成电路器件的制造方法，其中进行热氧化同时将氧化性气氛输送到晶片的周围。
77.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)使用催化剂产生湿气；
(b)在第一氧化单元中在第一硅表面区域中形成第一热氧化膜，同时将含有使用催化剂产生的混合气体的常压气体输送到第一氧化单元；
(c)在步骤(a)之前或步骤(b)之后燃烧氧气和氢气产生湿气；以及
(d)在第二硅表面区域中形成第二热氧化膜，同时将含有燃烧产生的湿气的常压气体输送到第一或第二氧化单元。
78.一种半导体集成电路器件的制造方法，包括以下步骤：在氧化性气氛中晶片的主表面上的硅表面上形成氧化硅膜，作为MOS晶体管的栅绝缘膜，在氧化性气氛中湿气的分压与总气压的比值在0.5到5％的范围内，其中晶片的硅表面加热到800℃以上，同时保持晶片的主表面基本上水平。
79.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)在含氧量与化学计算比与水和氢气的非化学计算比相比不会发生爆炸的温度条件下，使用催化剂由含有氧气的混合气体制备湿气；以及
(b)在含有如此制备的湿气的氧化性气氛中通过热氧化在晶片的硅表面上形成氧化硅膜。
80.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)将要处理的晶片引入到加热到700℃以上的高温氧化单元内，并保持少量的氧气不足以进行氧化的非氧化性气氛中；
(b)使用催化剂在500℃以下由氧气和氢气制备湿气；以及
(c)在氧化性气氛中，在氧化单元中通过热氧化在晶片的硅表面上形成氧化硅膜，作为场效应晶体管的栅绝缘膜，氧化性气氛中湿气的分压与总气压的比值在0.5到5％的范围内，晶片的硅表面加热到700℃以上。
本发明的以上和其它的特点总结如下。
A.一种半导体集成电路器件的制造方法，特征在于包括以下步骤(a)和(b)：
(a)通过催化作用由氢气和氧气产生水的步骤，以及
(b)将含低浓度水的氧气输送到加热到预定温度的半导体晶片的主表面附近，形成5nm以下厚度的氧化膜，氧化膜形成速率足以确保至少形成氧化膜的精度和氧化膜厚度的均匀性的步骤。
在本发明的半导体集成电路器件的制造方法中，氧化膜包括MOSFET的栅氧化膜。
在本发明的半导体集成电路器件的制造方法中，氧化膜厚度为3nm以下。
在本发明的半导体集成电路器件的制造方法中，半导体晶片加热到800℃到900℃的温度。
本发明的半导体集成电路器件的制造方法还包括：步骤(b)之后，氧化并氮化处理半导体晶片的主表面，在氧化膜和衬底之间的界面分离氮气。
在本发明的半导体集成电路器件的制造方法中，通过一次晶片处理形成氧化膜。
在本发明的半导体集成电路器件的制造方法中，以分批方式形成氧化膜。
本发明的半导体集成电路器件的制造方法包括以下步骤(a)和(b)。
(a)通过催化作用由氢气和氧气产生水；以及
(b)将含有低浓度水的氧气输送到加热到预定温度的半导体晶片的主表面或附近，形成厚度为5nm以下的氧化膜，氧化膜的形成速率足以确保至少形成氧化膜的精度和氧化膜厚度的均匀性。
B.一种如以上A中陈述的半导体集成电路器件的制造方法，特征在于氧化膜作为MOSFET的栅氧化膜。
C.一种如以上A中陈述的半导体集成电路器件的制造方法，特征在于氧化膜的厚度为3nm以下。
D.一种如以上A中陈述的半导体集成电路器件的制造方法，特征在于半导体晶片的加热温度从800到900℃。
E.一种如以上A中陈述的半导体集成电路器件的制造方法，特征在于(b)步骤之后，氧化和氮化半导体晶片的主表面，使氮在氧化膜和衬底之间的界面分离。
F.一种如以上A中陈述的半导体集成电路器件的制造方法，特征在于通过单晶片处理形成氧化膜。
G.一种如以上A中陈述的半导体集成电路器件的制造方法，特征在于以分批的方式形成氧化膜。
H.一种半导体集成电路器件的制造方法，特征在于包括步骤(a)和(b)：
(a)通过催化作用由氢气和氧气形成水；以及
(b)将含有水的浓度足以提供初始击穿电压好于至少无水干氧气气氛中形成的氧化膜的击穿电压的氧气，送到加热到预定温度的半导体晶片的主表面或附近，形成5nm以下厚度的氧化膜。
I.一种如以上H中陈述的半导体集成电路器件的制造方法，特征在于水的浓度为40％以下。
J.一种如以上H中陈述的半导体集成电路器件的制造方法，特征在于水的浓度范围从0.5到5％。
K.一种如以上H中陈述的半导体集成电路器件的制造方法，特征在于氧化膜的厚度为3nm以下。
L一种半导体集成电路器件的制造方法，特征在于包括步骤(a)到(c)：
(a)将主表面上形成有第一氧化膜的半导体晶片传送到清洗单元，其中通过湿清洗除去第一氧化膜；
(b)将半导体晶片从清洗单元传送到惰性气体气氛中的氧化单元，同时半导体晶片不接触空气；以及
(c)在足以确保至少形成氧化膜的精度和氧化膜厚度中的均匀性的氧化膜生长速率下，将含有通过催化作用由氢气和氧气产生的低浓度水的氧气，送到加热到预定温度的半导体晶片的主表面或附近，在半导体晶片的主表面上形成5nm以下厚度的第二氧化膜。
M.一种如以上L中陈述的半导体集成电路器件的制造方法，特征在于氧化膜的厚度为3nm以下。
N.一种半导体集成电路器件的制造方法，特征在于第二氧化膜包括作为它的一部分不希望地形成在半导体晶片表面上的自然氧化膜，和在除去第一氧化膜和形成第二氧化膜之间的过程中，通过接触氧气不希望地形成在半导体晶片表面上的初始氧化膜，其中自然氧化膜和初始氧化膜的总厚度不大于第二氧化膜总厚度的1/2。
O.一种如以上L中陈述的半导体集成电路器件的制造方法，特征在于自然氧化膜和初始氧化膜的总厚度不大于第二氧化膜总厚度的1/3。
P.一种半导体集成电路器件的制造方法，特征在于包括以下步骤：在半导体晶片的第一和第二区域上形成第一氧化膜，除去形成在半导体晶片第一区域上第一氧化膜，在半导体晶片的第一区域和留在第二区上的第一绝缘膜上形成第二氧化膜，其中根据以上1中所述的包括步骤(a)和(b)的方法形成的至少一个第一和第二氧化膜中的一个。
图1为示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图2为示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图3为示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图4为示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图5为示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图6为示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图7为示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图8为示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图9为形成栅氧化膜使用的单晶片型氧化膜形成装置的示意图。
图10为示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图11(a)示出了氧化膜形成室布局的一个例子的示意性平面图，(b)为沿线(a)的B-B’截取的剖面图。
图12(a)示出了氧化膜形成室布局的另一个例子的示意性平面图，(b)为沿线(a)的B-B’截取的剖面图。
图13示出了连接到膜形成室的催化剂类型的湿气发生器的示意图。
图14为图13的部分示意性放大图。
图15示出了栅氧化膜形成顺序的一个例子的示意图。
图16示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图17为示出了湿气浓度与氧化膜生长速率之间的关系曲线。
图18为示出了湿气浓度与MOS二极管的氧化膜的初始阈值压力之间的关系曲线。
图19为示出了湿气浓度与MOS二极管的氧化膜的初始击穿电压之间的关系曲线。
图20为栅氧化膜面内晶片中膜厚度分布的示意图。
图21为氧化膜中成分细节的曲线图。
图22示出了根据本发明的实施例1半导体集成电路器件的制造方法的主要部分的剖面图。
图23示出了根据本发明实施例1的半导体集成电路器件的制造方法的主要部分的剖面图。
图24示出了根据本发明实施例1的半导体集成电路器件的制造方法的主要部分的剖面图。
图25示出了根据本发明实施例1的半导体集成电路器件的制造方法的主要部分的剖面图。
图26示出了根据本发明实施例1的半导体集成电路器件的制造方法的主要部分的剖面图。
图27示出了根据本发明实施例2的半导体集成电路器件的制造方法的主要部分的剖面图。
图28示出了根据本发明实施例2的半导体集成电路器件的制造方法的主要部分的剖面图。
图29示出了根据本发明实施例2的半导体集成电路器件的制造方法的主要部分的剖面图。
图30示出了氧化膜形成室布局的一个例子的示意图。
图31示出了栅氧化膜形成顺序的一个例子的示意图。
图32示出了根据本发明实施例1的半导体集成电路器件的制造方法的主要部分的剖面图。
图33示出了根据本发明氧化膜的形成方法的另一个实施例的示意图。
图34示出了根据本发明另一实施例的半导体集成电路器件的制造方法的主要部分的剖面图。
现在根据附图详细地介绍本发明的实施例。在示出本发明实施例的附图中，相同的参考数字表示具有相同功能的相同部件，对其不做重复说明。
为了方便起见，分几个例子或几项介绍发明，但实际上这些实施例或项目并不是独立的，而是彼此相关的以构成其它实施例等变例，具体步骤或工艺的细节，或在一些步骤中使用的设备。特别是，如果在一个实施例中介绍的独立的装置或处理单元可以适用于其它的实施例，这些装置或处理单元在其它的实施例中没有重复地介绍。相反，独立示出的各装置或处理单元可以适用于其它的实施例，在其它的实施例中没有重复地介绍它们。
(半导体工艺A)
参考图1到26(主要是图1到8、10、16以及22到26)介绍根据本实施例的CMOSFET(互补金属氧化物半导体场效应晶体管)的制造方法。
如图1所示，热处理电阻率约10Ωcm的单晶硅制成的半导体衬底1，形成主表面上厚度约10nm的氧化硅膜2(热氧化工艺Al)，然后在氧化硅膜2上通过CVD法淀积约100nm厚的氮化硅膜3。此后，如图2所示，光刻胶4形成在氮化硅膜3上，由此可开出元件隔离区，之后通过光刻胶4的掩模构图氮化硅膜3。
之后，除去光刻胶4之后，如图3所示，通过氮化硅膜3的掩模连续地腐蚀氧化硅膜2和半导体衬底1，在半导体衬底1中形成约350nm深的槽5a，在900到1150℃的温度下热氧化在槽5a的内壁上形成氧化硅膜6(热氧化工艺A2)。
如图4所示，使用例如臭氧(O3)和四乙氧基硅烷((C2H5O)4Si)作为源气体根据CVD法在半导体衬底1上淀积厚度约800nm的氧化硅膜7。此后，如图5所示，通过化学机械抛光(CMP)抛光氧化硅膜7，使用氮化硅膜3作为抛光终止膜使氧化硅膜7仅留在槽5a的内部，由此形成元件隔离槽5，之后在约1000℃下进行热处理，致密元件隔离槽5内的氧化硅膜7。
接下来，通过用磷酸的湿腐蚀除去氮化硅膜3，之后，如图6所示，通过在p沟道型MOSFET形成区(图中的左侧)有开口的光刻胶8作为掩模，形成n型阱的杂质离子注入到半导体衬底1内。此外，离子注入控制p沟道型MOSFET阈值电压的杂质。使用例如P(磷)在能量为360KeV和剂量为1.5 x 1012/cm2的条件下离子注入形成n型阱的杂质。
除去光刻胶8之后，如图7所示，通过在n沟道型MOSFET形成区(图中的右侧)有开口的光刻胶9作为掩模，形成p型阱的杂质离子注入到半导体衬底1内。离子注入控制n沟道型MOSFET阈值电压的杂质。使用例如B(硼)作为形成p型阱的杂质，在能量为200KeV和剂量为1.0 x 1013/cm2的条件下离子注入。此外，使用例如氟化硼(BF2)作为控制阈值电压的杂质，在能量为40KeV和剂量为2 x 1012/cm2的条件下离子注入。
接下来，除去光刻胶9之后，如图8所示，在950℃下热处理半导体衬底1约1分钟，使n型杂质和p型杂质扩散，由此在p沟道型MOSFET形成区的半导体衬底1中形成n型阱。同时，在n沟道型MOSFET形成区和它的表面附近的n型区13内形成p型阱。
之后，根据以下的工序(热氧化工艺A2)栅氧化膜分别形成在n型阱10和p型阱11的表面上。
图9为形成栅氧化膜使用的单晶片型氧化膜形成装置的示意图。如图所示，氧化膜形成装置100连接在形成栅氧化膜之前通过湿清洗系统除去半导体晶片1A表面上的氧化膜的清洗设备101的下游。当在处理系统中进行这种清洗氧化时，以在清洗设备中进行了清洗处理的半导体晶片1A在短时间内被传送到氧化膜形成装置100，同时使半导体晶片1A不接触空气。由此，从除去氧化膜到形成栅氧化膜期间，尽可能防止半导体晶片1A的表面上形成自然氧化膜。
装载在清洗设备101的装载器102中的半导体晶片1A首先传送到清洗室103，在其中用例如NH4OH+H2O2+H2O制成的清洗溶液对它进行清洗处理，之后再传送到氢氟酸清洗室104，在其中用稀释的氢氟酸(HF+H2O)对晶片进行清洗处理，从它的表面除去氧化硅膜(图10)。此后，半导体晶片1A传送到干燥室105，并从它的表面除去湿气。要将留在半导体晶片1A表面上的湿气除去到满意的程度，因为湿气会在栅氧化膜和栅氧化膜/硅之间的界面产生如Si-H和Si-OH等的结构缺陷。
干燥处理完成之后得到的半导体晶片1A马上穿过缓冲区106传送到氧化膜形成装置。
氧化膜形成装置100由多室系统组成，包括例如氧化膜形成单元107、氧化氮化膜形成室108、清洗台109、装载器/卸载器110等。位于装置中心的传输系统112提供有在以上各室之间传送的机械手113。传输系统112的内部保持在如氨气的惰性气体的气氛中，以将在半导体的表面上通过引入空气形成的自然氧化膜抑制到尽可能地低的水平。因为半导体晶片1A表面上湿气的淀积被抑制的尽可能的低，所以传送系统112内部也保持在ppb的超低水平的湿气气氛中。通过机械手113，传送到氧化膜形成装置100的半导体晶片1A被一个接一个地或两个两个地传送到氧化膜形成单元107。
图11(a)为具体设置的氧化膜形成单元107的一个例予的示意性平面图，图11(b)为沿图11(a)的线B-B′截取的剖面图。
所述氧化膜形成单元107提供有多个壁的石英管构成的室120，和在它的上和下部加热半导体晶片1A的加热器121a，121b。室120中容纳有盘形均热环122，用于将加热器121a，121b提供的热均匀地分散在半导体晶片1A的整个表面上，和基座123，将半导体晶片1A水平地保持在它的上部。均热环122由如石英、SiC(碳化硅)等的耐热材料制成，借助从室120的壁表面延伸出的支撑臂支撑。测量由基座123保持的半导体晶片1A温度的热电偶125设置在均热环122的附近.除了包括加热器121a，121b的加热系统之外，也可以使用包括例如图12所示的灯130的加热系统加热半导体晶片1A。
将水、氧气和净化的气体引入到室120内的气体引入管126的一端与室120的部分壁表面相连。气体引入管126的另一端与上文介绍的催化剂型湿气生成器相连。具有多个通孔127的隔断墙128提供在气体引入管126的附近。引入到室120内的气体借助隔断墙128的通孔127均匀地贯穿整个室120。室120的壁表面的其它部分与排气管129的一端相连，将引入到室120内的气体排出。
图13和14分别为连接到室120的催化剂型湿气生成器的示意图。湿气生成器140提供有由耐热和腐蚀的合金(即，例如称为“耐蚀耐高温镍基合金”的镍合金)制咸的反应器141，其中由如Pt(铂)、Ni(镍)等的催化材料制成的线圈142，并容纳有加热线圈142的加热器143。
包括氢气和氧气和包括如氮气、Ar(氩气)等惰性气体的清洗气体的工艺气体通过管道145由气体储气室144a、144b和144c引入到反应器内。在管道145上提供有控制气体量的质量流量控制器146a、146b和146c以及分别导通和关断气体流路径的导通截止阀147a、147b和147c。由此，可以精确地控制引入进行反应的气体的量和各成分的比例。
引入到反应室141内的工艺气体(氢气和氧气)与加热到约350到450℃的线圈142接触，由此由氢分予产生氢基(H2→2H+)，由氧分子产生氧基(O2→2O-)。由于这两种基团化学性质很活跃，因此发生快速反应产生水(2H++O-→H2O)。所述水与氧气在连接部分148处混合，由此稀释到很低的浓度，之后通过气体引入管126注入到氧化膜形成室的室120内。
所述催化剂型湿气生成器140能够高精确度地控制形成水时参与的氢气和氧气的量，由此可以在从ppt以下数量级的超低浓度到约百分之几十的高浓度的宽范围内准确地控制和氧气一起引入到氧化膜形成单元107的室120内的水的浓度。当工艺气体引入到反应器141内，于是立即产生水，实时得到需要的湿气浓度。因此，氢气和氧气可以同时引入到反应器141内，不需要象使用燃烧系统的常规湿气产生系统一样，在氢气之前引入氧气。应该指出可以用除了以上提到的那些金属以外的任何材料代替反应器141内的催化金属，只要它们能够激活(radicalize)氢气和氧气。除了使用处理为线圈形式的催化金属之外，还可以处理为例如空心管或细纤维滤网，工艺气体穿过其中。
现在参考图15介绍使用氧化膜形成装置100顺序形成栅氧化膜的一个例子。
首先，打开氧化膜形成单元107的室120，之后引入清洗气体的同时将半导体晶片1A装载到基座123上。将半导体晶片1A传送到室120直到它装载到基座123上需要的时间为55秒。此后，关闭室，之后进一步引入清洗气体30分钟，以满意地更换室120内的气体。预先借助加热器121a、121b加热基座123，由此快速地加热半导体晶片。半导体晶片1A的加热温度范围从800到900℃，例如可以为850℃。如果晶片温度为800℃以下，那么所得的栅氧化膜的温度下降。另一方面，如果温度为900℃以上，那么晶片表面易于变粗糙。
接下来，氧气和氢气引入到湿气生成器140的反应器141内15秒钟，得到的水和氧气一起引入到室120内，氧化半导体晶片1A的表面5分钟，由此形成例如4nm厚的栅氧化膜14(图16)。
当氧气和氢气引入到反应器141内时，注意氢气不在氧气之前引入。如果在氧气之前引入氢气，那么存在未反应的氢气流入很热的室120内的危险。另一方面，当在氢气之前引入氧气时，所述氧气流入室120内，低质量的氧化膜可能形成在待处理的半导体晶片1A的表面上。因此，氢气和氧气应该同时引入。此外，考虑操作的安全性，氢气应稍晚于氧气引入(在0到5秒的范围内)。这样做，可以使不希望形成在半导体晶片1A的表面上的初始氧化膜最小。
图17示出了湿气浓度与氧化膜生长速率的关系曲线图，其中横坐标表示氧化时间，纵坐标表示氧化膜厚度。如图所示，当湿气浓度为0(干氧化)时，氧化膜生长速率最慢，并随着湿气浓度的增加而增加。因此，为了高精度均匀地形成厚度约5nm以下很薄的栅氧化膜，在湿气浓度很低以降低氧化膜生长速率的稳定氧化条件下可以有效地形成膜。
图18示出了湿气浓度与MOS二极管的氧化膜的初始击穿电压的关系曲线图，MOS二极管由半导体衬底、栅氧化膜和栅电极构成。在曲线图中，横坐标表示施加到MOS二极管一个电极(栅电极)的电压，纵坐标表示栅氧化膜中缺陷的密度。为了强调湿气浓度的影响，使用了所述MOS二极管，其中在以下使用垂直扩散炉产生的不同的条件下形成厚度为9nm面积为0.19cm-2的栅氧化膜：(1)氧化温度＝850℃，湿气浓度＝0，(2)氧化温度：850℃，湿气浓度＝0.8％，以及(3)氧化温度＝800℃，湿气浓度＝40％。如图所示，在湿气浓度＝0.8％的低湿气条件下形成的栅氧化膜的初始击穿电压好于湿气浓度＝0(干氧化)形成的栅氧化膜，和湿气浓度＝40％的高湿气条件下形成的栅氧化膜。
图19示出了当恒定的电流流过每个MOS二极管的电极之间时湿气浓度与电压变化的关系曲线图。如图所示，使用湿气浓度＝0(干氧化)形成的栅氧化膜的MOS二极管由于氧化膜中的高缺陷密度，电压变化较大。
图20示出了使用氧化膜形成装置100形成的栅氧化膜的晶片平面中膜厚度的分布。为此目的，晶片温度设置在850℃，在湿气浓度＝0.8％的条件下进行2分30秒的氧化。如图所示，膜厚度最大值＝2.881nm，最小值＝2.814nm。由此，得到良好的平面均匀性，其中膜厚度的变化在±1.8％的范围内。
如前所述，引入到氧化膜形成单元107的室内水的优选浓度(水/水+氧气)在浓度足以提供好于通过干氧化(湿气浓度：0)形成得到的初始击穿电压确定的下限，到采用常规的燃烧系统得到的约40％的上限范围内。具体地，为了形成厚度约5nm以下均匀厚度和高精度高质量的很薄的栅氧化物，可以推断出水的优选浓度在0.5到5％的范围内。
图21示出了通过热氧化得到的栅氧化膜中的具体成分。图中右手侧的图表为根据本实施例的方法形成的4nm厚的栅氧化膜，中间的图表为根据常规方法使用燃烧系统形成的4nm厚的栅氧化膜，左手侧的图表为通过以上提到的常规方法形成的9nm厚的栅氧化膜。
如图所示，本发明的实施例在整个处理系统中使用了清洗氧化，其中尽可能地避免了从初始清洗到形成氧化膜期间与气氛中氧气的接触。因此，在形成氧化膜之前形成能在氧化膜形成装置内控制的自然氧化膜的厚度可以从常规方法形成的0.7nm(总的膜厚度的17.5％)减少到0.3nm(总的膜厚度的7.5％)。此外，当采用使用催化剂的水产生系统并且用于氧化的物质立即引入到氧化膜形成装置内时，在期望的固有氧化膜形成之前，因与反应物中的氧接触而不希望地形成的初始氧化膜的厚度可以从常规方法得到的0.8nm(总的膜厚度的20％)减少到0.3nm(总的膜厚度的7.5％)。最后，可以形成高质量很薄的栅氧化膜，其中需要的固有的可控氧化膜的厚度占总厚度的85％。如前所述，在优化氧化反应物中湿气浓度并降低氧化膜生长速率的稳定的氧化条件下形成膜，由此可以形成高质量厚度均匀和高精度的很薄的氧化膜。
接下来，简要地说明形成栅氧化膜之后的CMOS工艺。
如图14所示，形成栅氧化膜14之后，清洗气体引入到氧化膜形成单元107的室120内2分20秒，由此留在室120内的氧化反应物被排出。随后，在55秒内将半导体晶片1A从基座123上卸下并从室120内传送出。
此后，半导体晶片1A传送到图9所示的氧化和氮化膜形成室108，其中在NO(氧化氮)或N2O(氧化亚氮)的气氛中热处理半导体晶片1A，由此使氮在栅氧化膜14和半导体衬底1之间的界面分离。
当栅氧化膜14很薄约5nm时，可以看到由于与半导体衬底1的热膨胀系数不同在界面处产生的变形，由此诱发热载流子。半导体衬底1的界面处分离的氮起了释放张力的作用，由此氧化和氮化处理可以提高很薄的栅氧化膜14的可靠性.应该指出当N2O用于氧化和氮化处理时，用分解N2O产生的氧气进行氧化，所以栅氧化膜14变得很薄，约1nm。此时，在氧化膜形成单元107内形成3nm厚的栅氧化膜之后，进行氧化和氮化处理，使栅氧化膜的厚度固定在4nm。另一方面，当使用NO时，通过氧化和氮化处理增加栅氧化膜厚度的可能性很小。
接下来，完成氧化和氮化处理的半导体晶片在清洗台109冷却到室温，并通过装载器/卸载器110传送到氧化膜形成装置100的外部，之后进一步传送到CVD设备(未示出)，淀积栅电极的导电膜。此时，CVD设备连接在氧化膜形成装置100的下游，通过彻底的处理进行包括从形成栅氧化膜到淀积栅电极的导电膜的工艺，由此有效地防止栅氧化膜14被污染。
之后，如图22所示，具有0.25μm栅长度的栅电极15形成在栅氧化膜14的顶部。通过在半导体衬底1上连续地淀积150nm厚的n型多晶硅膜和150nm厚的未掺杂多晶硅膜，之后通过光刻胶掩模干腐蚀构图这些膜形成栅电极15。
然后，如图23所示，如B(硼)的p型杂质从垂直或倾斜的方向离予注入到p沟道型MOSFET形成区内，由此在栅电极14的相对侧的n型阱内形成p-型半导体区16和p型半导体区17。类似地，如P(磷)的n型杂质从垂直或倾斜的方向离子注入到n沟道型MOSFET形成区内，由此在栅电极14的相对侧的p型阱内形成n-型半导体区18和n型半导体区19。
接下来，如图24所示，对通过CVD法淀积在半导体衬底1上的氧化硅膜进行各向异性腐蚀在栅电极14的侧壁上形成厚度约0.15nm的侧壁间隔层20。此时，除去形成在p型半导体区17上部的栅氧化膜14和形成在n型半导体区19上部的栅氧化膜14。随后，如B(硼)的p型杂质离子注入到p沟道型MOSFET形成区内，在栅电极14的相对侧的n型阱内形成p+型半导体区21。类似地，如P(磷)的n型杂质离子注入到n沟道型MOSFET形成区内，在栅电极14的相对侧的p型阱内形成n+型半导体区22。
然后，如图25所示，TiSi2(硅化钛)层23分别形成在p沟道型MOSFET的栅电极14、p+型半导体区21(源区和漏区)、n沟道型MOSFET的栅电极14、以及n+型半导体区22(源区和漏区)的表面上。通过溅射在半导体衬底1上淀积Ti膜，热处理Ti膜与半导体衬底1和栅电极14反应，之后通过腐蚀除去未反应的Ti膜形成TiSi2层23。根据这些步骤，完成了p沟道型MOSFET(Qp)和n沟道型MOSFET(Qn)。
如图26所示，在根据等离子体CVD法淀积在半导体衬底1上的氧化硅膜中形成连接孔25到28，构图通过溅射淀积在氧化硅上的Al合金膜提供互连29到31，由此基本上完成了本实施例的CMOS工艺。
(半导体工艺B)
参考图27到32说明根据本实施例(LOCOS隔离工艺)的MOSFET的制造方法。在本工艺中，使用公知的隔离代替浅沟槽隔离(STI)。此时，虽然在精度上存在限制，但仍方便地使用至今已知的工艺。无论是半导体工艺的STI或SGI(浅槽隔离)或是本实施例的LOCOS隔离，MOSFET主要是由与其它的晶体管的源或漏公用的隔离区环绕。
如图27所示，热处理半导体衬底在它的主表面上形成厚度约10nm的薄氧化硅膜2(热氧化工艺B1)，之后通过CVD法在氧化硅膜2上淀积约100nm厚的氮化硅膜3。接下来，如图28所示，具有元件隔离区开口的光刻胶4形成在氮化硅膜3上，之后通过光刻胶4的掩模构图氮化硅膜3。
除去光刻胶4之后，如图29所示，热处理半导体衬底1，在元件隔离区上形成场氧化膜(热氧化工艺B2)。
用热磷酸通过湿腐蚀除去氮化硅膜3，湿清洗半导体衬底1的主表面，之后以实施例1中的相同方式在半导体衬底1有源区的表面上形成厚度5nm以下很薄的栅氧化膜14(热氧化工艺B3)(图22)。
可以通过将以前介绍的催化剂型湿气生成器安装到分批式垂直氧化膜形成设备150(氧化设备3；垂直分批氧化炉)形成厚度为5nm以下很薄的栅氧化膜14。使用这种垂直氧化膜形成设备150形成栅氧化膜的顺序显示在图31中。这种情况的顺序基本上类似于图15的顺序，但相对于晶片的装载或卸载，时间稍有不同。如前所述，这种情况通常为热壁型，其中重要的是添加到清洗气体中的氧气量要少，基本上不足以引起任何氧化。
此后，以实施例1中的相同方式MOSFET形成在半导体衬底1的主表面上。
(与氧化工艺等有关的共同的情况)
介绍同样适用于本发明中公开的各半导体工序的处理装置和工艺中的具体内容。
如前所述，图9为形成栅氧化膜使用的单晶片型氧化膜形成装置(多室系统)的示意图。如图所示，氧化膜形成装置100连接在清洗设备101的下游，其中对半导体晶片1A进行湿清洗系统(虽然也可以使用干系统)，在形成栅氧化膜之前从它的表面上除去氧化膜(通常称做表面膜)。当通过处理系统进行这种清洗氧化时，已在清洗设备101内进行了清洗的半导体晶片1A在短时间内被传送到氧化膜形成装置，同时不接触空气(通常包括不希望的氧化气氛或使表面态变坏的其它气氛)。因此，可以将除去氧化膜到形成栅氧化膜期间在半导体晶片1A的表面上形成的自然氧化膜抑制到最小。
完成干处理之后得到的半导体晶片1A立即穿过缓冲区106传送到氧化膜形成装置100。所述氧化膜形成装置100由多室系统组成，例如有氧化膜形成室107、氧化和氮化膜形成室108、清洗台109、装载器/卸载器110等。位于装置中心的传送系统112有机械手，将半导体晶片1A在以上处理室间传送。传送系统112可以保持在如氮气等的惰性气体的气氛中(虽然也可以保持在真空、具有惰性气体等的正压力下，起防止不希望的气体从外部或其它的处理室引入的作用)，以便减少通过引入氧气在半导体晶片1A的表面上形成自然氧化膜。此外，为了减少半导体晶片1A的表面上湿气的沉积，传送系统保持在ppb水平的超低含水量的气氛中(通常含在良好安装的排气后真空系统中的湿气为几ppm以下)。传送到氧化膜形成装置的半导体晶片通过机械手113以单个晶片单元或两晶片单元传送到氧化膜形成单元107(通常术语“单个晶片”是指一个晶片或两晶片单元，其中单晶片单元或两晶片单元是特指的，它们分别称做单个晶片或两个晶片)。
如上所述，图11(a)为具体设置的氧化膜形成单元107(即，图9的单晶片装置)的一个例子的示意性平面图，而图11(b)为沿图11(a)的线B-B′截取的剖面图(氧化装置1；热壁型单晶片氧化炉)。
氧化膜形成单元107提供有多个壁的石英管构成的室120，和分别在它的上和下部加热半导体晶片1A的加热器121a，121b。室120中容纳有盘形均热环122，用于将加热器121a，121b提供的热均匀地分散在半导体晶片1A的整个表面上，以及设置于其上的基座123，保持半导体晶片1A基本上水平(当相对于重力吸引力晶片表面基本上水平地排列时，可以排除对混合的浓度分布的影响，这对形成如300φ的大尺寸晶片特别重要。)。均热环122由如石英或SiC(碳化硅)等的耐热材料制成，由从室120的壁表面延伸出的支撑臂124支撑。在均热环122的附近，设置有测量由基座123保持的半导体晶片1A温度的热电偶125。除了包括加热器121a，121b的加热系统之外，也可以使用包括例如图12所示的灯130的加热系统(氧化装置2；灯加热型单晶片氧化炉)加热半导体晶片1A。此时，晶片放置到位后开始灯加热，通过关闭灯快速地降低晶片表面的温度。最后，例如为热壁系统时，在插入或撤出时形成的初始氧化膜可以减小到可以忽略的程度。应该指出使用灯添加湿气时，不仅可以有效地预热湿气支撑部分，而且可以将氧化炉提高到约140℃的水平，以防止湿气凝结。
室120的部分壁表面连接到将水、氧气和清洗气体引入到室120内的气体引入管126的一端。气体引入管126的另一端与催化剂型湿气生成器相连。在气体引入管126的附近，设置有具有多个通孔127的隔断墙128，引入到室120内的气体穿过隔断墙128的通孔127均匀地贯穿整个室。室120的壁表面的其它部分连接到排气管129的一端，排出引入到室120内的气体。
如前所述，图13和14分别为连接到室120的催化剂型湿气生成器的示意图。湿气生成器140提供有由耐热和腐蚀的合金(例如化学名称为“耐蚀耐高温镍基合金”的镍合金)制成的反应器141，其中容纳有如Pt(铂)、Ni(镍)等的催化金属制成的线圈142，和加热线圈142的加热器143。
包括氢气和氧气和如氮气、Ar(氩气)等惰性气体制成的清洗气体的工艺气体通过管道145从气体储气室144a、144b和144c引入到反应器141内。在管道145上提供有控制气体量的质量流量控制器146a、146b和146c以及分别导通和关断气体流路径的导通截止阀147a、147b和147c。由此，通过这些装置可以精确地控制引入到反应器141内的气体的量和各成分的比例。
引入到反应室141内的工艺气体(氢气和氧气)与加热到约350到450℃的线圈142接触(例如，在正常压力下存在足够量的氧气时，在4％以上的氢气浓度发生氢气的爆炸性燃烧，所以要考虑大规模制造装置的安全性，相信希望富含氧的氧气和氢气的混合气体引入到反应器内，以便不允许氢气留在其中)并激活。因此，由氢分子产生氢基(H2→2H+)，由氧分于产生氧基(O2→2O-)。由于这两种基团化学性质很活跃，因此发生快速反应产生水(2H++O-→H2O)。水与氧气在连接部分148处混合将所述水稀释到低浓度，之后通过气体引入管123注入到氧化膜形成单元的室120内。此时，可以用氩气代替氧气。特别是，提供到氧化炉的气氛由1％的湿气和99％的氩气组成。
以上介绍的所述催化剂型湿气生成器140能够高精确度地控制形成水时参与的氢气和氧气的量，由此可以在从ppt以下数量级的超低浓度到约百分之几十的高浓度的宽范围内准确地控制和氧气一起引入到氧化膜形成单元107的室内水的浓度。将工艺气体引入到反应器141内的同时，产生水，由此可以实时得到需要的湿气浓度。因此，可以将氢气和氧气同时引入到反应器141内(通常，为安全起见，稍早引入氧气)，由此不需要象使用燃烧系统的已知水生产系统一样，在氢气之前引入氧气。应该指出反应器内的催化金属可以为除了金属以外的任何材料，并能够将氢气和氧气转变为前面所述的对应的基团。此外，催化金属可以处理为线圈形式。此外金属还可以处理为例如空心管或细纤维滤网，工艺气体穿过其中。
在图14中，湿气生成器140、氢气传感器、过滤器、稀释单元、清洗气体或稀释气体的提供单元、氧化炉的连接部分等可以温度控制或加热到约140℃，由此防止湿气凝结。提供氢气传感器检测留下未反应的氢气。过滤器为气体过滤器，插入作为隔板，当氢气在氧化炉一侧燃烧时，通过该隔板燃烧不会达到制备炉。虽然清洗气体、稀释气体和湿气预先加热到不足以使湿气凝结的温度(通常为100到200℃的温度)(预热之后三种稀释的气体与产生的湿气混合)，应该考虑炉或灯加热炉中要处理的晶片的预热。此时，氧化炉中的晶片可以用清洗气体预热。尤其在用灯加热炉时，应该注意预热机构防止晶片引入部分中的冷凝。在任何一种情况中，可以较有效地将加热或温度控制到约140℃的水平。通常在给定的流速下给定压力的气体提供到氧化单元，消耗的成分由新鲜的常压气体补充的不变的条件下进行氧化工艺。
现在参考图15介绍使用氧化膜形成装置100(图9)顺序形成栅氧化膜的一个例子。
打开氧化膜形成单元107的室120(图11)。同时将清洗气体(氮气)送入其中(其中少量的氧气等可以添加到清洗气体中，以防止例如通过热腐蚀晶片表面变粗糙，如图15所示)，将半导体晶片1A装载到基座123上。将半导体晶片1A传送到室120直到装载到基座123上的时间为55秒。此后，关闭室120，之后将清洗气体进一步引入到室120内，以满意地更换气体。预先借助加热器121a、121b加热基座123，由此快速地加热半导体晶片。半导体晶片1A的加热温度范围从800到900℃，例如为850℃。如果晶片温度为800℃下，那么所得的栅氧化膜的质量下降。另一方面，如果温度为900℃以上，那么晶片表面易于变粗糙。
当氧气和氢气引入到反应器141内时，氢气不在氧气之前引入其内。如果在氧气之前引入氢气，那么存在未反应的氢气流入很热的室120内的危险。另一方面，当在氢气之前引入氧气时，所述氧气流入室120内，在待处理的半导体晶片1A的表面上形成低质量的氧化膜(初始氧化膜)。因此，氢气应与氧气同时引入，或考虑操作的安全性，氢气应稍晚于氧气引入(0到5分钟内)。这样做，在半导体晶片1A的表面上形成不希望的初始氧化膜的厚度可以减到最小。
可以通过图33所示的燃烧型湿气生成器160(氧化设备4；氧气和氢气燃烧型或氢气燃烧型的氧化炉)安装到单晶片或分批型氧化膜形成装置(氧化炉1到3)形成厚度为5nm以下的很薄栅氧化膜(在一定程度上对较大厚度的栅或其它的氧化膜也同样有效)。
在以上情况中，含较高水浓度的氧化反应物在湿气生成器160内产生，随后添加氧气得到具有低湿气浓度的氧化反应物。为此，设置阀预先使阀(V通风)打开，阀(V处理)关闭，由此任何氧化反应物没有被送到氧化膜形成装置，直到湿气浓度降低到预定的水平。当湿气浓度降低到满意的程度时，切换阀由此关闭阀(V通风)打开阀(V处理)，使氧化反应物送到氧化膜形成装置。
虽然以上系统对于催化系统的不足在于提供了灰尘产生源，例如氧化膜形成装置之前的阀，并且通过提供了阀产生了死区，该系统能够实现氧化反应物的低湿气浓度，并抑制了初始氧化膜的形成。
(半导体工艺C)
本发明的氧化膜形成方法适用于形成5nm以下的小厚度的具有浮栅44和控制栅42或第二栅氧化膜44(热氧化工艺C2)的快闪存储器的隧道氧化膜43(热氧化工艺C1)的情况，如图34所示。
(半导体工艺D)
本发明的氧化膜形成方法也适用于具有不同厚度的两个或多个栅氧化膜形成在同一半导体芯片上的情况，例如存储LSI和逻辑LSI安装在同一半导体芯片的LSI。此时，当然根据本发明的方法可以形成厚度为5nm以下的薄栅氧化膜(半导体工艺D1)和厚度为5nm以上的较厚氧化膜(半导体工艺D2)。此外，也可以根据本发明的方法形成薄栅氧化膜和根据常规的方法形成厚栅氧化膜。
(本申请中介绍的几个氧化方法的应用)
催化湿气产生热氧化法、低湿气氧化法(包括部分氢气燃烧型)和本申请中介绍的常规氢气燃烧型的高含水量氧化法的应用总结如下。
当使用催化湿气产生热氧化法和低湿气氧化法时，氧化工艺A3、B3、C1、C2、D1等(第一级)为最有效的工艺。
虽然也可以适用于常规的氢气燃烧型高含水量的氧化，但适用于催化湿气产生热氧化法和低湿气氧化法的有效工艺包括A1、A2、B1、B2、D2等(第二级)。
具体地，在具有氢气燃烧型氧化炉和催化剂型氧化炉的生产线中，根据氧化膜的性质和厚度同时使用这两种方法具有实用价值。
(在本申请中介绍的各种氧化装置的应用)
在本申请中介绍的几种氧化装置的应用总结如下。在本申请中介绍的氧化装置1到4适用于以上提到的第一和第二级的氧化步骤。然而，当通过例如多室需要精确地控制气氛时，需要使用氧化装置1或2。至于这些氧化装置氧化时的工作压力，通常使用常压(范围从600乇到900乇)，但可以使用减压。在后一种情况中，容易将氧化速率设定在低水平，具有可以减小氢气爆炸的可能性的附加效果。此外，也可以在高压下氧化。高压氧化的优点是可以较低温度实现高氧化速率。
(公开内容的修改和变化)
虽然根据本发明的实施例具体地介绍了本发明人制成的本发明，但本发明并不受这些实施例限制，可以不脱离本发明的精神进行任何改变。
在本申请中公开的发明中，典型的发明得到的效果简要地说明如下。
根据本发明，可以均匀厚度并高精度地形成厚度为5nm以下的高质量很薄的栅氧化膜，由此可以提高具有栅长度为0.25μm以下的精细MOSFET的半导体集成电路器件的可靠性和成品率。

Claims (3)

1.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)在第一热处理室外部布置的湿气合成单元中，使用催化剂用氧气和氢气合成第一湿气；
(b)保持所述第一湿气为气态，并且将它转移至所述第一热处理室中；
(c)通过热氧化处理，在所述第一热处理室中的包含所述第一湿气的第一气氛中，在晶片的第一主表面上或其上方形成第一氧化硅膜；
(d)在步骤(a)之前或步骤(c)之后，通过氢气和氧气之间的热反应生成第二湿气，而不使用催化剂合成所述第二湿气；并且
(e)通过热氧化处理，在第二热处理室中的包含所述第二湿气的第二气氛中，在所述晶片的所述第一主表面上或其上方形成第二氧化硅膜，
其中通过氧气和氢气的燃烧生成所述第二湿气。
2.根据权利要求1的半导体集成电路器件的制造方法，其中在步骤(a)之前或步骤(c)之后进行所述第二氧化硅膜的所述形成。
3.根据权利要求1的半导体集成电路器件的制造方法，其中步骤(c)中的热处理温度高于步骤(a)中的湿气合成温度。
CNB2004100008048A 1997-03-05 1998-03-04 半导体集成电路器件的制造方法 Expired - Lifetime CN100533705C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5078197 1997-03-05
JP050781/1997 1997-03-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031233074A Division CN1327489C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法

Publications (2)

Publication Number Publication Date
CN1521825A CN1521825A (zh) 2004-08-18
CN100533705C true CN100533705C (zh) 2009-08-26

Family

ID=12868380

Family Applications (8)

Application Number Title Priority Date Filing Date
CNB2004100008014A Expired - Lifetime CN100364056C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNA2004100008033A Pending CN1521812A (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CN98803082A Expired - Lifetime CN1115720C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNB2004100008029A Expired - Lifetime CN1317744C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNB2004100005995A Expired - Lifetime CN1290163C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNB031233074A Expired - Lifetime CN1327489C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNA2004100006004A Pending CN1508861A (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNB2004100008048A Expired - Lifetime CN100533705C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法

Family Applications Before (7)

Application Number Title Priority Date Filing Date
CNB2004100008014A Expired - Lifetime CN100364056C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNA2004100008033A Pending CN1521812A (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CN98803082A Expired - Lifetime CN1115720C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNB2004100008029A Expired - Lifetime CN1317744C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNB2004100005995A Expired - Lifetime CN1290163C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNB031233074A Expired - Lifetime CN1327489C (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法
CNA2004100006004A Pending CN1508861A (zh) 1997-03-05 1998-03-04 半导体集成电路器件的制造方法

Country Status (6)

Country Link
US (14) US6239041B1 (zh)
EP (1) EP0973191A4 (zh)
KR (5) KR100544257B1 (zh)
CN (8) CN100364056C (zh)
TW (11) TWI278932B (zh)
WO (1) WO1998039802A1 (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278932B (en) * 1997-03-05 2007-04-11 Hitachi Ltd Manufacturing method of semiconductor integrated circuit device
JPH10335652A (ja) 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US7923383B2 (en) * 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
JP2001305368A (ja) * 2000-04-21 2001-10-31 Shin Etsu Chem Co Ltd 光導波路基板の製造方法
JP2002208592A (ja) * 2001-01-09 2002-07-26 Sharp Corp 絶縁膜の形成方法、半導体装置、製造装置
US6554002B2 (en) * 2001-02-21 2003-04-29 United Microelectronics Corp. Method for removing etching residues
JPWO2002073697A1 (ja) 2001-03-12 2004-07-08 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
KR20050004924A (ko) 2001-03-12 2005-01-12 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
DE10222083B4 (de) * 2001-05-18 2010-09-23 Samsung Electronics Co., Ltd., Suwon Isolationsverfahren für eine Halbleitervorrichtung
JP2003017595A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US7517751B2 (en) * 2001-12-18 2009-04-14 Tokyo Electron Limited Substrate treating method
US6764907B2 (en) * 2002-02-19 2004-07-20 Bart J. Van Zeghbroeck Method of fabricating self-aligned silicon carbide semiconductor devices
US7151048B1 (en) 2002-03-14 2006-12-19 Cypress Semiconductor Corporation Poly/silicide stack and method of forming the same
US20030232501A1 (en) 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6887736B2 (en) * 2002-06-24 2005-05-03 Cermet, Inc. Method of forming a p-type group II-VI semiconductor crystal layer on a substrate
JP3699956B2 (ja) * 2002-11-29 2005-09-28 株式会社東芝 半導体装置の製造方法
US7189652B1 (en) * 2002-12-06 2007-03-13 Cypress Semiconductor Corporation Selective oxidation of gate stack
US6844082B2 (en) * 2003-04-28 2005-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gas distribution plate with anodized alumnium coating
JP3965167B2 (ja) 2003-07-04 2007-08-29 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
US20050106895A1 (en) * 2003-11-17 2005-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Supercritical water application for oxide formation
US7247534B2 (en) 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US20050284572A1 (en) * 2004-06-29 2005-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Heating system for load-lock chamber
US20070111372A1 (en) * 2004-07-20 2007-05-17 Cermet, Inc. Methods of forming a p-type group ii-vi semiconductor crystal layer on a substrate
US7303092B2 (en) * 2004-12-28 2007-12-04 Kimberly-Clark Worldwide, Inc. Wet wipe package
US20060266793A1 (en) * 2005-05-24 2006-11-30 Caterpillar Inc. Purging system having workpiece movement device
KR100648194B1 (ko) * 2005-07-27 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US7723154B1 (en) 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
CN101351603A (zh) * 2005-12-16 2009-01-21 21世纪结构有限责任公司 无机复合建筑板
US20070256599A1 (en) * 2005-12-16 2007-11-08 Jack Rigsby Inorganic Composite Material And Manufacturing Process
EP1801843B1 (de) * 2005-12-22 2013-07-03 Applied Materials GmbH & Co. KG Anlage und Verfahren zur Behandlung von Substraten
DE102005061563A1 (de) * 2005-12-22 2007-07-19 Applied Materials Gmbh & Co. Kg Anlage zur Behandlung von Substraten und Verfahren
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
JP4620654B2 (ja) * 2006-12-25 2011-01-26 株式会社日立製作所 半導体集積回路装置の製造方法
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20080299780A1 (en) * 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
JP2010087475A (ja) * 2008-09-03 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び製造装置
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
JP5346952B2 (ja) * 2008-11-21 2013-11-20 国立大学法人長岡技術科学大学 基板処理装置
KR101258630B1 (ko) * 2008-11-21 2013-04-26 고쿠리츠다이가쿠호진 나가오카기쥬츠가가쿠다이가쿠 기판 처리 방법 및 기판 처리 장치
DE102009003393A1 (de) * 2009-01-27 2010-07-29 Schott Solar Ag Verfahren zur Temperaturbehandlung von Halbleiterbauelementen
US9127340B2 (en) * 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
JP5329294B2 (ja) * 2009-04-30 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5520552B2 (ja) * 2009-09-11 2014-06-11 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
CN102612736A (zh) * 2009-10-06 2012-07-25 瑞萨电子株式会社 半导体器件及其制造方法
TWI497854B (zh) * 2009-10-08 2015-08-21 Truelight Corp 氧化侷限式面射型雷射製作方法
KR20120106786A (ko) 2009-12-08 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8274081B2 (en) 2010-03-22 2012-09-25 Micron Technology, Inc. Semiconductor constructions
US7829376B1 (en) 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
WO2012126377A1 (en) 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
US8927363B2 (en) * 2013-05-17 2015-01-06 International Business Machines Corporation Integrating channel SiGe into pFET structures
EA032058B1 (ru) * 2014-12-17 2019-04-30 Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" Способ термического окисления кремниевых пластин
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR102405723B1 (ko) * 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
CN108031836B (zh) * 2018-01-22 2019-12-03 北京大学 一种金属-金属氧化物纳米复合材料的制备方法
KR102160552B1 (ko) * 2018-02-28 2020-09-28 최영준 절연막 형성 방법 및 절연막 제조장치
CN108447770B (zh) * 2018-03-08 2020-07-28 清华大学 二氧化硅薄膜的制备方法
JP7278111B2 (ja) 2019-03-08 2023-05-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
CN111785612B (zh) * 2020-08-21 2022-05-17 中电晶华(天津)半导体材料有限公司 一种vdmos功率器件用二氧化硅层的制备方法
US20230087463A1 (en) * 2021-09-23 2023-03-23 Texas Instruments Incorporated Gate oxide fabrication and system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296392A (en) * 1990-03-06 1994-03-22 Digital Equipment Corporation Method of forming trench isolated regions with sidewall doping

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10975A (en) * 1854-05-30 Improvement in sewing-machines
US24870A (en) * 1859-07-26 Improvement in sewing-machines
US42344A (en) * 1864-04-19 Oeein h
US4315A (en) * 1845-12-16 Cylindrical type-setting
US19419A (en) * 1858-02-23 Cttlinaby ladle
US6853A (en) * 1849-11-06 Improvement in seed-planters
US9813A (en) * 1853-06-28 Refrigerator for cooling liquids
US3857927A (en) * 1972-05-26 1974-12-31 Rockwell International Corp System and method including a catalyst bed for combining hydrogen and oxygen gases
US4139658A (en) * 1976-06-23 1979-02-13 Rca Corp. Process for manufacturing a radiation hardened oxide
US4119706A (en) * 1976-10-12 1978-10-10 Engelhard Minerals & Chemicals Corporation Method of catalytically recombining radiolytic hydrogen and radiolytic oxygen
US4199706A (en) * 1977-09-02 1980-04-22 Zenith Radio Corporation Spring-loaded resistor terminal
US4139858A (en) 1977-12-12 1979-02-13 Rca Corporation Solar cell with a gallium nitride electrode
JPS553820A (en) 1978-06-22 1980-01-11 Agency Of Ind Science & Technol Oxide catalyst for catalytic combustion of hydrogen
JPS5541805A (en) 1978-09-18 1980-03-24 Tanaka Kikinzoku Kogyo Kk Platinum group oxidation catalyst and preparation thereof
JPS56126650A (en) * 1980-03-07 1981-10-03 Fuji Heavy Ind Ltd Air-fuel ratio controlling apparatus
JPS6234166Y2 (zh) * 1980-07-28 1987-09-01
JPS5749895A (en) 1980-09-10 1982-03-24 Hitachi Ltd Catalyst structure of recombiner
CA1141522A (en) 1980-11-03 1983-02-22 Karl T. Chuang Method of combining gaseous hydrogen and oxygen
JPS5819599A (ja) 1981-07-28 1983-02-04 株式会社東芝 放射性気体廃棄物処理系の再結合器用加熱装置
US4376796A (en) * 1981-10-27 1983-03-15 Thermco Products Corporation Processing silicon wafers employing processing gas atmospheres of similar molecular weight
JPS59132136A (ja) 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JPS60107840A (ja) 1983-11-16 1985-06-13 Hitachi Ltd 半導体素子の製造法
JPS60247933A (ja) 1984-05-23 1985-12-07 Oki Electric Ind Co Ltd 半導体製造装置
JPS6124967A (ja) * 1984-07-13 1986-02-03 大同酸素株式会社 高純度窒素ガス製造装置
US4579723A (en) * 1985-03-28 1986-04-01 The Boc Group, Inc. Methods for purifying inert gas streams
JPS62198128A (ja) 1986-02-26 1987-09-01 Toshiba Corp シリコン酸化膜形成方法及び装置
JPS6385630A (ja) 1986-09-30 1988-04-16 Fuji Photo Film Co Ltd ハロゲン化銀カラ−写真感光材料
CH674003A5 (zh) * 1987-03-11 1990-04-30 Bbc Brown Boveri & Cie
JPH01319940A (ja) 1988-06-22 1989-12-26 Kimmon Mfg Co Ltd 外部燃焼酸化装置
DE69023644T2 (de) * 1989-05-07 1996-04-18 Tadahiro Ohmi Verfahren zur herstellung eines siliziumoxydfilmes.
US6110531A (en) * 1991-02-25 2000-08-29 Symetrix Corporation Method and apparatus for preparing integrated circuit thin films by chemical vapor deposition
JPH0519746A (ja) 1991-07-12 1993-01-29 Matsushita Electric Ind Co Ltd 画像位置決定装置
US6146135A (en) * 1991-08-19 2000-11-14 Tadahiro Ohmi Oxide film forming method
US5495121A (en) * 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPH05114740A (ja) 1991-10-23 1993-05-07 Kawasaki Steel Corp 半導体装置の製造方法
JPH05144804A (ja) 1991-11-22 1993-06-11 Tadahiro Omi 半導体装置の製造方法
WO1993010556A1 (en) 1991-11-22 1993-05-27 Tadahiro Ohmi Apparatus for forming oxide film, heat treatment apparatus, semiconductor device, manufacturing method therefor
JP3535876B2 (ja) 1991-11-22 2004-06-07 財団法人国際科学振興財団 半導体装置及びその製造方法
JPH05141871A (ja) 1991-11-22 1993-06-08 Tadahiro Omi 熱処理装置
JP3129338B2 (ja) * 1991-11-29 2001-01-29 忠弘 大見 酸化膜形成装置
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
JP3331636B2 (ja) * 1992-10-05 2002-10-07 忠弘 大見 水分発生方法
JP3207943B2 (ja) * 1992-11-17 2001-09-10 忠弘 大見 低温酸化膜形成装置および低温酸化膜形成方法
JPH06163423A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd 半導体製造装置
JP3310386B2 (ja) * 1993-05-25 2002-08-05 忠弘 大見 絶縁酸化膜の形成方法及び半導体装置
JPH0710935A (ja) 1993-06-25 1995-01-13 Kanegafuchi Chem Ind Co Ltd グラフト共重合体及び該グラフト共重合体を含有してなるポリオレフィン系樹脂組成物
JPH0811976B2 (ja) 1993-06-30 1996-02-07 光精工株式会社 円錐摩擦車式変速比連続可変変速機
JP3081886B2 (ja) 1993-06-30 2000-08-28 東京エレクトロン株式会社 成膜方法
JPH0710935U (ja) * 1993-07-24 1995-02-14 ヤマハ株式会社 縦型熱処理炉
JPH0786271A (ja) 1993-09-17 1995-03-31 Fujitsu Ltd シリコン酸化膜の作製方法
JP3277421B2 (ja) * 1993-10-19 2002-04-22 ソニー株式会社 加熱処理装置および熱処理方法
US5777300A (en) * 1993-11-19 1998-07-07 Tokyo Electron Kabushiki Kaisha Processing furnace for oxidizing objects
JPH07155069A (ja) 1993-12-09 1995-06-20 Kubota Corp 杭打ち装置
JP3256059B2 (ja) 1993-12-27 2002-02-12 株式会社日立製作所 半導体装置の製造方法
JPH07273101A (ja) 1994-03-31 1995-10-20 Tokyo Electron Ltd 枚葉式熱処理装置
JPH07283210A (ja) 1994-04-01 1995-10-27 Sony Corp 絶縁膜形成装置及び絶縁膜形成方法
JPH07297181A (ja) 1994-04-20 1995-11-10 Sony Corp 熱酸化処理方法及び熱酸化処理装置
JPH07297201A (ja) 1994-04-20 1995-11-10 Sony Corp 半導体基板の熱処理方法及び熱処理装置
JPH07321102A (ja) 1994-05-26 1995-12-08 Sony Corp 半導体装置の製造方法
US5880041A (en) * 1994-05-27 1999-03-09 Motorola Inc. Method for forming a dielectric layer using high pressure
JPH0851205A (ja) 1994-08-08 1996-02-20 Ricoh Co Ltd 半導体装置の製造方法
JP3453223B2 (ja) 1994-08-19 2003-10-06 東京エレクトロン株式会社 処理装置
JP3805825B2 (ja) * 1995-09-19 2006-08-09 株式会社東芝 絶縁膜の形成方法
US5786263A (en) 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
JPH0990092A (ja) 1995-09-20 1997-04-04 Hitachi Ltd 原子炉格納容器
JP2636817B2 (ja) 1995-10-27 1997-07-30 株式会社日立製作所 枚葉式薄膜形成法および薄膜形成装置
JP3423131B2 (ja) 1995-11-20 2003-07-07 東京エレクトロン株式会社 熱処理装置及び処理装置
US5629536A (en) * 1995-11-21 1997-05-13 Motorola, Inc. High voltage current limiter and method for making
JPH09153489A (ja) 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造方法
JP2910647B2 (ja) * 1995-12-18 1999-06-23 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JPH09172011A (ja) 1995-12-19 1997-06-30 Hitachi Ltd 酸化膜形成方法
EP1911723A2 (en) * 1996-01-29 2008-04-16 FUJIKIN Inc. Method for generating moisture, reactor for generating moisture, method for controlling temperature of reactor generating moisture, and method for forming platinium-coated catalyst layer
US5686345A (en) * 1996-01-30 1997-11-11 International Business Machines Corporation Trench mask for forming deep trenches in a semiconductor substrate, and method of using same
JPH11186255A (ja) 1996-11-29 1999-07-09 Sony Corp シリコン酸化膜の形成方法
US5874760A (en) * 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
TWI278932B (en) * 1997-03-05 2007-04-11 Hitachi Ltd Manufacturing method of semiconductor integrated circuit device
JP3393031B2 (ja) 1997-03-26 2003-04-07 忠弘 大見 水分発生用反応炉
JP3644790B2 (ja) * 1997-04-28 2005-05-11 忠弘 大見 水分発生用反応炉
JPH10284484A (ja) 1997-04-04 1998-10-23 Sony Corp シリコン酸化膜の形成方法
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
JPH10335652A (ja) 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP3808975B2 (ja) * 1997-06-17 2006-08-16 忠弘 大見 半導体製造用水分の発生方法
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
JP3757566B2 (ja) 1997-08-21 2006-03-22 ソニー株式会社 シリコン酸化膜の形成方法及び酸化膜成膜装置
JPH1174264A (ja) 1997-08-29 1999-03-16 Sony Corp シリコン酸化膜の形成方法
US5935650A (en) * 1997-10-17 1999-08-10 Lerch; Wilfried Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system
JPH11135492A (ja) 1997-11-04 1999-05-21 Sony Corp シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
US6118167A (en) * 1997-11-13 2000-09-12 National Semiconductor Corporation Polysilicon coated nitride-lined shallow trench
JPH11162970A (ja) 1997-11-25 1999-06-18 Sony Corp 酸化膜の形成方法
JP3588994B2 (ja) 1997-11-27 2004-11-17 ソニー株式会社 酸化膜の形成方法及びｐ形半導体素子の製造方法
JP3644810B2 (ja) * 1997-12-10 2005-05-11 株式会社フジキン 少流量の水分供給方法
JPH11186248A (ja) 1997-12-22 1999-07-09 Sony Corp シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP3563950B2 (ja) * 1998-01-06 2004-09-08 株式会社ルネサステクノロジ 水素含有排ガス処理装置
JPH11204517A (ja) 1998-01-12 1999-07-30 Sony Corp シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
JPH11233508A (ja) 1998-02-13 1999-08-27 Sony Corp 絶縁膜の形成方法
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
US6277765B1 (en) * 1999-08-17 2001-08-21 Intel Corporation Low-K Dielectric layer and method of making same
SE516755C2 (sv) * 1999-12-16 2002-02-26 Inmotion Technologies Ab Drivenhet för elektriska motorer innefattande ett kretskort med kraftdistributionsstavar.
US6579889B2 (en) 2000-06-22 2003-06-17 Merck & Co., Inc. Substituted isonipecotyl derivatives as inhibitors of cell adhesion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296392A (en) * 1990-03-06 1994-03-22 Digital Equipment Corporation Method of forming trench isolated regions with sidewall doping

Also Published As

Publication number Publication date
US20020009898A1 (en) 2002-01-24
CN1249850A (zh) 2000-04-05
US6596650B2 (en) 2003-07-22
KR100544259B1 (ko) 2006-01-23
CN1317744C (zh) 2007-05-23
KR100544260B1 (ko) 2006-01-23
KR20050103253A (ko) 2005-10-27
US7250376B2 (en) 2007-07-31
TWI227530B (en) 2005-02-01
CN1521815A (zh) 2004-08-18
US6962880B2 (en) 2005-11-08
TW577129B (en) 2004-02-21
TW200525644A (en) 2005-08-01
CN1521810A (zh) 2004-08-18
US6518201B1 (en) 2003-02-11
US7053007B2 (en) 2006-05-30
TW577128B (en) 2004-02-21
TWI347638B (zh) 2011-08-21
TWI233164B (en) 2005-05-21
EP0973191A4 (en) 2005-07-06
US6962881B2 (en) 2005-11-08
TW200625454A (en) 2006-07-16
TW471068B (en) 2002-01-01
TW200415729A (en) 2004-08-16
US6569780B2 (en) 2003-05-27
CN1508861A (zh) 2004-06-30
US20020004315A1 (en) 2002-01-10
EP0973191A1 (en) 2000-01-19
KR100544258B1 (ko) 2006-01-23
TW200746302A (en) 2007-12-16
US7008880B2 (en) 2006-03-07
KR100551650B1 (ko) 2006-02-13
CN1508854A (zh) 2004-06-30
US20040157468A1 (en) 2004-08-12
US20040161945A1 (en) 2004-08-19
KR20000075974A (ko) 2000-12-26
KR20050103255A (ko) 2005-10-27
US6518202B2 (en) 2003-02-11
CN1521825A (zh) 2004-08-18
KR20050103252A (ko) 2005-10-27
US20010010975A1 (en) 2001-08-02
TWI278932B (en) 2007-04-11
US20030219995A1 (en) 2003-11-27
US6528431B2 (en) 2003-03-04
CN1327489C (zh) 2007-07-18
CN1521812A (zh) 2004-08-18
TWI250583B (en) 2006-03-01
US7799690B2 (en) 2010-09-21
US20080045027A1 (en) 2008-02-21
TW462093B (en) 2001-11-01
US6239041B1 (en) 2001-05-29
KR20050103254A (ko) 2005-10-27
US20010009813A1 (en) 2001-07-26
WO1998039802A1 (fr) 1998-09-11
CN1290163C (zh) 2006-12-13
US6417114B2 (en) 2002-07-09
US20050227501A1 (en) 2005-10-13
TWI278933B (en) 2007-04-11
CN1115720C (zh) 2003-07-23
US6855642B2 (en) 2005-02-15
US20050208731A1 (en) 2005-09-22
US20010006853A1 (en) 2001-07-05
CN100364056C (zh) 2008-01-23
TWI227531B (en) 2005-02-01
CN1495859A (zh) 2004-05-12
US20040157467A1 (en) 2004-08-12
KR100544257B1 (ko) 2006-01-23

Similar Documents

Publication Publication Date Title
CN100533705C (zh) 半导体集成电路器件的制造方法
JP4550039B2 (ja) 半導体集積回路装置の製造方法
JP2007129240A (ja) 半導体集積回路装置の製造方法
JP4085068B2 (ja) 半導体集積回路装置の製造方法
JP2004221606A (ja) 半導体集積回路装置の製造方法
JP2007096335A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI, LTD.

Effective date: 20121113

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121113

Address after: Zhongyuan District in Kanagawa County, Kawasaki Japan numabe 1753 times

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Zhongyuan District in Kanagawa County, Kawasaki Japan numabe 1753 times

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CX01 Expiry of patent term

Granted publication date: 20090826

CX01 Expiry of patent term