CN100539561C - 限制器接收器结构的转换器电路及限制器接收器结构中转换信号的方法 - Google Patents

Abstract

一种转换器电路，具有一限制器(L)，所述转换器电路转换一模拟接收信号成为一值离散的限制器信号。一评估电路(AW)由该限制器信号的连续过零点间的时间距离决定一过零点距离信号。一信号合成电路(PSY)，计算一数字处理信号，所述数字处理信号的过零点与该限制器信号的过零点相同，且所述数字处理信号的脉冲形状具有比矩形脉冲更小的频谱宽度。

Description

限制器接收器结构的转换器电路及限制器接收器结构中转换信号的方法

技术领域

本发明涉及一种转换器电路，用以处理一限制器接收器结构的一模拟频率调制接收信号，或是相位调制接收信号，本发明亦关于一种方法，其系在一限制器接收器结构中，一模拟频率调制接收信号或是相位调制接收信号的信号转换方法。

背景技术

所谓的限制器接收器结构是用于接收器的一种适当花费实施方式，其针对具有固定波封(envelope)的频率调制或相位调制信号，举例来说，高斯频移键控(GFSK，Gaussian Frequency Shift Keying)信号。限制器接收器结构的原则乃是基于，一频率调制或相位调制信号信息的必要部分会落在频率或相位中，且因此在该信号的过零点(zero crossing)中。接收信号的模拟数字转换在限制器接收器中会收到一阈值决定(其由该限制器所执行)，以及随后该限制器的值离散时间连续矩形信号输出的取样所影响。由于该信号整个有用的信息落在该限制器的信号路径下链的过零点中，因此需要高取样率T_z ^-1，以便以所需的精确度检测该过零点。为了在取样期间避免较高谐波频谱成分的频谱部分重叠(失真或混叠)以及信息的损失，因此该取样率T_z ^-1的选择必须大于由该限制器所接收信号的频宽B，换句话说，从信息论的观点来说，所需的最小取样率(由限制器所接收的信号频宽B所决定的速率)必须明显的小于所使用的取样率T_z ^-1。

其后，由该取样所产生的数字信号，藉由复数个滤波器阶段后，该信号的较高谐波成分便会被消除，信号率会数字化，且经由解调制会产生一个等价于该GFSK信号的数字信号。该信号的较高谐波成分消除必须以较高的取样率T_z ^-1作用，并且使得在该取样的信号路径下链中所使用的滤波器需求较高。在实作方面，为了信号重建必须使用具有内插数字化阶段的复杂滤波器，由于高取样率T_z ^-1，所以也会发生高功率消耗的情形。

文件”Low-Power Design of a Digital FM Demodulator Basedon Zero-Cross Detection at IF”，N.Ismailoglu et al.，IEEEVehicular Tecgnology Conference，September 19-22，1999中，第810至813页揭露了配置在该取样信号路径下链中的数字过零点检测器，该过零点检测器产生一信号，其透过产生逻辑「1」来描述由该限制器所输出信号的过零点的瞬间。为了解调制由该过零点检测器所输出的信号，所用者由四级sinc cube数字化滤波器所组成，且其后使用因子4来降低该取样率。

本发明的目的是提供一种转换器电路，其用以处理一限制器接收器结构的一模拟频率调制或是相位调制接收信号，使得该转换信号的解调制使用较简单的滤波器结构。除此之外，本发明的目的在于描述一种方法，用以处理在一限制器接收器结构中的一模拟频率或是相位调制接收信号，其可产生在复杂度方面易于解调制的处理信号。除此之外，本发明的意图尤其是在于可获得在该转换器电路及其后的电路段(解调制器)中较低的功率消耗。

本发明所阐述的目的系藉由独立权利要求的特征所达成。

发明内容

根据本发明的转换器电路，其包含一限制器，其根据公知设计，该限制器转换一模拟接收信号成为一时间连续值离散的限制器信号，其包含一序列的举行脉冲。一评估电路连接至该限制器的下链，该评估电路检测该限制器信号的两连续过零点间的时间距离，并且输出一过零点距离信号。除此之外，该转换器包含一信号合成电路，其接收该过零点距离信号，且产生一个值离散和时间离散的处理信号用于该信号解调制，其过零点对应该限制器信号的过零点，且该信号合成所使用的脉冲形状具有比矩形脉冲相同宽度较小的频谱宽度。

藉由该信号合成电路的达成，代替由该限制器预设的矩形脉冲已处理该转换器的下链，便是使用具有一信号脉冲，其具有比该矩形脉冲更小频谱宽度，由于有较佳的频谱特征，因此配置在下链滤波器单元的需求以及其复杂度便会降低。

原则上，该信号合成所使用的脉冲形状，可根据在转换器电路信号路径下链后的后处理做最佳化选择。然而，本发明一较佳实施方式的特征在于，该信号合成电路使用三角脉冲作为该脉冲形状，三角脉冲实质上具有比矩形脉冲更佳的频谱特征，使得此选择可在其后单元(滤波器)中在复杂度方面获得较大的增益，使用三角脉冲的另一优点便在于，三角脉冲的信号值可藉由简单线性运作来计算。

本发明的另一优点在于该限制器信号的两连续过零点间的时间距离，可以时间精确度T_z检测，且在于该处理信号具有小于T_z ^-1的取样率T_s ^-1。这允许基频信号处理(包含解调制的滤波)可以明显较低的取样率执行T_s ^-1，即便在该转换器电路内(更精确地说：在决定该过零点后)。藉由此方式可明显降低功率消耗。

本发明的另一优点在于该评估电路包含一过零点检测器和一计数器，其配置在该过零点检测器的下链。在此情况下，仅有该计数器必须以高取样率T_z ^-1运作，在该信号合成电路中的脉冲产生已可在能量节省方式中作用，其由降低的取样率T_s ^-1所给予的时间基础上。为此目的，该信号合成电路较佳地包含一内插器，其根据该过零点距离信号，在支持点上合成该处理信号，该支持点由该取样率T_s ^-1使用该预设脉冲形状决定。

本发明更进一步具优势的样态和细节在从属权利要求中描述。

附图说明

本发明参照附图及实施方式更详细的解释：

图1所示为根据现有技术具有限制器的转换器电路；

图2所示为根据本发明具有限制器的转换器电路；

图3A所示为根据本发明的转换器电路输入信号的信号特性图；

图3B所示为由该限制器输出的时间连续值离散信号的信号特性图；

图3C所示为由该计数器输出的数字计数信号的信号特性图；

图4所示为根据本发明的转换器电路输出的值离散和时间离散处理信号的信号特性图；

图5所示为图2所示脉冲合成阶段的电路图；以及

图6所示为具有一限制器接收器结构的无线接收器电路图。

具体实施方式

图1所示为根据现有技术，在一限制器接收器结构中，频率调制或是相位调制信号模拟数字转换的转换器电路WS图。该转换器电路WS包含一限制器L、其输出系连接至一取样阶段AS的输入。该取样阶段AS以一取样率T_z ^-1运作。该取样阶段AS的输出信号系输入一基频处理电路BS，其执行滤波及信号解调制。

图1所示的电路功能如下所述：

该限制器L执行该模拟接收信号a(t)的阈值决定，该模拟接收信号a(t)的时间特性段如图3A所示，该模拟接收信号a(t)为正弦信号，其具有关于该频率调制或相位调制的一可变执行期长度，如果在发射器末端使用例如二值(二元)调制符号系统的话，则该调制接收信号a(t)具有两个不同的执行期长度。

该限制器L执行一阈值决定，该限制器L的输出信号lim(t)如下决定：

lim(t)＝-1 if a(t)<0

lim(t)＝+1 if a(t)>0

该限制器L的输出信号lim(t)，其包含一连串的矩形脉冲，藉由该取样阶段AS以一取样率T_z ^-1取样。该取样时间T_z决定时间分辨率，以决定lim(t)的过零点，由于矩形脉冲的频谱特征不好，因此T_z ^-1必须大于该信号a(t)的频宽B。

由取样阶段AS所输出的数字信号标示为p(nT_z)，在此例中，nT_z代表取样时间期间T-_z的n单位中的离散时间。数字信号p(nT_z)转送至基频处理电路BS，藉由滤波消除信号的较高谐波成分，并且产生一解调制信号。

图2所示为根据本发明具有一转换器电路WS’的限制器接收器结构。

该转换器电路WS’具有一限制器L，一过零点检测器ND连接该限制器L的下链，一计数器CN连接至该过零点检测器ND的下链，以及一脉冲合成阶段PSY连接至该计数器CN的下链，该脉冲合成阶段PSY输出转送至一基频处理电路BS’，该过零点检测器ND及该计数器CN形成一评估电路AW。

在构造和功能方面而言，该限制器L与图1所描述的限制器L相同。由该限制器L所输出的信号lim(t)于图3B中说明。矩形脉冲期间与该接收信号a(t)的个别过零点距离T_1-1、T₁、T₁₊₁相符合。该限制器L的时间连续值离散的输出信号lim(t)的过零点，于该过零点检测器ND中决定，如果识别到一过零点，则该过零点检测器ND输出一信号start_z，此过零点信号start_z每一次重新激活该计数器CN。该计数器CN以T_z ^-1的时钟频率运作。在由该信号start_z的下一次激活后，计数器的计数结果Z₁(对应该过零点距离T₁)立即于该计数器CN的输出上显现，直到现行计数期结束为止。该计数器CN的输出信号cnt以及现行内部计数器读取(虚线)于图3C中说明，用以测量该过零点时间距离所需的粒度(granularity)为T_z，且与图1中所示现有技术的取样频率T_z一样具有相同等级的量。

如同从图3A至3C所见，(最大)计数量Z_1-1、Z₁、Z₁₊₁与对应由过零点所定义的时间间隙1-1、1、1+1的时间期间T_1-1、T₁、T₁₊₁相符合。

基于以时间粒度T_z所定义这些过零点时间距离T_1-1、T₁、T₁₊₁，该脉冲合成阶段PSY由一基础脉冲产生一数字处理信号p(nT_s)，举例来说，可使用三角脉冲作为基础脉冲，如同图4所示。该数字处理信号p(nT_s)可由一内插器产生，其在某种程度上依赖由该计数器CN所输出的过零点距离T_1-1、T₁、T₁₊₁，以该计数器Z_1-1、Z₁、Z₁₊₁在支持点计算该处理信号的形式，该支持点由一时间基础T_s使用三角脉冲所决定。关于产生该数字处理信号p(nT_s)的该时间基础T_s可任意选择，原则上，必须确保一定程度的最小时间分辨率(最大取样时间期间Ts)，其因为其后信号处理的需求，以及因为信号理论的需求(满足取样理论)。

必须指出的是，时间分辨率T_s现在不在由该过零点的精确度要求所决定，而是端视用以数字处理信号p(nT_s)合成脉冲的频谱特性，以及其后在基频处理阶段BS’中的基频信号处理。这使得可以在基频处理阶段BS’中以明显较低的速率T_s ^-1来执行该基频处理，其在以时间精确度Tz决定该过零点后，基频处理阶段BS’的复杂度所构成的需求便因此降低。

必须更进一步的指出，即便时间离散处理信号p(nT_s)以低处理率T_s产生，也就是说个别基础脉冲并未以高取样率(例如T_z ^-1)产生且数字化，倒不如由内插器直接在最小需求时间基础T_s上计算，这是因为该脉冲合成阶段PSY接受该计数器CN该输出信号cnt的该计数Z_1-1、Z₁、Z₁₊₁，该计数器具有自身(慢)时钟T_s，因此该脉冲合成阶段PSY亦可以非常低的复杂度执行。

图5所示为一种脉冲合成阶段PSY的执行方式，其在复杂度方面较有利，用以产生具有相同的最大高度C的三角脉冲，该脉冲合成阶段PSY包含一计数器CN1、一比较器COMP连接至该计数器的下链、一表格储存TAB、一累积器AC以及一乘法器M。

假设计数Z₁如同取样时间T_s的整数倍数，该整数倍数N由方程式N＝T_s/T_z定义，下列关系式则接着成为该三角脉冲的输出值p(nT_s)结果：

p(nT_s)＝{2C n N/Z-₁ for 0<n<Z₁/(2N)

{2C-2C n N/Z-₁      for Z₁/(2N)<n<Z₁/N

该计数器CN1产生值n表示离散时间，该比较器COMP检查n是否小于Z₁/(2N)，亦即必须使用上述方程式之上表示式或是下表示式来产生该信号值，如果满足不等式n<Z₁/(2N)，则该比较器COMP输出一控制信号S，其具有该值S＝1，否则S＝0维持为真。

该因子N/Z₁以C₀表示，既然仅有一有限数因子N/Z₁存在，这些便能预先计算且储存于表格储存TAB中，现行所需值C₀由该表格储存中读出，其在某种程度上依靠计数结果Z₁，且转送至该累积器AC，在该脉冲合成阶段PSY系统时钟率为T_s ^-1，该累积器AC在S＝1时计算p＝C₀n，或是在S＝0时计算p＝1-C₀n。该脉冲形状因此以正确的脉冲长度产生，该三角脉冲的最大振幅C由乘上该因子2C所决定，该乘法于该乘法器M中执行，C则可根据其后单元(基频处理BS’)需要选择。

图6所示为根据德国专利案DE 101 03 479 A1所描述的限制器鉴别器原则之一接收器电路结构，图6所示的公知转换器电路WS与图1所示的转换器电路WS相同。

根据图6，一无线信号由一天线A所捕捉，且经由一输入滤波器E输入至一低噪声输入放大器LNA(低噪声放大器)，该输入放大器LNA以一调整增益放大该无线射频天线信号，在该低噪声放大后，该放大信号转换成一中间频率。为此目的，该低噪声放大器LNA的输出信号系输入至两混合器M1和M2，该混合器M1及M2以一已知方法运作，其以一相位偏差90°及一混合频率运作，该混合频率来自于一区域振荡器(图上未示)，用以运作该混合器M1和M2的两信号与其时间相关cos(ω₀t)和sin(ω₀t)相符，其中ω₀表示分派给该振荡器频率的角频率，而t代表时间。

在中间频率的同相(I)和正交(Q)信号分别在该混合器M1和M2的输出是有效的。

两混合器M1和M2的输出分别输入一模拟频道选择滤波器KSF的一I和一Q信号输入，其作为虚部频率抑制。藉由频道选择滤波器KSF，选择一特定频率频道且所需可用信号藉此由该基频信号滤出—于该输出端出现的干扰信号混合。

两I和Q信号成分在该频道选择滤波器KSF的两输出A1、A2，以可用频道的频宽输出。

在关于根据本发明基于限制器鉴别器原则的接收器电路方面，已知的转换器电路WS由根据本发明如图2所示的转换器电路WS’取代，除此之外，使用简化的基频处理电路BS’代替BS(图6以二频道形式说明)，该模拟接收信号a(t)因此分别与在输出A1和A2的I信号成分和Q信号成分相同。

在基频处理/解调制方面，举例来说，可使用在文件DE 101 03 479A1所描述的算法，其藉此与本文件内容整合。

Claims (10)

1.一种转换器电路，用以处理一限制器接收器结构的一模拟频率或相位调制接收信号，所述转换器电路包含：

一限制器(L)，其转换该模拟接收信号(a(t))成为一时间连续、值离散的限制器信号(lim(t))，所述限制器信号(lim(t))包含一序列的矩形脉冲；

一评估电路(AW；ND，CN)，连接至该限制器(L)的下链，该评估电路检测该限制器信号(lim(t))的二连续过零点间的时间距离(T_1-1、T₁、T₁₊₁)，且输出一过零点距离信号(cnt；Z_1-1、Z₁、Z₁₊₁)；以及

一信号合成电路(PSY)，其接收该过零点距离信号(cnt；Z_1-1、Z₁、Z₁₊₁)，且以依靠该过零点距离信号的方式产生一值和时间离散处理信号(p(nT_s))，所述值和时间离散处理信号(p(nT_s))的过零点与该限制器信号(lim(t))的过零点相同，且所述值和时间离散处理信号(p(nT_s))的用以信号合成的脉冲形状具有比相同宽度之一矩形脉冲更小的频谱宽度。

2.如权利要求1所述的转换器电路，其特征在于

该信号合成电路(PSY)使用一三角脉冲作为脉冲形状。

3.如权利要求1或2所述的转换器电路，其特征在于

该评估电路(AW；ND，CN)以一时间精确度T_z检测该限制器信号(lim(t))之二连续过零点间的时间距离(T_1-1、T₁、T₁₊₁)；以及

该处理信号(p(nT_s))具有小于T_z ^-1的一取样率T_s ^-1。

4.如权利要求1或2所述的转换器电路，其特征在于

该评估电路(AW；ND，CN)包含一过零点检测器(ND)，以及一计数器(CN)，所述计数器(CN)配置在该过零点检测器(ND)的下链。

5.如权利要求3所述的转换器电路，其特征在于

该信号合成电路(PSY)具有一内插器，所述内插器以依靠该过零点距离信号(cnt；Z_1-1、Z₁、Z₁₊₁)的形式在支持点合成该处理信号(p(nT_s))，该支持点由使用预设脉冲形状的取样率T_s ^-1所决定。

6.一种用以在一限制器接收器结构中转换一模拟频率或相位调制接收信号的方法，所述方法步骤包含：

由一模拟接收信号(a(t))产生一限制、时间连续、值离散的限制器信号(lim(t))，所述限制器信号(lim(t))包含一序列的矩形脉冲；

决定该限制器信号(lim(t))的二连续过零点间的时间距离(T_1-1、T₁、T₁₊₁)；以及

以依靠由该限制器信号(lim(t))的连续过零点间决定的该时间距离(T_1-1、T₁、T₁₊₁)的方式，合成一值和时间离散处理信号(p(nT_s))，所述值和时间离散处理信号(p(nT_s))的过零点与该限制器信号(lim(t))的过零点相同，且所述值和时间离散处理信号(p(nT_s))的用以信号合成的脉冲形状具有比相同宽度的一矩形脉冲更小的频谱宽度。

7.如权利要求6所述的方法，其特征在于

使用一三角脉冲作为脉冲形状。

8.如权利要求6或7所述的方法，其特征在于

以一时间精确度T_z决定该限制器信号(lim(t))的二连续过零点间的时间距离(T_1-1、T₁、T₁₊₁)；以及

以小于T_z ^-1的一取样率T_s ^-1合成该处理信号(p(nT_s))。

9.如权利要求8所述的方法，其特征在于

为了决定该限制器信号(lim(t))的二连续过零点间的时间距离，检测该限制器信号(lim(t))的过零点，两相邻过零点间的时间距离则藉由一计数器(CN)决定，所述计数器(CN)以该计数时钟T_z ^-1计时。

10.如权利要求6或7其一所述的方法，其特征在于

该值和时间离散处理信号(p(nT_s))是以一依靠两过零点间的时间距离而藉由在该支持点的预设脉冲形状的内插来计算，该支持点由该取样率T_s ^-1所决定。

Images