CN100551205C - 电成型的金属结构及电成型金属集成电路结构的方法 - Google Patents

电成型的金属结构及电成型金属集成电路结构的方法 Download PDF

Info

Publication number
CN100551205C
CN100551205C CNB2005101098046A CN200510109804A CN100551205C CN 100551205 C CN100551205 C CN 100551205C CN B2005101098046 A CNB2005101098046 A CN B2005101098046A CN 200510109804 A CN200510109804 A CN 200510109804A CN 100551205 C CN100551205 C CN 100551205C
Authority
CN
China
Prior art keywords
striking
metal
layer
covers
basic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101098046A
Other languages
English (en)
Other versions
CN1764349A (zh
Inventor
D·R·埃文斯
J·W·哈特泽尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1764349A publication Critical patent/CN1764349A/zh
Application granted granted Critical
Publication of CN100551205C publication Critical patent/CN100551205C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/12—Electroforming by electrophoresis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1657—Electroless forming, i.e. substrate removed or destroyed at the end of the process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment

Abstract

提供一种用于电成型金属集成电路结构的方法。该方法包括：穿过层间绝缘体形成诸如通孔或线的开口，露出基片表面；形成覆盖层间绝缘体和基片表面的基层；形成覆盖基层的触击层；形成覆盖触击层的顶层；选择性地蚀刻以去除覆盖基片表面的顶层，露出触击层表面；以及，电成型覆盖触击层表面的金属结构。电成型的金属结构使用电镀或者无电沉积方法沉积。典型地，该金属是Cu、Au、Ir、Ru、Rh、Pd、Os、Pt或者Ag。基层、触击层和顶层可使用物理气相淀积(PVD)、蒸发法、反应溅射或者金属有机化学气相淀积(MOCVD)方法沉积。

Description

电成型的金属结构及电成型金属集成电路结构的方法
技术领域
本发明主要涉及集成电路(IC)和液晶显示器(LCD)制造，更特别地，涉及电成型(electroform)金属布线的方法和相关结构。
背景技术
在目前的集成电路和显示器应用中，使用物理气相淀积(PVD)铝/铜/硅合金来在不同的电路层上形成互连和导电线(轨迹)。通常，这些线在大小为1至1000微米的区域形成。这些线通过透过光致抗蚀剂掩膜蚀刻保形沉积的金属减法地形成图案。或者，使用镶铜工艺，其形成构图的沟槽结构，用金属填沟槽，并抛光覆盖槽沉积的多余的金属。但是，这些减法工艺限制了最终的金属结构可以形成的形状。例如，很难形成凹入结构或是有意悬垂的结构；以及顶部横截面积大于底部横截面积的结构。
在很大不同尺度上，约毫米级，印刷电路板(PCB)工艺形成具有导电金属线的多层板。化学相容性、基片材料一致性和杂质的严格排除的问题，阻止PCB金属化技术对IC、显示器和高级多芯片模块(MCMs)的直接按比例缩小。较大尺寸的PCB允许使用诸如直接印刷和图案转移的宏观工艺。但是，由于所涉及的严格尺寸容差，这些宏观处理不能用于IC和LCD。
在大IC基片上的金属淀积要求使用大处理室，昂贵的/复杂的气氛和温度控制设备。IC和LCD加工经常要求使用真空室。另一方面，PCB工艺要求不太复杂的设备，比如镀槽和电镀设备。
有利的，PCB加法淀积工艺的连续使用允许包括包封的微观金属结构的易于形成。这些包封结构可用第二种材料比如绝缘体填入，其可形成同轴的传输线或其它这样的结构。由于为了封闭内部空间必须形成凹入结构，使用传统的减法技术是不能容易地获得这些结构的。
如果IC和LCD的金属结构能使用加法淀积工艺将会有利。
如果传统的PCB电镀工艺能适用于IC和LCD工艺，以提供低费用、用于金属淀积的低热平衡算方案将会有利。
如果无电沉积的工艺能适用于IC和LCD加工将会有利。
发明内容
本发明描述了一种精确加法形成图案的方法，其仅在IC基片的敞开的构图区域而不是在场区(field region)沉积金属。该加法形成图案是从使用电镀和无电沉积技术的金属沉积中得出的。
相应的，提供一种用于电成型金属集成电路结构的方法。该方法包括：穿过层间绝缘体形成诸如通孔或线的开口，露出基片表面；形成覆盖层间绝缘体和基片表面的基层；形成覆盖基层的触击层(strike layer)；形成覆盖触击层的顶层；选择性地蚀刻以去除覆盖基片表面的顶层，露出触击层表面；以及，电成型覆盖触击层表面的金属结构。电成型的金属结构使用电镀或无电沉积工艺的方法沉积。典型地，该金属为Cu、Au、Ir、Ru、Rh、Pd、Os、Pt或Ag。
基层、触击层和顶层可使用物理气相淀积(PVD)、蒸发法、反应溅射或金属有机化学气相淀积(MOCVD)的方法沉积。基层可以是诸如W、Ta、Ti、Zr、Mo或者Cr等的材料，以列举一些例子。触击层可以是例如Pd、Pt、Ir、Rh、Ru、Os、Ag、Cu、Ni或者Cr。顶层可以是难熔金属。
上述方法附加的细节在下文阐述。
附图说明
图1是本发明电成型金属结构的局部剖视图。
图2至7示出了本发明电成型金属结构的制造中的步骤。
图8是本发明用于电成型金属集成电路结构的方法流程图。
图9是本发明用于在集成电路基片上加法金属沉积的方法流程图。
具体实施方式
图1是本发明电成型金属结构的局部剖视图。结构100包括具有表面104的基片102。基片102可以是诸如硅、玻璃、陶瓷或者塑料的材料。层间绝缘体106覆盖基片102，具有露出基片表面104的开口108。在图2中可以更清楚地看到开口108。层间绝缘体106可例如是常规的氧化物或氮化物。基层110覆盖基片表面104。基层110可以是难熔金属，比如W、Ta、Ti、Zr、Mo、Cr、难熔金属氮化物和碳化物，混合的氮化物-碳化物，或者混合的氮化物硅化物。
触击层112覆盖基层110。触击层112可以是诸如Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Cr的材料，或者是上述材料的合金。电成型金属结构114覆盖触击层表面112。金属结构114是一种金属比如Cu、Au、Ir、Ru、Rh、Pd、Os、Pt或者Ag。金属结构114可以是线、孔、焊盘、电极、接触孔或者层间互连。如下文更详细的所述，作为生产工艺中的步骤，用诸如难熔金属、难熔金属氮化物或者混合的氮化物硅化物等制成材料组成的临时的顶层(图中未标出)覆盖触击层112。
功能说明
图2至7示出了本发明电成型金属结构的生产步骤。过程以开接触孔或等效的结构开始，准备金属化成形。图2示出了代表性的剖面。将接触孔制成穿过一些适当的绝缘材料(ILD)，通用的基片可能是硅、玻璃、陶瓷、塑料或一些其它材料或材料的组合。此外，电子的、机电的或其它类型的装置和/或结构可能已经在基片中形成。在这种情况下，金属化的目的是在这种装置或结构之间提供电连接。例如，穿过ILD的开口可能暴露电极，沉积本发明的金属结构以与电极相接触。
如图3所示，这一步接下来是通过PVD、蒸发法、MOCVD或者其它适合的沉积技术依次沉积三个金属层。根据适宜的情况，这些沉积可以使用同样的设备或者不同的设备来实施。基层提供对相互扩散的阻挡以及金属化和基片间牢固的附着。典型地，基层是难熔金属比如W、Ta、Ti或者它们的合金，以及相应的氮化物或混合的氮化物-硅化物。触击层(strike layer)提供用于接下来的电沉积的表面。典型地，触击层是稀有金属或半稀有金属比如Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Cr或者它们的合金。顶层提供用于光致抗蚀剂附着的表面，因为提供用于电镀的良好表面的金属通常不提供对抗蚀剂附着良好的表面。这个层的候选材料与用于基层的相同，尽管基层和顶层不需要具有相同的组成。
接下来，使用传统的光刻法在基片上构图完整金属结构的光致抗蚀剂(PR)图像。这在图4中示出。
参见图5，使用光致抗蚀剂作为掩膜，在开口区域中将顶层化学蚀刻掉以露出触击层。尽管蚀刻剂的选择依赖于顶层的精确组分，用于该目的的典型的蚀刻剂是过氧化氢。作为可选择的材料，各种无机酸或其它化学溶液都可使用，只要它们基本上不浸蚀或去除光致抗蚀剂。此外，使用已知的技术比如在高温下烘烤或者紫外线硬化，可将光致抗蚀剂制作得更抗化学腐蚀。
图6描绘了电成型的金属的沉积。将铜或其它适合的导体金属比如Au或例如Ag电镀。由于抗蚀剂是绝缘的且没有电流能流过抗蚀剂层，沉积仅在开口特征中而不是在光致抗蚀剂的顶部发生。这种金属沉积的方式即“电成型”。作为替换，也可以使用无电沉积。由于无电沉积要求导电表面，基片结构保持原样。接着，金属只在图案的开口区域中而不在光致抗蚀剂上沉积。
如这里所使用的，“电镀”是一种通过有意施加电流从化学溶液沉积金属的工艺。电流施加到基片且金属在基片传导电流的区域中沉积。如此处使用的，无电沉积是一种使用由基片上预先存在的金属表面催化的氧化-还原化学反应从化学溶液沉积金属的工艺。也就是，响应于化学反应，金属在基片的金属表面上沉积。
此处使用的“电成型”是在由光致抗蚀剂或一些其它材料预先形成的样板上直接形成复杂的形状的电镀或无电沉积工艺。电成型不是在基片的整个表面上各向同性地沉积金属的保形的沉积工艺。
图7描绘了在光致抗蚀剂的移除之后电成型的金属结构。将光致抗蚀剂小心去除以免毁坏电成型的金属。这意味着光致抗蚀剂的任何硬化或其它的化学改性基本上不妨碍或阻碍抗蚀剂移除。也就是，移除技术，比如在高温下等离子体灰化，由于其毁坏金属化而不应该使用。
回到图1，示出了完成的电成型金属结构。该结构使用电成型金属结构作为掩膜借助于去除场区域中的基层、触击层和顶层来完成。为了达到这个目的可使用湿化学蚀刻或干蚀刻。而且，任何适用的去除化学方法必须不毁坏电成型金属化。
在这点上可施行进一步热处理以稳定化或再结晶该金属。但是，这一步对本发明不是必要的。该热处理可能也具有如同其初始目的的，对装置性能的改进或并不直接与互连结构相关联的其它特征的改进。
完成时，互连的单个层，如比图1所示的结构，可能被用作开始的基片，即，作为通用的基片。然后，可通过CVD、旋涂或一些其它适用的工艺涂敷电介质材料。接触孔或通孔可借助传统的光刻法构图并且在希望的位置借助化学蚀刻切透电介质层以露出电成型互连。完整的电成型工艺如图1至7所描述的重复进行，这样，制造一个两层的互连。
为制造多层的互连，电成型过程可以被重复任意次。如同在传统的蚀刻铝IC互连方案中，如果需要，可以使用层间电介质材料的化学机械抛光，以降低高度(topography)和增强光刻分辨率。但是，这一步不是本发明所必需的。
图8是用于电成型金属集成电路结构的本发明的方法的流程图。尽管为了清楚将该方法描绘成顺序的编号步骤，除了明确地声明以外，不能从数字推断出顺序。应该理解的是有些步骤可以跳过、平行地执行或者不要求保持严格的顺序来执行。该方法在步骤800开始。步骤802通过第一层间绝缘体形成开口，露出基片表面。在步骤802中露出的基片表面可能是硅、玻璃、陶瓷或者塑料。步骤804形成覆盖第一层间绝缘体和基片表面的基层。步骤806形成覆盖基层的触击层。步骤808形成覆盖触击层的顶层。步骤810选择性地蚀刻以去除覆盖基片表面的顶层，露出触击层表面。步骤812电成型覆盖触击层表面的第一金属结构。
步骤812中电成型覆盖触击层表面的第一金属结构包括使用电镀或者无电沉积工艺沉积金属。步骤812沉积的金属例如Cu、Au、Ir、Ru、Rh、Pd、Os、Pt或者Ag。步骤812中形成的结构可能是线(导电轨迹)、通孔、焊盘、电极、接触孔或者层间互连。
步骤814去除邻近第一金属结构(在场区域内)，覆盖第一层间绝缘体的基层、触击层和顶层。步骤814使用步骤812中沉积的金属结构作为掩膜。步骤816保形地沉积第二层间绝缘体。步骤818穿过第二层间绝缘体形成开口，露出第一金属结构表面。由于步骤802至812与步骤818至828之间的相似性，步骤816至828未示出。步骤820(见步骤804)形成覆盖第二层间绝缘体和第一金属结构表面的基层。步骤822(806)形成覆盖基层的触击层。步骤824(808)形成覆盖触击层的顶层。步骤826(810)选择性地蚀刻以去除覆盖第一金属结构表面的顶层，露出触击层表面。步骤828(812)电成型覆盖触击层表面的第二金属结构。
在该方法的一些方面，进一步的步骤，步骤815使用如上所述的加热过程再结晶第一金属结构。同样步骤828之后第二金属结构也被再结晶。
另一方面，形成基层(步骤804)、形成触击层(步骤806)、形成顶层(步骤808)包括使用诸如PVD、蒸发法、反应溅射、或者MOCVD的工艺沉积基层、触击层和顶层材料。注意，这三个步骤不必使用相同的工艺。实际上，沉积的每个步骤使用不同类型的沉积方法。
在步骤804形成覆盖第一层间绝缘体和基片表面的基层，包括由难熔金属比如W、Ta、Ti、Zr、Mo、Cr，难熔金属氮化物和碳化物，混合的(难熔金属)氮化物-碳化物或者混合的氮化物-硅化物形成基层。
在步骤806中形成覆盖基层的触击层，包括由诸如Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Cr等材料或上述材料的合金形成触击层。在步骤808中形成覆盖触击层的顶层包括由诸如难熔金属、难熔金属氮化物或者混合的氮化物-硅化物材料形成顶层。如上述指出的，基层和顶层可能由相同的材料制成，但是不作要求。
在一些情况下，在步骤810中选择性地蚀刻去除覆盖基片表面的顶层包括子步骤。步骤810a保形地沉积光致抗蚀剂(PR)层。步骤810b构图PR以露出覆盖基片表面的顶层。步骤810c蚀刻露出的顶层。
使用蚀刻剂比如过氧化氢、无机酸、醇的和水的碘、溴、氯、碱金属、氨水或者上述蚀刻剂的混合物对露出的顶层蚀刻(步骤810c)。在步骤810a中PR保形沉积可能进一步包括PR稳定化工艺比如烘烤或紫外线硬化。
图9示出了本发明用于在集成电路基片上加法金属沉积的方法的流程图。该方法从步骤900开始。步骤902穿过层间绝缘体形成开口，露出基片表面。步骤904在开口中附加地形成金属结构。在一些情况下，在开口中附加地形成金属结构包括子步骤。步骤904a形成覆盖层间绝缘体和基片表面的基层。步骤904b形成覆盖基层的触击层。步骤904c形成覆盖触击层的顶层。步骤904d选择性地蚀刻以去除覆盖基片表面的顶层，露出触击层表面。步骤904e电成型覆盖触击层表面的金属结构。例如，电成型覆盖触击层表面的金属结构可能包括使用电镀或无电沉积方法沉积金属。
电成型的IC金属结构和相关的沉积工艺已经提出。为使发明清楚，给出了材料的例子和特定的方法的步骤。但是，本发明不仅仅局限于这些例子。本领域技术人员可以对本发明作出其它的改变和实施例。

Claims (24)

1、一种用于电成型金属集成电路结构的方法，该方法包括：
穿过第一层间绝缘体形成开口，露出基片表面；
形成覆盖第一层间绝缘体和基片表面的基层；
形成覆盖基层的触击层；
形成覆盖触击层的顶层；
选择性地蚀刻以去除覆盖基片表面的顶层，露出触击层表面；以及
电成型覆盖触击层表面的第一金属结构，
其中，其上电成型第一金属结构的露出的触击层表面覆盖基片表面和该第一层间绝缘体的一部分。
2、如权利要求1所述的方法，进一步还包括：
使用第一金属结构作为掩膜，去除覆盖第一层间绝缘体的基层、触击层和顶层。
3、如权利要求2所述的方法，进一步还包括：
保形地沉积第二层间绝缘体；
穿过第二层间绝缘体形成开口，露出第一金属结构表面；
形成覆盖第二层间绝缘体和第一金属结构表面的基层；
形成覆盖基层的触击层；
形成覆盖触击层的顶层；
选择性地蚀刻以去除覆盖第一金属结构表面的顶层，露出触击层表面；
电成型覆盖触击层表面的第二金属结构。
4、如权利要求1所述的方法，进一步包括：
再结晶第一金属结构。
5、如权利要求1所述的方法，其中电成型覆盖触击层表面的第一金属结构包括使用从包括电镀和无电沉积的组中选择的一种工艺来沉积金属。
6、如权利要求1所述的方法，其中电成型覆盖触击层表面的第一金属结构包括沉积从包含Cu、Au、Ir、Ru、Rh、Pd、Os、Pt和Ag的组中选择的金属。
7、如权利要求1所述的方法，其中电成型覆盖触击层表面的第一金属结构包括形成从包括线、通孔、焊盘、电极、接触孔和层间互连的组中选择的结构。
8、如权利要求1所述的方法，其中形成基层、形成触击层、和形成顶层包括使用从包括物理气相淀积PVD、蒸发法、反应溅射和金属有机化学气相淀积MOCVD的组中选择的工艺沉积基层、触击层和顶层材料。
9、如权利要求1所述的方法，其中形成覆盖第一层间绝缘体和基片表面的基层包括由包括难熔金属、难熔金属氮化物和碳化物、混合的氮化物-碳化物和混合的氮化物-硅化物的组中选择的材料形成基层。
10、如权利要求1所述的方法，其中形成覆盖基层的触击层包括由包括Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Cr以及上述材料的合金的组中选择的材料形成触击层。
11、如权利要求1所述的方法，其中形成覆盖触击层的顶层包括由包括难熔金属、难熔金属氮化物和混合的氮化物-硅化物的组中选择的材料形成顶层。
12、如权利要求1所述的方法，其中选择性地蚀刻以去除覆盖基片表面的顶层，露出触击层表面，包括：
保形地沉积光致抗蚀剂层；
构图该光致抗蚀剂以露出覆盖基片表面的顶层；以及
蚀刻露出的顶层。
13、如权利要求12所述的方法，其中蚀刻露出的顶层包括使用从包括过氧化氢、无机酸、醇的和水的碘、溴、氯、碱金属、氨水以及上述蚀刻剂的混合物的组中选择的蚀刻剂。
14、如权利要求12所述的方法，其中保形地沉积该光致抗蚀剂层包括使用从包括烘烤和紫外线硬化的组中选择的工艺稳定该该光致抗蚀剂。
15、如权利要求1所述的方法，其中穿过第一层间绝缘体形成开口，露出基片表面，包括露出从包括硅、玻璃、陶瓷和塑料的组中选择的基片表面材料。
16、一种用于在集成电路基片上加法金属沉积的方法，该方法包括：
穿过层间绝缘体形成开口，露出基片表面；
在开口中附加地形成金属结构，
其中在开口中附加地形成金属结构的步骤包括：
形成覆盖层间绝缘体和基片表面的基层；
形成覆盖基层的触击层；
形成覆盖触击层的顶层；
选择性地蚀刻以去除覆盖基片表面的顶层，露出触击层表面；以及
电成型覆盖触击层表面的该金属结构；以及
其上电成型该金属结构的露出的触击层表面覆盖基片表面和该层间绝缘体的一部分。
17、如权利要求16所述的方法，其中在开口附加地形成金属结构的步骤包括使用从包括电镀和无电沉积的组中选择的工艺沉积金属。
18、一种电成型的金属结构，该结构包括：
具有表面的基片；
覆盖基片的层间绝缘体，具有露出基片表面的开口；
覆盖基片表面的基层；
覆盖基层的触击层；以及
覆盖触击层表面的电成型的金属结构，
其中其上电成型该金属结构的触击层表面覆盖该基片表面和该层间绝缘体的一部分。
19、如权利要求18所述的结构，其中金属结构是从包括Cu、Au、Ir、Ru、Rh、Pd、Os、Pt和Ag的组中选择的金属。
20、如权利要求18所述的结构，其中金属结构是从包括线、通孔、焊盘、电极、接触孔和层间互连的组中选择的结构。
21、如权利要求18所述的结构，其中基层是从包括难熔金属、难熔金属氮化物和碳化物、混合的氮化物-碳化物和混合的氮化物-硅化物的组中选择的材料。
22、如权利要求18所述的结构，其中触击层是从包括Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Cr和上述材料的合金的组中选择的材料。
23、如权利要求18所述的结构，其中基片是从包括硅、玻璃、陶瓷和塑料的组中选择的材料。
24、如权利要求18所述的结构，进一步包括：
由包括难熔金属、难熔金属氮化物和混合的氮化物-硅化物的组中的材料制成的覆盖触击层的临时的顶层。
CNB2005101098046A 2004-06-17 2005-06-17 电成型的金属结构及电成型金属集成电路结构的方法 Expired - Fee Related CN100551205C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/871938 2004-06-17
US10/871,938 US7306962B2 (en) 2004-06-17 2004-06-17 Electroformed metallization

Publications (2)

Publication Number Publication Date
CN1764349A CN1764349A (zh) 2006-04-26
CN100551205C true CN100551205C (zh) 2009-10-14

Family

ID=34937498

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101098046A Expired - Fee Related CN100551205C (zh) 2004-06-17 2005-06-17 电成型的金属结构及电成型金属集成电路结构的方法

Country Status (6)

Country Link
US (2) US7306962B2 (zh)
EP (1) EP1607496A1 (zh)
JP (1) JP2006005351A (zh)
KR (1) KR100704521B1 (zh)
CN (1) CN100551205C (zh)
TW (1) TWI303673B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898610B2 (en) * 2006-06-30 2011-03-01 Lg. Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US8372744B2 (en) 2007-04-20 2013-02-12 International Business Machines Corporation Fabricating a contact rhodium structure by electroplating and electroplating composition
ES2954289T3 (es) 2016-12-16 2023-11-21 Topsoe As Depósito de un revestimiento sobre una interconexión para pilas de celdas de óxido sólido
CN111029259B (zh) * 2019-11-11 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 一种电路基板的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125441A (en) * 1978-01-30 1978-11-14 General Dynamics Corporation Isolated bump circuitry on tape utilizing electroforming
JPH01211948A (ja) * 1988-02-18 1989-08-25 Fujitsu Ltd 半導体装置の製造方法
JPH04314323A (ja) * 1991-04-12 1992-11-05 Anelva Corp レジスト処理方法
JPH06236880A (ja) * 1992-12-14 1994-08-23 Oki Electric Ind Co Ltd 金属配線の形成方法
US7126195B1 (en) * 1996-06-03 2006-10-24 Micron Technology, Inc. Method for forming a metallization layer
US5897375A (en) * 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US5968333A (en) * 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6776893B1 (en) * 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
TW479304B (en) * 2001-02-06 2002-03-11 Acer Display Tech Inc Semiconductor apparatus and its manufacturing method, and liquid crystal display using semiconductor apparatus
US20030060041A1 (en) * 2001-09-21 2003-03-27 Intel Corporation Dual-stack, ball-limiting metallurgy and method of making same
JP3800405B2 (ja) * 2001-12-26 2006-07-26 富士通株式会社 多層回路基板の製造方法
US6624060B2 (en) * 2002-01-12 2003-09-23 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for pretreating a substrate prior to electroplating
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices

Also Published As

Publication number Publication date
US7714354B2 (en) 2010-05-11
TWI303673B (en) 2008-12-01
KR100704521B1 (ko) 2007-04-09
US20080054469A1 (en) 2008-03-06
JP2006005351A (ja) 2006-01-05
US7306962B2 (en) 2007-12-11
KR20060048394A (ko) 2006-05-18
CN1764349A (zh) 2006-04-26
TW200604385A (en) 2006-02-01
EP1607496A1 (en) 2005-12-21
US20050282399A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
JP6832057B2 (ja) 垂直ｎａｎｄホールエッチングのためのめっき金属ハードマスク
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
CN101066004B (zh) 具有被导电材料填充的通孔的基板的制造方法
CN101378033B (zh) 形成薄膜金属导线的方法
JPH06318672A (ja) 薄膜コンデンサの形成方法、薄膜コンデンサの製造方法、薄膜バイパスコンデンサの製造方法および薄膜コンデンサ
JP2003519442A (ja) 電気接続素子を製造するための方法、設備および装置、電気接続素子ならびに半完成品
CN105723477A (zh) 基板中的螺线管电感器
CN100551205C (zh) 电成型的金属结构及电成型金属集成电路结构的方法
CN107644834A (zh) 用于形成细间距特征的光刻图案
CN100452351C (zh) 制造半导体器件的方法
US20040187310A1 (en) Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
CN101211818B (zh) 半导体集成电路的互连结构填隙铜镀的方法与结构
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
CN101282620A (zh) 布线板和制造布线板的方法
US7752750B2 (en) Method of forming wiring
KR100559032B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
CN104902689A (zh) 制造线路的方法及具有电路图案的陶瓷基板
US20060063379A1 (en) Forming a combined copper diffusion barrier and seed layer
CN109788658A (zh) 电路板及其制作方法
JPH0823166A (ja) 多層配線基板の製造方法
KR20040055016A (ko) 트렌치를 이용한 금속구조물 제조방법
KR20180002429A (ko) 세미 애디티브법에 의해 프린트 회로 기판을 제조하는 방법
JP2005501394A (ja) 導電構造を製造するための方法
CN115148596A (zh) 器件结构及其制造方法
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20140617

EXPY Termination of patent right or utility model