CN100555931C - 调节信号采样点的装置、系统和方法 - Google Patents

调节信号采样点的装置、系统和方法 Download PDF

Info

Publication number
CN100555931C
CN100555931C CNB038249588A CN03824958A CN100555931C CN 100555931 C CN100555931 C CN 100555931C CN B038249588 A CNB038249588 A CN B038249588A CN 03824958 A CN03824958 A CN 03824958A CN 100555931 C CN100555931 C CN 100555931C
Authority
CN
China
Prior art keywords
phase
phase place
signal
comparative result
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038249588A
Other languages
English (en)
Other versions
CN1695338A (zh
Inventor
本尼·克里斯琴森
卡斯珀·迪特里希
毕阿克·戈斯
索吉尔德·弗兰克
艾温德·约翰森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1695338A publication Critical patent/CN1695338A/zh
Application granted granted Critical
Publication of CN100555931C publication Critical patent/CN100555931C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

调节输入信号的采样次数的技术。

Description

调节信号采样点的装置、系统和方法
技术领域
本发明通常涉及用于调节失真数据信号水平采样点的技术。
背景技术
抖动是用来描述由于信号从其理想定时位置短期偏离而引起的失真的通用术语。期望传输具有最小抖动量的信号，但通信系统内的非理想部件不可避免地使数据信号失真。失真可以是数据信号的幅度、时间或相位偏离，并且在接收器内的数据恢复中可以引起误差。
抖动可以分成(1)随机抖动(这可能由系统内不可避免的噪声源引起)和(2)确定性抖动(这可能由非理想的数据信号传输和处理引起)。随机抖动成分被认为具有零均值高斯(钟形)分布，而确定性抖动成分可以具有离散和非对称分布。在出现非高斯抖动分布的情况下，常规接收器可能呈显出退化的性能。
附图1A-1C描述(a)以眼图形式图示的发送(transmitted)输入信号、(b)在接收器内生成并用来采样接收(received)输入信号的时钟信号(标注为CLOCK)、以及(c)输入信号的相关转换密度图的不同实施例。眼图可以表示出现输入信号转换时的信号CLOCK相位(即时间例子)。输入信号的转换(即从‘0’转换到‘1’或从‘1’转换到‘0’)可以定义为跨越50％水平。
在一些当前的系统中，Alexander型相位比较器用来再生输入信号。关于Alexander相位检测器描述，参见《电子通讯(Electronic Letters)》1975年10月第11卷第541-542页，由J.D.H.Alexander撰写、名称为“从随机二进制信号中进行时钟恢复(Clock RecoveryFrom Random Binary Signals)”的文章。在一些系统中，Alexander型比较器使CLOCK信号的180度相位与转换分布的波峰或均值对齐，并且在CLOCK信号的每个零(0)度相位时采样输入信号。可以使用这样的输入信号的样本来再生输入信号。
图1A描述非回零(NRZ)输入信号的所谓“睁眼”情况，其中输入信号的转换主要出现在窄的相位区域(图示为区域T)内。转换分布曲线显示输入信号的转换主要出现在窄的相位区域内。当CLOCK信号的180度相位与转换分布的波峰对齐时，CLOCK信号的零(0)度相位可以用来采样输入信号。
图1B描述失真的NRZ信号和所谓的“闭眼”情况，其中输入信号的转换出现在信号CLOCK的宽的相位范围内。因此，输入信号的眼图揭示了没有出现转换的小区域。在这种情况下，相位比较可以指示输入信号的转换频繁地出现在区域T之外。区域T可以表示包容输入信号转换分布的区域。在这种情况下，在相位S采样的样本可以在输入信号出现转换时采样。如果输入信号的样本是在相位S进行采样的，则输入信号可能被不正确地采样。
图1C描述非对称回零(RZ)信号的情况，其中输入信号转换与信号CLOCK相位的离散分布一起出现。在这种情况下，相位比较可以指示输入信号的转换分布在区域T的中心不具有它的最大值。而且，与由转换分布函数所描述的相对应的“模糊”转换相比，输入信号的边缘之一可以是更陡峭和更明确。在这种情况下，CLOCK信号的180度相位可以与转换分布的波峰之一对齐，并且在相位S采样的样本可以在在“眼图”没有完全打开时采样。因此，输入信号的样本可能不准确。
附图说明
在附图中图解图1A-1C描述时钟信号、输入信号、以及相关转换密度图的实例。
图2描述可以使用本发明一些实施方案的接收器实施例。
图3以方框图形式描述作为采样相位调节器的本发明实施方案。
图4描述依据本发明实施方案的相位比较器的采样传递函数。
图5描述依据本发明实施方案的相位比较器的实施例。
图6描述依据本发明实施方案，相位比较器可以实施的领先A/落后A和领先B/落后B的示例性传递函数。
注意，在不同图中使用相同附图标记指示相同或相似部件。
具体实施方式
例如，图2描述可以使用本发明一些实施方案的接收器系统20的实施例。光-电转换器(“O/E”)22可以把从光学网络中接收的光信号转换成电信号。尽管已经参考光信号，但另外或可选择地，接收器20可以从电信号网络中接收电信号。放大器24可以放大电信号。依据本发明的实施方案，重定时器系统25可以调节用来采样的时钟信号的相位，并且再生输入信号。重定时器系统25也可以使用样本来再生电信号。关于再生信号，层二处理器26可以执行例如符合以太网的介质访问控制(MAC)管理，所述的管理在以下的版本中描述，例如IEEE 802.3；符合例如ITU-T G.709的光学传输网络(OTN)解帧(de-framing)和解包封(de-wrapping)；按照ITU-T G.975的前向纠错(FEC)处理；和/或其他层2(1ayer2)处理。接口28可以在层二处理器26和其他设备之间提供相互通信，例如交换结构(未图示)。例如，接口28可以符合供应商专用多源协定(MSA)协议。关于图1描述的实施例决不是限定可以使用本发明一些实施方案的系统。例如，接收器20可以被调适来接收依据任何标准的无线或有线信号。
图3以方框图形式描述作为采样相位调节器300的本发明实施方案。采样相位调节器300可以调节输入信号(图示为信号INPUT)的采样相位，以便可以对信号INPUT进行精确采样。依据本发明的实施方案，采样相位调节器300可以把信号CLOCK的采样相位(例如零(0)度相位)调节成这样的相角，即在该相角信号INPUT转换出现的可能性更小。
例如，在图1B和1C内描述的情形中，信号CLOCK的采样相位(相位S)对应于这样的相位，即在该相位信号INPUT的转换可能出现。在本实施例中，依据本发明的实施方案，采样相位调节器300可以把信号CLOCK的采样相位从S调节到S’。相位S’可以对应于这样的相位，即在该相位信号INPUT的转换比在相位S出现的可能性更小，并且其中“睁眼”的程度可以是最大的(即，眼图内的相位，其中“1”和“0”值之间的幅度差可以是最大的)。
采样相位调节器300的一个实施方式可以包括时钟发生器310、相位比较器320、电荷泵330和环路滤波器340。时钟发生器310可以输出时钟信号(图示为CLOCK)。时钟发生器310可以基于控制信号CNTRL调节信号CLOCK的相位。时钟发生器310可以实施为压控振荡器(VCO)或压控晶体振荡器(VCXO)，尽管其他振荡器也可以使用。
相位比较器320可以输出根据信号CLOCK定时的信号INPUT的样本(这样的输出样本图示为信号OUTPUT)。在一个实施方式中，相位比较器320可以在信号CLOCK的零(0)度相位时采样信号INPUT，尽管其他相角也可以使用。另外，相位比较器320可以提供信号(图示为领先/落后)来移动信号CLOCK的采样相位。在本发明的一个实施方案中，与当信号INPUT的转换出现在信号CLOCK的约|±180|和|±X|之间的相角时相比，当信号INPUT的转换出现在信号CLOCK的约|±X|和0之间的相角时，相位比较器320可以更多地移动信号CLOCK的采样相位。值X可以对应于信号CLOCK这样的相角，即在该相角如果信号INPUT的转换近似地出现，则信号INPUT可以具有闭眼特性(例如针对图1B和1C所述)。当想要更小的转换区域时，可以选择更大的X值。例如，在一个实施中，值X可以约为90度，尽管其他值也可以使用。
例如，图4描述依据本发明实施方案的相位比较器320的采样传递函数，用于采样相位为零度并且转换对准在180度的情况。在本实施例中，如果信号INPUT的转换出现在信号CLOCK的约-180和-X之间的相角，则相位比较器320可以输出幅度为-L的领先/落后信号以使信号CLOCK减慢与L成比例的相位量(这可以对应于信号INPUT落后信号CLOCK的状态)。在本实施例中，如果信号INPUT的转换出现在信号CLOCK的约-X和0之间的相角，则相位比较器320可以输出幅度为-M的领先/落后信号以使信号CLOCK减慢与M成比例的相位量(这可以对应于信号INPUT落后信号CLOCK的状态)，这里M＞L。
在本实施例中，如果信号INPUT的转换出现在信号CLOCK的约X和180之间的相角，则相位比较器320可以输出幅度为L的领先/落后信号以使信号CLOCK加快与L成比例的相位量(这可以对应于信号INPUT领先信号CLOCK的状态)。在本实施例中，如果信号INPUT的转换出现在信号CLOCK的约0和X之间的相角，则相位比较器320可以输出幅度为M的领先/落后信号以使信号CLOCK加快与M成比例的相位量(这可以对应于信号INPUT领先信号CLOCK的状态)，这里M＞L。
图5描述依据本发明实施方案的相位比较器320的示例性实施方式。相位比较器320可以包括相位比较器510A和510B以及加法器520。例如，图6描述各个相位比较器510A和510B可以实施的领先A/落后A信号和领先B/落后B信号的示例性传递函数。
对于信号CLOCK的0，180和-180度相角而言，相位比较器510A可以比较信号INPUT的转换与信号CLOCK的转换，并且指示信号INPUT的转换是否领先或落后信号CLOCK的转换(这样的输出图示为领先A/落后A)。这里，信号CLOCK-X可以表示信号CLOCK相位偏移-X度的版本。这里，信号CLOCK+X可以表示信号CLOCK相位偏移+X度的版本。对于信号CLOCK的X和-X度相角而言，相位比较器510B可以比较信号INPUT的转换与信号CLOCK+X和CLOCK-X各自的转换，并且指示信号INPUT的转换是否领先或落后信号CLOCK+X和CLOCK-X各自的转换(这样的输出图示为领先B/落后B)。领先/落后信号(具有图4中所述的传递函数)可以表示领先A/落后A信号和领先B/落后B信号的总和。
相位比较器510A和510B中的每一个可以实施为Alexander(“起停”)型电路。在《电子通讯(Electronic Letters)》1975年10月第11卷第541-542页，由J.D.H.Alexander撰写、名称为“从随机二进制信号中进行时钟恢复(Clock Recovery From Random BinarySignals)”的文章中描述了Alexander相位检测器的一个可能实施方式。
相位比较器510A和510B可以输出领先A/落后A信号和领先B/落后B信号给向加法器520。加法器520可以求领先A/落后A信号和领先B/落后B信号之和，并且把所述和作为领先/落后信号提供给电荷泵330(图3)。
参考图3，电荷泵330可以从相位比较器320接收领先/落后信号。电荷泵330可以从时钟发生器310增加或消除与领先/落后信号的符号(正或负)和幅度成比例的量的电荷。电荷泵330可以输出信号CNTRL，信号CNTRL命令时钟发生器310增加或降低信号CLOCK的速度。例如，如果电荷泵330接收到领先指示符，则信号CNTRL可以给时钟发生器310相应增加电荷来增加信号CLOCK的速度。相反，如果电荷泵330接收到落后指示符，则信号CNTRL可以从时钟发生器310相应去除电荷来降低信号CLOCK的速度。
当信号CNTRL的频率位于环路滤波器340的通频带内时，环路滤波器340可以把信号CNTRL传递给时钟发生器310。时钟发生器310可以接收信号CNTRL和的被传递部分。尽管提供电荷泵和环路滤波器组合作为实施例，但可以使用其他设备向时钟发生器310有选择地传递信号CNTRL。
附图和前述说明给出了本发明的实施例。然而，本发明的范围决不是由这些具体实施例进行限定。无论说明书中是否明确给出，许多变化是可能的，例如在结构、尺寸和材料使用方面的差异。本发明的范围至少是与下列权利要求书给出的范围一样宽。

Claims (17)

1、一种用于调节信号采样点的方法，包括：
比较第一和第二信号的相位并提供相位比较结果输出，其中在0和X度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度比在X和180度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度更大，其中针对在0和X度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，其中针对在X和180度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，其中在0和-X度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度比在-X和-180度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度更大，其中针对在0和-X度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，其中针对在-X和-180度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度；
基于所提供的相位比较结果输出来调节第二信号的相位；以及
基于经调节的第二信号来采样所述第一信号。
2、如权利要求1所述的方法，其中所述调节步骤包括将所述第二信号的相位调节一个与所提供的相位比较结果输出的幅度成比例的量。
3、如权利要求1所述的方法，其中X约为90度。
4、如权利要求1所述的方法，其中在X和180度之间包括所述第二信号的相位区域，该区域相应于所述第一信号的转换主要出现的相位，并且其中在-X和-180度之间包括所述第二信号的相位区域，该区域相应于所述第一信号的转换主要出现的相位。
5、如权利要求1所述的方法，其中所述调节步骤包括基于所提供的相位比较结果输出的幅度和符号来调节第二信号的相位。
6、一种用于调节信号采样点的装置，包括：
相位比较器、电荷泵、滤波器和第二信号源，其中
所述相位比较器比较第一和第二信号的相位，并且提供相位比较结果输出，其中在0和X度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度比在X和180度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度更大，其中针对在0和X度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，其中针对在X和180度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，其中在0和-X度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度比在-X和-180度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度更大，其中针对在0和-X度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，其中针对在-X和-180度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，并且所述相位比较器是基于经相位调节的第二信号来采样所述第一信号；
电荷泵，所述电荷泵接收由所述相位比较器提供的相位比较结果输出并且基于由所述相位比较器提供的相位比较结果输出提供控制信号；
所述滤波器对所述控制信号进行积分，以及
所述第二信号源输出所述第二信号，其中所述第二信号源在输出所述第二信号前基于所述积分来调节所述第二信号的相位。
7、如权利要求6所述的装置，其中所述相位比较器还包括：
第一相位比较器，所述第一相位比较器在所述第二信号的约0，180和-180度相角比较第一和第二信号的相位，并且提供第一相位比较结果；
第二相位比较器，所述第二相位比较器在所述第二信号的约X和-X度相角比较第一和第二信号的相位，并且提供第二相位比较结果；以及
加法器，所述加法器求第一与第二相位比较结果之和，并且基于所述和，把相位比较结果输出提供给所述电荷泵。
8、如权利要求7所述的装置，其中所述第一相位比较器包括Alexander型相位比较器。
9.如权利要求7所述的装置，其中所述第二相位比较器包括Alexander型相位比较器。
10、一种用于调节信号采样点的系统，包括：
放大器、相位比较器、电荷泵、滤波器、第二信号源和层二处理器，其中
所述放大器接收第一信号并放大所述第一信号；
相位比较器，所述相位比较器比较所述第一信号和第二信号之间的相位，并且提供相位比较结果输出，其中在0和X度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度比在X和180度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度更大，其中针对在0和X度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，其中针对在X和180度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，其中在0和-X度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度比在-X和-180度之间出现的第一和第二信号之间的相位差的相位比较结果输出的幅度更大，其中针对在0和-X度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，其中针对在-X和-180度之间出现的第一和第二信号之间的相位差的相位比较结果输出是非零的并且具有恒定的幅度，并且所述相位比较器是基于经相位调节的所述第二信号来采样所述第一信号；
所述电荷泵接收由所述相位比较器提供的相位比较结果输出并且基于由所述相位比较器提供的相位比较结果输出提供控制信号；
所述滤波器对所述控制信号进行积分，以及
所述第二信号源输出所述第二信号，其中所述第二信号源在输出所述第二信号前通过基于所述积分改变所述第二信号的速度来调节所述第二信号的相位；以及
所述层二处理器接收所述第一信号。
11、如权利要求10所述的系统，还包括：
光-电转换器，所述光-电转换器把光信号转换成电信号，并且把所述电信号提供给所述放大器作为所述第一信号。
12、如权利要求10所述的系统，其中所述层二处理器包括逻辑部件以执行符合IEEE802.3的介质访问控制。
13、如权利要求10所述的系统，其中所述层二处理器包括逻辑部件以执行符合ITU-TG.709的光学传输网络解帧。
14、如权利要求10所述的系统，其中所述层二处理器包括逻辑部件以执行符合ITU-TG.709的光学传输网络解包封。
15、如权利要求10所述的系统，其中所述层二处理器包括逻辑部件以执行符合ITU-TG.975的前向纠错处理。
16、如权利要求10所述的系统，还包括接口，所述接口从所述层二处理器接收信号和向所述层二处理器提供信号。
17、如权利要求16所述的系统，还包括耦合到所述接口的交换结构。
CNB038249588A 2002-09-04 2003-09-03 调节信号采样点的装置、系统和方法 Expired - Fee Related CN100555931C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/235,291 US6973147B2 (en) 2002-09-04 2002-09-04 Techniques to adjust a signal sampling point
US10/235,291 2002-09-04

Publications (2)

Publication Number Publication Date
CN1695338A CN1695338A (zh) 2005-11-09
CN100555931C true CN100555931C (zh) 2009-10-28

Family

ID=31977542

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038249588A Expired - Fee Related CN100555931C (zh) 2002-09-04 2003-09-03 调节信号采样点的装置、系统和方法

Country Status (8)

Country Link
US (1) US6973147B2 (zh)
EP (1) EP1537699B1 (zh)
CN (1) CN100555931C (zh)
AT (1) ATE347203T1 (zh)
AU (1) AU2003265895A1 (zh)
DE (1) DE60310089T2 (zh)
TW (1) TWI241100B (zh)
WO (1) WO2004023708A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7028205B2 (en) * 2002-07-25 2006-04-11 Intel Corporation Techniques to monitor transition density of an input signal
WO2004098120A1 (ja) * 2003-05-01 2004-11-11 Mitsubishi Denki Kabushiki Kaisha クロックデータリカバリー回路
US7428284B2 (en) * 2005-03-14 2008-09-23 Micron Technology, Inc. Phase detector and method providing rapid locking of delay-lock loops
US8634510B2 (en) * 2011-01-12 2014-01-21 Qualcomm Incorporated Full digital bang bang frequency detector with no data pattern dependency
JP6476659B2 (ja) * 2014-08-28 2019-03-06 富士通株式会社 信号再生回路および信号再生方法
US9397822B1 (en) * 2015-06-11 2016-07-19 Applied Micro Circuits Corporation Split loop timing recovery

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1355495A (en) 1970-08-18 1974-06-05 Cossor Ltd A C Apparatus for clocking digital data
JPS6288902A (ja) * 1985-10-16 1987-04-23 Hitachi Ltd 変位の光学的測定方法および測定装置
EP0308678A1 (de) * 1987-09-25 1989-03-29 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Phasenmessung von Signalen an einem Messpunkt mit Hilfe eines unmodulierten Korpuskularstrahls
US4959617A (en) * 1989-05-30 1990-09-25 Motorola, Inc. Dual state phase detector having frequency steering capability
DE3917714A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Multiplizierschaltung
JPH0443978A (ja) * 1990-06-11 1992-02-13 Seiko Instr Inc 高感度磁場検出装置
US5432480A (en) * 1993-04-08 1995-07-11 Northern Telecom Limited Phase alignment methods and apparatus
US5734675A (en) * 1996-01-16 1998-03-31 Lucent Technologies Inc. Receiver sharing for demand priority access method repeaters
US6222895B1 (en) * 1998-01-28 2001-04-24 Agere Systems Guardian Corp. Phase-locked loop (PLL) circuit containing a sampled phase detector with reduced jitter
US6389090B2 (en) * 1998-02-06 2002-05-14 3Com Corporation Digital clock/data signal recovery method and apparatus
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US6292485B1 (en) * 1999-06-03 2001-09-18 Fujitsu Network Communications, Inc. In-band management control unit software image download
US6304622B1 (en) * 1999-11-17 2001-10-16 Corning Incorporated Flexible bit rate clock recovery unit
US6392495B1 (en) * 2000-06-15 2002-05-21 Agere Systems Guardian Corp. Frequency detector circuits and systems
US7095758B2 (en) * 2000-06-16 2006-08-22 Nippon Telegraph And Telephone Corporation Multiplexing and transmission apparatus
US6392457B1 (en) * 2000-10-02 2002-05-21 Agere Systems Guardian Corp. Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector
US6836486B2 (en) * 2000-12-21 2004-12-28 Nortel Networks Limited Switching of low order data structures using a high order switch
US20020118706A1 (en) * 2001-02-26 2002-08-29 Maple Optical Systems, Inc. Data packet transmission scheduling based on anticipated finish times

Also Published As

Publication number Publication date
CN1695338A (zh) 2005-11-09
TWI241100B (en) 2005-10-01
DE60310089T2 (de) 2007-07-05
WO2004023708A1 (en) 2004-03-18
DE60310089D1 (de) 2007-01-11
TW200414732A (en) 2004-08-01
EP1537699B1 (en) 2006-11-29
AU2003265895A1 (en) 2004-03-29
EP1537699A1 (en) 2005-06-08
ATE347203T1 (de) 2006-12-15
US20040042578A1 (en) 2004-03-04
US6973147B2 (en) 2005-12-06

Similar Documents

Publication Publication Date Title
US5987085A (en) Clock recovery circuit
US6526109B1 (en) Method and apparatus for hybrid smart center loop for clock data recovery
US6526112B1 (en) System for clock and data recovery for multi-channel parallel data streams
US20130070835A1 (en) Cdr with digitally controlled lock to reference
US4320515A (en) Bit synchronizer
US4881243A (en) Signal timing circuits
CN103229473A (zh) 判决反馈均衡器和接收机
US20050238092A1 (en) Method and system for error estimation for adaptive equalization in communication systems
US5799049A (en) Phase-independent clock circuit and method
CN100555931C (zh) 调节信号采样点的装置、系统和方法
US7151813B2 (en) Techniques to reduce transmitted jitter
US20120257693A1 (en) Cdr with sigma-delta noise-shaped control
EP1006660B1 (en) Clock reproduction and identification apparatus
US7154979B2 (en) Timing recovery with variable bandwidth phase locked loop and non-linear control paths
WO2020186647A1 (en) Improved burst-mode clock-data-recovery (bm-cdr) for 10g-pon
CN100413245C (zh) 提高通信网络中抖动容限的方法、定时恢复系统及接收器系统
EP1445880B1 (en) Electrical signal regenerator
US6271698B1 (en) Method and apparatus for correcting imperfectly equalized bipolar signals
CN100563141C (zh) 基于转换误差的抖动估算
Hwang et al. 155-Mb/s burst-mode clock recovery circuit using the jitter reduction technique
Altmann et al. A low-power CMOS 155 Mb/s transceiver for SONET/SDH over co-ax and fibre
WO2013132580A1 (ja) マルチレート再生装置
KR100270628B1 (ko) 교환기의복극성전송신호의데이터및클럭복원회로
Fong Advanced clock recovery techniques for high-speed packet-switched optical networks
Cartaxo et al. Jitter in the square synchroniser on direct detection optical communications. III. Numerical results concerning white circuit noise

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20140903

EXPY Termination of patent right or utility model